[go: up one dir, main page]

JP5826716B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5826716B2
JP5826716B2 JP2012138103A JP2012138103A JP5826716B2 JP 5826716 B2 JP5826716 B2 JP 5826716B2 JP 2012138103 A JP2012138103 A JP 2012138103A JP 2012138103 A JP2012138103 A JP 2012138103A JP 5826716 B2 JP5826716 B2 JP 5826716B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
metal electrode
forming
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012138103A
Other languages
English (en)
Other versions
JP2014003184A (ja
Inventor
池田　圭司
圭司 池田
手塚　勉
勉 手塚
雄一 上牟田
雄一 上牟田
喜代恵 古瀬
喜代恵 古瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012138103A priority Critical patent/JP5826716B2/ja
Priority to PCT/JP2013/055527 priority patent/WO2013190863A1/ja
Priority to TW102108627A priority patent/TWI525795B/zh
Publication of JP2014003184A publication Critical patent/JP2014003184A/ja
Priority to US14/577,209 priority patent/US9721951B2/en
Application granted granted Critical
Publication of JP5826716B2 publication Critical patent/JP5826716B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)

Description

本発明の実施形態は、Ｇｅチャネルを用いた半導体装置及びその製造方法に関する。
半導体集積回路の高性能化、低消費電力化において、配線長短縮による寄生容量及び寄生抵抗の低減のために、トランジスタの３次元積層が有効である。３次元化は既に、Ｓｉチップを積み上げてＴＳＶ（Through Silicon Via）で接続する技術が開発中であるが、ＴＳＶサイズが通常のＣＭＯＳプロセスの配線間隔に比べ２ケタ以上大きいため、接続密度を上げて配線の効率化をはかるのは限界がある。また、ＴＳＶのためのエリアペナルティーが無視できない程度に大きいため、回路設計に支障を来たしたり、コストの増大を招いたりする。このため、より高密度に配線接続が可能な技術が求められる。
ＴＳＶによるエリアペナルティの問題を解決する手法の一つとして、ＳＯＩ基板貼り合せによる３次元積層が提案され、下地ＣＭＯＳに匹敵する上部トランジスタ性能が得られることが報告されている（例えば、非特許文献１，２参照）。しかし、結晶Ｓｉ層を貼り合せることによるコスト増大の問題、上層トランジスタのプロセス温度、６００度による下地ＣＭＯＳへの影響は解決されていない。
また、ＣＭＯＳの配線中間層若しくは最上層にａ−Ｓｉ−ＴＦＴによるＣＭＯＳを積層する技術が報告されている（例えば、非特許文献３参照）。しかし、ａ−Ｓｉ−ＴＦＴの性能が通常のＳｉ−ＣＭＯＳに比べ極端に悪く、適切なしきい値設定が困難なため、駆動電圧が高くなる、或いはリーク電流が高くなる等種々の制限がある。このため、３次元積層化による高性能化、低消費電力化のメリットを十分享受できていないのが現状である。
P. Batude et al., VLSI Technical Digest, (2011) p.158 P. Batude et al., IEDM Technical Digest, (2011) p.151 T. Naito et al., 2010 Symposium on VLSI Technology, Technical Digest Papers, p.219
発明が解決しようとする課題は、ＣＭＯＳ構造を有する下地半導体装置上に、高性能のＣＭＯＳ回路を有する上層半導体装置を積層することができ、３Ｄ−ＣＭＯＳ構造の高性能化及び低消費電力化をはかり得る半導体装置及びその製造方法を提供することである。
実施形態の半導体装置は、半導体基板上に設けられ、且つＣＭＯＳ回路を含む第１の相補型半導体装置と、前記第１の相補型半導体装置上方に設けられた金属電極と、前記金属電極上方に設けられ、互いに分離されたｎＭＯＳ領域とｐＭＯＳ領域とを有し、且つＧｅを含む半導体層と、前記半導体層の前記ｎＭＯＳ領域に設けられたｎＭＯＳＦＥＴと、前記半導体層の前記ｐＭＯＳ領域に設けられたｐＭＯＳＦＥＴとを含む第２の相補型半導体装置と、前記金属電極と前記ｐＭＯＳ領域および前記ｎＭＯＳ領域を含む前記半導体層との間に設けられた仕事関数制御層と、前記半導体層と前記仕事関数制御層との間に設けられた絶縁膜と、を具備したことを特徴とする。
本発明の実施形態によれば、チャネル材料・極性、電極構の選択の組み合わせによって、ＣＭＯＳ構造を有する下地半導体装置上に、高性能のＣＭＯＳ回路を有する上層半導体装置を積層することができ、３Ｄ−ＣＭＯＳ構造の高性能化及び低消費電力化をはかることができる。
第１の実施形態に係わる積層型半導体装置の素子構造を示す断面図。 第１の実施形態の積層型半導体装置をＣＭＯＳインバータに適用した例を示す等価回路図。 第１の実施形態の積層型半導体装置をＣＭＯＳインバータに適用した例を示すレイアウト図。 第１の実施形態の積層型半導体装置をＮＡＮＤ回路に適用した例を示す等価回路図。 第１の実施形態の積層型半導体装置をＮＡＮＤ回路に適用した例を示すレイアウト図。 ＧｅチャネルのｐＭＯＳＦＥＴ及びｎＭＯＳＦＥＴのしきい値特性を示す図。 第２の実施形態に係わる積層型半導体装置の製造工程を示す断面図。 第２の実施形態に係わる積層型半導体装置の製造工程を示す断面図。
以下、本発明の実施形態を図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態に係わる積層型半導体装置の素子構造を示す断面図である。
Ｓｉ支持基板１１０上に下地ＣＭＯＳ回路（第１の相補型半導体装置）１００が形成されている。具体的には、基板１１０上に、ゲート絶縁膜１１２，ゲート電極１１３，及びソース／ドレイン領域（図示せず）からなるｎＭＯＳＦＥＴとｐＭＯＳＦＥＴを形成し、これらの上に多層の配線層１３１〜１３４を形成することによりＳｉ−ＣＭＯＳ回路が作製されている。また、最上層には、配線層１３１〜１３４及びビア１２０〜１２９と同一プロセスによる金属電極１４１，１４２が形成されている。
金属電極１４１上には、ｐＭＯＳ用の仕事関数制御層２１１が形成され、金属電極１４２上には、ｎＭＯＳ用の仕事関数制御層２１２が形成されている。仕事関数制御層２１１上には、層間絶縁膜２２０を介してＧｅを主成分とする半導体層２３１が形成されている。この半導体層２３１に、ゲート絶縁膜２４１，ゲート電極２５１，及びメタルＳ／Ｄ２６１からなるｐＭＯＳＦＥＴが形成されている。仕事関数制御層２１２上には、層間絶縁膜２２０を介してＧｅを主成分とする半導体層２３２が形成されている。この半導体層２３２に、ゲート絶縁膜２４２，ゲート電極２５２，及びメタルＳ／Ｄ２６２からなるｎＭＯＳＦＥＴが形成されている。即ち、Ｇｅをチャネルとする上層ＣＭＯＳ回路（第２の相補型半導体装置）が形成されている。
なお、図中の１１１は素子分離絶縁膜、１１４はゲート側壁絶縁膜、１５０は下層ＣＭＯＳ回路用の層間絶縁膜を示している。また、２７０は上層ＣＭＯＳ回路用の層間絶縁膜、２８０は上層ＣＭＯＳ回路用のビア、２９０は上層ＣＭＯＳ回路用の配線層を示している。
このように本実施形態では、下層がＳｉ−ＣＭＯＳ回路１００で、その上部にＧｅをチャネルとするｐＭＯＳＦＥＴ及びｎＭＯＳＦＥＴからなる上層Ｇｅ−ＣＭＯＳ回路２００が層間膜を介して形成されている。そして、ビア配線を介して下層Ｓｉ−ＣＭＯＳ回路１００と上層Ｇｅ−ＣＭＯＳ回路２００とを電気的に接続して一体化されている。
なお、本実施形態では、最上層とその一つ下の層との間にＧｅ−ＣＭＯＳ回路２００である、所謂 BEOL Tr.（Back End Of Line Transistor）を実装する構成を取っているが、必ずしも BEOL Tr. の実装位置はこの層に限らず、中間層１層目（例えば、配線１３１）を下地電極とし、１層目と２層目の間に実装する場合を最下層として、これ以上の何れの層にも実装可能である。
図２及び図３は、本実施形態の BEOL Tr. によりインバータを構成したＣＭＯＳ回路を説明するためのもので、図２は等価回路図、図３はレイアウト図である。ｐＭＯＳＦＥＴ，ｎＭＯＳＦＥＴを構成する各回路ブロックには、下層配線層で形成された金属電極１４１，１４２が配置されている。そして、信号線とは独立に用意したバックゲートバイアス電源によって、金属電極１４１，１４２にＶbgp 及びＶbgn を独立に印加することが可能となっている。
図４及び図５は、本実施形態の BEOL Tr. によりＮＡＮＤ回路を構成したＣＭＯＳ回路を説明するためのもので、図４は等価回路図、図５はレイアウト図である。図２及び図３の例と同様に、ｐＭＯＳＦＥＴ，ｎＭＯＳＦＥＴを構成する各回路ブロックに下層配線層で形成された金属電極１４１，１４２が配置され、バックゲートバイアス電源によってＶbgp 及びＶbgn を印加することが可能となっている。このため、ブースト（Boost）、スリープ（Sleep）両方向にｎＭＯＳＦＥＴ，ｐＭＯＳＦＥＴ独立にしきい値電圧の制御が可能となることから、回路の演算頻度、要求速度に合わせたアダプティブなしきい値電圧設定が可能な構成を実現することができる。
図６は、ＧｅチャネルによるｐＭＯＳＦＥＴ及びｎＭＯＳＦＥＴのしきい値特性を示す図であり、図中の実線は制御無しの場合、破線はバックゲート電圧の調整によるブースト状態（Ｖbgn＞０，Ｖbgp＜０）の場合、点線はバックゲート電圧の調整によるスリープ状態（Ｖbgn≦０，Ｖbgp≧０）の場合である。ブースト状態では、オン電流が増大し、高速動作に適している。また、スリープ状態では、オフ電流が低減し、低消費電力動作が可能となる。
このようにバックゲート電圧を独立に制御することにより、Ｇｅチャネルを用いたｐＭＯＳＦＥＴ及びｎＭＯＳＦＥＴのしきい値をシフトさせることができ、Ｇｅ−ＣＭＯＳ回路の性能を装置に要求される特性に合わせることができる。
本実施形態では、配線中間層若しくは最上層に形成する BEOL Tr. はｎＭＯＳＦＥＴ，ｐＭＯＳＦＥＴ共にａ−Ｓｉよりも高い移動度を持ち、電流駆動力の増大が期待されるポリＧｅチャネルにより構成される。各トランジスタは配線層と同時形成される金属電極（Grand plane：ＧＰ）１４１，１４２上に仕事関数制御層２１１，２１２及び層間絶縁膜２２０を介して形成される。そして、上記ＧＰにｎＭＯＳＦＥＴ，ｐＭＯＳＦＥＴの各々に対して、下地Ｓｉ−ＣＭＯＳ回路１００である、所謂 FEOL Tr.（Front End Of Line Transistor） 及び BEOL Tr. の信号線とは独立な電源線による電圧制御を行うことで、動的しきい値制御を行うことができる。BEOL Tr. は、ｎＭＯＳＦＥＴ，ｐＭＯＳＦＥＴ共に空乏型動作、反転型動作どちらでも構わない。ＧＰ上に堆積する仕事関数制御層２１１，２１２により、回路要求に合わせたしきい値設定を行うことができる。
従来構造では、配線中間層若しくは最上層に形成する BEOL Tr. の性能とプロセスコストが二律背反で両者を同時に満たすことができない。これに対して本実施形態では、下地ＣＭＯＳ回路（FEOL Tr.）を劣化させないプロセス温度において、適切なしきい値、電流駆動力を有する BEOL Tr. を形成することができる。
このように本実施形態によれば、上層ＣＭＯＳ回路２００としてＧｅチャネルを用いることで、プロセス温度の低温化と、Ｓｉより高い移動度による高性能化（低電圧化）が可能となる。また、配線工程とバックゲート（Grand plane）形成工程をマージできるため、コストの低減が可能となる。さらに、金属電極１４１，１４２でバックゲートを構成することができ、しかもｎＭＯＳＦＥＴ，ｐＭＯＳＦＥＴ共通で形成可能であることから、ＧＰを半導体へのイオン注入によって形成する従来法で問題となるゲート空乏化の問題も回避できる。
また、ＧＰ上に堆積する仕事関数制御層２１１，２１２により、適切なしきい値設定が可能なことから、スタンバイ時のオフ電流を低減することで低消費電力化が可能となる。さらに、上記のしきい値設定下においても、バックゲート（ＧＰ）電圧をブースト側にバイアスすることで、高速動作が必要な時のみ、しきい値設定を下げるといったアダプティブな電力制御を実現することが可能となり、３Ｄ−ＣＭＯＳの高性能化・低消費電力化・低コスト化に寄与する。また、ソース／ドレインをＮｉＧｅ合金としているので、ソース／ドレインの低抵抗化をはかり得ると云う利点もある。
以上のように、本構成のチャネル材料・極性、電極構造の選択の組み合わせによって、背景技術の問題点が総合的に解決され、３次元ＣＭＯＳの高性能化・低消費電力化・低コスト化に寄与することができる。
（第２の実施形態）
次に、図１の積層型半導体装置の製造方法を、図７及び図８を参照して説明する。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
まず、図７（ａ）に示すように、Ｓｉ支持基板１１上に周知のプロセスによりｐＭＯＳＦＥＴ及びｎＭＯＳＦＥＴを形成し、これらを配線層１３１〜１３４及びビア１２０〜１２９で接続することによりＳｉ−ＣＭＯＳ回路（第１の相補型半導体装置）１００を形成する。このとき、最上層にｐＭＯＳ用の金属電極１４１とｎＭＯＳ用の金属電極１４２を、配線層１３１〜１３４と同じプロセスで形成する。また、金属電極１４１，１４２とは別に、Ｓｉ−ＣＭＯＳ回路１００の最上面に、Ｓｉ−ＣＭＯＳ回路１００のトランジスタと電気的に接続されるビア１２９を露出させる。
金属電極１４１，１４２の具体的形成法としては、所謂ダマシンプロセスを用いることができる。例えば、層間絶縁膜１５０の表面に BEOL Tr. のバックゲートのパターンに対応する溝をそれぞれ設けた後に、全面に金属材料を堆積する。そして、ＣＭＰで表面を平坦化することにより、溝内のみに金属電極１４１，１４２を形成する。ここで、金属膜の形成前に溝内にバリアメタルを形成しても良い。他の配線層１３１〜１３４に関しても、層間絶縁膜１５０と接する部分にバリアメタルを形成しても良い。さらに、ビア１２０〜１２９に関しても、下地との界面に必要に応じてバリアメタルを形成しても良い。
次いで、図７（ｂ）に示すように、通常のバリアメタルの替わりに、通常のリソグラフィ工程を用いたｎ，ｐ作り分けプロセスによって、ｐＭＯＳ領域にｐＭＯＳＦＥＴ用仕事関数制御層２１１を形成し、ｎＭＯＳ領域にｎＭＯＳＦＥＴ用仕事関数制御層２１２を形成する。具体的には、金属電極１４１上にＴｉＮ膜（仕事関数制御層）２１１をスパッタで形成し、金属電極１４２上にＨｆＯ2 ／ＴｉＮ膜（仕事関数制御層）２１２をスパッタで形成する。
次いで、図７（ｃ）に示すように、仕事関数制御層２１１，２１２上に層間絶縁膜２２０を１０ｎｍ堆積した後に、上層ＣＭＯＳ回路のチャネルとなる厚さ３０ｎｍのａ−Ｇｅ層２３０をＣＶＤ若しくはスパッタにて形成する。
次いで、図８（ｄ）に示すように、ｐＭＯＳ領域とｎＭＯＳ領域に合わせてアクティブパターンをメサエッチングによって島状に素子分離した後、５００℃以下の低温アニールによってａ−Ｇｅを多結晶化し、ポリＧｅ層２３１，２３２を形成する。即ち、ｐＭＯＳＦＥＴ用のバックゲートとなる金属電極１４１上に仕事関数制御層２１１及び層間絶縁膜２２０を介してポリＧｅ層２３１を形成し、ｎＭＯＳＦＥＴ用のバックゲートとなる金属電極１４２上に仕事関数制御層２１２及び層間絶縁膜２２０を介してポリＧｅ層２３２を形成する。
ここで、ａ−Ｇｅ層２３０の下地に金属電極１４１，１４２が存在するため、ａ−Ｇｅ層２３０をアニールする際に熱が逃げ易くなり、これにより結晶化が促進されて結晶粒の増大化をはかることができる。また、アニール後のＧｅ層２３１，２３２は多結晶であるが、素子が微細化されてチャネル長がグレインサイズに近くなると、多結晶であっても実質的に単結晶と同じにように見なすことが可能となる。
次いで、図８（ｅ）に示すように、Ｇｅ層２３１，２３２上に、ゲート絶縁膜として２５０℃のＡＬＤ成膜によるＡｌ2Ｏ3 膜（４ｎｍ）若しくはＰＥＣＶＤによるＳｉＯ2 （５ｎｍ）を堆積し、その上にＴａＮ膜（３０ｎｍ）をスパッタ成膜によって堆積し、通常リソグラフィ工程によるゲートパターニングとエッチングによってゲート電極を形成する。即ち、ｐＭＯＳ領域にゲート絶縁膜２４１を介してゲート電極２５１を形成し、ｎＭＯＳ領域にゲート絶縁膜２４２を介してゲート電極２５２を形成する。この際、ゲート電極２５１，２５２の両脇を酸化して側壁絶縁膜を形成しても良い。
次いで、図８（ｆ）に示すように、ｐＭＯＳＦＥＴのソース／ドレインには、Ｎｉ堆積と低温アニール（＜３５０℃）により形成したＮｉＧｅ合金からなるメタルＳ／Ｄ２６１を形成する。ｎＭＯＳＦＥＴでも同様にＮｉＧｅ合金を形成するが、ｎＭＯＳＦＥＴではＮｉ堆積前にＳ（硫黄）不純物注入を行い、ＮｉＧｅ形成時にＮｉＧｅ／Ｇｅ界面に高濃度硫黄偏析領域を形成した構成のメタルＳ／Ｄ２６２を形成する。Ｓを偏析させることにより、メタルＳ／Ｄ層（ＮｉＧｅ）２６２とＧｅ層２３２とのショットキー障壁を制御し、寄生抵抗を下げて駆動電流を大きくすることができる。その後、未反応のＮｉ膜を希塩酸等で除去する。
次いで、図８（ｇ）に示すように、全面に層間絶縁膜２７０を形成した後、バックゲートとなる金属電極１４１，１４２、及びソース／ドレイン領域２５１，２５２の各々に接続するためのコンタクトホールを形成する。続いて、コンタクトホール内にＣｕ等の導電材料を埋め込んだ後にＣＭＰで平坦化する。そして、Ａｌ配線層２９０を形成してＣＭＯＳ回路を形成することにより、前記図１に示す構造が完成することになる。さらに、必要に応じてパッシベーション膜を形成する。
なお、配線層２９０に関しても、金属電極１４１，１４２や他の配線層１３１〜１３４と同様に、ダマシンプロセスで形成しても良い。即ち、図８（ｇ）の工程でコンタクトホールと共に配線溝を設けておき、配線溝内に金属材料を埋め込むようにしても良い。
このように本実施形態によれば、上層ＣＭＯＳ回路２００において、ｐＭＯＳ，ｎＭＯＳ共にａ−Ｓｉよりも移動度の高いポリＧｅ層２３０をチャネルとして用いるため、より高速なデバイスを作製することができる。しかも、ＧｅはＳｉによりも低温で形成可能であるため、上層Ｇｅ−ＣＭＯＳ回路２００を形成する際に下層Ｓｉ−ＣＭＯＳ回路１００に与える影響を少なくすることができる。
また、配線工程とバックゲート（Grand plane）形成工程をマージできるため、コストの低減が可能となる。さらに、図７（ｃ）から図８（ｅ）に示す工程では、ａ−Ｇｅ層２３０の下地に金属電極１４１，１４２が存在するため、ａ−Ｇｅ層２３０をアニールする際に熱が逃げ易くなり、これにより結晶化が促進されて結晶粒の増大をはかり得る利点もある。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
第２の相補型半導体装置の形成基板は必ずしもＧｅ層に限るものではなく、Ｇｅを主成分とするものであればよい。さらに、第１の相補型半導体装置の形成基板は必ずしもＳｉ基板に限るものではなく、Ｇｅ基板を用いることもでき、更に化合物半導体を用いることも可能である。
実施形態では、第２の相補型半導体装置のＧｅチャネルのＭＯＳＦＥＴ構造としてソース／ドレインをＮｉＧｅで形成したが、これに限らず他の金属、例えばＣｏ，Ｐｄ，ＰｔとＧｅとの合金を用いることができる。また、ソース／ドレインは必ずしも合金に限らず、不純物ドープによる拡散層としても良い。さらに、ＧｅチャネルのＭＯＳＦＥＴは、ソースドレイン（Ｓ／Ｄ）とチャネルの間にｐｎ接合のない、所謂ジャンクションレスのトランジスタ構造としても良い。
また、ＧｅチャネルのｎＭＯＳＦＥＴでは、合金層とチャネルとの間に偏析される元素としてＳを用いたが、Ｓｅ，Ｔｅ等のカルコゲン元素を用いることも可能である。さらに、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）の組み合わせをドープするようにしても良い。また、Ｇｅチャネルに関して、ｎ型及びｐ型に適した不純物をドープすることも可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００…Ｓｉ−ＣＭＯＳ回路（第１の相補型半導体装置）
１１０…Ｓｉ支持基板
１１１…素子分離絶縁膜
１１２…ゲート絶縁膜
１１３…ゲート電極
１１４…ゲート側壁絶縁膜
１２０〜１２９…ビア
１３１〜１３４…配線層
１４１，１４２…金属電極（バックゲート電極）
１５０…層間絶縁膜
２００…Ｇｅ−ＣＭＯＳ回路（第２の相補型半導体装置）
２１１，２１２…仕事関数制御層
２２０…層間絶縁膜
２３０…ａ−Ｇｅ層
２３１，２３２…ポリＧｅ層
２４１，２４２…ゲート絶縁膜
２５１，２５２…ゲート電極
２６１，２６２…メタルＳ／Ｄ
２７０…層間絶縁膜
２８０…ビア
２９０…配線層

Claims (11)

  1. 半導体基板上に設けられ、且つＣＭＯＳ回路を含む第１の相補型半導体装置と、
    前記第１の相補型半導体装置上方に設けられた金属電極と、
    前記金属電極上方に設けられ、互いに分離されたｎＭＯＳ領域とｐＭＯＳ領域とを有し、且つＧｅを含む半導体層と、
    前記半導体層の前記ｎＭＯＳ領域に設けられたｎＭＯＳＦＥＴと、前記半導体層の前記ｐＭＯＳ領域に設けられたｐＭＯＳＦＥＴとを含む第２の相補型半導体装置と、
    前記金属電極と前記ｐＭＯＳ領域および前記ｎＭＯＳ領域を含む前記半導体層との間に設けられた仕事関数制御層と、
    前記半導体層と前記仕事関数制御層との間に設けられた絶縁膜と、
    を具備したことを特徴とする半導体装置。
  2. 前記金属電極は、前記ｎＭＯＳ領域下方の第１部分と、前記第１部分と分離した前記ｐＭＯＳ領域下方の第２部分とを含むことを特徴とする請求項１記載の半導体装置。
  3. 前記金属電極の前記第１部分に接続された第１信号線と、
    前記第１信号線とは独立して、前記金属電極の前記第２部分に接続された第２信号線と、
    をさらに具備することを特徴とする請求項２記載の半導体装置。
  4. 前記金属電極の前記第１部分および前記金属電極の前記第２部分に接続された共通の信号線をさらに具備することを特徴とする請求項２記載の半導体装置。
  5. 前記仕事関数制御層はＴｉＮを含むことを特徴とする請求項１記載の半導体装置。
  6. 前記金属電極は前記第１の相補型半導体装置上方の複数の配線層のうちの最上層に含まれ、前記第２の相補型半導体装置は前記第１の相補型半導体装置と電気的に接続されていることを特徴とする請求項１〜５の何れかに記載の半導体装置。
  7. 前記金属電極は前記第１の相補型半導体装置上方の複数の配線層のうちの中間層に含まれ、前記第２の相補型半導体装置は前記第１の相補型半導体装置と電気的に接続されていることを特徴とする請求項１〜５の何れかに記載の半導体装置。
  8. 前記第１の相補型半導体装置はＳｉ基板上に設けられることを特徴とする請求項１〜５の何れかに記載の半導体装置。
  9. 半導体基板上に、ＣＭＯＳ回路及び配線層を有する第１の相補型半導体装置を形成すると共に、前記配線層の最上層に金属電極を形成する工程と、
    前記金属電極上に仕事関数制御層を形成する工程と、
    前記仕事関数制御層上に絶縁膜を形成する工程と、
    前記絶縁膜上にＧｅを含む半導体層を形成する工程と、
    前記半導体層をｎＭＯＳ領域を含む第１部分とｐＭＯＳ領域を含む第２部分に分離する工程と、
    前記第１部分にｎＭＯＳＦＥＴを形成し、前記第２部分にｐＭＯＳＦＥＴを形成することにより、第２の相補型半導体装置を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  10. 前記半導体層を形成する工程として、前記絶縁膜上にアモルファスのＧｅ層を形成した後、前記Ｇｅ層をアニール処理することにより多結晶のＧｅ層を形成することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 半導体基板上に設けられ、且つＣＭＯＳ回路を含む第１の相補型半導体装置と、
    前記第１の相補型半導体装置上方に設けられた金属電極と、
    前記金属電極上方に設けられ、互いに分離されたｎＭＯＳ領域とｐＭＯＳ領域とを有し、且つＧｅを含む半導体層と、
    前記半導体層の前記ｎＭＯＳ領域に設けられたｎＭＯＳＦＥＴと、前記半導体層の前記ｐＭＯＳ領域に設けられたｐＭＯＳＦＥＴとを含む第２の相補型半導体装置と、
    前記金属電極と前記ｐＭＯＳ領域および前記ｎＭＯＳ領域を含む前記半導体層との間に設けられ、ＴｉＮを含む第１の層と、
    前記半導体層と前記第１の層との間に設けられた絶縁膜と、
    を具備したことを特徴とする半導体装置。
JP2012138103A 2012-06-19 2012-06-19 半導体装置及びその製造方法 Expired - Fee Related JP5826716B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012138103A JP5826716B2 (ja) 2012-06-19 2012-06-19 半導体装置及びその製造方法
PCT/JP2013/055527 WO2013190863A1 (ja) 2012-06-19 2013-02-28 積層型半導体装置及びその製造方法
TW102108627A TWI525795B (zh) 2012-06-19 2013-03-12 Laminated semiconductor device and manufacturing method thereof
US14/577,209 US9721951B2 (en) 2012-06-19 2014-12-19 Semiconductor device using Ge channel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012138103A JP5826716B2 (ja) 2012-06-19 2012-06-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014003184A JP2014003184A (ja) 2014-01-09
JP5826716B2 true JP5826716B2 (ja) 2015-12-02

Family

ID=49768473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138103A Expired - Fee Related JP5826716B2 (ja) 2012-06-19 2012-06-19 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9721951B2 (ja)
JP (1) JP5826716B2 (ja)
TW (1) TWI525795B (ja)
WO (1) WO2013190863A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102325158B1 (ko) * 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
US10074576B2 (en) 2014-02-28 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9330967B2 (en) * 2014-05-16 2016-05-03 Taiwan Semiconductor Manufacturing Company Limited Method of fabricating a semiconductor device with reduced leak paths
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
CN107924873A (zh) * 2015-09-01 2018-04-17 索尼公司 层叠体
FR3064396B1 (fr) * 2017-03-27 2019-04-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule memoire sram
US11018134B2 (en) * 2017-09-26 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
FR3073977B1 (fr) * 2017-11-22 2021-12-03 Commissariat Energie Atomique Transistors de circuit 3d a grille retournee
FR3076076B1 (fr) 2017-12-22 2021-12-17 Commissariat Energie Atomique Assemblage ameliore pour circuit 3d a niveaux de transistors superposes
US20200058646A1 (en) * 2018-08-14 2020-02-20 Intel Corporation Structures and methods for large integrated circuit dies
US11114381B2 (en) 2018-09-05 2021-09-07 Tokyo Electron Limited Power distribution network for 3D logic and memory
EP3660924A1 (en) * 2018-11-30 2020-06-03 IMEC vzw A pmos low thermal-budget gate stack
KR102767182B1 (ko) * 2021-09-24 2025-02-14 한국전자통신연구원 산화물 반도체를 포함하는 cmos 로직 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590517A (ja) * 1991-09-30 1993-04-09 Toshiba Corp 半導体装置及びその製造方法
US6620665B1 (en) * 1998-09-14 2003-09-16 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
JP2006210828A (ja) 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
US7413939B2 (en) * 2005-06-10 2008-08-19 Sharp Laboratories Of America, Inc. Method of growing a germanium epitaxial film on insulator for use in fabrication of CMOS integrated circuit
US7378309B2 (en) * 2006-03-15 2008-05-27 Sharp Laboratories Of America, Inc. Method of fabricating local interconnects on a silicon-germanium 3D CMOS
JP5007250B2 (ja) 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101770976B1 (ko) * 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011151134A (ja) * 2010-01-20 2011-08-04 Renesas Electronics Corp 半導体装置、および、半導体装置の製造方法
FR2961016B1 (fr) * 2010-06-07 2013-06-07 Commissariat Energie Atomique Circuit integre a dispositif de type fet sans jonction et a depletion
JP5705559B2 (ja) * 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
TWI608486B (zh) * 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TW201401487A (zh) 2014-01-01
TWI525795B (zh) 2016-03-11
US20150102419A1 (en) 2015-04-16
WO2013190863A1 (ja) 2013-12-27
US9721951B2 (en) 2017-08-01
JP2014003184A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5826716B2 (ja) 半導体装置及びその製造方法
US11062965B2 (en) Flipped vertical field-effect-transistor
US11721701B2 (en) Semiconductor circuit with metal structure and manufacturing method
JP7438237B2 (ja) 積層型縦型輸送電界効果トランジスタのためのハイブリッド・ゲート・スタック集積
CN102738168B (zh) 半导体装置及其制造方法
KR102344126B1 (ko) 후측면 전력 공급 회로를 포함한 반도체 디바이스
US12150308B2 (en) Semiconductor chip
JP2010056215A (ja) 縦型電界効果トランジスタを備える半導体装置及びその製造方法
JP2014127703A (ja) 半導体装置及び半導体装置の製造方法
TW202201734A (zh) 半導體晶片
US20240389351A1 (en) Semiconductor chip
TW202141715A (zh) 半導體元件與其製作方法
WO2013161331A1 (ja) 相補型半導体装置及びその製造方法
US20220367663A1 (en) Interconnect structure having a multi-deck conductive feature and method of forming the same
US11532550B2 (en) Semiconductor device structure having a multi-layer conductive feature and method making the same
JP2015103531A (ja) 半導体装置
JP6271982B2 (ja) 半導体装置及びその製造方法
JP2010098205A (ja) Ｍｉｓ電界効果トランジスタ及び半導体基板の製造方法
US8823112B2 (en) Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same
CN119108426A (zh) 具有掺杂的源极/漏极区的半导体器件

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151014

R151 Written notification of patent or utility model registration

Ref document number: 5826716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees