JP5801833B2 - Integrated photo detector - Google Patents
Integrated photo detector Download PDFInfo
- Publication number
- JP5801833B2 JP5801833B2 JP2013020732A JP2013020732A JP5801833B2 JP 5801833 B2 JP5801833 B2 JP 5801833B2 JP 2013020732 A JP2013020732 A JP 2013020732A JP 2013020732 A JP2013020732 A JP 2013020732A JP 5801833 B2 JP5801833 B2 JP 5801833B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- mirror
- optical waveguide
- scale
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Description
本発明は、集積型受光素子に関し、詳細には、光通信や光情報処理の分野で用いられる、光波回路とフォトダイオード(本明細書では、「PD」ともいう)などの受光素子とから構成される集積型受光素子に関する。 The present invention relates to an integrated light receiving element, and in particular, includes a light wave circuit and a light receiving element such as a photodiode (also referred to as “PD” in this specification) used in the fields of optical communication and optical information processing. The present invention relates to an integrated light receiving element.
近年、光ファイバ伝送の普及に伴い、多数の光機能素子を高密度に集積する技術が求められている。その技術の一つとして、石英系平面光波回路(本明細書では、「PLC」(Planar Lightwave Circuit)ともいう)が知られている。PLCは低損失、高信頼性、および高い設計自由度といった優れた特徴を有し、複合機能一体集積のプラットフォームとして有望である。 In recent years, with the spread of optical fiber transmission, a technique for integrating a large number of optical functional elements at a high density is required. As one of such techniques, a quartz-based planar lightwave circuit (also referred to as “PLC” (Planar Lightwave Circuit) in this specification) is known. The PLC has excellent characteristics such as low loss, high reliability, and high design flexibility, and is promising as a platform for integrating multiple functions.
実際に伝送端局における光受信装置にはPDなどの受光素子からなる光モジュールや、レーザーダイオード(本明細書では、「LD」ともいう)などの発光素子と、合分波器、分岐・結合器、光変調器などの機能素子が形成されたPLCとが光結合により実装されている。 Actually, the optical receiver at the transmission terminal station includes an optical module including a light receiving element such as a PD, a light emitting element such as a laser diode (also referred to as “LD” in this specification), a multiplexer / demultiplexer, a branching / combining unit. And a PLC on which functional elements such as an optical modulator and an optical modulator are formed are mounted by optical coupling.
また、例えば、波長多重分割伝送方式におけるノード装置においては、PLC中の複数の光導波路についての光強度を監視するために、多数のPDが集積化されて実装されている。 Further, for example, in a node device in the wavelength division multiplexing transmission system, a large number of PDs are integrated and mounted in order to monitor the light intensity of a plurality of optical waveguides in the PLC.
光導波路と受(発)光素子との光結合を可能とする構造として、図1および図2に示すような構造の素子が提案されている。この素子は、異方性エッチングにより光導波路に斜めの溝(本明細書では、「ミラー溝」ともいう)を設け、この斜めの溝の側面に、金属や多層膜を堆積し、基板面に対して垂直方向に光路を変換する反射面とすることで、ミラーを作製することができる。 As a structure that enables optical coupling between an optical waveguide and a light receiving (emitting) optical element, an element having a structure as shown in FIGS. 1 and 2 has been proposed. In this element, an oblique groove (also referred to as a “mirror groove” in this specification) is provided in an optical waveguide by anisotropic etching, and a metal or a multilayer film is deposited on a side surface of the oblique groove, and the substrate surface is formed. On the other hand, a mirror can be produced by using a reflecting surface that changes the optical path in the vertical direction.
図1は、従来技術に係る、光を反射してPDに結合させるミラーを備えた構造の斜視図である。図2は、同じ構造を説明する図であり、(a)は上面図であり、(b)は正面図であり、(c)は(a)の断面線A−A’における断面図である。 FIG. 1 is a perspective view of a conventional structure including a mirror that reflects light and couples it to a PD. 2A and 2B are diagrams illustrating the same structure, in which FIG. 2A is a top view, FIG. 2B is a front view, and FIG. 2C is a cross-sectional view taken along a cross-sectional line AA ′ in FIG. .
図1および図2に示す構造は、基板12と、基板12上の光導波路17(光導波路17は、コア16およびクラッド14から構成される)と、光導波路17端に設けられたミラー18と、光導波路17上に設置されたPD22(PD22は、PD受光部20を備える)とから構成される。
The structure shown in FIGS. 1 and 2 includes a
なお、図1および図2では、コア16が伸長する方向がx軸方向、光導波路17が積層される基板12の主面の法線方向がz軸方向、x軸およびz軸に垂直な方向がy軸方向となるように座標軸を設定している。この座標軸は、以後の説明においても同様に設定されるものとする。
In FIGS. 1 and 2, the direction in which the
基板12として、Si基板等を使用することができる。光導波路17は、コア16とクラッド14とから構成されている。コア16を伝搬する光は、ミラー18で反射されて光路を変換され、対応するPD22のPD受光部20に結合する。
As the
図3に、従来技術に係る、光を反射してPDに結合させるミラーを備えた構造(図1および図2に示す構造)を作製する方法の一例を示す。 FIG. 3 shows an example of a method for manufacturing a structure (a structure shown in FIGS. 1 and 2) including a mirror that reflects light and couples to a PD according to the related art.
最初に、Si基板等の基板12上に、クラッド14と、コア16とを成膜して、光導波路17を作製し、作製した光導波路17上にPD22を作製する(図3(a)を参照)。
First, a
次いで、光導波路17全体(PD22を含む)に対してフォトレジスト24を塗布する。露光後、現像を行い、ミラーを形成するためのミラー溝を形成する部分のフォトレジストを除去する(図3(b)を参照)。ミラー溝を形成するためにフォトレジストが除去された部分を、本明細書では、ミラー開口部という(ミラー開口部は、図3(b)中、符号26で示される)。
Next, a
ミラー開口部26以外にフォトレジスト24を成膜した後、異方性エッチングにより、斜めのミラー溝28を形成する(図3(c)を参照)。ミラー溝28の形成により、導波路端部が露出されてミラー面29が形成される。ここではレジストマスクを用いているが、メタルマスクを用いることも可能であり、マスク材料により本発明が限定されるものではない。
After the
次いで、ミラー面29に金属を蒸着し、高反射率のミラー18を形成する。蒸着する金属として、AlやAu等を使用することができる(図3(d)を参照)。また、スパッタリング等で反射多層膜を堆積しても良い。
Next, metal is vapor-deposited on the
最後に、レジスト除去液によりフォトレジストを洗浄し、全てのレジストを除去する(図示せず)。 Finally, the photoresist is washed with a resist removing solution to remove all the resist (not shown).
図1および図2に示す集積型受光素子では、小型化・高速化を実現するために、PD受光部の受光径は、小さくすることが望ましい。しかし、受光径が小さいとPDに入射するビーム位置がずれること、つまりミラーが最適位置からずれることで損失が発生することになる。 In the integrated light receiving element shown in FIGS. 1 and 2, it is desirable to reduce the light receiving diameter of the PD light receiving portion in order to achieve miniaturization and high speed. However, if the light receiving diameter is small, the position of the beam incident on the PD is shifted, that is, the loss occurs due to the mirror being shifted from the optimum position.
例えば、図4に示すように、過剰なエッチング(オーバーエッチング)により、目標の場所よりx軸方向手前にミラー面を形成してしまうことが考えられる。図4に示すように、当初の予定よりもx軸方向手前に形成されたミラー面にミラー18が設けられると、コア16を伝搬する光の一部はPD受光部20に結合しないことになる。このため、ミラー形成に対して、より厳しい製造トレランス(許容誤差)が設定されることになる。
For example, as shown in FIG. 4, it is conceivable that the mirror surface is formed before the target location in the x-axis direction due to excessive etching (overetching). As shown in FIG. 4, when the
また、ミラー面の角度や深さといったパラメータは、通常、断面観察により測定されるため、試料を破壊することになる。従って、より高精度なミラー面を形成するために、位置、角度、深さといったパラメータを、試料を破壊することなく判断でき、かつ、光結合に適した位置にミラー面が形成されなかった場合に反射位置をトリミングにより微調整可能な技術が求められている。 In addition, parameters such as the angle and depth of the mirror surface are usually measured by cross-sectional observation, so that the sample is destroyed. Therefore, in order to form a mirror surface with higher accuracy, parameters such as position, angle, and depth can be determined without destroying the sample, and the mirror surface is not formed at a position suitable for optical coupling. In addition, there is a demand for a technique that can finely adjust the reflection position by trimming.
本発明は、上記の課題を鑑みてなされたものであり、その目的とするところは、製造プロセス(異方性エッチングプロセス)中にエッチングに関する情報(異方性エッチングによる溝形成により形成されたミラー面の角度・深さ)をモニタリング可能な構造を有することにより、ミラー面を精度良く形成することが可能となった集積型受光素子を提供することである。 The present invention has been made in view of the above problems, and its object is to provide information relating to etching during the manufacturing process (anisotropic etching process) (mirror formed by groove formation by anisotropic etching). It is an object of the present invention to provide an integrated light receiving element capable of accurately forming a mirror surface by having a structure capable of monitoring the angle and depth of the surface.
本発明は、基板と、基板上の、クラッドおよびコアから構成された光導波路と、コアを伝搬する光を反射するために光導波路端部に設けられたミラーと、光導波路上に設けられた、ミラーで反射された光が結合するための、フォトダイオードとから構成された集積型受光素子であって、光導波路の上面に設けられ、コアの伸張方向における前記コア端部の位置を測定するための、表面スケールと、コアと同じ高さのクラッドに設けられ、コアの伸張方向における前記コア端部の位置を測定するための、コアスケールとをさらに備え、表面スケールは、光導波路上方からコアスケールを観察可能な位置に配置されていることを特徴とする。 The present invention includes a substrate, an optical waveguide composed of a clad and a core on the substrate, a mirror provided at an end of the optical waveguide for reflecting light propagating through the core, and an optical waveguide. An integrated light receiving element composed of a photodiode for coupling the light reflected by the mirror, provided on the upper surface of the optical waveguide , and measuring the position of the core end in the core extension direction For measuring the position of the end of the core in the extension direction of the core , the surface scale is provided from above the optical waveguide. The core scale is arranged at an observable position .
本発明では、表面スケールとコアスケールとを備えた光回路を用いて、集積型受光素子を作製する。本発明では、エッチング時に上面観察するだけで、ミラー面の角度・深さを算出でき、エッチングの状況を把握することができる。これにより、導波路端部のトリミングの要否を容易に判断することができる。 In the present invention, an integrated light receiving element is manufactured using an optical circuit having a surface scale and a core scale. In the present invention, the angle and depth of the mirror surface can be calculated and the state of etching can be grasped only by observing the upper surface during etching. Thereby, it is possible to easily determine whether or not the waveguide end portion needs to be trimmed.
よって、ミラー面が精度良く形成された集積型受光素子を提供することができる。 Therefore, it is possible to provide an integrated light receiving element in which the mirror surface is formed with high accuracy.
本実施形態に係る集積型受光素子を作製するために用いる光回路は、図5に示す構造を持つ。図5(a)は、光回路の上面図である。図5(b)は、図5(a)の断面線A−A’における断面図である。図5(c)は、図5(a)の断面線B−B’における断面図である。なお、図5(b)および図5(c)では、断面線と同一のy軸値ではないものに関しても破線または一点鎖線で表している。手前側にあるものを一点鎖線で表し、奥側にあるものを破線で表しているので留意されたい。 The optical circuit used for manufacturing the integrated light receiving element according to this embodiment has a structure shown in FIG. FIG. 5A is a top view of the optical circuit. FIG. 5B is a cross-sectional view taken along a cross-sectional line A-A ′ in FIG. FIG. 5C is a cross-sectional view taken along a cross-sectional line B-B ′ in FIG. Note that in FIG. 5B and FIG. 5C, those not having the same y-axis value as the cross-sectional line are also represented by a broken line or a one-dot chain line. Note that what is on the near side is represented by a one-dot chain line, and what is on the far side is represented by a broken line.
本実施形態に係る光回路が、基板12上に積層されたクラッド14と、コア16とから構成されることは、従来の集積型受光素子で使用する光回路(図1および図2を参照)と同様である。
The optical circuit according to the present embodiment is composed of the clad 14 laminated on the
しかしながら、本実施形態に係る光回路は、光導波路17上(クラッド14上)に表面スケール30を備えること、および、クラッド14中かつコア16と同じ高さ(すなわち、z軸値が等しい場所)にコアスケール32を備えており、この点において従来の光回路と相違する。
However, the optical circuit according to the present embodiment includes the
表面スケール30は、所定の間隔(1μm等)おきに設けられたx軸方向の距離を測定するための目盛りである。表面スケール30は、これから塗布されるフォトレジストの端部のx軸値が基準(原点、始点)となるように設けられる(これについては、図6を参照しながら後述する)。表面スケール30は、異方性エッチングの際に、x軸原点と異方性エッチングによって形成された光導波路17表面のミラー面の端部との間のx軸方向に沿った距離(本明細書では、「エッチングシフト」ともいう)等を測定するために設けられる(これについては、図7を参照しながら後述する)。
The
表面スケール30は、(1)基板12上にクラッド14とコア16とを成膜して光導波路17を作製した後で、金属をフォトリソグラフィーでスケールの形状に加工すること、または、(2)基板12上にクラッド14とコア16とを成膜して光導波路17を作製する際に、クラッド14表面を加工して凹凸を設けること等により作製することができる。
The
コアスケール32は、コア16と同じ高さに所定の間隔(1μm等)おきに設けられたx軸方向の距離を測定するための目盛りである。コアスケール32は、異方性エッチングの際に、異方性エッチングによって形成された光導波路17表面のミラー面の端部とコア16の端部との間のx軸方向に沿った距離(本明細書では、「コアシフト」ともいう)を測定するために作製される。コアスケール32は、光導波路17内部に作製されるものの、光導波路17の上面から観察することができるので、上面観察によりエッチングの進行具合を見積もることができる(これについては、図7を参照しながら後述する)。
The
コアスケール32は、基板12上にクラッド14とコア16とを成膜して光導波路17を作製する際に、さらに具体的にはコア16の高さの光導波路を成膜する際に、コア16と同じ高さのクラッド14に図5に示すような目盛りの形状を入れることで作製することができる。
The
図6を参照しながら、図5に示した光回路を利用してどのようにミラー面を形成していくのかについて、説明する。 With reference to FIG. 6, how the mirror surface is formed using the optical circuit shown in FIG. 5 will be described.
最初に、基板12上で、クラッド部14と、コア部16とを成膜して、コアとクラッドとの屈折率差が1.5%の光導波路17を作製し、図5に示す光導波路を作製する。作製した光導波路17上に受光径19μmのPD22を作製する。コア部の厚さは4.5μmであり、コア下のクラッド部の厚さは20μm、コア上のクラッド部の厚さは15.5μmである。PD22は、光導波路17にエピタキシャル層の形成されたInP等の光半導体材料基板を、ポリイミド等で接合させ、InP基板を研磨およびウェットエッチングで除去した後、残るエピタキシャル層をフォトプロセスにより加工し、作製する(図6(a)を参照、非特許文献1を参照)。
First, a
次いで、光導波路17全体(PD22を含む)に対してフォトレジスト24を塗布する。露光後、現像を行い、フォトレジスト24を一部除去してミラー開口部26を形成する(図6(b)を参照)。
Next, a
次いで、異方性エッチングにより斜めのミラー溝28・ミラー面29を形成した後、レジスト除去液によりフォトレジスト24を洗浄し全てのレジストを除去する(図6(c)を参照)。この状態で、上面から観察し、エッチングの進行具合に関する情報(ミラー面の角度・深さ等)を算出する。
Next, after forming the
図7を参照しながら、エッチングの進行具合に関する情報(エッチングによって形成されたミラー面の角度・深さ)をどのように算出するのかについて、説明する。 With reference to FIG. 7, how to calculate information on the progress of etching (angle and depth of the mirror surface formed by etching) will be described.
図7は、どのようにしてエッチングの進行具合に関する情報を得るのか説明するための図であり、図7(a)は上面図であり、図7(b)は図7(a)の断面線A−A’における断面図である。説明のために、図7(a)および図7(b)はPDが省略されて図示されていることに留意されたい。 FIG. 7 is a diagram for explaining how to obtain information on the progress of etching, FIG. 7A is a top view, and FIG. 7B is a cross-sectional line of FIG. It is sectional drawing in AA '. Note that for the sake of illustration, FIGS. 7A and 7B are shown with the PD omitted.
上面から表面スケール30およびコアスケール32を観察することで、エッチングによって形成された光導波路17表面のミラー面29の端部と、コア16端部との間のx軸方向に沿った距離(本明細書では、「コアシフト」ともいう)を測定することができる。このコアシフトの値を仮にaとする。
By observing the
光導波路17表面と、コア16との間のz軸方向に沿った距離(本明細書では、「コア深さ」ともいう)は、光導波路17を基板12上に成膜したときの情報から既知である。このコア深さの値を仮にbとし、基板12とミラー面29との角度(本明細書では、「ミラー面の角度」ともいう)をθとすると、次の(式1)を満たす。
The distance along the z-axis direction between the surface of the
従って、ミラー面29の角度θを算出することができる。
Therefore, the angle θ of the
次いで、上面から表面スケール30およびコアスケール32を観察することで、光導波路17表面のミラー面29の端部と、エッチングによって形成された光導波路17底面のミラー面29の端部との間のx軸方向に沿った距離(本明細書では、「ミラーシフト」ともいう)を測定することができる。
Next, by observing the
このミラーシフトの値を仮にcとすると、次の(式2)より、光導波路表面のミラー面29の端部と、光導波路底面のミラー面29の端部との間のz軸方向に沿った距離(本明細書では、「ミラー面の深さ」ともいう)を算出することができる。ここで、ミラー面の深さの値を仮にdとすると、
Assuming that the value of this mirror shift is c, from the following (Equation 2), along the z-axis direction between the end of the
となる。 It becomes.
よって、光回路を破壊することなく、上面から観察するだけで、エッチングの進行具合に関する情報(エッチングによって形成されたミラー面の角度・深さ)を得ることができ、PDに対してミラー面が適切な位置に適切な角度で形成できているか判断することができる。 Therefore, it is possible to obtain information on the progress of etching (angle and depth of the mirror surface formed by etching) just by observing from the upper surface without destroying the optical circuit. It can be judged whether it can be formed at an appropriate position at an appropriate angle.
図8は、本実施形態に係る集積型受光素子の作製方法のフロー図である。 FIG. 8 is a flowchart of a method for manufacturing an integrated light receiving element according to this embodiment.
ステップ800で、図5に示した光導波路を用意し、光導波路にフォトレジスト塗布によりエッチングマスクを形成する。 In step 800, the optical waveguide shown in FIG. 5 is prepared, and an etching mask is formed on the optical waveguide by applying a photoresist.
ステップ802で、異方性エッチングにより斜めのミラー溝を形成する。ミラー溝形成により露出された導波路端面がミラー面である。
In
ステップ804で、エッチングマスクを除去し光導波路を上面から観察する。上面観察により、エッチングの進行具合に関する情報(エッチングによって形成されたミラー面の角度・深さ)を導出する。エッチングによって形成されたミラー面の角度・深さの算出方法は、上述のとおりである(図7を参照)。 In step 804, the etching mask is removed and the optical waveguide is observed from above. Information on the progress of etching (angle and depth of the mirror surface formed by etching) is derived by observing the upper surface. The method for calculating the angle and depth of the mirror surface formed by etching is as described above (see FIG. 7).
ステップ806で、得られたエッチングの進行具合に関する情報(ミラー面の角度・深さ)から端面のトリミングの要否を判断する。 In step 806, it is determined whether or not trimming of the end face is necessary based on the obtained information on the progress of etching (angle and depth of the mirror surface).
過剰にエッチング(オーバーエッチング)している場合、ステップ808で、光導波路端面にSiO2膜を堆積させ、ミラー面を最適位置に形成する(図9(a)を参照)。
If it is excessively etched (overetched), in
エッチングが足りない場合、ステップ810で、追加エッチングを行い、光導波路をさらに削り、ミラー面を最適位置に形成する(図9(c)を参照)。
If the etching is insufficient, in
最適位置にミラー面を形成した後、ステップ812で、ミラー面上にAu等の反射膜を堆積しミラーを形成する。
After the mirror surface is formed at the optimum position, in
なお、上述の説明では、光導波路表面に設けられた表面スケールおよびコアと同じ高さに設けられたコアスケールを備えた光導波路を用いて、集積型受光素子を作製したが、図10に示すように、基板12上に基板表面スケール34をさらに備えた光導波路を用いて集積型受光素子を作製しても良い。
In the above description, an integrated light receiving element is manufactured using a surface scale provided on the surface of the optical waveguide and an optical waveguide provided with a core scale provided at the same height as the core. As described above, an integrated light receiving element may be fabricated using an optical waveguide further provided with a substrate surface scale 34 on the
このような場合、エッチング時に表面スケール、コアスケール、および基板表面スケールを上面観察して、上記同様の計算を行い、エッチングの進行具合に関する情報(ミラー面角度・ミラー面深さ)を導出することとなるので、表面スケールおよびコアスケールのみを上面観察したときと比較して、ミラー面の角度・深さに関してより正確な値を算出できるようになる。 In such a case, the surface scale, core scale, and substrate surface scale are observed from the top during etching, and the same calculation as described above is performed to derive information on the progress of etching (mirror surface angle and mirror surface depth). Therefore, more accurate values for the angle and depth of the mirror surface can be calculated as compared with the case where only the surface scale and the core scale are observed from the upper surface.
12 基板
14 クラッド
16 コア
17 光導波路
18 ミラー
20 PD受光部
22 PD
24 フォトレジスト
26 ミラー開口部
28 ミラー溝
29 ミラー面
30 表面スケール
32 コアスケール
34 基板表面スケール
12
24
Claims (1)
前記基板上の、クラッドおよびコアから構成された光導波路と、
前記コアを伝搬する光を反射するために前記光導波路端部に設けられたミラーと、
前記光導波路上に設けられた、前記ミラーで反射された光が結合するための、フォトダイオードと
から構成された集積型受光素子であって、
前記光導波路の上面に設けられ、前記コアの伸張方向における前記コア端部の位置を測定するための、表面スケールと、
前記コアと同じ高さの前記クラッドに設けられ、前記コアの伸張方向における前記コア端部の位置を測定するための、コアスケールと
をさらに備え、前記表面スケールは、前記光導波路上方から前記コアスケールを観察可能な位置に配置されていることを特徴とする集積型受光素子。 A substrate,
An optical waveguide composed of a cladding and a core on the substrate;
A mirror provided at the end of the optical waveguide to reflect light propagating through the core;
An integrated light-receiving element provided on the optical waveguide and configured by a photodiode for coupling light reflected by the mirror;
A surface scale provided on the upper surface of the optical waveguide for measuring the position of the end of the core in the extending direction of the core ;
A core scale provided on the clad having the same height as the core for measuring the position of the end of the core in the extension direction of the core, and the surface scale from above the optical waveguide. An integrated light receiving element, wherein the scale is disposed at a position where the scale can be observed .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020732A JP5801833B2 (en) | 2013-02-05 | 2013-02-05 | Integrated photo detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020732A JP5801833B2 (en) | 2013-02-05 | 2013-02-05 | Integrated photo detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014153428A JP2014153428A (en) | 2014-08-25 |
JP5801833B2 true JP5801833B2 (en) | 2015-10-28 |
Family
ID=51575372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013020732A Active JP5801833B2 (en) | 2013-02-05 | 2013-02-05 | Integrated photo detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5801833B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307194A (en) * | 1999-04-19 | 2000-11-02 | Matsushita Electric Ind Co Ltd | Manufacture of nitride semiconductor laser element and nitride semiconductor laser element |
JP4144427B2 (en) * | 2003-05-12 | 2008-09-03 | オムロン株式会社 | Optical waveguide and method for manufacturing the same |
JP5569060B2 (en) * | 2010-03-15 | 2014-08-13 | 富士通オプティカルコンポーネンツ株式会社 | Optical waveguide device and optical waveguide device manufacturing method |
JP2012208306A (en) * | 2011-03-29 | 2012-10-25 | Nitto Denko Corp | Optoelectric hybrid substrate and manufacturing method thereof |
-
2013
- 2013-02-05 JP JP2013020732A patent/JP5801833B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014153428A (en) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7130001B2 (en) | Photonic chip with integrated collimation structure | |
JP6172679B2 (en) | Optical coupling structure, semiconductor device, optical interconnect structure for multi-chip module, and manufacturing method for optical coupling structure | |
US8447150B2 (en) | Structure and method for aligning an optical fiber and a submicronic waveguide | |
EP2887109A1 (en) | Integrated photonic waveguide grating coupler | |
US20230282527A1 (en) | Wafer level testing of optical components | |
Bhandari et al. | Compact and broadband edge coupler based on multi-stage silicon nitride tapers | |
JP2011523714A (en) | Optical splitter device | |
KR20060134857A (en) | Optical device | |
US8532457B2 (en) | Method of manufacturing optical waveguide, optical waveguide and optical transmission device | |
TW201905515A (en) | Optical component, optical device, and method of manufacturing optical component | |
WO2021044517A1 (en) | Optical waveguide component | |
JP2007199254A (en) | Optical module and manufacturing method thereof | |
JP2019219459A (en) | Plane light wave circuit and optical device | |
JP5801833B2 (en) | Integrated photo detector | |
JP6427072B2 (en) | Optical fiber block | |
JP5904954B2 (en) | Integrated photo detector | |
JP2017198778A (en) | Optical wiring packaging structure, optical module, and electronic apparatus | |
JP4288604B2 (en) | Optical coupling device | |
JP5904901B2 (en) | Optical coupling circuit element and manufacturing method thereof | |
Van Laere et al. | Compact focusing grating couplers between optical fibers and silicon-on-insulator photonic wire waveguides | |
JP5727538B2 (en) | Optical waveguide device and manufacturing method thereof | |
KR101416638B1 (en) | Monitoring device for optical signal in planar light wave circuits | |
JP6714555B2 (en) | Optical waveguide component, core alignment method, and optical element mounting method | |
JP2010506201A (en) | Hybrid planar lightwave circuit with reflection grating | |
JP2004101678A (en) | Micro mirror and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150827 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5801833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |