[go: up one dir, main page]

JP5796956B2 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP5796956B2
JP5796956B2 JP2010287508A JP2010287508A JP5796956B2 JP 5796956 B2 JP5796956 B2 JP 5796956B2 JP 2010287508 A JP2010287508 A JP 2010287508A JP 2010287508 A JP2010287508 A JP 2010287508A JP 5796956 B2 JP5796956 B2 JP 5796956B2
Authority
JP
Japan
Prior art keywords
circuit board
sealing resin
mold
circuit device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010287508A
Other languages
English (en)
Other versions
JP2012134430A (ja
Inventor
英行 坂本
英行 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2010287508A priority Critical patent/JP5796956B2/ja
Priority to US13/331,784 priority patent/US8995139B2/en
Priority to KR1020110140908A priority patent/KR101326406B1/ko
Priority to CN201110440399.1A priority patent/CN102548214B/zh
Publication of JP2012134430A publication Critical patent/JP2012134430A/ja
Priority to US14/661,080 priority patent/US10332816B2/en
Application granted granted Critical
Publication of JP5796956B2 publication Critical patent/JP5796956B2/ja
Priority to US16/406,155 priority patent/US20190267300A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14008—Inserting articles into the mould
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14819—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being completely encapsulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3425—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、回路装置およびその製造方法に関する。特に本発明は、回路素子が実装される回路基板が封止樹脂により被覆される回路装置およびその製造方法に関する。
図８を参照して、従来の混成集積回路装置１００は、基板１０１の表面に電気回路が組み込まれた構成になっている（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。導電パターン１０３の所望の箇所に回路素子１０５が固着されて、所定の電気回路が達成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
混成集積回路装置１００の概略的な製造方法は次の通りである。先ず、基板１０１の上面に導電パターン１０３および回路素子１０５から成る混成集積回路を組み込む。次に、半田を介して、基板１０１の周辺部に位置するパッド１０９にリード１０４を固着する。更に、基板１０１およびリード１０４が被覆されるように封止樹脂１０８を形成する。通常、封止樹脂１０８は、モールド金型を用いたトランスファーモールドにより形成される。トランスファーモールドでは、先ず、封止樹脂１０８の外形形状に即した内壁形状を有するモールド金型を用意し、このモールド金型のキャビティに基板１０１を収納する。次に、キャビティに液状の封止樹脂を注入することにより、基板１０１の上面、側面および下面を封止樹脂で被覆する。更に、注入された封止樹脂を加熱硬化させ、封止樹脂１０８により封止された混成集積回路装置１００をモールド金型から取り出す。
特開平１１−３４０２５７号公報
しかしながら、上記した構成の混成集積回路装置１００で、ネジ止めの為の固定部を形成するために、回路基板１２１の側方に封止樹脂１０８を突出させた場合、この固定部を形成するために多量の封止樹脂１０８が必要となり、コストが高くなる問題があった。
更に、混成集積回路装置１００では、封止樹脂１０８に作用する硬化収縮により、基板１０１が紙面上にて凹状に湾曲する問題があった。この理由は、基板１０１の上面を被覆する封止樹脂１０８の量が、回路基板１２１の下面を被覆する封止樹脂１０８よりも多いので、基板１０１の上面に於いて封止樹脂１０８が収縮することで発生する残留応力が比較的に大きくなることが原因である。
更に、製造上では、基板１０１の下方に、封止樹脂１０８が充填されないボイドが形成される恐れがあった。具体的には、使用状況下に於ける放熱性を向上させるためには、基板１０１の下面を被覆する封止樹脂１０８は薄い方が良い。例えば、基板１０１の下面を被覆する封止樹脂１０８の厚みは０．５ｍｍ以下が好ましい。これにより、回路素子１０５が動作することにより発生した熱は、基板１０１およびその裏面を被覆する封止樹脂１０８を経由して良好に外部に放出される。しかしながら、このためには、樹脂封止の工程にて、基板１０１の下面とモールド金型の内壁のとの間隔を狭くする必要がある。このようにすると、この狭い間隙に十分に封止樹脂１０８が行き渡らず、基板１０５の下面にボイドが出現する恐れがある。
本発明は、上記した問題点を鑑みてなされたものである。本発明の目的は、回路基板を封止する封止樹脂の形状が最適化された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、導電パターンおよび回路素子が上面に組み込まれた回路基板と、前記回路基板の上面、側面および下面を被覆し、一方向で対向する第１側辺および第２側辺と、他方向で対向する第３側辺および第４側辺とを有すると共に、互いに対向する第１主面および第２主面を有する封止樹脂と、前記回路基板に固着され、前記封止樹脂の前記第１側辺および前記第２側辺に沿って配置され、一端が前記封止樹脂から外部に導出するリードと、前記封止樹脂を厚み方向に窪ませて形成され、少なくとも一部が前記封止樹脂の前記第３側辺と前記回路基板との間に配置された凹状領域と、を備え、前記凹状領域は、前記封止樹脂の前記第３側辺から離間すると共に、前記封止樹脂の前記第４側辺からも離間し、前記凹状領域は、前記封止樹脂の前記第１主面から、前記封止樹脂の厚み方向に延在し、前記凹状領域は、前記封止樹脂から形成される底面を有し、前記凹状領域の前記底面は、前記封止樹脂の前記第２主面から離間し、前記凹状領域は、回路基板の上方に配置された第１部分と、前記封止樹脂の前記第３側辺と前記回路基板との間に配置された第２部分とを有することを特徴とする。
本発明の回路装置の製造方法は、導電パターンおよび回路素子が上面に組み込まれた回路基板を用意する工程と、上金型および下金型から成るモールド金型を用意し、前記回路基板の上面が前記上金型の内壁に面するように、前記回路基板を前記モールド金型のキャビティに収納する工程と、ゲートから前記キャビティに封止樹脂を注入することで、前記回路基板の上面、側面および下面を前記封止樹脂により被覆する工程と、を備え、前記回路基板と前記ゲートとの間の領域の前記上金型の内壁を下方に突出させた規制部を設け、前記規制部に沿って、前記封止樹脂を前記回路基板の下面と前記下金型の内壁との間隙に流動させ、前記規制部の下端は、前記回路基板の上面よりも下方に配置されることを特徴とする。
本発明によれば、回路基板の側方で封止樹脂を厚み方向に窪ませた凹状領域を設けたので、ネジ止めの固定部等を回路基板の側方に封止樹脂で形成した場合でも、必要とされる封止樹脂の量を削減して、コストを低減させることができる。
更に、回路基板の側方にこのような凹状領域を設けることにより、回路基板の上面を被覆する封止樹脂が加熱硬化することによる応力が発生しても、凹状領域により回路基板１２が補強されるので、この応力により回路基板に反りが発生することが抑制される。
更に製法上では、樹脂封止の工程において、ゲートから注入される封止樹脂の流動を規制する規制部を、回路基板の側方に配置したので、この規制部に沿って封止樹脂が回路基板の下方に流動する。このことにより、モールド金型の内壁と回路基板の下面との間隙が狭い場合であっても、この間隙に優先的に樹脂封止が充填されるので、回路基板の下面にボイドが発生することが抑制される。
本発明の回路基板である混成集積回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の混成集積回路装置を示す図であり、（Ａ）は図１（Ａ）に示す状態を上下反転させた状態の斜視図であり、（Ｂ）は（Ａ）の断面図であり、（Ｃ）は窪み領域を上方から見た図である。 本発明の混成集積回路装置を構成する回路基板を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の回路装置である混成集積回路装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の混成集積回路装置の製造方法を示す平面図である。 発明の混成集積回路装置の製造方法を示す図であり、（Ａ）は本工程で製造される封止樹脂を示す図であり、（Ｂ）および（Ｃ）は本工程を示す断面図である。 発明の混成集積回路装置の製造方法を示す図であり、（Ａ）は本工程で製造される封止樹脂を示す図であり、（Ｂ）および（Ｃ）は本工程を示す断面図である。 背景技術の回路装置を示す断面図である。
＜第１の実施の形態：回路装置の構成＞
図１を参照して、混成集積回路装置１０（回路装置）の構成を説明する。図１（Ａ）は混成集積回路装置１０を上方から見た斜視図であり、図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線における断面図であり、図１（Ｃ）は図１（Ａ）のＣ−Ｃ’線での断面図である。
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、回路基板１２の上面に回路素子１８を含む混成集積回路が組み込まれており、この混成集積回路および回路基板１２は封止樹脂２８により樹脂封止されている。そして、内蔵された混成集積回路と接続されたリード２０は封止樹脂２８から外部に導出されている。
図１（Ｂ）を参照して、回路基板１２は、アルミニウムまたは銅等を主材料とする金属から成る基板であり、その平面的な大きさは、例えば縦×横＝２．０ｃｍ×１．０ｃｍ程度である。回路基板１２の厚みは、例えば１．５ｍｍ程度である。回路基板１２がアルミニウムから成る基板の場合は、回路基板１２の上面および下面は、陽極酸化により形成されたアルマイト膜により被覆されている。回路基板１２の側面は外側に突出する傾斜面を呈しており、具体的には、上面から連続して外部に傾斜する第１傾斜面２２と、下面から連続して傾斜する第２傾斜面２４とを備えている。
絶縁層１４は、回路基板１２の上面の全域を覆うように形成されており、粒状のアルミナ等のフィラーが高充填された樹脂材料から成る。絶縁層１４の厚みは例えば５０μｍ程度である。
導電パターン１６は、絶縁層１４の上面に貼着された銅等の導電箔を所定形状にエッチングすることにより形成される。本形態では、導電パターン１６により、回路素子１８が実装される実装パッド、各実装パッド同士を相互に接続する配線部が構成されている。更に、図１（Ｂ）に示すように、回路基板１２の対向する２つの側辺に沿って、パッド２６、２７が配置されており、リード２０の内側の端部はこのパッドに半田を介して固着されている。
回路素子１８は、導電パターン１６の所定の箇所に、半田等の導電性接着材を介して実装される。回路素子１８としては、チップコンデンサやチップ抵抗等の受動素子、トランジスタ等の能動素子または樹脂封止型パッケージ等を全般的に採用することができる。また、回路素子１８として、ＭＯＳＦＥＴやＩＧＢＴ等のパワー系のトランジスタを実装する場合は、導電パターン上に固着されたヒートシンクを介して実装される。なお、ＩＣ等の半導体素子は、金属細線を経由して導電パターン１６に接続される。
封止樹脂２８は、回路基板１２の上面に形成された導電パターン１６および回路素子１８を被覆すると共に、回路基板１２の上面、側面および下面を一体的に被覆している。このように、回路基板１２の下面も含めて樹脂封止を行うことにより、外部から水分が回路基板１２に及ぶことが抑制され、装置の耐湿性が向上する。封止樹脂２８は、粒状のアルミナ等のフィラーが添加された樹脂材料から成る。ここで、封止樹脂２８の樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂や、アクリル樹脂等の熱可塑性樹脂が採用される。
本形態では、装置全体の放熱性を向上させるために、回路基板１２の下面を被覆する封止樹脂２８の厚みＴ１を０．５ｍｍ以下に薄くしている。このようにすることで、樹脂封止の工程にて回路基板１２の下方に封止樹脂を行き渡らせることが困難になるが、本形態ではモールド金型を特定の形状とすることによりこの問題を解決している。この事項は図６を参照して後述する。
図１（Ａ）、図１（Ｃ）を参照して、本形態では、封止樹脂２８は単に回路基板１２を樹脂封止しているだけではなく、その一部は回路基板１２の側方に突出している。具体的には、回路基板１２の短手方向の側辺よりも外側に封止樹脂２８が突出する様に形成されている。また、この部分の封止樹脂２８の中央部付近を平面視で窪ませて窪み領域３２Ａ、３２Ｂが形成されている。この窪み領域３２Ａ、３２Ｂは、混成集積回路装置１０をヒートシンクや実装面に装着する際のネジ止めの為に用いられる。
また、図１（Ａ）を参照して、窪み領域３２Ａの両側に凹状領域３０Ａ、３０Ｂが設けられ、窪み領域３２Ｂの両側に凹状領域３０Ｃ、３０Ｄが設けられている。
このように凹状領域３０Ａ−３０Ｄを封止樹脂２８に設けることにより、封止樹脂２８の使用量が低減され、コストダウンや軽量化が実現される。また、この凹状領域３０Ａ−３０Ｄを取り囲む部分の封止樹脂２８の厚みは１．０ｍｍ以上であるので、窪み領域３２Ａ、３２Ｂにネジを固定することを可能とする機械的強度は確保されている。
図１（Ｃ）を参照して、凹状領域３０Ａ、３０Ｄは回路基板１２の側方だけではなく、その一部は回路基板１２の上方に延在している。このようにすることで、必要とされる封止樹脂２８の量が更に低減される。この事項は、他の凹状領域に関しても同様である。
更に、凹状領域３０Ａ、３０Ｄの内側の側面は、単一の平面ではなく、階段形状を呈している。このようにすることで、回路基板１２の上面を被覆する封止樹脂２８の硬化収縮に対して、様々な角度の面で対向することが可能となり、硬化収縮による基板の変形が緩和される。
図２を参照して、混成集積回路装置１０の構成を更に説明する。図２（Ａ）は図１（Ａ）に示した混成集積回路装置１０を表裏逆転させた状態を示す斜視図であり、図２（Ｂ）は図２（Ａ）のＢ−Ｂ’線での断面図であり、図２（Ｃ）は図２（Ａ）に示す窪み領域３２Ｂ付近を上面から見た平面図である。
図２（Ａ）を参照して、封止樹脂２８の４隅の上端角部付近を部分的に切り欠いて、切り欠き部３３が形成されている。切り欠き部３３は、封止樹脂２８の角部を直方体形状に切り欠いた形状を呈している。このように封止樹脂２８の隅部に切り欠き部３３を設けることにより、封止樹脂２８の角部に衝撃等が作用しても、このことによる封止樹脂２８のひび割れ等の破損が抑制される。
図２（Ａ）、図２（Ｂ）および図２（Ｃ）を参照して、窪み領域３２Ａ、３２Ｂの下端付近の封止樹脂２８を内側に延出させて周縁部４６を形成している。窪み領域３２Ａ，３２Ｂの平面視での形状は、角部が円形とされた四角形（角丸四角形状）を呈している。一方、周縁部４６の内側端部の形状は、この部位に挿入される円柱状のビスの形状に則して、円形の一部または楕円形の一部を呈している。
換言すると、図２（Ｂ）に示す断面では、周縁部４６の上方で一点鎖線にて示された領域が肉盗み部分となっている。即ち、外形形状の簡素化のためには、周縁部４６を別途設けること無く、封止樹脂２８の側面部分を周縁部４６の端部まで移動させれば良い。しかしながら、本形態では、回路基板１２の下面（この図では上面）を薄く封止樹脂２８で被覆するために、このような形状としている。この事項は、図６（Ｃ）を参照して後述する。
図３を参照して、混成集積回路装置１０に内蔵される回路基板の構成を説明する。図３（Ａ）は回路基板１２を示す斜視図であり、図３（Ｂ）は図３（Ａ）のＢ−Ｂ’線に於ける断面図であり、図３（Ｃ）は図３（Ａ）のＣ−Ｃ’線における断面図である。
図３（Ａ）を参照して、回路基板１２は、第１側辺１２Ａ、第２側辺１２Ｂ、第３側辺１２Ｃおよび第４側辺１２Ｄを備えた矩形形状を呈しており、絶縁層１４により被覆される回路基板１２の上面に所定形状の導電パターンが形成されている。
導電パターン１６は、回路素子が接続されるランドや、このランド同士を接続される配線を構成している。更に、パッド状に形成された導電パターン１６から成るパッド２６が、回路基板１２の右側の側辺（第３側辺１２Ｃ）に沿って設けられている。そして、第３側辺１２Ｃに対向する第４側辺１２Ｄに沿ってパッド２７が形成されている。
第１側辺１２Ａおよび第２側辺１２Ｂと、第３側辺１２Ｃおよび第４側辺１２Ｄとでは、回路基板１２の側面の形状が異なる。即ち、第１側辺１２Ａおよび第２側辺１２Ｂでは、下側の傾斜面が大きいのに対し、第３側辺１２Ｃおよび第４側辺１２Ｄでは上側の傾斜面が大きく形成されている。
図３（Ｂ）を参照して、第１側辺１２Ａおよび第２側辺１２Ｂに於ける回路基板１２の側面の形状を説明する。具体的には、回路基板１２の側面は、上面から連続して外側に傾斜する第１傾斜面２２と、下面から連続して外側に傾斜する第２傾斜面２４とを含む。そして、第１側辺１２Ａおよび第２側辺１２Ｂに於いては、第２傾斜面２４の幅は第１側面よりも大きく形成されている。一例として、第２傾斜面２４の幅Ｌ２は０．４ｍｍであり、第２傾斜面２４の幅Ｌ１は０．１ｍｍである。また、第２傾斜面２４は第１傾斜面２２よりも厚み方向にも長く形成されている。一例として、第２傾斜面２４の厚み方向の長さＬ４は１０．０ｍｍであり、第１傾斜面２２の厚み方向の長さＬ３は０．２ｍｍ程度である。尚、基板全体の厚みＬ５は例えば１．５ｍｍである。本形態では、第１側辺１２Ａおよび第２側辺１２Ｂの側面の形状をこのようにすることで、樹脂封止の工程における樹脂の流動性を向上させている。この事項は、図６（Ａ）を参照して後述する。
図３（Ｃ）を参照して、第３側辺１２Ｃおよび第４側辺１２Ｄに於ける第１傾斜面２２と第２傾斜面２４との大小関係は、第１側辺１２Ａおよび第２側辺１２Ｂと逆になる。即ち、第１傾斜面２２の幅および厚さは、第２傾斜面２４よりも大きく形成される。例えば、第１側面の幅Ｌ６は０．４ｍｍ程度であり、高さＬ８は１０．０ｍｍ程度である。更に、第２傾斜面２４の幅Ｌ７は０．１ｍｍ程度であり、高さＬ９は０．２ｍｍ程度である。第３側辺１２Ｃおよび第４側辺１２Ｄをこのような形状とすることにより、樹脂封止の工程において、回路基板１２の下面にボイドが発生することを抑止する利点がある。この事項は図６（Ｂ）を参照して後述する。
＜第２の実施の形態：回路装置の製造方法＞
本実施の形態では、図４から図７を参照して、上記した構成を備える回路装置の製造方法を説明する。
図４を参照して、先ず、大型の基板３４の上面および下面にＶ型の断面形状を有する溝を形成する。図４（Ａ）は溝が形成された基板３４を示す斜視図であり、図４（Ｂ）は図５（Ａ）のＢ−Ｂ’線における断面図であり、図４（Ｃ）は図４（Ａ）のＣ−Ｃ’線における断面図である。
図４（Ａ）を参照して、基板３４は多数個の回路基板が形成可能な大型のものであり、形成される回路基板の大きさに応じてダイシングラインが格子状に規定される。ここでは、基板３４としてアルミニウム等の金属から成る基板を採用するが、基板３４の材料としてはガラスエポキシ等の樹脂材料やセラミックが採用されても良い。
基板３４の上面には、格子状に第１溝３６および第２溝３８が形成される。ここで、第２溝３８は第１溝３６よりも浅く形成される。基板３４の下面には、上面の第１溝３６および第２溝３８に対応した箇所に、第３溝４０および第４溝４２が形成される。ここで、第１溝３６に対応して設けられる第３溝４０は、第２溝３８に対応して設けられる第４溝よりも浅く形成される。
また、基板３４の上面にて第１溝３６および第２溝３８により囲まれる領域が１つの基板領域４４であり、この基板領域４４毎に同一形状の導電パターン（不図示）が形成されている。
図４（Ｂ）を参照して、各基板領域４４の境界には、上面から第２溝３８が形成され、下面からは第４溝４２が形成されている。ここで、第２溝３８は第４溝４２よりも浅く形成されている。具体的には、浅く形成される第２溝３８の幅Ｌ２０は０．２ｍｍ程度であり、深さＬ２１は０．２ｍｍ程度である。一方、基板３４の下面から形成される第４溝４２の幅Ｌ２４は０．８ｍｍ程度であり、深さＬ２３は１０．０ｍｍ程度である。また、基板３４の厚み方向に対して両溝が形成されない部分の厚みＬ２２は０．４ｍｍ程度である。
図４（Ｃ）を参照して、ここでは、上面から形成される第１溝３６の方が下面から形成される第３溝４０よりも深く形成されている。ここで、第１溝３６の大きさは図４（Ｂ）に示した第４溝４２と同様であり、第３溝４０の大きさは図４（Ｂ）に示した第２溝３８と同様でよい。
上記工程にて各溝が設けられた基板３４は、各溝が設けられた箇所にて分離されることで、個々の基板領域４４が分離されて回路基板１２となる。基板３４の分離は、基板領域４４同士の境界にて基板３４を曲折することにより行っても良いし、カッター等の切断手段により基板３４を切断することで各基板領域４４を回路基板として分離しても良い。
各基板領域４４が分離された後は、各基板領域４４の上面に形成された導電パターン１６に回路素子を接続する。具体的には、図１に示すような半導体素子やチップ素子を、半田を介して接続する。
図５を参照して、次に、回路素子１８が接続された回路基板１２を、リードフレーム５０に固着する。ここで、リードフレーム５０は、銅などの金属からなる厚みが０．１ｍｍ程度の金属板を所定形状に成形したものであり、額縁形状で外形を成す枠部５２と、長手方向の枠部５２を橋渡しする支持部５３とを備えている。そして、紙面上で最上部のユニット５６を参照すると、枠部５２に端部が連結されるリード２０と、支持部５３に端部が連結されるリード２０で、１つのユニット５６が構成されている。ここで、ユニット５６とは、１つの回路装置となる複数のリード２０のことである。各リード２０の先端部付近は、連結部６２（タイバー）により相互いに連結されており、連結部６２の左右端部は枠部５２と連続している。また、枠部５２を部分的に内側に突出させた突出領域５８が設けられている。この突出領域５８は、図１（Ａ）に示す窪み領域３２Ａを形成するためのものである。
本工程では、回路基板１２の上面に配置されたパッド２６、２７とリード２０の端部とを半田を介して固着している。このようにすることで、回路基板１２はリードフレーム５０に対して固着される。本形態では、３つの回路基板１２がリードフレーム５０に固着され、この状態で次工程の樹脂封止が行われる。
更に、この図では、後の工程にて回路基板１２を樹脂封止するための樹脂が注入されるゲート８２が配置される箇所を点線の円にて示している。ここでは、突出領域５８を挟む箇所に２つのゲート８２が配置されているが、ゲート８２はどちらか一方のみに設けられても良い。
図６および図７を参照して、次に、各回路基板１２を樹脂封止する。本工程では、モールド金型を用いたトランスファーモールドにより樹脂封止を行っている。
図６を参照して、本工程の樹脂封止を説明する。図６（Ａ）は本工程で製造される封止樹脂２８を示す斜視図であり、図６（Ｂ）は図６（Ａ）のＢ−Ｂ’線に対応するモールド金型を示す断面図であり、図６（Ｃ）は図６（Ａ）のＣ−Ｃ’線に対応するモールド金型を示す断面図である。
図６（Ｂ）を参照して、本工程で用いるモールド金型６６は、上金型６８と下金型７０とから成る。そして両者を当接させることにより、両者の間の間隙としてキャビティ７２が構成される。
上金型６８の回路基板１２の右側側方に対応する箇所を下方に突出させて規制部７６が形成されている。この規制部７６の形状は、図６（Ａ）に示す凹状領域３０Ａの形状を転写させたものである。即ち、規制部７６は、凹状領域３０Ａの凹形状に対応した凸形状を備えている。この事項は、回路基板１２の左側側方に配置された規制部７８も同様であり、規制部７８の形状は図６（Ａ）に示す凹状領域３０Ｄを転写させたものである。
規制部７６の下端部は回路基板１２の上面よりも下方に配置されている。このようにすることで、規制部７６に沿って良好に封止樹脂７４を紙面上にて下方に流動させることができる。更に好適には、規制部７６の下端を、回路基板１２の第２傾斜面２４の上端よりも下方に配置すると良い。これにより、規制部７６に沿って封止樹脂７４を回路基板１２の下方に流動させる効果が大きくなる。
また、モールド金型６６には、封止樹脂がキャビティ７２に注入されるゲート８２、キャビティ７２に注入される封止樹脂が流通する経路であるランナー７３、キャビティ７２から外部に放出される空気が通過するエアベント７１が設けられている。ここで、ゲート８２は、１つのキャビティ７２に対して、１箇所または２箇所に設けられている（図５参照）。
図６（Ｃ）を参照して、下金型７０には、突出部８４、８５が設けられている。突出部８４、８５は、図６（Ａ）に示す窪み領域３２Ａ，３２Ｂを転写させた形状を有している。突出部８４、８５の上面は、リードフレーム５０の突出領域５８の下面に当接している。そして、突出部８４の内側側面は、リードフレーム５０の突出領域５８よりも内側に配置されており、突出部８４の内側端部付近の上面と上金型６８の上面との間には、リードフレーム５０の突出領域５８と同様の厚みを有する空間７７が形成されている。同様に、突出部８５の内側端部付近の上面と上金型６８の上面との間には、リードフレーム５０の突出領域５８と同様の厚みを有する空間７５が形成されている。この空間７５、７７に封止樹脂が充填されることで、図２（Ａ）等に示す周縁部４６が形成される。
このような構成のモールド金型６６を用いて回路基板１２を樹脂封止する方法を説明する。
先ず、図６（Ｂ）を参照して、下金型７０の上面に、回路基板１２が固定されたリードフレーム５０を載置する。図５に示したように、本形態では３個の回路基板１２がリードフレーム５０に固着されおり、各々の回路基板１２は下金型７０に設けられたキャビティ領域に個別に収納される。
更に本形態では、リードフレーム５０の枠部５２が、下金型７０に設けられた溝状のランナー７３を塞ぐように配置される。従って、リードフレーム５０の枠部５２の下面は、ランナー７３の上面を構成している。
次に、上金型６８と下金型７０とを当接させる。これにより、各回路基板１２がキャビティ７２に収納される。それと共に、上金型６８と下金型７０によりリードフレーム５０の枠部５２が挟み込まれ、各回路基板１２のキャビティ７２内部に於ける位置が決定される。また、回路素子が組み込まれた回路基板１２の上面は上金型６８の内壁に面する。更に、６（Ｃ）に示すように、リードフレーム５０の突出領域５８は、下金型の突出部８４、８５と、上金型６８の内壁に当接する。
次に、不図示のポッドから液状または半固形状態の封止樹脂７４を、ランナー７３およびゲート８２を経由してキャビティ７２に注入する。ここで、封止樹脂７４はアルミナ等の無機物から成る粒状のフィラーが添加されたエポキシ樹脂等の熱硬化性樹脂から成り、加熱することで溶融された状態で供給される。
キャビティ７２に注入された封止樹脂７４は、規制部７６の側面、回路基板１２の側面に沿って流動した後に、回路基板１２の下面と下金型７０の内壁との間の間隙に充填される。この充填が終了した後に、回路基板１２の上方のキャビティ７２に封止樹脂７４が注入され、回路基板１２およびその上面に配置された回路素子が樹脂封止される。また、本工程の樹脂封止に伴い、キャビティ７２の内部の空気は、ゲート８２に対向して設けられたエアベント７１を経由して外部に放出される。
キャビティ７２の内部に封止樹脂７４が充填された後に、加熱硬化処理により封止樹脂７４を加熱硬化させる。その後、上金型６８と下金型７０とを離型させ、樹脂封止された各回路基板１２をモールド金型６６から取り出す。
更に、樹脂封止工程が終了した後は、図５を参照して、各ユニット５６のリード２０を、リードフレームの枠部５２または支持部５３から分離する。この分離は金型を用いた打ち抜き加工により行われる。
以上の工程を経て、図１に形状を示す混成集積回路装置１０が製造される。
本形態の特徴は、モールド金型６６の上金型６８に規制部７６を設ける事により、回路基板１２の下方の間隙に封止樹脂７４を流動させることにある。
本形態では、封止樹脂７４の流動方向を回路基板１２の下方の方向に規制する規制部７６を設けている。上記したように、規制部７６は回路基板１２の右側側方で上金型６８の内壁を下方に突出させた部位である。そして、規制部７６の左側の面は、下方が内側に傾斜する傾斜面と成っている。従って、キャビティ７２に注入された封止樹脂７４は、規制部７６の側面に沿って流動し、回路基板１２の下方に優先的に移動する。
また、規制部７６の端部と回路基板１２との間隙は狭く、しかも規制部７６の一部は段差形状を呈して回路基板１２の上方に配置されている。このことにより、キャビティ７２に注入された封止樹脂７４が回路基板１２の下方に充填される前に、回路基板１２の上方の空間に注入されることが抑制される。
更にまた、本形態では、リードフレーム５０の枠部５２がランナー７３の一部を構成しているので、ゲート８２が回路基板１２に対して上方に配置されてしまう。本形態では、このような状況下であっても、規制部７６にて封止樹脂７４を下方に強制的に流動させることで、回路基板１２の下方に良好に封止樹脂７４を充填させている。
更に本形態では、回路基板１２の側面の形状を、封止樹脂７４が下方に流動しやすい形状としている。具体的には、回路基板１２の側面は上記したように、第１傾斜面２２と第２傾斜面２４とから成る。そして、注入される封止樹脂７４が接触する回路基板１２の側面では、第２傾斜面２４を第１傾斜面２２よりも大きく形成している。換言すると、第２傾斜面２４は第１傾斜面２２よりも面積が大きくなるように形成されている。
これにより、ゲート８２からキャビティ７２に注入されて規制部７６に沿って移動した封止樹脂７４は、更に回路基板１２の第２傾斜面２４に沿って移動し、回路基板１２と下金型７０との間の間隙に充填される。これにより、回路基板１２の下方の狭い間隙に、ボイドを発生させること無く、封止樹脂７４を注入することが可能となる。
更に本形態では、図６（Ｃ）を参照して、突出部８４、８５と回路基板１２との距離を狭くすることにより、回路基板１２の下方に流動した封止樹脂７４が回路基板１２の上方に移動することが抑制されている。具体的には、突出部８４、８５は、図６（Ａ）に示すネジ止めための凹状領域３０Ａ、３２Ｂを形成するために設けられている。従って、封止樹脂２８の外形形状を簡素化するためには、挿入されるネジの形状に即して、突出部８４、８５の内側端部を、リードフレーム５０の突出領域５８の内側端部と同じ位置に配置すれば良い。しかしながら、このようにすると、突出部８４、８５の内側側面と回路基板１２の端部との間隙が大きくなり、回路基板１２の下方に流動した封止樹脂７４がこの間隙を経由して回路基板１２の上方に移動してしまう。このことを抑制するために、本形態では、突出部８４、８５の内壁を、リードフレーム５０の突出領域５８の端部よりも内側に配置している。これにより、突出部８４、８５と回路基板１２の端部との間隙が小さくなり、この間隙を経由して封止樹脂が回路基板１２の下方から上方へ移動することが抑制され、回路基板１２の下方にボイドが発生することが防止される。
図７を参照して、樹脂の流動を制限する他の構成を説明する。図７（Ａ）は製造される混成集積回路装置１０を示す斜視図である。図７（Ｂ）は、樹脂封止に用いられるモールド金型６６を、図７（Ａ）のＢ−Ｂ’線に対応する箇所にて切断した断面図である。図７（Ｃ）は、樹脂封止に用いられるモールド金型６６を、図７（Ａ）のＣ−Ｃ’線に対応する箇所にて切断した断面図である。
図７（Ｂ）を参照して、上金型６８の一部を下方に突出させて規制部７６、７８が形成されており、規制部７６と規制部７８との間で下金型７０を上方に突出させた突出部８４が形成されている。規制部７６、７８および突出部８４は、夫々が、図７（Ａ）に示す凹状領域３０Ｄ、３０Ｃおよび窪み領域３２Ｂを形成するための部位である。
本形態では、下金型７０の隅部を部分的に内側に突出させて突出部８６を形成している。突出部８６は、下金型７０の内壁の４隅を内側に略直方体形状に突出させた部位であり、これらを設けることにより図７（Ａ）に示す切り欠き部３３が形成される。突出部８６の上端は、規制部７６、７８の下端よりも上方が好ましい。このようにすることで、下記する流動を規制する効果が大きくなる。
このように突出部８６を設けることにより、突出部８６が設けられた部分で、下金型７０の内壁と規制部７６、７８との間隔が狭くなる。この結果、回路基板１２の下方に流動した封止樹脂７４が（図６（Ｂ）参照）、規制部７６、７８と下金型７０の内壁との間隙を経由して、キャビティ７２の上部に移動することが抑制される。このことによっても、回路基板の下方にボイドが発生することが抑制される。
図７（Ｃ）を参照して、更に本形態では、回路基板１２の第３側辺１２Ｃおよび第４側辺１２Ｄの側面に関しては、下部の第２傾斜面２４を、上部の第１傾斜面２２よりも小さく形成している。これにより、下金型７０の内壁側面は上方に向かって幅が広くなる傾斜面であるので、下金型７０の内壁側面と回路基板１２の端部との間隙が小さくなる。従って、回路基板１２の下方に一旦充填された封止樹脂７４が、この間隙を経由して回路基板１２の上方の空間に移動することが抑制される。
１０ 混成集積回路装置
１２ 回路基板
１２Ａ 第１側辺
１２Ｂ 第２側辺
１２Ｃ 第３側辺
１２Ｄ 第４側辺
１４ 絶縁層
１６ 導電パターン
１８ 回路素子
２０ リード
２２ 第１傾斜面
２４ 第２傾斜面
２６ パッド
２７ パッド
２８ 封止樹脂
３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ 凹状領域
３２，３２Ａ，３２Ｂ 窪み領域
３３ 切り欠き部
３４ 基板
３６ 第１溝
３８ 第２溝
４０ 第３溝
４２ 第４溝
４４ 基板領域
４６ 周縁部
５０ リードフレーム
５３ 支持部
５６ ユニット
５８ 突出領域
６２ 連結部
６６ モールド金型
６８ 上金型
７０ 下金型
７１ エアベント
７２ キャビティ
７３ ランナー
７４ 封止樹脂
７５ 空間
７６ 規制部
７７ 空間
７８ 規制部
８０ 突出部
８２ ゲート
８４ 突出部
８５ 突出部
８６ 突出部

Claims (12)

  1. 導電パターンおよび回路素子が上面に組み込まれた回路基板と、
    前記回路基板の上面、側面および下面を被覆し、一方向で対向する第１側辺および第２側辺と、他方向で対向する第３側辺および第４側辺とを有すると共に、互いに対向する第１主面および第２主面を有する封止樹脂と、
    前記回路基板に固着され、前記封止樹脂の前記第１側辺および前記第２側辺に沿って配置され、一端が前記封止樹脂から外部に導出するリードと、
    前記封止樹脂を厚み方向に窪ませて形成され、少なくとも一部が前記封止樹脂の前記第３側辺と前記回路基板との間に配置された凹状領域と、を備え、
    前記凹状領域は、前記封止樹脂の前記第３側辺から離間すると共に、前記封止樹脂の前記第４側辺からも離間し、
    前記凹状領域は、前記封止樹脂の前記第１主面から、前記封止樹脂の厚み方向に延在し、
    前記凹状領域は、前記封止樹脂から形成される底面を有し、
    前記凹状領域の前記底面は、前記封止樹脂の前記第２主面から離間し、
    前記凹状領域は、回路基板の上方に配置された第１部分と、前記封止樹脂の前記第３側辺と前記回路基板との間に配置された第２部分とを有することを特徴とする回路装置。
  2. 前記回路基板は長手方向で対向する第１側辺および第２側辺と、短手方向で対向する第３側辺および第４側辺と、を有し、
    前記リードは、前記第１側辺および前記第２側辺に沿って設けられ、
    前記凹状領域は、前記第３側辺および前記第４側辺の側方に設けられることを特徴とする請求項１に記載の回路装置。
  3. 前記凹状領域の回路基板側の側面は、段差形状を有することを特徴とする請求項１または請求項２に記載の回路装置。
  4. 前記回路基板の前記第３側辺および前記第４側辺の側方で、前記封止樹脂を平面視で内側に窪ませた窪み領域を設け、
    前記凹状領域は、前記窪み領域を挟む位置に設けられることを特徴とする請求項２または請求項３に記載の回路装置。
  5. 前記封止樹脂の角部に切り欠き部を設けることを特徴とする請求項１から請求項４のいずれかに記載の回路装置。
  6. 導電パターンおよび回路素子が上面に組み込まれた回路基板を用意する工程と、
    上金型および下金型から成るモールド金型を用意し、前記回路基板の上面が前記上金型の内壁に面するように、前記回路基板を前記モールド金型のキャビティに収納する工程と、
    ゲートから前記キャビティに封止樹脂を注入することで、前記回路基板の上面、側面および下面を前記封止樹脂により被覆する工程と、を備え、
    前記回路基板と前記ゲートとの間の領域の前記上金型の内壁を下方に突出させた規制部を設け、前記規制部に沿って、前記封止樹脂を前記回路基板の下面と前記下金型の内壁との間隙に流動させ、
    前記規制部の下端は、前記回路基板の上面よりも下方に配置されることを特徴とする回路装置の製造方法。
  7. 前記規制部の一部は、前記回路基板の上方に配置されることを特徴とする請求項６に記載の回路装置の製造方法。
  8. 前記ゲートに面する前記回路基板の側面は、上面から連続して外側に向かって傾斜する第１傾斜面と、下面から連続して外側に向かって傾斜すると共に、前記第１傾斜面よりも面積が大きい第２傾斜面と備え、
    前記封止樹脂を注入する工程では、前記回路基板の前記第２傾斜面に沿って前記封止樹脂を流動させることを特徴とする請求項６または請求項７に記載の回路装置の製造方法。
  9. 前記下金型を内側に突出させることで、前記上金型の前記規制部と前記下金型の内壁との間隙を小さくすることを特徴とする請求項６から請求項８の何れかに記載の回路装置の製造方法。
  10. 前記回路基板は、リードフレームに連結された状態で前記モールド金型に配置され、
    前記リードフレームの主面は、前記キャビティに供給される前記封止樹脂が流通するランナーの一部を形成することを特徴とする請求項６から請求項９の何れかに記載の回路装置の製造方法。
  11. 前記回路基板は、一方向に対向する第１側面および第２側面と、他方向に対向する第３側面および第４側面を有し、
    前記第１側面および前記第２側面に沿って外部に導出する複数個のリードが固着され、
    前記第３側面または前記第４側面が前記キャビティのゲートに接近して配置されることを特徴とする請求項６から請求項１０の何れかに記載の回路装置の製造方法。
  12. 前記下金型には、前記回路基板の側方で前記キャビティの内壁を平面視で内側に突出させた突出部を設け、
    前記リードフレームの一部を前記キャビティの内部に突出させた突出領域を、前記上金型と、前記下金型の前記突出部で挟みこみ、
    前記下金型の前記突出部の内側の端部を、前記リードフレームの前記突出領域よりも内部に配置することを特徴とする請求項６から請求項１１の何れかに記載の回路装置の製造方法。
JP2010287508A 2010-12-24 2010-12-24 回路装置およびその製造方法 Expired - Fee Related JP5796956B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010287508A JP5796956B2 (ja) 2010-12-24 2010-12-24 回路装置およびその製造方法
US13/331,784 US8995139B2 (en) 2010-12-24 2011-12-20 Circuit device and method of manufacturing the same
KR1020110140908A KR101326406B1 (ko) 2010-12-24 2011-12-23 회로 장치 및 그의 제조 방법
CN201110440399.1A CN102548214B (zh) 2010-12-24 2011-12-26 电路装置及其制造方法
US14/661,080 US10332816B2 (en) 2010-12-24 2015-03-18 Circuit device and method of manufacturing the same
US16/406,155 US20190267300A1 (en) 2010-12-24 2019-05-08 Circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010287508A JP5796956B2 (ja) 2010-12-24 2010-12-24 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012134430A JP2012134430A (ja) 2012-07-12
JP5796956B2 true JP5796956B2 (ja) 2015-10-21

Family

ID=46315302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010287508A Expired - Fee Related JP5796956B2 (ja) 2010-12-24 2010-12-24 回路装置およびその製造方法

Country Status (4)

Country Link
US (3) US8995139B2 (ja)
JP (1) JP5796956B2 (ja)
KR (1) KR101326406B1 (ja)
CN (1) CN102548214B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6333693B2 (ja) 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
KR101845376B1 (ko) * 2016-01-13 2018-04-04 시그네틱스 주식회사 칩 몰딩 장치
KR102499518B1 (ko) 2016-09-12 2023-02-14 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
JP2019165064A (ja) * 2018-03-19 2019-09-26 トヨタ自動車株式会社 半導体モジュール
CN112689889B (zh) * 2018-09-21 2025-01-07 日立安斯泰莫株式会社 电子控制装置以及电子控制装置的制造方法
CN110752191B (zh) * 2019-10-29 2022-02-01 维沃移动通信有限公司 器件封装模块、器件封装模块的制备方法及电子设备
JP7142067B2 (ja) * 2020-09-30 2022-09-26 Ｎｉｓｓｈａ株式会社 成形品及び成形品の製造方法
CN114038811A (zh) * 2021-10-26 2022-02-11 广东汇芯半导体有限公司 半导体电路和半导体电路的制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879739A (ja) * 1981-11-05 1983-05-13 Toshiba Corp 半導体外囲器
US5289034A (en) * 1990-01-26 1994-02-22 Sgs-Thomson Microelectronics, Inc. IC package having replaceable backup battery
JPH0677089A (ja) * 1992-05-27 1994-03-18 Nec Corp 電気二重層コンデンサ
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
JP3958864B2 (ja) 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
US6215175B1 (en) * 1998-07-06 2001-04-10 Micron Technology, Inc. Semiconductor package having metal foil die mounting plate
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP3747699B2 (ja) * 1999-08-06 2006-02-22 富士電機デバイステクノロジー株式会社 半導体装置
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
TW585015B (en) * 2001-06-28 2004-04-21 Sanyo Electric Co Hybrid integrated circuit device and method for manufacturing same
JP2004079680A (ja) * 2002-08-13 2004-03-11 Renesas Technology Corp 半導体装置
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
JP2006100752A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR20060092692A (ko) 2005-02-18 2006-08-23 엘지전자 주식회사 반도체 패키지 및 그 제조방법
WO2007026945A1 (ja) * 2005-08-31 2007-03-08 Sanyo Electric Co., Ltd. 回路装置およびその製造方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP5095957B2 (ja) * 2006-05-31 2012-12-12 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
CN101114624A (zh) * 2006-07-27 2008-01-30 矽品精密工业股份有限公司 散热型半导体封装件及其散热结构
US20080099922A1 (en) * 2006-10-30 2008-05-01 Noriaki Sakamoto Circuit device and manufacturing method thereof
JP2008112928A (ja) * 2006-10-31 2008-05-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP5096094B2 (ja) * 2007-09-26 2012-12-12 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
KR101472900B1 (ko) * 2007-12-06 2014-12-15 페어차일드코리아반도체 주식회사 몰디드 리드리스 패키지 및 그 제조방법
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP5180722B2 (ja) * 2008-07-30 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US8084301B2 (en) * 2008-09-11 2011-12-27 Sanyo Electric Co., Ltd. Resin sheet, circuit device and method of manufacturing the same
JP2010192552A (ja) 2009-02-17 2010-09-02 Sony Corp 光学素子パッケージの製造方法

Also Published As

Publication number Publication date
KR101326406B1 (ko) 2013-11-11
CN102548214B (zh) 2015-06-17
JP2012134430A (ja) 2012-07-12
KR20120073133A (ko) 2012-07-04
US10332816B2 (en) 2019-06-25
CN102548214A (zh) 2012-07-04
US20190267300A1 (en) 2019-08-29
US20150327372A1 (en) 2015-11-12
US20120160545A1 (en) 2012-06-28
US8995139B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
JP5796956B2 (ja) 回路装置およびその製造方法
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
JP5096094B2 (ja) 回路装置
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
KR20090046282A (ko) 반도체 패키지 및 그의 제조방법
US9024448B2 (en) Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
JP5457762B2 (ja) 回路装置及びその製造方法
US20050161251A1 (en) Hybrid integrated circuit device and method of manufacturing the same
CN111863742B (zh) 半导体装置
US10535587B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2010109255A (ja) 半導体装置
JP2008187144A (ja) 回路装置およびその製造方法
JP5536975B2 (ja) 回路装置およびその製造方法
JP2010010569A (ja) 回路装置およびその製造方法
CN204558442U (zh) 半导体装置以及半导体装置用外壳
JP2008112928A (ja) 回路装置の製造方法
WO2013061603A1 (ja) 回路装置の製造方法
JP2008034728A (ja) 回路装置およびその製造方法
CN222421959U (zh) 封装结构
JP2013105759A (ja) 回路装置
US8614397B2 (en) Circuit device
JP5108725B2 (ja) 回路装置および回路装置モジュール
WO2013076932A1 (ja) 回路装置の製造方法
JP2013105758A (ja) 回路装置およびその製造方法
KR20140055520A (ko) 리드 프레임 및 이를 이용한 전력 모듈 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150818

R150 Certificate of patent or registration of utility model

Ref document number: 5796956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees