JP5792524B2

JP5792524B2 - 装置

Info

Publication number: JP5792524B2
Application number: JP2011139985A
Authority: JP
Inventors: 宗広上妻; 黒川　義元; 義元黒川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-07-02
Filing date: 2011-06-24
Publication date: 2015-10-14
Anticipated expiration: 2031-06-24
Also published as: US20120001847A1; US8502772B2; JP2012032795A

Description

本発明の一態様は、入出力装置に関する。

近年、情報を出力する機能を有し、且つ光の入射により情報を入力する機能を有する装置（入出力装置ともいう）の技術開発が進められている。

入出力装置としては、行列方向に配置された複数の表示回路及び複数の光検出回路（光センサともいう）を画素部に備え、光センサに入射する光の照度を検出することにより、被読み取り物の位置を検出する機能（位置検出機能ともいう）及び被読み取り物の画像データを生成する機能（読み取り機能）を有する入出力装置が挙げられる（例えば特許文献１）。例えば位置検出機能により、該入出力装置にタッチパネルとしての機能を付加させることができる。また、読み取り機能により、入出力装置にスキャナーとしての機能を付加させることができ、画素部において読み取り機能により生成した画像データに基づく画像を表示させることもできる。

特開２０１０−１０９４６７号公報

従来の入出力装置は、光の検出精度が低いといった問題があった。

例えば、入出力装置には、外光などの入出力装置が置かれる環境下の光が入射する。このため、光データを生成する際に、上記環境下の光がノイズとなるため、光の検出精度が低くなる。例えば、タッチパネルのように、指の反射光が光検出回路に入射することにより、入出力装置に情報が入力される場合、指以外の手の部分の反射光と指の反射光が入出力装置の置かれる環境下の光により同等の情報として識別されてしまうことがある。

また、位置検出機能及び読み取り機能を有する入出力装置において、読み取り機能により、正確に被読み取り物を画像データとして読み取るためには、位置検出機能のみを有する入出力装置に比べて高い光の検出精度が要求される。しかし、正確に被読み取り物を画像データとして読み取る場合において、従来の位置検出機能及び読み取り機能を有する入出力装置における光の検出精度は、不十分である。

本発明の一態様では、光の検出精度を向上させることを課題の一つとする。

本発明の一態様は、表示回路と、光検出回路と、可視光領域の波長を有する光を発する発光ダイオード及び赤外線領域の波長を有する光を発する発光ダイオードを備えるライトユニットと、を具備し、単位期間毎に上記２種類の発光ダイオードを選択的に発光させてライトユニットを点灯状態にし、単位期間毎に光検出回路に入射する光の照度に応じたデータを生成するものである。

さらに、本発明の一態様は、互いに異なる期間に生成した２つの光データの差分データを生成し、且つ生成した光データ又は差分データのうち、可視発光ダイオードの光の情報を含み、赤外発光ダイオードの光の情報を含まないデータを用いて画像データを生成するものである。これにより、差分データ及び画像データの両方を生成する場合においても光の検出精度の向上を図る。

本発明の一態様は、データの入出力が行われる入出力部、及び入力されるデータに応じた処理を行うデータ処理部により構成され、入出力部は、赤外線領域の波長を有する光を発するＶ個（Ｖは自然数）の第１の発光ダイオード及び可視光領域の波長を有する光を発するＷ個（Ｗは自然数）の第２の発光ダイオードを備え、第１の発光ダイオードが発光することにより点灯状態になる第１の領域及び第２の発光ダイオードが発光することにより点灯状態になる第２の領域を有するライトユニットと、ライトユニットに重畳し、表示選択信号が入力され、表示選択信号に従って表示データ信号が入力され、入力される表示データ信号のデータに応じた表示状態になるＸ個（Ｘは自然数）の表示回路と、ライトユニットに重畳し、入射する光の照度に応じたデータをそれぞれ生成するＹ個（Ｙは自然数）の光検出回路と、を含む入出力装置の駆動方法であって、第１の領域を点灯状態にし、第２の領域を点灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じたＹ個の第１のデータを生成することと、第１の領域を点灯状態にし、第２の領域を消灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じたＹ個の第２のデータを生成することと、第１の領域を消灯状態にし、第２の領域を点灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じた第３のデータを生成することと、第１の領域を消灯状態にし、第２の領域を消灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じた第４のデータを生成することと、を含み、データ処理部により、第１のデータ又は第３のデータと、第２のデータ又は第４のデータと、の差分データを生成し、データ処理部により、第１のデータ及び第２のデータの差分データ又は第３のデータから表示データ信号のデータとなる画像データを生成することをさらに含む入出力装置の駆動方法である。

本発明の一態様は、データの入出力が行われる入出力部、及び入力されるデータに応じた処理を行うデータ処理部により構成され、入出力部に設けられ、赤外線領域の波長を有する光を発するＶ個（Ｖは自然数）の第１の発光ダイオードを備え、第１の発光ダイオードが発光することにより点灯状態になる第１のライトユニットと、入出力部に設けられ、可視光領域の波長を有する光を発するＷ個（Ｗは自然数）の第２の発光ダイオードを備え、第２の発光ダイオードが発光することにより点灯状態になる第２のライトユニットと、入出力部に設けられ、ライトユニットに重畳し、表示選択信号が入力され、表示選択信号に従って表示データ信号が入力され、入力される表示データ信号のデータに応じた表示状態になるＸ個（Ｘは自然数）の表示回路と、入出力部に設けられ、ライトユニットに重畳し、入射する光の照度に応じたデータをそれぞれ生成するＹ個（Ｙは自然数）の光検出回路と、を具備する入出力装置の駆動方法であって、第１のライトユニットを点灯状態にし、第２のライトユニットを点灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じたＹ個の第１のデータを生成することと、第１のライトユニットを点灯状態にし、第２のライトユニットを消灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じたＹ個の第２のデータを生成することと、第１のライトユニットを消灯状態にし、第２のライトユニットを点灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じた第３のデータを生成することと、第１のライトユニットを消灯状態にし、第２のライトユニットを消灯状態にして、Ｙ個の光検出回路に入射する光の照度に応じた第４のデータを生成することと、を含み、データ処理部により、第１のデータ又は第３のデータと、第２のデータ又は第４のデータと、の差分データを生成し、データ処理部により、第１のデータ及び第２のデータの差分データ又は第３のデータから表示データ信号のデータとなる画像データを生成することをさらに含む入出力装置の駆動方法である。

本発明の一態様により、光の検出精度を向上させることができる。

実施の形態１に示す入出力装置を説明するための図。実施の形態１に示す入出力装置の機能例を説明するための模式図。実施の形態２における入出力装置を説明するための図。実施の形態３における記憶部及び差分データ生成部の構成例を示す図。実施の形態４における光検出回路の例を説明するための図。実施の形態５における表示回路の例を説明するための図。実施の形態６におけるトランジスタの例を説明するための断面模式図。図７（Ａ）に示すトランジスタの作製方法例を説明するための断面模式図。特性評価回路を説明するための図。ＳＭＰ４、ＳＭＰ５、及びＳＭＰ６における測定に係る経過時間ｔｉｍｅと、出力電圧Ｖｏｕｔ及び該測定によって算出されたリーク電流との関係を示す図。測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。評価用トランジスタの例を説明するための図。Ｖｔｈの定義を説明するための図。光負バイアス試験結果を示す図。実施の形態７の入出力装置におけるアクティブマトリクス基板の構造例を示す図。実施の形態７の入出力装置におけるアクティブマトリクス基板の構造例を示す図。実施の形態７における入出力装置の構造例を示す図。実施の形態７における入出力装置の構造例を示す図。実施の形態８における電子機器の構成例を示す模式図。

本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。

なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに置き換えることができる。

なお、第１、第２などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。

（実施の形態１）
本実施の形態では、情報の出力が可能であり、且つ入射する光により情報の入力が可能な入出力装置（入出力システムともいう）の例について説明する。

本実施の形態における入出力装置の例について、図１を用いて説明する。図１は、本実施の形態における入出力装置の例を説明するための図である。

まず、本実施の形態における入出力装置の構成例について、図１（Ａ）を用いて説明する。図１（Ａ）は、本実施の形態における入出力装置の構成例を示す模式図である。

図１（Ａ）に示す入出力装置は、入出力部（Ｉ／Ｏともいう）１０１及びデータ処理部（ＤａｔａＰともいう）１０２により構成される。

入出力部１０１では、データの入出力が行われる。

データ処理部１０２は、入力されるデータに応じた処理を行う機能を有する。また、データ処理部１０２は、必要に応じて、入力されるデータに応じて選択されたプログラムを実行する機能を有する。例えばデータ処理部１０２は、入出力部１０１から入力されるデータにより、差分データの生成、被読み取り物の座標の検出、又は画像データの生成などを行う。

さらに、入出力部１０１及びデータ処理部１０２について以下に説明する。

入出力部１０１は、表示選択信号出力回路（ＤＳＥＬＯＵＴともいう）１１１と、表示データ信号出力回路（ＤＤＯＵＴともいう）１１２と、光検出リセット信号出力回路（ＰＲＳＴＯＵＴともいう）１１３ａと、出力選択信号出力回路（ＯＳＥＬＯＵＴともいう）１１３ｂと、ライトユニット（ＬＩＧＨＴともいう）１１４と、Ｘ個（Ｘは自然数）の表示回路（ＤＩＳＰともいう）１１５ｄと、Ｙ個（Ｙは自然数）の光検出回路（ＰＳともいう）１１５ｐと、読み出し回路（ＲＥＡＤともいう）１１６と、を含む。

表示選択信号出力回路１１１及び表示データ信号出力回路１１２は、表示回路駆動部１０１ａに設けられる。表示回路駆動部１０１ａは、表示回路１１５ｄの駆動を制御する。

また、光検出リセット信号出力回路１１３ａ、出力選択信号出力回路１１３ｂ、及び読み出し回路１１６は、光検出回路駆動部１０１ｂに設けられる。光検出回路駆動部１０１ｂは、光検出回路１１５ｐの駆動を制御する。

また、表示回路１１５ｄ及び光検出回路１１５ｐは、画素部１０１ｃに設けられる。画素部１０１ｃは、画像を表示する。また、画素部１０１ｃには、データとなる光が入射する。なお、１個以上の表示回路１１５ｄにより画素が構成される。また、画素に１個以上の光検出回路１１５ｐが含まれてもよい。また、表示回路１１５ｄの数が複数である場合、画素部１０１ｃにおいて、行列方向に表示回路１１５ｄを配置してもよい。また、光検出回路１１５ｐの数が複数である場合、画素部１０１ｃにおいて、行列方向に光検出回路１１５ｐを配置してもよい。

表示選択信号出力回路１１１は、パルス（ｐｌｓともいう）信号である複数の表示選択信号（信号ＤＳＥＬともいう）を出力する機能を有する。

表示選択信号出力回路１１１は、例えばシフトレジスタを備える。表示選択信号出力回路１１１は、シフトレジスタからパルス信号を出力させることにより、表示選択信号を出力することができる。

表示データ信号出力回路１１２には、画像信号が入力される。表示データ信号出力回路１１２は、入力された画像信号を元に電圧信号である表示データ信号（信号ＤＤともいう）を生成し、生成した表示データ信号を出力する機能を有する。

表示データ信号出力回路１１２は、例えばトランジスタを備える。

なお、入出力装置において、トランジスタは、２つの端子と、印加される電圧により該２つの端子の間に流れる電流を制御する電流制御端子と、を有する。なお、トランジスタに限らず、互いの間に流れる電流が制御される端子を電流端子ともいい、２つの電流端子のそれぞれを第１の電流端子及び第２の電流端子ともいう。

また、入出力装置において、トランジスタとしては、例えば電界効果トランジスタを用いることができる。電界効果トランジスタの場合、第１の電流端子は、ソース及びドレインの一方であり、第２の電流端子は、ソース及びドレインの他方であり、電流制御端子は、ゲートである。

また、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。

表示データ信号出力回路１１２は、上記トランジスタがオン状態のときに画像信号のデータを表示データ信号として出力することができる。上記トランジスタは、電流制御端子にパルス信号である制御信号を入力することにより制御することができる。なお、表示回路１１５ｄの数が複数である場合には、複数のトランジスタを選択的にオン状態又はオフ状態にすることにより、画像信号のデータを複数の表示データ信号として出力してもよい。

光検出リセット信号出力回路１１３ａは、パルス信号である光検出リセット信号（信号ＰＲＳＴともいう）を出力する機能を有する。

光検出リセット信号出力回路１１３ａは、例えばシフトレジスタを備える。光検出リセット信号出力回路１１３ａは、シフトレジスタからパルス信号を出力させることにより、光検出リセット信号を出力することができる。

出力選択信号出力回路１１３ｂは、パルス信号である出力選択信号（信号ＯＳＥＬともいう）を出力する機能を有する。

出力選択信号出力回路１１３ｂは、例えばシフトレジスタを備える。出力選択信号出力回路１１３ｂは、シフトレジスタからパルス信号を出力させることにより、出力選択信号を出力することができる。

ライトユニット１１４は、光源を備えた発光ユニットである。

ライトユニット１１４は、光源としてＶ個（Ｖは自然数）の発光ダイオード１４１及びＷ個（Ｗは自然数）発光ダイオード１４２を備える。

発光ダイオード１４１は、可視光領域（例えば光の波長が３６０ｎｍ乃至８３０ｎｍである領域）の波長を有する光を発する発光ダイオードである。発光ダイオード１４１としては、例えば白色発光ダイオードを用いることができる。なお、それぞれの色の発光ダイオードの数は、複数でもよい。また、発光ダイオード１４１としては、例えば赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを用いてもよい。赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを用いることにより、例えば表示選択信号に従って設定される各期間において、赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを順次切り替えて発光させることにより、フルカラーの画像を表示することができ、且つフルカラーでの被読み取り物の読み取りを行うことができる。なお、可視光領域の波長を有する光を発する発光ダイオードを、可視発光ダイオード又はＬＥＤ（Ｖｉ）ともいう。

発光ダイオード１４２は、赤外線領域（例えば光の波長が可視光領域より大きく１０００ｎｍ以下である領域）の波長を有する光を発する発光ダイオードである。なお、赤外線領域の波長を有する光を発する発光ダイオードを、赤外発光ダイオード又はＬＥＤ（ＩＲ）ともいう。

また、ライトユニット１１４は、発光ダイオード１４１が発光することにより点灯状態になる領域Ａ（Ｖｉ）及び発光ダイオード１４２が発光することにより点灯状態になる領域Ｂ（ＩＲ）を備える。

なお、例えば発光ダイオード１４１及び発光ダイオード１４２の発光を制御する制御回路を設け、パルス信号であり、該制御回路に入力される制御信号に従って、発光ダイオード１４１及び発光ダイオード１４２を制御することもできる。また、発光ダイオード１４１及び発光ダイオード１４２のそれぞれが複数である場合に、複数の発光ダイオード１４１毎又は複数の発光ダイオード１４２毎に発光を制御してもよい。なお、発光ダイオード１４１の発光状態を制御する制御信号（制御信号ＶｉＣＴＬともいう）のパルス周波数及び発光ダイオード１４２の発光状態を制御する制御信号（制御信号ＩＲＣＴＬ）のパルス周波数は、適宜設定され、例えば制御信号ＩＲＣＴＬの周波数は、制御信号ＶｉＣＴＬの周波数より大きくてもよい。

表示回路１１５ｄは、ライトユニット１１４に重畳する。また、表示回路１１５ｄには、パルス信号である表示選択信号が入力され、且つ入力された表示選択信号に従って表示データ信号が入力される。表示回路１１５ｄは、入力された表示データ信号のデータに応じた表示状態になる機能を有する。

表示回路１１５ｄは、例えば表示選択トランジスタ及び表示素子を備える。

表示選択トランジスタは、表示素子に表示データ信号のデータを入力させるか否かを選択する機能を有する。

表示素子は、表示選択トランジスタに従って表示データ信号のデータが入力されることにより、表示データ信号のデータに応じた表示状態になる機能を有する。

表示素子としては、例えば液晶素子などを用いることができる。

また、液晶素子を備える入出力装置の表示方式としては、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）モード、ＳＴＮ（ＳｕｐｅｒＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−ＤｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（ＡｄｖａｎｃｅｄＳｕｐｅｒＶｉｅｗ）モード、又はＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モードなどを用いてもよい。

光検出回路１１５ｐは、ライトユニット１１４に重畳する。光検出回路１１５ｐには、光検出リセット信号及び出力選択信号が入力される。また、赤色用、緑色用、及び青色用の光検出回路１１５ｐを設けることもできる。例えば、赤色、緑色、及び青色のカラーフィルタを介してそれぞれの色用の光検出回路１１５ｐにより光データを生成し、生成した複数の光データを合成して画像データを生成することにより、フルカラーの画像データを生成することもできる。

光検出回路１１５ｐは、光検出リセット信号に従ってリセット状態になる機能を有する。

また、光検出回路１１５ｐは、光検出制御信号に従って、入射する光の照度に応じた電圧であるデータ（光データ又はＰＤＡＴＡともいう）を生成する機能を有する。

また、光検出回路１１５ｐは、出力選択信号に従って、生成した光データを光データ信号として出力する機能を有する。

光検出回路１１５ｐは、例えば、光電変換素子（ＰＣＥともいう）、増幅トランジスタ、及び出力選択トランジスタを備える。

光電変換素子は、光が入射することにより、入射した光の照度に応じて電流（光電流ともいう）が流れる機能を有する。

出力選択トランジスタの電流制御端子には、出力選択信号が入力される。出力選択トランジスタは、光データ信号として光データを光検出回路１１５ｐから出力するか否かを選択する機能を有する。

なお、光検出回路１１５ｐは、増幅トランジスタの第１の電流端子又は第２の電流端子から、光データを光データ信号として出力する。

読み出し回路１１６は、光データを読み出す光検出回路１１５ｐを選択し、選択した光検出回路１１５ｐから光データを読み出す機能を有する。

読み出し回路１１６は、例えば選択回路を用いて構成される。例えば、選択回路は、トランジスタを備える。選択回路は、例えば上記トランジスタに従って光検出回路１１５ｐから光データ信号が入力されることにより光データを読み出すことができる。

また、データ処理部１０２は、記憶部（ＭＥＭＯＲＹともいう）１２１と、差分データ生成部（ＤＩＦＧともいう）１２２と、座標検出部（ＣＯＯＤともいう）１２３と、プログラム実行部（ＰＧＲＭともいう）１２４と、表示データ生成部（ＤＤＧともいう）１２５と、を含む。

記憶部１２１は、入出力部１０１から入力される光データ信号のデータを順次記憶する機能を有する。

記憶部１２１は、例えば複数の単位記憶回路と、データを記憶させる単位記憶回路の選択及びデータを読み出す単位記憶回路を選択するメモリ制御回路と、を備える。

差分データ生成部１２２には、入出力部１０１から光データ信号が入力される。差分データ生成部１２２は、光データ信号のデータに応じて記憶部１２１からデータを選択的に読み出し、光データ信号のデータと、記憶部１２１から読み出した光データとの差分データを生成する機能を有する。

差分データ生成部１２２は、例えば記憶部１２１から読み出したデータを選択的に出力するメモリデータ出力選択回路と、記憶部１２１に入力される光データ信号と同じ光データ信号が入力され、入力される光データ信号のデータと、メモリデータ出力選択回路から入力された光データとの差分データを生成する差分演算回路と、を含む。

座標検出部１２３は、画素部に被読み取り物が重畳する場合に、入力されたデータから画素部１０１ｃにおける被読み取り物の座標を検出する機能を有する。

座標検出部１２３としては、例えばソフトウェアが用いられる。

プログラム実行部１２４は、入力されたデータに応じてプログラムを実行する機能を有する。

プログラム実行部１２４としては、例えばソフトウェアが用いられる。

表示データ生成部１２５は、入力されるデータに応じて入出力部１０１における表示回路１１５ｄにより表示するための表示データ信号のデータとなる画像データを生成する機能を有する。

表示データ生成部１２５としては、例えばソフトウェアが用いられる。

次に、本実施の形態における入出力装置の駆動方法例として、図１（Ａ）に示す入出力装置の駆動方法例について、図１（Ｂ）を用いて説明する。図１（Ｂ）は、図１（Ａ）に示す入出力装置の駆動方法例を説明するための模式図である。なお、図１（Ｂ）において、データは、楕円で表される。

まず、ステップＳ１１＿１として、光データ生成処理を行う。

光データ生成処理では、期間毎に、ライトユニット１１４における領域Ａ（Ｖｉ）及び領域Ｂ（ＩＲ）を選択的に点灯させ、期間毎に、Ｙ個の光検出回路１１５ｐのそれぞれに入射する光の照度に応じたＹ個の光データを生成する。なお、光データを生成する前に、光検出リセット信号に従ってＹ個の光検出回路１１５ｐをリセット状態にする。

具体的には、図１（Ｂ）に示すように、ライトユニット１１４において、領域Ａ（Ｖｉ）を点灯状態（Ｌ_ＯＮともいう）にし、領域Ｂ（ＩＲ）を点灯状態にして光データＤ１を生成する。

また、ライトユニット１１４において、領域Ａ（Ｖｉ）を消灯状態（Ｌ_ＯＦＦともいう）にし、領域Ｂ（ＩＲ）を点灯状態にして光データＤ２を生成する。

また、ライトユニット１１４において、領域Ａ（Ｖｉ）を点灯状態にし、領域Ｂ（ＩＲ）を消灯状態にして光データＤ３を生成する。

また、ライトユニット１１４において、領域Ａ（Ｖｉ）を消灯状態にし、領域Ｂ（ＩＲ）を消灯状態にして光データＤ４を生成する。

なお、光データＤ１乃至光データＤ４を生成する順番は、特に限定されない。

さらに、出力選択信号に従って、Ｙ個の光検出回路１１５ｐは、期間毎に生成した光データ（光データＤ１乃至光データＤ４）を光データ信号として順次出力する。さらに、読み出し回路１１６により光検出回路１１５ｐから出力された光データを順次読み出して出力することにより、光データ信号をデータ処理部１０２に出力する。

さらに、入出力部１０１から順次入力される光データ信号のデータ（光データ）を、単位記憶回路のいずれか一つに順次記憶する。このとき、光データ信号のデータの種類（光データＤ１乃至光データＤ４）毎に、記憶する単位記憶回路が選択される。なお、例えばライトユニット１１４における発光ダイオード１４１及び発光ダイオード１４２の発光状態を制御する制御信号を用いて単位記憶回路を選択することができる。また、記憶部１２１は、単位記憶回路に記憶されたデータを、選択的に差分データ生成部１２２に出力する。

次に、ステップＳ１２として差分データ生成処理を行う。

差分データ生成処理では、記憶部１２１から差分データ生成部１２２に入力された光データと、順次入力される光データ信号のデータ（光データ）との差分データを生成する。

なお、差分データとしては、例えば光データＤ１と光データＤ２との差分データ（差分データＤ１Ｄ２ともいう）、光データＤ１と光データＤ３との差分データ（差分データＤ１Ｄ３ともいう）、光データＤ１と光データＤ４との差分データ（差分データＤ１Ｄ４ともいう）、光データＤ２と光データＤ３との差分データ（差分データＤ２Ｄ３ともいう）、光データＤ２と光データＤ４との差分データ（差分データＤ２Ｄ４ともいう）、及び光データＤ３と光データＤ４との差分データ（差分データＤ３Ｄ４ともいう）を生成することができる。

なお、上記６つの差分データを必ずしも全て生成しなくてもよく、必要に応じて１つ以上の差分データを適宜生成すればよい。例えば、記憶部１２１又は差分データ生成部１２２により、記憶部１２１における複数の単位記憶回路のいずれか一つ又は複数から選択的に光データを読み出すことにより、生成する差分データの種類を選択することができる。

さらに、ステップＳ１３＿１として、座標検出処理を行う。

座標検出処理では、画素部１０１ｃに被読み取り物が重畳する場合に、座標検出部１２３により、差分データから生成した画像データから、画素部１０１ｃにおける被読み取り物の座標を検出する。

検出された座標は、座標データとして、例えばプログラム実行部１２４において実行するプログラムの選択などに用いられる。

また、ステップＳ１３＿２として、画像データ生成処理を行う。

画像データ生成処理では、表示データ生成部１２５により、上記処理により得られたデータのうち、少なくとも光データＤ３から画像データを生成する。なお、図１（Ｂ）に示すように、差分データ生成処理により、差分データＤ１Ｄ２を生成した場合、表示データ生成部１２５により、差分データＤ１Ｄ２から画像データを生成することもできる。差分データＤ１Ｄ２から画像データを生成することにより、画像データ中から入出力装置の置かれる環境下の光の情報を除去することができる。

表示データ生成部１２５により生成された画像データは、表示データ信号として用いられる。

表示データ生成部１２５により生成された画像データを含む表示データ信号は、表示選択信号に従って表示回路１１５ｄに入力される。このとき、表示回路１１５ｄは、表示データ信号のデータに応じた表示状態になる。以上が図１（Ａ）に示す入出力装置の駆動方法例である。

さらに、本実施の形態における入出力装置の機能例について、図２を用いて説明する。図２は、本実施の形態における入出力装置の機能例を説明するための模式図である。

例えば、図２に示すように、画素部１６１の上に被読み取り物１６２ａを置くとする。さらに、画素部１６１に読み取りを開始するためのボタン画像１６３を表示させておき、ボタン画像１６３の上に被読み取り物１６２ｂが重畳させる。すると、入出力装置は、被読み取り物１６２ａの反射光の照度に応じた光データを生成し、且つ被読み取り物１６２ｂの反射光の照度に応じた光データを生成する。さらに、入出力装置は、期間毎に生成した被読み取り物１６２ｂの反射光の照度に応じた２つの光データの差分データを生成し、差分データから被読み取り物１６２ｂの座標を検出し、得られた座標データに応じたプログラムを実行する。このとき、入出力装置は、期間毎に生成された被読み取り物１６２ａの反射光の照度に応じた光データのうち、光データＤ３から画像データを生成し、生成した画像データを含む表示データ信号に応じた読み取り画像１６４が画素部１６１に表示される。

なお、光データＤ３の代わりに差分データＤ１Ｄ２から画像データを生成してもよい。なお、上記機能例は、例えば読み取りモードとして、画素部１６１における特定の座標に被読み取り物１６２ｂを重畳させたときにのみ切り替わる機能であってもよい。

図１及び図２を用いて説明したように、本実施の形態における入出力装置の一例は、入出力部において、表示回路、光検出回路、並びに可視光領域の波長を有する光を発する発光ダイオード及び赤外線領域の波長を有する光を発する発光ダイオードを備えたライトユニットを含む構成である。

さらに、本実施の形態における入出力装置の一例は、ライトユニットにおける可視発光ダイオード及び赤外発光ダイオードを選択的に発光させてライトユニットの点灯状態を期間毎に異ならせ、光検出回路により、期間毎に異なる種類の光データを生成し、該異なる種類である２つの光データの差分データを生成する構成である。

上記構成にすることにより、入出力装置の置かれる環境下の光の影響を抑制することができる。

さらに、本実施の形態における入出力装置の一例は、ライトユニットにおける赤外発光ダイオードが発する光の情報を含まず、可視発光ダイオードが発する光の情報を含む光データから画像データを生成する構成である。上記構成にすることにより、例えば差分データを用いて被読み取り物の座標検出などを行う場合であっても、生成する画像データにおいて、赤外光により生じるノイズを低減することができる。

よって、光データを用いて被読み取り物の座標検出を行う場合及び光データから画像データを生成する場合において、光の検出精度を向上させることができる。

（実施の形態２）
本実施の形態では、情報の出力が可能であり、且つ入射する光により情報の入力が可能な入出力装置の例について説明する。なお、上記実施の形態１と同じ部分については、上記実施の形態１の説明を適宜援用し、本実施の形態での説明を適宜省略する。

本実施の形態における入出力装置の例について、図３を用いて説明する。図３は、本実施の形態における入出力装置の例を説明するための図である。

まず、本実施の形態における入出力装置の構成例について、図３（Ａ）を用いて説明する。図３（Ａ）は、本実施の形態における入出力装置の構成例を示す模式図である。

図３（Ａ）に示す入出力装置は、入出力部（Ｉ／Ｏともいう）１０１及びデータ処理部（ＤａｔａＰともいう）１０２により構成される。なお、データ処理部１０２は、図１（Ａ）に示す入出力装置と同じであるため、図１（Ａ）に示す入出力装置における各要素の説明を適宜援用する。

さらに、入出力部１０１について以下に説明する。

入出力部１０１は、表示選択信号出力回路１１１と、表示データ信号出力回路１１２と、光検出リセット信号出力回路１１３ａと、出力選択信号出力回路１１３ｂと、ライトユニット１１４ａと、ライトユニット１１４ｂと、Ｘ個の表示回路１１５ｄと、Ｙ個の光検出回路１１５ｐと、読み出し回路１１６と、を含む。

表示選択信号出力回路１１１、表示データ信号出力回路１１２、光検出リセット信号出力回路１１３ａ、出力選択信号出力回路１１３ｂ、Ｘ個の表示回路１１５ｄ、Ｙ個の光検出回路１１５ｐ、及び読み出し回路１１６は、図１（Ａ）に示す入出力装置と同じであるため、図１（Ａ）に示す入出力装置における各構成要素の説明を適宜援用する。

ライトユニット１１４ａ及びライトユニット１１４ｂは、光源を備えた発光ユニットである。

ライトユニット１１４ａは、光源としてＶ個の発光ダイオード１４１を備える。なお、発光ダイオード１４１は、図１（Ａ）に示す発光ダイオード１４１と同じであるため、図１（Ａ）に示す発光ダイオード１４１の説明を適宜援用する。

ライトユニット１１４ｂは、光源としてＷ個の発光ダイオード１４２及び該発光ダイオード１４２の光が入射する導光板を備える。

発光ダイオード１４２は、赤外線領域の波長を有する光を発する発光ダイオードである。なお、発光ダイオード１４２は、図１（Ａ）に示す発光ダイオード１４２と同じであるため、図１（Ａ）に示す発光ダイオード１４２の説明を適宜援用する。

なお、例えば発光ダイオード１４１の発光を制御する制御回路をライトユニット１１４ａに設け、該制御回路に入力される制御信号に従って、発光ダイオード１４１の発光を制御することもできる。また、例えば発光ダイオード１４２の発光を制御する制御回路をライトユニット１１４ｂに設け、該制御回路に入力される制御信号に従って、発光ダイオード１４２の発光を制御することもできる。また、発光ダイオード１４１及び発光ダイオード１４２のそれぞれが複数である場合に、複数の発光ダイオード１４１毎又は複数の発光ダイオード１４２毎に発光を制御してもよい。

ライトユニット１１４ｂは、導光板に発光ダイオード１４２の光を入射する。さらに、被読み取り物が導光板に接したとき、発光ダイオード１４２の光は、被読み取り物と導光板との接触部から光検出回路１１５ｐに入射する。

次に、本実施の形態における入出力装置の駆動方法例として、図３（Ａ）に示す入出力装置の駆動方法例について、図３（Ｂ）を用いて説明する。図３（Ｂ）は、図３（Ａ）に示す入出力装置の駆動方法例を説明するための図である。なお、図３（Ｂ）において、データは、楕円で表される。

まず、ステップＳ１１＿２として、光データ生成処理を行う。

光データ生成処理では、期間毎に、ライトユニット１１４ａ及びライトユニット１１４ｂを選択的に点灯させ、期間毎に、Ｙ個の光検出回路１１５ｐのそれぞれに入射する光の照度に応じたＹ個の光データを生成する。なお、光データを生成する前に、光検出リセット信号に従ってＹ個の光検出回路１１５ｐをリセット状態にする。

具体的には、図３（Ｂ）に示すように、ライトユニット１１４ａを点灯状態にし、ライトユニット１１４ｂを点灯状態にして光データＤ１を生成する。

また、ライトユニット１１４ａを消灯状態にし、ライトユニット１１４ｂを点灯状態にして光データＤ２を生成する。

また、ライトユニット１１４ａを点灯状態にし、ライトユニット１１４ｂを消灯状態にして光データＤ３を生成する。

また、ライトユニット１１４ａを消灯状態にし、ライトユニット１１４ｂを消灯状態にして光データＤ４を生成する。

さらに、出力選択信号に従ってＹ個の光検出回路１１５ｐは、期間毎に生成した光データ（光データＤ１乃至光データＤ４）を光データ信号として順次出力する。さらに、読み出し回路１１６により光検出回路１１５ｐから出力された光データを順次読み出して出力することにより、光データ信号をデータ処理部１０２に出力する。

さらに、入出力部１０１から順次入力される光データ信号のデータ（光データ）を、単位記憶回路のいずれか一つに順次記憶する。このとき、光データ信号のデータの種類（光データＤ１乃至光データＤ４）毎に、記憶する単位記憶回路が選択される。なお、例えばライトユニット１１４ａにおける発光ダイオード１４１及びライトユニット１１４ｂにおける発光ダイオード１４２の発光状態を制御する制御信号を用いて単位記憶回路を選択することができる。また、記憶部１２１は、単位記憶回路に記憶されたデータを、選択的に差分データ生成部１２２に出力する。

次に、ステップＳ１２として差分データ生成処理を行い、ステップＳ１３＿１として座標検出処理を行い、ステップＳ１３＿２として画像データ生成処理を行う。なお、差分データ生成処理、座標検出処理、及び画像データ生成処理は、図１（Ｂ）を用いて説明した入出力装置の駆動方法例と同じであるため、図１（Ｂ）を用いて説明した入出力装置の駆動方法例の説明を適宜援用する。

図３を用いて説明したように、本実施の形態における入出力装置の一例は、入出力部において、表示回路、光検出回路、並びに可視光領域の波長を有する光を発する発光ダイオードを備えた第１のライトユニット及び赤外線領域の波長を有する光を発する発光ダイオード及び赤外線領域の波長を有する光を発する発光ダイオードの光が入射する導光板を備えた第２のライトユニットを含む構成である。上記構成にすることにより、第２のライトユニットにおける導光板に被読み取り物が接した場合にのみ被読み取り物からの反射光を光検出回路に入射することができるため、光の検出精度を向上させることができ、また、光データを生成する際に、入出力装置の置かれる環境下の光又は可視光領域の波長を有する光を発する発光ダイオードの光による影響を抑制することができる。

さらに、本実施の形態における入出力装置の一例は、第１のライトユニット及び第２のライトユニットを選択的に発光させて第１のライトユニット及び第２のライトユニットの点灯状態を期間毎に異ならせ、光検出回路により、期間毎に異なる種類の光データを生成し、該異なる種類である２つの光データの差分データを生成する構成である。上記構成にすることにより、入出力装置の置かれる環境下の光の影響を抑制することができる。

さらに、本実施の形態における入出力装置の一例は、第２のライトユニットにおける赤外発光ダイオードが発する光の情報を含まず、第１のライトユニットにおける可視発光ダイオードが発する光の情報を含む光データから画像データを生成する構成である。上記構成にすることにより、例えば差分データを用いて被読み取り物の座標検出などを行う場合であっても、生成する画像データにおいて、赤外光により生じるノイズを低減することができる。

（実施の形態３）
本実施の形態では、上記実施の形態の入出力装置における記憶部及び差分データ生成部の構成例について説明する。

本実施の形態における記憶部及び差分データ生成部の構成例について、図４を用いて説明する。図４は、本実施の形態における記憶部及び差分データ生成部の構成例を説明するための図である。

まず、本実施の形態における記憶部及び差分データ生成部の構成例について、図４（Ａ）を用いて説明する。図４（Ａ）は、本実施の形態における記憶部及び差分データ生成部の構成例を示す回路図である。

図４（Ａ）において、記憶部は、メモリ制御回路（ＭＣＴＬともいう）２１１と、単位記憶回路（ＭＥＭともいう）２１２ａ乃至単位記憶回路２１２ｄと、を含む。

また、図４（Ａ）において、差分データ生成部は、メモリデータ出力選択回路（ＭＤＳＥＬともいう）２２１と、差分演算回路（ＤＩＦＦともいう）２２２と、を含む。

まず、記憶部の各構成要素について、以下に説明する。

メモリ制御回路２１１には、データ制御信号（信号ＤＥともいう）、制御信号ＶｉＣＴＬ、及び制御信号ＩＲＣＴＬが入力される。データ制御信号は、図１（Ａ）に示す表示回路１１５ｄへの表示データ信号のデータの入力を制御する信号である。メモリ制御回路２１１は、単位記憶回路２１２ａ乃至単位記憶回路２１２ｄのそれぞれに、アドレス信号（信号ＡＤＲＳともいう）、複数の書き込み制御信号（書き込み制御信号ＷＥ１（信号ＷＥ１ともいう）乃至書き込み制御信号ＷＥ４（信号ＷＥ４ともいう）ともいう）、及び複数の読み出し制御信号（読み出し制御信号ＲＥ１（信号ＲＥ１ともいう）乃至読み出し制御信号ＲＥ４（信号ＲＥ４ともいう）ともいう）を出力する。

単位記憶回路２１２ａには、光データ信号（信号ＳＰＤＴＡともいう）、信号ＷＥ１、信号ＲＥ１、及び信号ＡＤＲＳが入力される。また、単位記憶回路２１２ａは、信号ＷＥ１、信号ＲＥ１、及び信号ＡＤＲＳに従って、光データ信号のデータのうち、光データＤ１を書き込み、記憶された光データＤ１を読み出して出力する。

単位記憶回路２１２ｂには、信号ＳＰＤＴＡ、信号ＷＥ２、信号ＲＥ２、及び信号ＡＤＲＳが入力される。また、単位記憶回路２１２ｂは、信号ＷＥ２、信号ＲＥ２、及び信号ＡＤＲＳに従って、光データ信号のデータのうち、光データＤ２を書き込み、記憶された光データＤ２を読み出して出力する。

単位記憶回路２１２ｃには、信号ＳＰＤＴＡ、信号ＷＥ３、信号ＲＥ３、及び信号ＡＤＲＳが入力される。また、単位記憶回路２１２ｃは、信号ＷＥ３、信号ＲＥ３、及び信号ＡＤＲＳに従って、光データ信号のデータのうち、光データＤ３を書き込み、記憶された光データＤ３を読み出して出力する。なお、読み出された光データＤ３を、そのまま上記実施の形態に示す表示データ生成部に出力することにより、画像データ生成処理に用いることができる。

単位記憶回路２１２ｄには、信号ＳＰＤＴＡ、信号ＷＥ４、信号ＲＥ４、及び信号ＡＤＲＳが入力される。また、単位記憶回路２１２ｄは、信号ＷＥ４、信号ＲＥ４、及び信号ＡＤＲＳに従って、光データ信号のデータのうち、光データＤ４を書き込み、記憶された光データＤ４を読み出して出力する。

さらに、メモリ制御回路２１１の構成例について、図４（Ｂ）を用いて説明する。図４（Ｂ）は、図４（Ａ）に示すメモリ制御回路の構成例を示す回路図である。

図４（Ｂ）に示すメモリ制御回路２１１は、アドレス信号生成回路３０１と、メモリ用信号生成回路３０２と、を備える。

アドレス信号生成回路３０１は、加算回路（ＡＤＤともいう）３１１と、マルチプレクサ（ＭＰともいう）３１２と、を備える。

加算回路３１１には、基準となる数を表す信号ＣＲＥＦ及びマルチプレクサ３１２の出力信号が入力される。

マルチプレクサ３１２には、データ制御信号及びマルチプレクサ３１２自身の出力信号が入力される。マルチプレクサ３１２は、データ制御信号に従って、加算回路３１１の出力信号を出力するか否かを選択する。

メモリ用信号生成回路３０２は、ＮＯＴゲート３２１ａと、ＮＯＴゲート３２１ｂと、ＡＮＤゲート３２２ａ乃至ＡＮＤゲート３２２ｄと、ＮＯＴゲート３２３ａ乃至ＮＯＴゲート３２３ｄと、を備える。

ＮＯＴゲート３２１ａは、信号入力端子及び信号出力端子を有し、制御信号ＩＲＣＴＬが入力される。

ＮＯＴゲート３２１ｂは、信号入力端子及び信号出力端子を有し、制御信号ＶｉＣＴＬが入力される。

ＡＮＤゲート３２２ａは、第１の信号入力端子、第２の信号入力端子、及び信号出力端子を有し、ＡＮＤゲート３２２ａの第１の信号入力端子には、制御信号ＩＲＣＴＬが入力され、ＡＮＤゲート３２２ａの第２の信号入力端子には、制御信号ＶｉＣＴＬが入力される。また、ＡＮＤゲート３２２ａは、第１の信号入力端子及び第２の信号入力端子から入力される信号に応じた信号を出力する。ＡＮＤゲート３２２ａの出力信号は、信号ＷＥ１となる。

ＡＮＤゲート３２２ｂは、第１の信号入力端子、第２の信号入力端子、及び信号出力端子を有し、ＡＮＤゲート３２２ｂの第１の信号入力端子には、制御信号ＩＲＣＴＬが入力され、ＡＮＤゲート３２２ｂの第２の信号入力端子は、ＮＯＴゲート３２１ｂの信号出力端子に電気的に接続される。また、ＡＮＤゲート３２２ｂは、第１の信号入力端子及び第２の信号入力端子から入力される信号に応じた信号を出力する。ＡＮＤゲート３２２ｂの出力信号は、信号ＷＥ２となる。

ＡＮＤゲート３２２ｃは、第１の信号入力端子、第２の信号入力端子、及び信号出力端子を有し、ＡＮＤゲート３２２ｃの第１の信号入力端子には、制御信号ＶｉＣＴＬが入力され、ＡＮＤゲート３２２ｃの第２の信号入力端子は、ＮＯＴゲート３２１ａの信号出力端子に電気的に接続される。また、ＡＮＤゲート３２２ｃは、第１の信号入力端子及び第２の信号入力端子から入力される信号に応じた信号を出力する。ＡＮＤゲート３２２ｃの出力信号は、信号ＷＥ３となる。

ＡＮＤゲート３２２ｄは、第１の信号入力端子、第２の信号入力端子、及び信号出力端子を有し、ＡＮＤゲート３２２ｄの第１の信号入力端子は、ＮＯＴゲート３２１ａの信号出力端子に電気的に接続され、ＡＮＤゲート３２２ｄの第２の信号入力端子は、ＮＯＴゲート３２１ｂの信号出力端子に電気的に接続される。また、ＡＮＤゲート３２２ｄは、第１の信号入力端子及び第２の信号入力端子から入力される信号に応じた信号を出力する。ＡＮＤゲート３２２ｄの出力信号は、信号ＷＥ４となる。

ＮＯＴゲート３２３ａは、信号入力端子及び信号出力端子を有し、ＮＯＴゲート３２３ａの信号入力端子は、ＡＮＤゲート３２２ａの信号出力端子に電気的に接続される。また、ＮＯＴゲート３２３ａは、信号入力端子から入力される信号に応じた信号を出力する。ＮＯＴゲート３２３ａの出力信号は、信号ＲＥ１となる。

ＮＯＴゲート３２３ｂは、信号入力端子及び信号出力端子を有し、ＮＯＴゲート３２３ｂの信号入力端子は、ＡＮＤゲート３２２ｂの信号出力端子に電気的に接続される。また、ＮＯＴゲート３２３ｂは、信号入力端子から入力される信号に応じた信号を出力する。ＮＯＴゲート３２３ｂの出力信号は、信号ＲＥ２となる。

ＮＯＴゲート３２３ｃは、信号入力端子及び信号出力端子を有し、ＮＯＴゲート３２３ｃの信号入力端子は、ＡＮＤゲート３２２ｃの信号出力端子に電気的に接続される。また、ＮＯＴゲート３２３ｃは、信号入力端子から入力される信号に応じた信号を出力する。ＮＯＴゲート３２３ｃの出力信号は、信号ＲＥ３となる。

ＮＯＴゲート３２３ｄは、信号入力端子及び信号出力端子を有し、ＮＯＴゲート３２３ｄの信号入力端子は、ＡＮＤゲート３２２ｄの信号出力端子に電気的に接続される。また、ＮＯＴゲート３２３ｄは、信号入力端子から入力される信号に応じた信号を出力する。ＮＯＴゲート３２３ｄの出力信号は、信号ＲＥ４となる。

次に、差分データ生成部の各構成要素について、以下に説明する。

メモリデータ出力選択回路２２１には、制御信号ＶｉＣＴＬ及び制御信号ＩＲＣＴＬが入力される。メモリデータ出力選択回路２２１は、入力される制御信号ＶｉＣＴＬ及び制御信号ＩＲＣＴＬに従って、単位記憶回路２１２ａ乃至単位記憶回路２１２ｄから読み出される光データＤ１乃至光データＤ４のいずれか一つを選択して出力する機能を有する。

差分演算回路２２２には、光データ信号が入力される。差分演算回路２２２は、演算処理により、入力された光データ信号のデータと、メモリデータ出力選択回路２２１から入力された光データとの差分データを生成して出力する機能を有する。

図４を用いて説明したように、本実施の形態における記憶部の一例は、メモリ制御回路及び光データの種類に対応して設けられた複数の単位記憶回路を含む構成である。また、本実施の形態における差分データ生成部の一例は、記憶部における記憶回路から読み出された光データのいずれか一つを選択的に出力するメモリデータ出力選択回路及び光データ信号のデータと、メモリデータ出力選択回路から入力された光データとの差分データを生成する差分演算回路を含む構成である。上記構成にすることにより、入出力部において、生成した光データを種類毎に適宜選択して差分データ生成処理及び画像データ生成処理を行うことができる。

（実施の形態４）
本実施の形態では、上記実施の形態の入出力装置における光検出回路の例について説明する。

本実施の形態における光検出回路の例について、図５を用いて説明する。図５は、本実施の形態における光検出回路の例を説明するための図である。

まず、本実施の形態における光検出回路の構成例について、図５（Ａ）乃至図５（Ｃ）を用いて説明する。図５（Ａ）乃至図５（Ｃ）は、本実施の形態における光検出回路の構成例を示す図である。

図５（Ａ）に示す光検出回路は、光電変換素子１３１ａと、トランジスタ１３２ａと、トランジスタ１３３ａと、を備える。

なお、図５（Ａ）に示す光検出回路において、トランジスタ１３２ａ及びトランジスタ１３３ａは、電界効果トランジスタである。

光電変換素子１３１ａは、第１の電流端子及び第２の電流端子を有し、光電変換素子１３１ａの第１の電流端子には、信号ＰＲＳＴが入力される。

トランジスタ１３２ａのゲートは、光電変換素子１３１ａの第２の電流端子に電気的に接続される。

トランジスタ１３３ａのソース及びドレインの一方は、トランジスタ１３２ａのソース及びドレインの一方に電気的に接続され、トランジスタ１３３ａのゲートには、信号ＯＳＥＬが入力される。

なお、トランジスタ１３２ａのソース及びドレインの他方、並びにトランジスタ１３３ａのソース及びドレインの他方のうちの一方には、電圧Ｖａが入力される。

さらに、図５（Ａ）に示す光検出回路は、トランジスタ１３２ａのソース及びドレインの他方、並びにトランジスタ１３３ａのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。

図５（Ｂ）に示す光検出回路は、光電変換素子１３１ｂと、トランジスタ１３２ｂと、トランジスタ１３３ｂと、トランジスタ１３４と、トランジスタ１３５と、を備える。

なお、図５（Ｂ）に示す光検出回路において、トランジスタ１３２ｂ、トランジスタ１３３ｂ、トランジスタ１３４、及びトランジスタ１３５は、電界効果トランジスタである。

光電変換素子１３１ｂは、第１の電流端子及び第２の電流端子を有し、光電変換素子１３１ｂの第１の電流端子には、電圧Ｖｂが入力される。

なお、電圧Ｖａ及び電圧Ｖｂの一方は、高電源電圧Ｖｄｄであり、電圧Ｖａ及び電圧Ｖｂの他方は、低電源電圧Ｖｓｓである。高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓより高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電圧である。電圧Ｖａ及び電圧Ｖｂの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電圧Ｖａ及び電圧Ｖｂの差が電源電圧となる。

トランジスタ１３４のソース及びドレインの一方は、光電変換素子１３１ｂの第２の電流端子に電気的に接続され、トランジスタ１３４のゲートには、光検出制御信号（信号ＰＣＴＬともいう）が入力される。光検出制御信号は、パルス信号である。

トランジスタ１３２ｂのゲートは、トランジスタ１３４のソース及びドレインの他方に電気的に接続される。

トランジスタ１３５のソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ１３５のソース及びドレインの他方は、トランジスタ１３４のソース及びドレインの他方に電気的に接続され、トランジスタ１３５のゲートには、信号ＰＲＳＴが入力される。

トランジスタ１３３ｂのソース及びドレインの一方は、トランジスタ１３２ｂのソース及びドレインの一方に電気的に接続され、トランジスタ１３３ｂのゲートには、信号ＯＳＥＬが入力される。

なお、トランジスタ１３２ｂのソース及びドレインの他方、並びにトランジスタ１３３ｂのソース及びドレインの他方のうちの一方には、電圧Ｖａが入力される。

また、図５（Ｂ）に示す光検出回路は、トランジスタ１３２ｂのソース及びドレインの他方、並びにトランジスタ１３３ｂのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。

なお、図５（Ｂ）に示す光検出回路を複数具備する場合、全ての光検出回路に同じ光検出制御信号を入力することもできる。全ての光検出回路に同じ光検出制御信号を入力して光データを生成する駆動方式をグローバルシャッター方式ともいう。

図５（Ｃ）に示す光検出回路は、光電変換素子１３１ｃと、トランジスタ１３２ｃと、容量素子１３６と、を備える。

光電変換素子１３１ｃは、第１の電流端子及び第２の電流端子を有し、光電変換素子１３１ｃの第１の電流端子には、信号ＰＲＳＴが入力される。

容量素子１３６は、第１の容量電極及び第２の容量電極を有し、容量素子１３６の第１の容量電極には、信号ＯＳＥＬが入力され、容量素子１３６の第２の容量電極は、光電変換素子１３１ｃの第２の電流端子に電気的に接続される。

トランジスタ１３２ｃのソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ１３２ｃのゲートは、光電変換素子１３１ｃの第２の電流端子に電気的に接続される。

なお、図５（Ｃ）に示す光検出回路は、トランジスタ１３２ｃのソース及びドレインの他方から光データを光データ信号として出力する。

さらに、図５（Ａ）乃至図５（Ｃ）に示す光検出回路の各構成要素について説明する。

光電変換素子１３１ａ乃至光電変換素子１３１ｃとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第１の電流端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第２の電流端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第１の電流端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第２の電流端子に相当する。

トランジスタ１３２ａ乃至トランジスタ１３２ｃは、増幅トランジスタとしての機能を有する。

トランジスタ１３４は、光検出制御トランジスタとしての機能を有する。光検出制御トランジスタは、増幅トランジスタのゲートの電圧を、光電変換素子に流れる光電流に応じた値に設定するか否かを制御する機能を有する。なお、本実施の形態における光検出回路では、トランジスタ１３４を必ずしも設けなくてもよいが、トランジスタ１３４を設けることにより、トランジスタ１３２ｂのゲートが浮遊状態のときに、一定期間トランジスタ１３２ｂのゲートの電圧の値を維持することができる。

トランジスタ１３５は、光検出リセット選択トランジスタとしての機能を有する。光検出リセット選択トランジスタは、増幅トランジスタのゲートの電圧を、基準値に設定するか否かを選択する機能を有する。

トランジスタ１３３ａ及びトランジスタ１３３ｂは、出力選択トランジスタとしての機能を有する。

なお、トランジスタ１３２ａ、トランジスタ１３２ｂ、トランジスタ１３３ａ、トランジスタ１３３ｂ、トランジスタ１３４、及びトランジスタ１３５としては、例えばチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。例えば、上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタ１３２ａ、トランジスタ１３２ｂ、トランジスタ１３３ａ、トランジスタ１３３ｂ、トランジスタ１３４、及びトランジスタ１３５のリーク電流によるゲートの電圧の変動を抑制することができる。

次に、図５（Ａ）乃至図５（Ｃ）に示す光検出回路の駆動方法例について説明する。

まず、図５（Ａ）に示す光検出回路の駆動方法例について、図５（Ｄ）を用いて説明する。図５（Ｄ）は、図５（Ａ）に示す光検出回路の駆動方法の一例を説明するためのタイミングチャートであり、信号ＰＲＳＴ、信号ＯＳＥＬ、及びトランジスタ１３３ａのそれぞれの状態を示す。なお、ここでは、一例として光電変換素子１３１ａがフォトダイオードである場合について説明する。

図５（Ａ）に示す光検出回路の駆動方法の一例では、まず期間Ｔ３１において、信号ＰＲＳＴのパルスが入力される。また、期間Ｔ３１から期間Ｔ３２にかけて信号ＰＣＴＬのパルスが入力される。なお、期間Ｔ３１において、信号ＰＲＳＴのパルスの入力開始のタイミングは、信号ＰＣＴＬのパルスの入力開始のタイミングより早くてもよい。

このとき、光電変換素子１３１ａは、順方向に電流が流れる状態になり、トランジスタ１３３ａがオフ状態になる。

このとき、トランジスタ１３２ａのゲートの電圧は、一定の値にリセットされる。

次に、信号ＰＲＳＴのパルスが入力された後の期間Ｔ３２において、光電変換素子１３１ａは、順方向とは逆方向に電圧が印加された状態になり、トランジスタ１３３ａはオフ状態のままである。

このとき、光電変換素子１３１ａに入射した光の照度に応じて、光電変換素子１３１ａの第１の電流端子及び第２の電流端子の間に光電流が流れる。さらに光電流に応じてトランジスタ１３２ａのゲートの電圧の値が変化する。このとき、トランジスタ１３２ａのソース及びドレインの間のチャネル抵抗の値が変化する。

次に、期間Ｔ３３において、信号ＯＳＥＬのパルスが入力される。

このとき、光電変換素子１３１ａは、順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ１３３ａがオン状態になり、トランジスタ１３２ａのソース及びドレイン、並びにトランジスタ１３３ａのソース及びドレインを介して電流が流れる。トランジスタ１３２ａのソース及びドレイン、並びにトランジスタ１３３ａのソース及びドレインを介して流れる電流は、トランジスタ１３２ａのゲート電圧の値に依存する。よって、光データは、光電変換素子１３１ａに入射する光の照度に応じた値となる。さらに、図５（Ａ）に示す光検出回路は、トランジスタ１３２ａのソース及びドレインの他方、並びにトランジスタ１３３ａのソース及びドレインの他方のいずれか他方から光データ信号として出力する。以上が図５（Ａ）に示す光検出回路の駆動方法例である。

次に、図５（Ｂ）に示す光検出回路の駆動方法例について、図５（Ｅ）を用いて説明する。図５（Ｅ）は、図５（Ｂ）に示す光検出回路の駆動方法例を説明するためのタイミングチャートである。

図５（Ｂ）に示す光検出回路の駆動方法例では、まず期間Ｔ４１において、信号ＰＲＳＴのパルスが入力され、また、期間Ｔ４１から期間Ｔ４２にかけて信号ＰＣＴＬのパルスが入力される。なお、期間Ｔ４１において、信号ＰＲＳＴのパルスの入力開始のタイミングは、信号ＰＣＴＬのパルスの入力開始のタイミングより早くてもよい。

このとき、期間Ｔ４１において、光電変換素子１３１ｂが順方向に電流が流れる状態になり、トランジスタ１３４がオン状態になることにより、トランジスタ１３２ｂのゲートの電圧は、電圧Ｖａと同等の値にリセットされる。

さらに、信号ＰＲＳＴのパルスが入力された後の期間Ｔ４２において、光電変換素子１３１ｂが順方向とは逆方向に電圧が印加された状態になり、トランジスタ１３４がオン状態のままであり、トランジスタ１３５がオフ状態になる。

このとき、光電変換素子１３１ｂに入射した光の照度に応じて、光電変換素子１３１ｂの第１の電流端子及び第２の電流端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ１３２ｂのゲートの電圧の値が変化する。このとき、トランジスタ１３２ｂのソース及びドレインの間のチャネル抵抗の値が変化する。

さらに、信号ＰＣＴＬのパルスが入力された後の期間Ｔ４３において、トランジスタ１３４がオフ状態になる。

このとき、トランジスタ１３２ｂのゲートの電圧は、期間Ｔ４２における光電変換素子１３１ｂの光電流に応じた値に保持される。なお、期間Ｔ４３を必ずしも設けなくてもよいが、期間Ｔ４３を設けることにより、光検出回路において、データ信号を出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれデータ信号を出力するタイミングを適宜設定することができる。

さらに、期間Ｔ４４において、信号ＯＳＥＬのパルスが入力される。

このとき、光電変換素子１３１ｂが順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ１３３ｂがオン状態になる。

さらに、このとき、トランジスタ１３２ｂのソース及びドレイン、並びにトランジスタ１３３ｂのソース及びドレインを介して電流が流れ、図５（Ｂ）に示す光検出回路は、トランジスタ１３２ｂのソース及びドレインの他方、並びにトランジスタ１３３ｂのソース及びドレインの他方のうちの他方から光データをデータ信号として出力する。以上が図５（Ｂ）に示す光検出回路の駆動方法例である。

次に、図５（Ｃ）に示す光検出回路の駆動方法例について、図５（Ｆ）を用いて説明する。図５（Ｆ）は、図５（Ｃ）に示す光検出回路の駆動方法例を説明するためのタイミングチャートである。

図５（Ｃ）に示す光検出回路の駆動方法例では、まず、期間Ｔ５１において、信号ＰＲＳＴのパルスが入力される。

このとき、光電変換素子１３１ｃが順方向に電流が流れる状態になり、トランジスタ１３２ｃのゲートの電圧は、一定の値にリセットされる。

次に、信号ＰＲＳＴのパルスが入力された後の期間Ｔ５２において、光電変換素子１３１ｃが順方向とは逆方向に電圧が印加された状態になる。

このとき、光電変換素子１３１ｃに入射した光の照度に応じて、光電変換素子１３１ｃの第１の電流端子及び第２の電流端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ１３２ｃのゲートの電圧が変化する。このとき、トランジスタ１３２ｃのソース及びドレインの間のチャネル抵抗の値が変化する。

次に、期間Ｔ５３において、信号ＯＳＥＬのパルスが入力される。

このとき、光電変換素子１３１ｃは、順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ１３２ｃのソース及びドレインの間に電流が流れ、図５（Ｃ）に示す光検出回路は、トランジスタ１３２ｃのソース及びドレインの他方から光データをデータ信号として出力する。以上が図５（Ｃ）に示す光検出回路の駆動方法例である。

図５（Ａ）乃至図５（Ｆ）を用いて説明したように、本実施の形態における光検出回路の一例は、光電変換素子及び増幅トランジスタを備え、光データを生成し、出力選択信号に従って光データをデータ信号として出力する構成である。上記構成にすることにより、光検出回路により光データを生成して出力することができる。

（実施の形態５）
本実施の形態では、上記実施の形態の入出力装置における表示回路の例について説明する。

本実施の形態における表示回路の例について、図６を用いて説明する。図６は、本実施の形態における表示回路の例を説明するための図である。

まず、本実施の形態における表示回路の構成例について、図６（Ａ）及び図６（Ｂ）を用いて説明する。図６（Ａ）及び図６（Ｂ）は、本実施の形態における表示回路の構成例を示す図である。

図６（Ａ）に示す表示回路は、トランジスタ１５１ａと、液晶素子１５２ａと、容量素子１５３ａと、を備える。

なお、図６（Ａ）に示す表示回路において、トランジスタ１５１ａは、電界効果トランジスタである。

また、入出力装置において、液晶素子は、第１の表示電極、第２の表示電極、及び液晶層により構成される。液晶層は、第１の表示電極及び第２の表示電極の間に印加される電圧に応じて光の透過率が変化する。

また、入出力装置において、容量素子は、第１の容量電極、第２の容量電極、並びに第１の容量電極及び第２の容量電極に重畳する誘電体層を含む。容量素子は、第１の容量電極及び第２の容量電極の間に印加される電圧に応じて電荷が蓄積される。

トランジスタ１５１ａのソース及びドレインの一方には、信号ＤＤが入力され、トランジスタ１５１ａのゲートには、信号ＤＳＥＬが入力される。

液晶素子１５２ａの第１の表示電極は、トランジスタ１５１ａのソース及びドレインの他方に電気的に接続され、液晶素子１５２ａの第２の表示電極には、電圧Ｖｃが入力される。電圧Ｖｃの値は、適宜設定することができる。

容量素子１５３ａの第１の容量電極は、トランジスタ１５１ａのソース及びドレインの他方に電気的に接続され、容量素子１５３ａの第２の容量電極には、電圧Ｖｃが入力される。

図６（Ｂ）に示す表示回路は、トランジスタ１５１ｂと、液晶素子１５２ｂと、容量素子１５３ｂと、容量素子１５４と、トランジスタ１５５と、トランジスタ１５６と、を備える。

なお、図６（Ｂ）に示す表示回路において、トランジスタ１５１ｂ、トランジスタ１５５、及びトランジスタ１５６は、電界効果トランジスタである。

トランジスタ１５５のソース及びドレインの一方には、信号ＤＤが入力され、トランジスタ１５５のゲートには、パルス信号である書き込み選択信号（信号ＷＳＥＬともいう）が入力される。

容量素子１５４の第１の容量電極は、トランジスタ１５５のソース及びドレインの他方に電気的に接続され、容量素子１５４の第２の容量電極には、電圧Ｖｃが入力される。

トランジスタ１５１ｂのソース及びドレインの一方は、トランジスタ１５５のソース及びドレインの他方に電気的に接続され、トランジスタ１５１ｂのゲートには、信号ＤＳＥＬが入力される。

液晶素子１５２ｂの第１の表示電極は、トランジスタ１５１ｂのソース及びドレインの他方に電気的に接続され、液晶素子１５２ｂの第２の表示電極には、電圧Ｖｃが入力される。

容量素子１５３ｂの第１の容量電極は、トランジスタ１５１ｂのソース及びドレインの他方に電気的に接続され、容量素子１５３ｂの第２の容量電極には、電圧Ｖｃが入力される。電圧Ｖｃの値は、表示回路の仕様に応じて適宜設定される。

トランジスタ１５６のソース及びドレインの一方には、基準となる電圧が入力され、トランジスタ１５６のソース及びドレインの他方は、トランジスタ１５１ｂのソース及びドレインの他方に電気的に接続され、トランジスタ１５６のゲートには、パルス信号である表示リセット信号（信号ＤＲＳＴともいう）が入力される。

さらに、図６（Ａ）及び図６（Ｂ）に示す表示回路の各構成要素について説明する。

トランジスタ１５１ａ及びトランジスタ１５１ｂは、表示選択トランジスタとしての機能を有する。

液晶素子１５２ａ及び液晶素子１５２ｂにおける液晶層としては、第１の表示電極及び第２の表示電極に印加される電圧が０Ｖのときに光を透過する液晶層を用いることができ、例えば電気制御複屈折型液晶（ＥＣＢ型液晶ともいう）、二色性色素を添加した液晶（ＧＨ液晶ともいう）、高分子分散型液晶、又はディスコチック液晶を含む液晶層などを用いることができる。また、液晶層としては、ブルー相を示す液晶層を用いてもよい。ブルー相を示す液晶層は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、動作速度を向上させることができる。

容量素子１５３ａ及び容量素子１５３ｂは、トランジスタ１５１ａ又はトランジスタ１５１ｂに従って第１の容量電極及び第２の容量電極の間に信号ＤＤに応じた値の電圧が印加される保持容量としての機能を有する。容量素子１５３ａ及び容量素子１５３ｂを必ずしも設けなくてもよいが、容量素子１５３ａ及び容量素子１５３ｂを設けることにより、表示選択トランジスタのリーク電流に起因する液晶素子に印加された電圧の変動を抑制することができる。

容量素子１５４は、トランジスタ１５５に従って第１の容量電極及び第２の容量電極の間に信号ＤＤに応じた値の電圧が印加される保持容量としての機能を有する。

トランジスタ１５５は、容量素子１５４に信号ＤＤを入力させるか否かを選択する書き込み選択トランジスタとしての機能を有する。

トランジスタ１５６は、液晶素子１５２ｂに印加される電圧をリセットさせるか否かを選択する表示リセット選択トランジスタとしての機能を有する。

なお、トランジスタ１５１ａ、トランジスタ１５１ｂ、トランジスタ１５５、及びトランジスタ１５６としては、例えばチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。

次に、図６（Ａ）及び図６（Ｂ）に示す表示回路の駆動方法例について説明する。

まず、図６（Ａ）に示す表示回路の駆動方法例について、図６（Ｃ）を用いて説明する。図６（Ｃ）は、図６（Ａ）に示す表示回路の駆動方法例を説明するためのタイミングチャートであり、信号ＤＤ及び信号ＤＳＥＬのそれぞれの状態を示す。

図６（Ａ）に示す表示回路の駆動方法例では、信号ＤＳＥＬのパルスが入力されると、トランジスタ１５１ａがオン状態になる。

トランジスタ１５１ａがオン状態になると、表示回路に信号ＤＤが入力され、液晶素子１５２ａの第１の表示電極及び容量素子１５３ａの第１の容量電極の電圧が信号ＤＤの電圧と同等の値になる。

このとき、液晶素子１５２ａは、書き込み状態（状態ｗｔともいう）になり、信号ＤＤに応じた光の透過率になることにより、信号ＤＤのデータ（データＤ１１乃至データＤＱ（Ｑは２以上の自然数）のそれぞれ）に応じた表示状態になる。

その後、トランジスタ１５１ａがオフ状態になり、液晶素子１５２ａは、保持状態（状態ｈｌｄともいう）になり、第１の表示電極及び第２の表示電極の間に印加される電圧を、次に信号ＤＳＥＬのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子１５２ａが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。

次に、図６（Ｂ）に示す表示回路の駆動方法例について、図６（Ｄ）を用いて説明する。図６（Ｄ）は、図６（Ｂ）に示す表示回路の駆動方法例を説明するためのタイミングチャートである。

図６（Ｂ）に示す表示回路の駆動方法例では、信号ＤＲＳＴのパルスが入力されると、トランジスタ１５６がオン状態になり、液晶素子１５２ｂの第１の表示電極及び容量素子１５３ｂの第１の容量電極の電圧が基準となる電圧にリセットされる。

また、信号ＷＳＥＬのパルスが入力されると、トランジスタ１５５がオン状態になり、信号ＤＤが表示回路に入力され、容量素子１５４の第１の容量電極が信号ＤＤの電圧と同等の値になる。

その後、信号ＤＳＥＬのパルスが入力されると、トランジスタ１５１ｂがオン状態になり、液晶素子１５２ｂの第１の表示電極及び容量素子１５３ｂの第１の表示電極の電圧が容量素子１５４の第１の容量電極の電圧と同等の値になる。

このとき、液晶素子１５２ｂは、書き込み状態になり、信号ＤＤに応じた光の透過率になることにより、信号ＤＤのデータ（データＤ１１乃至データＤＱのそれぞれ）に応じた表示状態になる。

その後、トランジスタ１５１ｂがオフ状態になり、液晶素子１５２ｂは、保持状態になり、第１の表示電極及び第２の表示電極の間に印加される電圧を、次に信号ＤＳＥＬのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子１５２ｂが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。

図６（Ａ）及び図６（Ｂ）を用いて説明したように、本実施の形態における表示回路の一例は、表示選択トランジスタ及び液晶素子を備える構成である。上記構成にすることにより、表示回路を表示データ信号に応じた表示状態にすることができる。

また、図６（Ｂ）を用いて説明したように、本実施の形態における表示回路の一例は、表示選択トランジスタ及び液晶素子に加え、書き込み選択トランジスタ及び容量素子を備える構成である。上記構成にすることにより、液晶素子をある信号ＤＤのデータに応じた表示状態に設定している間に、容量素子に次の信号ＤＤのデータを書き込むことができる。よって、表示回路の動作速度を向上させることができる。

（実施の形態６）
本実施の形態では、上記実施の形態を用いて説明した入出力装置におけるトランジスタに適用可能なトランジスタについて説明する。

上記実施の形態を用いて説明した入出力装置において、トランジスタとしては、例えばチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。なお、チャネルが形成される層をチャネル形成層ともいう。

なお、上記半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層でもよい。

さらに、上記実施の形態を用いて説明した入出力装置において、酸化物半導体層を含むトランジスタとしては、例えば高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを用いることができる。高純度化とは、酸化物半導体層中の水素又は水を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。

上記酸化物半導体層を含むトランジスタの構造例について、図７を用いて説明する。図７は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。

図７（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。

図７（Ａ）に示すトランジスタは、導電層４０１ａと、絶縁層４０２ａと、酸化物半導体層４０３ａと、導電層４０５ａと、導電層４０６ａと、を含む。

導電層４０１ａは、基板４００ａの上に設けられる。

絶縁層４０２ａは、導電層４０１ａの上に設けられる。

酸化物半導体層４０３ａは、絶縁層４０２ａを介して導電層４０１ａに重畳する。

導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上にそれぞれ設けられる。

さらに、図７（Ａ）において、トランジスタの酸化物半導体層４０３ａの上面の一部（上面に導電層４０５ａ及び導電層４０６ａが設けられていない部分）は、絶縁層４０７ａに接する。

また、絶縁層４０７ａは、導電層４０５ａ、導電層４０６ａ、及び酸化物半導体層４０３ａを介して絶縁層４０２ａに接する。

図７（Ｂ）に示すトランジスタは、図７（Ａ）に示す構造に加え、導電層４０８ａを含む。

導電層４０８ａは、絶縁層４０７ａを介して酸化物半導体層４０３ａに重畳する。

図７（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。

図７（Ｃ）に示すトランジスタは、導電層４０１ｂと、絶縁層４０２ｂと、酸化物半導体層４０３ｂと、導電層４０５ｂと、導電層４０６ｂと、を含む。

導電層４０１ｂは、基板４００ｂの上に設けられる。

絶縁層４０２ｂは、導電層４０１ｂの上に設けられる。

導電層４０５ｂ及び導電層４０６ｂは、絶縁層４０２ｂの一部の上に設けられる。

酸化物半導体層４０３ｂは、絶縁層４０２ｂを介して導電層４０１ｂに重畳する。

さらに、図７（Ｃ）において、トランジスタにおける酸化物半導体層４０３ｂの上面及び側面は、絶縁層４０７ｂに接する。

また、絶縁層４０７ｂは、導電層４０５ｂ、導電層４０６ｂ、及び酸化物半導体層４０３ｂを介して絶縁層４０２ｂに接する。

なお、図７（Ａ）及び図７（Ｃ）において、絶縁層の上に保護絶縁層を設けてもよい。

図７（Ｄ）に示すトランジスタは、図７（Ｃ）に示す構造に加え、導電層４０８ｂを含む。

導電層４０８ｂは、絶縁層４０７ｂを介して酸化物半導体層４０３ｂに重畳する。

図７（Ｅ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。

図７（Ｅ）に示すトランジスタは、導電層４０１ｃと、絶縁層４０２ｃと、酸化物半導体層４０３ｃと、導電層４０５ｃ及び導電層４０６ｃと、を含む。

酸化物半導体層４０３ｃは、絶縁層４４７を介して基板４００ｃの上に設けられる。

導電層４０５ｃ及び導電層４０６ｃは、それぞれ酸化物半導体層４０３ｃの上に設けられる。

絶縁層４０２ｃは、酸化物半導体層４０３ｃ、導電層４０５ｃ、及び導電層４０６ｃの上に設けられる。

導電層４０１ｃは、絶縁層４０２ｃを介して酸化物半導体層４０３ｃに重畳する。

さらに、図７（Ａ）乃至図７（Ｅ）に示す各構成要素について説明する。

基板４００ａ乃至基板４００ｃとしては、例えば透光性を有する基板を用いることができ、透光性を有する基板としては、例えばガラス基板又はプラスチック基板を用いることができる。

導電層４０１ａ乃至導電層４０１ｃのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。

導電層４０１ａ乃至導電層４０１ｃとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層４０１ａ乃至導電層４０１ｃの形成に適用可能な材料の層の積層により、導電層４０１ａ乃至導電層４０１ｃを構成することもできる。

絶縁層４０２ａ乃至絶縁層４０２ｃのそれぞれは、トランジスタのゲート絶縁層としての機能を有する。なお、トランジスタのゲート絶縁層としての機能を有する層をゲート絶縁層ともいう。

絶縁層４０２ａ乃至絶縁層４０２ｃとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層４０２ａ及び絶縁層４０２ｂに適用可能な材料の層の積層により絶縁層４０２ａ及び絶縁層４０２ｂを構成することもできる。

また、絶縁層４０２ａ乃至絶縁層４０２ｃとしては、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃが第１３族元素を含む場合に、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃに接する絶縁層として第１３族元素を含む絶縁層を用いることにより、該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。

第１３族元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上の物質のことをいう。

例えば、絶縁層４０２ａ乃至絶縁層４０２ｃとして、酸化ガリウムを含む絶縁層を用いることにより、絶縁層４０２ａ乃至絶縁層４０２ｃと、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃとの界面における水素又は水素イオンの蓄積を低減することができる。

また、例えば、絶縁層４０２ａ乃至絶縁層４０２ｃとして、酸化アルミニウムを含む絶縁層を用いることにより、絶縁層４０２ａ乃至絶縁層４０２ｃと、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃとの界面における水素又は水素イオンの蓄積を低減することができる。また、酸化アルミニウムを含む絶縁層は、水が通りにくいため、酸化アルミニウムを含む絶縁層を用いることにより、該絶縁層を介して酸化物半導体層への水の侵入を抑制することができる。

また、絶縁層４０２ａ乃至絶縁層４０２ｃとして、例えば、Ａｌ_２Ｏ_ｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、Ｇａ_２Ｏ_ｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、又はＧａ_ｘＡｌ_２−ｘＯ_３＋α（ｘは０より大きく２より小さい値、αは０より大きく１より小さい値）で表記される材料を用いることもできる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成することもできる。例えば、複数のＧａ_２Ｏ_ｘで表記される酸化ガリウムを含む層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成してもよい。また、Ｇａ_２Ｏ_ｘで表記される酸化ガリウムを含む絶縁層及びＡｌ_２Ｏ_ｘで表記される酸化アルミニウムを含む絶縁層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成してもよい。

絶縁層４４７は、基板４００ｃからの不純物元素の拡散を防止する下地層としての機能を有する。

絶縁層４４７としては、例えば絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層により絶縁層４４７を構成してもよい。

酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃのそれぞれは、トランジスタのチャネルが形成される層としての機能を有する。なお、トランジスタのチャネルが形成される層としての機能を有する層をチャネル形成層ともいう。酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃに適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｏ系金属酸化物、又はＩｎ−Ｇａ−Ｏ系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばＩｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などを用いることもできる。また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよい。

Ｉｎ−Ｚｎ−Ｏ系金属酸化物を用いる場合、例えば、Ｉｎ：Ｚｎ＝５０：１乃至Ｉｎ：Ｚｎ＝１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１乃至Ｉｎ_２Ｏ_３：ＺｎＯ＝１：４）、好ましくはＩｎ：Ｚｎ＝２０：１乃至Ｉｎ：Ｚｎ＝１：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１乃至Ｉｎ_２Ｏ_３：ＺｎＯ＝１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１乃至Ｉｎ：Ｚｎ＝１．５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１５：２乃至Ｉｎ_２Ｏ_３：ＺｎＯ＝３：４）の組成比である酸化物ターゲットを用いてＩｎ−Ｚｎ−Ｏ系金属酸化物の半導体層を形成することができる。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｐ：Ｚ：Ｒのとき、Ｒ＞１．５Ｐ＋Ｚとする。Ｉｎの量を多くすることにより、トランジスタの移動度を向上させることができる。

また、酸化物半導体としては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍは０より大きい数）で表記される材料を用いることもできる。ＩｎＭＯ_３（ＺｎＯ）_ｍのＭは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。

導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。

導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層４０５ａ乃至導電層４０５ｃ、及び導電層４０６ａ乃至導電層４０６ｃに適用可能な材料の層の積層により、導電層４０５ａ乃至導電層４０５ｃ、及び導電層４０６ａ乃至導電層４０６ｃを構成することもできる。

また、導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。

絶縁層４０７ａ及び絶縁層４０７ｂとしては、絶縁層４０２ａ乃至絶縁層４０２ｃと同様に、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いることができる。また、絶縁層４０７ａ及び絶縁層４０７ｂとしては、例えば、Ａｌ_２Ｏ_ｘ、Ｇａ_２Ｏ_ｘ、又はＧａ_ｘＡｌ_２−ｘＯ_３＋αで表記される材料を用いることもできる。

例えば、絶縁層４０２ａ乃至絶縁層４０２ｃ並びに絶縁層４０７ａ及び絶縁層４０７ｂを、Ｇａ_２Ｏ_ｘで表記される酸化ガリウムを含む絶縁層により構成してもよい。また、絶縁層４０２ａ乃至絶縁層４０２ｃ、並びに絶縁層４０７ａ及び絶縁層４０７ｂの一方を、Ｇａ_２Ｏ_ｘで表記される酸化ガリウムを含む絶縁層により構成し、絶縁層４０２ａ乃至絶縁層４０２ｃ、並びに絶縁層４０７ａ及び絶縁層４０７ｂの他方を、Ａｌ_２Ｏ_ｘで表記される酸化アルミニウムを含む絶縁層により構成してもよい。

導電層４０８ａ及び導電層４０８ｂのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタが導電層４０８ａ及び導電層４０８ｂを有する構造である場合、導電層４０１ａ及び導電層４０８ａの一方、又は導電層４０１ｂ及び導電層４０８ｂの一方を、バックゲート、バックゲート電極、又はバックゲート配線ともいう。ゲートとしての機能を有する層を、チャネル形成層を介して複数設けることにより、トランジスタの閾値電圧を制御することができる。

導電層４０８ａ及び導電層４０８ｂとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層４０８ａ及び導電層４０８ｂに適用可能な材料の層の積層により導電層４０８ａ及び導電層４０８ｂのそれぞれを構成することもできる。

また、導電層４０８ａ及び導電層４０８ｂとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層４０８ａ及び導電層４０８ｂに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。

なお、本実施の形態におけるトランジスタを、チャネル形成層としての機能を有する酸化物半導体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である場合、絶縁層は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう）としての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層によりチャネル保護層としての機能を有する絶縁層を構成してもよい。

なお、図７（Ａ）乃至図７（Ｅ）に示すように、本実施の形態におけるトランジスタを、必ずしも酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にしなくてもよいが、酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にすることにより、酸化物半導体層への光の入射を抑制することができる。

さらに、本実施の形態におけるトランジスタの作製方法例として、図７（Ａ）に示すトランジスタの作製方法例について、図８（Ａ）乃至図８（Ｅ）を用いて説明する。図８（Ａ）乃至図８（Ｅ）は、図７（Ａ）に示すトランジスタの作製方法例を説明するための断面模式図である。

まず、図８（Ａ）に示すように、基板４００ａを準備し、基板４００ａの上に第１の導電膜を形成し、第１の導電膜の一部をエッチングすることにより導電層４０１ａを形成する。

例えば、スパッタリング法を用いて導電層４０１ａに適用可能な材料の膜を形成することにより第１の導電膜を形成することができる。また、第１の導電膜に適用可能な材料の膜を積層させ、第１の導電膜を形成することもできる。

なお、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることにより、形成される膜の上記不純物濃度を低減することができる。

なお、スパッタリング法を用いて膜を形成する前に、スパッタリング装置の予備加熱室にて予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、水素、水分などの不純物を脱離することができる。

また、スパッタリング法を用いて膜を形成する前に、例えばアルゴン、窒素、ヘリウム、又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧を印加し、プラズマを形成して被形成面を改質する処理（逆スパッタともいう）を行ってもよい。逆スパッタを行うことにより、被形成面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。

また、スパッタリング法を用いて膜を形成する場合、吸着型の真空ポンプなどを用いて膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。また、コールドトラップを設けたターボ分子ポンプを用いて成膜室内の残留水分を除去することもできる。

また、上記導電層４０１ａの形成方法のように、本実施の形態におけるトランジスタの作製方法例において、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグラフィ工程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜をエッチングすることにより、層を形成することができる。なお、この場合、層の形成後にレジストマスクを除去する。

また、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を用いることにより、フォトマスクが不要になるため、製造コストを低減することができる。また、透過率の異なる複数の領域を有する露光マスク（多階調マスクともいう）を用いてレジストマスクを形成してもよい。多階調マスクを用いることにより、異なる厚さの領域を有するレジストマスクを形成することができ、トランジスタの作製に使用するレジストマスクの数を低減することができる。

次に、図８（Ｂ）に示すように、導電層４０１ａの上に第１の絶縁膜を形成することにより絶縁層４０２ａを形成する。

例えば、スパッタリング法やプラズマＣＶＤ法などを用いて絶縁層４０２ａに適用可能な材料の膜を形成することにより第１の絶縁膜を形成することができる。また、絶縁層４０２ａに適用可能な材料の膜を積層させることにより第１の絶縁膜を形成することもできる。また、高密度プラズマＣＶＤ法（例えばμ波（例えば、周波数２．４５ＧＨｚのμ波）を用いた高密度プラズマＣＶＤ法）を用いて絶縁層４０２ａに適用可能な材料の膜を形成することにより、絶縁層４０２ａを緻密にすることができ、絶縁層４０２ａの絶縁耐圧を向上させることができる。

次に、図８（Ｃ）に示すように、絶縁層４０２ａの上に酸化物半導体膜を形成し、その後酸化物半導体膜の一部をエッチングすることにより酸化物半導体層４０３ａを形成する。

例えば、スパッタリング法を用いて酸化物半導体層４０３ａに適用可能な酸化物半導体材料の膜を形成することにより酸化物半導体膜を形成することができる。なお、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を形成してもよい。

また、スパッタリングターゲットとして、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成することができる。また、例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成してもよい。

また、スパッタリング法を用いて酸化物半導体膜を形成する際に、基板４００ａを減圧状態にし、基板４００ａを１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下に加熱してもよい。基板４００ａを加熱することにより、酸化物半導体膜の上記不純物濃度を低減することができ、また、スパッタリング法による酸化物半導体膜の損傷を軽減することができる。

次に、図８（Ｄ）に示すように、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２の導電膜を形成し、第２の導電膜の一部をエッチングすることにより導電層４０５ａ及び導電層４０６ａを形成する。

例えば、スパッタリング法などを用いて導電層４０５ａ及び導電層４０６ａに適用可能な材料の膜を形成することにより第２の導電膜を形成することができる。また、導電層４０５ａ及び導電層４０６ａに適用可能な材料の膜を積層させることにより第２の導電膜を形成することもできる。

次に、図８（Ｅ）に示すように、酸化物半導体層４０３ａに接するように絶縁層４０７ａを形成する。

例えば、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で、スパッタリング法を用いて絶縁層４０７ａに適用可能な膜を形成することにより、絶縁層４０７ａを形成することができる。スパッタリング法を用いて絶縁層４０７ａを形成することにより、トランジスタのバックチャネルとしての機能を有する酸化物半導体層４０３ａの部分の抵抗の低下を抑制することができる。また、絶縁層４０７ａを形成する際の基板温度は、室温以上３００℃以下であることが好ましい。

また、絶縁層４０７ａを形成する前にＮ_２Ｏ、Ｎ_２、又はＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層４０７ａを形成することが好ましい。

さらに、図７（Ａ）に示すトランジスタの作製方法の一例では、例えば４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物半導体膜を形成した後、酸化物半導体膜の一部をエッチングした後、第２の導電膜を形成した後、第２の導電膜の一部をエッチングした後、又は絶縁層４０７ａを形成した後に該加熱処理を行う。

なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置又はＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置などのＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体（例えば窒素）を用いることができる。

また、上記加熱処理を行った後、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ_２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ_２Ｏガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ_２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ_２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ_２Ｏガスの作用により、酸化物半導体層４０３ａに酸素が供給され、酸化物半導体層４０３ａ中の酸素欠乏に起因する欠陥を低減することができる。

さらに、上記加熱処理とは別に、絶縁層４０７ａを形成した後に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。

また、絶縁層４０２ａ形成後、酸化物半導体膜形成後、ソース電極又はドレイン電極となる導電層形成後、絶縁層形成後、又は加熱処理後に酸素プラズマによる酸素ドーピング処理を行ってもよい。例えば２．４５ＧＨｚの高密度プラズマにより酸素ドーピング処理を行ってもよい。また、イオン注入法又はイオンドーピングを用いて酸素ドーピング処理を行ってもよい。酸素ドーピング処理を行うことにより、作製されるトランジスタの電気特性のばらつきを低減することができる。例えば、酸素ドーピング処理を行い、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方を、化学量論的組成比より酸素が多い状態にする。これにより、絶縁層中の過剰な酸素が酸化物半導体層４０３ａに供給されやすくなる。よって、酸化物半導体層４０３ａ中、又は絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方と、酸化物半導体層４０３ａとの界面における酸素不足欠陥を低減することができるため、酸化物半導体層４０３ａのキャリア濃度をより低減することができる。

例えば、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化ガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムの組成をＧａ_２Ｏ_ｘにすることができる。

また、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化アルミニウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化アルミニウムの組成をＡｌ_２Ｏ_ｘ）にすることができる。

また、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムの組成をＧａ_ｘＡｌ_２−ｘＯ_３＋αとすることができる。

以上の工程により、酸化物半導体層４０３ａから、水素、水、水酸基、又は水素化物（水素化合物ともいう）などの不純物を排除し、且つ酸化物半導体層４０３ａに酸素を供給することにより、酸化物半導体層を高純度化させることができる。

なお、図７（Ａ）に示すトランジスタの作製方法例を示したが、これに限定されず、例えば図７（Ｂ）乃至図７（Ｅ）に示す各構成要素において、名称が図７（Ａ）に示す各構成要素と同じであり且つ機能の少なくとも一部が図７（Ａ）に示す各構成要素と同じであれば、図７（Ａ）に示すトランジスタの作製方法例の説明を適宜援用することができる。

図７及び図８を用いて説明したように、本実施の形態におけるトランジスタの一例は、ゲートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲート絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソース及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続され、ソース及びドレインの他方としての機能を有する導電層と、を含む構造である。

また、本実施の形態におけるトランジスタの一例は、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層を介して酸化物半導体層に接する絶縁層がゲート絶縁層としての機能を有する絶縁層に接する構造である。上記構造にすることにより、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方が酸化物半導体層に接する絶縁層及びゲート絶縁層としての機能を有する絶縁層に覆われるため、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層への不純物の侵入を抑制することができる。

また、チャネルが形成される酸化物半導体層は、高純度化させることによりＩ型又は実質的にＩ型となった酸化物半導体層である。酸化物半導体層を高純度化させることにより、酸化物半導体層のキャリア濃度を１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満にすることができ、温度変化による特性変化を抑制することができる。また、上記構造にすることにより、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０^−１７Ａ）以下にすること、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０^−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０^−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０^−２１Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１００ｙＡ（１×１０^−２２Ａ）以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態におけるトランジスタのオフ電流の下限値は、約１０^−３０Ａ／μｍであると見積もられる。

さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態における酸化物半導体層を含むトランジスタの一例におけるオフ電流の値の算出例について以下に説明する。

特性評価用回路によるリーク電流測定について、図９を用いて説明する。図９は、特性評価用回路を説明するための図である。

まず、特性評価用回路の回路構成について図９（Ａ）を用いて説明する。図９（Ａ）は、特性評価用回路の回路構成を示す回路図である。

図９（Ａ）に示す特性評価用回路は、複数の測定系８０１を備える。複数の測定系８０１は、互いに並列に接続される。ここでは、一例として８個の測定系８０１が並列に接続される構成とする。複数の測定系８０１を用いることにより、同時に複数の測定を行うことができる。

測定系８０１は、トランジスタ８１１と、トランジスタ８１２と、容量素子８１３と、トランジスタ８１４と、トランジスタ８１５と、を含む。

トランジスタ８１１、トランジスタ８１２、トランジスタ８１４、及びトランジスタ８１５は、Ｎ型の電界効果トランジスタである。

トランジスタ８１１のソース及びドレインの一方には、電圧Ｖ１が入力され、トランジスタ８１１のゲートには、電圧Ｖｅｘｔ＿ａが入力される。トランジスタ８１１は、電荷注入用のトランジスタである。

トランジスタ８１２のソース及びドレインの一方は、トランジスタ８１１のソース及びドレインの他方に接続され、トランジスタ８１２のソース及びドレインの他方には、電圧Ｖ２が入力され、トランジスタ８１２のゲートには、電圧Ｖｅｘｔ＿ｂが入力される。トランジスタ８１２は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流とは、トランジスタのオフ電流を含むリーク電流である。

容量素子８１３の第１の容量電極は、トランジスタ８１１のソース及びドレインの他方に接続され、容量素子８１３の第２の容量電極には、電圧Ｖ２が入力される。なお、ここでは、電圧Ｖ２は、０Ｖである。

トランジスタ８１４のソース及びドレインの一方には、電圧Ｖ３が入力され、トランジスタ８１４のゲートは、トランジスタ８１１のソース及びドレインの他方に接続される。なお、トランジスタ８１４のゲートと、トランジスタ８１１のソース及びドレインの他方、トランジスタ８１２のソース及びドレインの他方、並びに容量素子８１３の第１の電極との接続箇所をノードＡともいう。なお、ここでは、電圧Ｖ３は、５Ｖである。

トランジスタ８１５のソース及びドレインの一方は、トランジスタ８１４のソース及びドレインの他方に接続され、トランジスタ８１５のソース及びドレインの他方には、電圧Ｖ４が入力され、トランジスタ８１５のゲートには、電圧Ｖｅｘｔ＿ｃが入力される。なお、ここでは、電圧Ｖｅｘｔ＿ｃは、０．５Ｖである。

さらに、測定系８０１は、トランジスタ８１４のソース及びドレインの他方と、トランジスタ８１５のソース及びドレインの一方との接続箇所の電圧を出力電圧Ｖｏｕｔとして出力する。

ここでは、トランジスタ８１１の一例として、酸化物半導体層を含み、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝１０μｍのトランジスタを用いる。

また、トランジスタ８１４及びトランジスタ８１５の一例として、酸化物半導体層を含み、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝１００μｍのトランジスタを用いる。

また、トランジスタ８１２の構造について、図９（Ｂ）に示す。図９（Ｂ）は、トランジスタの構造を示す断面模式図である。

図９（Ｂ）に示すように、トランジスタ８１２は、基板９００の上に設けられた導電層９０１と、絶縁層９０２と、絶縁層９０２を介して導電層９０１の上に設けられた酸化物半導体層９０３と、酸化物半導体層９０３に接する導電層９０５及び導電層９０６と、を含む。さらに、トランジスタ８１２は、導電層９０５及び導電層９０６の上に絶縁層９０７及び平坦化層９０８が積層され、導電層９０５及び導電層９０６と、導電層９０１とが重畳せず、幅１μｍのオフセット領域を有する。オフセット領域を設けることにより、寄生容量を低減することができる。さらに、トランジスタ８１２としては、チャネル長Ｌ及びチャネル幅Ｗの異なる６つのトランジスタのサンプル（ＳＭＰともいう）を用いる（表１参照）。

図９（Ａ）に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ状態に保つことができる。

また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク電流評価用トランジスタのチャネル幅Ｗを、電荷注入用のトランジスタのチャネル幅Ｗよりも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評価回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードＡに流れ込むことによるノードＡの電圧変動の影響もない。

次に、図９（Ａ）に示す特性評価回路のリーク電流測定方法について、図９（Ｃ）を用いて説明する。図９（Ｃ）は、図９（Ａ）に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。

図９（Ａ）に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。それぞれの期間における動作について、以下に説明する。

書き込み期間では、電圧Ｖｅｘｔ＿ｂとして、トランジスタ８１２がオフ状態となるような電圧ＶＬ（−３Ｖ）を入力する。また、電圧Ｖ１として、書き込み電圧Ｖｗを入力した後、電圧Ｖｅｘｔ＿ａとして、一定期間トランジスタ８１１がオン状態となるような電圧ＶＨ（５Ｖ）を入力する。これによって、ノードＡに電荷が蓄積され、ノードＡの電圧は、書き込み電圧Ｖｗと同等の値になる。その後、電圧Ｖｅｘｔ＿ａとして、トランジスタ８１１がオフ状態となるような電圧ＶＬを入力する。その後、電圧Ｖ１として、電圧ＶＳＳ（０Ｖ）を入力する。

また、保持期間では、ノードＡが保持する電荷量の変化に起因して生じるノードＡの電圧の変化量の測定を行う。電圧の変化量から、トランジスタ８１２のソース電極とドレイン電極との間を流れる電流値を算出することができる。以上により、ノードＡの電荷の蓄積とノードＡの電圧の変化量の測定とを行うことができる。

このとき、ノードＡの電荷の蓄積及びノードＡの電圧の変化量の測定（蓄積及び測定動作ともいう）を繰り返し行う。まず、第１の蓄積及び測定動作を１５回繰り返し行う。第１の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして５Ｖの電圧を入力し、保持期間に１時間の保持を行う。次に、第２の蓄積及び測定動作を２回繰り返し行う。第２の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして３．５Ｖの電圧を入力し、保持期間に５０時間の保持を行う。次に、第３の蓄積及び測定動作を１回行う。第３の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして４．５Ｖの電圧を入力し、保持期間に１０時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードＡを流れる電流Ｉ_Ａのうち、過渡電流（測定開始後から時間経過とともに減少していく電流成分）を除くことができる。その結果、より高い精度でリーク電流を測定することができる。

一般に、ノードＡの電圧Ｖ_Ａは、出力電圧Ｖｏｕｔの関数として式（１）のように表される。

また、ノードＡの電荷Ｑ_Ａは、ノードＡの電圧Ｖ_Ａ、ノードＡに接続される容量Ｃ_Ａ、定数（ｃｏｎｓｔ）を用いて、式（２）のように表される。ここで、ノードＡに接続される容量Ｃ_Ａは、容量素子８１３の容量と容量素子８１３以外の容量成分の和である。

ノードＡの電流Ｉ_Ａは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流Ｉ_Ａは、式（３）のように表される。

なお、ここでは、一例として、Δｔを約５４０００ｓｅｃとする。このように、ノードＡに接続される容量Ｃ_Ａと、出力電圧Ｖｏｕｔから、リーク電流であるノードＡの電流Ｉ_Ａを求めることができるため、特性評価回路のリーク電流を求めることができる。

次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より算出した特性評価回路のリーク電流の値について、図１０を用いて説明する。

図１０（Ａ）に、一例として、ＳＭＰ４、ＳＭＰ５、及びＳＭＰ６におけるトランジスタの上記測定（第１の蓄積及び測定動作）に係る経過時間ｔｉｍｅと、出力電圧Ｖｏｕｔとの関係を示し、図１０（Ｂ）に、上記測定に係る経過時間ｔｉｍｅと、該測定によって算出された電流Ｉ_Ａとの関係を示す。測定開始後から出力電圧Ｖｏｕｔが変動しており、定常状態に到るためには１０時間以上必要であることがわかる。

また、図１１に、上記測定により得られた値から見積もられたＳＭＰ１乃至ＳＭＰ６におけるノードＡの電圧とリーク電流の関係を示す。図１１では、例えばＳＭＰ４において、ノードＡの電圧が３．０Ｖの場合、リーク電流は２８ｙＡ／μｍである。リーク電流にはトランジスタ８１２のオフ電流も含まれるため、トランジスタ８１２のオフ電流も２８ｙＡ／μｍ以下とみなすことができる。

また、図１２乃至図１４に、８５℃、１２５℃、及び１５０℃における上記測定により見積もられたＳＭＰ１乃至ＳＭＰ６におけるノードＡの電圧とリーク電流の関係を示す。図１２乃至図１４に示すように、１５０℃の場合であっても、リーク電流は、１００ｚＡ／μｍ以下であることがわかる。

以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。また、上記トランジスタのオフ電流は、温度が上昇した場合であっても十分に低いことがわかる。

また、本実施の形態における酸化物半導体層を含むトランジスタの一例における光劣化特性の評価例について以下に説明する。

まず、評価用のトランジスタの構造について図１５を用いて説明する。図１５は、光劣化特性評価用トランジスタの構造を示す断面図である。

図１５（Ａ）に示すトランジスタは、基板９１０の上に設けられた絶縁層４４７と、絶縁層４４７の上に設けられ、ゲートとしての機能を有する導電層９１１と、ゲート絶縁層としての機能を有する絶縁層９１２と、絶縁層９１２を介して導電層９１１に重畳し、チャネル形成層としての機能を有する酸化物半導体層９１３と、酸化物半導体層９１３に接し、ソースとしての機能を有する導電層９１４及びドレインとしての機能を有する導電層９１５と、を含む。さらに、図１５（Ａ）に示すトランジスタは、酸化物半導体層９１３、導電層９１４、及び導電層９１５の上に絶縁層９１８及び絶縁層９１９が積層される。

また、図１５（Ｂ）に示すトランジスタは、図１５（Ａ）に示す構成に加え、絶縁層９１７及び絶縁層９１８を介して酸化物半導体層９１３に重畳し、ゲート（バックゲート電極）としての機能を有する導電層９２０と、を含む。なお、導電層９２０は、導電層９１４に電気的に接続される。

さらに、図１５（Ａ）に示すトランジスタ及び図１５（Ｂ）に示すトランジスタのチャネル長は、３μｍであり、図１５（Ａ）に示すトランジスタ及び図１５（Ｂ）に示すトランジスタのチャネル幅は、２０μｍである。

次に、図１５に示すトランジスタの作製方法について説明する。

まず、基板９１０を準備する。

次に、基板９１０の上に、ＣＶＤ法により窒化シリコン膜（厚さ２００ｎｍ）及び酸化窒化シリコン膜（厚さ４００ｎｍ）の積層膜を形成することにより、絶縁層９４７を形成する。

次に、絶縁層９４７の上に、スパッタリング法により窒化タンタル膜（厚さ３０ｎｍ）及びタングステン膜（厚さ１００ｎｍ）の積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層９１１を形成する。

次に、導電層９１１の上に、高密度プラズマＣＶＤ法により酸化窒化シリコン膜（厚さ３０ｎｍ）を形成することにより、絶縁層９１２を形成する。

次に、絶縁層９１２の上に、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いて、酸化物半導体膜（厚さ３０ｎｍ）を形成し、該酸化物半導体膜を選択的にエッチングすることにより、酸化物半導体層９１３を形成する。

次に、窒素雰囲気下、４５０℃で６０分間加熱処理を行うことにより、第１の加熱処理を行う。

次に、酸化物半導体層９１３の上に、スパッタリング法によりチタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層９１４及び導電層９１５を形成する。

次に、窒素雰囲気下、３００℃で６０分間加熱処理を行うことにより、第２の加熱処理を行う。

次に、酸化物半導体層９１３、導電層９１４、及び導電層９１５の上に、スパッタリング法により酸化シリコン膜を形成することにより、絶縁層９１７を形成する。

次に、絶縁層９１７の上に、ポリイミド樹脂膜（厚さ１．５μｍ）を形成することにより、絶縁層９１８を形成する。

次に、窒素雰囲気下、２５０℃で６０分間加熱処理を行うことにより、第３の加熱処理を行う。

次に、図１５（Ａ）に示すトランジスタを作製する場合には、絶縁層９１８の上に、ポリイミド樹脂膜（厚さ２．０μｍ）を形成することにより、絶縁層９１９を形成する。

また、図１５（Ｂ）に示すトランジスタを作製する場合には、まず、絶縁層９１８の上に、スパッタリング法により、チタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層９２０を形成する。さらに、絶縁層９１８及び導電層９２０の上に、ポリイミド樹脂膜（厚さ２．０μｍ）を形成することにより、絶縁層９１９を形成する。以上が図１５に示すトランジスタの作製方法である。

次に、図１５（Ａ）及び図１５（Ｂ）に示すトランジスタの光負バイアス試験の結果について説明する。

なお、光負バイアス試験とは、加速試験の一種であり、特に、光負バイアス試験におけるトランジスタのＶｔｈの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Ｖｔｈの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるＶｔｈの変化量は、１Ｖ以下が好ましく、０．５Ｖ以下がさらに好ましい。

具体的には、光負バイアス試験では、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース電極及びドレイン電極を同電位とし、光を照射しながら、ゲート電極にソース電極及びドレイン電極よりも低い電位を一定時間印加する。

光負バイアス試験における、トランジスタの劣化に起因するストレスの強度は、光照射条件、基板温度、ゲート絶縁層に加えられる電界強度、及び電圧印加時間により決定することができる。ゲート絶縁層に加えられる電界強度は、ゲート電極と、ソース電極及びドレイン電極の電位差をゲート絶縁層の厚さで除して決定される。

また、光が照射されている環境下において、ソース電極及びドレイン電極の電位よりも高い電位をゲート電極に印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が顕著に起きやすい。

光負バイアス試験を行う前に、まず、図１５（Ａ）及び図１５（Ｂ）に示すそれぞれのトランジスタの初期特性を測定した。本実施の形態では、基板９１０の温度を室温（２５℃）とし、導電層９１４及び導電層９１５の間の電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、導電層９１１及び導電層９１４の間の電圧（以下、ゲート電圧またはＶｇという）を−５Ｖ〜＋５Ｖまで変化させたときに、導電層９１４及び導電層９１５の間に流れる電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。

さらに、光負バイアス試験として、トランジスタが形成されている基板９１０の温度（基板温度）を２５℃に維持し、導電層９１４及び導電層９１５の電圧を同じにし、絶縁層９１２に印加される電界強度を２ＭＶ／ｃｍとし、導電層９１１に負の電圧を印加し、絶縁層９１９側から光を照射しながら１時間保持する。なお、導電層９１１に印加する電圧を−６Ｖとする。また、導電層９１４及び導電層９１５の電圧を０Ｖとする。また、朝日分光株式会社製キセノン光源「ＭＡＸ−３０２」を用いて、ピーク波長４００ｎｍ（半値幅１０ｎｍ）、放射照度３２６μＷ／ｃｍ^２の条件で光を照射する。さらに、電圧の印加を終了し、光の照射したまま、初期特性の測定と同じ条件で初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光負バイアス試験後のＶｇ−Ｉｄ特性を評価する。

ここで、本実施の形態の光負バイアス試験におけるＶｔｈの定義について図１６を例示して説明する。図１６の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線９２１は、Ｖｇ−Ｉｄ特性におけるＩｄの値を平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。

まず、測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線９２１）を求める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点の接線９２４を求める。次に、接線９２４を延伸し、接線９２４上でＩｄが０Ａとなる時のＶｇ、すなわち接線９２４のゲート電圧軸切片９２５の値をＶｔｈとして定義する。

上記光負バイアス試験前後における、図１５（Ａ）に示すトランジスタ及び図１５（Ｂ）に示すトランジスタのＶｇ−Ｉｄ特性を図１７に示す。

図１７（Ａ）は、図１５（Ａ）に示すトランジスタのＶｇ−Ｉｄ特性を示す図である。図１７（Ａ）の特性曲線９３１に示すように、光負バイアス試験前の図１５（Ａ）に示すトランジスタのＶｔｈは、１．０１Ｖであり、図１７（Ａ）の特性曲線９３２に示すように、光負バイアス試験後の図１５（Ａ）に示すトランジスタのＶｔｈは、０．４４Ｖである。

図１７（Ｂ）は、図１５（Ｂ）に示すトランジスタのＶｇ−Ｉｄ特性を示す図である。また、図１７（Ｃ）は、図１７（Ｂ）中の部位９４５を拡大した図である。図１７（Ｂ）の特性曲線９４１に示すように、光負バイアス試験前の図１５（Ｂ）に示すトランジスタのＶｔｈは、１．１６Ｖであり、図１７（Ｂ）の特性曲線９４２に示すように、光負バイアス試験後の図１５（Ｂ）に示すトランジスタのＶｔｈは、１．１０Ｖである。

また、図１７（Ａ）において、光負バイアス試験後の図１５（Ａ）に示すトランジスタのＶｔｈは、光負バイアス試験前の図１５（Ａ）に示すトランジスタのＶｔｈに比べてマイナス方向に０．５７Ｖ変化しており、図１７（Ｂ）において、光負バイアス試験後の図１５（Ｂ）に示すトランジスタのＶｔｈは、光負バイアス試験前の図１５（Ｂ）に示すトランジスタのＶｔｈに比べてマイナス方向に０．０６Ｖ変化している。よって、図１５（Ａ）に示すトランジスタ及び図１５（Ｂ）に示すトランジスタの両方とも、Ｖｔｈの変化量は１Ｖ以下であり、信頼性が高いトランジスタであることがわかる。また、図１５（Ｂ）に示す導電層９２０を設けたトランジスタは、Ｖｔｈの変化量が０．１Ｖ以下であり、図１５（Ａ）に示すトランジスタよりもさらに信頼性が高いことがわかる。

上記実施の形態の入出力装置は、光が入射することによりデータを入力するものである。よって、上記実施の形態の入出力装置におけるトランジスタとして上記酸化物半導体層を含むトランジスタを用いることにより、入出力装置の信頼性を向上させることができる。

（実施の形態７）
本実施の形態では、上記実施の形態における入出力装置の構造例について説明する。

本実施の形態における入出力装置は、トランジスタなどの半導体素子が設けられた第１の基板（アクティブマトリクス基板）と、第２の基板と、第１の基板及び第２の基板の間に設けられた液晶層と、を含む。

まず、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例について、図１８及び図１９を用いて説明する。図１８及び図１９は、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例を示す図であり、図１８（Ａ）は、平面模式図であり、図１８（Ｂ）は、図１８（Ａ）における線分Ａ−Ｂの断面模式図であり、図１９（Ａ）は、平面模式図であり、図１９（Ｂ）は、図１９（Ａ）における線分Ｃ−Ｄの断面模式図である。なお、図１９では、光検出回路の一例として、図５（Ａ）に示す構成に光検出制御トランジスタ（図５（Ｂ）に示すトランジスタ１３４）を加えた構成の光検出回路を用いる場合を示す。また、図１８及び図１９では、トランジスタの一例として図７（Ａ）を用いて説明した構造のトランジスタを用いる場合を示す。

図１８及び図１９に示すアクティブマトリクス基板は、基板５００と、導電層５０１ａ乃至導電層５０１ｈと、絶縁層５０２と、半導体層５０３ａ乃至半導体層５０３ｄと、導電層５０４ａ乃至導電層５０４ｋと、絶縁層５０５と、半導体層５０６と、半導体層５０７と、半導体層５０８と、絶縁層５０９と、導電層５１０ａと、導電層５１０ｂと、を含む。

導電層５０１ａ乃至導電層５０１ｈのそれぞれは、基板５００の一平面に設けられる。

導電層５０１ａは、表示回路における表示選択トランジスタのゲートとしての機能を有する。

導電層５０１ｂは、表示回路における保持容量の第１の容量電極としての機能を有する。なお、容量素子（保持容量）の第１の容量電極としての機能を有する層を第１の容量電極ともいう。

導電層５０１ｃは、電圧Ｖｂが入力される配線としての機能を有する。なお、配線としての機能を有する層を配線ともいう。

導電層５０１ｄは、光検出回路における光検出制御トランジスタのゲートとしての機能を有する。

導電層５０１ｅは、光検出制御信号が入力される信号線としての機能を有する。なお、信号線としての機能を有する層を信号線ともいう。

導電層５０１ｆは、光検出回路における出力選択トランジスタのゲートとしての機能を有する。

導電層５０１ｇは、光検出回路における増幅トランジスタのゲートとしての機能を有する。

絶縁層５０２は、導電層５０１ａ乃至導電層５０１ｈを介して基板５００の一平面に設けられる。

絶縁層５０２は、表示回路における表示選択トランジスタのゲート絶縁層、表示回路における保持容量の誘電体層、光検出回路における光検出制御トランジスタのゲート絶縁層、光検出回路における増幅トランジスタのゲート絶縁層、及び光検出回路における出力選択トランジスタのゲート絶縁層としての機能を有する。

半導体層５０３ａは、絶縁層５０２を介して導電層５０１ａに重畳する。半導体層５０３ａは、表示回路における表示選択トランジスタのチャネル形成層としての機能を有する。

半導体層５０３ｂは、絶縁層５０２を介して導電層５０１ｄに重畳する。半導体層５０３ｂは、光検出回路における光検出制御トランジスタのチャネル形成層としての機能を有する。

半導体層５０３ｃは、絶縁層５０２を介して導電層５０１ｆに重畳する。半導体層５０３ｃは、光検出回路における出力選択トランジスタのチャネル形成層としての機能を有する。

半導体層５０３ｄは、絶縁層５０２を介して導電層５０１ｇに重畳する。半導体層５０３ｄは、光検出回路における増幅トランジスタのチャネル形成層としての機能を有する。

導電層５０４ａは、半導体層５０３ａに電気的に接続される。導電層５０４ａは、表示回路における表示選択トランジスタのソース及びドレインの一方としての機能を有する。

導電層５０４ｂは、導電層５０１ｂ及び半導体層５０３ａに電気的に接続される。導電層５０４ｂは、表示回路における表示選択トランジスタのソース及びドレインの他方としての機能を有する。

導電層５０４ｃは、絶縁層５０２を介して導電層５０１ｂに重畳する。導電層５０４ｃは、表示回路における保持容量の第２の容量電極としての機能を有する。

導電層５０４ｄは、絶縁層５０２を貫通する開口部において導電層５０１ｃに電気的に接続される。導電層５０４ｄは、光検出回路における光電変換素子の第１の電流端子及び第２の電流端子の一方としての機能を有する。

導電層５０４ｅは、半導体層５０３ｂに電気的に接続される。導電層５０４ｅは、光検出回路における光検出制御トランジスタのソース及びドレインの一方としての機能を有する。

導電層５０４ｆは、半導体層５０３ｂに電気的に接続され、且つ絶縁層５０２を貫通する開口部において導電層５０１ｇに電気的に接続される。導電層５０４ｆは、光検出回路における光検出制御トランジスタのソース及びドレインの他方としての機能を有する。

導電層５０４ｇは、絶縁層５０２を貫通する開口部において導電層５０１ｄ及び導電層５０１ｅに電気的に接続される。導電層５０４ｇは、光検出制御信号が入力される信号線としての機能を有する。

導電層５０４ｈは、半導体層５０３ｃに電気的に接続される。導電層５０４ｈは、光検出回路における出力選択トランジスタのソース及びドレインの一方としての機能を有する。

導電層５０４ｉは、半導体層５０３ｃ及び半導体層５０３ｄに電気的に接続される。導電層５０４ｉは、光検出回路における出力選択トランジスタのソース及びドレインの他方、並びに光検出回路における増幅トランジスタのソース及びドレインの一方としての機能を有する。

導電層５０４ｊは、半導体層５０３ｄに電気的に接続され、絶縁層５０２を貫通する開口部において導電層５０１ｈに電気的に接続される。導電層５０４ｊは、光検出回路における増幅トランジスタのソース及びドレインの他方としての機能を有する。

導電層５０４ｋは、絶縁層５０２を貫通する開口部において導電層５０１ｈに電気的に接続される。導電層５０４ｋは、電圧Ｖａ又は電圧Ｖｂが入力される配線としての機能を有する。

絶縁層５０５は、導電層５０４ａ乃至導電層５０４ｋを介して半導体層５０３ａ乃至半導体層５０３ｄに接する。

半導体層５０６は、絶縁層５０５を貫通して設けられた開口部において導電層５０４ｄに電気的に接続される。

半導体層５０７は、半導体層５０６に接する。

半導体層５０８は、半導体層５０７に接する。

絶縁層５０９は、絶縁層５０５、半導体層５０６、半導体層５０７、及び半導体層５０８に重畳する。絶縁層５０９は、表示回路及び光検出回路における平坦化絶縁層としての機能を有する。なお、必ずしも絶縁層５０９を設けなくてもよい。

導電層５１０ａは、絶縁層５０５及び絶縁層５０９を貫通する開口部において導電層５０４ｂに電気的に接続される。また、導電層５１０ａを、導電層５０１ａに重畳させることにより、光漏れを防止することができる。導電層５１０ａは、表示回路における表示素子の画素電極としての機能を有する。なお、画素電極としての機能を有する層を画素電極ともいう。

導電層５１０ｂは、絶縁層５０５及び絶縁層５０９を貫通する開口部において導電層５０４ｅに電気的に接続され、絶縁層５０５及び絶縁層５０９を貫通する開口部において半導体層５０８に電気的に接続される。

さらに、本実施の形態における入出力装置の構造例について、図２０及び図２１を用いて説明する。図２０及び図２１は、図１８及び図１９に示すアクティブマトリクス基板を用いた入出力装置の構造例を示す図であり、図２０（Ａ）は、平面模式図であり、図２０（Ｂ）は、図２０（Ａ）における線分Ａ−Ｂの断面模式図であり、図２１（Ａ）は、平面模式図であり、図２１（Ｂ）は、図２１（Ａ）における線分Ｃ−Ｄの断面模式図である。なお、一例として光電変換素子をフォトダイオードとし、表示素子を液晶素子とする。

図２０及び図２１に示す入出力装置は、図１８及び図１９に示すアクティブマトリクス基板に加え、基板５１２と、遮光層５１３と、絶縁層５１６と、導電層５１７と、液晶層５１８と、を含む。なお、図２０（Ａ）及び図２１（Ａ）では、便宜のため、導電層５１７を省略する。

遮光層５１３は、基板５１２の一平面の一部に設けられる。例えば遮光層５１３は、トランジスタ及び光電変換素子が形成された部分を除く基板５１２の一平面に設けられる。

絶縁層５１６は、遮光層５１３を介して基板５１２の一平面に設けられる。

導電層５１７は、基板５１２の一平面に設けられる。導電層５１７は、表示回路における共通電極としての機能を有する。なお、光検出回路において、必ずしも導電層５１７が設けられなくてもよい。

液晶層５１８は、導電層５１０ａ及び導電層５１７の間に設けられ、絶縁層５０９を介して半導体層５０８に重畳する。

なお、導電層５１０ａ、液晶層５１８、及び導電層５１７は、表示回路における表示素子としての機能を有する。

さらに、図２０及び図２１に示す入出力装置の各構成要素について説明する。

基板５００及び基板５１２としては、図７（Ａ）における基板４００ａに適用可能な基板を用いることができる。

導電層５０１ａ乃至導電層５０１ｈとしては、図７（Ａ）における導電層４０１ａに適用可能な材料の層を用いることができる。また、導電層４０１ａに適用可能な材料の層を積層して導電層５０１ａ乃至導電層５０１ｈを構成してもよい。

絶縁層５０２としては、図７（Ａ）における絶縁層４０２ａに適用可能な材料の層を用いることができる。また、絶縁層４０２ａに適用可能な材料の層を積層して絶縁層５０２を構成してもよい。

半導体層５０３ａ乃至半導体層５０３ｄとしては、図７（Ａ）に示す酸化物半導体層４０３ａに適用可能な材料の層を用いることができる。

導電層５０４ａ乃至導電層５０４ｋとしては、図７（Ａ）における導電層４０５ａ又は導電層４０６ａに適用可能な材料の層を用いることができる。また、導電層４０５ａ又は導電層４０６ａに適用可能な材料の層を積層して導電層５０４ａ乃至導電層５０４ｋを構成してもよい。

絶縁層５０５としては、図７（Ａ）における絶縁層４０７ａに適用可能な材料の層を用いることができる。また、絶縁層４０７ａに適用可能な層を積層して絶縁層５０５を構成してもよい。

半導体層５０６は、一導電型（Ｐ型及びＮ型の一方）の半導体層である。半導体層５０６としては、例えばシリコンを含有する半導体層を用いることができる。

半導体層５０７は、半導体層５０６より抵抗の高い半導体層である。半導体層５０７としては、例えばシリコンを含有する半導体層を用いることができる。

半導体層５０８は、半導体層５０６とは異なる導電型（Ｐ型及びＮ型の他方）の半導体層である。半導体層５０８としては、例えばシリコンを含有する半導体層を用いることができる。

絶縁層５０９及び絶縁層５１６としては、例えばポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また絶縁層５０９としては、低誘電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。

導電層５１０ａ、導電層５１０ｂ、及び導電層５１７としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物（ＩＺＯ：ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅともいう）、酸化インジウムに酸化珪素（ＳｉＯ_２）を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。

また、導電層５１０ａ、導電層５１０ｂ、及び導電層５１７は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することもできる。導電性組成物を用いて形成した導電層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。

遮光層５１３としては、例えば金属材料の層を用いることができる。

液晶層５１８としては、例えばＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いることができる。なお、液晶層５１８として、導電層５１０ｃ及び導電層５１７に印加される電圧が０Ｖのときに光を透過する液晶を用いることが好ましい。

図１８乃至図２１を用いて説明したように、本実施の形態における入出力装置の構造例は、トランジスタ、画素電極、及び光電変換素子を含むアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。上記構造にすることにより、同一工程により同一基板上に表示回路及び光検出回路を作製することができるため、製造コストを低減することができる。

また、図１８乃至図２１を用いて説明したように、本実施の形態における入出力装置の構造例は、光を透過させる必要がある部分を除き、遮光層が設けられた構造である。上記構造にすることにより、例えばアクティブマトリクス基板に設けられたトランジスタへの光の入射を抑制することができるため、光によるトランジスタの電気的特性（例えば閾値電圧など）の変動を抑制することができ、入出力装置の信頼性を向上させることができる。

また、本実施の形態における入出力装置において、表示回路及び光検出回路と同一基板上に表示選択信号出力回路及び出力選択回路などの回路を設けてもよい。このとき、表示選択信号出力回路及び出力選択回路などの回路のトランジスタの構造を、表示回路及び光検出回路におけるトランジスタの構造と同じにしてもよい。

（実施の形態８）
本実施の形態では、上記実施の形態における入出力装置を備えた電子機器の例について説明する。

本実施の形態における電子機器の構成例について、図２２（Ａ）乃至図２２（Ｄ）を用いて説明する。図２２（Ａ）乃至図２２（Ｄ）は、本実施の形態における電子機器の構成例を示す模式図である。

図２２（Ａ）に示す電子機器は、携帯型情報端末の例である。図２２（Ａ）に示す情報端末は、筐体１００１ａと、筐体１００１ａに設けられた入出力部１００２ａと、を具備する。

なお、筐体１００１ａの側面１００３ａに外部機器に接続させるための接続端子、及び図２２（Ａ）に示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい。

図２２（Ａ）に示す携帯型情報端末は、筐体１００１ａの中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、外部機器との信号の送受信を行うアンテナと、を備える。

図２２（Ａ）に示す携帯型情報端末は、例えば電話機、電子書籍、及び遊技機の一つ又は複数としての機能を有する。

図２２（Ｂ）に示す電子機器は、折り畳み式の携帯型情報端末の例である。図２２（Ｂ）に示す携帯型情報端末は、筐体１００１ｂと、筐体１００１ｂに設けられた入出力部１００２ｂと、筐体１００４と、筐体１００４に設けられた入出力部１００５と、筐体１００１ｂ及び筐体１００４を接続する軸部１００６と、を具備する。

また、図２２（Ｂ）に示す携帯型情報端末では、軸部１００６により筐体１００１ｂ又は筐体１００４を動かすことにより、筐体１００１ｂを筐体１００４に重畳させることができる。

なお、筐体１００１ｂの側面１００３ｂ又は筐体１００４の側面１００７に外部機器に接続させるための接続端子、及び図２２（Ｂ）に示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい。

また、入出力部１００２ｂ及び入出力部１００５に、互いに異なる画像又は一続きの画像を表示させてもよい。なお、入出力部１００５を必ずしも設けなくてもよく、入出力部１００５の代わりに、入力装置であるキーボードを設けてもよい。

図２２（Ｂ）に示す携帯型情報端末は、筐体１００１ｂ又は筐体１００４の中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、を備える。また、図２２（Ｂ）に示す携帯型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。

図２２（Ｂ）に示す携帯型情報端末は、例えば電話機、電子書籍、及び遊技機の一つ又は複数としての機能を有する。

図２２（Ｃ）に示す電子機器は、設置型情報端末の例である。図２２（Ｃ）に示す設置型情報端末は、筐体１００１ｃと、筐体１００１ｃに設けられた入出力部１００２ｃと、を具備する。

なお、入出力部１００２ｃを、筐体１００１ｃにおける甲板部１００８に設けることもできる。

また、図２２（Ｃ）に示す設置型情報端末は、筐体１００１ｃの中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、を備える。また、図２２（Ｃ）に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。

さらに、図２２（Ｃ）に示す設置型情報端末における筐体１００１ｃの側面１００３ｃに券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい。

図２２（Ｃ）に示す設置型情報端末は、例えば現金自動預け払い機や券などの注文をするための情報通信端末（マルチメディアステーションともいう）又は遊技機としての機能を有する。

図２２（Ｄ）は、設置型情報端末の例である。図２２（Ｄ）に示す設置型情報端末は、筐体１００１ｄと、筐体１００１ｄに設けられた入出力部１００２ｄと、を具備する。なお、筐体１００１ｄを支持する支持台を設けてもよい。

なお、図２２（Ａ）乃至図２２（Ｃ）に示す電子機器を、それぞれの筐体に設けられたボタンを具備する構成にすることもできる。上記ボタンにより、例えば電子機器を操作することもできる。

図２２（Ｄ）に示す設置型情報端末は、例えばデジタルフォトフレーム、モニタ、又はテレビジョン装置としての機能を有する。

上記実施の形態の入出力装置は、例えば電子機器の入出力部として用いられ、例えば図２２（Ａ）乃至図２２（Ｄ）に示す入出力部１００２ａ乃至入出力部１００２ｄとして用いられる。また、図２２（Ｂ）に示す入出力部１００５として上記実施の形態の入出力装置を用いてもよい。

図２２を用いて説明したように、本実施の形態における電子機器の一例は、上記実施の形態における入出力装置が用いられた入出力部を具備する構成である。上記構成にすることにより、例えば指又はペンを用いて電子機器の操作又は電子機器への情報の入力を行うことができる。

また、本実施の形態における電子機器の一例では、筐体に、入出力部、入射する照度に応じて電源電圧を生成する光電変換部、及び入出力装置を操作する操作部のいずれか一つ又は複数を設けてもよい。例えば光電変換部を設けることにより、外部電源が不要となるため、外部電源が無い場所であっても、上記電子機器を長時間使用することができる。

１０１入出力部
１０１ａ表示回路駆動部
１０１ｂ光検出回路駆動部
１０１ｃ画素部
１０２データ処理部
１１１表示選択信号出力回路
１１２表示データ信号出力回路
１１３ａ光検出リセット信号出力回路
１１３ｂ出力選択信号出力回路
１１４ライトユニット
１１４ａライトユニット
１１４ｂライトユニット
１１５ｄ表示回路
１１５ｐ光検出回路
１１５画素部
１１６回路
１２１記憶部
１２２差分データ生成部
１２３座標検出部
１２４プログラム実行部
１２５表示データ生成部
１３１ａ光電変換素子
１３１ｂ光電変換素子
１３１ｃ光電変換素子
１３２ａトランジスタ
１３２ｂトランジスタ
１３２ｃトランジスタ
１３３ａトランジスタ
１３３ｂトランジスタ
１３３ｃトランジスタ
１３４トランジスタ
１３５トランジスタ
１３６容量素子
１４１発光ダイオード
１４２発光ダイオード
１５１ａトランジスタ
１５１ｂトランジスタ
１５２ａ液晶素子
１５２ｂ液晶素子
１５３ａ容量素子
１５３ｂ容量素子
１５４容量素子
１５５トランジスタ
１５６トランジスタ
１６１画素部
１６２ａ被読み取り物
１６２ｂ被読み取り物
１６３ボタン画像
１６４画像
２１１メモリ制御回路
２１２ａ単位記憶回路
２１２ｂ単位記憶回路
２１２ｃ単位記憶回路
２１２ｄ単位記憶回路
２２１メモリデータ出力選択回路
２２２差分演算回路
３０１アドレス信号生成回路
３０２メモリ用信号生成回路
３１１加算回路
３１２マルチプレクサ
３２１ａＮＯＴゲート
３２１ｂＮＯＴゲート
３２２ａＡＮＤゲート
３２２ｂＡＮＤゲート
３２２ｃＡＮＤゲート
３２２ｄＡＮＤゲート
３２３ａＮＯＴゲート
３２３ｂＮＯＴゲート
３２３ｃＮＯＴゲート
３２３ｄＮＯＴゲート
４００ａ基板
４００ｂ基板
４００ｃ基板
４０１ａ導電層
４０１ｂ導電層
４０１ｃ導電層
４０２ａ絶縁層
４０２ｂ絶縁層
４０２ｃ絶縁層
４０３ａ酸化物半導体層
４０３ｂ酸化物半導体層
４０３ｃ酸化物半導体層
４０５ａ導電層
４０５ｂ導電層
４０５ｃ導電層
４０６ａ導電層
４０６ｂ導電層
４０６ｃ導電層
４０７ａ絶縁層
４０７ｂ絶縁層
４０８ａ導電層
４０８ｂ導電層
４４７絶縁層
５００基板
５０１ａ導電層
５０１ｂ導電層
５０１ｃ導電層
５０１ｄ導電層
５０１ｅ導電層
５０１ｆ導電層
５０１ｇ導電層
５０１ｈ導電層
５０２絶縁層
５０３ａ半導体層
５０３ｂ半導体層
５０３ｃ半導体層
５０３ｄ半導体層
５０４ａ導電層
５０４ｂ導電層
５０４ｃ導電層
５０４ｄ導電層
５０４ｅ導電層
５０４ｆ導電層
５０４ｇ導電層
５０４ｈ導電層
５０４ｉ導電層
５０４ｊ導電層
５０４ｋ導電層
５０５絶縁層
５０６半導体層
５０７半導体層
５０８半導体層
５０９絶縁層
５１０ａ導電層
５１０ｂ導電層
５１０ｃ導電層
５１２基板
５１３遮光層
５１６絶縁層
５１７導電層
５１８液晶層
８０１測定系
８１１トランジスタ
８１２トランジスタ
８１３容量素子
８１４トランジスタ
８１５トランジスタ
９００基板
９０１導電層
９０２絶縁層
９０３酸化物半導体層
９０５導電層
９０６導電層
９０７絶縁層
９０８平坦化層
９１０基板
９１１導電層
９１２絶縁層
９１３酸化物半導体層
９１４導電層
９１５導電層
９１７絶縁層
９１８絶縁層
９１９絶縁層
９２０導電層
９２１曲線
９２４接線
９２５ゲート電圧軸切片
９３１特性曲線
９３２特性曲線
９４１特性曲線
９４２特性曲線
９４５部位
９４７絶縁層
１００１ａ筐体
１００１ｂ筐体
１００１ｃ筐体
１００１ｄ筐体
１００２ａ入出力部
１００２ｂ入出力部
１００２ｃ入出力部
１００２ｄ入出力部
１００３ａ側面
１００３ｂ側面
１００３ｃ側面
１００４筐体
１００５入出力部
１００６軸部
１００７側面
１００８甲板部

Claims

ライトユニットと、表示回路と、光検出回路と、を有し、
前記ライトユニットは、第１の発光ダイオードと、第２の発光ダイオードと、を有し、
前記第１の発光ダイオードは、赤外線領域の波長を有する光を発する機能を有し、
前記第２の発光ダイオードは、可視光領域の波長を有する光を発する機能を有し、
前記表示回路と、前記光検出回路とは、前記ライトユニットに重畳し、
前記表示回路は、入力される画像データに応じた画像表示を行う機能を有し、
前記光検出回路は、入射する光の照度に応じたデータを生成する機能を有する装置であって、
前記第１の発光ダイオードから発せられる光と、前記第２の発光ダイオードから発せられる光との両方を、前記光検出回路に入射させ、前記光検出回路において第１のデータを生成する機能と、
前記第１の発光ダイオードから発せられる光を前記光検出回路に入射させ、前記第２の発光ダイオードから発せられる光を前記光検出回路に入射させず、前記光検出回路において第２のデータを生成する機能と、
前記第１のデータと、前記第２のデータと、の差分データを生成する機能と、
前記差分データを用いて前記画像データを生成する機能と、を有することを特徴とする装置。