JP5716948B2

JP5716948B2 - 半導体素子搭載用パッケージ基板の製造方法

Info

Publication number: JP5716948B2
Application number: JP2010218900A
Authority: JP
Inventors: 田村　匡史; 匡史田村; 学杉林; 邦司鈴木; 清男服部
Original assignee: Hitachi Chemical Co Ltd; Showa Denko Materials Co Ltd; Resonac Corp
Current assignee: Resonac Corp
Priority date: 2010-09-29
Filing date: 2010-09-29
Publication date: 2015-05-13
Anticipated expiration: 2030-09-29
Also published as: JP2012074576A

Description

本発明は、高密度化が可能な半導体素子搭載用パッケージ基板の製造方法に関する。

電子部品の小型化や高密度化に伴い、システム化された半導体素子搭載用パッケージ基板（以下、「パッケージ基板」ということがある。」が求められている。ＳｉＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）に代表されるＰｏＰ（ＰａｃｋａｇｅｏｎＰａｃｋａｇｅ）では、近年、一つのパッケージ基板に半導体素子を複数積み重ねたパッケージが主流となってきている。これに伴い、ＰｏＰ用のパッケージ基板では、半導体素子との接続端子を高密度に配置する必要が生じ、外層回路の微細化が要求されている。

また、半導体素子とパッケージ基板の接続端子との電気的接続は、フリップチップ接続やワイヤーボンディング接続が用いられるが、接続端子が微細になるほど接続信頼性の確保が困難になる傾向がある。具体的には、はんだを用いるフリップチップ接続では、接続端子の表面と側面が露出していると、接続端子の側面にはんだが回りこむことによって、接続端子間が短絡する場合があるため、接続端子が絶縁層に埋め込まれ、接続端子と絶縁層とが平坦であることが要求される。一方で、ワイヤーボンディング接続では下地めっきとしてのニッケルめっきがある程度の厚みを有することが要求されている。しかし、下地めっきとしてのニッケルめっきの厚みを満足すると、接続端子が厚くなり、絶縁層の表面に対して平坦性が失われることになる。このため、フリップチップ接続とワイヤーボンド接続が混在するパッケージ基板では、これら両者の接続信頼性を満足するのが困難となっており、接続端子の微細化とともに、接続端子と絶縁層との平坦性及び下地めっき厚みの確保が要求されている。

微細な外層回路を形成する方法として、厚さが２μｍ程度の薄い銅箔を備えた絶縁基材に層間接続孔を設け、薄い銅箔上及び層間接続孔内に厚さ０．１μｍ程度の薄付け無電解銅めっきを行い、その上にめっきレジストを形成して外層回路となる部分をパターン電気めっきで厚付けした後、めっきレジストを除去し、全面をエッチングすることによって、パターン電気めっきしていない部分のみ（即ち、導体の薄い部分のみ）を除去して外層回路を形成する方法がある（特許文献１）。

また、外層回路と絶縁層との平坦性を得る方法として、物理的に剥離可能なキャリア銅箔付きの極薄銅箔（厚さ１〜５μｍ）面に絶縁樹脂を設けて支持基板を形成し、この支持基板の極薄銅箔上にパターン銅めっきにより外層回路となる導体パターンを形成し、その上に絶縁樹脂や層間接続を形成した後、キャリア銅箔を含む支持基板を物理的に剥離し、さらに極薄銅箔をエッチングにより除去することで微細な外層回路を形成する方法がある（特許文献２）。

さらに、外層回路と絶縁層との平坦性を得る方法として、キャリア膜の中間膜の表面に所定パターンの配線膜を形成し、配線膜の表面にパターンめっきにより導電性ピラーを形成し、層間絶縁膜を形成した配線部材を２つ用意し、導電性ピラーの先端面どうしが接するように積層一体化し、中間膜をエッチングストップ層としてキャリア膜をエッチング除去し、さらに中間膜をエッチングにより除去することで配線を形成する方法がある（特許文献３）。

特開２００４−１４０１７６号公報特開２００５−１０１１３７号公報特開２００６−１３５２７７号公報

しかしながら、特許文献１の方法では、パターン電気銅めっきの給電層として、絶縁基材上に設けられた薄い銅箔と薄付け無電解銅めっきとを用いるため、パターン電気めっき後に全面をエッチングする際には、給電層（薄い銅箔と薄付け無電解銅めっきとを合わせた層）の厚さ分のエッチングが必要になる。このエッチングによって給電層を除去する際に、アンダーカットが生じる傾向がある。このため、形成される外層回路と絶縁基材との実質的な密着幅が減少し、例えばライン／スペースが１５μｍ／１５μｍ以下レベルの微細な外層回路の形成は難しい。また、外層回路がその厚み分だけ絶縁基材より出っ張っており、外層回路と絶縁基材との平坦性を満足できない問題があった。

また、特許文献２の方法では、キャリア銅箔付きの極薄銅箔（厚さ１〜５μｍ）面に絶縁樹脂を積層して支持基板を形成する際、支持基板の表面側に露出した極薄銅箔の表面に絶縁樹脂の樹脂粉が付着することがあり、この極薄銅箔に付着した樹脂粉が、極薄銅箔を加工して微細な外層回路を形成する際に、歩留まり低下の要因になる可能性がある。また、外層回路は絶縁層に埋め込まれてはいるが、外層回路上にワイヤボンディング用の下地ニッケルめっきと金めっきを行うと、これらの厚みだけ絶縁層より外層回路が出っ張るため、外層回路と絶縁基材との平坦性が十分ではない問題があった。

また、特許文献３の方法は、中間膜をエッチングストップ層としてキャリア膜をエッチング除去し、さらに中間膜をエッチングにより除去するが、エッチングストップ層にピンホール等の欠陥が生じ易いため歩留まりが低下する可能性があり、またエッチングを２段階に行うため、形成された外層回路の表面の凹凸が増大し、半導体素子との接続信頼性が低下する可能性がある。また、引用文献２と同様に、ワイヤボンディング用の下地ニッケルめっきと金めっきの厚みだけ、絶縁層より外層回路が出っ張るため、やはり外層回路と絶縁基材との平坦性が十分ではない問題があった。

本発明は、上記問題点に鑑みなされたものであり、アンダーカットが生じ難いことにより微細で密着力のある外層回路が形成可能であり、絶縁層と積層する際の樹脂粉の付着を抑制することにより歩留まり向上が可能であり、外層回路が絶縁層に対して平坦でかつ表面に貴金属めっきを備えていることにより半導体素子との接続信頼性を確保可能な半導体素子搭載用パッケージ基板の製造方法を提供する。

本発明は、以下のものに関する。
（１）第１キャリア金属箔と第２キャリア金属箔とベース金属箔とをこの順に積層し、前記第１キャリア金属箔と第２キャリア金属箔との間及び前記第２キャリア金属箔とベース金属箔との間のそれぞれに剥離層を設けた多層金属箔を準備し、この多層金属箔のベース金属箔側と基材とを積層してコア基板を形成する工程と、前記多層金属箔の第１キャリア金属箔と第２キャリア金属箔との界面で、第１キャリア金属箔を物理的に剥離する工程と、前記コア基板に残った第２キャリア金属箔上にパターンめっきを行う工程と、前記パターンめっきを含む第２キャリア金属箔上に絶縁層を積層して積層体を形成する工程と、前記多層金属箔の第２キャリア金属箔とベース金属箔との界面で、前記積層体を第２キャリア金属箔とともにコア基板から物理的に剥離して分離する工程と、前記分離した積層体の第２キャリア金属箔側からエッチングを行い、少なくとも前記第２キャリア金属箔の一部を除去するとともに、前記パターンめっきの表面が前記絶縁層の表面に対して凹みを形成するようにする工程と、前記凹みを形成したパターンめっきの表面上に、下地めっきと貴金属めっきとを行い、前記貴金属めっきの表面が前記絶縁層の表面に対して面一となるようにする工程と、を有する半導体素子搭載用パッケージ基板の製造方法。
（２）上記（１）において、下地めっきがニッケルめっきまたはニッケルめっきとパラジウムめっきであり、貴金属めっきが金めっきまたは銀めっきである半導体素子搭載用パッケージ基板の製造方法。
（３）上記（１）または（２）において、多層金属箔は、第２キャリア金属箔とベース金属箔との界面の剥離強度が、第１キャリア金属箔と第２キャリア金属箔との界面の剥離強度よりも大きく形成された多層金属箔である半導体素子搭載用パッケージ基板の製造方法。
（４）上記（１）から（３）の何れかにおいて、多層金属箔は、平均粗さ（Ｒａ）０．３μｍ〜１．２μｍの凹凸を予め設けた第２キャリア銅箔の表面に、第１キャリア銅箔が積層された多層金属箔である半導体素子搭載用パッケージ基板の製造方法。

本発明によれば、アンダーカットが生じ難いことにより微細で密着力のある外層回路が形成可能であり、絶縁層と積層する際の樹脂粉の付着を抑制することにより歩留まり向上が可能であり、外層回路が絶縁層に対して平坦でかつ表面に貴金属めっきを備えていることにより半導体素子との接続信頼性を確保可能な半導体素子搭載用パッケージ基板の製造方法を提供することができる。

本発明に用いる多層金属箔の断面図である。本発明のパッケージ基板の製造方法の一部を表すフロー図である。本発明のパッケージ基板の製造方法の一部を表すフロー図である。本発明のパッケージ基板の製造方法の一部を表すフロー図である。本発明のパッケージ基板の製造方法の一部を表すフロー図である。本発明のパッケージ基板の製造方法の一部を表すフロー図である。本発明のパッケージ基板の製造方法の一部を表すフロー図である。

本発明のパッケージ基板の製造方法の一例について、図１〜図７を用いて以下に説明する。

まず、図１に示すように、第１キャリア金属箔１０と第２キャリア金属箔１１とベース金属箔１２とをこの順に積層した多層金属箔９を準備する。

第１キャリア金属箔１０は、第２キャリア金属箔１１の表面（第１キャリア金属箔１０との界面）を保護するためのものであり、第２キャリア金属箔１１との界面で物理的に剥離可能とされる。第２キャリア金属箔１１の表面を保護できれば、特に材質や厚みは問わないが、汎用性や取り扱い性の点で、材質としては銅箔やアルミニウム箔が好ましく、厚みとしては１〜３５μｍが好ましい。また、第１キャリア金属箔１０と第２キャリア金属箔１１との界面には、界面での剥離強度を安定化するための剥離層（図示しない。）を設けるのが好ましく、剥離層としては、絶縁樹脂と積層する際の加熱・加圧を複数回行っても剥離強度が安定化しているものが好ましい。このような剥離層としては、特開２００３−１８１９７０号公報に開示された金属酸化物層と有機剤層を形成したものや、特開２００３−０９４５５３号公報に開示されたＣｕ−Ｎｉ−Ｍｏ合金からなるもの、再公表特許ＷＯ２００６／０１３７３５号公報に示されたＮｉ及びＷの金属酸化物又はＮｉ及びＭｏの金属酸化物を含有するものが挙げられる。なお、この剥離層は、第１キャリア金属箔１０を第２キャリア金属箔１１との界面で物理的に剥離する際には、第１キャリア金属箔１０側に付着した状態で剥離し、第２キャリア金属箔１１の表面には残留しないものが望ましい。

第２キャリア金属箔１１は、第１キャリア金属箔１０を剥離した後の表面にパターンめっき１８を行うために電流を供給するシード層となるものであり、第１キャリア金属箔１０との界面およびベース金属箔１２との界面で物理的に剥離可能とされる。ベース金属箔１２とともにシード層として機能すればよく、特に材質や厚みは問わないが、汎用性や取り扱い性の点で、材質としては銅箔やアルミニウム箔が好ましく、厚みとしては１から１８μｍのものを使用できる。ただ、後述するように外層回路２を形成する際（図７（１２）、（１３））にはエッチングで除去されるので、エッチング量のばらつきを極力低減して高精度な微細回路を形成するためには１〜５μｍの極薄金属箔が好ましい。また、第１キャリア金属箔１０との界面およびベース金属箔１２との界面には、界面での剥離強度を安定化するため、上述したような剥離層（図示しない。）を設けるのが好ましい。なお、この剥離層は、第２キャリア金属箔１１とベース金属箔１２とが一体となってシード層として作用するようにするため、導電性を有するものが望ましい。

ベース金属箔１２は、多層金属箔９を基材１６と積層してコア基板１７を作製する際に、基材１６と積層される側に位置するものであり、第２キャリア金属箔１１との界面で物理的に剥離可能とされる。基材１６と積層される際に、基材１６との接着性を有していれば特に材質や厚みは問わないが、汎用性や取り扱い性の点で、材質としては銅箔やアルミニウム箔が好ましく、厚みとしては９〜７０μｍが好ましい。また、第２キャリア金属箔１１との界面には、界面での剥離強度を安定化するため、上述したような剥離層（図示しない。）を設けるのが好ましい。

多層金属箔９としては、３層以上の金属箔（例えば、上述したように、第１キャリア金属箔１０と第２キャリア金属箔１１とベース金属箔１２）を有する多層金属箔９であって、少なくとも２箇所の界面（例えば、上述したように、第１キャリア金属箔１０と第２キャリア金属箔１１との界面および第２キャリア金属箔１１とベース金属箔１２との界面）が物理的に剥離可能なものを用いる。多層金属箔９のベース金属箔１２側に基材１６を積層してコア基板１７を形成する工程の際には、第１キャリア金属箔１０の表面に樹脂粉等の異物が付着することがあるが、このような異物が付着したとしても、第１キャリア金属箔１０を第２キャリア金属箔１１との界面で物理的に剥離することで、樹脂粉等の異物の影響のない第２キャリア金属箔１１の表面が形成されるので、高品質な金属箔表面を確保することができる。したがって、第２キャリア金属箔１１をシード層として使用してパターンめっき１８を行う場合にも、欠陥の発生を抑制することができるので、歩留りの向上を図ることが可能になる。

次に、図２（１）に示すように、多層金属箔９のベース金属箔１２側と基材１６とを積層してコア基板１７を形成する。基材１６は、多層金属箔９と積層一体化してコア基板１７を形成するものであり、基材１６としては、一般的に半導体素子搭載用パッケージ基板１の絶縁層３として使用されるものを用いることができる。このような基材１６として、ガラスエポキシ、ガラスポリイミド等が挙げられる。コア基板１７は、多層金属箔９を用いて、パッケージ基板１を製造する際に支持基板となるものであり、剛性を確保することによって、作業性を向上させること、およびハンドリング時の損傷を防いで歩留りを向上させるのを主な役割とするものである。このため、基材１６としては、ガラス繊維等の補強材を有するものが望ましく、例えば、ガラスエポキシ、ガラスポリイミド等のプリプレグを、多層金属箔９と重ねて、熱プレス等を用いて加熱・加圧して積層一体化することで形成できる。基材１６の両側（図２（１）の上下両側）に多層金属箔９を積層し、この後の工程を行うことで、１回の工程で２つのパッケージ基板１を製造する工程を進めることができるので、工数低減を図ることができる。また、コア基板１７の両側に対称な構成の積層板を構成できるので、反りを抑制することができ、作業性や製造設備への引っ掛かり等による損傷も抑制できる。

次に、図２（２）に示すように、多層金属箔９の第１キャリア金属箔１０と第２キャリア金属箔１１との界面で、第１キャリア金属箔を物理的に剥離する。第１キャリア金属箔１０の表面には、積層時に基材１６の材料となるプリプレグ等からの樹脂粉等の異物が付着する場合がある。このため、この第１キャリア金属箔１０を用いて回路を形成する場合は、表面に付着した樹脂粉等の異物によって、回路に断線や短絡等の欠陥が生じることがあり、歩留りの低下に繋がる可能性がある。しかし、このように、第１キャリア金属箔１０を剥離し除去することにより、樹脂粉等の異物が付着していない第２キャリア金属箔１１を使用して回路を形成することができるので、回路欠陥の発生を抑制することができ、歩留りを改善することが可能になる。また、第１キャリア金属箔を物理的に剥離可能であるため、第１キャリア金属箔１０と第２キャリア金属箔１１との界面の剥離強度を調整することで、剥離作業を容易に行うことができる。このとき、多層金属箔９の第１キャリア金属箔１０と第２キャリア金属箔１１との界面の剥離層（図示しない。）は、第１キャリア金属箔１０側に移行するのが望ましい。これにより、第１キャリア金属箔１０を剥離した後の第２キャリア金属箔１１側には、第２キャリア金属箔１１の表面が露出するので、後工程で行う第２キャリア金属箔１１上へのめっきレジスト形成やパターンめっき１８の形成が、剥離層によって阻害されることがない。

ここで、多層金属箔９は、第２キャリア金属箔１１とベース金属箔１２との界面の剥離強度が、第１キャリア金属箔１０と第２キャリア金属箔１１との界面の剥離強度よりも大きく形成された多層金属箔９であるのが望ましい。これにより、第１キャリア金属箔１０と第２キャリア金属箔１１との界面で物理的に剥離する際に、第２キャリア金属箔１１とベース金属箔１２との界面が同時に剥離するのを抑制することができる。剥離強度としては、加熱・加圧する前の初期において、第１キャリア金属箔１０と第２キャリア金属箔１１との界面では２Ｎ／ｍ〜５０Ｎ／ｍ、第２キャリア金属箔１１とベース金属箔１２との界面では１０Ｎ／ｍ〜７０Ｎ／ｍとし、第１キャリア金属箔１０と第２キャリア金属箔１１との界面の剥離強度が、第２キャリア金属箔１１とベース金属箔１２との界面の剥離強度よりも５Ｎ／ｍ〜２０Ｎ／ｍ小さくなるようにすると、製造工程でのハンドリングで剥離することがなく、一方で剥離する際は容易であり、しかも第１キャリア金属箔１０を剥離する際に、第２キャリア金属箔１１が同時に剥れるのを抑制することができるので作業性がよい。

剥離強度の調整は、例えば、特開２００３−１８１９７０号公報や特開２００３−０９４５５３号公報、再公表特許ＷＯ２００６／０１３７３５号公報に示されるように、剥離層の下地となる第２キャリア金属箔１１の表面（第１キャリア金属箔１０との界面）の粗さを調整したり、剥離層となる金属酸化物や合金めっき層を形成するためのめっき液組成や条件を調整することにより可能となる。

次に、図２（３）に示すように、コア基板１７に残った第２キャリア金属箔１１上にパターンめっき１８を行う。上述したように、第２キャリア金属箔１１の表面（第１キャリア金属箔１０との界面）には、積層時に使用するプリプレグ等からの樹脂粉等の異物は付着しないので、これに起因する回路欠陥を抑制可能となる。パターンめっき１８は、第２キャリア金属箔１１上に、めっきレジスト（図示しない。）を形成した後、電気めっきを用いて行うことができる。めっきレジストとしては、パッケージ基板１の製造プロセスで用いられる感光性レジストを使用することができる。電気めっきとしては、パッケージ基板１の製造プロセスで用いられる硫酸銅めっきを用いることができる。

多層金属箔９は、平均粗さ（Ｒａ）が０．３μｍ〜１．２μｍの凹凸を予め設けた第２キャリア金属箔１１の表面に、剥離層（図示しない。）を介して第１キャリア金属箔１０が積層された多層金属箔９であるのが望ましい。これにより、第１キャリア金属箔１０を剥離層とともに物理的に剥離した後の第２キャリア金属箔１１の表面は、予め設けた平均粗さ（Ｒａ）が０．３μｍ〜１．２μｍの凹凸を有する。このため、第２キャリア金属箔１１の表面（第１キャリア金属箔１０との界面）に、パターンめっき１８用のめっきレジストを形成する際に、めっきレジストの密着や解像性を向上させることができ、高密度回路の形成に有利となる。また、第２キャリア金属箔１１の表面に予め凹凸を設けておくことで、第１キャリア金属箔１０を剥離した後に、第２キャリア金属箔１１の表面に粗面化処理を行う必要がないため、工数の低減を図ることができる。

第２キャリア金属箔１１の表面に設ける凹凸の表面粗さは、平均粗さ（Ｒａ）が０．３〜１．２μｍであるのが、めっきレジストの密着や解像性を改善しつつ、パターンめっき１８後の剥離性を確保できる点で望ましい。平均粗さ（Ｒａ）が０．３μｍ未満の場合、めっきレジストの密着不足が生じる傾向があり、平均粗さ（Ｒａ）が１．２μｍを超える場合、めっきレジストが追従し難くなりやはり密着不足が生じる傾向がある。さらに、めっきレジストのライン／スペースが１５μｍ／１５μｍよりも微細になる場合には、平均粗さ（Ｒａ）が０．５μｍ〜０．９μｍであるのが望ましい。ここで、平均粗さ（Ｒａ）とは、ＪＩＳＢ０６０１（２００１）で規定される平均粗さ（Ｒａ）であり、触針式表面粗さ計などを用いて測定することが可能である。なお、平均粗さ（Ｒａ）の調整は、第２キャリア金属箔１１が銅箔であれば、第２キャリア金属箔としての銅箔を形成する際の電気銅めっきの組成（添加剤等を含む）や条件を調整することで可能となる。

次に、図３（４）に示すように、パターンめっき１８を含む第２キャリア金属箔１１上に絶縁層３を積層して積層体２２を形成する。絶縁層３としては、一般的に半導体素子搭載用パッケージ基板１の絶縁層３として使用されるものを用いることができる。このような絶縁層３として、エポキシ系樹脂、ポリイミド系樹脂等が挙げられ、例えば、エポキシ系やポリイミド系の接着シート、ガラスエポキシやガラスポリイミド等のプリプレグを、熱プレス等を用いて加熱・加圧して積層一体化することで形成できる。ここで、積層体２２とは、このように積層一体化した状態のもののうち、パターンめっき１８を含む第２キャリア金属箔１１上に積層されたものをいう。絶縁層３となるこれらの樹脂の上に、さらに導体層２０となる金属箔と重ねて同時に加熱・加圧して積層一体化した場合は、この導体層２０も含む。また、後述するように、導体層２０により内層回路６を形成したり、導体層２０を接続する層間接続５を形成した場合は、これらの内層回路６や層間接続５も含む。即ち、積層体２２とは、コア基板１７とともに積層一体化されたもののうち、パターンめっき１８を含む第２キャリア金属箔１１上に形成されたものをいう。

次に、図３（５）、（６）に示すように、層間接続孔２１を形成し、層間接続５や内層回路６を形成してもよい。層間接続５は、例えば、いわゆるコンフォーマル工法を用いて層間接続孔２１を形成した後、この層間接続孔２１内をめっきすることで形成することができる。このめっきには、下地めっきとして薄付け無電解銅めっきを行った後、厚付けめっきとして無電解銅めっきや電気銅めっき、フィルドビアめっき等を用いることができる。エッチングする導体層２０の厚みを薄くして微細回路を形成し易くするためには、薄付けの下地めっきの後、めっきレジストを形成し、厚付けめっきを電気銅めっきやフィルドビアめっきで行うのが望ましい。内層回路６は、例えば、層間接続孔２１へのめっきを行った後、エッチングによって不要部分の導体層２０を除去することにより形成することができる。

次に、図４（７）、（８）および図５（９）、（１０）に示すように、内層回路６や層間接続５の上に、さらに絶縁層３と導体層２０を形成し、図３（５）、（６）のときと同様にして、所望の層数となるように、内層回路６や外層回路２、７、層間接続５を形成することもできる。

次に、図６（１１）に示すように、多層金属箔９の第２キャリア金属箔１１とベース金属箔１２との界面で、積層体２２を第２キャリア金属箔１１とともにコア基板１７から物理的に剥離して分離する。このとき、多層金属箔９の第２キャリア金属箔１１とベース金属箔１２との界面の剥離層（図示しない。）は、ベース金属箔１２側に移行するのが望ましい。これにより、ベース金属箔１２を剥離した後の積層体２２側には、第２キャリア金属箔１１の表面が露出するので、後工程で行う第２キャリア金属箔１１のエッチングが、剥離層によって阻害されることがない。

次に、図７（１２）、（１３）に示すように、分離した積層体２２の第２キャリア金属箔１１側からエッチングを行い、少なくとも第２キャリア金属箔１１の一部を除去するとともに、パターンめっき１８の表面が絶縁層３の表面に対して凹みを形成するようにする。なお、図７（１２）〜（１４）は、図６（１１）のように分離した積層体２２のうち、下側の部分のみを表している。これにより、外層回路２を形成する際に、外層回路２の側面がエッチングによって侵食されないため、アンダーカットを生じないので、微細な外層回路２を形成することができる。また、本発明で形成される外層回路２は、絶縁層３に埋め込まれた状態となるため、外層回路２の底面だけでなく、両側の側面も絶縁層３と密着しているため、微細回路であっても、十分な密着性を確保することができる。さらに、第２キャリア金属箔１１として厚さ１μｍ〜５μｍの極薄銅箔を用いた場合は、僅かなエッチング量でも第２キャリア金属箔１１を除去することができるため、絶縁層３に埋め込まれ、絶縁層３の表面に対して凹みを形成した外層回路２の表面（貴金属めっき８の表面に相当。）は平坦であり、この上に後述する下地めっき２３や貴金属めっき８を行ったときのワイワーボンディングやフリップチップ接続の際の接続信頼性を確保することができ、半導体素子との接続端子として用いられるのに適している。また、さらに、半導体素子との接続端子を、層間接続５と平面視において重なる位置の外層回路２に設けることが可能であるため、半導体素子との接続端子を層間接続５の直上または直下に設けることが可能であり、小型化・高密度化にも対応が可能である。絶縁層３の表面に対する凹みの深さは、３μｍ〜７μｍ程度であると、後述する下地めっきと貴金属めっきの厚みを確保することができるので望ましい。

次に、図７（１４）に示すように、絶縁層３の表面に対して凹みを形成したパターンめっき１８の表面上に、下地めっき２３と貴金属めっき８とを行い、貴金属めっき８の表面が絶縁層３の表面に対して面一となるようにする。はんだを用いるフリップチップ接続では、接続端子となる外層回路２の表面と側面が露出していると、接続端子の側面にはんだが回りこむことによって、接続端子間が短絡する場合があるため、接続端子となる外層回路２が絶縁層３に埋め込まれ、接続端子と絶縁層３とが平坦であることが要求される。一方で、ワイヤーボンディング接続では下地めっき２３としてのニッケルめっきがある程度の厚みを有することが要求されている。本発明では、絶縁層３の表面に対して凹みを形成したパターンめっき１８の表面上に、下地めっき２３と貴金属めっき８とを行ので、ニッケルめっきの厚みを厚くしても、接続端子の表面が絶縁層３の表面に対して平坦性を失わない。このため、フリップチップ接続とワイヤーボンド接続が混在するパッケージ基板においても、これら両者の接続信頼性を満足することが可能になる。したがって、接続端子の微細化とともに、接続端子と絶縁層３との平坦性と下地めっき２３厚みを確保したパッケージ基板を提供できる。下地めっき２３としては、ニッケルめっきまたはニッケルめっきとパラジウムめっきを用いるのが望ましい。まためっきの厚みは、ニッケルが３μｍ〜７μｍ、パラジウムめっきが０．１μｍ〜０．５μｍとすると、外層回路２が銅で構成される場合に、半導体素子を実装する際の加熱によっても、貴金属めっき８層への拡散を抑制し、接続信頼性を確保できる点で望ましい。貴金属めっき８としては、金めっきまたは銀めっきを用いるのが望ましい。また、これらの厚みは、０．０３μｍ〜、０．５μｍであるのが望ましい。なお、ニッケルめっき、パラジウムめっき、金めっきは、何れも電解めっき及び無電解めっきの何れも使用できる。

本発明のパッケージ基板の製造方法によれば、層間接続５と重なる位置に平坦でかつ表面に貴金属めっきを備える微細な埋め込み回路を有するパッケージ基板を形成することができ、ワイヤーボンディング接続とフリップチップ接続が混在する場合でも、接続信頼性を確保することが可能なパッケージ基板１を形成することができる。

以下に、本発明の実施例を説明するが、本発明は本実施例に限定されない。

（実施例１）
まず、図１に示すように、第１キャリア金属箔１０と第２キャリア金属箔１１とベース金属箔１２とをこの順に積層した多層金属箔９を準備した。第１キャリア金属箔１０は９μｍの銅箔を、第２キャリア金属箔１１は３μｍの極薄銅箔を、ベース金属箔１２は１８μｍの銅箔を用いている。ベース金属箔１２の表面（第２キャリア金属箔１１との界面）には、物理的な剥離が可能になるように、剥離層を設けた。また、第２キャリア金属箔１１の表面（第１キャリア金属箔１０との界面）には、平均粗さ（Ｒａ）０．３μｍ〜１．２μｍの凹凸を予め設けた。また、この凹凸の上、つまり第１キャリア金属箔１０との界面には、物理的な剥離が可能になるように、剥離層を設けた。ベース金属箔１２と第２キャリア金属箔１１との界面、及び第２キャリア金属箔１１と第１キャリア金属箔１０との界面の剥離層は、何れもＮｉ３０ｇ／Ｌ、Ｍｏ３．０ｇ／Ｌ、クエン酸３０ｇ／Ｌの組成を持つめっき浴を用いて金属酸化物層を形成することで形成した。なお、剥離強度の調整は、電流を調整することで、剥離層を形成する金属酸化物量を調整して行った。このときの剥離強度は、ベース金属箔１２と第２キャリア金属箔１１との界面が４７Ｎ／ｍ、第２キャリア金属箔１１と第１キャリア金属箔１０との界面が２９Ｎ／ｍであった。

次に、図２（１）に示すように、多層金属箔９のベース金属箔１２側と基材１６とを積層してコア基板１７を形成した。基材１６としてガラスエポキシのプリプレグを用い、このプリプレグの上下両側に多層金属箔９を重ねて、熱プレスを用いて加熱・加圧して積層一体化した。

次に、図２（２）に示すように、多層金属箔９の第１キャリア金属箔１０と第２キャリア金属箔１１との界面で、第１キャリア金属箔１０を物理的に剥離した。

次に、図２（３）に示すように、コア基板１７に残った第２キャリア金属箔１１上にパターンめっき１８を行った。パターンめっき１８は、第２キャリア金属箔１１上に、感光性のめっきレジストを形成した後、硫酸銅電気めっきを用いて形成した。形成したパターンめっき１８のライン／スペースは、１０μｍ／１０μｍ、１５μｍ／１５μｍ、２０μｍ／２０μｍであり、厚みは１０μｍである。

次に、図３（４）に示すように、パターンめっき１８を含む第２キャリア金属箔１１上に絶縁層３を積層して積層体２２を形成した。絶縁層３としては、エポキシ系の接着シートを熱プレスを用い、加熱・加圧して積層一体化することで形成した。

次に、図３（５）、（６）に示すように、層間接続５や内層回路６を形成した。層間接続５は、コンフォーマル工法を用いて層間接続孔２１を形成した後、この層間接続孔２１内をめっきすることで形成した。このめっきには、下地めっきとして薄付け無電解銅めっきを行った後、感光性のめっきレジストを形成し、厚付けめっきを硫酸銅電気めっきで行った。この後、エッチングによって不要部分の導体層２０を除去することにより内層回路６を形成した。

次に、図４（７）、（８）および図５（９）、（１０）に示すように、内層回路６や層間接続５の上に、さらに絶縁層３と導体層２０を形成し、内層回路６や外層回路２、７、層間接続５を形成して、４層の導体層２０を有する積層体２２を形成した。

次に、図６（１１）に示すように、多層金属箔９の第２キャリア金属箔１１とベース金属箔１２との界面で、積層体２２を第２キャリア金属箔１１とともにコア基板１７から物理的に剥離して分離した。

次に、図７（１２）、（１３）に示すように、分離した積層体２２の第２キャリア金属箔１１側からエッチングを行い、少なくとも第２キャリア金属箔１１の一部を除去するとともに、パターンめっき１８の表面が絶縁層３の表面に対して凹みを形成した。絶縁層３の表面に対する凹みの深さは、約５．３μｍであった。

次に、図７（１４）に示すように、絶縁層３の表面に対して凹みを形成したパターンめっき１８の表面上に、下地めっき２３と貴金属めっき８とを行い、貴金属めっき８の表面が絶縁層３の表面に対して面一となるようにした。下地めっき２３としては、無電解ニッケルめっき（厚さ５μｍ）と無電解パラジウムめっき（厚さ０．２μｍ）を行った。また、貴金属めっき８として、無電解金めっき（厚さ０．１μｍ）行った。

（実施例２）
ベース金属箔１２と第２キャリア金属箔１１との界面、及び第２キャリア金属箔１１と第１キャリア金属箔１０との界面の剥離強度を、何れもＮｉ３０ｇ／Ｌ、Ｍｏ３．０ｇ／Ｌ、クエン酸３０ｇ／Ｌの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔１２と第２キャリア金属箔１１との界面が２３Ｎ／ｍ、第２キャリア金属箔１１と第１キャリア金属箔１０との界面が１８Ｎ／ｍであった。

実施例１と同様にして作製した分離後の積層体２２の第２キャリア金属箔１１側からのエッチング量を変えて、絶縁層３の表面に対するパターンめっき１８の表面（外層回路２の表面に相当。）の凹みの深さを約３．１μｍとした。

次に、図７（１４）に示すように、絶縁層３の表面に対して凹みを形成したパターンめっき１８の表面上に、下地めっき２３として、無電解ニッケルめっき（厚さ３μｍ）と無電解パラジウムめっき（厚さ０．１μｍ）を行った。また、貴金属めっき８として、無電解金めっき（厚さ０．１μｍ）を行った。これ以外は、実施例１と同様にしてパッケージ基板を作製した。

（実施例３）
ベース金属箔１２と第２キャリア金属箔１１との界面、及び第２キャリア金属箔１１と第１キャリア金属箔１０との界面の剥離強度を、何れもＮｉ３０ｇ／Ｌ、Ｍｏ３．０ｇ／Ｌ、クエン酸３０ｇ／Ｌの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔１２と第２キャリア金属箔１１との界面が１５Ｎ／ｍ、第２キャリア金属箔１１と第１キャリア金属箔１０との界面が２Ｎ／ｍであった。

実施例１と同様にして作製した分離後の積層体２２の第２キャリア金属箔１１側からのエッチング量を変えて、絶縁層３の表面に対するパターンめっき１８の表面（外層回路２の表面に相当。）の凹みの深さを約８μｍとした。

次に、図７（１４）に示すように、絶縁層３の表面に対して凹みを形成したパターンめっき１８の表面上に、下地めっき２３として、無電解ニッケルめっき（厚さ７μｍ）と無電解パラジウムめっき（厚さ０．５μｍ）を行った。また、貴金属めっき８として、無電解金めっき（厚さ０．５μｍ）を行った。これ以外は、実施例１と同様にしてパッケージ基板を作製した。

（実施例４）
ベース金属箔１２と第２キャリア金属箔１１との界面、及び第２キャリア金属箔１１と第１キャリア金属箔１０との界面の剥離強度を、何れもＮｉ３０ｇ／Ｌ、Ｍｏ３．０ｇ／Ｌ、クエン酸３０ｇ／Ｌの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔１２と第２キャリア金属箔１１との界面が６８Ｎ／ｍ、第２キャリア金属箔１１と第１キャリア金属箔１０との界面が４８Ｎ／ｍであった。

実施例１と同様にして作製した分離後の積層体２２のキャリア金属箔１１側からのエッチング量を変えて、絶縁層３の表面に対するパターンめっき１８の表面（外層回路２の表面に相当。）の凹みの深さを約５．３μｍとした。

次に、図７（１４）に示すように、絶縁層３の表面に対して凹みを形成したパターンめっき１８の表面上に、下地めっき２３として、無電解ニッケルめっき（厚さ５μｍ）と無電解パラジウムめっき（厚さ０．２μｍ）を行った。また、貴金属めっき８として、無電解金めっき（厚さ０．１μｍ）を行った。これ以外は、実施例１と同様にしてパッケージ基板を作製した。

（実施例５）
ベース金属箔１２と第２キャリア金属箔１１との界面、及び第２キャリア金属箔１１と第１キャリア金属箔１０との界面の剥離強度を、何れもＮｉ３０ｇ／Ｌ、Ｍｏ３．０ｇ／Ｌ、クエン酸３０ｇ／Ｌの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔１２と第２キャリア金属箔１１との界面が４３Ｎ／ｍ、第２キャリア金属箔１１と第１キャリア金属箔１０との界面が２８Ｎ／ｍであった。

次に、図７（１４）に示すように、絶縁層３の表面に対して凹みを形成したパターンめっき１８の表面上に、下地めっき２３として、無電解ニッケルめっき（厚さ３μｍ）と無電解パラジウムめっき（厚さ０．１μｍ）を行った。また、貴金属めっき８として、無電解金めっき（厚さ０．０３μｍ）を行った。これ以外は、実施例１と同様にしてパッケージ基板を作製した。

（実施例６）
ベース金属箔１２と第２キャリア金属箔１１との界面、及び第２キャリア金属箔１１と第１キャリア金属箔１０との界面の剥離強度を、何れもＮｉ３０ｇ／Ｌ、Ｍｏ３．０ｇ／Ｌ、クエン酸３０ｇ／Ｌの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔１２と第２キャリア金属箔１１との界面が２２Ｎ／ｍ、第２キャリア金属箔１１と第１キャリア金属箔１０との界面が４Ｎ／ｍであった。

表１に、実施例１〜６について、第１キャリア金属箔１０と第２キャリア金属箔１１との界面の剥離強度、第２キャリア金属箔１１とベース金属箔１２との界面の剥離強度、ハンドリング時の第１キャリア金属箔１０及び第２キャリア金属箔１１の剥れの有無を示す。なお、表１のハンドリング時の金属箔の剥れの欄の“○”の記号は、剥れがなかったことを示す。実施例１〜６の何れも製造工程でのハンドリングで第１キャリア金属箔１０と第２キャリア金属箔１１との界面や、第２キャリア金属箔１１とベース金属箔１２との界面が剥離することはなかった。

１：半導体素子搭載用パッケージ基板
２：外層回路または埋め込み回路
３：絶縁層
４：ソルダーレジスト
５：層間接続
６：内層回路
７：外層回路
８：貴金属めっき
９：多層金属箔
１０：第１キャリア金属箔
１１：第２キャリア金属箔
１２：ベース金属箔
１６：基材
１７：コア基板
１８：パターンめっき
２０：導体層
２１：層間接続孔
２２：積層体
２３：下地めっき

Claims

第１キャリア金属箔と第２キャリア金属箔とベース金属箔とをこの順に積層し、前記第１キャリア金属箔と第２キャリア金属箔との間及び前記第２キャリア金属箔とベース金属箔との間のそれぞれに剥離層を設けた多層金属箔を準備し、この多層金属箔のベース金属箔側と基材とを積層してコア基板を形成する工程と、
前記多層金属箔の第１キャリア金属箔と第２キャリア金属箔との界面で、第１キャリア金属箔を物理的に剥離する工程と、
前記コア基板に残った第２キャリア金属箔上にパターンめっきを行う工程と、
前記パターンめっきを含む第２キャリア金属箔上に絶縁層を積層して積層体を形成する工程と、
前記多層金属箔の第２キャリア金属箔とベース金属箔との界面で、前記積層体を第２キャリア金属箔とともにコア基板から物理的に剥離して分離する工程と、
前記分離した積層体の第２キャリア金属箔側からエッチングを行い、少なくとも前記第２キャリア金属箔の一部を除去するとともに、前記パターンめっきの表面が前記絶縁層の表面に対して凹みを形成するようにする工程と、
前記凹みを形成したパターンめっきの表面上に、下地めっきと貴金属めっきとを行い、前記貴金属めっきの表面が前記絶縁層の表面に対して面一となるようにする工程と、
を有する半導体素子搭載用パッケージ基板の製造方法。
請求項１において、
下地めっきがニッケルめっきまたはニッケルめっきとパラジウムめっきであり、貴金属めっきが金めっきまたは銀めっきである半導体素子搭載用パッケージ基板の製造方法。
請求項１または２において、
多層金属箔は、第２キャリア金属箔とベース金属箔との界面の剥離強度が、第１キャリア金属箔と第２キャリア金属箔との界面の剥離強度よりも大きく形成された多層金属箔である半導体素子搭載用パッケージ基板の製造方法。
請求項１から３の何れかにおいて、
多層金属箔は、平均粗さ（Ｒａ）０．３μｍ〜１．２μｍの凹凸を予め設けた第２キャリア銅箔の表面に、第１キャリア銅箔が積層された多層金属箔である半導体素子搭載用パッケージ基板の製造方法。