JP5711001B2 - Manufacturing method of nitride semiconductor device - Google Patents
Manufacturing method of nitride semiconductor device Download PDFInfo
- Publication number
- JP5711001B2 JP5711001B2 JP2011031665A JP2011031665A JP5711001B2 JP 5711001 B2 JP5711001 B2 JP 5711001B2 JP 2011031665 A JP2011031665 A JP 2011031665A JP 2011031665 A JP2011031665 A JP 2011031665A JP 5711001 B2 JP5711001 B2 JP 5711001B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- nitride semiconductor
- layer
- semiconductor device
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 150000004767 nitrides Chemical class 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910002601 GaN Inorganic materials 0.000 claims description 27
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 25
- 229910052799 carbon Inorganic materials 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化物半導体装置の製造方法に関し、特に、窒化ガリウムからなる高抵抗のバッファ層を備えた窒化物半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor equipment, in particular to a method for manufacturing a nitride semiconductor equipment provided with a high-resistance buffer layer of gallium nitride.
図8は、窒化物半導体装置の一例である高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)の断面図である。図8に示すように、サファイア基板11上に、窒化ガリウム(GaN)からなる低温堆積層12と、GaNからなるバッファ層13を順次積層し、さらにGaNからなる電子走行層14、窒化アルミニウムガリウム(AlGaN)からなる電子供給層15が積層したヘテロ構造となっている。このヘテロ界面直下には、二次元電子ガスが形成されている。電子供給層15上には、ソース電極16、ドレイン電極17およびゲート電極18が形成されている。
FIG. 8 is a cross-sectional view of a high electron mobility transistor (HEMT) which is an example of a nitride semiconductor device. As shown in FIG. 8, a low-
この種の窒化物半導体装置では、バッファ層13のリーク電流を抑制するために、バッファ層13を高抵抗化する必要がある。一般的に、GaNはドーピングなしでn型の伝導型となるため、高抵抗のためにはp型不純物をドーピングする方法が採用される。例えば、特許文献1には、GaNからなるバッファ層に炭素をドーピングすることで、高抵抗化する技術が開示されている。特許文献1では、炭素濃度が所定の範囲となるように成長速度等を調整し、p型不純物をドーピングすることでGaN層の高抵抗化を図っている。
In this type of nitride semiconductor device, it is necessary to increase the resistance of the
特許文献1に開示されているように、炭素をドーピングして、キャリアを補償することで、高抵抗のバッファ層を形成することができる。しかしながら、IV族である炭素は、GaN中では両性不純物であるため、ドナ型不純物あるいはアクセプタ型不純物のいずれにもなり得る。そのため、GaN中に炭素のみをドーピングしても高抵抗のバッファ層を形成することができないという問題があった。本発明は、簡便な方法で形成することが可能な高抵抗のバッファ層を備えた窒化物半導体装置の製造方法を提供することを目的とする。
As disclosed in
本願請求項1に係る発明は、基板上に、窒化ガリウムからなるバッファ層を介して窒化物半導体層を積層する工程を含む窒化物半導体装置の製造方法において、原料ガスとして有機金属ガリウムを供給しながら、エピタキシャル成長温度を850℃〜1000℃とし、n型不純物のドーピングガスの供給量を制御することによりn型不純物がドーピングされフェルミレベルの位置が伝導帯側に移動すると共に、前記有機金属ガリウムに起因する炭素がドーピングされ窒素位置あるいは格子間位置に配置することにより所望の抵抗率となる窒化ガリウム層を、バッファ層としてエピタキシャル成長させる工程を含むことを特徴とする。
The invention according to
本発明の窒化物半導体装置の製造方法による窒化物半導体装置は、n型GaNからなるバッファ層のエピタキシャル成長中に、炭素がドーピングされているため、ドーピングされた炭素は、窒素位置だけでなく、格子間位置を占める確率が高くなっている。その結果、効果的にキャリアが補償され、高抵抗のバッファ層を形成することが可能となる。
Since the nitride semiconductor device according to the method for manufacturing a nitride semiconductor device of the present invention is doped with carbon during the epitaxial growth of the buffer layer made of n-type GaN, the doped carbon is not only a nitrogen position but also a lattice. The probability of occupying the interposition is high. As a result, carriers are effectively compensated and a high-resistance buffer layer can be formed.
本発明の窒化物半導体装置の製造方法は、通常のMOVPE法により、成長温度を850℃〜1000℃の範囲に設定し、ドーピングガスの供給量を所望の範囲に調整することで、簡便に高抵抗のバッファ層を形成することができ、非常に簡便である。 The method for manufacturing a nitride semiconductor device of the present invention can be easily achieved by setting the growth temperature in the range of 850 ° C. to 1000 ° C. and adjusting the supply amount of the doping gas to a desired range by a normal MOVPE method. A resistive buffer layer can be formed, which is very convenient.
まず、本発明の原理について説明する。GaN中に炭素をドーピングする場合、IV族元素である炭素は、両性不純物となるため、ドナ型あるいはアクセプタ型のどちらにもなり得る。ドーピングされた炭素が、ガリウム位置、窒素位置、あるいは格子間位置を占める際、形成エネルギーと荷電状態は、フェルミレベルに依存するため、フェルミレベルの位置によって、その形成され易さが異なってくる。図1は、Seagerらが第一原理計算により、各位置を占める炭素の形成エネルギーと荷電状態について、フェルミレベル依存性を求めた結果を示す(C. H. Seager et al, J.Appl.Phys., 92, 2002年,p6553)。 First, the principle of the present invention will be described. When carbon is doped in GaN, carbon that is a group IV element becomes an amphoteric impurity and can be either a donor type or an acceptor type. When doped carbon occupies a gallium position, a nitrogen position, or an interstitial position, the formation energy and the charge state depend on the Fermi level, so the ease of formation differs depending on the position of the Fermi level. Fig. 1 shows the results of Seager et al.'S first-principles calculations to determine the Fermi level dependence of the formation energy and charge state of carbon occupying each position (CH Seager et al, J. Appl. Phys., 92 , 2002, p6553).
図1では、左端のフェルミレベル0.0eVの位置が価電子帯(VB)上端、右端のフェルミレベル3.5eVの位置が伝導帯(CB)下端を表している。例えば、窒素位置を占める炭素(CNと示す)は、伝導帯側に近づくに従い形成エネルギーが減少し、荷電状態は1−となる。同様に、格子間位置を占める炭素(Ciと示す)は、価電子帯あるいは伝導帯に近づくに従い形成エネルギーが減少し、荷電状態は価電子帯付近では4+、伝導帯付近では2−と変化する。また、ガリウム位置を占める炭素(CGaと示す)は、価電子帯に近づくに従い形成エネルギーが減少し、荷電状態は1+となることを表している。 In FIG. 1, the position of the Fermi level 0.0 eV at the left end represents the valence band (VB) upper end, and the position of the right end Fermi level 3.5 eV represents the lower end of the conduction band (CB). For example, carbon occupying a nitrogen position (shown as C N ) decreases in formation energy as it approaches the conduction band side, and the charged state becomes 1−. Similarly, carbon occupying the interstitial position (shown as C i ) decreases in formation energy as it approaches the valence band or conduction band, and the charged state changes to 4+ near the valence band and 2− near the conduction band. To do. Further, carbon occupying the gallium position (denoted as C Ga ) indicates that the formation energy decreases as the valence band approaches, and the charged state becomes 1+.
本発明は、フェルミレベルの位置を伝導帯側へ移動させ、炭素が窒素位置あるいは格子間位置を占めるように構成する。即ち、n型GaNに炭素をドーピングすることで、荷電状態が1−、あるいは2−となる炭素により効果的にエピタキシャル層を高抵抗化するものである。 In the present invention, the position of the Fermi level is moved to the conduction band side so that carbon occupies the nitrogen position or the interstitial position. That is, by doping the n-type GaN with carbon, the resistance of the epitaxial layer is effectively increased by the carbon having a charged state of 1- or 2-.
このような状態の制御は、エピタキシャル成長の成長条件を調整することにより実現できる。以下、製造工程を詳細に説明する。 Such control of the state can be realized by adjusting the growth conditions of epitaxial growth. Hereinafter, the manufacturing process will be described in detail.
本発明の主要な構成であるバッファ層の特徴を詳細に説明するため、図2に示す構造の半導体基板を形成する場合を例にとり、説明する。図2に示すように、サファイア基板21上に、GaNからなる低温堆積膜22を介してSiドープGaN層23(本発明のバッファ層に相当)を積層形成する。具体的には、MOVPE法によりサファイア基板21上に、厚さ25nmの低温堆積膜22を、トリメチルガリウム(TMGa)とアンモニア(NH3)を原料ガスとして用い、成長温度500℃で成長させる。引き続き、低温堆積膜22上に、成長温度およびドーピングガスの供給量を調整して、700nmのSiドープGaN層23を成長させる。
In order to describe in detail the characteristics of the buffer layer, which is the main configuration of the present invention, a case where a semiconductor substrate having the structure shown in FIG. 2 is formed will be described as an example. As shown in FIG. 2, a Si-doped GaN layer 23 (corresponding to the buffer layer of the present invention) is formed on a
まず、エピタキシャル成長温度とドーピングガスの供給量により、抵抗率が変化することを示す。なお以下の説明において、ドーピングガスの供給量は、SiH4ガスを希釈ガスである窒素ガスで10ppmに希釈させたガスを「SiH4」とする。図3は、SiドープGaN層23の成長温度を950℃とした場合(○印で表示)と、通常のエピタキシャル成長温度である1125℃とした場合(▲印で表示)において、ドーピングガスとして用いるSiH4流量を変化させた結果を示す。図3に示すように、エピタキシャル成長温度を950℃とした場合に、1125℃で成長させた場合と比較して、抵抗率の高いSiドープGaN層23が形成できることが確認できた。特に、エピタキシャル成長温度を950℃とし、SiH4流量が1sccm以上3sccm以下では、104Ω・cmから105Ω・cm台の抵抗率となり、窒化物半導体装置を形成する場合のバッファ層として用いるのに好適となることが確認できた。なお、エピタキシャル成長温度は、950℃に限らず、850℃以上1000℃以下の範囲で、同様の結果を得ることができた。ここで、エピタキシャル成長温度が850℃未満では、良好なエピタキシャル成長を行うことができず、1000℃を越えると、炭素の取り込みが困難となり、本発明の効果が得られないことが確認されているため、上記温度範囲に設定する必要がある。
First, it is shown that the resistivity changes depending on the epitaxial growth temperature and the supply amount of the doping gas. In the following description, the supply amount of the doping gas is “SiH 4 ”, which is a gas obtained by diluting SiH 4 gas to 10 ppm with nitrogen gas as a dilution gas. FIG. 3 shows SiH used as a doping gas when the growth temperature of the Si-doped
次に、ドーピングガスの供給量により、キャリア濃度が変化することを示す。図4は、エピタキシャル成長温度を950℃とし、SiH4流量を変化させた場合のキャリア濃度の測定結果を示す。比較のため、SIMS分析によるSi濃度を○印で示した。図4に示すように、ドーピングガスとして用いるSiH4流量を10sccmとすると急激にキャリア濃度が減少しており、3sccm以下では、測定限界以下となった。また、SIMS分析によるSi濃度とキャリア濃度から算出された不活性Si濃度は、炭素濃度より高い結果となった。したがって、Siをドーピングすることにより、キャリア濃度が炭素濃度以上に補償される結果が得られた。これは、炭素が窒素位置を占めるだけでなく、格子間位置を占め、キャリアを補償し、高抵抗のGaN層が形成できたことを示していることがわかる。この結果も、エピタキシャル成長温度が950℃に限らず、850℃以上1000℃以下の範囲で、同様の結果を得ることができた。 Next, it is shown that the carrier concentration varies depending on the supply amount of the doping gas. FIG. 4 shows the measurement results of the carrier concentration when the epitaxial growth temperature is 950 ° C. and the SiH 4 flow rate is changed. For comparison, the Si concentration by SIMS analysis is indicated by ◯. As shown in FIG. 4, when the flow rate of SiH 4 used as a doping gas is 10 sccm, the carrier concentration decreases rapidly, and when it is 3 sccm or less, it is below the measurement limit. Further, the inert Si concentration calculated from the Si concentration and the carrier concentration by SIMS analysis was higher than the carbon concentration. Therefore, by doping Si, the carrier concentration was compensated more than the carbon concentration. This shows that carbon not only occupied the nitrogen position but also occupied the interstitial position, compensated for carriers, and formed a high-resistance GaN layer. This result was not limited to the epitaxial growth temperature of 950 ° C., and similar results could be obtained in the range of 850 ° C. to 1000 ° C.
エピタキシャル成長層中に導入される炭素は、成長温度を下げることで、原料である有機金属ガリウムに含まれるメチル基から取り込まれやすくなるため、エピタキシャル成長の原料ガスに起因している。このように原料ガスから導入する方法とすると、n型不純物をドーピングすると共に、炭素を取り込むことが可能となる。 The carbon introduced into the epitaxial growth layer is likely to be taken in from the methyl group contained in the organic metal gallium as a raw material by lowering the growth temperature, and thus is caused by the epitaxial growth raw material gas. In this way, the method of introducing from the source gas makes it possible to dope n-type impurities and take in carbon.
次に、本発明のバッファ層は、通常のエピタキシャル成長温度より低い温度で成長させているが、通常の窒化物半導体装置のバッファ層として用いる温度範囲で、熱的に安定であることを説明する。図5は、950℃でエピタキシャル成長させた本発明のバッファ層(SiH4流量=10sccm:●印で表示)を熱処理温度1125℃で、所定の時間熱処理した後のキャリア濃度の変化を示している。また、図6は、熱処理時間300秒で、所定の時間熱処理した後のキャリア濃度の変化を示している。いずれも比較のため、SiH4流量が20sccmと100sccmの場合も示している。図5、図6いずれの場合も、熱処理時間、熱処理温度を変化させても、キャリア濃度に変化はなく、熱的に安定であることが確認できた。なお、本発明のバッファ層は、図5、図6に示すSiH4流量より少ない流量で成長させる場合も含まれるが、抵抗率の変化においても、熱的に安定であることは確認されている。 Next, although the buffer layer of the present invention is grown at a temperature lower than the normal epitaxial growth temperature, it will be described that it is thermally stable in the temperature range used as a buffer layer of a normal nitride semiconductor device. FIG. 5 shows the change in carrier concentration after the buffer layer of the present invention epitaxially grown at 950 ° C. (SiH 4 flow rate = 10 sccm: indicated by the mark ●) is heat-treated at a temperature of 1125 ° C. for a predetermined time. FIG. 6 shows the change in carrier concentration after heat treatment for 300 seconds with a heat treatment time of 300 seconds. For comparison, the case where the SiH 4 flow rate is 20 sccm and 100 sccm is also shown. 5 and 6, it was confirmed that even when the heat treatment time and the heat treatment temperature were changed, the carrier concentration did not change and was thermally stable. The buffer layer of the present invention includes a case where the buffer layer is grown at a flow rate lower than the SiH 4 flow rate shown in FIGS. 5 and 6, but it has been confirmed that the buffer layer is thermally stable even in a change in resistivity. .
以上説明したように、本発明では、エピタキシャル成長温度と、ドーピングガスの流量を調整することで、熱的に安定な高抵抗のバッファ層を形成することができることが確認できた。なお、エピタキシャル成長温度、ドーピングガスの流量の最適値は、その他のエピタキシャル成長条件によっても変動するので、適宜設定される。以下、窒化物半導体装置の製造工程に従い、本発明の実施例を説明する。 As described above, in the present invention, it was confirmed that a thermally stable high-resistance buffer layer can be formed by adjusting the epitaxial growth temperature and the flow rate of the doping gas. Note that the optimum values of the epitaxial growth temperature and the flow rate of the doping gas vary depending on other epitaxial growth conditions, and are thus set as appropriate. Hereinafter, examples of the present invention will be described according to the manufacturing process of the nitride semiconductor device.
本発明の実施例について、AlGaN/GaN HEMTを例に取り説明する。図8に示す従来例同様、サファイア基板11上に、厚さ25nmのGaNからなる低温堆積層12をエピタキシャル成長温度500℃で形成した後、厚さ700nmのGaNからなるバッファ層13を順次積層形成する。ここでバッファ層13は、SiH4を希釈ガスである窒素と混合したガスをドーピングガスとして用い、流量1sccmで供給しながら、950℃で、所定の厚さエピタキシャル成長させる。その後、基板温度を1125℃まで上げ、ノンドープGaNからなる電子走行層14を厚さ300nm成長させた後、基板温度を1050℃に下げ、AlGaNからなる電子供給層15を厚さ25nmで成長させる。電子供給層15上に、オーミック電極(チタン/アルミニウム/チタン/金の積層膜)を蒸着形成した後、850℃で熱処理することにより、電子供給層15上にソース電極16とドレイン電極17を形成する。さらにソース電極16とドレイン電極17間に、ショットキー電極(ニッケル/金の積層膜)を蒸着形成することで、ゲート電極18を形成する。
Examples of the present invention will be described by taking an AlGaN / GaN HEMT as an example. As in the conventional example shown in FIG. 8, a low-
このように形成したHEMTのId−Vg特性の測定結果を図7に示す。比較のため、SiH4流量を変化させた場合も示している。図7に示すように、SiH4流量が1sccmの場合、ドレイン電流(リーク電流)が10-4mA/mmとなり、SiH4流量が0sccmに比べて2桁のピンチオフ特性の改善が図られた。一方、SiH4流量が10sccm、100sccmでは、図3で説明したとおり、バッファ層13の抵抗率が低下するため、バッファ層13を流れるリーク電流が増加し、ピンチオフ動作しない結果となった。
The measurement result of the Id-Vg characteristic of the HEMT formed in this way is shown in FIG. For comparison, the case where the SiH 4 flow rate is changed is also shown. As shown in FIG. 7, when the SiH 4 flow rate is 1 sccm, the drain current (leakage current) is 10 −4 mA / mm, and the pinch-off characteristics are improved by two orders of magnitude compared to the SiH 4 flow rate of 0 sccm. On the other hand, when the SiH 4 flow rate is 10 sccm and 100 sccm, as described with reference to FIG. 3, the resistivity of the
以上、HEMTを例にとり説明したが、バッファ層13上に形成する窒化物半導体層に形成する半導体装置によっては、リーク電流の許容値が異なるため、所望の抵抗率となる条件を設定することで、本発明を適用できる。
As described above, the HEMT has been described as an example. However, depending on the semiconductor device formed on the nitride semiconductor layer formed on the
また、n型不純物としてシリコンを導入する場合について説明したが、シリコンに限らず、スズ、イオウ、セレン等その他のn型不純物をドーパントとして用いることができる。 Moreover, although the case where silicon is introduced as an n-type impurity has been described, not only silicon but also other n-type impurities such as tin, sulfur, selenium can be used as a dopant.
11、21:サファイア基板、12、22:低温堆積膜、13:バッファ層、14:電子走行層、15:電子供給層、16:ソース電極、17:ドレイン電極、18:ゲート電極、23:SiドープGaN層 11, 21: Sapphire substrate, 12, 22: Low temperature deposited film, 13: Buffer layer, 14: Electron travel layer, 15: Electron supply layer, 16: Source electrode, 17: Drain electrode, 18: Gate electrode, 23: Si Doped GaN layer
Claims (1)
原料ガスとして有機金属ガリウムを供給しながら、エピタキシャル成長温度を850℃〜1000℃とし、n型不純物のドーピングガスの供給量を制御することによりn型不純物がドーピングされフェルミレベルの位置が伝導帯側に移動すると共に、前記有機金属ガリウムに起因する炭素がドーピングされ窒素位置あるいは格子間位置に配置することにより所望の抵抗率となる窒化ガリウム層を、バッファ層としてエピタキシャル成長させる工程を含むことを特徴とする窒化物半導体装置の製造方法。 In a method for manufacturing a nitride semiconductor device including a step of stacking a nitride semiconductor layer on a substrate via a buffer layer made of gallium nitride,
While supplying the organometallic gallium as the source gas, the epitaxial growth temperature is set to 850 ° C. to 1000 ° C., and the supply amount of the doping gas of the n-type impurity is controlled, so that the n-type impurity is doped and the Fermi level position is on the conduction band side. And a step of epitaxially growing, as a buffer layer, a gallium nitride layer having a desired resistivity by being moved and doped with carbon caused by the organometallic gallium and disposed at a nitrogen position or an interstitial position. A method for manufacturing a nitride semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031665A JP5711001B2 (en) | 2011-02-17 | 2011-02-17 | Manufacturing method of nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031665A JP5711001B2 (en) | 2011-02-17 | 2011-02-17 | Manufacturing method of nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012174697A JP2012174697A (en) | 2012-09-10 |
JP5711001B2 true JP5711001B2 (en) | 2015-04-30 |
Family
ID=46977387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011031665A Active JP5711001B2 (en) | 2011-02-17 | 2011-02-17 | Manufacturing method of nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5711001B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5787417B2 (en) | 2013-05-14 | 2015-09-30 | コバレントマテリアル株式会社 | Nitride semiconductor substrate |
JP6419418B2 (en) | 2013-05-29 | 2018-11-07 | 三菱電機株式会社 | Semiconductor device |
JP6896063B2 (en) * | 2016-08-18 | 2021-06-30 | レイセオン カンパニー | Semiconductor material growth of high resistance nitride buffer layer using ion implantation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4513422B2 (en) * | 2004-06-02 | 2010-07-28 | 住友電気工業株式会社 | Method for manufacturing a semiconductor device |
JP2006114655A (en) * | 2004-10-14 | 2006-04-27 | Hitachi Cable Ltd | Semiconductor epitaxial wafer and field effect transistor |
JP4792814B2 (en) * | 2005-05-26 | 2011-10-12 | 住友電気工業株式会社 | High electron mobility transistor, field effect transistor, epitaxial substrate, method for producing epitaxial substrate, and method for producing group III nitride transistor |
JP5064824B2 (en) * | 2006-02-20 | 2012-10-31 | 古河電気工業株式会社 | Semiconductor element |
JP2010239034A (en) * | 2009-03-31 | 2010-10-21 | Furukawa Electric Co Ltd:The | Semiconductor device manufacturing method and semiconductor device |
-
2011
- 2011-02-17 JP JP2011031665A patent/JP5711001B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012174697A (en) | 2012-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4792814B2 (en) | High electron mobility transistor, field effect transistor, epitaxial substrate, method for producing epitaxial substrate, and method for producing group III nitride transistor | |
CN107408511B (en) | Compound semiconductor substrate | |
US9269577B2 (en) | Method for manufacturing nitride semiconductor device | |
US8860038B2 (en) | Nitride semiconductor device and manufacturing method for the same | |
CN109964305B (en) | Nucleation layer for III-nitride structure growth | |
US10038086B2 (en) | Process for forming a high electron mobility transistor | |
JP2011166067A (en) | Nitride semiconductor device | |
US20150084163A1 (en) | Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device | |
US10263094B2 (en) | Nitride semiconductor device and process of forming the same | |
CN101611479A (en) | Gallium nitride-based epitaxial crystal, manufacturing method thereof, and field-effect transistor | |
US9099383B2 (en) | Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate | |
JP5711001B2 (en) | Manufacturing method of nitride semiconductor device | |
US20170200806A1 (en) | Epitaxial Substrate for Semiconductor Device and Method for Manufacturing Same | |
JP2004265925A (en) | Compound semiconductor epitaxial substrate and method of manufacturing the same | |
JP2007103727A (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP2012156546A (en) | Nitride semiconductor device, epitaxial substrate, and method of forming gallium nitride-based epitaxial film | |
JP4770130B2 (en) | Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor | |
JP2009289826A (en) | Semiconductor device having heterojunction and manufacturing method thereof | |
JP2024015771A (en) | semiconductor equipment | |
JP2024015770A (en) | semiconductor equipment | |
JP2010232686A (en) | Compound semiconductor epitaxial substrate | |
JP2007324327A (en) | Schottky barrier diode and epitaxial substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5711001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |