JP5678418B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5678418B2 JP5678418B2 JP2009195243A JP2009195243A JP5678418B2 JP 5678418 B2 JP5678418 B2 JP 5678418B2 JP 2009195243 A JP2009195243 A JP 2009195243A JP 2009195243 A JP2009195243 A JP 2009195243A JP 5678418 B2 JP5678418 B2 JP 5678418B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor substrate
- region
- detection element
- temperature detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 211
- 238000001514 detection method Methods 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 110
- 239000012212 insulator Substances 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 description 18
- 230000020169 heat generation Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 101100083446 Danio rerio plekhh1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、温度検知素子を備えた半導体装置に関する。 The present invention relates to a semiconductor device provided with a temperature detection element.
半導体装置が動作することによって、半導体装置が発熱する場合がある。特に、大電流が流れるIGBT等のパワー半導体装置では、この発熱量が大きくなる傾向がある。半導体装置による発熱を検知するために、半導体装置に温度センサが設置されることがある。例えば、特許文献1では、半導体基板の表面の中央部と端部に、温度検知素子としてダイオードを設置している。この半導体装置は、2箇所に設置したダイオードの温度を検知して、半導体装置の表面温度をより均一化するように、ゲート電圧等を制御する。
When the semiconductor device operates, the semiconductor device may generate heat. In particular, in a power semiconductor device such as an IGBT through which a large current flows, the amount of generated heat tends to increase. In order to detect heat generated by the semiconductor device, a temperature sensor may be installed in the semiconductor device. For example, in
特許文献1の技術では、半導体装置の表面温度を均一化することのみを目的に温度検知素子を設置しているため、2つの温度検知素子は、ともに半導体基板の表面上に設置されている。しかしながら、半導体基板の内部で発熱が発生する場合(例えば、半導体基板を縦方向に電流が流れる縦型の半導体装置等の場合)には、半導体基板の表面よりも半導体基板の内部において温度上昇が起こり易い。特許文献1の技術では、半導体基板の発熱によって半導体基板の内部が高温となっていても、半導体基板の表面温度が上昇しないと、この発熱を検知することができない。また、半導体基板の表面上に設置された温度検知素子によって半導体装置の発熱を検知しても、半導体基板の深さ方向のどの位置で発熱しているかを判断することはできない。発熱の原因となった箇所の位置を知るためには、さらに断面観察等を行う必要がある。
In the technique of
本発明では、主活性領域が形成された半導体基板と、半導体基板の温度を検知する第1温度検知素子と、第1温度検知素子よりも半導体基板の深い位置の温度を検知する第2温度検知素子とを備える半導体装置を提供する。この半導体装置では、第1温度検知素子と第2温度検知素子は、半導体基板の表面の等温度領域に設けられている。 In the present invention, the semiconductor substrate in which the main active region is formed, the first temperature detection element for detecting the temperature of the semiconductor substrate, and the second temperature detection for detecting the temperature at a position deeper than the first temperature detection element. A semiconductor device including the element is provided. In this semiconductor device, the first temperature detection element and the second temperature detection element are provided in an isothermal region on the surface of the semiconductor substrate.
本発明によれば、第1温度検知素子と第2温度検知素子によって、半導体基板の深さが異なる2つの位置の温度を検知することができる。半導体基板の内部で発熱が発生した場合により温度が上昇し易い、半導体基板の内部での温度を検知することができるため、半導体基板内部での発熱を検知し易くなる。半導体基板の内部と表面側の温度が検知できるため、半導体基板において発熱している箇所の深さ方向の位置を推定することができる。 According to the present invention, the first temperature detection element and the second temperature detection element can detect the temperatures at two positions where the depth of the semiconductor substrate is different. When heat is generated inside the semiconductor substrate, it is possible to detect the temperature inside the semiconductor substrate, which is likely to increase the temperature. Therefore, it is easy to detect the heat generation inside the semiconductor substrate. Since the temperature inside and on the surface side of the semiconductor substrate can be detected, it is possible to estimate the position in the depth direction of the location where heat is generated in the semiconductor substrate.
また、第2温度検知素子を配置する深さを発熱が予想される位置に配置することで、半導体基板の深さ方向の温度分布を検知することができるため、深さ方向の温度分布を知ることができる。 In addition, since the temperature distribution in the depth direction of the semiconductor substrate can be detected by arranging the depth at which the second temperature detection element is arranged at a position where heat generation is expected, the temperature distribution in the depth direction is known. be able to.
さらに、第1温度検知素子と第2温度検知素子は、半導体基板の表面の等温度領域に設けられているため、半導体基板の平面方向の温度分布による影響を小さくした状態で、半導体基板の深さ方向の温度分布を検知することができる。 Further, the first temperature sensing element and the second temperature sensing element, because it is provided in the constant temperature region of the semiconductor substrate surface, while reducing the influence of the temperature distribution in the planar direction of the semiconductor substrate, a semiconductor substrate depth The temperature distribution in the vertical direction can be detected.
第1温度検知素子と第2温度検知素子は、半導体基板の平面方向の位置が隣接していることが好ましい。このようにしても、半導体基板の平面方向の温度分布による影響を小さくした状態で、半導体基板の深さ方向の温度分布を検知することができる。 The first temperature detection element and the second temperature detection element are preferably adjacent to each other in the planar direction of the semiconductor substrate. Even in this case, the temperature distribution in the depth direction of the semiconductor substrate can be detected in a state where the influence of the temperature distribution in the planar direction of the semiconductor substrate is reduced.
第1温度検知素子と第2温度検知素子は、半導体基板の平面方向の中央部となる位置に設置されていることが好ましい。半導体基板の平面方向の中央部は、端部に比べて半導体基板の発熱による温度上昇が発生し易い。このため、この中央部において、半導体基板の深さ方向の温度分布を測定すれば、検知感度が向上する。 It is preferable that the first temperature detection element and the second temperature detection element are installed at a position that is a central portion in the planar direction of the semiconductor substrate. A temperature rise due to heat generation of the semiconductor substrate is more likely to occur in the central portion in the planar direction of the semiconductor substrate than in the end portion. For this reason, if the temperature distribution in the depth direction of the semiconductor substrate is measured at this central portion, the detection sensitivity is improved.
第2温度検知素子は、半導体基板の表面から内部に向けて形成されており、その内壁面に絶縁膜が形成されているトレンチと、トレンチ内の底部に形成された第1導電型の第1半導体領域と、トレンチ内の底部に形成され、第1半導体領域と接する第2導電型の第2半導体領域と、第1半導体領域に接し、第2半導体領域に接しない第1電極と、第2半導体領域に接し、第1半導体領域に接しない第2電極と、第1電極と第2電極とを隔離する絶縁体とを備えることが好ましい。 The second temperature detection element is formed from the surface of the semiconductor substrate toward the inside, and has a trench in which an insulating film is formed on the inner wall surface, and a first conductivity type first formed at the bottom of the trench. A semiconductor region, a second conductivity type second semiconductor region formed at the bottom of the trench and in contact with the first semiconductor region; a first electrode in contact with the first semiconductor region but not in contact with the second semiconductor region; It is preferable to include a second electrode that is in contact with the semiconductor region and not in contact with the first semiconductor region, and an insulator that separates the first electrode and the second electrode.
本発明によれば、半導体基板の深さ方向の温度分布を検知することができるため、半導体装置の発熱を検知し易くなる。半導体基板の内部と表面側の温度が検知できるため、半導体基板において発熱している箇所の深さ方向の位置を推定することができる。 According to the present invention, since the temperature distribution in the depth direction of the semiconductor substrate can be detected, it becomes easy to detect the heat generation of the semiconductor device. Since the temperature inside and on the surface side of the semiconductor substrate can be detected, it is possible to estimate the position in the depth direction of the location where heat is generated in the semiconductor substrate.
以下に説明する実施例の主要な特徴を以下に列記する。
(特徴1)主活性領域には、縦型のIGBTが形成されている。
(特徴2)温度検知素子の少なくとも1つは、IGBTのボディ領域近傍のドリフト領域の深さの温度を検知する位置に設けられている。
The main features of the embodiments described below are listed below.
(Feature 1) A vertical IGBT is formed in the main active region.
(Feature 2) At least one of the temperature detection elements is provided at a position for detecting the temperature of the depth of the drift region near the body region of the IGBT.
以下、本発明の実施例1について、図面を参照しながら説明する。図1は本実施例に係る半導体装置100の平面図であり、図2は図1に示す半導体装置100のII−II線断面の拡大図であり、図3は図1に示す半導体装置100のIII−III線断面におけるトレンチ底部の拡大図である。
図1に示すように、半導体装置100は、主活性領域1と温度検知領域2とを含む半導体基板10を備えている。温度検知領域2においては、第1温度検知素子3と、第2温度検知素子5が形成されている。半導体基板10の主活性領域1には、縦型のIGBTが形成されている。
As shown in FIG. 1, the
図1に示すように、第1温度検知素子3と第2温度検知素子5とは、半導体基板10を平面視したときの中央部(平面方向の中央部)に設けられており、互いに隣接している。本実施例においては、第1温度検知素子3および第2温度検知素子5は、ともにダイオードである。半導体基板10の表面の周縁部には、カソードパッド32、52、アノードパッド34、54が形成されている。
As shown in FIG. 1, the first
図2に示すように、半導体基板10は、裏面側から順に、P+型のコレクタ領域101、N型のバッファ領域102、N−型のドリフト領域103、P型のボディ領域104が積層されている。
As shown in FIG. 2, the
主活性領域1においては、ボディ領域104の表面に、N+型のエミッタ領域105と、P+型のボディコンタクト領域106とが形成されている。エミッタ領域105およびボディコンタクト領域106は、ボディ領域104によってドリフト領域103と隔離されている。半導体基板10の表面側から、ボディ領域104を貫通し、ドリフト領域103に至るトレンチゲート130が設けられている。エミッタ領域105は、トレンチゲート130の側面と接している。トレンチゲート130のトレンチの内壁面にはゲート絶縁膜が形成されており、ゲート絶縁膜の内部にゲート電極が充填されている。トレンチゲート130の上面は、半導体基板10の表面に形成された絶縁膜41によって被覆されている。
In main
図2に示すように、第1温度検知素子3は、その内壁面に絶縁膜が形成されているトレンチ301と、トレンチ301内の底部に形成されたN型の第1半導体領域303と、トレンチ301内の底部に形成され、第1半導体領域303と接するP型の第2半導体領域305とを備えている。第1半導体領域303はダイオードのカソード領域となり、第2半導体領域303はダイオードのアノード領域となる。
As shown in FIG. 2, the first
トレンチ301は、半導体基板10の表面側からボディ領域104内にまで設けられており、ドリフト領域103には到達していない。トレンチ301内の第1半導体領域303および第2半導体領域305は、ボディ領域104内に位置している。これによって、第1温度検知素子3は、半導体基板10の主活性領域1のボディ領域104の位置の温度を検知できる。
The trench 301 is provided from the surface side of the
図2に示すように、第2温度検知素子5は、第1温度検知素子3よりも半導体基板10の深い位置に形成されている。第2温度検知素子5は、半導体基板10のボディ領域104側の表面から内部に向けて形成されている。第2温度検知素子5は、その内壁面に絶縁膜が形成されているトレンチ501と、トレンチ501内の底部に形成されたN型の第1半導体領域503と、トレンチ501内の底部に形成され、第1半導体領域503と接するP型の第2半導体領域505とを備えている。第1半導体領域503はダイオードのカソード領域となり、第2半導体領域503はダイオードのアノード領域となる。
As shown in FIG. 2, the second
トレンチ501は、半導体基板10の表面側からボディ領域104を貫通し、ドリフト領域103に到達している。トレンチ501の底部は、主活性領域1のトレンチゲート130の底部と同じ深さであり、ボディ領域104近傍のドリフト領域103内に第1半導体領域503および第2半導体領域505が位置している。これによって、第2温度検知素子5は、半導体基板10の主活性領域1の、ボディ領域104近傍のドリフト領域103の位置の温度を検知できる。すなわち、第2温度検知素子5は、第1温度検知素子3よりも、半導体基板10の深い位置の温度を検知する。
The
第1温度検知素子3が設けられた半導体基板10の表面には、絶縁膜43が形成されており、第2温度検知素子5が設けられた半導体基板10の表面には、絶縁膜45が形成されている。
An insulating
第2温度検知素子5のトレンチ501の底部の拡大図である図3を用いて、ダイオードを構成する第1半導体領域と第2半導体領域の構成について説明する。図3は、図2に示す断面と垂直な方向の断面の一部を示している。尚、第1温度検知素子3のトレンチ301の底部も、第2温度検知素子5と同様の構成である。
A configuration of the first semiconductor region and the second semiconductor region constituting the diode will be described with reference to FIG. 3 which is an enlarged view of the bottom of the
図3に示すように、トレンチ501の底部にはN型の第1半導体領域503、P型の第2半導体領域505が積層されており、その表面側には、第1電極523、第2電極525、絶縁体507が設けられている。第1半導体領域503はその一部が上方(第2半導体領域505側)に突出しており、その突出部において第1電極523と接している。第2半導体領域505は、第2電極525と接している。絶縁体507は、第1電極523と第2電極525とを隔離しており、第1電極523と第2半導体領域525とを隔離している。これによって、第1電極523は、第1半導体領域503にのみ接し、第2半導体領域505に接しない状態となる。第2電極525は、第2半導体領域505にのみ接し、第1半導体領域503に接しない状態となる。
As shown in FIG. 3, an N-type
第1電極523は、ダイオードのカソード領域となる第1半導体領域503と接するカソード電極である。図3に示す第1電極523と図1に示すカソードパッド52は、図1に示す半導体基板10の表面に形成された配線によって接続されている。第2電極525は、ダイオードのアノード領域となる第2半導体領域505と接するアノード電極である。図3に示す第2電極525と図1に示すアノードパッド54は、図1に示す半導体基板10の表面に形成された配線によって接続されている。
The
上記のとおり、本実施例では、半導体装置100は、主活性領域1が形成された半導体基板10と、半導体基板10の温度を検知する第1温度検知素子3と、第1温度検知素子3よりも半導体基板10の深い位置の温度を検知する第2温度検知素子5とを備えている。第1温度検知素子3と第2温度検知素子5によって、半導体基板10の深さ方向に異なる2つの位置の温度を検知することができ、深さ方向の温度分布を把握することができる。
As described above, in this embodiment, the
また、第1温度検知素子3と第2温度検知素子5は、半導体基板10の表面上の位置が隣接している。すなわち、第1温度検知素子3と第2温度検知素子5は、平面方向に隣接した位置にある。このため、半導体基板10の平面方向の温度分布による影響が殆ど無い状態で、半導体基板10の深さ方向の温度分布を検知することができる。
Further, the first
また、第1温度検知素子3と第2温度検知素子5は、半導体基板10を平面視したときの中央部(平面方向の中央部)となる位置に設置されている。半導体基板10の平面方向の中央部は、端部に比べて半導体基板10の発熱による温度上昇が発生し易い。このような温度上昇が発生し易い位置に第1温度検知素子3および第2温度検知素子5を設置すれば、検知感度が向上する。
In addition, the first
また、第2温度検知素子5のトレンチ501の底部は、主活性領域1のトレンチゲート130の底部と同じ深さであるため、製造工程において、主活性領域1のトレンチゲート130と第2温度検知素子のトレンチ501を同時に形成することができる。半導体装置100の製造工程を簡素化することが可能である。
In addition, since the bottom of the
図4は、通常動作時の半導体基板10の平面方向の中央部における深さ方向の温度分布の一例を概念的に示す図である。図4に示すように、通常動作時には、半導体基板10の温度は、その表面または裏面から深くなるにしたがって全体的に緩やかに上昇した状態となっている。半導体基板10の深さ方向においては、ボディ領域104とドリフト領域103との境界近傍のドリフト領域103が最も温度が上昇し、この境界近傍において、深さ方向の温度が最高温度であるTmax1となる。
FIG. 4 is a diagram conceptually showing an example of the temperature distribution in the depth direction at the center in the planar direction of the
本実施例では、第1温度検知素子3は、半導体基板10のボディ領域104内の温度を検知できる位置に設置されており、第2温度検知素子5は、半導体基板10のボディ領域104とドリフト領域103との境界近傍のドリフト領域103の温度を検知できる位置に設置されている。半導体装置100の製造時の検査工程において、半導体基板10が発熱した場合に、第1温度検知素子3と第2温度検知素子5の検知値を知ることによって、その発熱が発生した位置を推定することができる。
In the present embodiment, the first
例えば、第1温度検知素子3が検知する半導体基板10の表面側の温度が通常よりも高く、第2温度検知素子5が検知する半導体基板10の内部の温度が通常の状態であれば、半導体基板10の表面側で異常な発熱が発生していると推定できる。また、第1温度検知素子3が検知する半導体基板10の表面側の温度が通常の状態であり、第2温度検知素子5が検知する半導体基板10の内部の温度が高い場合には、半導体基板10の内部もしくは裏面側で異常な発熱が発生していると推定できる。
For example, if the temperature on the surface side of the
半導体装置100の製造時の検査工程においても、第1温度検知素子3と第2温度検知素子5の検知値を知ることによって、その発熱が発生した位置を簡易に推定又は把握することができる。そして、この発熱が異常な発熱と認められる場合には、その後に製造される製品の製造工程にフィードバックすることができる。半導体装置100の製造工程の効率向上、歩留まり向上に寄与することができる。
Also in the inspection process at the time of manufacturing the
また、本実施例によれば、半導体装置100の短絡の発生を簡易に調べることも可能である。図5は、短絡発生時の半導体基板10の平面方向の中央部における深さ方向の温度分布の一例を概念的に示す図である。短絡発生時は、通常動作時と比較して、半導体基板10に印加されるエネルギー密度が高い状態となる。このため、図5に示すように、半導体基板10の深さ方向の温度分布は、局所的に急激な温度上昇が発生する状態となる。半導体基板10の深さ方向においては、通常運転時と同様にボディ領域104とドリフト領域103の境界近傍のドリフト領域103の温度が最高温度となり、この温度はTmax2である。最高温度Tmax2>最高温度Tmax1であり、最高温度Tmax2となる位置の近傍において急激に温度が上昇する一方、半導体基板10の表面側近傍、裏面側近傍では、通常動作時と同様の温度分布となる(図4、図5参照)。
Further, according to the present embodiment, it is possible to easily check the occurrence of a short circuit in the
本実施例では、通常動作時および短絡発生時に半導体基板10の深さ方向の最高温度となる位置の温度を検知するために、ボディ領域104とドリフト領域103との境界近傍のドリフト領域103の位置に第2温度検知素子5を設置している。半導体基板10の深さ方向の最高温度となる位置は、短絡発生時においても、温度上昇が起こり易い位置である。短絡時に温度上昇が起こり易い位置の温度を検知できるため、短絡時の温度上昇の検知感度を向上させることができる。尚、実験又はシミュレーションによって、最高温度となる位置を調べて、その位置に第2温度検知素子5を設置するようにしてもよい。
In the present embodiment, the position of the
また、本実施例では、第2温度検知素子5よりも半導体基板10の表面側の浅い位置の温度を検知できるように、第1温度検知素子3を設置している。図6は、図4に示す通常動作時と、図5に示す短絡発生時の第1温度検知素子3と第2温度検知素子5の検知値を概念的に示す図である。図6に示すように、通常動作時と比較して、短絡発生時には、第1温度検知素子3の検知値T1と第2温度検知素子5の検知値T2との差が大きくなる。このため、検知値T1と検知値T2との差を調べることによって、半導体装置100の短絡発生を検知することができる。
In the present embodiment, the first
従来、半導体装置には、温度検知素子とは別に、半導体装置の短絡を検知するための電流検知素子が設置されていた。本実施例の温度検知素子によれば、半導体装置の短絡を検知することもできるため、短絡を検知するために電流検知素子を設置する必要がなくなる。その結果、半導体装置の構造の簡素化、製造工程の簡素化に寄与することができる。 Conventionally, in a semiconductor device, a current detection element for detecting a short circuit of the semiconductor device has been installed separately from the temperature detection element. According to the temperature detection element of the present embodiment, it is possible to detect a short circuit of the semiconductor device, so that it is not necessary to install a current detection element to detect the short circuit. As a result, the structure of the semiconductor device can be simplified and the manufacturing process can be simplified.
上記のとおり、本実施例によれば、半導体基板の内部で発熱が発生した場合に、この発熱を検知し易くなる。また、半導体基板の深さ方向の温度分布を検知することができるため、深さ方向の温度分布に基づいて、半導体基板において発熱している位置を推定することができる。断面観察等を行うことなく、発熱している位置を推定できるため、製造時の検査工程において発熱している位置を簡易に検知し、その後に製造される製品の製造工程にフィードバックすることが可能である。 As described above, according to the present embodiment, when heat is generated inside the semiconductor substrate, it becomes easy to detect this heat. Further, since the temperature distribution in the depth direction of the semiconductor substrate can be detected, the position where heat is generated in the semiconductor substrate can be estimated based on the temperature distribution in the depth direction. Since the position where heat is generated can be estimated without performing cross-sectional observation, etc., it is possible to easily detect the position where heat is generated in the inspection process during manufacturing, and to feed back to the manufacturing process of the product to be manufactured thereafter It is.
尚、半導体装置に複数組の第1温度検知素子と第2温度検知素子が設けられていてもよい。例えば、図7に示すように、図1に示した一組の第1温度検知素子3と第2温度検知素子5以外に、一組の第1温度検知素子3aと第2温度検知素子5a、一組の第1温度検知素子3bと第2温度検知素子5bが設けられていても良い。図7において、第1温度検知素子3、3a、3bは半導体基板の浅い位置の温度を検知し、第2温度検知素子5、5a,5bは、は半導体基板の深い位置の温度を検知する。第1電極32、52、32a、52a、32b、52bはカソードパッドであり、第2電極34、54、34a、54a、34b、54bはアノードパッドである。
Note that a plurality of sets of first temperature detection elements and second temperature detection elements may be provided in the semiconductor device. For example, as shown in FIG. 7, in addition to the set of first
また、一組の第1温度検知素子3と第2温度検知素子5は、半導体基板の平面方向の中央部以外に設置することもできる。この場合は、半導体基板の平面方向の温度分布が同じとなる位置に一組の第1温度検知素子3と第2温度検知素子5とを設置することが好ましい。例えば、図8に示すように、半導体基板の表面上の温度分布が中央部を中心とする楕円形状の等温線によって表される場合、同一の等温線(例えば等温線8)上に一組の第1温度検知素子3と第2温度検知素子5を設置することが好ましい。半導体基板10の表面の等温度領域に一組の第1温度検知素子3と第2温度検知素子5を設置することによって、平面方向の温度分布による影響を小さくした状態で、半導体基板10の深さ方向の温度分布を検知することができる。
Further, the pair of the first
また、図9に示すように、第1温度検知素子3が、主活性領域1に囲まれた状態で深いP+層61の内部に設けられていてもよいし、図10に示すように、第1温度検知素子3が半導体基板10の周辺耐圧構造(FLR)としての深いP+層63の内部に形成されていてもよい。また、図11に示すように、第1温度検知素子93のトレンチの深さが主活性領域1のトレンチゲート130と同じ深さで、第2温度検知素子95のトレンチの深さが主活性領域1のトレンチゲート130よりも深い位置まで形成されていてもよい。さらに、第2温度検知素子95が、第2温度検知素子95よりもさらに深いP+層65の内部に形成されていてもよい。温度検知素子を深いP+層の内部に設置することによって、半導体装置の耐圧低下を抑制することができる。
Further, as shown in FIG. 9, the first
また、温度検知素子は、上記の実施例1で説明したトレンチ型の温度検知素子でなくともよい。例えば、図12に示すように、半導体基板10の表面上に絶縁膜47を設け、さらにその表面上に第1温度検知素子7を設置してもよい。また、図13に示すように、深いP+層61の表面に第1温度検知素子7を設置してもよい。温度検知素子を半導体基板の表面に設ける場合、温度検知素子の設置位置は半導体装置の耐圧低下に影響しない。
Further, the temperature detecting element may not be the trench type temperature detecting element described in the first embodiment. For example, as shown in FIG. 12, an insulating
さらには、上述した各実施例では、半導体基板の深さが異なる2つの位置に温度検知素子を配置した例であったが、半導体基板の深さが異なる3つの位置又は3以上の位置に温度検知素子を配置するようにしてもよい。このように多段階に温度検知素子を配置することで、半導体基板の深さ方向の温度分布を精度よく推定することができる。 Further, in each of the above-described embodiments, the temperature detecting elements are arranged at two positions where the depth of the semiconductor substrate is different. However, the temperature is detected at three positions or three or more positions where the depth of the semiconductor substrate is different. You may make it arrange | position a detection element. By arranging the temperature detection elements in multiple stages in this way, the temperature distribution in the depth direction of the semiconductor substrate can be accurately estimated.
トレンチ型の温度検知素子のトレンチ底部の構成は、図3に示す構成に限定されない。例えば、図14に示すように、N型の第1半導体領域503とP型の第2半導体領域505が隣接しており、同じ高さに形成されていてもよい。また、図15、図16に示すように、2組以上のダイオードが接続されていてもよい。図15、図16においては、第1電極523と接続するN型の第1半導体領域503は、P型の第4半導体領域515と第1のPN接合を形成しており、第2電極525と接続するP型の第2半導体領域505は、N型の第3半導体領域513と第2のPN接合を形成している。第3半導体領域515と第4半導体領域513は、第3電極527によって接続されている。絶縁膜507a、507bは、第1電極523、第2電極525、第3電極527を互いに隔離している。絶縁膜557は、第1のPN接合と第2のPN接合とを隔離している。これによって、第1のPN接合による第1のダイオードと、第2のPN接合による第2のダイオードとが第3電極527によって直列に接続された状態となる。
The configuration of the trench bottom of the trench-type temperature detection element is not limited to the configuration shown in FIG. For example, as shown in FIG. 14, the N-type
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
1 主活性領域
2 温度検知領域
3、3a、3b、7、93 第1温度検知素子
5、5a、5b、95 第2温度検知素子
8 等温線
10 半導体基板
32、32a、32b、52、52a、52b カソードパッド
34、34a、34b、54、54a、54b アノードパッド
41、43、45、47 絶縁膜
61、63、65 P+層
100 半導体装置
101 コレクタ領域
102 バッファ領域
103 ドリフト領域
104 ボディ領域
105 エミッタ領域
106 ボディコンタクト領域
130 トレンチゲート
301、501 トレンチ
303、503 第1半導体領域
305、505 第2半導体領域
507、507a、507b、557 絶縁体
513 第4半導体領域
515 第3半導体領域
523 第1電極
525 第2電極
527 第3電極
DESCRIPTION OF
Claims (4)
半導体基板の温度を検知する第1温度検知素子と、
第1温度検知素子よりも半導体基板の深い位置の温度を検知する第2温度検知素子とを備え、
第1温度検知素子と第2温度検知素子は、半導体基板の表面の等温度領域に設けられていることを特徴とする半導体装置。 A semiconductor substrate on which a main active region is formed;
A first temperature sensing element for sensing the temperature of the semiconductor substrate;
A second temperature detection element that detects a temperature at a position deeper in the semiconductor substrate than the first temperature detection element ;
First temperature sensing element and the second temperature sensing element is a semiconductor device which is characterized that you have provided an isothermal region of the semiconductor substrate surface.
半導体基板の表面から内部に向けて形成されており、その内壁面に絶縁膜が形成されているトレンチと、
トレンチ内の底部に形成された第1導電型の第1半導体領域と、
トレンチ内の底部に形成され、第1半導体領域と接する第2導電型の第2半導体領域と、
第1半導体領域に接し、第2半導体領域に接しない第1電極と、
第2半導体領域に接し、第1半導体領域に接しない第2電極と、
第1電極と第2電極とを隔離する絶縁体と、
を備えることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
The second temperature sensing element is
A trench that is formed from the surface of the semiconductor substrate toward the inside, and an insulating film is formed on the inner wall surface thereof;
A first semiconductor region of a first conductivity type formed at the bottom of the trench;
A second semiconductor region of a second conductivity type formed at the bottom of the trench and in contact with the first semiconductor region;
A first electrode in contact with the first semiconductor region and not in contact with the second semiconductor region;
A second electrode in contact with the second semiconductor region and not in contact with the first semiconductor region;
An insulator separating the first electrode and the second electrode;
The semiconductor device according to any one of claims 1 to 3, characterized in that it comprises.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195243A JP5678418B2 (en) | 2009-08-26 | 2009-08-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195243A JP5678418B2 (en) | 2009-08-26 | 2009-08-26 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049272A JP2011049272A (en) | 2011-03-10 |
JP5678418B2 true JP5678418B2 (en) | 2015-03-04 |
Family
ID=43835344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195243A Expired - Fee Related JP5678418B2 (en) | 2009-08-26 | 2009-08-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5678418B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5659897B2 (en) * | 2011-03-22 | 2015-01-28 | トヨタ自動車株式会社 | System comprising semiconductor device and control means, and method for controlling current flowing through semiconductor device |
JP6345930B2 (en) * | 2013-12-26 | 2018-06-20 | ローム株式会社 | Semiconductor device and design method thereof |
DE102014220056B4 (en) | 2014-10-02 | 2019-02-14 | Infineon Technologies Ag | Semiconductor device with sensor potential in the active area |
DE102016102493B3 (en) * | 2016-02-12 | 2017-07-20 | Infineon Technologies Ag | SEMICONDUCTOR DEVICE WITH A TEMPERATURE SENSOR, TEMPERATURE SENSOR AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE WITH A TEMPERATURE SENSOR |
JP6609348B2 (en) * | 2018-05-24 | 2019-11-20 | ローム株式会社 | Semiconductor chip |
JP7467918B2 (en) * | 2020-01-09 | 2024-04-16 | 富士電機株式会社 | Semiconductor Device |
CN116613205A (en) * | 2023-06-21 | 2023-08-18 | 上海集成电路制造创新中心有限公司 | Insulated gate bipolar transistor with temperature sensing function and preparation method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19534604C1 (en) * | 1995-09-18 | 1996-10-24 | Siemens Ag | Field effect power semiconductor element |
JP3591415B2 (en) * | 2000-03-16 | 2004-11-17 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
JP2001274399A (en) * | 2000-03-23 | 2001-10-05 | Toyota Motor Corp | Semiconductor device and manufacturing method thereof |
JP2002270841A (en) * | 2001-03-13 | 2002-09-20 | Denso Corp | Semiconductor device and manufacturing method thereof |
JP5167663B2 (en) * | 2007-03-20 | 2013-03-21 | トヨタ自動車株式会社 | Semiconductor device |
JP2010287786A (en) * | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | Semiconductor device |
JP2011049273A (en) * | 2009-08-26 | 2011-03-10 | Toyota Motor Corp | Semiconductor device and control method of the semiconductor device |
-
2009
- 2009-08-26 JP JP2009195243A patent/JP5678418B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011049272A (en) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5678418B2 (en) | Semiconductor device | |
JP5754543B2 (en) | Semiconductor device | |
JP7131003B2 (en) | semiconductor equipment | |
JP4877337B2 (en) | Semiconductor device | |
JP5609876B2 (en) | Semiconductor device | |
JP6224454B2 (en) | Vertical semiconductor device | |
JP2009188178A (en) | Semiconductor device | |
JP2016012647A (en) | Semiconductor device | |
JP5167663B2 (en) | Semiconductor device | |
US20160254200A1 (en) | Method for Detecting a Crack in a Semiconductor Body of a Semiconductor Component | |
JP7024891B2 (en) | Semiconductor device | |
JP5422930B2 (en) | Semiconductor device | |
JP6659418B2 (en) | Semiconductor device | |
JP2012099695A (en) | Semiconductor device | |
US9850120B2 (en) | Micromechanical component having a diaphragm | |
JP2013201357A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
JP2017168597A (en) | Semiconductor device | |
JP5407784B2 (en) | Semiconductor device | |
JP2011049273A (en) | Semiconductor device and control method of the semiconductor device | |
JP7073773B2 (en) | Semiconductor device | |
JP7181341B2 (en) | Power semiconductor element and power semiconductor chip | |
JP5407438B2 (en) | Semiconductor device | |
JP2013105932A (en) | Semiconductor device | |
JP5200148B2 (en) | Semiconductor device | |
CN105938830A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5678418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |