[go: up one dir, main page]

JP5674366B2 - Schottky barrier diode and manufacturing method thereof - Google Patents

Schottky barrier diode and manufacturing method thereof Download PDF

Info

Publication number
JP5674366B2
JP5674366B2 JP2010167174A JP2010167174A JP5674366B2 JP 5674366 B2 JP5674366 B2 JP 5674366B2 JP 2010167174 A JP2010167174 A JP 2010167174A JP 2010167174 A JP2010167174 A JP 2010167174A JP 5674366 B2 JP5674366 B2 JP 5674366B2
Authority
JP
Japan
Prior art keywords
metal layer
conductor
barrier
barrier metal
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010167174A
Other languages
Japanese (ja)
Other versions
JP2012028625A (en
Inventor
良平 大澤
良平 大澤
竜二 末本
竜二 末本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010167174A priority Critical patent/JP5674366B2/en
Publication of JP2012028625A publication Critical patent/JP2012028625A/en
Application granted granted Critical
Publication of JP5674366B2 publication Critical patent/JP5674366B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • H10D8/605Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ショットキーバリアダイオード及びその製造方法に関するものである。   The present invention relates to a Schottky barrier diode and a method for manufacturing the same.

従来、半導体と金属とを接合することにより、この界面に生じるショットキー障壁を利用したショットキーバリアダイオード(SBD)が知られている(例えば、特許文献1等参照)。
このSBDは、順方向に所定の電圧を印加した場合に、電圧降下が小さく、かつ、逆方向に所定の電圧を印加した場合に、漏れ電流が小さいことが好ましいとされている。
Conventionally, a Schottky barrier diode (SBD) using a Schottky barrier generated at this interface by bonding a semiconductor and a metal is known (see, for example, Patent Document 1).
This SBD preferably has a small voltage drop when a predetermined voltage is applied in the forward direction and a small leakage current when a predetermined voltage is applied in the reverse direction.

図8は、従来のトレンチ構造型のショットキーバリアダイオード(SBD)の一例を示す断面図であり、このSBD1は、シリコン基板(半導体基板)2の表面(一主面)2aにトレンチ3が形成され、このトレンチ3の内面にシリコン酸化膜からなる絶縁膜4が形成され、このトレンチ3内には多結晶シリコンからなる導電体5が埋め込まれ、これらシリコン基板2の表面2a、絶縁膜4の最上面4a及び導電体5の上面5aは面一とされ、これらシリコン基板2、絶縁膜4及び導電体5を覆うようにバリア金属層6及び電極金属層7が積層されている。
このSBD1は、シリコン基板2の表面2aにトレンチ3を形成し、このトレンチ3の内面に絶縁膜4を形成し、この絶縁膜4により囲まれたトレンチ3内に多結晶シリコンからなる導電体5を埋め込み、これらシリコン基板2、絶縁膜4及び導電体5を覆うようにバリア金属層6及び電極金属層7を積層することにより作製することができる。
FIG. 8 is a cross-sectional view showing an example of a conventional trench structure type Schottky barrier diode (SBD). In this SBD 1, a trench 3 is formed on a surface (one main surface) 2 a of a silicon substrate (semiconductor substrate) 2. An insulating film 4 made of a silicon oxide film is formed on the inner surface of the trench 3, and a conductor 5 made of polycrystalline silicon is embedded in the trench 3, and the surface 2 a of the silicon substrate 2 and the insulating film 4 are formed. The uppermost surface 4 a and the upper surface 5 a of the conductor 5 are flush with each other, and a barrier metal layer 6 and an electrode metal layer 7 are laminated so as to cover the silicon substrate 2, the insulating film 4 and the conductor 5.
In the SBD 1, a trench 3 is formed on the surface 2 a of the silicon substrate 2, an insulating film 4 is formed on the inner surface of the trench 3, and a conductor 5 made of polycrystalline silicon is formed in the trench 3 surrounded by the insulating film 4. And the barrier metal layer 6 and the electrode metal layer 7 are laminated so as to cover the silicon substrate 2, the insulating film 4 and the conductor 5.

特開2008−282839号公報JP 2008-282839 A

ところで、従来のSBD1では、その電気的特性が、電極金属層7あるいはその上に形成された半田(図示略)等からの引っ張り応力や圧縮応力等の外部応力に対して非常に敏感であるために、例えば、バリア金属層6と導電体5との接合界面に電極金属層7等から外部応力が作用した場合、バリア金属層6及び導電体5の熱膨張率とシリコン基板2及び絶縁膜4の熱膨張率との違いにより、この外部応力がトレンチ3の側壁上面付近に集中し、その結果、逆方向電流(IR)が増加し、最悪の場合、シリコン基板2に反りが生じる虞があるという問題点があった。   By the way, in the conventional SBD 1, the electrical characteristics are very sensitive to external stresses such as tensile stress and compressive stress from the electrode metal layer 7 or solder (not shown) formed thereon. For example, when an external stress is applied from the electrode metal layer 7 or the like to the bonding interface between the barrier metal layer 6 and the conductor 5, the thermal expansion coefficients of the barrier metal layer 6 and the conductor 5, the silicon substrate 2, and the insulating film 4. Due to the difference in thermal expansion coefficient, the external stress is concentrated near the upper surface of the sidewall of the trench 3, and as a result, the reverse current (IR) increases, and in the worst case, the silicon substrate 2 may be warped. There was a problem.

本発明は、上記の課題を解決するためになされたものであって、バリア金属層と導電体との接合界面に電極金属層等から生じる外部応力が作用した場合においても、この応力をバリア金属層内にて分散させることにより、外部応力がトレンチの側壁上面付近に集中するのを緩和することができ、したがって、逆方向電流(IR)を小さくすることができるショットキーバリアダイオード及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problem, and even when an external stress generated from the electrode metal layer or the like acts on the bonding interface between the barrier metal layer and the conductor, the stress is applied to the barrier metal. Dispersion within the layer can alleviate the concentration of external stress near the upper surface of the sidewall of the trench, and therefore, the reverse current (IR) can be reduced, and a method for manufacturing the same. The purpose is to provide.

本発明者は、上記の課題を解決するために鋭意検討を重ねた結果、半導体基板の一主面にトレンチが形成され、該トレンチの内面に絶縁膜が形成されるとともに前記トレンチ内に導電体が埋め込まれ、該導電体上にバリア金属層が形成され、該バリア金属層上に電極金属層が形成されたショットキーバリアダイオードにおいて、前記バリア金属層のうち前記導電体層上の一部の領域またはその近傍を含む領域に、前記バリア金属層より熱膨張率が高い金属が埋め込まれた構成とすれば、電極金属層に引っ張り応力等の応力が生じた場合においても、バリア金属層に埋め込まれた金属が電極金属層からバリア金属層に加わる引っ張り応力等の応力を分散させ、よって、この応力がトレンチの側壁上面付近に集中するのを緩和し、その結果、逆方向電流(IR)が抑制されることを見出し、本発明を完成するに至った。   As a result of intensive studies in order to solve the above problems, the inventor has formed a trench on one main surface of a semiconductor substrate, an insulating film is formed on the inner surface of the trench, and a conductor in the trench. Is embedded, a barrier metal layer is formed on the conductor, and an electrode metal layer is formed on the barrier metal layer, a part of the barrier metal layer on the conductor layer If a metal having a higher thermal expansion coefficient than that of the barrier metal layer is embedded in the region or a region including the vicinity thereof, even when a stress such as a tensile stress is generated in the electrode metal layer, the metal is embedded in the barrier metal layer. The applied metal disperses the stress such as tensile stress applied from the electrode metal layer to the barrier metal layer, thereby reducing the concentration of this stress near the upper surface of the trench sidewall, and as a result It found that the current (IR) is suppressed, and have completed the present invention.

すなわち、本発明の請求項1記載のショットキーバリアダイオードは、半導体基板の一主面にトレンチが形成され、該トレンチの内面に絶縁膜が形成されるとともに前記トレンチ内に導電体が埋め込まれ、該導電体上にバリア金属層が形成され、該バリア金属層上に電極金属層が形成されたショットキーバリアダイオードにおいて、前記バリア金属層のうち前記導電体層上の一部の領域またはその近傍を含む領域に、前記バリア金属層より熱膨張率が高い金属が埋め込まれ、前記金属の下端部は、前記導電体中に埋め込まれていることを特徴とする。 That is, in the Schottky barrier diode according to claim 1 of the present invention, a trench is formed on one main surface of a semiconductor substrate, an insulating film is formed on the inner surface of the trench, and a conductor is embedded in the trench, In a Schottky barrier diode in which a barrier metal layer is formed on the conductor and an electrode metal layer is formed on the barrier metal layer, a part of the barrier metal layer on the conductor layer or the vicinity thereof A metal having a thermal expansion coefficient higher than that of the barrier metal layer is embedded in a region including the metal, and a lower end portion of the metal is embedded in the conductor .

このショットキーバリアダイオードでは、バリア金属層のうち導電体層上の一部の領域またはその近傍を含む領域に、前記バリア金属層より熱膨張率が高い金属を埋め込んだことにより、電極金属層に生じた引っ張り応力等の応力がバリア金属層に作用した場合に、前記金属が前記電極金属層からバリア金属層に加わる応力を分散させ、この応力がトレンチの側壁上面付近に集中するのを緩和する。これにより、トレンチの側壁上面付近への応力の集中に起因する逆方向電流(IR)の増加が抑制される。   In this Schottky barrier diode, a metal having a higher thermal expansion coefficient than that of the barrier metal layer is embedded in a part of the barrier metal layer or a region including the vicinity thereof on the conductor layer. When a stress such as a generated tensile stress acts on the barrier metal layer, the metal disperses the stress applied from the electrode metal layer to the barrier metal layer, and this stress is reduced from being concentrated near the upper surface of the trench sidewall. . As a result, an increase in reverse current (IR) due to stress concentration near the upper surface of the trench sidewall is suppressed.

請求項2記載のショットキーバリアダイオードは、請求項1記載のショットキーバリアダイオードにおいて、前記金属の組成は、前記電極金属層と同一の組成であることを特徴とする。
このショットキーバリアダイオードでは、前記金属の組成を前記電極金属層と同一の組成としたことにより、バリア金属層に埋め込まれた金属と電極金属層との熱膨張率が同一となり、前記金属と前記電極金属層との間の熱膨張率の差に起因する反り、割れ、剥離等の不具合が生じる虞が無くなる。
The Schottky barrier diode according to claim 2 is the Schottky barrier diode according to claim 1, wherein the composition of the metal is the same as that of the electrode metal layer.
In this Schottky barrier diode, since the metal composition is the same as that of the electrode metal layer, the thermal expansion coefficient of the metal embedded in the barrier metal layer and the electrode metal layer is the same, and the metal and the metal There is no risk of problems such as warping, cracking, and peeling due to the difference in coefficient of thermal expansion with the electrode metal layer.

記金属の下端部は、前記導電体中に埋め込まれている
このショットキーバリアダイオードでは、前記金属の下端部を前記導電体中に埋め込むことにより、前記金属と前記導電体との接合強度が高まる。これにより、バリア金属層に電極金属層からの引っ張り応力等の外部応力が加わった場合においても、前記金属を含むバリア金属層と導電体との間に反り、剥離等の不具合が生じる虞がなくなる。
The lower end of the front Symbol metal is embedded in the conductor.
In this Schottky barrier diode, bonding strength between the metal and the conductor is increased by embedding the lower end portion of the metal in the conductor. As a result, even when an external stress such as a tensile stress from the electrode metal layer is applied to the barrier metal layer, the barrier metal layer containing the metal is warped between the conductor and there is no possibility of causing problems such as peeling. .

請求項記載のショットキーバリアダイオードは、請求項1または2記載のショットキーバリアダイオードにおいて、前記導電体の上面は、凹面であることを特徴とする。
このショットキーバリアダイオードでは、前記導電体の上面を凹面としたことにより、前記導電体上に積層されるバリア金属層及び電極金属層の上面にも、前記凹面と類似形状の凹面が形成されることとなり、よって、この凹面が電極金属層に半田等を接合させる際の半田溜まりとなり、半田接合時における半田の流れ等を防止する。
Claim 3, wherein the Schottky barrier diode in claim 1 or 2, wherein the Schottky barrier diode, the upper surface of the conductive body, characterized in that it is a concave surface.
In this Schottky barrier diode, since the upper surface of the conductor is a concave surface, a concave surface having a shape similar to the concave surface is also formed on the upper surfaces of the barrier metal layer and the electrode metal layer laminated on the conductor. Therefore, this concave surface becomes a solder pool when solder or the like is joined to the electrode metal layer, and prevents a solder flow or the like at the time of solder joining.

請求項記載のショットキーバリアダイオードの製造方法は、半導体基板の一主面にトレンチを形成し、該トレンチの内面に絶縁膜を形成し、前記絶縁膜が形成されたトレンチ内に導電体を埋め込み、該導電体上にバリア金属層を形成し、該バリア金属層上に電極金属層を形成するショットキーバリアダイオードの製造方法において、前記導電体の上面に凹部を形成し、前記バリア金属層のうち前記凹部の上部の領域を選択除去して開口を形成し、前記凹部及び前記開口内に前記バリア金属層より熱膨張率が高い金属を堆積させ、前記金属上及び前記バリア金属層上に前記電極金属層を形成することを特徴とする。 5. The method of manufacturing a Schottky barrier diode according to claim 4 , wherein a trench is formed on one main surface of the semiconductor substrate, an insulating film is formed on the inner surface of the trench, and a conductor is formed in the trench in which the insulating film is formed. In the method for manufacturing a Schottky barrier diode, which is buried, a barrier metal layer is formed on the conductor, and an electrode metal layer is formed on the barrier metal layer , a recess is formed on the upper surface of the conductor, and the barrier metal layer Forming an opening by selectively removing the upper region of the recess , depositing a metal having a higher thermal expansion coefficient than the barrier metal layer in the recess and the opening, and on the metal and the barrier metal layer The electrode metal layer is formed.

このショットキーバリアダイオードの製造方法では、導電体上に形成されたバリア金属層のうち前記導電体上の一部の領域またはその近傍を含む領域を選択除去して開口を形成し、該開口内に前記バリア金属層より熱膨張率が高い金属を堆積させる。
これにより、バリア金属層の所定位置に精度良く前記バリア金属層より熱膨張率が高い金属を堆積させることが可能になる。
よって、バリア金属層のうち導電体層上の一部の領域またはその近傍を含む領域に該バリア金属層より熱膨張率が高い金属を埋め込むことにより、電極金属層からの応力を分散させてトレンチの側壁上面付近に集中するのを緩和し、この応力の集中に起因する逆方向電流(IR)の増加を抑制したショットキーバリアダイオードを、容易に製造することが可能である。
In this Schottky barrier diode manufacturing method, an opening is formed by selectively removing a part of the barrier metal layer formed on the conductor or a region including the vicinity thereof on the conductor. And depositing a metal having a higher thermal expansion coefficient than the barrier metal layer.
Thereby, it becomes possible to deposit a metal having a higher coefficient of thermal expansion than the barrier metal layer with high accuracy at a predetermined position of the barrier metal layer.
Therefore, by burying a metal having a higher thermal expansion coefficient than that of the barrier metal layer in a part of the barrier metal layer or a region including the vicinity thereof on the conductor layer, the stress from the electrode metal layer is dispersed and the trench is It is possible to easily manufacture a Schottky barrier diode in which the concentration in the vicinity of the upper surface of the side wall is relaxed and an increase in reverse current (IR) due to the concentration of stress is suppressed.

のショットキーバリアダイオードの製造方法は、半導体基板の一主面にトレンチを形成し、該トレンチの内面に絶縁膜を形成し、前記絶縁膜が形成されたトレンチ内に導電体を埋め込み、該導電体上にバリア金属層を形成し、該バリア金属層上に電極金属層を形成するショットキーバリアダイオードの製造方法において、前記バリア金属層のうち前記導電体上の一部の領域またはその近傍を含む領域を選択除去して開口を形成し、該開口内及び前記バリア金属層上に該バリア金属層より熱膨張率が高い金属を堆積させ、前記開口内及び前記バリア金属層上に前記金属からなる電極金属層を形成することを特徴とする。


In another method of manufacturing a Schottky barrier diode, a trench is formed on one main surface of a semiconductor substrate, an insulating film is formed on the inner surface of the trench, a conductor is embedded in the trench in which the insulating film is formed, In the method for manufacturing a Schottky barrier diode, in which a barrier metal layer is formed on a conductor and an electrode metal layer is formed on the barrier metal layer, a part of the barrier metal layer on the conductor or the vicinity thereof Forming an opening by selectively removing a region containing the metal, depositing a metal having a higher thermal expansion coefficient than the barrier metal layer in the opening and on the barrier metal layer, and forming the metal in the opening and on the barrier metal layer. An electrode metal layer made of is formed.


このショットキーバリアダイオードの製造方法では、導電体上に形成されたバリア金属層のうち前記導電体上の一部の領域またはその近傍を含む領域を選択除去して開口を形成し、該開口内及び前記バリア金属層上に該バリア金属層より熱膨張率が高い金属を堆積させ、前記開口内及び前記バリア金属層上に前記金属からなる電極金属層を形成する。
これにより、バリア金属層の開口内及び該バリア金属層上に精度良く前記バリア金属層より熱膨張率が高い金属からなる電極金属層を形成することが可能になる。
よって、バリア金属層の開口内及び該バリア金属層上に、該バリア金属層より熱膨張率が高い金属からなる電極金属層を形成することにより、電極金属層からの応力を分散させてトレンチの側壁上面付近に集中するのを緩和し、この応力の集中に起因する逆方向電流(IR)の増加を抑制したショットキーバリアダイオードを、容易に製造することが可能である。
In this Schottky barrier diode manufacturing method, an opening is formed by selectively removing a part of the barrier metal layer formed on the conductor or a region including the vicinity thereof on the conductor. A metal having a higher thermal expansion coefficient than that of the barrier metal layer is deposited on the barrier metal layer, and an electrode metal layer made of the metal is formed in the opening and on the barrier metal layer.
This makes it possible to accurately form an electrode metal layer made of a metal having a higher thermal expansion coefficient than the barrier metal layer in the opening of the barrier metal layer and on the barrier metal layer.
Therefore, by forming an electrode metal layer made of a metal having a higher thermal expansion coefficient than that of the barrier metal layer in the opening of the barrier metal layer and on the barrier metal layer, the stress from the electrode metal layer is dispersed and the trench It is possible to easily manufacture a Schottky barrier diode in which the concentration near the upper surface of the side wall is relaxed and an increase in reverse current (IR) due to the concentration of stress is suppressed.

本発明の請求項1記載のショットキーバリアダイオードによれば、バリア金属層のうち導電体層上の一部の領域またはその近傍を含む領域に、前記バリア金属層より熱膨張率が高い金属を埋め込んだので、電極金属層に生じた引っ張り応力等の応力がバリア金属層に作用した場合においても、バリア金属層に埋め込まれた金属が前記応力を分散させることにより、当該応力がトレンチの側壁上面付近に集中するのを緩和することができる。したがって、トレンチの側壁上面付近への応力の集中に起因する逆方向電流(IR)の増加を抑制することができる。   According to the Schottky barrier diode according to claim 1 of the present invention, a metal having a higher thermal expansion coefficient than the barrier metal layer is applied to a part of the barrier metal layer or a region including the vicinity thereof on the conductor layer. Even when a stress such as a tensile stress generated in the electrode metal layer acts on the barrier metal layer because it has been embedded, the metal embedded in the barrier metal layer disperses the stress, so that the stress is Concentration in the vicinity can be eased. Therefore, an increase in reverse current (IR) due to concentration of stress near the upper surface of the sidewall of the trench can be suppressed.

請求項2記載のショットキーバリアダイオードによれば、バリア金属層より熱膨張率が高い金属の組成を電極金属層と同一の組成としたので、バリア金属層に埋め込まれた金属と電極金属層との熱膨張率が一致することとなり、このバリア金属層に埋め込まれた金属と電極金属層との間における反り、割れ、剥離等の不具合を防止することができる。   According to the Schottky barrier diode according to claim 2, since the composition of the metal having a higher thermal expansion coefficient than that of the barrier metal layer is the same as that of the electrode metal layer, the metal embedded in the barrier metal layer, the electrode metal layer, The coefficient of thermal expansion of each other is the same, and problems such as warpage, cracking, and peeling between the metal embedded in the barrier metal layer and the electrode metal layer can be prevented.

請求項3記載のショットキーバリアダイオードによれば、バリア金属層より熱膨張率が高い金属の下端部を導電体中に埋め込んだので、この金属と導電体との接合強度を高めることができ、この金属を含むバリア金属層と導電体との間における反り、剥離等の不具合を防止することができる。   According to the Schottky barrier diode of claim 3, since the lower end portion of the metal having a higher coefficient of thermal expansion than the barrier metal layer is embedded in the conductor, the bonding strength between the metal and the conductor can be increased. Problems such as warpage and peeling between the barrier metal layer containing the metal and the conductor can be prevented.

請求項4記載のショットキーバリアダイオードによれば、導電体の上面を凹面としたので、この導電体上に積層されるバリア金属層及び電極金属層の上面にも前記凹面と類似形状の凹面が形成されることとなり、この凹面を電極金属層に半田等を接合させる際の半田溜まりとすることで、半田接合時における半田の流れ等を防止することができる。   According to the Schottky barrier diode of the fourth aspect, since the upper surface of the conductor is a concave surface, a concave surface having a shape similar to the concave surface is also formed on the upper surfaces of the barrier metal layer and the electrode metal layer laminated on the conductor. By forming this concave surface as a solder pool when solder or the like is joined to the electrode metal layer, it is possible to prevent solder flow or the like during solder joining.

請求項5記載のショットキーバリアダイオードの製造方法によれば、バリア金属層のうち導電体上の一部の領域またはその近傍を含む領域を選択除去して開口を形成し、該開口内に前記バリア金属層より熱膨張率が高い金属を堆積させ、前記金属上及びバリア金属層上に電極金属層を形成するので、バリア金属層内の所定位置に、このバリア金属層より熱膨張率が高い金属を精度良く堆積させることができる。したがって、電極金属層からバリア金属層に加わる応力を効率的に分散させてトレンチの側壁上面付近に集中するのを緩和し、この応力の集中に起因する逆方向電流(IR)の増加を抑制したショットキーバリアダイオードを、容易に作製することができる。   According to the method of manufacturing a Schottky barrier diode according to claim 5, an opening is formed by selectively removing a part of the barrier metal layer or a region including the vicinity thereof on the conductor, and the opening is formed in the opening. Since a metal having a higher thermal expansion coefficient than the barrier metal layer is deposited and an electrode metal layer is formed on the metal and the barrier metal layer, the thermal expansion coefficient is higher than that of the barrier metal layer at a predetermined position in the barrier metal layer. Metal can be deposited with high accuracy. Therefore, the stress applied from the electrode metal layer to the barrier metal layer is efficiently dispersed to reduce the concentration near the upper surface of the sidewall of the trench, and an increase in reverse current (IR) due to the concentration of the stress is suppressed. A Schottky barrier diode can be easily manufactured.

請求項6記載のショットキーバリアダイオードの製造方法によれば、バリア金属層のうち導電体上の一部の領域またはその近傍を含む領域を選択除去して開口を形成し、前記開口内及びバリア金属層上に該バリア金属層より熱膨張率が高い金属を堆積させ、開口内及び前記バリア金属層上に前記金属からなる電極金属層を形成するので、バリア金属層内及び該バリア金属層上の所定位置に、このバリア金属層より熱膨張率が高い金属からなる電極金属層を精度良く形成することができる。したがって、電極金属層からバリア金属層に加わる応力を効率的に分散させてトレンチの側壁上面付近に集中するのを緩和し、この応力の集中に起因する逆方向電流(IR)の増加を抑制したショットキーバリアダイオードを、容易に作製することができる。
また、開口内に金属を堆積させる工程と、バリア金属層上に電極金属層を形成する工程とを、1つの工程で行うことができるので、工程に要する時間の短縮及び製造設備の効率化を図ることができ、製造コストを低減することができる。
According to the method for manufacturing a Schottky barrier diode according to claim 6, an opening is formed by selectively removing a part of the barrier metal layer or a part including the vicinity thereof on the conductor, and the opening and the barrier are formed. A metal having a higher thermal expansion coefficient than that of the barrier metal layer is deposited on the metal layer, and an electrode metal layer made of the metal is formed in the opening and on the barrier metal layer. Therefore, in the barrier metal layer and on the barrier metal layer. An electrode metal layer made of a metal having a higher thermal expansion coefficient than that of the barrier metal layer can be accurately formed at a predetermined position. Therefore, the stress applied from the electrode metal layer to the barrier metal layer is efficiently dispersed to reduce the concentration near the upper surface of the sidewall of the trench, and an increase in reverse current (IR) due to the concentration of the stress is suppressed. A Schottky barrier diode can be easily manufactured.
Further, the process of depositing the metal in the opening and the process of forming the electrode metal layer on the barrier metal layer can be performed in one process, so that the time required for the process can be reduced and the efficiency of the manufacturing equipment can be reduced. The manufacturing cost can be reduced.

本発明の第1の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図である。1 is a cross-sectional view illustrating a trench structure type Schottky barrier diode (SBD) according to a first embodiment of the present invention. 本発明の第1の実施形態のトレンチ構造型のSBDの製造方法を示す過程図である。It is process drawing which shows the manufacturing method of trench structure type SBD of the 1st Embodiment of this invention. 本発明の第1の実施形態のトレンチ構造型のSBDの製造方法を示す過程図である。It is process drawing which shows the manufacturing method of trench structure type SBD of the 1st Embodiment of this invention. 本発明の第2の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図である。It is sectional drawing which shows the trench structure type Schottky barrier diode (SBD) of the 2nd Embodiment of this invention. 本発明の第3の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図である。It is sectional drawing which shows the trench structure type Schottky barrier diode (SBD) of the 3rd Embodiment of this invention. 本発明の第3の実施形態のトレンチ構造型のSBDの製造方法を示す過程図である。It is process drawing which shows the manufacturing method of trench structure type SBD of the 3rd Embodiment of this invention. 本発明の第4の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図である。It is sectional drawing which shows the Schottky barrier diode (SBD) of the trench structure type of the 4th Embodiment of this invention. 従来のトレンチ構造型のショットキーバリアダイオード(SBD)の一例を示す断面図である。It is sectional drawing which shows an example of the conventional trench structure type Schottky barrier diode (SBD).

本発明のショットキーバリアダイオード及びその製造方法を実施するための形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
A mode for carrying out the Schottky barrier diode and the manufacturing method thereof of the present invention will be described.
This embodiment is specifically described for better understanding of the gist of the invention, and does not limit the present invention unless otherwise specified.

[第1の実施形態]
図1は、本発明の第1の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図であり、図1においては、図8と同一の構成要素には同一の符号を付してある。
図1において、符号11はショットキーバリアダイオード(SBD)であり、シリコン基板(半導体基板)2の表面(一主面)2aに断面矩形状のトレンチ3が形成され、このトレンチ3の内面にはシリコン酸化膜からなる絶縁膜4が形成され、この絶縁膜4が形成されたトレンチ3内には多結晶シリコンからなる導電体5が埋め込まれ、このシリコン基板2の表面2a、絶縁膜4の最上面4a及び導電体5の上面5aは面一とされ、これらシリコン基板2、絶縁膜4及び導電体5を覆うようにバリア金属層12及び電極金属層7が積層されている。
[First Embodiment]
FIG. 1 is a cross-sectional view showing a trench structure type Schottky barrier diode (SBD) according to a first embodiment of the present invention. In FIG. 1, the same components as those in FIG. It is.
In FIG. 1, reference numeral 11 denotes a Schottky barrier diode (SBD), and a trench 3 having a rectangular cross section is formed on a surface (one main surface) 2 a of a silicon substrate (semiconductor substrate) 2. An insulating film 4 made of a silicon oxide film is formed, and a conductor 5 made of polycrystalline silicon is buried in the trench 3 in which the insulating film 4 is formed, and the surface 2a of the silicon substrate 2 and the outermost surface of the insulating film 4 are filled. The upper surface 4a and the upper surface 5a of the conductor 5 are flush with each other, and the barrier metal layer 12 and the electrode metal layer 7 are laminated so as to cover the silicon substrate 2, the insulating film 4, and the conductor 5.

このバリア金属層12は、Mo(線膨張率:4.9×10−6/K)、Pt(線膨張率:8.9×10−6/K)、Cr(線膨張率:6.2×10−6/K)、Ti(線膨張率:8.5×10−6/K)等の金属、またはこれらの金属のうち1種または2種以上を含む合金により構成されている。なお、これらの線膨張率は、所定温度における一例を示している。
ここで、上記のMo等の金属の体膨張率は、概ね線膨張率の3倍程度である。
This barrier metal layer 12 is made of Mo (linear expansion coefficient: 4.9 × 10 −6 / K), Pt (linear expansion coefficient: 8.9 × 10 −6 / K), Cr (linear expansion coefficient: 6.2). × 10 −6 / K), Ti (linear expansion coefficient: 8.5 × 10 −6 / K) or the like, or an alloy containing one or more of these metals. In addition, these linear expansion coefficients show an example at a predetermined temperature.
Here, the body expansion coefficient of the metal such as Mo is approximately three times the linear expansion coefficient.

このバリア金属層12の導電体5上の領域には、開口13が形成されている。
この開口13の下端13a側の開口面積は、導電体5の上面の面積より狭く、この開口13の断面形状は、上端13bから下端13aに向かって漸次拡大するテーパ状とされている。この開口13内には、バリア金属層12より熱膨張率(線膨張率及び体膨張率)が高い金属14が埋め込まれている。
An opening 13 is formed in a region of the barrier metal layer 12 on the conductor 5.
The opening area on the lower end 13a side of the opening 13 is narrower than the area of the upper surface of the conductor 5, and the cross-sectional shape of the opening 13 is a tapered shape that gradually increases from the upper end 13b toward the lower end 13a. A metal 14 having a higher thermal expansion coefficient (linear expansion coefficient and body expansion coefficient) than that of the barrier metal layer 12 is embedded in the opening 13.

この金属14は、バリア金属層12より熱膨張率(線膨張率及び体膨張率)が高ければよく、特に限定されないが、例えば、Al(線膨張率:2.386×10−5/K)、Cu(線膨張率:1.62×10−5/K)、Pd(線膨張率:1.176×10−5/K)等の金属、またはこれらの金属のうち1種または2種以上を含む合金により構成されている。なお、バリア金属層12と同様に、これらの線膨張率も、所定温度における一例を示している。 The metal 14 only needs to have a higher coefficient of thermal expansion (linear expansion coefficient and body expansion coefficient) than the barrier metal layer 12, and is not particularly limited. For example, Al (linear expansion coefficient: 2.386 × 10 −5 / K) , Cu (linear expansion coefficient: 1.62 × 10 −5 / K), metal such as Pd (linear expansion coefficient: 1.176 × 10 −5 / K), or one or more of these metals It is comprised by the alloy containing. Similar to the barrier metal layer 12, these linear expansion coefficients are also examples at a predetermined temperature.

このように、シリコン基板2、絶縁膜4及び導電体5を覆うようにバリア金属層12が形成され、このバリア金属層12の導電体5上の領域に形成された開口13内に、バリア金属層12より熱膨張率(線膨張率及び体膨張率)が高い金属14が埋め込まれているので、電極金属層7に生じた引っ張り応力等の応力がバリア金属層12に加わった場合、この金属14が電極金属層7から加わる応力を分散させ、この応力がトレンチ3の側壁上面付近に集中するのを緩和する。これにより、このSBD11におけるトレンチ3の側壁上面付近への応力の集中に起因する逆方向電流(IR)の増加が抑制される。   Thus, the barrier metal layer 12 is formed so as to cover the silicon substrate 2, the insulating film 4, and the conductor 5, and the barrier metal is formed in the opening 13 formed in the region of the barrier metal layer 12 on the conductor 5. Since the metal 14 having a higher thermal expansion coefficient (linear expansion coefficient and body expansion coefficient) than the layer 12 is embedded, when a stress such as a tensile stress generated in the electrode metal layer 7 is applied to the barrier metal layer 12, this metal 14 disperses the stress applied from the electrode metal layer 7 and alleviates the concentration of this stress near the upper surface of the side wall of the trench 3. As a result, an increase in reverse current (IR) due to stress concentration near the upper surface of the side wall of the trench 3 in the SBD 11 is suppressed.

次に、SBD11の製造方法について、図2及び図3に基づき説明する。
まず、図2(a)に示すように、シリコン基板2の表面2aを熱酸化し、トレンチ形成用マスクとなるシリコン酸化膜からなる絶縁膜21を形成する。
次いで、この絶縁膜21上にレジスト22を塗布し、露光及び現像を行い、レジスト22のトレンチに対応する位置に開口22aを形成する。
次いで、開口22aが形成されたレジスト22をマスクとして、絶縁膜21をエッチングし、この絶縁膜21のトレンチに対応する位置に開口21aを形成する。
Next, the manufacturing method of SBD11 is demonstrated based on FIG.2 and FIG.3.
First, as shown in FIG. 2A, the surface 2a of the silicon substrate 2 is thermally oxidized to form an insulating film 21 made of a silicon oxide film serving as a trench formation mask.
Next, a resist 22 is applied onto the insulating film 21, and exposure and development are performed to form an opening 22 a at a position corresponding to the trench of the resist 22.
Next, the insulating film 21 is etched using the resist 22 in which the opening 22 a is formed as a mask, and the opening 21 a is formed at a position corresponding to the trench of the insulating film 21.

次いで、レジスト22を除去し、図2(b)に示すように、開口21aが形成された絶縁膜21をマスクとして、シリコン基板2の表面2aに四フッ化炭素(CF)と酸素(O)との混合ガスを用いた異方性エッチングを施し、シリコン基板2の表面2aに断面矩形状のトレンチ3を形成する。その後、絶縁膜21を除去する。 Next, the resist 22 is removed, and carbon tetrafluoride (CF 4 ) and oxygen (O 2 ) are applied to the surface 2a of the silicon substrate 2 using the insulating film 21 in which the openings 21a are formed as a mask, as shown in FIG. 2 ) and anisotropic etching using a mixed gas to form a trench 3 having a rectangular cross section on the surface 2 a of the silicon substrate 2. Thereafter, the insulating film 21 is removed.

次いで、図2(c)に示すように、トレンチ3内を含むシリコン基板2の表面2a全面を熱酸化し、シリコン基板2の表面2a及びトレンチ3内にシリコン酸化膜からなる絶縁膜23を形成する。
次いで、絶縁膜23上に、熱CVD法により多結晶シリコンからなる導電材24を堆積させる。これにより、トレンチ3内を含む絶縁膜23全面に導電材24が堆積されることとなる。
Next, as shown in FIG. 2C, the entire surface 2 a of the silicon substrate 2 including the inside of the trench 3 is thermally oxidized to form an insulating film 23 made of a silicon oxide film in the surface 2 a of the silicon substrate 2 and the trench 3. To do.
Next, a conductive material 24 made of polycrystalline silicon is deposited on the insulating film 23 by thermal CVD. As a result, the conductive material 24 is deposited on the entire surface of the insulating film 23 including the inside of the trench 3.

次いで、図2(d)に示すように、この導電材24をプラズマCVDエッチングによりエッチングし、トレンチ3内を除く部分に堆積された導電材24を除去するとともに、メサ部の絶縁膜23を露出させる。
次いで、エッチング溶液としてフッ酸を用いた等方性エッチングによりシリコン基板2の表面2a及びトレンチ3内に残った導電材24の表面をエッチングする。これにより、トレンチ3内に残った絶縁膜23は絶縁膜4となり、トレンチ3内の導電材24は導電体5となり、シリコン基板2の表面2a、絶縁膜4の最上面4a及び導電体5の上面5aは面一となる。
Next, as shown in FIG. 2D, the conductive material 24 is etched by plasma CVD etching to remove the conductive material 24 deposited on the portion other than the inside of the trench 3, and the insulating film 23 in the mesa portion is exposed. Let
Next, the surface 2 a of the silicon substrate 2 and the surface of the conductive material 24 remaining in the trench 3 are etched by isotropic etching using hydrofluoric acid as an etching solution. Thereby, the insulating film 23 remaining in the trench 3 becomes the insulating film 4, the conductive material 24 in the trench 3 becomes the conductor 5, and the surface 2 a of the silicon substrate 2, the uppermost surface 4 a of the insulating film 4, and the conductor 5 The upper surface 5a is flush.

次いで、図3(a)に示すように、蒸着法により、Mo、Pt、Cr、Ti等の金属をシリコン基板2の表面2a、絶縁膜4及び導電体5を覆うように堆積させ、金属層25を形成する。
次いで、この金属層25上にレジスト26を塗布し、露光及び現像を行い、レジスト26の導電体5上の位置に開口26aを形成する。
Next, as shown in FIG. 3A, a metal such as Mo, Pt, Cr, or Ti is deposited by vapor deposition so as to cover the surface 2a of the silicon substrate 2, the insulating film 4 and the conductor 5, thereby forming a metal layer. 25 is formed.
Next, a resist 26 is applied on the metal layer 25, and exposure and development are performed to form an opening 26 a at a position on the conductor 5 of the resist 26.

次いで、開口26aが形成されたレジスト26をマスクとして、金属層25をエッチングし、この金属層25の導電体5上の位置に、上側から下側に向かって拡大されたテーパ状の開口25aを形成する。
これにより、金属層25は、導電体5上の領域に開口13が形成されたバリア金属層12となる。
Next, the metal layer 25 is etched using the resist 26 in which the opening 26a is formed as a mask, and a tapered opening 25a expanded from the upper side to the lower side is formed at a position on the conductor 5 of the metal layer 25. Form.
Thereby, the metal layer 25 becomes the barrier metal layer 12 in which the opening 13 is formed in the region on the conductor 5.

次いで、図3(b)に示すように、レジスト26をマスクとした蒸着法により、バリア金属層12より熱膨張率(線膨張率及び体膨張率)が高いAl、Cu、Pd等の金属を、開口13内に堆積させる。これにより、開口13内には金属27が埋め込まれ、レジスト26の上面26aには金属層28が形成されることとなる。   Next, as shown in FIG. 3B, a metal such as Al, Cu, or Pd having a higher thermal expansion coefficient (linear expansion coefficient and body expansion coefficient) than that of the barrier metal layer 12 is deposited by an evaporation method using the resist 26 as a mask. And deposit in the opening 13. As a result, the metal 27 is embedded in the opening 13, and the metal layer 28 is formed on the upper surface 26 a of the resist 26.

次いで、リフトオフにより、レジスト26を除去する。その結果、レジスト26の上面26aに形成された金属層27も同時に除去されることとなり、図3(c)に示すように、バリア金属層12の導電体5上の開口13のみに、このバリア金属層12より熱膨張率(線膨張率及び体膨張率)が高い金属14(27)が埋め込まれることとなる。   Next, the resist 26 is removed by lift-off. As a result, the metal layer 27 formed on the upper surface 26a of the resist 26 is also removed at the same time, and as shown in FIG. 3 (c), only this opening 13 on the conductor 5 of the barrier metal layer 12 has this barrier. The metal 14 (27) having a higher thermal expansion coefficient (linear expansion coefficient and body expansion coefficient) than that of the metal layer 12 is embedded.

次いで、図3(d)に示すように、蒸着法により、金属14を含むバリア金属層12上に、Al、Cu、Pd等の電極用金属を堆積させ、電極金属層7を形成する。
以上により、本実施形態のトレンチ構造型のSBD11を作製することができる。
Next, as shown in FIG. 3D, an electrode metal layer 7 is formed by depositing an electrode metal such as Al, Cu, and Pd on the barrier metal layer 12 containing the metal 14 by vapor deposition.
As described above, the trench structure type SBD 11 of this embodiment can be manufactured.

本実施形態のトレンチ構造型のSBD11によれば、シリコン基板2、絶縁膜4及び導電体5を覆うようにバリア金属層12が形成され、このバリア金属層12の導電体5上の領域に開口13が形成され、この開口13内には、バリア金属層12より熱膨張率(線膨張率及び体膨張率)が高い金属14が埋め込まれているので、電極金属層7に生じた引っ張り応力等の応力がバリア金属層12に作用した場合においても、この応力をバリア金属層12に埋め込まれた金属14により分散させ、当該応力がトレンチ3の側壁上面付近に集中するのを緩和することができる。したがって、トレンチ3の側壁上面付近への応力の集中に起因する逆方向電流(IR)の増加を抑制することができる。   According to the trench structure type SBD 11 of this embodiment, the barrier metal layer 12 is formed so as to cover the silicon substrate 2, the insulating film 4, and the conductor 5, and an opening is formed in a region on the conductor 5 of the barrier metal layer 12. 13 is formed, and a metal 14 having a higher thermal expansion coefficient (linear expansion coefficient and body expansion coefficient) than that of the barrier metal layer 12 is embedded in the opening 13, so that tensile stress generated in the electrode metal layer 7, etc. Even when this stress acts on the barrier metal layer 12, this stress can be dispersed by the metal 14 embedded in the barrier metal layer 12, and the stress can be mitigated from being concentrated near the upper surface of the sidewall of the trench 3. . Therefore, an increase in reverse current (IR) due to stress concentration near the upper surface of the sidewall of trench 3 can be suppressed.

本実施形態のトレンチ構造型のSBD11の製造方法によれば、金属層25をシリコン基板2の表面2a、絶縁膜4及び導電体5を覆うように堆積させ、次いで、金属層25をエッチングし、この金属層25をバリア金属層12とするとともに、この金属層25の導電体5上の位置に開口25aを形成し、この開口25a内にバリア金属層12より熱膨張率が高い金属27を堆積させるので、電極金属層7に生じた引っ張り応力等の応力がトレンチ3の側壁上面付近に集中するのを緩和することができ、したがって、トレンチ3の側壁上面付近への応力の集中に起因する逆方向電流(IR)の増加を抑制することができるSBD11を、容易に製造することができる。   According to the method for manufacturing the trench structure type SBD 11 of the present embodiment, the metal layer 25 is deposited so as to cover the surface 2a of the silicon substrate 2, the insulating film 4 and the conductor 5, and then the metal layer 25 is etched. The metal layer 25 is used as the barrier metal layer 12, and an opening 25a is formed at a position on the conductor 5 of the metal layer 25, and a metal 27 having a higher thermal expansion coefficient than the barrier metal layer 12 is deposited in the opening 25a. Therefore, stress such as tensile stress generated in the electrode metal layer 7 can be mitigated from being concentrated near the upper surface of the side wall of the trench 3, and therefore the reverse caused by the concentration of stress near the upper surface of the side wall of the trench 3. The SBD 11 that can suppress an increase in directional current (IR) can be easily manufactured.

[第2の実施形態]
図4は、本発明の第2の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)31を示す断面図であり、本実施形態のSBD31が第1の実施形態のSBD11と異なる点は、第1の実施形態のSBD11では、シリコン基板2の表面2a、絶縁膜4の最上面4a及び導電体5の上面5aを面一とし、これらシリコン基板2、絶縁膜4及び導電体5を覆うようにバリア金属層12及び電極金属層7を積層し、このバリア金属層12の導電体5上の領域に形成された開口13内にバリア金属層12より熱膨張率が高い金属14を埋め込んだのに対し、本実施形態のSBD31では、導電体32の上面を凹面32aとし、これらシリコン基板2、絶縁膜4及び導電体32の凹面32aを覆うようにバリア金属層33及び電極金属層34を積層し、このバリア金属層33の導電体32上の領域に形成された開口35内にバリア金属層33より熱膨張率が高い金属36を埋め込んだ点である。
[Second Embodiment]
FIG. 4 is a sectional view showing a trench structure type Schottky barrier diode (SBD) 31 according to the second embodiment of the present invention. The difference between the SBD 31 of this embodiment and the SBD 11 of the first embodiment is that In the SBD 11 of the first embodiment, the surface 2a of the silicon substrate 2, the uppermost surface 4a of the insulating film 4 and the upper surface 5a of the conductor 5 are flush with each other so as to cover the silicon substrate 2, the insulating film 4 and the conductor 5. The barrier metal layer 12 and the electrode metal layer 7 are laminated on each other, and the metal 14 having a higher thermal expansion coefficient than the barrier metal layer 12 is embedded in the opening 13 formed in the region on the conductor 5 of the barrier metal layer 12. On the other hand, in the SBD 31 of the present embodiment, the upper surface of the conductor 32 is a concave surface 32a, and the barrier metal layer 33 and the electrode metal so as to cover the silicon substrate 2, the insulating film 4, and the concave surface 32a of the conductor 32. 34 are stacked, in that embedded thermal expansion coefficient than that of the barrier metal layer 33 is a high metal 36 on the barrier metal layer 33 of the conductor opening 35 formed in the region on 32.

このSBD31では、導電体32の凹面32a上にバリア金属層33及び電極金属層34を積層したことにより、このバリア金属層33の開口35内に埋め込まれた金属36の上面にも凹面32aと類似形状の凹面36aが形成され、電極金属層34の上面にも凹面32aと類似形状の凹面34aが形成されている。
これら導電体32、バリア金属層33、電極金属層34及び金属36の組成等は、第1の実施形態の導電体5、バリア金属層12、電極金属層7及び金属14と全く同様であるから、説明を省略する。
In this SBD 31, since the barrier metal layer 33 and the electrode metal layer 34 are laminated on the concave surface 32a of the conductor 32, the upper surface of the metal 36 embedded in the opening 35 of the barrier metal layer 33 is similar to the concave surface 32a. A concave surface 36 a having a shape is formed, and a concave surface 34 a having a shape similar to the concave surface 32 a is also formed on the upper surface of the electrode metal layer 34.
The compositions of the conductor 32, barrier metal layer 33, electrode metal layer 34, and metal 36 are exactly the same as those of the conductor 5, barrier metal layer 12, electrode metal layer 7, and metal 14 of the first embodiment. The description is omitted.

この導電体32の凹面32aは、第1の実施形態のSBD11の製造方法にて、多結晶シリコン24をプラズマを用いた異方性エッチングによりエッチングする際に、プラズマの照射位置及び照射時間を制御することにより形成することができる。   The concave surface 32a of the conductor 32 controls the irradiation position and irradiation time of the plasma when the polycrystalline silicon 24 is etched by anisotropic etching using plasma in the manufacturing method of the SBD 11 of the first embodiment. Can be formed.

このSBD31では、導電体32の上面を凹面32aとしたことにより、この上のバリア金属層33の開口35内に埋め込まれた金属36の上面にも凹面32aと類似形状の凹面36aが形成され、電極金属層34の上面にも、凹面32aと類似形状の凹面34aが形成されることとなる。
この凹面34aは、電極金属層34に電気的接合材料である半田等を接合させる際の半田溜まりとなり、半田接合時における半田の流れ等を防止し、接合した半田の位置精度が向上する。
In this SBD 31, since the upper surface of the conductor 32 is a concave surface 32a, a concave surface 36a having a shape similar to the concave surface 32a is also formed on the upper surface of the metal 36 embedded in the opening 35 of the barrier metal layer 33 on the conductor 32, A concave surface 34 a having a shape similar to the concave surface 32 a is also formed on the upper surface of the electrode metal layer 34.
The concave surface 34a serves as a solder pool when solder or the like, which is an electrical joining material, is joined to the electrode metal layer 34, prevents the flow of solder at the time of solder joining, and improves the positional accuracy of the joined solder.

本実施形態のトレンチ構造型のSBD31においても、第1の実施形態のSBD11と同様の効果を奏することができる。
しかも、導電体32の上面を凹面32aとし、これらシリコン基板2、絶縁膜4及び導電体32の凹面32aを覆うようにバリア金属層33及び電極金属層34を積層したので、電極金属層34の上面に形成された凹面34aが電極金属層34に半田等を接合させる際の半田溜まりとして機能し、その結果、半田接合時における半田の流れ等を防止することができ、接合した半田の位置精度も向上させることができる。
Also in the trench structure type SBD 31 of this embodiment, the same effect as the SBD 11 of the first embodiment can be obtained.
Moreover, since the upper surface of the conductor 32 is a concave surface 32a, and the barrier metal layer 33 and the electrode metal layer 34 are laminated so as to cover the silicon substrate 2, the insulating film 4, and the concave surface 32a of the conductor 32, the electrode metal layer 34 The concave surface 34a formed on the upper surface functions as a solder pool when solder or the like is joined to the electrode metal layer 34. As a result, it is possible to prevent the flow of solder or the like during solder joining, and the positional accuracy of the joined solder Can also be improved.

なお、このSBD31では、導電体32の上面のみを凹面32aとしたが、導電体32の上面に加えて絶縁膜4の最上面4aを凹面32aと連続する凹面としてもよく、さらに、シリコン基板2の表面2aのうちトレンチ3の側壁上面に当たる部分を凹面32aと連続する凹面としても、もちろんよい。   In this SBD 31, only the upper surface of the conductor 32 is a concave surface 32a. However, in addition to the upper surface of the conductor 32, the uppermost surface 4a of the insulating film 4 may be a concave surface continuous with the concave surface 32a. Of course, the portion of the surface 2a corresponding to the upper surface of the side wall of the trench 3 may be a concave surface continuous with the concave surface 32a.

[第3の実施形態]
図5は、本発明の第3の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)41を示す断面図であり、本実施形態のSBD41が第1の実施形態のSBD11と異なる点は、第1の実施形態のSBD11では、バリア金属層12の導電体5上の領域に形成された開口13内に、バリア金属層12より熱膨張率が高い金属14を埋め込み、このバリア金属層12及び金属14を覆うように電極金属層7を積層したのに対し、本実施形態のSBD41では、開口13内に埋め込まれた金属とバリア金属層12上に積層された電極金属層とを一体化するために、バリア金属層12上及び該バリア金属層12の導電体5上の領域に形成された開口13内に、該バリア金属層12より熱膨張率が高い金属からなる電極金属層42を形成した点である。
[Third Embodiment]
FIG. 5 is a cross-sectional view showing a trench structure type Schottky barrier diode (SBD) 41 according to the third embodiment of the present invention. The difference between the SBD 41 of this embodiment and the SBD 11 of the first embodiment is that In the SBD 11 of the first embodiment, a metal 14 having a thermal expansion coefficient higher than that of the barrier metal layer 12 is embedded in the opening 13 formed in the region on the conductor 5 of the barrier metal layer 12, and the barrier metal layer 12 and Whereas the electrode metal layer 7 is laminated so as to cover the metal 14, in the SBD 41 of the present embodiment, the metal embedded in the opening 13 and the electrode metal layer laminated on the barrier metal layer 12 are integrated. Therefore, an electrode metal layer 42 made of a metal having a higher thermal expansion coefficient than that of the barrier metal layer 12 is formed in the opening 13 formed in the region on the barrier metal layer 12 and the conductor 5 of the barrier metal layer 12. Is the point.

この電極金属層42の上面の導電体5上の領域には凹面42aが形成されている。
この電極金属層42は、バリア金属層12より熱膨張率(線膨張率及び体膨張率)が高ければよく、特に限定されないが、例えば、Al(線膨張率:2.386×10−5/K)、Cu(線膨張率:1.62×10−5/K)、Pd(線膨張率:1.176×10−5/K)等の金属、またはこれらの金属のうち1種または2種以上を含む合金により構成されている。
A concave surface 42 a is formed in a region on the conductor 5 on the upper surface of the electrode metal layer 42.
The electrode metal layer 42 is not particularly limited as long as it has a higher coefficient of thermal expansion (linear expansion coefficient and body expansion coefficient) than that of the barrier metal layer 12. For example, Al (linear expansion coefficient: 2.386 × 10 −5 / K), Cu (linear expansion coefficient: 1.62 × 10 −5 / K), Pd (linear expansion coefficient: 1.176 × 10 −5 / K), or one or two of these metals It is comprised with the alloy containing a seed | species or more.

次に、SBD41の製造方法について、図6に基づき説明する。
ここでは、シリコン基板2の表面2aを熱酸化してトレンチ形成用マスクとなる絶縁膜21を形成する工程から、導電体5上の領域に開口13が形成されたバリア金属層12を形成する工程までは、第1の実施形態のSBD11の製造方法と同一であるから、説明を省略する。
Next, the manufacturing method of SBD41 is demonstrated based on FIG.
Here, from the step of thermally oxidizing the surface 2a of the silicon substrate 2 to form the insulating film 21 serving as a trench formation mask, the step of forming the barrier metal layer 12 having the opening 13 formed in the region on the conductor 5 Up to this point, the method is the same as the method for manufacturing the SBD 11 of the first embodiment, and thus description thereof is omitted.

ここでは、図6(a)に示すように、導電体5上の領域に開口13が形成されたバリア金属層12を形成した後、バリア金属層12上に形成されたレジスト26を除去する。
次いで、図6(b)に示すように、蒸着法により、バリア金属層12より熱膨張率(線膨張率及び体膨張率)が高いAl、Cu、Pd等の金属を、開口13内及びバリア金属層12上に堆積させる。これにより、バリア金属層12上及び該バリア金属層12の導電体5上の領域に形成された開口13内に、該バリア金属層12より熱膨張率が高い金属からなる電極金属層42が形成されることとなり、この電極金属層42の上面のうち開口13上の領域には凹面42aが生じることとなる。
以上により、本実施形態のトレンチ構造型のSBD41を作製することができる。
Here, as shown in FIG. 6A, after the barrier metal layer 12 having the opening 13 formed in the region on the conductor 5 is formed, the resist 26 formed on the barrier metal layer 12 is removed.
Next, as shown in FIG. 6B, a metal such as Al, Cu, or Pd having a higher coefficient of thermal expansion (linear expansion coefficient and body expansion coefficient) than that of the barrier metal layer 12 is removed from the opening 13 and the barrier by vapor deposition. Deposit on metal layer 12. As a result, an electrode metal layer 42 made of a metal having a higher thermal expansion coefficient than that of the barrier metal layer 12 is formed in the opening 13 formed on the barrier metal layer 12 and in the region of the barrier metal layer 12 on the conductor 5. As a result, a concave surface 42 a is formed in the region on the opening 13 in the upper surface of the electrode metal layer 42.
As described above, the trench structure type SBD 41 of this embodiment can be manufactured.

本実施形態のトレンチ構造型のSBD41においても、第1の実施形態のSBD11と同様の作用、効果を奏することができる。
しかも、バリア金属層12上及び該バリア金属層12の導電体5上の領域に形成された開口13内に、該バリア金属層12より熱膨張率が高い金属からなる電極金属層42を形成したので、開口13内に埋め込まれた金属とバリア金属層12上に積層された電極金属層とを一体化することができ、この一体化された電極金属層42には反り、割れ、剥離等の不具合が生じる虞が無い。
Also in the trench structure type SBD 41 of the present embodiment, the same operations and effects as the SBD 11 of the first embodiment can be achieved.
Moreover, an electrode metal layer 42 made of a metal having a higher thermal expansion coefficient than that of the barrier metal layer 12 is formed in the opening 13 formed in the region on the barrier metal layer 12 and the conductor 5 of the barrier metal layer 12. Therefore, the metal embedded in the opening 13 and the electrode metal layer laminated on the barrier metal layer 12 can be integrated, and the integrated electrode metal layer 42 is warped, cracked, peeled, etc. There is no risk of problems.

さらに、電極金属層42の上面の導電体5上の領域に凹面42aを形成したので、電極金属層42の上面に形成された凹面42aが電極金属層42に半田等を接合させる際の半田溜まりとして機能し、その結果、半田接合時における半田の流れ等を防止することができ、接合した半田の位置精度も向上させることができる。   Furthermore, since the concave surface 42a is formed in the region on the conductor 5 on the upper surface of the electrode metal layer 42, the concave surface 42a formed on the upper surface of the electrode metal layer 42 collects solder when bonding solder or the like to the electrode metal layer 42. As a result, it is possible to prevent the flow of solder at the time of solder bonding and to improve the positional accuracy of the bonded solder.

本実施形態のトレンチ構造型のSBD41の製造方法においても、第1の実施形態のSBD11の製造方法と同様の作用、効果を奏することができる。
しかも、開口13内に金属を堆積させる工程と、バリア金属層12上に電極金属層を形成する工程とを、1つの工程で行うことができるので、工程に要する時間の短縮及び製造設備の効率化を図ることができ、製造コストを低減することができる。
Also in the manufacturing method of the trench structure type SBD 41 of the present embodiment, the same operations and effects as the manufacturing method of the SBD 11 of the first embodiment can be achieved.
Moreover, the process of depositing the metal in the opening 13 and the process of forming the electrode metal layer on the barrier metal layer 12 can be performed in one process, so that the time required for the process can be shortened and the efficiency of the manufacturing equipment can be reduced. The manufacturing cost can be reduced.

[第4の実施形態]
図7は、本発明の第4の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)51を示す断面図であり、本実施形態のSBD51が第1の実施形態のSBD11と異なる点は、第1の実施形態のSBD11では、シリコン基板2の表面2a、絶縁膜4の最上面4a及び導電体5の上面5aを面一とし、これらシリコン基板2、絶縁膜4及び導電体5を覆うようにバリア金属層12及び電極金属層7を積層し、このバリア金属層12の導電体5上の領域に開口13を形成し、この開口13内にバリア金属層12より熱膨張率が高い金属14を埋め込んだのに対し、本実施形態のSBD51では、導電体5の上面5aに断面矩形状の凹部52を形成し、この凹部52を含む開口13内にバリア金属層12より熱膨張率が高い金属53を埋め込んだ点である。
[Fourth Embodiment]
FIG. 7 is a cross-sectional view showing a trench structure type Schottky barrier diode (SBD) 51 according to a fourth embodiment of the present invention. The difference between the SBD 51 of this embodiment and the SBD 11 of the first embodiment is that In the SBD 11 of the first embodiment, the surface 2a of the silicon substrate 2, the uppermost surface 4a of the insulating film 4 and the upper surface 5a of the conductor 5 are flush with each other so as to cover the silicon substrate 2, the insulating film 4 and the conductor 5. A barrier metal layer 12 and an electrode metal layer 7 are laminated on each other, an opening 13 is formed in a region of the barrier metal layer 12 on the conductor 5, and a metal 14 having a higher thermal expansion coefficient than the barrier metal layer 12 is formed in the opening 13. In contrast, in the SBD 51 of this embodiment, a concave portion 52 having a rectangular cross section is formed on the upper surface 5a of the conductor 5, and the thermal expansion coefficient is higher than that of the barrier metal layer 12 in the opening 13 including the concave portion 52 metal 3 is that embedded.

この金属53は、凹部52内にも埋め込まれた点が第1の実施形態の金属14と異なるだけで、金属53の組成等については第1の実施形態の金属14と全く同様であるから、説明を省略する。
この導電体5の凹部52は、第1の実施形態のSBD11の製造方法にて、多結晶シリコン24をプラズマを用いた異方性エッチングによりエッチングする際に、プラズマの照射位置及び照射時間を制御することにより形成することができる。また、多結晶シリコン24上に、凹部52に対応する位置に開口部が形成されたマスクを載置し、このマスクを用いて多結晶シリコン24の表面をエッチングすることによっても形成することができる。
The metal 53 is different from the metal 14 of the first embodiment only in that it is embedded in the recess 52, and the composition of the metal 53 is exactly the same as that of the metal 14 of the first embodiment. Description is omitted.
The recess 52 of the conductor 5 controls the plasma irradiation position and irradiation time when the polycrystalline silicon 24 is etched by anisotropic etching using plasma in the method of manufacturing the SBD 11 of the first embodiment. Can be formed. Alternatively, a mask having an opening formed at a position corresponding to the recess 52 can be placed on the polycrystalline silicon 24, and the surface of the polycrystalline silicon 24 can be etched using this mask. .

本実施形態のトレンチ構造型のSBD51においても、第1の実施形態のSBD11と同様の作用、効果を奏することができる。
しかも、導電体5の上面5aに断面矩形状の凹部52を形成し、この凹部52を含む開口13内にバリア金属層12より熱膨張率が高い金属53を埋め込んだので、この金属53と導電体5との接合強度を高めることができ、この金属53を含むバリア金属層12と導電体5との間における反り、剥離等の不具合を防止することができる。
Also in the trench structure type SBD 51 of the present embodiment, the same operations and effects as the SBD 11 of the first embodiment can be achieved.
In addition, a concave portion 52 having a rectangular cross section is formed on the upper surface 5a of the conductor 5, and a metal 53 having a higher thermal expansion coefficient than the barrier metal layer 12 is embedded in the opening 13 including the concave portion 52. Bonding strength with the body 5 can be increased, and problems such as warpage and peeling between the barrier metal layer 12 including the metal 53 and the conductor 5 can be prevented.

11 ショットキーバリアダイオード(SBD)
2 シリコン基板(半導体基板)
2a 表面(一主面)
3 トレンチ
4 絶縁膜
4a 最上面
5 導電体
5a 上面
7 電極金属層
12 バリア金属層
13 開口
13a 下端
13b 上端
14 熱膨張率が高い金属
21 絶縁膜
21a 開口
22 レジスト
22a 開口
23 絶縁膜
24 導電材
25 金属層
25a 開口
26 レジスト
26a 上面
26a 開口
27 金属
31 SBD
32 導電体
32a 凹面
33 バリア金属層
34 電極金属層
35 開口
36 金属
41 SBD
42 電極金属層
42a 凹面
51 SBD
52 凹部
53 熱膨張率が高い金属
11 Schottky barrier diode (SBD)
2 Silicon substrate (semiconductor substrate)
2a Surface (one main surface)
3 Trench 4 Insulating film 4a Top surface 5 Conductor 5a Upper surface 7 Electrode metal layer 12 Barrier metal layer 13 Opening 13a Lower end 13b Upper end 14 Metal having high thermal expansion coefficient 21 Insulating film 21a Opening 22 Resist 22a Opening 23 Insulating film 24 Conductive material 25 Metal layer 25a Opening 26 Resist 26a Upper surface 26a Opening 27 Metal 31 SBD
32 Conductor 32a Concave surface 33 Barrier metal layer 34 Electrode metal layer 35 Opening 36 Metal 41 SBD
42 Electrode metal layer 42a Concave surface 51 SBD
52 Recess 53 Metal with high coefficient of thermal expansion

Claims (4)

半導体基板の一主面にトレンチが形成され、該トレンチの内面に絶縁膜が形成されるとともに前記トレンチ内に導電体が埋め込まれ、該導電体上にバリア金属層が形成され、該バリア金属層上に電極金属層が形成されたショットキーバリアダイオードにおいて、
前記バリア金属層のうち前記導電体層上の一部の領域またはその近傍を含む領域に、前記バリア金属層より熱膨張率が高い金属が埋め込まれ、前記金属の下端部は、前記導電体中に埋め込まれていることを特徴とするショットキーバリアダイオード。
A trench is formed on one main surface of the semiconductor substrate, an insulating film is formed on the inner surface of the trench, a conductor is embedded in the trench, a barrier metal layer is formed on the conductor, and the barrier metal layer In a Schottky barrier diode having an electrode metal layer formed thereon,
A metal having a higher coefficient of thermal expansion than the barrier metal layer is embedded in a part of the barrier metal layer or a region including the vicinity thereof on the conductor layer, and a lower end portion of the metal is disposed in the conductor. Embedded in a Schottky barrier diode.
前記金属の組成は、前記電極金属層と同一の組成であることを特徴とする請求項1記載のショットキーバリアダイオード。   2. The Schottky barrier diode according to claim 1, wherein the metal composition is the same as that of the electrode metal layer. 前記導電体の上面は、凹面であることを特徴とする請求項1または2記載のショットキーバリアダイオード。 3. The Schottky barrier diode according to claim 1, wherein the upper surface of the conductor is a concave surface. 半導体基板の一主面にトレンチを形成し、該トレンチの内面に絶縁膜を形成し、前記絶縁膜が形成されたトレンチ内に導電体を埋め込み、該導電体上にバリア金属層を形成し、該バリア金属層上に電極金属層を形成するショットキーバリアダイオードの製造方法において、
前記導電体の上面に凹部を形成し、前記バリア金属層のうち前記凹部の上部の領域を選択除去して開口を形成し、前記凹部及び前記開口内に前記バリア金属層より熱膨張率が高い金属を堆積させ、前記金属上及び前記バリア金属層上に前記電極金属層を形成することを特徴とするショットキーバリアダイオードの製造方法。
Forming a trench in one main surface of the semiconductor substrate, forming an insulating film on the inner surface of the trench, embedding a conductor in the trench formed with the insulating film, forming a barrier metal layer on the conductor; In the method for manufacturing a Schottky barrier diode, in which an electrode metal layer is formed on the barrier metal layer,
A recess is formed on the upper surface of the conductor, an opening is formed by selectively removing a region of the barrier metal layer above the recess, and a thermal expansion coefficient is higher in the recess and the opening than the barrier metal layer. A method of manufacturing a Schottky barrier diode, comprising depositing a metal and forming the electrode metal layer on the metal and the barrier metal layer.
JP2010167174A 2010-07-26 2010-07-26 Schottky barrier diode and manufacturing method thereof Active JP5674366B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010167174A JP5674366B2 (en) 2010-07-26 2010-07-26 Schottky barrier diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010167174A JP5674366B2 (en) 2010-07-26 2010-07-26 Schottky barrier diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012028625A JP2012028625A (en) 2012-02-09
JP5674366B2 true JP5674366B2 (en) 2015-02-25

Family

ID=45781192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010167174A Active JP5674366B2 (en) 2010-07-26 2010-07-26 Schottky barrier diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5674366B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6045971B2 (en) * 2013-04-19 2016-12-14 新電元工業株式会社 Semiconductor device
CN109390230B (en) * 2017-08-08 2021-07-16 天津环鑫科技发展有限公司 A kind of manufacturing method of grooved Schottky front silver surface metal structure
CN109390231B (en) * 2017-08-08 2021-10-08 天津环鑫科技发展有限公司 A kind of manufacturing method of grooved Schottky front silver surface metal structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068688A (en) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd Schottky barrier diode manufacturing method and Schottky barrier diode
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
JP2005012051A (en) * 2003-06-20 2005-01-13 Toshiba Corp High withstand voltage semiconductor device and its manufacturing method
JP4230869B2 (en) * 2003-09-25 2009-02-25 株式会社東芝 High voltage semiconductor device
JP4420062B2 (en) * 2007-05-10 2010-02-24 株式会社デンソー Silicon carbide semiconductor device having junction barrier Schottky diode
JP2009158519A (en) * 2007-12-25 2009-07-16 Toyota Motor Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012028625A (en) 2012-02-09

Similar Documents

Publication Publication Date Title
CN102637595B (en) Trench schottky diode and manufacturing method thereof
CN104064513B (en) Semiconductor Device Manufacturing Method And Semiconductor Device
JP5648658B2 (en) Manufacturing method of semiconductor device
JP5596919B2 (en) Manufacturing method of semiconductor device
JP2006156658A (en) Semiconductor device
JP2010092895A (en) Semiconductor device and method of manufacturing the same
JP2011138839A (en) Group iii nitride compound semiconductor element, and method of manufacturing the same
JP2010062524A (en) Manufacturing method of silicon carbide semiconductor device
JP5674366B2 (en) Schottky barrier diode and manufacturing method thereof
CN205609507U (en) Surface mounting integrated circuit chip and integrated circuit chip
JP2009021433A (en) Wiring substrate, and manufacturing method thereof
JP6359207B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5683139B2 (en) Semiconductor device and manufacturing method thereof
JP5588765B2 (en) Schottky barrier diode and manufacturing method thereof
JP5825272B2 (en) Semiconductor device and manufacturing method thereof
JP2013044803A (en) Manufacturing method of optical semiconductor element
JP2012164711A (en) Semiconductor device and method of manufacturing the same
JP5560114B2 (en) Schottky barrier diode and manufacturing method thereof
CN108807267B (en) Semiconductor device and method of manufacturing the same
JP2009016619A (en) Semiconductor device and manufacturing method thereof
US8765575B2 (en) Shallow trench forming method
WO2010001541A1 (en) Inductor and method for manufacturing the same
TW201314742A (en) Semiconductor device and method of manufacturing same
KR20120071488A (en) Fabrication method of backside via holes on semiconductor substrate
JP2010080606A (en) Method of manufacturing semiconductor apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150