[go: up one dir, main page]

JP5636254B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5636254B2
JP5636254B2 JP2010235063A JP2010235063A JP5636254B2 JP 5636254 B2 JP5636254 B2 JP 5636254B2 JP 2010235063 A JP2010235063 A JP 2010235063A JP 2010235063 A JP2010235063 A JP 2010235063A JP 5636254 B2 JP5636254 B2 JP 5636254B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
semiconductor device
anode
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010235063A
Other languages
English (en)
Other versions
JP2011146682A (ja
Inventor
北川　光彦
光彦 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010235063A priority Critical patent/JP5636254B2/ja
Priority to US12/968,188 priority patent/US8860171B2/en
Publication of JP2011146682A publication Critical patent/JP2011146682A/ja
Priority to US14/487,975 priority patent/US9590030B2/en
Application granted granted Critical
Publication of JP5636254B2 publication Critical patent/JP5636254B2/ja
Priority to US15/416,215 priority patent/US9768248B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置に関する。
従来の半導体ダイオードとして、ＰＮ接合によるダイオード（ＰＮダイオード）とショットキー接合によるダイオード（ショットキーダイオード）が広く知られている。ＰＮダイオードは、オフ時の耐圧が高く、また逆リーク電流が小さい、という特徴を有する。
さらに、近年、対向する電極間に大電流が流れる縦型のパワー半導体装置では、低オン抵抗化を図りながらオフ時の耐圧を高めるための手法として、Ｐ型層とＮ型層を交互に並べてマルチリサーフ化した構造が採用されている。
例えば、ＰｉＮ型ダイオードでは、従来の低不純物濃度の高抵抗ドリフト層の代わりに、不純物濃度を高めて低抵抗化したＰ型層とＮ型層を交互に並べてマルチリサーフ化したドリフト層が形成される。
Ｐ型層とＮ型層を交互に並べることにより、オフ時の空乏層がＰ型層とＮ型層の界面全体に広がり、電界強度が特定の部分に集中することがなくなって、オフ時の耐圧が向上する。
このように、マルチリサーフ化することにより、ＰｉＮ型ダイオードの低オン抵抗化と高耐圧化の両立を図ることができる。しかし、シリコン基板を用いた場合、ＰＮ接合バンドギャップによるビルトインポテンシャルが約０．８Ｖと高いため、ＰｉＮ型ダイオードにオン電流が流れ始める閾値（順方向電圧）は高い。
これに対して、ショットキーダイオードは、ショットキー電極とドリフト層のバリアハイトを制御することが可能で、ビルトインポテンシャル（閾値）を低くすることができる。このようなショットキーダイオードにマルチリサーフ化構造を採用することも提案されている。
しかし、ショットキーダイオードでは、高耐圧化すると、漏れ電流が著しく増大する、という問題があった。
特開２０００−２０８５２７号公報
そこで、本発明の目的は、ショットキー電極を設けなくても閾値が低く、高耐圧化が可能な半導体装置を提供することにある。
本発明の一態様によれば、第１導電型のカソード層と、前記カソード層に接合して形成された第１導電型のドリフト層と、前記ドリフト層の上面に、所定の間隔を隔てて配列された複数のトレンチと、前記トレンチ内に絶縁膜を介して形成された埋め込み電極と、隣り合う前記トレンチ間に形成されるトレンチ間領域と、前記トレンチ間領域に接合して形成され、前記ドリフト層よりも高い不純物濃度を有する第１導電型層および第２導電型層を交互に配列してアノード電極にオーミック接続させたユニバーサルコンタクト層とを備え、前記トレンチ間領域の熱平衡状態のポテンシャルφａと前記ドリフト層の熱平衡状態のポテンシャルφｂとの差（φｂ−φａ）が、使用する半導体材料のバンドギャップに依存するビルトイン電圧よりも低いことを特徴とする半導体装置が提供される。
また、本発明の別の一態様によれば、第１導電型のカソード層と、前記カソード層に接合して、第１の第１導電型層および第１の第２導電型層が交互に配列されて形成されたドリフト層と、前記第１の第１導電型層および前記第１の第２導電型層の配置位置に合わせて形成され、前記第１の第１導電型層よりも高い不純物濃度を有し、一端が前記第１導電型層に接合され他端がアノード電極に接合される第２の第１導電型層、および前記第１の第２導電型層よりも高い不純物濃度を有し、一端が前記第１の第２導電型層に接合され他端が前記アノード電極に接合される第２の第２導電型層が交互に配列されて、アノード電極にオーミック接続されてユニバーサルコンタクトを兼ねるアノード層とを備えることを特徴とする半導体装置が提供される。
本発明によれば、ショットキー電極を設けなくても閾値が低く、高耐圧化が可能な半導体装置を提供することができる。
本発明の半導体装置の概念図。 本発明の実施例１に係る半導体装置の構成の例を示す模式的部分断面斜視図。 本発明の実施例１に係る半導体装置の動作、および構造の概念を示す図。 本発明の実施例１に係る半導体装置の順方向電圧−電流特性の例を示す図。 本発明の実施例１に係る半導体装置の逆回復電流特性の例を示す図。 本発明の実施例１に係る半導体装置の変形例を示す模式的部分断面斜視図。 本発明の実施例１に係る半導体装置の変形例を示す模式的部分断面斜視図。 本発明の実施例１に係る半導体装置の変形例を示す模式的部分断面斜視図。 本発明の実施例１に係る半導体装置の変形例を示す模式的部分断面斜視図。 本発明の実施例１に係る半導体装置の変形例を示す模式的部分断面斜視図。 本発明の実施例２に係る半導体装置の構成の例を示す模式的断面図。 本発明の実施例２に係る半導体装置の構造の概念を示す図。 本発明の実施例２に係る半導体装置の順方向バイアス印加時の動作説明図。 本発明の実施例２に係る半導体装置の順方向電圧−電流特性の例を示す図。 本発明の実施例２に係る半導体装置の逆方向バイアス印加開始時の状態を示す図。 本発明の実施例２に係る半導体装置の逆方向バイアス印加時の状態を示す図。 本発明の実施例２に係る半導体装置の逆回復電流特性の例を示す図。 本発明の実施例３に係る半導体装置の構成の例を示す模式的断面図。 本発明の実施例４に係る半導体装置の構成の例を示す模式的部分断面斜視図。 本発明の実施例５に係る半導体装置の構成の例を示す模式的部分断面斜視図。 本発明の実施例６に係る半導体装置の構成の例を示す模式的斜視図。 本発明の実施例７に係る半導体装置の構成の例を示す模式的斜視図。 本発明の実施例８に係る半導体装置の構成の例を示す模式的斜視図。 本発明の実施例８に係る半導体装置の順方向バイアス印加時の電流経路を示す図。 本発明の実施例９に係る半導体装置の構成の例を示す模式的部分断面斜視図。 本発明の実施例９に係る半導体装置の構成の別の例を示す模式的部分断面斜視図。 本発明の実施例１０に係る半導体装置の構成の例を示す模式的部分断面斜視図。 本発明の実施例１１に係る半導体装置の構成の例を示す模式的部分断面斜視図。 本発明の実施例１１に係る半導体装置のダイオード部の順方向電圧−電流特性の例を示す図。 本発明の実施例１２に係る半導体装置の構成の例を示す模式的部分断面斜視図および模式的断面図。 本発明の実施例１２に係る半導体装置の順方向電圧−電流特性の例を示す図。
図１は、本発明の半導体装置の概念図である。本発明の半導体装置は、概念として、主電極にオーミック接続され、熱平衡状態でのポテンシャルφａが外部から制御される領域ａと、領域ａに接合して形成され、熱平衡状態でのポテンシャルφｂが上述の領域ａとは異なる大きさの領域ｂとを備える。
本概念の半導体装置では、領域ａのポテンシャルφａを制御することにより、領域ｂのポテンシャルφｂと領域ａのポテンシャルφａの差（φｂ―φａ）を、使用する半導体材料のバンドギャップに依存するビルトイン電圧よりも低くすることが可能である。
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
図２は、本発明の実施例１に係る半導体装置の構成の例を示す模式的断面図である。本実施例の半導体装置は、シリコン基板上に縦型に形成され、その両端に、金属材料で形成されたカソード電極１００およびアノード電極２００を備え、カソード電極１００とアノード電極２００間に印加される電圧の方向に対してダイオード特性を示す。
本実施例の半導体装置は、カソード電極１００に接合して形成されたＮ＋型のカソード層１と、カソード層１に接合して形成された低不純物濃度のＮ型のドリフト層２と、ドリフト層２の上面に所定の間隔を隔てて配列された複数のトレンチ（ここでは、その一部のトレンチ４ａ、４ｂを示す）と、それぞれのトレンチ（４ａ、４ｂ）の内部に、絶縁膜（６ａ、６ｂ）を介して形成された埋め込み電極（５ａ、５ｂ）と、隣り合うトレンチ間に形成されるトレンチ間領域７と、トレンチ間領域７に接合して形成され、高不純物濃度のＰ＋層３１および高不純物濃度のＮ＋層３２を交互に配列してアノード電極２００にオーミック接続するユニバーサルコンタクト層３と、を備える。
上記のような埋め込み電極５ａ、５ｂを設けた本実施の半導体装置では、埋め込み電極５ａ、５ｂに印加する電圧を制御すれば、トレンチ４ａ、４ｂの周辺に空乏層を形成したり、その空乏層を消滅させたりすることができる。なお、図２に示す例では、埋め込み電極５ａ、５ｂの材料には、ポリシリコンが用いられている。
そこで、本実施例では、トレンチ４ａ、４ｂの周辺に空乏層を形成したときに、それぞれの空乏層の一部が重なるように、トレンチ４ａとトレンチ４ｂの間隔が、例えば２００ｎｍ以下と設定されている。なお、トレンチ４ａ、４ｂの深さは１．０μｍ程度である。このようなトレンチ間隔の設定により、トレンチ４ａ、４ｂの周辺に空乏層を形成した場合、トレンチ間領域７は、その側面のトレンチ４ａ、４ｂから延びる空乏層によりピンチオフする。
これに対して、トレンチ４ａ、４ｂの周辺の空乏層を消滅させると、トレンチ間領域７は電流通路を形成する。
また、トレンチ間領域７の熱平衡状態のポテンシャルをφａとすると、ポテンシャルφａは、トレンチ間領域７の導電型または不純物濃度、埋め込み電極５ａ、５ｂの材質、トレンチ４ａ、４ｂの間隔のいずれか、またはその組み合わせにより決定される。
一方、トレンチ間領域７に接したドリフト層２の熱平衡状態のポテンシャルをφｂとすると、ポテンシャルφｂは、一定である。
したがって、ポテンシャルをφｂとポテンシャルをφａの差をポテンシャル差Δ（Δ＝φｂ−φａ）とすると、ポテンシャル差Δは、トレンチ間領域７の導電型または不純物濃度、埋め込み電極５ａ、５ｂの材質、トレンチ４ａ、４ｂの間隔のいずれか、またはその組み合わせにより調整することができる。
そこで、ポテンシャル差Δを半導体材料のビルトイン電圧よりも低く設定すると、トレンチ間領域７に電流通路が形成されているときの順方向の閾値を、ビルトイン電圧に起因する値よりも低くすることができる。
例えば、半導体材料をシリコンとした場合、ビルトイン電圧（Ｖｂｉ）に起因する閾値は０．８Ｖであるが、ポテンシャル差Δを、例えば、０Ｖ＜Δ＜（Ｖｂｉ）／２に設定すると、トレンチ間領域７に電流通路が形成されているときの閾値を０．４Ｖよりも低くすることができる。
すなわち、順方向バイアス時は、図３（ａ）に示すように、ＰＮ接合のビルトイン電圧に起因する値よりも低い閾値で、トレンチ間領域７に順方向に電流が流れ、逆方向バイアス時は、図３（ｂ）に示すように、トレンチ４ａ、４ｂから延びる空乏層により、トレンチ間領域７がピンチオフする。
この動作は通常のダイオードのＰＮ接合部の動作と類似している。したがって、図３（Ｃ）に示すように、通常のダイオードの構造と対比させると、本実施例の半導体装置の点線で囲んだ領域は、概念的にはＰＮ接合をなすものとみなすことができる。そこで、ここでは、この構造を疑似ＰＮ接合構造と称する。
図４に、本実施例の半導体装置の順方向電圧−電流特性の例を示す。図４には、比較のため、従来のＰＮ型ダイオードの順方向電圧−電流特性も併せて示す。
図４に示すように、従来のＰＮ型ダイオードは、順方向電圧が０．６Ｖ程度以上にならないと順方向電流が流れないが、本実施例の半導体装置は、順方向電圧が０．４Ｖ以下でも順方向電流が流れる。
図５は、本実施例の半導体装置の逆回復電流特性を示す図である。
従来のＰｉＮ型ダイオードでは、順方向バイアス時にＰアノード層からＮドリフト層に正孔が注入され、Ｎカソード層からＮドリフト層に電気的な中性条件を満たすために電子が注入され、この正孔・電子が過剰キャリアとしてＮドリフト層に蓄積される。順方向バイアス状態から逆バイアス状態へ遷移すると、Ｎドリフト層に蓄積された過剰キャリアが消滅するまで、過渡的に大きな逆回復電流が流れる。
これに対して、本実施例の半導体装置の逆回復電流は、図５に示すように、非常に小さい。これは、本実施例の半導体装置は、トレンチ間領域７からドリフト層２へ注入される正孔の数が非常に少ないためである。
逆回復電流が小さいと、逆方向バイアスに遷移したときの損失が少なく、半導体装置の耐圧を向上させることができる。
上述したように、本実施例の半導体装置は、トレンチ間領域７の導電型または不純物濃度、埋め込み電極５ａ、５ｂの材質、トレンチ４ａ、４ｂの間隔の設定により、トレンチ間領域７の熱平衡状態のポテンシャルφａを変化させることにより、閾値電圧を半導体材料のビルトイン電圧に起因する値よりも低くすることができる。
そこで、図６〜図９に、トレンチ間領域７の導電型または不純物濃度、埋め込み電極５ａ、５ｂの材質、トレンチ４ａ、４ｂの間隔の設定の組み合わせの異なる例を示す。
図６および図７は、トレンチ間領域の不純物濃度を図２に示した例よりも高めて、高不純物濃度のＮ＋のトレンチ間領域７１（図６）、７２（図７）とした例である。この場合、トレンチ４ａ、４ｂの間隔が狭くなるほど電流が流れにくくなるので、トレンチ４ａ、４ｂの間隔が狭いときは、図７に示すように、トレンチ間領域７２のＮ＋層をドリフト層２側へ広げるようにする。
図８は、トレンチ間領域の導電型を変えて、Ｐ型のトレンチ間領域７３とした例である。この場合のＰ型のトレンチ間領域７３の不純物濃度は、通常のＰＮ接合の耐圧を実現する濃度よりもはるかに低い濃度で、通常のＰＮ接合と同じ耐圧を実現するとともに、通常のＰＮ接合よりも小さな順方向の閾値を同時に実現するように設計される。
また、図９は、埋め込み電極５ａ、５ｂの材質を、アノード電極２００に使用されている金属と同じ金属にした例である。
図１０は、埋め込み電極５ａ、５ｂの上面に絶縁層８ａ、８ｂを設けた例である。絶縁層８ａ、８ｂを設けることにより、トレンチ間領域７の上面に、絶縁層８ａ、８ｂで挟まれた絶縁層間領域９が形成されている。
図１０に示す構造の場合、絶縁層間領域９のポテンシャルをφｃとするとドリフト層２とのポテンシャル差Δは、Δ＝φｂ−φａ＋φｃと表される。
このような本実施例によれば、トレンチの間隔やトレンチ間領域の形状などの構造的条件と、トレンチ間領域の導電型や不純物濃度および埋め込み電極の材質などの物性的条件とを組み合わせることにより、半導体材料のビルトイン電圧よりも低い、任意の閾値電圧を設定することができる。また、逆回復電流が小さいので、逆方向の耐圧を高くすることができる。
図１１は、本発明の実施例２に係る半導体装置の構成の例を示す模式的断面図である。本実施例の半導体装置は、カソード電極１００に接合して形成されたＮ＋型のカソード層１と、カソード層１の上に、低不純物濃度のＰ層２１および低不純物濃度のＮ層２２が交互に配列されて形成されたドリフト層２と、ドリフト層２の上に、低不純物濃度のＰ層２１および低不純物濃度のＮ層２２の配置位置に合わせて形成され、一端が低不純物濃度のＰ層２１に接合され他端がアノード電極２００に接合される高不純物濃度のＰ＋層３１および一端が低不純物濃度のＮ層２２に接合され他端がアノード電極２００に接合される高不純物濃度のＮ＋層３２が交互に配列されて、アノード電極２００にオーミック接続するユニバーサルコンタクトを兼ねるアノード層３Ａと、を備える。
ここで、ドリフト層２のＰ層２１とＮ層２２は、ほぼ同じ不純物濃度で、それぞれの配列方向の幅をＷｐ２、Ｗｎ２とすると、Ｗｎ２＝Ｗｐ２となるように形成される。
また、アノード層３ＡのＰ＋層３１とＮ＋層３２は、ほぼ同じ不純物濃度で、それぞれの配列方向の幅をＷｐ３、Ｗｎ３とすると、Ｗｎ３＜Ｗｐ３となるように形成される。このとき、Ｎ＋層３２の幅Ｗｎ３は、Ｗｎ３＝０．１〜０．２μｍと、非常に狭い幅で形成される。また、Ｐ＋層３１の幅Ｗｐ３は、Ｎ＋層３２の幅Ｗｎ３よりも１０〜２０％程度広く形成される。
ドリフト層２およびアノード層３Ａの各層の幅は、不純物イオンの打ち込みに使用するマスクのパターンの形状により制御することができる。
先に、実施例１の半導体装置が疑似ＰＮ構造を有することを述べたが、本実施例においても、後述するように、図１２に示す点線で囲んだ領域を、概念的には、疑似ＰＮ接合構造とみなすことができる。そこで、以下、この疑似ＰＮ接合構造部分の動作について説明する。
上述したように、本実施例の半導体装置では、カソード電極１００とアノード電極２００との間に、カソード層１のＮ＋層、低不純物濃度のＮ層２２、高不純物濃度のＮ＋層３２と、Ｎ型の半導体領域が連続して形成されている。
したがって、カソード電極１００とアノード電極２００との間に順方向バイアスが印加されると、このＮ型の半導体領域の電子が、アノード電極２００側へ移動し、アノード電極２００からカソード電極１００へ向かって電流が流れる。
図１３に、順方向バイアスが印加されたときに本実施例の半導体装置に流れる電流の様子を示す。
このように、本実施例の半導体装置は、順方向バイアス印加時に、カソード電極１００とアノード電極２００との間に形成されたＮ型の半導体領域に電流が流れる。そのため、従来のＰｉＮ型ダイオードとは異なり、ＰＮ接合のビルトインポテンシャルに起因する閾値を存在させないように、もしくは実効的な閾値を低くするように設計可能で、本実施例の半導体装置は、順方向電圧が非常に低くても、順方向電流が流れる。
図１４に、本実施例の半導体装置の順方向電圧−電流特性の例を示す。図１４には、比較のため、従来のＰｉＮ型ダイオードの順方向電圧−電流特性も併せて示す。
図１４に示すように、従来のＰｉＮ型ダイオードは、順方向電圧が０．８Ｖ程度以上にならないと順方向電流が流れないが、本実施例の半導体装置は、順方向電圧が０．８Ｖ以下でも順方向電流が流れる。
一方、カソード電極１００とアノード電極２００との間に逆方向バイアスが印加された場合、その印加の開始時点では、図１５（ａ）に示すように、先ず、Ｎ層２２との境界付近のアノード層３ＡのＮ＋層３２に両隣のＰ＋層３１から空乏層が延びてくる。そのとき、Ｎ＋層３２の幅Ｗｎ３が非常に狭いため、両隣のＰ＋層３１から延びる空乏層がぶつかり、本実施例の半導体装置は、アノード層３ＡのＮ＋層３２とＮ層２２との境界付近でピンチオフする。
通常、ピンチオフは、ＰＮ接合の接合面に発生するが、本実施例では、上述のように、Ｎ＋層３２とＮ層２２との境界付近でピンチオフが発生する。そこで、ここでは、このピンチオフが発生する類似性に鑑みて、Ｎ＋層３２とＮ層２２との境界を擬似ＰＮ接合領域と称する。図１５（ｂ）に、この擬似ＰＮ接合領域を示す。
さらに、逆方向バイアスが印加されると、図１６に示すように、Ｎ＋層３２の中央付近まで空乏層が形成され、ピンチオフ領域が拡大する。
このように、逆方向バイアス印加時は、Ｎ＋層３２がピンチオフすることにより、本実施例の半導体装置には電流が流れない。素子定格逆バイアス印加時には、従来のマルチリサーフ型素子（スーパージャンクション型素子など）と同様に、Ｎ＋層３２のほかに, Ｎ層２２もピンチオフする。
図１７は、本実施例の半導体装置の逆回復電流特性を示す図である。
本実施例の半導体装置の逆回復電流は、比較のために示した従来のＰｉＮダイオードの逆回復電流に比べて、非常に小さい。
これは、本実施例の半導体装置は、図１５（ｂ）に示したように、アノード層３ＡのＮ＋層３２とドリフト層２のＮ層２２との境界に形成される擬似ＰＮ接合領域が非常に狭いため、アノード層３Ａからドリフト層２へ注入される正孔の数が非常に少ないためである。
このことを、アノード層３Ａとドリフト層２の実効的な不純物濃度差によりアノード層３Ａの低注入効率化を達成していると表現することも可能である。
また、ドリフト層２がリサーフ構造で形成されているためドリフト層２のＮ層２２の不純物濃度が高く、アノード層３ＡのＰ＋層３１からドリフト層２のＮ層２２へ注入される正孔の注入効率が低いことも、逆回復電流を小さくする要因となっている。
ここで、アノード層３ＡのＰ＋層３１の不純物濃度をＮＡ、ドリフト層２のＮ層２２の不純物濃度をＮＤと表すと、Ｐ＋層３１からＮ層２２へ注入される正孔の注入効率γｐは、係数Ａを用いて、
γｐ＝（１＋Ａ・ＮＤ／ＮＡ）−１
と表される。
すなわち、ドリフト層２のＮ層２２の不純物濃度をＮＤが高いほど、Ｐ＋層３１からＮ層２２へ注入される正孔の注入効率γｐが低下し、Ｐ＋層３１からＮ層２２へ注入される正孔の数が少なくなり、逆回復電流が小さくなる。
また同様に、注入効率γｐは、アノード層３Ａとドリフト層２の間に流れる正孔電流Ｊｐと電子電流Ｊｎを使って、
γｐ＝Ｊｐ／（Ｊｐ+Ｊｎ）
と表すこともできる。
すなわち、正孔電流Ｊｐの全電流（Ｊｐ＋Ｊｎ）に占める割合を低く設計することによって、Ｐ＋層３１からＮ層２２へ注入される正孔の注入効率γｐを低下させることができる。これにより、Ｐ＋層３１からＮ層２２へ注入される正孔の数が少なくなり、逆回復電流を小さくすることができる。
逆回復電流が小さくなると、逆方向バイアスに遷移したときの損失が少なくなり、半導体装置の耐圧を向上させることができる。
このような本実施例によれば、順方向バイアス印加時に、カソード電極１００とアノード電極２００との間に形成されたＮ型の半導体領域に電流が流れるため、順方向電圧がＰＮ接合のビルトインポテンシャルに起因する閾値よりも低い電圧でも、順方向電流を流すことができる。これにより、ショットキー電極を設けなくても、従来のＰｉＮ型ダイオードの閾値よりも低い電圧領域で電流を流すことができる。
また、本実施例によれば、逆回復電流を小さくすることができるので、順方向バイアスから逆方向バイアスへ遷移したときの損失を少なくすることができ、半導体装置の耐圧を向上させることができる。
幅の広いＰ＋層３１と幅の狭いＮ＋層３２が交互に配列されてショーテッドＰエミッタを形成するアノード層３Ａとスーパージャンクション（マルチリサーフ）の組み合わせで、従来のＰｉＮダイオードと同じ高い逆方向バイアス特性維持しながら、順方向の低閾値や良好な逆回復特性を実現することが可能である。
なお、注入効率γｐに関しては、γｐ＜０．８〜０．５とすると、逆回復電流が減少する効果が見られるが、十分な効果を得るには、γｐ＜０．３が望ましい。
実施例２では、アノード層３ＡのＮ＋層３２の幅をＰ＋層３１の幅よりも狭くする例を示したが、本実施例では、アノード層３ＡのＮ＋層３２とＰ＋層３１の幅を等しくし、その代わりに、ドリフト層２の、アノード層３Ａ境界付近のＮ層２２の幅をＰ層２１の幅よりも狭くする例を示す。
図１８は、本発明の実施例３に係る半導体装置の構成の例を示す模式的断面図である。本実施例の半導体装置では、アノード層３Ａ境界付近のドリフト層２に、狭Ｎ領域２３が設けられており、この狭Ｎ領域２３では、Ｎ層２２の幅Ｗｎ４がＰ層２１の幅Ｗｐ４よりも狭くなるよう（Ｗｎ４＜Ｗｐ４）に形成されている。
これに対して、狭Ｎ領域２３以外の領域では、Ｎ層２２の幅Ｗｎ２とＰ層２１の幅Ｗｐ２は、等しくなるよう（Ｗｎ２＝Ｗｐ２）に形成されている。
また、アノード層３ＡのＮ＋層３２の幅Ｗｎ３とＰ＋層３１の幅Ｗｐ３も、等しくなるよう（Ｗｎ３＝Ｗｐ３）に形成されている。
このように、本実施例では、狭Ｎ領域２３のＮ層２２の幅Ｗｎ４が、アノード層３ＡのＮ＋層３２の幅Ｗｎ３および狭Ｎ領域２３以外のＮ層２２の幅Ｗｎ２よりも狭く形成されている。このとき、狭Ｎ領域２３のＮ層２２の幅Ｗｎ４は、Ｗｎ４＝０．１〜０．２μｍと、非常に狭い幅で形成される。
そのため、逆方向バイアス印加時、本実施例では、この狭Ｎ領域２３のＮ層２２において、両側のＰ層２１から延びてくる空乏層によるピンチオフが発生する。
また、アノード層３ＡのＰ＋層３１とＮ＋層３２が、アノード電極２００で同電位になっているので、順方向バイアス印加時には、電流は、アノード電極２００とカソード電極１００の間のＮ層（Ｎ＋層３２、Ｎ層２２）を流れる電子電流が主で、アノード層３ＡのＰ＋層３１からドリフト層２のＮ層２２へ正孔が注入されることがない。
ビルトイン電圧（０．５Ｖ以上）を超える順方向バイアス印加時には、狭Ｎ領域２３のＰ層２１を介して狭Ｎ領域２３のＮ層２２に注入される正孔、およびドリフト層２のＰ層２１からカソード層１のＮ＋層３２へ注入される正孔が、一部存在するが、アノード電極２００とカソード電極１００の間は、アノード層３ＡのＮ＋層３２およびドリフト層２のＮ層２２でショートされている。したがって、順方向バイアス印加時にドリフト層２のＮ層２２に過剰キャリアが蓄積されることがない。そのため、順方向バイアス状態から逆バイアス状態へ遷移しても、逆回復電流が流れることがない。
このような本実施例によれば、アノード層３Ａ境界付近のドリフト層２に狭Ｎ領域２３を設けることにより、逆回復電流の発生を抑制することができ、半導体装置の耐圧をさらに向上させることができる。
実施例２ではアノード層３ＡのＮ＋層３２、実施例３ではドリフト層２のＮ層２２の幅を、０．１〜０．２μｍ程度と、非常に狭くすることにより、逆バイアス時にピンチオフ状態を発生させ、半導体装置の耐圧を高くしている。ただし、Ｎ＋層３２あるいはＮ層２２の幅を０．１〜０．２μｍ程度とすることには、製造上の困難さが伴う。製造の面からは、Ｎ＋層３２あるいはＮ層２２の幅が広いことが望まれる。しかし、Ｎ＋層３２あるいはＮ層２２の幅を広くすると、逆バイアス時にその両側面から伸びてくる空乏層の間隔が広くなってピンチオフ状態が発生しにくくなり、漏れ電流が増加して半導体装置の耐圧が低下する。
そこで、本実施例では、Ｎ＋層３２あるいはＮ層２２の幅を広くしても、逆バイアス時にピンチオフ状態を発生させることができ、耐圧を高くすることのできる半導体装置の例を示す。
図１９は、本発明の実施例４に係る半導体装置の構成の例を示す模式的部分断面斜視図である。図１６に示す半導体装置は、実施例２のアノード層３Ａおよびドリフト層２の側面に、埋め込み電極５が、絶縁膜（酸化膜など）６を挟んで形成されている。また、埋め込み電極５の上面は、アノード電極２００に接続されている。
本実施例においても、アノード層３ＡのＮ＋層３２の幅はＰ＋層３１の幅よりも狭いが、実施例２のＮ＋層３２よりも広い。
本実施例では、埋め込み電極５がアノード電極２００に接続されているため、アノード電極２００に逆バイアス電圧が印加されると、絶縁膜６の下、すなわち、アノード層３ＡのＮ＋層３２の側面に、Ｐ型の反転層が形成される。
したがって、本実施例のアノード層３ＡのＮ＋層３２では、逆バイアス時に、両隣のＰ＋層３１のみならず、側面のＰ型の反転層からも反転層が延びてくる。これにより、Ｎ＋層３２の幅が広くてもピンチオフ状態を発生させることができる。
同様に、実施例３の半導体装置に上述の埋め込み電極５を設けると、狭Ｎ領域２３のＮ層２２の幅を広くしても、ピンチオフ状態を発生させることができる。
このような本実施例によれば、アノード層３Ａおよびドリフト層２の側面に、絶縁膜６を挟んで埋め込み電極５を形成することにより、ピンチオフ状態を発生させたいアノード層３ＡのＮ＋層３２あるいはドリフト層２のＮ層２２の幅を広くすることができ、耐圧を向上させることができる。
実施例４では埋め込み電極５がアノード電極２００に接続されている例を示したが、本実施例では、埋め込み電極５が、アノード電極２００とは別のゲート電極に接続されている例を示す。
図２０は、本発明の実施例５に係る半導体装置の構成の例を示す模式的部分断面斜視図である。図２０に示す半導体装置は、実施例４と同様、アノード層３Ａおよびドリフト層２の側面に、酸化膜６を挟んで埋め込み電極５が形成されている。本実施例では、埋め込み電極５は、ゲート電極３００に接続されている。また、アノード電極２００とゲート電極３００は、層間絶縁膜４００により絶縁されている。
本実施例では、順方向バイアス時に、ゲート電極３００に印加する電圧を制御することにより、幅の狭いＮ型層（例えば、実施例１のアノード層３ＡのＮ＋層３２、あるいは実施例２のドリフト層２のＮ層２２）に形成される空乏層の幅を制御し、アノード電極２００とカソード電極１００の間に流れる電流の導通制御を行う。
このような本実施例によれば、ゲート電極３００により埋め込み電極５に印加される電圧により、アノード電極２００とカソード電極１００の間に流れる電流の導通を制御することができる。
上述の各実施例では、カソード層１、ドリフト層２、アノード層３Ａが、縦方向に順次形成される縦型素子の例を示したが、本実施例では、カソード層１、ドリフト層２、アノード層３Ａを横方向に形成する横型素子の例を示す。
図２１は、本発明の実施例６に係る半導体装置の構成の例を示す模式的斜視図である。本実施例の半導体装置は、実施例２の縦型素子に対応する横型素子の例であり、絶縁層５００の上に平面状に、Ｎ＋型のカソード層１と、低不純物濃度のＰ層２１および低不純物濃度のＮ層２２が交互に配列されたドリフト層２と、高不純物濃度のＰ＋層３１および高不純物濃度のＮ＋層３２が交互に配列されたアノード層３Ａと、が形成される。また、カソード層１の上面に、カソード層１と接触させてカソード電極１００が形成され、アノード層３Ａの上面に、アノード層３Ａと接触させてアノード電極２００が形成される。
ここで、各層は実施例２と同様、ドリフト層２のＰ層２１とＮ層２２は、ほぼ同じ不純物濃度で、それぞれの配列方向の幅をＷｐ２、Ｗｎ２とすると、Ｗｎ２＝Ｗｐ２となるように形成される。
また、アノード層３ＡのＰ＋層３１とＮ＋層３２は、ほぼ同じ不純物濃度で、それぞれの配列方向の幅をＷｐ３、Ｗｎ３とすると、Ｗｎ３＜Ｗｐ３となるように形成される。このとき、Ｎ＋層３２の幅Ｗｎ３は、Ｗｎ３＝０．１〜０．２μｍと、非常に狭い幅で形成される。また、Ｐ＋層３１の幅Ｗｐ３は、Ｎ＋層３２の幅Ｗｎ３よりも１０〜２０％程度広く形成される。
このように、本実施例は実施例２と同様の層構造を有するため、その電気的特性も実施例２と同様である。したがって、実施例２と同様、従来のＰｉＮ型ダイオードの閾値よりも低い電圧領域で電流を流すことができる。また、逆回復電流を小さくすることができるので、順方向バイアスから逆方向バイアスへ遷移したときの損失を少なくすることができ、半導体装置の耐圧を向上させることができる。
このような本実施例によれば、カソード層１、ドリフト層２、アノード層３Ａを絶縁層５００の上の平面に形成するため、縦型構造に比して、半導体装置の製造を容易に行うことができる。
図２２は、本発明の実施例７に係る半導体装置の構成の例を示す模式的斜視図である。本実施例の半導体装置は、実施例３の縦型素子に対応する横型素子の例であり、実施例３と同様、アノード層３ＡのＮ＋層３２の幅Ｗｎ３とＰ＋層３１の幅Ｗｐ３が等しくなるよう（Ｗｎ３＝Ｗｐ３）に形成され、アノード層３Ａ境界付近のドリフト層２に、Ｎ層２２の幅Ｗｎ４がＰ層２１の幅Ｗｐ４よりも狭くなるよう（Ｗｎ４＜Ｗｐ４）に形成された狭Ｎ領域２３が設けられる。また、狭Ｎ領域２３以外の領域では、ドリフト層２のＮ層２２の幅Ｗｎ２とＰ層２１の幅Ｗｐ２は、等しくなるよう（Ｗｎ２＝Ｗｐ２）に形成される。
実施例３と同様、Ｎ層２２の幅を非常に狭く（Ｗｎ４＝０．１〜０．２μｍ）形成すると、本実施例でも、逆方向バイアス印加時には、狭Ｎ領域２３のＮ層２２に、両側のＰ層２１から延びてくる空乏層によるピンチオフが発生する。
また、アノード層３ＡのＰ＋層３１とＮ＋層３２が、アノード電極２００で同電位になっているので、順方向バイアス印加時には、電流は、アノード電極２００とカソード電極１００の間のＮ層（Ｎ＋層３２、Ｎ層２２）を流れる電子電流が主で、アノード層３ＡのＰ＋層３１からドリフト層２のＮ層２２へ正孔が注入されることがない。
ビルトイン電圧（０．５Ｖ以上）を超える順方向バイアス印加時には、狭Ｎ領域２３のＰ層２１を介して狭Ｎ領域２３のＮ層２２に注入される正孔、およびドリフト層２のＰ層２１からカソード層１のＮ＋層３２へ注入される正孔が、一部存在するが、アノード電極２００とカソード電極１００の間は、アノード層３ＡのＮ＋層３２およびドリフト層２のＮ層２２でショートされている。したがって、順方向バイアス印加時にドリフト層２のＮ層２２に過剰キャリアが蓄積されることがない。そのため、順方向バイアス状態から逆バイアス状態へ遷移しても、逆回復電流が流れることがない。
このような本実施例によれば、アノード層３Ａ境界付近のドリフト層２に狭Ｎ領域２３を設けることにより、逆回復電流の発生を抑制することができ、横型に形成された半導体装置の耐圧をさらに向上させることができる。
実施例６および実施例７で示した横型素子では、ドリフト層２のＰ層２１、Ｎ層２２、およびアノード層３ＡのＰ＋層３１、Ｎ＋層３２が、平面上に交互に配列されるため、その分、チップ面積が大きくなる。したがって、単位面積あたりの実効電流密度が小さくなる。そこで、本実施例では、単位面積あたりの実効電流密度を大きくすることのできる横型素子の例を示す。
図２３は、本発明の実施例８に係る半導体装置の構成の例を示す模式的斜視図である。本実施例の半導体装置は、絶縁層５００の上に、カソード層１、ドリフト層２、アノード層３Ａを横型に形成するとともに、ドリフト層２ではＰ層２１とＮ層２２を交互に、アノード層３ＡではＰ＋層３１とＮ＋層３２を交互に積層する。この積層の高さに合わせて、カソード層１も上方に向かって形成される。また、カソード層１の側面に、カソード層１と接触させてカソード電極１００が形成され、アノード層３Ａの側面に、アノード層３Ａと接触させてアノード電極２００が形成される。
本実施例では、ドリフト層２のＰ層２１、Ｎ層２２の幅Ｗｐ２、Ｗｎ２と、アノード層３ＡのＰ＋層３１、Ｎ＋層３２の幅Ｗｐ３、Ｗｎ３は、積層の高さを制御することにより、任意に設定される。
そこで、ドリフト層２のＰ層２１の幅Ｗｎ２とＮ層２２の幅Ｗｐ２を、Ｗｎ２＝Ｗｐ２となるように形成し、アノード層３ＡのＰ＋層３１の幅Ｗｎ３を０．１〜０．２μｍに形成し、Ｎ＋層３２の幅Ｗｐ３をＷｎ３よりも１０〜２０％程度広く形成すると、実施例６と同様の電気的特性が得られる。
したがって、本実施例でも、カソード電極１００とアノード電極２００との間に順方向バイアスが印加されると、カソード電極１００とアノード電極２００との間に連続的に形成された、カソード層１のＮ＋層と低不純物濃度のＮ層２２と高不純物濃度のＮ＋層３２からなるＮ型半導体領域に電流が流れる。
このとき、本実施例は積層構造をとるため、同じ平面上に、複数のＮ型半導体領域が形成されている。したがって、順方向バイアス印加時に、カソード電極１００とアノード電極２００との間には、同じ平面上に、図２４に示すような複数の電流経路が形成される。
このような本実施例によれば、同じ平面上に複数の電流経路が形成されるので、単位面積あたりの実効電流密度を大きくすることができる。
図２５に、本発明の実施例９に係る半導体装置の構成の例を模式的部分断面斜視図で示す。本実施例の半導体装置では、実施例８のアノード層３Ａおよびドリフト層２の側面に、実施例５と同様、絶縁膜６を挟んで、埋め込み電極５が形成される。この埋め込み電極５は、アノード電極２００に接続される。
実施例５で説明したように、アノード層３Ａおよびドリフト層２の側面に、絶縁膜６を挟んで埋め込み電極５を形成することにより、ピンチオフ状態を発生させたいアノード層３ＡのＮ＋層３２あるいはドリフト層２のＮ層２２の幅を、実施例８よりも広くすることができる。
図２６に、本発明の実施例９に係る半導体装置の構成の別の例を示す。図２５に示した半導体装置と異なる点は、絶縁膜６の形成領域をアノード層３Ａの端部から後退させて設けた点である。
絶縁膜６の形成領域をアノード層３Ａの端部から後退させることにより、埋め込み電極５とＰ＋層３１およびＮ＋層３２とのコンタクト（非図示）の面積を増加させることができ、コンタクト抵抗を下げることができる。
このような本実施例によれば、アノード層３ＡのＮ＋層３２あるいはドリフト層２のＮ層２２の幅を広くすることができるので、耐圧を向上させることができる。
図２７に、本発明の実施例１０に係る半導体装置の構成の例を模式的部分断面斜視図で示す。本実施例の半導体装置は、基本的には実施例９の半導体装置と同じ構造を有するが、絶縁層５００に代わって、半導体層６００の上に、カソード層１、ドリフト層２、アノード層３Ａを形成するようにしたものである。
このような本実施例によれば、絶縁層５００を形成しないので、半導体装置の製造コストを低減させることができる。また、通常、半導体層の方が絶縁層よりも熱伝導が良好なため、半導体装置の放熱を改善することができる。
なお、上述した各実施例は、シリコン基板を用いた例であるが、本発明は、シリコン基板の代わりに、ＳｉＣ（炭化珪素）、ＧａＮ（窒化ガリウム）、ダイヤモンドなどの、ワイドギャップ半導体基板を用いても実現することができる。次に、このワイドギャップ半導体基板を用いた例を示す。
図２８は、本発明の実施例１１に係る半導体装置の構成の例を示す模式的部分断面斜視図である。本実施例の半導体装置は、ＳｉＣ基板上に形成された逆導通型ＭＯＳＦＥＴである。本実施例の逆導通型ＭＯＳＦＥＴは、ＭＯＳＦＥＴ９１と、ＭＯＳＦＥＴ９１と逆並列に接続されたダイオード９２とが、同一基板上に形成されている。
ＭＯＳＦＥＴ９１は、トレンチゲート型であり、トレンチ４ｃ、４ｄに埋め込まれた埋め込み電極５ｃ、５ｄがゲート電極となり、トレンチ４ｃ、４ｄ間にベース層８が形成される。また、ユニバーサルコンタクト層３１ａを形成するＰ＋層がベースコンタクト層３１ａとなり、Ｎ＋層がソース層３１ｂとなる。
ダイオード９２は、実施例１と同じく、トレンチ４ｃ、４ｄ間にトレンチ間領域７が形成される。このダイオード９２は、誘導性負荷が接続されたときに、誘導性負荷から流れ込む電流を還流させる転流ダイオードとして機能する。
ＳｉＣは、静電破壊電界がシリコンよりも８倍程度高く、小型で低損失のデバイスを実現することができる。しかし、バンドギャップが３．２ｅＶと高いため、通常のＰＮ型ダイオードでは、その閾値も高い。そこで、本実施例では、ダイオード９２を、図２に示した実施例１のダイオードと同じ構造で形成し、その閾値を低下させている。
図２９に、本実施例のダイオード９２の順方向電圧−電流特性の例を示す。図２９には、比較のため、従来のＰＮ型ダイオードの順方向電圧−電流特性も併せて示す。
図２９に示すように、ＳｉＣ基板上に形成された従来のＰＮ型ダイオードは、閾値が３Ｖ程度であるが、本実施例のダイオード９２では、閾値を０Ｖ程度まで低下させることができる。
図３０（ａ）は、本発明の実施例１２に係る半導体装置の構成の例を示す模式的部分断面斜視図であり、図３０（ｂ）は、そのトレンチ間領域に沿って切断した断面図である。本実施例の半導体装置は、ＧａＮ基板上に形成された横型のダイオードである。
ＧａＮ系デバイスは、ＧａＮとＡｌＧａＮ（窒化アルミニウムガリウム）とのヘテロ界面にできるピエゾ分極誘起２次元電子ガスにより電流が流れる。
本実施例の半導体装置は、ＧａＮ基板１０００上にＡｌＧａＮ層２００が形成され、ＡｌＧａＮ層２００の一端にカソード電極１００が接続され、他端にアノード電極２００が接続されている。また、アノード電極２００の下面に、トレンチ４ｅ、４ｆが設けられ、トレンチ４ｅ、４ｆの内部には、絶縁膜６ｅを介して埋め込み電極５ｅ、５ｆが形成されている。トレンチ４ｅとトレンチ４ｆに挟まれた領域がトレンチ間領域７（領域ａ）となる。トレンチ間領域７の上面には浅いトレンチが形成され、ポリシリコン電極７００が埋め込まれている。
本実施例においても、トレンチ４ｅ、４ｆの間隔や埋め込み電極５ｅ、５ｆの材質などによりトレンチ間領域７（領域ａ）のポテンシャルφａを調整し、隣接領域（領域ｂ）のポテンシャルとの差（φｂ−φａ）をＧａＮのビルトイン電圧よりも低く設定すると、本実施例の半導体装置の閾値電圧をＧａＮのビルトイン電圧よりも低くすることができる。
図３１に、本実施例の半導体装置の順方向電圧−電流特性の例を示す。図３１には、比較のため、従来のＰＮ型ダイオードの順方向電圧−電流特性も併せて示す。
図３１に示すように、ＧａＮ基板上に形成された従来のＰＮ型ダイオードは、閾値が５Ｖ程度であるが、本実施例の半導体装置では、閾値を０Ｖ程度まで低下させることができる。
なお、本発明は、上述した実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。例えば、実施例２〜１０のドリフト層に用いられるスーパージャンクション構造（マルチリサーフ構造など）は、素子の静耐圧を保証するだけではなく、アバランシェ耐量などの破壊耐量を増すために、素子のアノードとカソード方向に濃度分布を持たせることがある。
また、実施例３における「Ｗｎ４＜Ｗｐ４」,「Ｗｎ２＝Ｗｐ２」,「Ｗｎ３＝Ｗｐ３」等の記述は、アノード層３Ａ、ドリフト層２のＮ型拡散層とＰ型拡散層がほぼ等しい濃度で導入されるプロセスを前提としたものである。
アノード層３Ａ、ドリフト層２のＮ型拡散層とＰ型拡散層が別々の濃度で導入されるプロセスを採用した場合は、本発明の趣旨に従って、Ｗｎ２〜４、Ｗｐ２〜４の幅の比率を不純物量の比率に置き換えれば、同様な効果が得られる。
また、アノード層３ＡのＰ＋層３１、Ｎ＋層３２の不純物濃度を、ドリフト層２のＰ層２１、Ｎ層２２の不純物濃度よりも低く設計する場合もあり、その場合も、本発明の効果が期待できる。
また、図１８の狭Ｎ領域２３の不純物濃度を、アノード層３ＡのＰ＋層３１、Ｎ＋層３２の不純物濃度またはドリフト層２のＰ層２１、Ｎ層２２の不純物濃度よりも低く設計する場合もあり、その場合も、本発明の効果が期待できる。
１ カソード層
２ ドリフト層
３、３ａ ユニバーサルコンタクト層
３Ａ アノード層（兼ユニバーサルコンタクト層）
２１ 低不純物濃度のＰ層
２２ 低不純物濃度のＮ層
２３ 狭Ｎ領域
３１ 高不純物濃度のＰ層
３２ 高不純物濃度のＮ層
３１ａ ベースコンタクト層
３２ａ ソース層
４ａ〜４ｆ トレンチ
５、５ａ〜５ｆ 埋め込み電極
６、６ａ〜６ｅ 絶縁膜
７、７１〜７３ トレンチ間領域
８ ベース層
９１ ＭＯＳＦＥＴ
９２ ダイオード
１００ カソード電極
２００ アノード電極
３００ ゲート電極
４００ 層間絶縁膜
５００ 絶縁層
６００ 半導体層
７００ ポリシリコン電極
１０００ ＧａＮ基板
２０００ ＡｌＧａＮ層

Claims (8)

  1. 第１導電型のカソード層と、
    前記カソード層に接合して形成された第１導電型のドリフト層と、
    前記ドリフト層の上面に、所定の間隔を隔てて配列された複数のトレンチと、
    前記トレンチ内に絶縁膜を介して形成された埋め込み電極と、
    隣り合う前記トレンチ間に形成されるトレンチ間領域と、
    前記トレンチ間領域に接合して形成され、前記ドリフト層よりも高い不純物濃度を有する第１導電型層および第２導電型層を交互に配列してアノード電極にオーミック接続させたユニバーサルコンタクト層と
    を備え、
    前記トレンチ間領域の熱平衡状態のポテンシャルφａと前記ドリフト層の熱平衡状態のポテンシャルφｂとの差（φｂ−φａ）が、使用する半導体材料のバンドギャップに依存するビルトイン電圧よりも低い
    ことを特徴とする半導体装置。
  2. 前記トレンチ間領域が、順方向バイアス時は前記アノード電極から流れる電流の通路となり、逆方向バイアス時は両側面の前記トレンチから延びる空乏層によりピンチオフする
    ことを特徴とする請求項１に記載の半導体装置。
  3. 第１導電型のカソード層と、
    前記カソード層に接合して、第１の第１導電型層および第１の第２導電型層が交互に配列されて形成されたドリフト層と、
    前記第１の第１導電型層および前記第１の第２導電型層の配置位置に合わせて形成され、前記第１の第１導電型層よりも高い不純物濃度を有し、一端が前記第１導電型層に接合され他端がアノード電極に接合される第２の第１導電型層、および前記第１の第２導電型層よりも高い不純物濃度を有し、一端が前記第１の第２導電型層に接合され他端が前記アノード電極に接合される第２の第２導電型層が交互に配列されて、アノード電極にオーミック接続されてユニバーサルコンタクトを兼ねるアノード層と
    を備えることを特徴とする半導体装置。
  4. 前記第２の第１導電型層の配列方向の幅が前記第２の第２導電型層の幅よりも狭く、
    前記第１の第１導電型層の幅が前記第１の第２導電型層の幅と略等しい
    ことを特徴とする請求項３に記載の半導体装置。
  5. 前記第２の第１導電型層の配列方向の幅が前記第２の第２導電型層の幅と略等しく、
    前記アノード層との境界付近の前記第１の第１導電型層の配列方向の幅が前記第１の第２導電型層の幅よりも狭く、前記境界付近以外の前記第１の第１導電型層の配列方向の幅が前記第１の第２導電型層の幅と略等しい
    ことを特徴とする請求項３に記載の半導体装置。
  6. 前記アノード層および前記ドリフト層の側面に、酸化膜を挟んで埋め込み電極が形成されている
    ことを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置。
  7. 前記埋め込み電極が、
    前記アノード層の表面に接して形成されるアノード電極に接続されている
    ことを特徴とする請求項６に記載の半導体装置。
  8. 前記埋め込み電極が、ゲート電極に接続されている
    ことを特徴とする請求項６に記載の半導体装置。
JP2010235063A 2009-12-15 2010-10-20 半導体装置 Expired - Fee Related JP5636254B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010235063A JP5636254B2 (ja) 2009-12-15 2010-10-20 半導体装置
US12/968,188 US8860171B2 (en) 2009-12-15 2010-12-14 Semiconductor device having diode characteristic
US14/487,975 US9590030B2 (en) 2009-12-15 2014-09-16 Semiconductor device having diode characteristic
US15/416,215 US9768248B2 (en) 2009-12-15 2017-01-26 Semiconductor device having diode characteristic

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009284584 2009-12-15
JP2009284584 2009-12-15
JP2010235063A JP5636254B2 (ja) 2009-12-15 2010-10-20 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014211459A Division JP2015039023A (ja) 2009-12-15 2014-10-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2011146682A JP2011146682A (ja) 2011-07-28
JP5636254B2 true JP5636254B2 (ja) 2014-12-03

Family

ID=44141948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010235063A Expired - Fee Related JP5636254B2 (ja) 2009-12-15 2010-10-20 半導体装置

Country Status (2)

Country Link
US (3) US8860171B2 (ja)
JP (1) JP5636254B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684002B (zh) * 2012-09-24 2016-12-21 通用电气公司 能量转换系统
JP5939448B2 (ja) * 2013-04-30 2016-06-22 日産自動車株式会社 半導体装置及びその製造方法
JP6177154B2 (ja) 2013-07-16 2017-08-09 株式会社東芝 半導体装置
JP5935951B2 (ja) * 2013-10-04 2016-06-15 富士電機株式会社 半導体装置
KR20150076768A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
JP2015008328A (ja) * 2014-09-09 2015-01-15 株式会社東芝 半導体装置
JP6255111B2 (ja) * 2014-09-17 2017-12-27 株式会社日立製作所 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法
US9881997B2 (en) 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6574744B2 (ja) 2016-09-16 2019-09-11 株式会社東芝 半導体装置
JP6678549B2 (ja) * 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
WO2018135146A1 (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018220879A1 (ja) 2017-05-31 2018-12-06 富士電機株式会社 半導体装置
JP7371366B2 (ja) * 2019-06-27 2023-10-31 富士通株式会社 半導体デバイス、及びこれを用いた無線受信器
TW202137333A (zh) * 2020-03-24 2021-10-01 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法
US11329150B2 (en) * 2020-04-14 2022-05-10 Nxp Usa, Inc. Termination for trench field plate power MOSFET

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177404A (ja) * 1992-12-10 1994-06-24 Hitachi Ltd 半導体ダイオード
JP3779401B2 (ja) * 1996-11-29 2006-05-31 株式会社東芝 ダイオードの駆動方法
JP4090518B2 (ja) * 1998-07-23 2008-05-28 三菱電機株式会社 半導体装置およびその製造方法
JP3807107B2 (ja) * 1998-07-27 2006-08-09 日産自動車株式会社 双極性整流素子
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP2006332607A (ja) * 2005-04-28 2006-12-07 Nec Electronics Corp 半導体装置
US7719080B2 (en) * 2005-06-20 2010-05-18 Teledyne Scientific & Imaging, Llc Semiconductor device with a conduction enhancement layer
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7804150B2 (en) * 2006-06-29 2010-09-28 Fairchild Semiconductor Corporation Lateral trench gate FET with direct source-drain current path
JP2009038214A (ja) 2007-08-01 2009-02-19 Toshiba Corp 半導体装置
JP2009170629A (ja) * 2008-01-16 2009-07-30 Nec Electronics Corp 半導体装置の製造方法
US8288839B2 (en) * 2009-04-30 2012-10-16 Alpha & Omega Semiconductor, Inc. Transient voltage suppressor having symmetrical breakdown voltages
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
JP6177154B2 (ja) * 2013-07-16 2017-08-09 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9768248B2 (en) 2017-09-19
US8860171B2 (en) 2014-10-14
JP2011146682A (ja) 2011-07-28
US20110140180A1 (en) 2011-06-16
US20150001668A1 (en) 2015-01-01
US20170133456A1 (en) 2017-05-11
US9590030B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
JP5636254B2 (ja) 半導体装置
JP5449094B2 (ja) 半導体装置
US7755138B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
JP3721172B2 (ja) 半導体装置
JP4844605B2 (ja) 半導体装置
CN102804385B (zh) 半导体器件
JP2010040973A (ja) 半導体装置およびその製造方法
JP4764974B2 (ja) 半導体装置
CN112673466B (zh) 半导体装置
JP5867484B2 (ja) 半導体装置の製造方法
US8217420B2 (en) Power semiconductor device
JP2006278826A (ja) 半導体素子及びその製造方法
JP5687582B2 (ja) 半導体素子およびその製造方法
CN101847656B (zh) 绝缘栅双极性晶体管
JP2019121716A (ja) 半導体装置
JP5482701B2 (ja) 半導体素子
CN107579121B (zh) 肖特基势垒二极管及其制造方法
JP2006186108A (ja) 半導体装置
JP2005150348A (ja) 半導体装置
JP4802430B2 (ja) 半導体素子
JP2009111237A (ja) 半導体素子
GB2592928A (en) Insulated gate switched transistor
JP2015039023A (ja) 半導体装置
JP5753114B2 (ja) ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R151 Written notification of patent or utility model registration

Ref document number: 5636254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees