[go: up one dir, main page]

JP5633154B2 - 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 - Google Patents

半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 Download PDF

Info

Publication number
JP5633154B2
JP5633154B2 JP2010033762A JP2010033762A JP5633154B2 JP 5633154 B2 JP5633154 B2 JP 5633154B2 JP 2010033762 A JP2010033762 A JP 2010033762A JP 2010033762 A JP2010033762 A JP 2010033762A JP 5633154 B2 JP5633154 B2 JP 5633154B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
type semiconductor
regrowth
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010033762A
Other languages
English (en)
Other versions
JP2011171505A (ja
Inventor
浩光 酒井
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010033762A priority Critical patent/JP5633154B2/ja
Priority to TW100103059A priority patent/TWI456786B/zh
Priority to PCT/JP2011/052004 priority patent/WO2011102213A1/ja
Publication of JP2011171505A publication Critical patent/JP2011171505A/ja
Application granted granted Critical
Publication of JP5633154B2 publication Critical patent/JP5633154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/8242Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP characterised by the dopants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/811Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置に関し、特に、大電流が印加される場合に好適に用いられ、大電流が印加されることにより高い発光出力が得られる半導体発光素子の製造方法およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置に関する。
従来から、発光ダイオードなどに用いられる半導体発光素子として、基板上に、n型半導体層と発光層とp型半導体層とを順次積層してなるものがある。このような半導体発光素子を製造する方法として、サファイア単結晶などからなる基板上に、有機金属化学気相成長法(MOCVD(Metal Organic Chemical Vapor Deposition )法)によってn型半導体層と発光層とp型半導体層とを連続して順次積層する方法がある。
しかしながら、基板上に、n型半導体層と発光層とp型半導体層とを連続して順次積層する場合、これらの層が同一の成長室内で形成され。そのため、n型半導体層を形成する際に用いたドーパントがp型半導体層の形成に支障をきたし、抵抗率の十分に低いp型半導体層が得られない場合があった。
このような問題を解決する技術として、例えば、特許文献1には、所定の基板上に、少なくとも第一導電形の半導体層と第二導電形の半導体層とを順次成膜して化合物半導体装置を製造するに際し、前記それぞれの導電形の半導体層を、導電形に対応した異なる複数の独立した成長室で成膜するようにして成る化合物半導体装置の製造方法が提案されている。
また、最近、半導体発光素子の発光出力を向上させるために、半導体発光素子に大電流が印加される場合が多くなってきており、n型半導体層およびp型半導体層の低抵抗化が求められている。
特開平7-45538号公報
本発明は上記課題に鑑みてなされたものであり、n型半導体層およびp型半導体層の抵抗を低く抑制することで、大電流印加時において高い発光出力を有する半導体発光素子の製造方法を提供することを課題とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
〔1〕 第一有機金属化学気相成長装置において、基板上に第一n型半導体層を積層する第一工程と、前記第一有機金属化学気相成長装置と異なる第二有機金属化学気相成長装置において、前記第一n型半導体層上に前記第一n型半導体層の再成長層と第二n型半導体層と発光層とpクラッド層およびpコンタクト層からなるp型半導体層とを順次積層する第二工程とを具備し、前記再成長層を積層する工程において、前記第一n型半導体層形成時よりも少量のSiをドーパントとして供給する層、もしくは供給しない層を積層する程(2)と、前記第一n型半導体層形成時と同量又はそれよりも多量の前記Siをドーパントとして供給する工程(3)と、をこの順で行うことを特徴とする半導体発光素子の製造方法。
〔2〕 前記再成長層の原料ガスとともに前記Siを含有するドーパントガスを供給することにより、前記再成長層を形成することを特徴とする〔1〕に記載の半導体発光素子の製造方法。
〔3〕 前記工程(2)を、前記再成長層の形成開始と同時あるいは形成途中から開始することを特徴とする〔1〕または〔2〕に記載の半導体発光素子の製造方法。
〔4〕 前記工程(2)における前記ドーパントガスの供給量が前記第一n型半導体層形成時の0〜1/15倍、前記工程(3)における前記ドーパントガスの供給量が前記第一n型半導体層形成時の1〜4倍であることを特徴とする〔1〕乃至〔3〕に記載の半導体発光素子の製造方法。
〔5〕 前記再成長層の膜厚を0.1μm〜3.5μmとすることを特徴とする〔1〕乃至〔4〕に記載の半導体発光素子の製造方法。
〔6〕 記工程(2)において膜厚0.05μm〜0.5μmの再成長層第二層を形成し、前記工程(3)において膜厚0.05μm〜1μmの再成長層第三層を形成することを特徴とする、〔1〕乃至〔5〕に記載の半導体発光素子の製造方法。
〔7〕 前記再成長層を積層する工程において、前記工程(2)の前に、前記再成長層の成長条件を前記第一n型半導体層形成時と同じ条件とする工程(1)を特徴とする〔1〕乃至〔6〕に記載の半導体発光素子。
〔8〕 前記工程(1)において膜厚2μm以下の再成長層第一層を形成し、前記工程(2)において膜厚0.05μm〜0.5μmの再成長層第二層を形成し、前記工程(3)において膜厚0.05μm〜1μmの再成長層第三層を形成することを特徴とする、〔7〕に記載の半導体発光素子の製造方法。
〕 前記再成長層のうち、前記再成長層第二層に前記Siを1×1017/cm未満の濃度で含有させ、前記再成長層第三層に前記Siを5×1018/cm以上の濃度で含有させることを特徴とする〔6〕乃至〔8〕に記載の半導体発光素子の製造方法。
10〕 前記pコンタクト層を、pコンタクト下層と、pコンタクト上層とを積層することにより形成し、前記pコンタクト下層にMgを1×1019〜1×1020/cm程度の濃度で含有させ、前記pコンタクト上層に前記Mgを1×1020/cm〜3×1020/cm程度の濃度で含有させることを特徴とする〔1〕乃至〔〕に記載の半導体発光素子の製造方法。
11〕 基板上に第一有機金属化学気相成長装置において積層された第一n型半導体層と、前記第一有機金属化学気相成長装置と異なる第二有機金属化学気相成長装置で積層された、前記第一n型半導体層の再成長層と第二n型半導体層と発光層とpクラッド層およびpコンタクト層からなるp型半導体層とが積層された半導体発光素子であって、前記再成長層が、第一n型半導体層と同じSi含有量の再成長層第一層、前記第一n型半導体層よりもSi含有量が少ない再成長層第二層、前記第一n型半導体層よりもSi含有量が多い再成長層第三層がこの順で積層された構成であることを特徴とする半導体発光素子。
〔1〕 前記再成長層のうち、前記再成長層第二層が0.05μm〜0.5μm、前記再成長層第三層が0.05μm〜1μmの膜厚でそれぞれ形成されていることを特徴とする〔11〕に記載の半導体発光素子。
〔13〕
前記再成長層が、第一n型半導体層と同じSi含有量の再成長層第一層を、前記再成長層第二層の前記再成長層第三層と反対側に積層された構成であることを特徴とする〔10〕に記載された半導体発光素子。
〔14〕
前記再成長層のうち、前記再成長層第一層が2μm以下、前記再成長層第二層が0.05μm〜0.5μm、前記再成長層第三層が0.05μm〜1μmの膜厚でそれぞれ形成されていることを特徴とする〔13〕に記載の半導体発光素子。
〔1〕 前記再成長層のうち、前記再成長層第二層に前記Siが1×1017/cm未満の濃度で含有され、前記再成長層第三層に前記Siが5×1018/cm以上の濃度で含有されることを特徴とする〔11乃至〔1〕に記載の半導体発光素子。
〔1〕 前記再成長層の膜厚が0.1μm〜3μmであることを特徴とする〔11〕乃至〔1〕に記載の半導体発光素子。
〔1〕 前記pコンタクト層は、pコンタクト下層と、pコンタクト上層とが積層してなり、前記pコンタクト下層にMgが1×1019〜1×1020/cm程度の濃度で含有され、前記pコンタクト上層に前記Mgが1×1020/cm〜3×1020/cm程度の濃度で含有されることを特徴とする〔11〕乃至〔1〕に記載の半導体発光素子。
〔1〕 〔11〕乃至〔1〕のいずれかに記載の半導体発光素子を用いて製造された半導体発光素子を備えることを特徴とするランプ。
〔1〕 〔1〕に記載のランプが組み込まれていることを特徴とする電子機器。
20〕 〔1〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
本発明の半導体発光素子の製造方法によれば、第二の成長室(第二有機金属化学気相成長装置)内で第一n型半導体層の再成長層を積層する工程において、第一n型半導体層形成時と同量のSiをドーパントとして供給する工程(1)と、前記第一n型半導体層形成時よりも少量のSiをドーパントとして供給する工程(2)と、第一n型半導体層形成時よりも多量のSiをドーパントとして供給する工程(3)と、をこの順で行うことにより、再成長層内のSi含有量を段階的に変えることができる。
このことにより、再成長層の抵抗を低くするとともに、再成長層表面の平坦性を改善することができる。そのため、その後の工程において結晶性の良好な発光層(MQW層)やp型半導体層を成長させることができる。また、再成長層内に、Si濃度の高い層を形成することにより、電流を拡散させることができるため、LEDに高電流を流しても、発光箇所の集中を効果的に防ぐことが可能となる。さらに、n型半導体層の大部分を占めるnコンタクト層と、p型半導体層とを異なる成長室で形成するため、p型半導体層へのn型不純物の混入を抑制することができる。この結果、大電流印加時において発光出力の高い半導体発光素子が得られる。
図1は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。 図2は、図1に示す半導体発光素子を製造する工程を説明するための断面模式図である。 図3は、図1に示した半導体発光素子を備えるランプの一例を示した断面模式図である。 図4は、実施例1〜実施例5、比較例1の半導体発光素子の印加電流と電力効率との関係を示したグラフである。 図5は、実施例1〜実施例5、比較例1の半導体発光素子の印加電流と発光出力との関係を示したグラフである。
以下、本発明の半導体発光素子1について、図1を用いて詳細に説明する。なお、以下の説明において参照する図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図1は、本発明の半導体発光素子1の一例を示した断面模式図である。
図1に示す本実施形態の半導体発光素子1は、基板11と、基板11上に積層された積層半導体層20と、積層半導体層20の上面に積層された透光性電極15と、透光性電極15上に積層されたp型ボンディングパッド電極16と、積層半導体層20の露出面20a上に積層されたn型電極17と、から概略構成されている。
積層半導体層20は、基板11側から、n型半導体層12、発光層13、p型半導体層14がこの順に積層されて構成されている。図1に示すように、n型半導体層12、発光層13、p型半導体層14は、その一部がエッチング等の手段によって除去されており、除去された部分からn型半導体層12の一部が露出されている。そして、n型半導体層12の露出面20aには、n型電極17が積層されている。
また、p型半導体層14の上面には、透光性電極15およびp型ボンディングパッド電極16が積層されている。これら、透光性電極15およびp型ボンディングパッド電極16によって、p型電極18が構成されている。
n型半導体層12、発光層13およびp型半導体層14を構成する半導体としては、III族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるn型半導体層12、発光層13およびp型半導体層14を構成する窒化ガリウム系化合物半導体としては、一般式AlInGa1−x−yN(0<x<1,0≦y<1,0<x+y<1)で表わされる各種組成の半導体を何ら制限なく用いることができる。
本実施形態の半導体発光素子1は、p型電極18とn型電極17との間に電流を通じることで、積層半導体層20を構成する発光層13から発光を発せられるようになっており、発光層13からの光を、p型ボンディングパッド電極16の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
以下、それぞれの構成について詳細に説明する。
<基板11>
基板11としては、例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましい。
(バッファ層21)
バッファ層21は、設けられていなくてもよいが、基板11と下地層22との格子定数の違いを緩和して、基板11の(0001)C面上にC軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層21の上に単結晶の下地層22を積層すると、より一層結晶性の良い下地層22が積層できる。
バッファ層21は、単結晶のAlGa1−xN(0<x≦1)からなるものが特に好ましいが、多結晶のAlGa1−xN(0<x≦1)からなるものであってもかまわない。
バッファ層21は、例えば、多結晶のAlGa1−xN(0<x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。バッファ層21の膜厚が0.01μm未満であると、バッファ層21により基板11と下地層22との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層21の膜厚が0.5μmを超えると、バッファ層21としての機能には変化が無いのにも関わらず、バッファ層21の成膜処理時間が長くなり、生産性が低下する問題がある。
バッファ層21は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層21を基板11上にMOCVD法またはスパッタ法にて成膜した場合、バッファ層21のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
(下地層22)
下地層22の材料としては、AlGa1−xN(0<x<1)を用いると結晶性の良い下地層22を形成できるため特に好ましいが、AlGaInN(0<x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を用いてもかまわない。
下地層22の膜厚は0.1μm以上であることが好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlGa1−xN層が得られやすい。また、下地層22の膜厚は10μm以下が好ましい。
下地層22の結晶性を良くするために、下地層22には不純物をドーピングしない方が望ましい。しかし、p型あるいはn型の導電性が必要な場合には、下地層22にアクセプター不純物あるいはドナー不純物を添加することができる。
<積層半導体層20>
(n型半導体層12)
n型半導体層12はさらに、nコンタクト層12a(第一n型半導体層12cおよび再成長層12d)と、nクラッド層12b(第二n型半導体層)とから構成されている。
(nコンタクト層12a)
nコンタクト層12aは、n型電極17を設けるための層であり、後述する第一工程において形成された第一n型半導体層12cと、後述する第二工程において形成された再成長層12dとからなる。第一n型半導体層12cと再成長層12dとは、好ましくは同一の材料からなるものがよく、第一n型半導体層12cの膜厚が、再成長層12dの膜厚よりも厚くなっている。
また、本実施形態においては、図1に示すように、第一n型半導体層12cにn型電極17を設けるための露出面20aが形成されている。なお、n型電極17を設けるための露出面20aは、再成長層12dに形成されていてもよい。
nコンタクト層12aは、AlGa1−xN層(0<x<1、好ましくは0<x≦0.5、さらに好ましくは0<x≦0.1)から構成されることが好ましく、n型不純物(ドーパント)がドープされている。nコンタクト層12aにn型不純物が1×1017〜1×1020/cm、好ましくは1×1018〜1×1019/cmの濃度で含有されている場合、n型電極17との良好なオーミック接触の維持の点で好ましい。nコンタクト層12aに用いられるn型不純物としては、特に限定されないが、例えば、Si、Ge、Sn等が挙げられ、SiおよびGeが好ましく、Siが最も好ましい。なお、本実施形態ではSiが含有されている。
nコンタクト層12aを構成する第一n型半導体層12cの膜厚は、0.5〜5μmであることが好ましく、2μm〜4μmの範囲であることがより好ましい。第一n型半導体層12cの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。また、第一n型半導体層12cには、n型不純物(ドーパント)として5×1018/cm程度のSiが含有されている。
本実施形態の再成長層12dは0.1μm〜3μmの膜厚で形成され、また、n型不純物(ドーパント)としてSiが含有されている。Siは再成長層12dに段階的に含有されており、Si含有量が第一n型半導体層12cと同じ再成長層第一層、Si含有量が第一n型半導体層12cよりも少ない再成長層第二層、Si含有量が第一n型半導体層12cよりも多い再成長層第三層がこの順で積層された構成となっている。また、再成長層12dには、少なくとも再成長層第二層および再成長層第三層が設けられていれば良く、再成長層第一層は設けられていなくても構わない。
再成長層第一層は、0μm〜2μmの膜厚で形成されていることが好ましい。再成長層第一層は形成されていなくても良い(膜厚0μm)が、後述する再成長層第二層および再成長層第三層の膜厚に応じて、再成長層12d全体の膜厚が適宜最適な値となるように形成すれば良い。
また、再成長層第一層に含有されるSiの濃度は、半導体発光素子1に電流を流した際の駆動電圧Vfが所定の値になるように調整されるが、たとえば第一n型半導体層12cと同じ、5×1018/cm程度であることが好ましい。
再成長層第二層は、0.05μm〜0.5μmの膜厚で形成されていることが好ましい。再成長層第二層の膜厚が0.05μm未満であると、再成長層第二層表面が十分な平坦性で形成されず、再成長層12d表面も十分に平坦化されない。また、膜厚が0.5μmを超えると、半導体発光素子1に電流を流した際の駆動電圧Vfが高くなるため、半導体発光素子1の発光効率が低くなってしまう。
また、再成長層第二層に含有されるSiの濃度は、1×1017/cm未満であることが好ましい。Siの濃度が1×1017/cm以上であると、結晶性の向上効果が小さくなるためである。
ここで、再成長層第二層のSi含有量は、第一n型半導体層12cよりも少ない値となっている。Siの含有量を上記範囲内とすることにより、再成長層第二層の結晶性は高いものとなり、表面の平坦性は十分高いものになる。
再成長層第三層は、0.05μm〜1μmの膜厚で形成されていることが好ましい。再成長層第三層の膜厚が0.05μm未満であると、再成長層12dの抵抗を十分に低くすることができない。
また、再成長層第三層の膜厚が1μmを超えると再成長層第三層表面の平坦性が悪化し、半導体発光素子1の逆方向電流(IR)が高くなるため好ましくない。また、再成長層第三層を形成する際に用いたドーパントや堆積物に起因するp型半導体層14の不良が生じやすくなる。さらに再成長層第三層の成膜処理時間が長くなり、生産性が低下する問題がある。
また、再成長層第三層に含有されるSiの濃度は、5×1018/cm以上の濃度であることが好ましい。Siの濃度が5×1018/cm未満であると、再成長層12dの抵抗を十分に低くすることができない。
ここで、再成長層第三層のSi含有量は、第一n型半導体層12cと同等又はそれよりも高い値となっている。また、Siの含有量を上記範囲内とすることにより、再成長層第三層の抵抗を低くし、電流拡散効果を高めることができる。
再成長層第二層表面は高い平坦性で形成されており、再成長層第三層はその上に積層した構成となっている。そのため、再成長層第三層はSi濃度が高くても結晶性が良く、その表面の平坦性も良好である。これにより、再成長層12dのnクラッド層12b側の面(再成長層第三層の表面)は平坦に形成される。
再成長層12d全体に1×1019/cm以上のSiが含有されていると、再成長層の抵抗は低くなるがピットが形成されやすくなるため、電流を流した際の逆方向電流IRの上昇や、静電気放電(ESD)耐圧が不足することがある。しかし、本実施形態においては再成長層第二層上に再成長層第三層を形成することにより、ピットの形成が抑制され、逆方向電流IRを低くすることができる。
また、再成長層12d全体のSi含有量が1×1017/cm未満であると、抵抗が大きくなりすぎ、半導体発光素子1の動作電圧が高くなるとともに、電流が集中し、発光出力が低下するという問題があった。しかし、本実施形態においては、再成長層第二層の厚さを薄くすることにより、半導体発光素子1の動作電圧の上昇や発光出力低下を防ぐことができ、かつ、再成長層第三層において電流を拡散させることができる。
そのため、高電流LEDであっても、発光出力低下を防ぎつつ、かつ、発光箇所の集中を効果的に防ぐことが可能となる。
nクラッド層12bは、nコンタクト層12aと発光層13との間に設けられている。
nクラッド層12bは、発光層13へのキャリアの注入とキャリアの閉じ込めを行なう層であり、再成長層12dと発光層13との結晶格子の不整合を緩和する発光層13のバッファ層としても機能するものである。nクラッド層12bはAlGaN、GaN、GaInNなどで形成することが可能である。なお、明細書中各元素の組成比を省略してAlGaN、GaN、GaInNと記述する場合がある。nクラッド層12bをGaInNで形成する場合には、発光層13のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
nクラッド層12bが単層からなるものである場合、nクラッド層12bの膜厚は、5〜500nmであることが好ましく、より好ましくは5〜100nmである。また、nクラッド層12bのn型ドープ濃度は1×1017〜1×1020/cmであることが好ましく、より好ましくは1×1018〜1×1019/cmである。本実施形態においては、たとえばSiを第一n型半導体層12cと同じ、たとえば5×1018/cm程度で含有させる。ドープ濃度がこの範囲である場合、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
本実施形態においては、nクラッド層12bは、単層であってもよいが、組成の異なる2つの薄膜層を繰り返し成長させて10ペア数(20層)〜40ペア数(80層)からなる超格子構造であることが好ましい。nクラッド層12bが超格子構造からなるものである場合、薄膜層の積層数が20層以上であると、再成長層12dと発光層13との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子1の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が80層を超えると、超格子構造が乱れやすくなる場合もあり、発光層13に悪影響を来たす恐れが生じる。さらに、nクラッド層12bの成膜処理時間が長くなり、生産性が低下する問題がある。
また、nクラッド層12bを構成する超格子構造は、III族窒化物半導体からなるn側第一層と、該n側第一層と組成が異なるIII族窒化物半導体からなるn側第二層とが積層されたものであることが好ましく、n側第一層とn側第二層とが交互に繰返し積層された構造を含むものであることがより好ましい。
nクラッド層12bの超格子構造を構成するn側第一層およびn側第二層は、GaInN/GaNの交互構造、AlGaN/GaNの交互構造、GaInN/AlGaNの交互構造、組成の異なるGaInN/GaInNの交互構造(本発明における“組成の異なる”との説明は、各元素組成比が異なることを指す)、組成の異なるAlGaN/AlGaNの交互構造とすることができ、GaInN/GaNの交互構造又は組成の異なるGaInN/GaInNの交互構造であることが好ましい。
n側第一層およびn側第二層の膜厚は、それぞれ100オングストローム以下であることが好ましく、60オングストローム以下であることがより好ましく、40オングストローム以下であることがさらに好ましく、それぞれ10オングストローム〜40オングストロームの範囲であることが最も好ましい。超格子層を形成するn側第一層および/またはn側第二層の膜厚が100オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
上記n側第一層およびn側第二層は、それぞれドープした構造であってもよく、また、ドープ構造/未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、nクラッド層12bとして、GaInN/GaNの交互構造又は組成の異なるGaInN/GaInNの交互構造を有する超格子構造を用いた場合には、不純物としてSiが好適である。また、超格子構造を構成するn側第一層およびn側第二層は、GaInNやAlGaN、GaNで代表される組成が同じであって、ドープ構造/未ドープ構造を組み合わせたものであってもよい。
<発光層13>
発光層13は、障壁層13aと井戸層13bとが交互に複数積層された多重量子井戸構造からなる。多重量子井戸構造における積層数は3層から10層であることが好ましく、4層から7層であることがさらに好ましい。
(井戸層13b)
井戸層13bの膜厚は、15オングストローム以上50オングストローム以下の範囲であることが好ましい。井戸層13bの膜厚が上記範囲内であることにより、より高い発光出力を得ることができる。
また、井戸層13bは、Inを含む窒化ガリウム系化合物半導体であることが好ましい。Inを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層13bには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるSi、Geを用いることが好ましい。ドープ量は1×1017cm−3〜1×1018cm−3程度が好適である。ドープ量が上記範囲である場合、より発光強度の強いものとなる。
(障壁層13a)
障壁層13aの膜厚は、20オングストローム以上100オングストローム未満の範囲であることが好ましい。障壁層13aの膜厚が薄すぎると、障壁層13a上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層13aの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層13aの膜厚は70オングストローム以下であることがより好ましい。
また、障壁層13aは、GaNやAlGaNのほか、井戸層を構成するInGaNよりもIn比率の小さいInGaNで形成することができる。中でも、GaNが好適である。
<p型半導体層14>
p型半導体層14は、通常、pクラッド層14aおよびpコンタクト層14bから構成される。また、pコンタクト層14bがpクラッド層14aを兼ねることも可能である。
(pクラッド層14a)
pクラッド層14aは、発光層13へのキャリアの閉じ込めとキャリアの注入を行なう層である。pクラッド層14aとしては、発光層13のバンドギャップエネルギーより大きくなる組成であり、発光層13へのキャリアの閉じ込めができるものであれば特に限定されないが、AlGa1−xN(0<x≦0.4)からなるものであることが好ましい。pクラッド層14aが、このようなAlGaNからなるものである場合、発光層13へのキャリアの閉じ込めの点で好ましい。
pクラッド層14aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。pクラッド層14aのp型ドープ濃度は、1×1018〜1×1021/cmであることが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。また、pクラッド層14aは、薄膜を複数回積層してなる超格子構造であってもよい。
pクラッド層14aが超格子構造を含むものである場合には、III族窒化物半導体からなるp側第一層と、該p側第一層と組成が異なるIII族窒化物半導体からなるp側第二層とが積層されたものとすることができる。pクラッド層14aが超格子構造を含むものである場合、p側第一層とp側第二層とが交互に繰返し積層された構造を含んだものであっても良い。
pクラッド層14aの超格子構造を構成するp側第一層およびp側第二層は、それぞれ異なる組成、例えば、AlGaN、GaInN又はGaNのうちの何れの組成であっても良く、GaInN/GaNの交互構造、AlGaN/GaNの交互構造、又はGaInN/AlGaNの交互構造であっても良い。本発明においては、p側第一層およびp側第二層は、AlGaN/AlGaN又はAlGaN/GaNの交互構造であることが好ましい。
p側第一層およびp側第二層の膜厚は、それぞれ100オングストローム以下であることが好ましく、60オングストローム以下であることがより好ましく、40オングストローム以下であることがさらに好ましく、それぞれ10オングストローム〜40オングストロームの範囲であることが最も好ましい。超格子層を形成するp側第一層とp側第二層の膜厚が100オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
p側第一層およびp側第二層は、それぞれドープした構造であっても良く、また、ドープ構造/未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、pクラッド層として、AlGaN/GaNの交互構造又は組成の異なるAlGaN/AlGaNの交互構造を有する超格子構造を用いた場合には、不純物としてMgが好適である。また、超格子構造を構成するp側第一層およびp側第二は、GaInNやAlGaN、GaNで代表される組成が同じであって、ドープ構造/未ドープ構造を組み合わせたものであってもよい。
(pコンタクト層14b)
pコンタクト層14bは、正極を設けるための層である。pコンタクト層14bは、AlGa1−xN(0<x≦0.4)からなるものであることが、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。また、p型不純物(ドーパント)を1×1018〜1×1021/cmを5×1019〜5×1020/cmの濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えばMgを用いることが好ましい。
また、pコンタクト層14bはpコンタクト下層と、pコンタクト上層とが積層してなり、pコンタクト下層にMgが1×1019〜1×1020/cm程度の濃度で含有され、pコンタクト上層にMgが1×1020/cm〜3×1020/cm程度の濃度で含有される二層とすることが特に好ましい。これにより、透光性電極15と接する部分(pコンタクト上層)には高濃度でMgが含有され、かつ、その表面は平坦に形成される。そのため、半導体発光素子1の発光出力をより向上させることが可能となる。
また、pコンタクト層14bの膜厚は、特に限定されないが、10〜500nmであることが好ましく、より好ましくは50〜200nmである。pコンタクト層14bの膜厚がこの範囲であると、発光出力の点で好ましい。
また、pコンタクト層14bをpコンタクト上層とpコンタクト下層からなる二層構造とする場合には、特に限定されないが、当該pコンタクト層14bは50〜500nmであることが好ましく、より好ましくは50〜320nmがよい。pコンタクト層14bの膜厚がこの範囲であると、発光出力の点で好ましい。なお、pコンタクト層14bに占めるpコンタクト上層の厚さは、全体の6%〜40%程度が好ましい。
<n型電極17>
n型電極17は、ボンディングパットを兼ねており、積層半導体層20のn型半導体層12に接するように形成されている。このため、n型電極17を形成する際には、少なくともp半導体層14および発光層13の一部を除去してn型半導体層12を露出させ、n型半導体層12の露出面20a上にボンディングパッドを兼ねるn型電極17を形成する。n型電極17としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
(透光性電極15)
透光性電極15は、p型半導体層14の上に積層されるものであり、p型半導体層14との接触抵抗が小さいものであることが好ましい。また、透光性電極15は、発光層13からの光を効率良く半導体発光素子1の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極15は、p型半導体層14の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極15の構成材料としては、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ceのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。導電性の酸化物としては、ITO(酸化インジウム錫(In−SnO))、IZO(酸化インジウム亜鉛(In−ZnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al))、GZO(酸化ガリウム亜鉛(ZnO−Ga))、フッ素ドープ酸化錫、酸化チタン等があげられる。
また、透光性電極15の構造は、従来公知の構造を含めて如何なる構造であってもよい。透光性電極15は、p型半導体層14のほぼ全面を覆うように形成してもよく、また、隙間を開けて格子状や樹形状に形成してもよい。
(p型ボンディングパッド電極16)
p型ボンディングパッド電極16はボンディングパットを兼ねており、透光性電極15の上に積層されている。p型ボンディングパッド電極16としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
p型ボンディングパッド電極16は、透光性電極15上であれば、どこへでも形成することができる。例えばn型電極17から最も遠い位置に形成してもよいし、半導体発光素子1の中心などに形成してもよい。しかし、あまりにもn型電極17に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
また、p型ボンディングパッド電極16の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいが、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超える広い面積を覆った場合、発光の取り出しの妨げとなり、出力が著しく低下する。逆に、p型ボンディングパッド電極16の電極面積が小さすぎると、ボンディング作業がしにくくなり、製品の収率を低下させる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径100μmの円形程度であることが一般的である。
(保護膜層)
図示しない保護膜層は、必要に応じて透光性電極15の上面および側面と、n型半導体層12の露出面20a、発光層13およびp型半導体層14の側面、n型電極17およびp型ボンディングパッド電極16の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子1の内部への水分等の浸入を防止でき、半導体発光素子1の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、300〜550nmの範囲の波長において80%以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン(SiO)、酸化アルミニウム(Al)、酸化ニオブ(Nb)、酸化タンタル(Ta)、窒化シリコン(Si)、窒化アルミニウム(AlN)等を用いることができる。このうちSiO、Alは、CVD成膜で緻密な膜が容易に作製でき、より好ましい。
以下、半導体発光素子1の製造方法について、図面を適宜参照しながら詳細に説明する。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子1の寸法関係とは異なっている。
本発明の、図1に示す半導体発光素子1の製造方法は、まず、図2に示す積層半導体層20を製造する。積層半導体層20の製造方法は、基板11上に第一n型半導体層12cを積層する第一工程と、第一n型半導体層12c上に第一n型半導体層12cの再成長層12dとnクラッド層12b(第二n型半導体層)と発光層13とp型半導体層14とを順次積層する第二工程と、から概略構成されている。以下、図2を用いて各工程について詳細に説明する。
<第一工程>
はじめに、サファイア等からなる基板11を用意する。
次に、基板11を第一MOCVD装置(第一有機金属化学気相成長装置)の成長室内に設置し、MOCVD法によって、基板11上に、バッファ層21と、下地層22を順次積層する。
(第一n型半導体層12c積層工程)
次いで下地層22上に、nコンタクト層12aの一部を構成する第一n型半導体層12c(第一n型半導体層)を積層する。このとき、第一n型半導体層12cの膜厚を0.5μm〜5μmとすることが好ましく、2μm〜4μmとすることが特に好ましい。上記範囲内の膜厚とすることにより、半導体層の結晶性を良好に維持できるためである。
また、第一n型半導体層12cを成長させる際には、水素雰囲気で、基板温度を1000℃〜1100℃の範囲とすることが好ましい。
また、第一n型半導体層12cを成長させる原料としては、トリメチルガリウム(TMG)などのIII族金属の有機金属原料とアンモニア(NH)などの窒素原料とを用い、熱分解によりバッファ層上にIII族窒化物半導体層を堆積させる。MOCVD装置の成長室内の圧力は15〜80kPaとすることが好ましく、15〜60kPaとすることがより好ましい。キャリアガスは水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
その後、第一有機金属化学気相成長装置(第一MOCVD装置)の成長室内からnコンタクト層12aの第一n型半導体層12cまでの各層の形成された基板11を取り出す。
<第二工程>
第二工程はさらに、第一n型半導体層12c上に第一n型半導体層12cの再成長層12dを形成する工程と、nクラッド層12b(第二n型半導体層)を形成する工程と、発光層13を形成する工程と、p型半導体層14を形成する工程と、から構成されている。以下それぞれについて詳細を説明する。
(再成長層12d形成工程)
まず、第一n型半導体層12cまでの各層の形成された基板11を第二有機金属化学気相成長装置(第二MOCVD装置)の成長室内に設置する。次いで、MOCVD法によって第一n型半導体層12c上に、第一n型半導体層12cの再成長層12dを形成する。
本実施形態においては、再成長層12dを形成する前に、第一n型半導体層12cまでの各層の形成された基板11を、窒素とアンモニアを含む雰囲気で熱処理温度500℃〜1200℃、好ましくは800℃〜1100℃、さらに好ましくは900℃〜1000℃の熱処理(サーマルクリーニング)を行うことが好ましい。熱処理の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気では第一n型半導体層12cが分解され、結晶性の悪化を招くため好ましくない。また、このときのMOCVD装置の成長室内の圧力は15〜100kPaとすることが好ましく、60〜95kPaとすることがより好ましい。
このような熱処理を行った場合、第一工程終了後に、nコンタクト層12aの第一n型半導体層12cまでの各層の形成された基板11が第一有機金属化学気相成長装置の成長室内から取り出されることによって、第一n型半導体層12cの表面が汚染されたとしても、再成長層12dを形成する前に汚染物質を除去することができる。その結果、再成長層12dの結晶性が向上して、再成長層12d上に形成されるnクラッド層12bや発光層13の結晶性がより一層良好なものとなる。
なお、第一n型半導体層12cの表面が汚染されたままである場合、逆方向電流(IR)が十分に低くならず、また、静電気放電(ESD)耐圧が不足する恐れがある。そのため、半導体発光素子1の信頼性が低下してしまう。
また、本実施形態においては第二有機金属化学気相成長装置内に、再成長層12dの原料ガスとともに、たとえばSiHなどのSiを含有するドーパントガスを供給することにより、再成長層12dを形成する。また、この再成長層12d形成工程はさらに、工程(1)と工程(2)および工程(3)からなり、それぞれにおいて、異なる量のSiをドーパントとして供給することにより、再成長層第一層と再成長層第二層および再成長層第三層とが積層した構成の再成長層12dを形成することができる。
この再成長層12d形成の際、工程(1)は行わなくても良いが、再成長層第二層および再成長層第三層の膜厚に応じて、再成長層12d全体の膜厚が最適な値となるよう、適宜設定すればよい。また、工程(1)でのドーパントガスの供給量は、第一n型半導体層12c形成の際と同量とする。
また、工程(2)におけるドーパントガスの供給量は、第一n型半導体層12c形成の際よりも少ないものとする(Siを供給しない工程を含む)が、第一n型半導体層12c形成時の0〜1/15倍の範囲内であることが特に好ましい。
また、工程(3)でのドーパントガスの供給量は、第一n型半導体層12c形成の際よりも多いものとするが、第一n型半導体層12c形成時の1〜4倍であることが特に好ましい。
なお、工程(1)は設けなくてよいため、再成長層12dの成膜の最初の段階から、工程(2)の条件でドーパントガスを供給してもよい。
これにより、5×1018/cm程度のSiが含有された膜厚0μm〜2μmの再成長層第一層と、1×1017/cm未満の濃度でSiが含有された、膜厚0.05μm〜0.5μmの再成長層第二層と、5×1018/cm以上の濃度でSiが含有された、膜厚0.05μm〜1μmの再成長層第三層が形成される。
このとき、Siの濃度を上記範囲内とすることにより、再成長層第二層の抵抗は再成長層第一層と比べて高くなる一方、結晶性は再成長層第一層と比べて高くなる。そのため、再成長層第二層表面の平坦性は十分高いものになる。
また、Siの濃度を上記範囲内とすることにより、再成長層第三層の抵抗は再成長層第一層と比べて低くなる。
しかし、再成長層第二層表面は十分平坦に形成されており、再成長層第三層はその上に積層した構成となっている。そのため、Si濃度が高いにもかかわらず、ピットの発生が抑制され、再成長層第三層の表面の平坦性は保たれる。
以上により、再成長層第一層と再成長層第二層および再成長層第三層とが積層した構成の再成長層12dが形成される。再成長層12d全体のSi濃度が1×1019/cm以上である場合、逆方向電流IRの上昇や静電気放電(ESD)耐圧が不足するという問題が発生する。しかし、本実施形態においては再成長層第二層上に再成長層第三層を形成することにより、逆方向電流IRの上昇や静電気放電(ESD)耐圧不足を防ぐことができる。
また、再成長層12d全体のSi濃度が1×1017/cm未満である場合、抵抗が大きくなりすぎるために、半導体発光素子1の動作電圧が高くなるとともに、発光が電極周辺に局在するという問題があった。しかし、本実施形態においては、再成長層12d内に薄い層の再成長層第二層を形成することにより、半導体発光素子1の動作電圧の上昇を防ぐことができ、かつ、再成長層第三層において電流を拡散させることができる。
そのため、高電流LEDであっても、発光出力低下を防ぎつつ、かつ、発光箇所の集中を効果的に防ぐことが可能となる。
また、再成長層12dを成長させる際には、基板温度を1000℃〜1100℃の範囲とすることが好ましい。第一n型半導体層12cまでの各層の形成された基板11が、第一有機金属化学気相成長装置の成長室内から取り出されることにより、nコンタクト層12aの第一n型半導体層12cの表面が汚染されていたとしても、再成長層12dを成長させるときの基板温度を上記範囲とすることで、汚染物質を除去することができる。
これらの結果、後述する工程において再成長層12d上に形成されるnクラッド層12bや発光層13の結晶性を、よりいっそう良好なものとすることができる。これに対し、再成長層12dを成長させるときの基板温度が1000℃未満であると、逆方向電流(IR)が十分に低くならなかったり、静電気放電(ESD)耐圧が不足したりする恐れがある。また、再成長層12dを成長させるときの基板温度が1100℃を超えると、表面平坦性が悪化して半導体発光素子1の出力が不十分となる恐れがある。
(nクラッド層12b(第二n型半導体層)形成工程)
次いで、再成長層12d上に超格子構造のnクラッド層12bを形成する。
まず始めに、膜厚100オングストローム以下のIII族窒化物半導体からなる図示しないn側第一層と、n側第一層と組成が異なる膜厚100オングストローム以下のIII族窒化物半導体からなるn側第二層とを交互に10ペア数(20層)〜40ペア数(80層)繰返し積層する。また、本実施形態においては、nクラッド層12bに、Siを第一n型半導体層12cと同じ、たとえば5×1018/cm程度で含有させる。
(発光層13形成工程)
次いで、多重量子井戸構造の発光層13を形成する。まず、井戸層13bと障壁層13aとを交互に繰返し積層する。このとき、n型半導体層12側及びp型半導体層14側に障壁層13aが配されるように積層することが好ましい。
井戸層13bおよび障壁層13aの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層13の成長温度は600〜900℃とすることができ、キャリアガスとしては窒素ガスを用いることができる。
(p型半導体層14形成工程)
p型半導体層14の形成は、pクラッド層14aと、pコンタクト層14bとを順次積層すればよい。なお、pクラッド層14aを、超格子構造を含む層とする場合には、膜厚100オングストローム以下のIII族窒化物半導体からなるp側第一層と、p側第一層と組成が異なる膜厚100オングストローム以下III族窒化物半導体からなるp側第二層とを交互に繰返し積層すればよい。
また、pコンタクト層14bは、Mgを1×1019〜1×1020/cm程度の濃度で含有させたpコンタクト下層と、Mgを1×1020/cm〜3×1020/cm程度の濃度で含有させたpコンタクト上層とを積層することにより形成することが特に好ましい。これにより、透光性電極15と接する部分(pコンタクト上層)にMgを高濃度で含有させ、かつ、その表面を平坦に形成することができる。そのため、半導体発光素子1の発光出力をより向上させることが可能となる。
以上のようにして、図2に示す積層半導体層20が製造される。
その後、積層半導体層20のp型半導体層14上に透光性電極15を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極15を除去する。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層20の一部をエッチングしてnコンタクト層12aの第一n型半導体層12cの一部を露出させ、nコンタクト層12aの露出面20aにn型電極17を形成する。
その後、透光性電極15の上にp型ボンディングパッド電極16を形成する。
以上のようにして、図1に示す半導体発光素子1が製造される。
本実施形態の半導体発光素子1の製造方法によれば、工程(2)において1×1017/cm未満の濃度でSiが含有された再成長層第二層を形成することができる。この再成長層第二層の表面は高い平坦性を有するため、工程(3)において再成長層第二層上に1×1019/cm以上の濃度でSiが含有された再成長層第三層を形成しても、その表面の平坦性の悪化を防ぐことができる。そのため、再成長層12dの発光層13側表面を平坦に形成することができる。
また、本実施形態においては、再成長層第三層のSi濃度を高くすることができ、低抵抗の再成長層12dを形成することが可能となる。このため、半導体発光素子1に電流を流した際の駆動電圧Vfの増加を抑えることができる。
また、再成長層第三層において電流を拡散させることができるため、発光素子に高電流を印加した場合においても、発光箇所の集中を効果的に防ぐことができ、発光出力の低下を防ぐことが可能となる。
この結果、再成長層12d上に結晶性の良好なnクラッド層12bを形成できるとともに、nクラッド層12b上に結晶性の良好な発光層13を形成することが可能となる。
これらにより、逆方向電流(IR)が十分に低く、発光出力(Po)の高い半導体発光素子1を得ることができる。また、半導体発光素子1の不良を防ぎ規格内のLEDチップ収得率を向上することが可能となる。
<ランプ3>
本実施形態のランプ3は、本発明の半導体発光素子1を備えるものであり、上記の半導体発光素子1と蛍光体とを組み合わせてなるものである。本実施形態のランプ3は、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプ3においては、半導体発光素子1と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
図3は、図1に示した半導体発光素子1を備えるランプの一例を示した断面模式図である。図3に示すランプ3は、砲弾型のものであり、図1に示す半導体発光素子1が用いられている。図3に示すように、半導体発光素子1のp型ボンディングパッド電極16がワイヤー33で2本のフレーム31、32の内の一方(図3ではフレーム31)に接続され、半導体発光素子1のn型電極17(ボンディングパッド)がワイヤー34で他方のフレーム32に接続されることにより、半導体発光素子1が実装されている。また、半導体発光素子1の周辺は、透明な樹脂からなるモールド35で封止されている。
本実施形態のランプ3は、上記の半導体発光素子1が用いられてなるものであるので、高い発光出力が得られるものとなる。
また、本実施形態のランプ3を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子1を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子1を具備した優れた製品を提供することができるため、好ましい。
以下に、本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
以下に示す方法により、図1に示す半導体発光素子1を製造した。
実施例1の半導体発光素子1では、サファイアからなる基板11上に、AlNからなるバッファ層21、厚さ5μmのアンドープGaNからなる下地層22、厚さ3μmのSiドープn型GaNからなる第一n型半導体層12cと、膜厚0.6μmの再成長層第一層と膜厚0.1μmの再成長層第二層と膜厚0.1μmの再成長層第三層とが積層した構成の厚さ0.8μmのn型GaNからなる再成長層12dと、からなる厚さ3.8μmのnコンタクト層12aを形成した。なお、第一n型半導体層12cのSiドープ濃度は5×1018/cmとした。
次いで、GaInNからなる厚さ2nmのn側第一層と、GaNからなる厚さ2nmのn側第二層とからなる薄膜層を20層(ペア数)繰り返し成長させてなる厚さ80nmの超格子構造のnクラッド層12b、厚さ5nmのSiドープGaN障壁層および厚さ3.5nmのIn0.15Ga0.85N井戸層を6回積層し、最後に障壁層を設けた多重量子井戸構造の発光層13、厚さ20nmのMgドープ単層Al0.07Ga0.93Nからなるpクラッド層14a、厚さ150nmのMgドープp型GaNからなるpコンタクト層14bと、を順に積層した。pコンタクト層14bはpコンタクト下層と、pコンタクト上層とが積層してなり、pコンタクト下層にMgが5×1019/cmの濃度で含有され、pコンタクト上層にMgが2×1020/cm程度の濃度とした。なお、nクラッド層12bのSi濃度は5×1018/cmとした。また、pコンタクト上層の厚さを20nmとした。
また、本実施例においては、バッファ層21、下地層22、第一n型半導体層12cは、第一有機金属化学気相成長装置(第一MOCVD装置)を用いて積層し(第一工程)、再成長層12d、nクラッド層12b、発光層13、pクラッド層14a、pコンタクト層14bは、第二有機金属化学気相成長装置(第二MOCVD装置)を用いて積層した(第二工程)。なお、ここで再成長層12dを形成する前に、第一n型半導体層12cまでの各層の形成された基板11を、窒素とアンモニアを含む雰囲気下で950℃の熱処理(サーマルクリーニング)を行った。また、再成長層12dは、以下に示す成長条件で形成させた。
「再成長層12dの成長条件」
再成長層12dはトリメチルガリウム(TMG)のIII族金属の有機金属原料とアンモニア(NH)などの窒素原料を用いて第一n型半導体層12c上に堆積させた。このとき、n型ドーピングのガスとしてはモノシラン(SiH)を用いた。また、Si流量は工程(1)、工程(2)、工程(3)とで、それぞれ所定の濃度になるよう調整した。また、再成長層12dを成長させる際のMOCVD成長炉内の圧力は40kPa、基板温度は1080℃、キャリアガスはオール水素とした。
その後、pコンタクト層14b上に、厚さ200nmのITOからなる透光性電極15を一般に知られたフォトリソグラフィの手法により形成した。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にnコンタクト層12aの露出面20aを形成し、その上にTi/Auの二層構造のn型電極17を形成した。
また、透光性電極15の上に、200nmのAlからなる金属反射層と80nmのTiからなるバリア層と1100nmのAuからなるボンディング層とからなる3層構造のp型ボンディングパッド構造16を、フォトリソグラフィの手法を用いて形成した。
以上のようにして、図1に示す実施例1の半導体発光素子1を得た。
このようにして、5×1018/cmの濃度でSiがドープされた膜厚0.6μmの再成長層第一層と、1×1017/cm未満の濃度でSiがドープされた膜厚0.1μmの再成長層第二層と、5×1018/cmの濃度でSiがドープされた膜厚0.1μmの再成長層第三層とが積層した構成の、膜厚0.8μmのn型GaNからなる再成長層12dが形成された。
この結果、半導体発光素子1としての特性は、順方向電圧Vf=3.0V、発光出力Po=23mW、逆方向電流IR(@20V)=0.1μAであった。
(実施例2)
実施例1の再成長層第三層のSi含有濃度を1×1019/cmに替えた以外は、実施例1と同様な操作を行った結果、半導体発光素子1としての特性は、順方向電圧Vf=3.0V、発光出力Po=24mW、逆方向電流IR(@20V)=0.1μAであった。
(実施例3)
実施例1の再成長層第三層のSi含有濃度を2×1019/cmに替えた以外は、実施例1と同様な操作を行った結果、半導体発光素子1としての特性は、順方向電圧Vf=3.0V、発光出力Po=24mW、逆方向電流IR(@20V)=0.1μAであった。
(実施例4)
実施例1の再成長層第一層の膜厚を0.4μm、Si含有濃度を8×1018/cm、再成長層第二層の膜厚を0.05μm、Si含有濃度を1×1017/cm、再成長層第三層の膜厚を0.05μm、Si含有濃度を2×1019/cmに替えた以外は、実施例1と同様な操作を行った結果、半導体発光素子1としての特性は、順方向電圧Vf=3.0V、発光出力Po=23mW、逆方向電流IR(@20V)=0.1μAであった。
(実施例5)
実施例1の再成長層第一層の膜厚を0.2μm、Si含有濃度を1×1019/cm、再成長層第二層の膜厚を0.2μm、Si含有濃度を1×1017/cm、再成長層第三層の膜厚を0.2μm、Si含有濃度を2×1019/cmに替えた以外は、実施例1と同様な操作を行った結果、半導体発光素子1としての特性は、順方向電圧Vf=2.9V、発光出力Po=23mW、逆方向電流IR(@20V)=0.5μAであった。
(比較例1)
再成長層形成において、膜厚を0.6μm、Si含有濃度5×1018/cmの単一の層からなる再成長層12dを形成した以外は実施例1と同様な操作を行った。その結果、半導体発光素子1としての特性は、順方向電圧Vf=3.2V、発光出力Po=20mW、逆方向電流IR(@20V)=1.0μAであった。
実施例1〜実施例5、比較例1の半導体発光素子の順方向電圧、発光出力(Po)、逆方向電流(IR)の結果を表1に示す。
なお、実施例及び比較例の半導体発光素子1についての順方向電圧Vfは、プローブ針による通電で電流印加値20mAにおける電圧を測定したものである。同じく、実施例及び比較例の半導体発光素子1についての発光出力(Po)は、それぞれTO−18缶パッケージに実装し、テスターによって印加電流20mAにおける発光出力を測定したものである。また、逆方向電流(IR)は、発光素子に対して逆方向に20Vの電圧を印加した時の漏れ電流を測定した時の値である。
Figure 0005633154
表1に示すように、実施例1〜実施例5の半導体発光素子1はいずれも、逆方向電流(IR)が十分に低く、順方向電圧が比較的低く、発光出力(Po)が20mW以上となり、高輝度で低消費電力であった。
一方、再成長層12dの厚さを0.6μm、Si含有濃度を5×1018/cmとし、かつ、均一な濃度とした比較例1では、実施例1〜実施例5と比較して発光出力(Po)が低く、順方向電圧が比較的高く、漏れ電流(逆方向電流(IR)が大きかった。
また、実施例1〜実施例5、比較例の半導体発光素子1について、印加電流20〜100mAの範囲における電力効率η(%){発光出力(mW)/(順方向電圧(V)×印加電流(mA))}を算出した。その結果を表2、図4に示す。
Figure 0005633154
これらが示すように、実施例1〜実施例5では、印加電流20〜100mAの範囲における電力効率が、比較例1と比較して優れていることが明らかである。
また、実施例1〜実施例5、比較例の半導体発光素子1について、印加電流20〜100mAの範囲における発光出力(Po;mW)を測定した。その結果を図5に示す。図5が示すように、実施例1〜実施例5では、印加電流20〜100mAの範囲における発光出力(Po)が、比較例1と比較して優れていることが明らかである。
また、比較例1では、印加電流を大きくすることによる発光出力の向上効果が、印加電流を大きくするのに伴って小さくなっており、印加電流が大きいほど実施例1〜実施例5と比較例1との発光出力(Po)の差が大きくなっている。
以上により、実施例1〜実施例5の半導体発光素子1は、効果的に発光出力を向上させることができ、比較例1の半導体発光素子1と比較して、逆方向電流が小さく高い発光出力が得られることが確認できた。また、大電流を印加することによって効果的に発光出力を向上させることができ、比較例1の半導体発光素子と比較して、大電流が印加されることにより高い発光出力が得られることが確認できた。
このように、本発明の半導体発光素子の製造方法では、前述したように、前記再成長層を積層する工程において、前記再成長層の成長条件を前記第一n型半導体層形成時と同じ条件とする工程(1)と、前記第一n型半導体層形成時よりも前記第一n型半導体層形成時よりも少量の前記Siをドーパントとして供給する工程(Siを供給しない工程を含む)(2)と、前記第一n型半導体層形成時よりも多量の前記Siをドーパントとして供給する工程(3)と、をこの順で行うことにより、効果的に発光出力を向上させることができた。また、大電流を印加した場合においても高い発光効率が得られ、大電流印加を要望される照明用途向けに優れた特性を有する。
また、再成長層内のドーパントの濃度が高くなると抵抗が低くなる反面、結晶性の低下や、再成長層表面の平坦性が悪くなってしまうことが多く、またドーパントの濃度が低くなると結晶性が高くなる一方、抵抗が高くなるという問題があった。しかし、本発明の製造方法によれば、再成長層12d表面の平坦性の悪化を防止し、再成長層表面上に結晶性の高い発光層(MQW層)やp型半導体層を成長させることができるので、高収率で規格内のLEDチップを取得することができる。
1…半導体発光素子、3…ランプ、12…n型半導体層、12a…nコンタクト層、12b…nクラッド層(第二n型半導体層)、12c…第一n型半導体層、12d…再成長層、13…発光層、14…p型半導体層

Claims (16)

  1. 第一有機金属化学気相成長装置において、基板上に第一n型半導体層を積層する第一工程と、
    前記第一有機金属化学気相成長装置と異なる第二有機金属化学気相成長装置において、前記第一n型半導体層上に前記第一n型半導体層の再成長層と第二n型半導体層と発光層とpクラッド層およびpコンタクト層からなるp型半導体層とを順次積層する第二工程とを具備し、
    前記再成長層を積層する工程において、
    前記第一n型半導体層形成時よりも少量のSiをドーパントとして供給する、もしくは供給せずにSiを1×10 17 /cm 未満の濃度で含有させた膜厚0.05μm〜0.5μmの再成長層第二層を積層する工程(2)と、
    前記第一n型半導体層形成時と同量又はそれよりも多量の前記Siをドーパントとして供給し、Siを5×10 18 /cm 以上の濃度で含有させた膜厚0.05μm〜1μmの再成長層第三層を積層する工程(3)と、
    をこの順で行うことを特徴とする半導体発光素子の製造方法。
  2. 前記再成長層の原料ガスとともに前記Siを含有するドーパントガスを供給することにより、前記再成長層を形成することを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記工程(2)を、前記再成長層の形成開始と同時あるいは形成途中から開始することを特徴とする請求項1または請求項2に記載の半導体発光素子の製造方法。
  4. 前記工程(2)における前記ドーパントガスの供給量が前記第一n型半導体層形成時の0〜1/15倍、前記工程(3)における前記ドーパントガスの供給量が前記第一n型半導体層形成時の1〜4倍であることを特徴とする請求項1乃至3に記載の半導体発光素子の製造方法。
  5. 前記再成長層の膜厚を0.1μm〜3.5μmとすることを特徴とする請求項1乃至4に記載の半導体発光素子の製造方法。
  6. 前記再成長層を積層する工程において、前記工程(2)の前に、前記再成長層の成長条件を前記第一n型半導体層形成時と同じ条件とする工程(1)を有することを特徴とする請求項1乃至に記載の半導体発光素子の製造方法
  7. 前記工程(1)において膜厚2μm以下の再成長層第一層を形成することを特徴とする、請求項に記載の半導体発光素子の製造方法。
  8. 前記pコンタクト層を、pコンタクト下層と、pコンタクト上層とを積層することにより形成し、前記pコンタクト下層にMgを1×1019〜1×1020/cm程度の濃度で含有させ、前記pコンタクト上層に前記Mgを1×1020/cm〜3×1020/cm程度の濃度で含有させることを特徴とする請求項1乃至に記載の半導体発光素子の製造方法。
  9. 基板上に第一有機金属化学気相成長装置において積層された第一n型半導体層と、前記第一有機金属化学気相成長装置と異なる第二有機金属化学気相成長装置で積層された、前記第一n型半導体層の再成長層と第二n型半導体層と発光層とpクラッド層およびpコンタクト層からなるp型半導体層とが積層された半導体発光素子であって、
    前記再成長層が、前記第一n型半導体層よりもSi含有量が少なく、Siが1×10 17 /cm 未満の濃度で含有され、膜厚が0.05μm〜0.5μmである再成長層第二層、前記第一n型半導体層よりもSi含有量が多く、Siが5×10 18 /cm 以上の濃度で含有され、膜厚が0.05μm〜1μmである再成長層第三層がこの順で積層された構成であることを特徴とする半導体発光素子。
  10. 前記再成長層が、第一n型半導体層と同じSi含有量の再成長層第一層を、前記再成長層第二層の前記再成長層第三層と反対側に積層された構成であることを特徴とする請求項に記載された半導体発光素子。
  11. 前記再成長層のうち、前記再成長層第一層が2μm以下の膜厚で形成されていることを特徴とする請求項1に記載の半導体発光素子。
  12. 前記再成長層の膜厚が0.1μm〜3μmであることを特徴とする請求項乃至1に記載の半導体発光素子。
  13. 前記pコンタクト層は、pコンタクト下層と、pコンタクト上層とが積層してなり、前記pコンタクト下層にMgが1×1019〜1×1020/cm程度の濃度で含有され
    、前記pコンタクト上層に前記Mgが1×1020/cm〜3×1020/cmの濃度で含有されることを特徴とする請求項乃至1に記載の半導体発光素子。
  14. 請求項乃至1のいずれかに記載の半導体発光素子を備えることを特徴とするランプ。
  15. 請求項1に記載のランプが組み込まれていることを特徴とする電子機器。
  16. 請求項1に記載の電子機器が組み込まれていることを特徴とする機械装置。
JP2010033762A 2010-02-18 2010-02-18 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 Active JP5633154B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010033762A JP5633154B2 (ja) 2010-02-18 2010-02-18 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
TW100103059A TWI456786B (zh) 2010-02-18 2011-01-27 半導體發光元件之製造方法及半導體發光元件、燈、電子機器、機械裝置
PCT/JP2011/052004 WO2011102213A1 (ja) 2010-02-18 2011-02-01 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010033762A JP5633154B2 (ja) 2010-02-18 2010-02-18 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Publications (2)

Publication Number Publication Date
JP2011171505A JP2011171505A (ja) 2011-09-01
JP5633154B2 true JP5633154B2 (ja) 2014-12-03

Family

ID=44482807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010033762A Active JP5633154B2 (ja) 2010-02-18 2010-02-18 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Country Status (3)

Country Link
JP (1) JP5633154B2 (ja)
TW (1) TWI456786B (ja)
WO (1) WO2011102213A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5880880B2 (ja) * 2013-03-29 2016-03-09 ウシオ電機株式会社 窒化物発光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3753793B2 (ja) * 1996-06-14 2006-03-08 豊田合成株式会社 3族窒化物化合物半導体発光素子
US5729029A (en) * 1996-09-06 1998-03-17 Hewlett-Packard Company Maximizing electrical doping while reducing material cracking in III-V nitride semiconductor devices
US6657300B2 (en) * 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6204752B1 (en) * 1999-11-24 2001-03-20 Shimano Inc. Bicycle display unit with backlight
JP5145617B2 (ja) * 2000-07-03 2013-02-20 日亜化学工業株式会社 n型窒化物半導体積層体およびそれを用いる半導体素子
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
JP4909533B2 (ja) * 2004-06-21 2012-04-04 パナソニック株式会社 半導体レーザ素子及びその製造方法
CN100576586C (zh) * 2005-04-07 2009-12-30 昭和电工株式会社 制造ⅲ族氮化物半导体元件的方法

Also Published As

Publication number Publication date
JP2011171505A (ja) 2011-09-01
TW201140900A (en) 2011-11-16
TWI456786B (zh) 2014-10-11
WO2011102213A1 (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
CN102484177B (zh) 半导体发光元件的制造方法、灯、电子设备和机械装置
JP5648510B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP5504618B2 (ja) Iii族窒化物半導体発光素子及びその製造方法
CN101449397A (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件和使用它的灯
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP5601281B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5246079B2 (ja) 半導体素子の製造方法
JP5429196B2 (ja) 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
CN103515505A (zh) 第iii族氮化物半导体发光器件及其制造方法
JP5636693B2 (ja) 半導体素子の製造方法
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2012028495A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5648446B2 (ja) 半導体発光素子の製造方法
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2012138465A (ja) Iii族窒化物半導体発光素子の製造方法およびiii族窒化物半導体発光素子、ランプ、電子機器、機械装置
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5633154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150