JP5627175B2 - 画像表示装置 - Google Patents

Description

本発明は、有機ＥＬディスプレイ（electro luminescence）装置等の画像表示装置に関する。

従来から、発光層に注入された正孔と電子とが再結合することにより発光する有機ＥＬ（Electro Luminescence）素子を用いた画像表示装置が提案されている。

この種の画像表示装置では、例えばアモルファスシリコン又は多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）と、有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下「ＯＬＥＤ」という）などが各画素を構成している。そして、各画素に適切な電流値が設定されることにより、各画素の輝度が制御されるアクティブマトリックス方式のものが知られている（例えば、下記特許文献１参照）。なお、ＴＦＴに電流が流れ始める閾値電圧は、ＴＦＴごとに異なる。

特開２００５−９９７１５号公報

ところで、アクティブマトリックス方式の各ＴＦＴの閾値電圧Ｖ_ｔｈのばらつきを補正するための閾値電圧Ｖ_ｔｈの検出は、対象となるＴＦＴのゲートとドレインとを導通させることで徐々にゲートに溜まった電荷を放電し、ゲート電位を閾値電圧Ｖ_ｔｈに収束させることで行うようにしている。

しかしながら、閾値電圧Ｖ_ｔｈの検出を行うためには、まず対象となるＴＦＴのゲートとドレインとの電位が閾値電圧Ｖ_ｔｈよりも高い電位となるように初期電位（Ｖ_ｔｈ検出開始電位）を与える必要があり、初期電位が閾値電圧Ｖ_ｔｈより低い場合には、閾値電圧Ｖ_ｔｈを正しく検出することができず、動作エラーを引き起こす原因となる。

また、ＴＦＴは、駆動する時間の長さに応じて、ＴＦＴの閾値電圧Ｖ_ｔｈが大きくなるため、初期電位が閾値電圧Ｖ_ｔｈよりも低くなるケースが起きやすくなる。

本発明は、上記に鑑みてなされたものであって、閾値電圧Ｖ_ｔｈの補償に必要な電位（Ｖ_ｔｈ検出開始電位）を与えることができる画像表示装置を提供することを目的とする。

本発明の画像表示装置は、順方向に電圧が印加されると発光し、逆方向に電圧が印加されると電荷が蓄積される発光素子と、閾値電圧以上の電圧が加えられることで前記発光素子を発光させるドライバ素子と、前記ドライバ素子に流れる電流量を調節するための電荷が蓄積される容量素子と、を有する画素回路を備えた表示パネルと、前記画素回路の前記発光素子に対して電荷を供給する電荷供給線と、前記発光素子が発光してから次に発光するまでの一フレーム中において、前記容量素子に前記発光素子に蓄積される第１電荷を供給した後、前記電荷供給線から前記発光素子に対して第２電荷を供給し、更に該第２電荷を前記容量素子に供給して該容量素子に前記第１電荷及び前記第２電荷を蓄積し、前記ドライバ素子の制御端子に前記閾値電圧以上の大きさの電圧を与える駆動制御部と、を備えることを特徴とする。

本発明によれば、閾値電圧Ｖ_ｔｈの補償に必要な電位（Ｖ_ｔｈ検出開始電位）を与えることができる。

以下、本発明の好適な一実施形態に係る画像表示装置を図面に基づいて詳細に説明する。

まず、以下の各実施形態で用いる用語等について説明する。

「電気的に接続される」という文言は、一方の部材と他方の部材とが配線等を介して常に導電可能に接続されている態様、及び一方の部材と他方の部材とが、導電性を有する配線等だけでなく、その他の部材によって間接的に接続されている態様の双方を含む意味で用いる。つまり、「電気的に接続される」という文言は、他の部材の状態（例えば、トランジスタのソースとドレインとの間で電流が流れ得る導電状態）に応じて、一方の部材と他方の部材とが配線及びその他の部材によって導電可能に接続される態様を含む意味で用いる。

また、「閾値電圧」とは、トランジスタがオフ状態（所謂ドレイン電流が流れない状態）からオン状態（ドレイン電流が流れる状態）に移り変わるときの、境界となるゲート・ソース間電圧のことを意味する。

［第１の実施形態］
図１は、第１の実施形態に係る画像表示装置１００の構成を模式的に示した図である。同図に示したように、画像表示装置１００は、後述する画素回路１０がマトリックス状（二次元平面的）に配列された表示パネル２０と、制御回路３１と、電源制御回路３２と、制御線駆動回路３３と、画像信号線駆動回路３４とを備えている。なお、図１では、ｍ列ｎ行分の画素回路１０がマトリクス状に配列された例を示している。

表示パネル２０には、画面水平方向（図中行方向）に電荷供給線であるＶ_ＳＳ線２１、Ｔ_ｔｈ制御線２３、マージ線２４、走査線２５が配設されている。また、画面垂直方向（図中列方向）には、画像信号線２６が配設されている。ここで、Ｖ_ＳＳ線２１は、電源制御回路３２と電気的に接続されており、Ｔ_ｔｈ制御線２３、マージ線２４及び走査線２５は、制御線駆動回路３３と電気的に接続されている。また、画像信号線２６は、画像信号線駆動回路３４と電気的に接続されている。なお、表示パネル２０のグランドとなるＧＮＤ線２２（図２参照）が、画素回路１０の夫々に接続されているものとする。

制御回路３１は、例えば演算回路、論理回路などを内部に含む駆動用ＩＣやカウンタなどの制御機器を用いて構成することができる、そして、制御回路３１は、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４を制御する。

電源制御回路３２は、例えばスイッチング素子などを内部に含むＩＣなどを用いて構成することができる。電源制御回路３２は、制御回路３１から入力されるクロック信号に基づき、自己の内部で生成した電力（電位）をＶ_ＳＳ線２１に印加するタイミングを制御する。

制御線駆動回路３３は、例えばスイッチング素子などを内部に含むＩＣなどを用いて構成することができる。制御線駆動回路３３は、制御回路３１から入力されるクロック信号に基づき、自己の内部で生成した各種制御信号をＴ_ｔｈ制御線２３、マージ線２４、走査線２５に印加するタイミングを制御する。

画像信号線駆動回路３４は、例えば演算回路などを内部に含むＩＣなどを用いて構成することができる。画像信号線駆動回路３４は、制御回路３１から入力される画像信号に基づき、当該画像信号に対応する電圧（以下、画像信号電圧と言う）を生成するとともに、制御回路３１から入力されるクロック信号に基づき、生成した画像信号電圧を画像信号線２６に供給するタイミングを制御する。

なお、図１の構成において、Ｖ_ＳＳ線２１、Ｔ_ｔｈ制御線２３、マージ線２４、走査線２５及び画像信号線２６、ならびに制御回路３１、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４に関するレイアウトは、その一例を示すものであり、これらのレイアウトに限られるものではない。例えば、図１では、制御回路３１、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４を表示パネル２０の外部に配置しているが、これらの回路の何れか又は全てを表示パネル２０の内部に配置する形態としてもよい。

＜画素回路の構成＞
図２は、図１に示した画素回路１０（１画素）の構成の一例を示した図である。同図に示したように、画素回路１０は、発光素子である有機ＥＬ素子ＯＬＥＤと、有機ＥＬ素子ＯＬＥＤを駆動するためのドライバ素子である駆動トランジスタＴ_ｄと、駆動トランジスタＴ_ｄの閾値電圧を検出する際に用いられる閾値電圧検出素子である閾値電圧検出用トランジスタＴ_ｔｈと、閾値電圧を保持する容量素子である第１容量素子Ｃ_ｔｈと、画像信号電圧を保持する第２容量素子Ｃ_ｄａｔａと、スイッチングトランジスタＴ_１と、スイッチングトランジスタＴ_２とを備える。なお、有機ＥＬ素子ＯＬＥＤは、逆電圧印加時にコンデンサとして機能するため、図２ではこれを有機ＥＬ素子容量Ｃ_ｏｌｅｄとして等価的に表している。

駆動トランジスタＴ_ｄ、閾値電圧検出用トランジスタＴ_ｔｈ、スイッチングトランジスタＴ_１およびスイッチングトランジスタＴ_２は、例えば、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）である。なお、以下で参照される各図面においては、各薄膜トランジスタにかかるチャネルについて、特にそのタイプ（ｎ型またはｐ型）を明示していないが、ｎ型またはｐ型のいずれかであり、本実施形態では、ｎ型のＴＦＴを用いるものとする。

駆動トランジスタＴ_ｄは、制御端子ｔ１１、第１端子ｔ１２及び第２端子ｔ１３を有している。制御端子ｔ１１は、第１容量素子Ｃ_ｔｈの電極と電気的に接続されている。また、第１端子ｔ１２は、有機ＥＬ素子ＯＬＥＤのアノード電極と電気的に接続されており、第２端子ｔ１３はＶ_ＳＳ線２１と電気的に接続されている。ここで、制御端子ｔ１１はゲート電極（ゲート）に対応し、第１端子ｔ１２及び第２端子ｔ１３のうち何れか一方がドレイン電極（ドレイン）に、他方がソース電極（ソース）に対応する。なお、第１端子ｔ１２と第２端子ｔ１３との相対的な電位関係は、後述する各制御期間に応じて変動する。また、「ドレイン」及び「ソース」は、トランジスタの導電型及び相対的な電位関係によって定義される。

本実施形態で使用するｎ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子（すわなち、第１端子ｔ１２と第２端子ｔ１３）のうち、高電位側の端子が「ドレイン」となり、低電位側の端子が「ソース」となる。また、ｐ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子のうち、低電位側の端子が「ドレイン」となり、高電位側の端子が「ソース」となる。

駆動トランジスタＴ_ｄでは、制御端子ｔ１１に印加される電位、より詳細にはソースに対してゲートに印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この制御端子ｔ１１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。

閾値電圧検出用トランジスタＴ_ｔｈは、自身がオン状態となったときに、駆動トランジスタＴ_ｄのゲート電極（ゲート）とドレイン電極（ドレイン）とを電気的に接続する機能を有する。閾値電圧検出用トランジスタＴ_ｔｈがオン状態となると、駆動トランジスタＴ_ｄのゲート電極からドレイン電極に向かって電流が流れ、該電流が実質的に流れなくなったときに駆動トランジスタＴ_ｄのゲート電極・ソース電極間の電位差が実質的に閾値電圧Ｖ_ｔｈとなる。

有機ＥＬ素子ＯＬＥＤは、一端としてのアノード電極と他端としてのカソード電極との間に有機ＥＬ素子ＯＬＥＤの導通電圧以上の電位差が生じることにより、アノード電極とカソード電極との間の発光層に電流が流れ、該発光層が発光する。具体的に、アノード電極としては、アルミニウム、銀、銅又は金等の金属或いはこれらの合金等を用いることができる。また、カソード電極としては、インジウム錫酸化膜（ＩＴＯ）等の光透過性を有する導電材料、マグネシウム、銀、アルミニウム又はカルシウム等の材料等を用いることができる。なお、発光層は、該発光層に注入された正孔と電子とが再結合することによって光を生じる。

本実施形態においては、画素回路上に、アノード電極、発光層さらにカソード電極を順に形成した構造である。

発光層としては、例えば、Ａｌｑ３（トリス（８−キノリノラト）アルミニウム錯体）等の発光性の材料で構成される。発光効率を高めるために、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム等の有機金属化合物又クマリン等の色素をドーパント材料として、正孔輸送性又は電子輸送性を有するホスト材料にドープして発光層を構成してもよい。発光層を構成するドーパント材料の濃度は、例えば、０．５質量％以上２０質量％以下とする。正孔輸送性を有するホスト材料の例としては、α−ＮＰＤ、ＴＰＤ等がある。電子輸送性を有するホスト材料の例としては、ビス（２−メチル−８−キノリノラト）−４−（フェニルフェノラト）アルミニウム、１，４−フェニレンビス（トリフェニルシラン）、１，３−ビス（トリフェニルシリル）ベンゼン、１，３，５−トリ（９Ｈ−カルバゾール−９−イル）ベンゼン、ＣＢＰ、Ａｌｑ３又はＳＤＰＶＢｉ等がある。なお、発光層の各層を構成する材料は、発する光の色に応じて、適当な材料が選択される。赤色の光を発するドーパント材料の例としては、トリス（１−フェニルイソキノリナト−Ｃ２，Ｎ）イリジウム又はＤＣＪＴＢ等がある。緑色の光を発するドーパント材料の例としては、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム又はビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）等がある。青色の光を発するドーパント材料の例としては、ジスチリルアリーレン誘導体、ペリレン誘導体又はアゾメチン亜鉛錯体等がある。発光層は、１層構造に限られることはなく、複数層構造であっても構わない。

有機ＥＬ素子ＯＬＥＤのアノード電極は、駆動トランジスタＴ_ｄの第１端子ｔ１２と電気的に接続され、カソード電極はＧＮＤ線２２と電気的に接続されている。なお、本実施形態で用いる画素回路１０では、有機ＥＬ素子ＯＬＥＤのアノード電極が、画像表示装置を構成する全ての画素で共通となるコモンアノード型となっている。

閾値電圧検出用トランジスタＴ_ｔｈは、第１端子ｔ２１、第２端子ｔ２２及び第３端子ｔ２３を有している。第１端子ｔ２１は、Ｔ_ｔｈ制御線２３と電気的に接続されている。第２端子ｔ２２は、駆動トランジスタＴ_ｄの制御端子ｔ１１と第１容量素子Ｃ_ｔｈの電極とを電気的に接続する配線に対して導電可能に接続されている。また、第３端子ｔ２３は、駆動トランジスタＴ_ｄの第１端子ｔ１２と有機ＥＬ素子ＯＬＥＤのカソード電極とを電気的に接続する配線に対して導電可能に接続されている。ここで、第１端子ｔ２１がゲート電極に対応し、第２端子ｔ２２及び第３端子ｔ２３の何れか一方がソース電極に、他方がドレイン電極に夫々対応する。なお、第２端子ｔ２２と第３端子ｔ２３との相対的な電位関係は、駆動トランジスタＴ_ｄと同様、後述する各制御期間に応じて変動する。

閾値電圧検出用トランジスタＴ_ｔｈでは、第１端子ｔ２１に印加される電位、より詳細にはソースに対してゲートに印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ２１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。

また、閾値電圧検出用トランジスタＴ_ｔｈは、自身がオン状態となったときに、駆動トランジスタＴ_ｄのゲートとドレインとを電気的に接続することができる。そして、駆動トランジスタＴ_ｄのゲート・ソース間電圧が駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈとなるまで、駆動トランジスタＴ_ｄのゲートからドレインに向かって電流が流れる。その結果、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが検出される。

つまり、閾値電圧検出用トランジスタＴ_ｔｈは、有機ＥＬ素子ＯＬＥＤの発光前において画素毎に駆動トランジスタＴ_ｄのゲート・ソース間電圧を閾値電圧Ｖ_ｔｈに基づいて設定することで、駆動トランジスタＴ_ｄにおける閾値電圧Ｖ_ｔｈのばらつきを補償するＶ_ｔｈ補償機能を実現するために設けられている。なお、駆動トランジスタＴ_ｄのゲート・ソース間電圧が閾値電圧Ｖ_ｔｈとなったとき、駆動トランジスタＴ_ｄには電流が流れなくなるので、このときのゲート・ソース間電圧、即ちＶ_ｔｈが第１容量素子Ｃ_ｔｈに印加される。

スイッチングトランジスタＴ_１は、第１端子ｔ３１、第２端子ｔ３２及び第３端子ｔ３３を有している。第１端子ｔ３１は、走査線２５と電気的に接続されており、第２端子ｔ３２は、画像信号線２６と電気的に接続されている。また、第３端子ｔ３３は、第１容量素子Ｃ_ｔｈの電極と電気的に接続されている。なお、第１端子ｔ３１はゲート電極に対応し、第２端子ｔ３２はドレイン電極に対応し、第３端子ｔ３３はソース電極に対応する。

スイッチングトランジスタＴ_１では、第１端子ｔ３１に印加される電位、より詳細には第１端子ｔ３１と第３端子ｔ３３との間に印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ３１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。

また、スイッチングトランジスタＴ_１は、自身がオン状態となるとともに画像信号線２６に画像信号電圧が供給されたときに、第２容量素子Ｃ_ｄａｔａに画像信号電圧が印加される。

スイッチングトランジスタＴ_２は、第１端子ｔ４１、第２端子ｔ４２及び第３端子ｔ４３を有している。第１端子ｔ４１は、マージ線２４と電気的に接続されており、第２端子ｔ４２は、Ｖ_ＳＳ線２１と電気的に接続されている。また、第３端子ｔ４３は、スイッチングトランジスタＴ_１の第３端子ｔ３３と、第１容量素子Ｃ_ｔｈの電極とを電気的に接続する配線に対して導電可能に接続されている。なお、第１端子ｔ４１はゲート電極に対応し、第２端子ｔ４２はドレイン電極に対応し、第３端子ｔ４３はソース電極に対応する。

スイッチングトランジスタＴ_２では、第１端子ｔ４１に印加される電位、より詳細には第１端子ｔ４１と第３端子ｔ４３との間に印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ４１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。

また、スイッチングトランジスタＴ_２は、後述のＶ_ｔｈ検出時にオン状態にして、第１容量素子Ｃ_ｔｈの電極１ａに所定の電位を印加する。

第１容量素子Ｃ_ｔｈは、後述するＶ_ｔｈ検出期間時に駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈに対応する電荷量を保持する機能を有する。なお、第１容量素子Ｃ_ｔｈの一方の電極は、スイッチングトランジスタＴ_１の第３端子ｔ３３と電気的に接続されている。また、他方の電極は、駆動トランジスタＴ_ｄの制御端子ｔ１１（ゲート）と電気的に接続されている。

第２容量素子Ｃ_ｄａｔａは、後述する書き込み期間時に画像信号電圧に応じた電荷量を保持する機能を有する。なお、第２容量素子Ｃ_ｄａｔａの一方の電極は、スイッチングトランジスタＴ_１の第３端子ｔ３３と、第１容量素子Ｃ_ｔｈの電極とを電気的に接続する配線に対して導電可能に接続されている。また、第２容量素子Ｃ_ｄａｔａの他方の電極は、Ｖ_ＳＳ線２１と電気的に接続されている。

Ｖ_ＳＳ線２１は、駆動トランジスタＴ_ｄおよびスイッチングトランジスタＴ_２に電源を供給する。Ｔ_ｔｈ制御線２３は、閾値電圧検出用トランジスタＴ_ｔｈを制御するための信号を供給する。マージ線２４は、スイッチングトランジスタＴ_２を制御するための信号を供給する。走査線２５は、スイッチングトランジスタＴ_１を制御するための信号を供給する。画像信号線２６は、画像信号を供給する。

上記構成において、画素回路は、準備期間、閾値電圧検出期間、書き込み期間および発光期間という４つの期間を経て動作する。図３は、画素回路１０の駆動方法を説明するためのタイミングチャートであって、有機ＥＬ素子ＯＬＥＤを順次発光方式で発光させる際の信号波形（駆動波形）を示している。ここで、順次発光方式とは、各画素回路に対するフレーム毎の画像信号電圧の書き込み制御及び各画素回路の発光制御を、同一の制御線又は電源線に共通に接続された画素回路のグループ毎（例えば一行毎、一列毎等）に順次行う方式である。なお、本実施形態では、図１に示した表示パネル２０の一行毎に書き込み制御、発光制御が行われるものとする。なお、全画素回路に共通のＧＮＤ線２２は常にゼロ電位（０Ｖ）であるため説明を適宜省略する。また、以下に説明する画素回路１０の動作は、図１に示した駆動制御部（制御回路３１、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４）の制御により実現されるものである。

準備期間では、マージ線２４の電位をＶ_ｇＨとして、前のフレームにおいて第２容量素子Ｃ_ｄａｔａに蓄積した電荷をリセットする。Ｖ_ＳＳ線２１には所定の正電位Ｖｐ（Ｖ_ＳＳ＝Ｖｐ＝１２Ｖ）が印加される。これにより、閾値電圧検出用トランジスタＴ_ｔｈがオフ、スイッチングトランジスタＴ_１がオフ、駆動トランジスタＴ_ｄがオン、スイッチングトランジスタＴ_２がオンとなるように制御される。その結果、Ｖ_ＳＳ線２１→駆動トランジスタＴ_ｄ→有機ＥＬ素子容量Ｃ_ｏｌｅｄという経路で電流が流れ、有機ＥＬ素子容量Ｃ_ｏｌｅｄに電荷が蓄積される。なお、有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積される電荷の量は、駆動トランジスタＴ_ｄのソース・ドレイン間に流れる電流Ｉ_ｄに応じて決まる。Ｉ_ｄが大きければより多くの電荷を蓄積することができるので、補償範囲を広げるためにはＩ_ｄを大きくすればよい。

つぎの閾値電圧検出期間では、まず、Ｔ_ｔｈ制御線２３の電位をＶ_ｇＨとして、有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積された電荷と第１容量素子Ｃ_ｔｈに蓄積された電荷とを足し合わせる。次いで、Ｖ_ＳＳ＝０、すなわちＶ_ＳＳ線２１にゼロ電位を印加し、閾値電圧検出用トランジスタＴ_ｔｈがオンとなるように制御することにより、駆動トランジスタＴ_ｄのゲート電極とドレイン電極とをダイオード接続する。これにより、第１容量素子Ｃ_ｔｈおよび有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴ_ｄ→ＶＳＳ線２１という経路で電流が流れる。そして、駆動トランジスタＴ_ｄのソース電極に対するゲート電極の電圧が、駆動トランジスタＴ_ｄの駆動閾値に対応する閾値電圧Ｖ_ｔｈに達すると、駆動トランジスタＴ_ｄがオフとされる。この場合、第１容量素子Ｃ_ｔｈには、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈ分の電荷が蓄積されている。閾値電圧Ｖ_ｔｈの検出が終了すると、Ｔ_ｔｈ制御線２３の電位をＶ_ｇＬとして、第１容量素子Ｃ_ｔｈに蓄積した駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈを保存する。

つぎのＯＬＥＤ初期化期間では、Ｖ_ＳＳ線２１を正電位Ｖｐにしてから０Ｖに戻し、有機ＥＬ素子ＯＬＥＤを初期化する。

つぎの書き込み期間では、まず、マージ線２４の電位をＶ_ｇＬ、画像信号線２６の電位をＶ_ｄａｔａとして、データ書き込み準備を行う。その後、走査線２５の電位をＶ_ｇＨとしてＶ_ｄａｔａを第２容量素子Ｃ_ｄａｔａに蓄積し、走査線２５の電位をＶ_ｇＬとしてデータ書き込みを終了する。この場合、Ｖ_ＳＳ線２１の電位はゼロ電位を維持する。これにより、スイッチングトランジスタＴ_１がオン、スイッチングトランジスタＴ_２がオフとなり、有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積された電荷が放電される。その結果、有機ＥＬ素子容量Ｃ_ｏｌｅｄ→閾値電圧検出用トランジスタＴ_ｔｈ→第１容量素子Ｃ_ｔｈという経路で電流が流れ、第１容量素子Ｃ_ｔｈに電荷が蓄積される。すなわち、有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積された電荷は、第１容量素子Ｃ_ｔｈに移動する。

つぎの発光期間では、Ｖ_ＳＳ線２１には所定の負電位（−１２Ｖ）が印加される。これにより、駆動トランジスタＴ_ｄがオン、閾値電圧検出用トランジスタＴ_ｔｈがオフ、スイッチングトランジスタＴ_１がオフとなるように制御される。その結果、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴ_ｄ→Ｖ_ＳＳ線２１という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。Ｖ_ＳＳ＝−１２Ｖ、ＧＮＤ＝０Ｖで有機ＥＬ素子ＯＬＥＤに順方向に電位が生じるので、第１容量素子Ｃ_ｔｈに蓄積された電荷に応じて駆動トランジスタＴ_ｄのゲートに電位が生じ、駆動トランジスタＴ_ｄのソース・ドレイン間に流れる電流Ｉ_ｄに応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。このとき第２容量素子Ｃ_ｄａｔａにはＶ_ｄａｔａ、第１容量素子Ｃ_ｔｈにはＶ_ｔｈ分の電荷が蓄積されている。なお、Ｖ_ＳＳ＝０Ｖとすることにより、有機ＥＬ素子ＯＬＥＤの順方向の電位を無くすことで消光する。

閾値電圧Ｖ_ｔｈ検出に際して、Ｖ_ＳＳ線２１→駆動トランジスタＴ_ｄ→図２に示す点Ｂという経路で電流が流れ、有機ＥＬ素子容量Ｃ_ｏｌｅｄに電荷を蓄積するという動作において、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが表示パネル２０の使用とともに大きくなる。それにしたがって、有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積される電荷蓄積量が少なくなってしまう。

ここで、図４は図２に示す点Ｂの電位の時間変化の様子を示すグラフである。図４におけるＸ軸は経過時間［μｓｅｃ］を示し、Ｙ軸は電位［Ｖ］を示している。図４に示すグラフは、系列が５つあり、それぞれ駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが２．４９Ｖ、３．４９Ｖ、４．４９Ｖ、５．４９Ｖ、６．４９Ｖの場合である。図４のグラフは、それぞれの閾値電圧Ｖ_ｔｈについて、点Ｂノードの電位変化の様子を表したものである。

駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈがシフトしていない初期段階を、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが２．４９Ｖの場合に仮定する。初期電位（２．４９Ｖ）では、Ｖ_ＳＳ＝Ｖｐ＝１２Ｖ、マージ線２４の電位をＶ_ｇＨとすると、図２に示す点Ｃの電位Ｖｃは、１２Ｖとなる。すると、図２に示す点Ａの電位ＶａもＶａ≒１２Ｖとなる。このとき駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが２．４９Ｖならば、
Ｉ_ｄ＝α・（Ｖａ−Ｖｂ−２．４９）^２
となり、凡そＶｂ＝Ｖａ−２．４９Ｖとなるまで、Ｉ_ｄは流れ続ける。つまり、図２に示す点Ｂの電位Ｖｂは、Ｖｂ≒９．５１Ｖとなる。すなわち、初期電位（Ｖ_ｔｈ検出開始電位）Ｖ_ｉｎｉは、９．５１Ｖとなる。

駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが４．４９Ｖならば、
Ｉ_ｄ＝α・（Ｖａ−Ｖｂ−４．４９）^２
となり、凡そＶｂ＝Ｖａ−４．４９Ｖとなるまで、Ｉ_ｄは流れ続ける。つまり、図２に示す点Ｂの電位Ｖｂは、Ｖｂ≒７．５１Ｖとなる。すなわち、初期電位（Ｖ_ｔｈ検出開始電位）Ｖ_ｉｎｉは、７．５１Ｖとなる。ここでは、Ｖ_ｉｎｉ＝７．５１Ｖ＞Ｖ_ｔｈ＝４．４９Ｖなので、初期電位（Ｖ_ｔｈ検出開始電位）Ｖ_ｉｎｉが閾値電圧Ｖ_ｔｈよりも高いことから、閾値電圧Ｖ_ｔｈを正しく検出することができる。

すなわち、点灯時のストレスにより閾値電圧Ｖ_ｔｈがシフトすると、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈに応じて有機ＥＬ素子容量Ｃ_ｏｌｅｄに対するチャージ量が変化することになる。

そして、点灯時のストレスにより閾値電圧Ｖ_ｔｈがシフトし、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが６．１Ｖになった場合には、
Ｉ_ｄ＝α・（Ｖａ−Ｖｂ−６．１）^２
となり、凡そＶｂ＝Ｖａ−６．１Ｖとなるまで、Ｉ_ｄは流れ続ける。つまり、図２に示す点Ｂの電位Ｖｂは、Ｖｂ≒５．９Ｖとなる。すなわち、初期電位（Ｖ_ｔｈ検出開始電位）Ｖ_ｉｎｉは、５．９Ｖとなる。この場合、Ｖ_ｉｎｉ＝５．９Ｖ＜Ｖ_ｔｈ＝６．１Ｖなので、初期電位（Ｖ_ｔｈ検出開始電位）Ｖ_ｉｎｉが閾値電圧Ｖ_ｔｈよりも低いことから、閾値電圧Ｖ_ｔｈを正しく検出することができなくなることがある。

＜本実施の形態の特徴的な画素回路の動作＞
図５は、画素回路１０の駆動方法を説明するためのタイミングチャートである。図５に示す画素回路１０の特徴的な動作は、準備期間と閾値電圧検出期間とを２回繰り返す点で、図３に示した動作とは異なっている。より詳細には、閾値電圧検出用トランジスタＴ_ｔｈを制御して有機ＥＬ素子容量Ｃ_ｏｌｅｄに対して第１電荷をチャージする。そして、閾値電圧Ｖ_ｔｈを検出して第１容量素子Ｃ_ｔｈに第１電荷を蓄積する。さらに、閾値電圧検出用トランジスタＴ_ｔｈを制御して有機ＥＬ素子容量Ｃ_ｏｌｅｄに対して第２電荷を再度チャージする。そして、閾値電圧Ｖ_ｔｈを検出して第１容量素子Ｃ_ｔｈに第１電荷を加えて更に第２電荷を蓄積する。

図５に示す１回目の閾値電圧検出期間、すなわち１回目の有機ＥＬ素子容量Ｃ_ｏｌｅｄに対する第１電荷のチャージは、マージ線２４の電位をＶ_ｇＨとして第２容量素子Ｃ_ｄａｔａに蓄積した電荷をリセットするとともに、Ｖ_ＳＳ線２１には所定の正電位Ｖｐ（Ｖ_ＳＳ＝Ｖｐ＝１２Ｖ）を印加することにより実行する。なお、閾値電圧Ｖ_ｔｈの検出は、前述したとおりである。

続く２回目の閾値電圧検出期間も、マージ線２４の電位をＶ_ｇＨとして第２容量素子Ｃ_ｄａｔａに蓄積した電荷をリセットするとともに、Ｖ_ＳＳ線２１には所定の正電位Ｖｐ（Ｖ_ＳＳ＝Ｖｐ＝１２Ｖ）を印加することにより実行する。ここで、既に第１容量素子Ｃ_ｔｈには駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈ分の第１電荷が蓄積されているので、図２に示す点Ａの電位Ｖａは、第１電荷と第２電荷を合わせた電位となり、
Ｖａ≒Ｖｐ＋Ｖ_ｔｈ＝１２＋Ｖ_ｔｈ
となる。したがって、
Ｉ_ｄ＝α・（Ｖａ−Ｖｂ−Ｖ_ｔｈ）^２＝α・（Ｖｐ−Ｖｂ）^２
となり、ＶｂはＶ_ｔｈに関わらずＶｐ＝Ｖｂとなるまで充電される。

ここで、図６は図２に示す点Ｂの電位の時間変化の様子を示すグラフである。図６に示すように、閾値電圧Ｖ_ｔｈのシフト量によらずＶｐ≒１１Ｖを確保することができる。

このような本実施形態によれば、第１電荷を第１容量素子Ｃ_ｔｈに蓄積し、駆動トランジスタＴ_ｄの制御端子ｔ１１の電位を大きくし、Ｖ_ＳＳ線２１から駆動トランジスタＴ_ｄを介して有機ＥＬ素子容量Ｃ_ｏｌｅｄに向かって電流を流れやすくすることができる。その結果、ひいては短い時間で有機ＥＬ素子容量Ｃ_ｏｌｅｄに第２電荷を蓄積することができる。

つまり、第１電荷がＶ_ＳＳ線２１から駆動トランジスタＴ_ｄを介して有機ＥＬ素子容量Ｃ_ｏｌｅｄに到達する時間に比べて、第２電荷がＶ_ＳＳ線２１から駆動トランジスタＴ_ｄを介して有機ＥＬ素子容量Ｃ_ｏｌｅｄに到達する時間は短い。これは、第２電荷が有機ＥＬ素子容量Ｃ_ｏｌｅｄに到達する際は、第１電荷は第１容量素子Ｃ_ｔｈに蓄積されているため、駆動トランジスタＴ_ｄの制御端子ｔ１１の電位が大きくなっており、駆動トランジスタＴ_ｄに電流が流れやすい状態に設定されているためである。そのため、短い時間で有機ＥＬ素子容量Ｃ_ｏｌｅｄに第２電荷を蓄積することができる。

また、第１電荷は、第２電荷に比べて小さく設定されている。これは、第１電荷の量を第２電荷の量よりも大きくして、第１容量素子Ｃ_ｔｈに駆動トランジスタＴ_ｄの閾値電圧以上の電荷を蓄積する場合に対して、第２電荷の量を第１電荷の量よりも大きくして、第１容量素子Ｃ_ｔｈに駆動トランジスタＴ_ｄの閾値電圧以上の電荷を蓄積する場合の方が、短い時間で駆動トランジスタＴ_ｄの閾値電圧以上の電荷を蓄積することができる。つまり、第１容量素子Ｃ_ｔｈに少しでも電荷が蓄積されていれば、駆動トランジスタＴ_ｄの制御端子ｔ１１の電位を大きくすることができ、駆動トランジスタＴ_ｄに電流が流れやすくすることができる。そのため、まずは駆動トランジスタＴ_ｄの電流が流れにくい状態では、少量の電荷である第１電荷を第１容量素子Ｃ_ｔｈに蓄積し、その後、閾値電圧以上の電荷が蓄積されるように第１電荷よりも大量の電荷である第２電荷を供給する。

このように本実施の形態によれば、駆動制御部が、閾値電圧検出用トランジスタＴ_ｔｈを制御してＶ_ＳＳ線２１から有機ＥＬ素子容量Ｃ_ｏｌｅｄに対して電荷を供給することによって駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈを検出して第１容量素子Ｃ_ｔｈに保持する動作を複数回（例えば２回）繰り返すことにより、第１容量素子Ｃ_ｔｈには複数回分の駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈの電荷が蓄積されるので、閾値電圧Ｖ_ｔｈの補償に必要な初期電位（Ｖ_ｔｈ検出開始電位）を短い時間で十分に与えることができる。

［第２の実施形態］
次に、本発明の第２の実施の形態を図７ないし図８に基づいて説明する。なお、前述した第１の実施の形態と同じ部分は同じ符号で示し説明も省略する。

図７は、第２の実施形態に係る画素回路（１画素）３０の構成の一例を示した図である。同図に示したように、画素回路３０は、発光素子である有機ＥＬ素子ＯＬＥＤ、発光素子容量である有機ＥＬ素子容量Ｃ_ｏｌｅｄ、ドライバ素子である駆動トランジスタＴ_ｄ、閾値電圧検出素子である閾値電圧検出用トランジスタＴ_ｔｈ、容量素子Ｃ_ｓ、スイッチングトランジスタＴ_１およびスイッチングトランジスタＴ_２を備えるように構成されている。

電荷供給線である電源線４０は、駆動トランジスタＴ_ｄおよびスイッチングトランジスタＴ_２に電源を供給する。Ｔ_ｔｈ制御線４１は、閾値電圧検出用トランジスタＴ_ｔｈを制御するための信号を供給する。マージ線４２は、スイッチングトランジスタＴ_２を制御するための信号を供給する。走査線４３は、スイッチングトランジスタＴ_１を制御するための信号を供給する。画像信号線４４は、画像信号を供給する。

図８は、画素回路３０の駆動方法を説明するためのタイミングチャートである。図８に示すように、画素回路３０は、第１準備期間、第１閾値電圧検出期間、第２準備期間、第２閾値電圧検出期間、書き込み期間および発光期間という６つの期間を経て動作する。すなわち、第１準備期間では、電源線４０には所定の正電位（Ｖｐ，Ｖｐ＞０）が印加され、閾値電圧検出用トランジスタＴ_ｔｈがオフ、スイッチングトランジスタＴ_１がオフ、駆動トランジスタＴ_ｄがオン、スイッチングトランジスタＴ_２がオンとなるように制御される。その結果、電源線４０→駆動トランジスタＴ_ｄ→有機ＥＬ素子容量Ｃ_ｏｌｅｄという経路で電流が流れ、有機ＥＬ素子容量Ｃ_ｏｌｅｄに第１電荷が蓄積される。

つぎの第１閾値電圧検出期間では、電源線４０にはゼロ電位が印加され、閾値電圧検出用トランジスタＴ_ｔｈがオンとなるように制御（Ｔ_ｔｈ制御線４１＝Ｖ_ｇＨ）され、駆動トランジスタＴ_ｄのゲート電極とドレイン電極とが接続される。これにより、容量素子Ｃ_ｓおよび有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴ_ｄ→電源線４０という経路で電流が流れる。そして、駆動トランジスタＴ_ｄのソース電極に対するゲート電極の電圧が、駆動トランジスタＴ_ｄの駆動閾値に対応する閾値電圧Ｖ_ｔｈに達すると、駆動トランジスタＴ_ｄがオフとされる。この場合、容量素子Ｃ_ｓには、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈ分の第１電荷が蓄積されている。

続く第２準備期間でも、電源線４０には所定の正電位（Ｖｐ，Ｖｐ＞０）が印加され、閾値電圧検出用トランジスタＴ_ｔｈがオフ、スイッチングトランジスタＴ_１がオフ、駆動トランジスタＴ_ｄがオン、スイッチングトランジスタＴ_２がオンとなるように制御される。その結果、電源線４０→駆動トランジスタＴ_ｄ→有機ＥＬ素子容量Ｃ_ｏｌｅｄという経路で電流が流れ、有機ＥＬ素子容量Ｃ_ｏｌｅｄに第２電荷が蓄積される。このとき、容量素子Ｃ_ｓには駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈ分の第１電荷が蓄積されているので、駆動トランジスタＴ_ｄに電流が流れやすくなってより深くＯＮし、有機ＥＬ素子容量Ｃ_ｏｌｅｄが十分に充電される。

つぎの第２閾値電圧検出期間でも、電源線４０にはゼロ電位が印加され、閾値電圧検出用トランジスタＴ_ｔｈがオンとなるように制御され、駆動トランジスタＴ_ｄのゲート電極とドレイン電極とが接続される。この場合、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈより十分高い電位から閾値電圧Ｖ_ｔｈの検出が開始されるので、補償範囲が広くなる。

つぎの書き込み期間では、電源線４０の電位はゼロ電位を維持し、スイッチングトランジスタＴ_１がオン、スイッチングトランジスタＴ_２がオフとなり、有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積された第２電荷が放電される。その結果、有機ＥＬ素子容量Ｃ_ｏｌｅｄ→閾値電圧検出用トランジスタＴ_ｔｈ→容量素子Ｃ_ｓという経路で電流が流れ、容量素子Ｃ_ｓに第１電荷に加えて第２電荷が蓄積される。すなわち、有機ＥＬ素子容量Ｃ_ｏｌｅｄに蓄積された第１電荷は、容量素子Ｃ_ｓに移動する。なお、図８において、画像信号線４４の電位は、書き込み時間以外では、０Ｖとしているが、０Ｖ以外の任意の電位であっても構わない。

つぎの発光期間では、電源線４０には所定の負電位（−Ｖ_ＤＤ，Ｖ_ＤＤ＞０）が印加され、駆動トランジスタＴ_ｄがオン、閾値電圧検出用トランジスタＴ_ｔｈがオフ、スイッチングトランジスタＴ_１がオフとなるように制御される。その結果、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴ_ｄ→電源線４０という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。

［第３の実施形態］
次に、本発明の第３の実施の形態を図９ないし図１０に基づいて説明する。なお、前述した第１の実施の形態と同じ部分は同じ符号で示し説明も省略する。

図９は、第３の実施形態に係る画素回路（１画素）５０の構成の一例を示した図である。同図に示したように、画素回路５０は、発光素子である有機ＥＬ素子ＯＬＥＤ、発光素子容量である有機ＥＬ素子容量Ｃ_ｏｌｅｄ、ドライバ素子である駆動トランジスタＴ_ｄ、閾値電圧検出素子である閾値電圧検出用トランジスタＴ_ｔｈ、容量素子Ｃ_ｔｈ、リセット用トランジスタＴ_ｒｓｔ、スイッチングトランジスタＴ_ｓ、メモリトランジスタＴ_ｍ、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}を備えるように構成されている。

電荷供給線である電源線６０は、駆動トランジスタＴ_ｄおよびリセット用トランジスタＴ_ｒｓｔに電源を供給する。Ｔ_ｔｈ制御線６１は、閾値電圧検出用トランジスタＴ_ｔｈを制御するための信号を供給する。マージ線６２は、メモリトランジスタＴ_ｍを制御するための信号を供給する。走査線６３は、スイッチングトランジスタＴ_ｓを制御するための信号を供給する。画像信号線６４は、画像信号を供給する。Ｔ_ｒｓｔ制御線６５は、リセット用トランジスタＴ_ｒｓｔを制御するための信号を供給する。

図１０は、画素回路５０の駆動方法を説明するためのタイミングチャートである。図１０に示すように、画素回路５０は、第１準備期間、第１閾値電圧検出期間、第２準備期間、第２閾値電圧検出期間、書き込み期間および発光期間という６つの期間を経て動作する。すなわち、第１準備期間では、電源線６０には所定の正電位（Ｖ_ＤＤ）が印加されるとともに、マージ線６２がＶ_ｇＬとされ、閾値電圧検出用トランジスタＴ_ｔｈがオフ、リセット用トランジスタＴ_ｒｓｔがオフ、駆動トランジスタＴ_ｄがオンとなるように制御される。その結果、電源線６０→駆動トランジスタＴ_ｄ→点Ｂという経路で電流が流れ、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}に電荷が蓄積される。

つぎの第１閾値電圧検出期間では、電源線６０にはゼロ電位が印加され、閾値電圧検出用トランジスタＴ_ｔｈおよびリセット用トランジスタＴ_ｒｓｔがオンとなるように制御（Ｔ_ｔｈ制御線６１＝Ｖ_ｇＨ、Ｔ_ｒｓｔ制御線６５＝Ｖ_ｇＨ）され、駆動トランジスタＴ_ｄのゲート電極とドレイン電極とが接続される。これにより、容量素子Ｃ_ｔｈ、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}に蓄積された電荷が放電され、駆動トランジスタＴ_ｄ→電源線６０という経路で電流が流れる。そして、駆動トランジスタＴ_ｄのソース電極に対するゲート電極の電圧が、駆動トランジスタＴ_ｄの駆動閾値に対応する閾値電圧Ｖ_ｔｈに達すると、駆動トランジスタＴ_ｄがオフとされる。この場合、容量素子Ｃ_ｔｈには、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈ分の第１電荷が蓄積されている。

続く第２準備期間でも、電源線６０には所定の正電位（Ｖ_ＤＤ）が印加され、閾値電圧検出用トランジスタＴ_ｔｈがオフ、リセット用トランジスタＴ_ｒｓｔがオフ、駆動トランジスタＴ_ｄがオンとなるように制御される。その結果、電源線６０→駆動トランジスタＴ_ｄ→点Ｂという経路で電流が流れ、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}に電荷が蓄積される。このとき、容量素子Ｃ_ｔｈには駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈ分の第１電荷が蓄積されているので、駆動トランジスタＴ_ｄに電流が流れやすくなってより深くＯＮし、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}が十分に充電される。

つぎの第２閾値電圧検出期間でも、電源線６０にはゼロ電位が印加され、閾値電圧検出用トランジスタＴ_ｔｈおよびリセット用トランジスタＴ_ｒｓｔがオンとなるように制御され、駆動トランジスタＴ_ｄのゲート電極とドレイン電極とが接続される。この場合、Ｔ_ｔｈ制御線６１＝Ｖ_ｇＨより高い電位から駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈの検出が開始されるので、補償範囲が広くなる。

つぎの書き込み期間では、電源線６０の電位はゼロ電位を維持し、スイッチングトランジスタＴ_ｓがオンとなり、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}に蓄積された電荷が放電される。その結果、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}→閾値電圧検出用トランジスタＴ_ｔｈ→容量素子Ｃ_ｔｈという経路で電流が流れ、容量素子Ｃ_ｔｈに第１電荷に加えて第２電荷が蓄積される。すなわち、第１データ容量素子Ｃ_{ｄａｔａ１}、第２データ容量素子Ｃ_{ｄａｔａ２}に蓄積された電荷は、容量素子Ｃ_ｔｈに移動する。なお、図１０において、画像信号線４４の電位は、書き込み期間以外では、０Ｖとしているが、０Ｖ以外の任意の電位であっても構わない。

つぎの発光期間では、電源線６０には所定の正電位（Ｖ_ＤＤ）が印加され、駆動トランジスタＴ_ｄがオン、閾値電圧検出用トランジスタＴ_ｔｈおよびリセット用トランジスタＴ_ｒｓｔがオフとなるように制御される。その結果、電源線６０→駆動トランジスタＴ_ｄ→メモリトランジスタＴ_ｍ→有機ＥＬ素子ＯＬＥＤという経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。

以上、本発明に係る実施形態について説明したが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲での種々の変更、置換、追加等が可能である。

本発明の第１の実施形態に係る画像表示装置の構成を模式的に示した図である。 画素回路（１画素）の構成の一例を示した図である。 画素回路の駆動方法を説明するためのタイミングチャートである。 図２に示す点Ｂの電位の時間変化の様子を示すグラフである。 画素回路の駆動方法を説明するためのタイミングチャートである。 図２に示す点Ｂの電位の時間変化の様子を示すグラフである。 本発明の第２の実施形態に係る画素回路（１画素）の構成の一例を示した図である。 画素回路の駆動方法を説明するためのタイミングチャートである。 本発明の第３の実施形態に係る画素回路（１画素）の構成の一例を示した図である。 画素回路の駆動方法を説明するためのタイミングチャートである。

符号の説明

１０ 画素回路
２０ 表示パネル
２１，４０，６０ 電荷供給線
３１，３２，３３，３４ 駆動制御部
１００ 画像表示装置
Ｃ_ｔｈ 容量素子
Ｃ_ｏｌｅｄ 発光素子容量
ＯＬＥＤ 発光素子
Ｔ_ｄ ドライバ素子
Ｔ_ｔｈ 閾値電圧検出素子

Claims (6)

1. 順方向に電圧が印加されると発光し、逆方向に電圧が印加されると電荷が蓄積される発光素子と、閾値電圧以上の電圧が加えられることで前記発光素子を発光させる、制御端子に印加される電圧によって電流量が制御されるドライバ素子と、前記ドライバ素子に流れる電流量を調節するための電荷が蓄積される、前記制御端子と接続される容量素子と、を有する画素回路を備えた表示パネルと、
   前記画素回路の前記発光素子に対して電荷を供給する電荷供給線と、
   前記発光素子が発光してから次に発光するまでの一フレーム中において、前記容量素子に前記発光素子に蓄積される第１電荷を供給した後、前記電荷供給線から前記発光素子に対して第２電荷を供給し、更に該第２電荷を前記容量素子に供給して該容量素子に前記第１電荷及び前記第２電荷を蓄積し、前記ドライバ素子の制御端子に前記閾値電圧以上の大きさの電圧を与える駆動制御部と、
   を備えることを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置において、
   前記第２電荷は、前記ドライバ素子を介して前記発光素子に供給される、
   ことを特徴とする画像表示装置。
3. 請求項１に記載の画像表示装置において、
   前記第２電荷の量は、前記第１電荷の量に比べて大きい、
   ことを特徴とする画像表示装置。
4. 請求項１に記載の画像表示装置において、
   前記第１電荷が蓄積された前記容量素子が、前記ドライバ素子のゲート電位を大きくし、該ドライバ素子に電流が流れやすくした状態で、前記第２電荷が前記ドライバ素子を介して前記発光素子に供給される、
   ことを特徴とする画像表示装置。
5. 請求項１乃至４のいずれか一に記載の画像表示装置において、
   前記発光素子と前記容量素子との間に、閾値電圧検出素子が接続されており、該閾値電圧検出素子を介して前記発光素子から前記容量素子に前記第１電荷又は前記第２電荷が供給される、
   ことを特徴とする画像表示装置。
6. 請求項１乃至５のいずれか一に記載の画像表示装置において、
   前記一フレームは、第１準備期間、第１閾値電圧検出期間、第２準備期間、第２閾値電圧検出期間、書き込み期間および発光期間を備えている、
   ことを特徴とする画像表示装置。

Images