[go: up one dir, main page]

JP5617833B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP5617833B2
JP5617833B2 JP2011282496A JP2011282496A JP5617833B2 JP 5617833 B2 JP5617833 B2 JP 5617833B2 JP 2011282496 A JP2011282496 A JP 2011282496A JP 2011282496 A JP2011282496 A JP 2011282496A JP 5617833 B2 JP5617833 B2 JP 5617833B2
Authority
JP
Japan
Prior art keywords
ceramic
dielectric constant
electronic component
component
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011282496A
Other languages
English (en)
Other versions
JP2013134999A (ja
Inventor
藍 佐々木
藍 佐々木
浦川　淳
淳 浦川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011282496A priority Critical patent/JP5617833B2/ja
Priority to TW101146576A priority patent/TWI526127B/zh
Priority to US13/721,351 priority patent/US9148109B2/en
Priority to CN201210556639.9A priority patent/CN103177875B/zh
Publication of JP2013134999A publication Critical patent/JP2013134999A/ja
Application granted granted Critical
Publication of JP5617833B2 publication Critical patent/JP5617833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)

Description

この発明は、積層セラミック電子部品に関するもので、特に、誘電率が互いに異なる少なくとも２種類のセラミック層を積層してなる積層セラミック電子部品に関するものである。
この発明にとって興味ある技術として、特開２００５−１９１１２９号公報（特許文献１）には、誘電率の互いに異なる２種類のセラミック層が積層されてなるもので、異種材料からなるセラミック層間の境界に沿って部分的に内部電極が配置されている、積層セラミック電子部品が開示されている。しかし、このような異種材料からなるセラミック層を備える積層セラミック電子部品では、以下のような課題がある。
異種材料からなるセラミック層が積層されてなる積層セラミック電子部品を製造するための焼成工程では、異種材料からなるセラミック層間での相互拡散の問題にしばしば煩わされる。異種材料からなるセラミック層間の境界に沿って内部電極が部分的に配置されている場合、セラミック層と内部電極とを同時焼成すると、内部電極は相互拡散を抑制する作用を有するが、このことが、かえって、内部電極のない部分において相互拡散を集中的に生じさせてしまう結果を招いてしまう。そのため、内部電極の外周部にあるセラミックに変質が生じ、焼成時において、収縮タイミングのずれにより、内部電極やセラミック層に変形が起こりやすくなる、という不都合に遭遇し得る。
上述のような不都合は、積層セラミック電子部品が与える電気的特性を劣化させたり、電気的特性のばらつきが大きくなったりする、という問題、より具体的には、積層セラミック電子部品がたとえばコンデンサを構成する場合、コンデンサの静電容量を低下させたり、容量ばらつきが大きくなったりする、という問題を招く。
また、上述のような不都合は、異種材料からなるセラミック層間での接合性に悪影響を及ぼし、異種材料からなるセラミック層間においてデラミネーションや界面剥離が生じやすくしてしまうことがある。
なお、前述の相互拡散を防止するため、ダミーの電極やダミーのセラミック層を、異種材料からなるセラミック層間に挿入することも提案されているが、これらのダミーの電極またはセラミック層の挿入は、積層セラミック電子部品の小型化ないし低背化を妨げる原因となり得る。
特開２００５−１９１１２９号公報
そこで、この発明の目的は、上述した問題、すなわち、デラミネーションや界面剥離の問題を解決し得るとともに、電気的特性の劣化および／または電気的特性のばらつきの問題を解決し得る、積層セラミック電子部品を提供しようとすることである。
この発明は、誘電率が互いに異なる少なくとも２種類のセラミック層を積層してなるもので、誘電率が互いに異なるセラミック層間の境界に沿って部分的に配置される内部電極を備える、積層セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、内部電極には、当該内部電極を介して隣り合うセラミック層の両方に含まれる成分と共通する添加成分が含まれていることを特徴としている。
上述のように、セラミック層に含まれる成分と共通する成分を内部電極に含ませることにより、内部電極の組成を、当該内部電極を介して隣り合うセラミック層の両方の組成に近づけることができる。このことは、内部電極のある部分とない部分とでの相互拡散が生じる程度の差を縮小し、その結果、内部電極のない部分での相互拡散の集中を緩和するように作用する。
また、添加成分は、隣り合うセラミック層の両方に含まれる成分と共通するので、たとえば静電容量といった電気的特性のばらつきをより抑制することができる。
添加成分は、セラミック層に含まれるセラミック材料の主成分と共通することが好ましい。このことも、また、たとえば静電容量といった電気的特性のばらつきをより抑制することに寄与し得る。
上述の場合、添加成分が、隣り合うセラミック層のうち、誘電率のより高いセラミック層に含まれるセラミック材料の主成分と共通していると、静電容量の低下を抑制しながら、さらに容量ばらつきを抑制することができる。
上述の誘電率のより高いセラミック層に含まれるセラミック材料の主成分がＢａ−Ｎｄ−Ｔｉ系酸化物であり、添加成分がＢａ−Ｎｄ−Ｔｉ系酸化物であると、高い静電容量を得ることができ、かつ静電容量温度係数（ＴＣＣ）を低くすることがきる。
添加成分は、隣り合うセラミック層のうち、誘電率のより低いセラミック層に含まれるセラミック材料の主成分と共通していてもよい。この場合、誘電率のより低いセラミック層に含まれるセラミック材料の主成分がフォルステライトであり、添加成分がフォルステライトであると、比誘電率が低く、Ｑｆ値が高い積層セラミック電子部品を得ることができる。
添加成分は、たとえばガラス成分といった、セラミック材料以外の隣り合うセラミック層の両方に含まれる成分と共通してもよい。この場合にも、たとえば静電容量といった電気的特性のばらつきを抑制することに寄与し得る。
内部電極中に、金属材料１００重量部に対して、添加成分を２〜２０重量部含むことが好ましい。これにより、たとえば静電容量の低減といった電気的特性の劣化を確実に抑制し、かつ、たとえば容量ばらつきといった電気的特性のばらつきを抑制することができる。
この発明に係る積層セラミック電子部品において、上記内部電極の両主面に沿って添加成分が偏在することが好ましい。このように、内部電極の両主面（内部電極とセラミック層との界面）に沿って添加成分が偏在することにより、内部電極とセラミック層との密着強度を高めることができる。さらに、内部電極の厚み方向中央部においては、添加成分が少ないため、電気抵抗が小さく、よって、電気的特性のロスを少なくすることができる。
この発明に係る積層セラミック電子部品において、内部電極は、誘電率の比較的高いセラミック層を介して対向する内部電極を含み、それによってコンデンサを構成するようにしてもよい。これによれば、比誘電率の比較的低いセラミック層によって積層セラミック電子部品の高周波特性を良好なものとしながら、コンデンサを構成することができる。
この発明に係る積層セラミック電子部品において、内部電極が金属材料としてＣｕを含むことが好ましい。これにより、内部電極の電気抵抗が小さく、よって、電気的特性のロスを少なくすることができる。
この発明によれば、セラミック層に含まれる成分と共通する成分を内部電極に含ませることにより、前述したように、内部電極の組成を、当該内部電極を介して隣り合うセラミック層の両方の組成に近づけることができ、このことが、焼成時において、内部電極のある部分とない部分とで生じ得る相互拡散の差を縮小し、内部電極のない部分での相互拡散の集中を緩和することができる。
したがって、内部電極の外周部にあるセラミックが相互拡散により変質が生じること、そのため、収縮タイミングのずれにより、内部電極やセラミック層に変形が生じること、という不都合に遭遇しにくくすることができる。
その結果、積層セラミック電子部品が与える電気的特性を劣化させたり、電気的特性のばらつきが大きくなったりする、という問題、より具体的には、積層セラミック電子部品がたとえばコンデンサを構成する場合、コンデンサの静電容量を低下させたり、容量ばらつきが大きくなったりする、という問題を招きにくくすることができるとともに、異種材料からなるセラミック層間において、デラミネーションや界面剥離を生じにくくすることができる。
この発明の第１の実施形態による積層セラミック電子部品２を備えるセラミック多層モジュール１を示す断面図である。 図１に示したセラミック多層モジュール１を分解して示す斜視図である。 この発明の第２の実施形態による積層セラミック電子部品２１の外観を示す斜視図である。 図３に示した積層セラミック電子部品２１が与える等価回路図である。 図３に示した積層セラミック電子部品２１に備える部品本体２３を分解して示す斜視図である。 実験例において作製した評価用試料７０を示す断面図である。
図１および図２を参照して、この発明の第１の実施形態による積層セラミック電子部品２を備えるセラミック多層モジュール１について説明する。
セラミック多層モジュール１に備える積層セラミック電子部品２は、多層セラミック基板を構成するもので、積層された複数のセラミック層３および４を備えている。セラミック層３および４のうち、セラミック層３は誘電率が比較的低い低誘電率セラミック層であり、セラミック層４は誘電率が比較的高い高誘電率セラミック層である。図示した積層セラミック電子部品２では、積層された複数の低誘電率セラミック層３が、積層された複数の高誘電率セラミック層４を挟むように位置している。
積層セラミック電子部品２は、また、種々の導体を備えている。導体としては、典型的には、セラミック層３間の境界、セラミック層４間の境界およびセラミック層３とセラミック層４との間の境界にそれぞれ沿って形成される内部電極６、セラミック層３および４の特定のものを貫通するように延びるビアホール導体７、ならびに、積層セラミック電子部品２の外表面上に形成される外部電極８がある。
上述の内部電極６のうち、高誘電率セラミック層４を介して対向するもののいくつかは、静電容量を与えるように配置され、それによってコンデンサを構成している。
また、内部電極６のうちのいくつかは、低誘電率セラミック層３と高誘電率セラミック層４との境界に沿って部分的に配置されている。以下の説明において、このように境界に沿って配置されているものを、他のものと区別する必要があるときは、「境界内部電極」と呼び、「６（Ａ）」の参照符号を付すことにする。
積層セラミック電子部品２の上面には、複数のチップ部品９〜１７が搭載されている。図示されたチップ部品９〜１７のうち、たとえば、チップ部品９はダイオードであり、チップ部品１１はチップコンデンサであり、チップ部品１６は半導体ＩＣである。これらチップ部品９〜１７は、積層セラミック電子部品２の上面に形成された外部電極８の特定のものに電気的に接続されながら、積層セラミック電子部品２の内部に形成された導体とともに、セラミック多層モジュール１にとって必要な回路を構成している。
積層セラミック電子部品２の上面には、チップ部品９〜１７をシールドするための導電性キャップ１８が固定されている。導電性キャップ１８は、前述したビアホール導体７の特定のものに電気的に接続されている。
また、セラミック多層モジュール１は、積層セラミック電子部品２の下面上に形成された外部電極８の特定のものを接続用端子として、図示しないマザーボード上に実装される。
積層セラミック電子部品２の製造にあたって、内部電極６、ビアホール導体７および外部電極８は、共焼成される。この実施形態では、焼成工程において低誘電率セラミック層３と高誘電率セラミック層４との間での相互拡散と境界内部電極６（Ａ）の存在とが原因でもたらされ得る前述した不都合を低減するため、境界内部電極６（Ａ）には、当該内部電極を介して隣り合う低誘電率セラミック層３と高誘電率セラミック層４との両方に含まれる成分と共通する添加成分が含まれていることを特徴としている。
より具体的に説明すると、低誘電率セラミック層３は、たとえば、フォルステライトを主成分とし、副成分として、Ｂａ−Ｎｄ−Ｔｉ系酸化物を含み、さらに、ホウケイ酸バリウム系のガラスおよびＭｎＯを焼結助剤として含む組成とされる。他方、高誘電率セラミック層４は、たとえば、Ｂａ−Ｎｄ−Ｔｉ系酸化物を主成分とし、副成分として、フォルステライトを含み、さらに、ホウケイ酸バリウム系のガラスおよびＭｎＯを焼結助剤として含む組成とされる。
境界内部電極６（Ａ）は、前述のように、低誘電率セラミック層３と高誘電率セラミック層４との両方に含まれる成分と共通する添加成分を含むことを特徴としているので、たとえばＣｕといった金属材料を主成分としながらも、たとえば、Ｂａ−Ｎｄ−Ｔｉ系酸化物もしくはフォルステライトといったセラミック材料、またはホウケイ酸バリウム系のガラスといったセラミック材料以外のものを添加成分として含む組成とされる。
また、添加成分は、上記の例のように、低誘電率セラミック層３と高誘電率セラミック層４との両方に含まれるＢａ−Ｎｄ−Ｔｉ系酸化物もしくはフォルステライトといったセラミック材料の主成分と共通することが好ましい。
また、上記の例のように、高誘電率セラミック層４に含まれるセラミック材料の主成分がＢａ−Ｎｄ−Ｔｉ系酸化物である場合、添加成分がＢａ−Ｎｄ−Ｔｉ系酸化物であると、高い静電容量を得ることができ、かつ静電容量温度係数（ＴＣＣ）を低くすることがきる。
他方、上記の例のように、低誘電率セラミック層３に含まれるセラミック材料の主成分がフォルステライトである場合、添加成分がフォルステライトであると、比誘電率が低く、Ｑｆ値が高い積層セラミック電子部品２を得ることができる。
添加成分は、上記の例のように、低誘電率セラミック層３と高誘電率セラミック層４との両方に含まれるセラミック材料以外の成分であるホウケイ酸バリウム系のガラスと共通してもよい。
添加成分による作用効果をより確実なものとするため、添加成分は、境界内部電極６（Ａ）中に、金属材料１００重量部に対して、２〜２０重量部含まれることが好ましい。
境界内部電極６（Ａ）を形成するための導電性ペーストに、上述した添加成分としてのセラミックまたはガラスが含まれていると、焼成工程において、添加成分が、境界内部電極６（Ａ）の両主面に向かって移動する傾向があり、その結果、境界内部電極６（Ａ）の両主面に沿って添加成分が偏在する状態が得られる。このように、境界内部電極６（Ａ）の両主面（境界内部電極６（Ａ）とセラミック層３および４の各々との界面）に沿って添加成分が偏在することにより、境界内部電極６（Ａ）とセラミック層３および４の各々との密着強度を高めることができる。さらに、境界内部電極６（Ａ）の厚み方向中央部においては、添加成分が少ないため、電気抵抗が小さく、電気的特性のロスを少なくすることができる。
なお、低誘電率セラミック層３および高誘電率セラミック層４の各々の組成に関して、前述した例では、両者が共通して、フォルステライト、Ｂａ−Ｎｄ−Ｔｉ系酸化物、ホウケイ酸バリウム系のガラスおよびＭｎＯを含む組成とされた。このことは、この発明の本質とは直接関係するものではないが、相互拡散を低減するのに効果的である。
また、低誘電率セラミック層３は、前述した例では、フォルステライトが主成分とされたが、これに代えて、アルミナ、Ｂａ−Ａｌ−Ｓｉ系酸化物などが用いられてもよい。高誘電率セラミック層４は、前述した例では、Ｂａ−Ｎｄ−Ｔｉ系酸化物が主成分として用いられたが、これに代えて、ＣａＺｒＯ３、ＣａＴｉＯ３などが用いられてもよい。焼結助剤については、ホウケイ酸バリウム系以外のガラスが用いられてもよい。
境界内部電極６（Ａ）に含まれる金属材料として、前述したＣｕに代えて、Ａｇ、Ａｇ−Ｐｄ合金などが用いられてもよい。
上述した境界内部電極６（Ａ）以外の内部電極６、ビアホール導体７および外部電極８については、境界内部電極６（Ａ）と同様の組成であっても、異なる組成、すなわち上記添加成分を含まない組成であってもよい。
積層セラミック電子部品２は、周知のセラミック積層一体焼成技術を用いて製造することができる。
すなわち、まず、低誘電率セラミック層３のためのセラミックグリーンシートが作製される。より具体的には、上述したセラミック材料および焼結助剤を含む原料組成物に、バインダ樹脂および溶剤からなる有機ビヒクルを添加し、セラミックスラリーを得る。このセラミックスラリーを、たとえばドクターブレード法によってシート状に成形し、乾燥した後、所定の寸法に打ち抜くことによって、セラミックグリーンシートを得る。そして、このセラミックグリーンシートに、導体を形成するため、導電性ペーストを、所望のパターンをもって付与する。
他方、高誘電率セラミック層４のためのセラミック材料等をおよび含むセラミックグリーンシートが、上記低誘電率セラミック層３のためのセラミックグリーンシートの場合と同様の方法で作製される。そして、このセラミックグリーンシートに、導体を形成するため、導電性ペーストを、所望のパターンをもって付与する。
上述した低誘電率セラミック層３のためのセラミックグリーンシートおよび高誘電率セラミック層４のためのセラミックグリーンシートに付与される導電性ペーストのうち、少なくとも境界内部電極６（Ａ）となるべき導電性ペーストについては、前述したように、低誘電率セラミック層３および高誘電率セラミック層４の両方に含まれる成分を添加成分として含むものが用いられる。
次に、上述のようにして得られた低誘電率セラミック層３のためのセラミックグリーンシートおよび高誘電率セラミック層４のためのセラミックグリーンシートを、それぞれ、所定の順序で所定の枚数積層し、次いで、厚み方向に加圧する。
次に、上述のようにして得られた生の積層体を１０００℃以下、たとえば８００〜１０００℃の温度で焼成することにより、積層セラミック電子部品２を得ることができる。ここで、焼成は、導体がＣｕを主成分とする場合、窒素雰囲気等の非酸化性雰囲気中で実施され、Ａｇを主成分とする場合には、大気等の酸化性雰囲気中で実施される。
次に、積層セラミック電子部品２の表面に、はんだ付け等を適用して、電子部品９〜１７を搭載し、導電性キャップ１８を取り付けることによって、セラミック多層モジュール１が完成される。
次に、図３ないし図５を参照して、この発明の第２の実施形態による積層セラミック電子部品２１について説明する。
積層セラミック電子部品２１は、図３に示すように、複数の積層されたセラミック層をもって構成された部品本体２３を備え、この部品本体２３の外表面上であって、長手方向の各端部には、端子電極２４および２５が設けられ、各側面の長手方向中間部には、端子電極２６および２７が設けられている。
積層セラミック電子部品２１は、ＬＣフィルタとして機能するもので、図４に示すように、端子電極２４および２５の間に直列接続された２つのインダクタンスＬ１およびＬ２を構成し、インダクタンスＬ１およびＬ２の接続点と端子電極２６および２７との間にキャパシタンスＣを構成している。
図５に示すように、部品本体２３は、複数の積層されたセラミック層２８〜４０を備えている。なお、セラミック層の積層数は図示したものに限定されない。セラミック層２８〜４０には、図４に示すようなインダクタンスＬ１およびＬ２ならびにキャパシタンスＣを与えるため、以下のような態様で導体が設けられる。
セラミック層３０には、インダクタンスＬ１の一部を構成するコイルパターン４１が形成されるとともに、このコイルパターン４１の一方端から延びる引出しパターン４２が形成され、コイルパターン４１の他方端には、ビアホール導体４３が設けられる。引出しパターン４２は端子電極２４に接続される。
セラミック層３１には、インダクタンスＬ１の一部を構成するコイルパターン４４が形成されるとともに、その一方端には、ビアホール導体４５が設けられる。コイルパターン４４の他方端は、前述したビアホール導体４３に接続される。
セラミック層３２には、上述のビアホール導体４５に接続されるビアホール導体４６が設けられる。
セラミック層３３には、キャパシタンスＣの一部を構成するコンデンサパターン４７が形成されるとともに、コンデンサパターン４７から延びる引出しパターン４８および４９が形成される。引出しパターン４８および４９は端子電極２６および２７に接続される。また、セラミック層３３には、前述したビアホール導体４６に接続されるビアホール導体５０が設けられる。
セラミック層３４には、キャパシタンスＣの一部を構成するコンデンサパターン５１が形成されるとともに、コンデンサパターン５１に接続されるビアホール導体５２が設けられる。コンデンサパターン５１は、前述したビアホール導体５０に接続される。
セラミック層３５には、キャパシタンスＣの一部を構成するコンデンサパターン５３が形成されるとともに、このコンデンサパターン５３から延びる引出しパターン５４および５５が形成される。引出しパターン５４および５５は端子電極２６および２７に接続される。また、このセラミック層３５には、前述したビアホール導体５２に接続されるビアホール導体５６が設けられる。
セラミック層３６には、上述のビアホール導体５６に接続されるビアホール導体５７が設けられる。
セラミック層３７には、インダクタンスＬ２の一部を構成するコイルパターン５８が形成されるとともに、その一方端には、ビアホール導体５９が設けられる。コイルパターン５８の他方端は、前述したビアホール導体５７に接続される。
セラミック層３８には、インダクタンスＬ２の一部を構成するコイルパターン６０が形成されるとともに、このコイルパターン６０の一方端から延びる引出しパターン６１が形成される。引出しパターン６１は端子電極２５に接続される。コイルパターン６０の他方端は、前述したビアホール導体５９に接続される。
上述したセラミック層２８〜４０のうち、特にキャパシタンスＣの構成に直接寄与するセラミック層３３および３４については、前述の図１に示した積層セラミック電子部品２に備える高誘電率セラミック層４を構成するものと同様の高誘電率セラミック材料から構成され、その他のセラミック層２８〜３２および３５〜４０は、積層セラミック電子部品２に備える低誘電率セラミック層３を構成するものと同様の低誘電率セラミック材料から構成される。
したがって、コンデンサパターン４７が、低誘電率セラミック層３２と高誘電率セラミック層３３との間の境界に沿って形成される内部電極であり、コンデンサパターン５３が、高誘電率セラミック層３４と低誘電率セラミック層３５との間の境界に沿って形成される内部電極である。
コイルパターン４１、４４、５８および６０、引出しパターン４２、４８、４９、５４、５５および６１、ビアホール導体４３、４５、４６、５０、５２、５６、５７および５９、ならびにコンデンサパターン４７、５１および５３を形成するにあたっては、導電性ペーストが用いられ、この導電性ペーストの付与のため、たとえばスクリーン印刷が適用されるが、少なくとも上述した境界に沿って形成される内部電極となるコンデンサパターン４７および５３については、低誘電率セラミック層２８〜３２および３５〜４０と高誘電率セラミック層３３および３４との両方に含まれる成分を添加成分として含むものが用いられる。
部品本体２３を得るため、上述したセラミック層２８〜４０の各々となるべきセラミックグリーンシートが所定の順序で積層され、厚み方向に加圧され、その後、１０００℃以下、たとえば８００〜１０００℃の温度で焼成される。ここで、焼成は、前述した積層セラミック電子部品２の場合と同様、配線導体がＣｕを主成分とする場合には、窒素雰囲気等の非酸化性雰囲気で実施され、Ａｇを主成分とする場合には、大気等の酸化性雰囲気中で実施される。
次に、部品本体２３の外表面上にある端子電極２４〜２７の形成のため、たとえば、ＣｕまたはＡｇを主成分とする導電性ペーストの塗布および焼付け、または、蒸着、めっきもしくはスパッタリングなどの薄膜形成法等が適用される。
以上のようにして得られた積層セラミック電子部品２１において、少なくとも、低誘電率セラミック層３２と高誘電率セラミック層３３との間の境界に沿って部分的に形成される内部電極となるコンデンサパターン４７と、高誘電率セラミック層３４と低誘電率セラミック層３５との間の境界に沿って部分的に形成される内部電極となるコンデンサパターン５３については、低誘電率セラミック層２８〜３２および３５〜４０と高誘電率セラミック層３３および３４との両方に含まれる成分を添加成分として含んでいる。そして、これらコンデンサパターン４７および５３に対しても、前述した境界内部電極６（Ａ）に対して適用された実施形態が適用され得る。
積層セラミック電子部品２１では、低誘電率セラミック層２８〜３２および３５〜４０と高誘電率セラミック層３３および３４と間での相互拡散による特性ばらつきを少なくでき、かつデラミネーションや界面剥離を抑制できるため、コイルの電気的特性を安定させることができる。
この発明は、図示したような多層セラミック基板を構成する積層セラミック電子部品２またはＬＣフィルタを構成する積層セラミック電子部品２１以外の積層セラミック電子部品にも適用され得る。
次に、この発明による効果を確認するために実施した実験例について説明する。
図６に示すような断面構造を有する評価用試料７１を作製した。評価用試料７１は、コンデンサを構成するもので、厚み２５μｍの高誘電率セラミック層７２を、厚み３００μｍの２つの低誘電率セラミック層７３および７４で挟んだ構造を有するものとした。高誘電率セラミック層７２と低誘電率セラミック層７３および７４との各間の境界に沿って、それぞれ、厚み５μｍの内部電極７５および７６を一部において互いに対向するように部分的に形成し、相対向する端面上には、内部電極７５および７６にそれぞれ電気的に接続される外部電極７７および７８を形成した。評価用試料７１の平面寸法は、２．５ｍｍ×２．０ｍｍとした。
高誘電率セラミック層７２、低誘電率セラミック層７３および７４、ならびに内部電極７５および７６の各材料組成は、以下のとおりとした。
［高誘電率セラミック層］
Ｂａ−Ｎｄ−Ｔｉ系酸化物： ８２重量％
フォルステライト： ６重量％
ホウケイ酸バリウム系のガラス： ９重量％
ＭｎＯ： ３重量％
［低誘電率セラミック層］
フォルステライト： ６２重量％
Ｂａ−Ｎｄ−Ｔｉ系酸化物： １０重量％
ホウケイ酸バリウム系のガラス： １３重量％
ＭｎＯ： １５重量％
［内部電極］
平均粒径１〜３μｍのＣｕ粉末：１００重量部に対して、後掲の表１の「添加成分」の欄に示した添加成分を「添加量（重量部）」の欄に示した添加量をもって添加した無機粉末に、溶剤と樹脂とからなる有機ビヒクルとを加え、３本ロールミルで混練して、導電性ペーストを用いて形成した。
得られた評価用試料について、表１に示すように、「コンデンサ容量」、「容量ばらつき」および「界面剥離」を評価した。「コンデンサ容量」は、ＬＣＲメータを用い、１ＭＨｚにて、各試料につき２０個ずつ静電容量を測定し、その平均値を示したものであり、「容量ばらつき」は、その標準偏差（σ）を示したものである。「界面剥離」は、目視にてその有無を評価した。
なお、「デラミネーション」についても評価したが、この実験例で作製した試料１〜１１のすべてについて、デラミネーションは認められなかった。
Figure 0005617833
表１において、試料番号に＊を付したものは、この発明の範囲外の試料である。
この発明の範囲外の試料である、内部電極が添加成分を含まない試料１では、「コンデンサ容量」は比較的大きいものの、「容量ばらつき」も大きい。このため、バンドパスフィルタなどに用いられるコンデンサのように、高精度のコンデンサが必要とされる製品に使用すると、良品率が低くなる。
この発明の範囲内の試料である、内部電極が、セラミック層の成分と共通する、Ｂａ−Ｎｄ−Ｔｉ系酸化物、フォルステライト、またはホウケイ酸バリウム系ガラスを添加成分として含む試料２〜４および７〜１１では、試料１に比べて、「容量ばらつき」が低減している。
上記試料２〜４および７〜１１のうち、特に、内部電極が、コンデンサを構成している高誘電率セラミック層の主成分であるＢａ−Ｎｄ−Ｔｉ系酸化物を含み、かつ添加量が２〜２０重量部の範囲にある試料２および８〜１０では、試料１に比べて、「コンデンサ容量」の低下も実質的に生じていない。
Ｂａ−Ｎｄ−Ｔｉ系酸化物が添加された内部電極を有する試料２および７〜１１のうち、添加量が２重量部未満の１重量部と少ない試料７では、「容量ばらつき」が、試料１に比べては小さいものの、０．４とそれほど小さくなっていない。他方、添加量が２０重量部を超える２５重量部と多い試料１１では、内部電極での金属比率が低くなって、コンデンサとして有効な電極面積が小さくなる（カバレッジが低くなる）こともあり、試料１に比べて、「容量ばらつき」が低減されているものの、「コンデンサ容量」が低下している。これらのことからわかるように、「添加量」は、２〜２０重量部の範囲に選ばれることが好ましい。
なお、上記試料７は、内部電極が添加成分を含まない試料１に比べて、「コンデンサ容量」が低下していない点で改善されているので、この発明の範囲内のものとされる。また、試料１１は、内部電極が添加成分を含まない試料１に比べて、「容量ばらつき」が小さくなっている点で改善されているので、この発明の範囲内のものとされる。
内部電極が、高誘電率セラミック層および低誘電率セラミック層のいずれの成分も含まず、共通成分でないジルコニアおよびアルミナを添加成分としてそれぞれ含む試料５および６では、試料１に比べて、「コンデンサ容量」が小さく、「容量ばらつき」が大きくなっている。特に、ジルコニアを用いた試料５では、評価用試料の端面に引き出された内部電極とセラミック層との界面でも剥離が認められた。これは、内部電極中の添加成分とセラミック材料とが反応し、変質したためであると推測される。
１ セラミック多層モジュール
２，２１ 積層セラミック電子部品
３，２８〜３２，３５〜４０，７３，７４ 低誘電率セラミック層
４，３３，３４，７２ 高誘電率セラミック層
６，７５，７６ 内部電極
６（Ａ） 境界内部電極
４７，５３ コンデンサパターン
７１ 評価用試料

Claims (11)

  1. 誘電率が互いに異なる少なくとも２種類のセラミック層を積層してなる、積層セラミック電子部品であって、
    誘電率が互いに異なる前記セラミック層間の境界に沿って部分的に配置される内部電極を備え、
    前記内部電極には、当該内部電極を介して隣り合う前記セラミック層の両方に含まれる成分と共通する添加成分が含まれている、積層セラミック電子部品。
  2. 前記添加成分は、前記セラミック層に含まれるセラミック材料の主成分と共通する、請求項１に記載の積層セラミック電子部品。
  3. 前記添加成分は、前記隣り合うセラミック層のうち、誘電率のより高いセラミック層に含まれるセラミック材料の主成分と共通する、請求項２に記載の積層セラミック電子部品。
  4. 前記誘電率のより高いセラミック層に含まれるセラミック材料の主成分がＢａ−Ｎｄ−Ｔｉ系酸化物であり、前記添加成分がＢａ−Ｎｄ−Ｔｉ系酸化物である、請求項３に記載の積層セラミック電子部品。
  5. 前記添加成分は、隣り合う前記セラミック層のうち、誘電率のより低いセラミック層に含まれるセラミック材料の主成分と共通する、請求項２に記載の積層セラミック電子部品。
  6. 前記誘電率のより低いセラミック層に含まれるセラミック材料の主成分がフォルステライトであり、前記添加成分がフォルステライトである、請求項５に記載の積層セラミック電子部品。
  7. 前記添加成分は、セラミック材料以外の前記隣り合うセラミック層の両方に含まれる成分と共通する、請求項１に記載の積層セラミック電子部品。
  8. 前記内部電極中に、金属材料１００重量部に対して、前記添加成分を２〜２０重量部含む、請求項１ないし７のいずれかに記載の積層セラミック電子部品。
  9. 前記内部電極の両主面に沿って前記添加成分が偏在する、請求項１ないし８のいずれかに記載の積層セラミック電子部品。
  10. 前記内部電極は、コンデンサを構成するため、誘電率の比較的高い前記セラミック層を介して対向する内部電極を含む、請求項１ないし９のいずれかに記載の積層セラミック電子部品。
  11. 前記内部電極は、金属材料としてＣｕを含む、請求項１ないし１０のいずれかに記載の積層セラミック電子部品。
JP2011282496A 2011-12-23 2011-12-23 積層セラミック電子部品 Active JP5617833B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011282496A JP5617833B2 (ja) 2011-12-23 2011-12-23 積層セラミック電子部品
TW101146576A TWI526127B (zh) 2011-12-23 2012-12-11 積層陶瓷電子零件
US13/721,351 US9148109B2 (en) 2011-12-23 2012-12-20 Monolithic ceramic electronic component
CN201210556639.9A CN103177875B (zh) 2011-12-23 2012-12-20 层叠陶瓷电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011282496A JP5617833B2 (ja) 2011-12-23 2011-12-23 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2013134999A JP2013134999A (ja) 2013-07-08
JP5617833B2 true JP5617833B2 (ja) 2014-11-05

Family

ID=48637662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011282496A Active JP5617833B2 (ja) 2011-12-23 2011-12-23 積層セラミック電子部品

Country Status (4)

Country Link
US (1) US9148109B2 (ja)
JP (1) JP5617833B2 (ja)
CN (1) CN103177875B (ja)
TW (1) TWI526127B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133860B (zh) 2014-04-02 2019-09-17 株式会社村田制作所 芯片型电子部件
US9892853B2 (en) * 2014-07-09 2018-02-13 Ferro Corporation Mid-K LTCC compositions and devices
US10504843B2 (en) * 2017-05-02 2019-12-10 L. Pierre de Rochemont High speed semiconductor chip stack
US10498307B2 (en) * 2017-09-14 2019-12-03 Qualcomm Incorporated Integrated device comprising a capacitor and inductor structure comprising a shared interconnect for a capacitor and an inductor
JP2022138074A (ja) * 2021-03-09 2022-09-22 Tdk株式会社 積層型フィルタ装置
WO2023199695A1 (ja) * 2022-04-13 2023-10-19 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013932A1 (fr) * 1996-09-26 1998-04-02 Matsushita Electric Industrial Co., Ltd. Filtre separateur et dispositif partage, et appareil de communication mobile a deux bandes de frequences utilisant le filtre
JP3225851B2 (ja) * 1996-09-26 2001-11-05 松下電器産業株式会社 複合積層セラミック部品
JPH11186727A (ja) * 1997-12-22 1999-07-09 Kyocera Corp 配線基板およびその製造方法
JP2004063703A (ja) * 2002-07-26 2004-02-26 Kyocera Corp セラミック多層回路基板及びその製造方法
JP2004111728A (ja) * 2002-09-19 2004-04-08 Murata Mfg Co Ltd 積層セラミック電子部品およびこれに用いる内部電極ペースト
JP2004281794A (ja) 2003-03-17 2004-10-07 Kyocera Corp 多層配線基板とその製造方法
JP2005191129A (ja) * 2003-12-24 2005-07-14 Samsung Yokohama Research Institute Co Ltd セラミック多層複合基板
US7439202B2 (en) * 2004-03-01 2008-10-21 Murata Manufacturing Co., Ltd. Glass ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component
CN1826299B (zh) 2004-03-01 2010-06-16 株式会社村田制作所 绝缘体陶瓷组合物、绝缘性陶瓷烧结体及层叠型陶瓷电子部件
JP4246716B2 (ja) * 2005-05-02 2009-04-02 Ｔｄｋ株式会社 積層型フィルタ
JP4840935B2 (ja) 2007-09-28 2011-12-21 双信電機株式会社 セラミック多層基板

Also Published As

Publication number Publication date
TW201330712A (zh) 2013-07-16
US20130162372A1 (en) 2013-06-27
JP2013134999A (ja) 2013-07-08
CN103177875B (zh) 2016-03-16
TWI526127B (zh) 2016-03-11
CN103177875A (zh) 2013-06-26
US9148109B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101659153B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101565651B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9214259B2 (en) Composite laminated ceramic electronic component
KR101070151B1 (ko) 적층 세라믹 커패시터
JP5617833B2 (ja) 積層セラミック電子部品
WO2010058496A1 (ja) セラミック組成物、セラミックグリーンシート、及びセラミック電子部品
KR20130111000A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101642636B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR20140081283A (ko) 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
JP2015026801A (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
US9190211B2 (en) Composite laminated ceramic electronic component
KR20130058430A (ko) 적층 세라믹 전자부품
JP7517260B2 (ja) 積層セラミック電子部品
JP2020072263A (ja) 積層セラミック電子部品とその製造方法
KR101101612B1 (ko) 적층 세라믹 커패시터
CN106486223B (zh) 电阻元件用的集合基板
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP7209072B2 (ja) 積層セラミックコンデンサ
KR101376824B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2010052970A (ja) セラミック組成物、セラミックグリーンシート、及びセラミック電子部品
JP6764658B2 (ja) 電子部品
JP3934841B2 (ja) 多層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150