[go: up one dir, main page]

JP5609055B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5609055B2
JP5609055B2 JP2009230878A JP2009230878A JP5609055B2 JP 5609055 B2 JP5609055 B2 JP 5609055B2 JP 2009230878 A JP2009230878 A JP 2009230878A JP 2009230878 A JP2009230878 A JP 2009230878A JP 5609055 B2 JP5609055 B2 JP 5609055B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
recess
layer
electron supply
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009230878A
Other languages
English (en)
Other versions
JP2011082217A (ja
Inventor
雅仁 金村
雅仁 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009230878A priority Critical patent/JP5609055B2/ja
Priority to US12/895,970 priority patent/US8941146B2/en
Publication of JP2011082217A publication Critical patent/JP2011082217A/ja
Application granted granted Critical
Publication of JP5609055B2 publication Critical patent/JP5609055B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
近年、窒化物系の化合物半導体であるＡｌＧａＮ／ＧａＮのヘテロ接合を利用し、ＧａＮ層を電子走行層とする化合物半導体装置であるＡｌＧａＮ／ＧａＮ・ＦＥＴ（電界効果トランジスタ）の開発が活発である。ＧａＮは、ワイドバンドギャップ、高い破壊電界強度、及び大きい飽和電子速度を有する材料であることから、高電圧動作且つ低オン抵抗・高出力特性を得る半導体装置の材料として極めて有望である。そのため、次世代の高効率スイッチング素子への適用を目指してＡｌＧａＮ／ＧａＮ・ＦＥＴの開発が活発に行われている現況にある。
特開２００８−１２４２６２号公報 特開２００１−１０２５６５号公報 特開２００８−２２７０１４号公報
一般的に、トランジスタを用いた高効率なスイッチング動作を実現するには、トランジスタのオン抵抗を低減することが必要である。
ＡｌＧａＮ／ＧａＮ・ＦＥＴにおけるオン抵抗を、図１を用いて説明する。ＡｌＧａＮ／ＧａＮ・ＦＥＴの場合、コンタクト抵抗は、ソース電極Ｓ及びドレイン電極Ｄとその下層のＡｌＧａＮからなる電子供給層との間に存在する抵抗である。電子走行層の電子供給層との界面近傍に生成される２次元電子ガス（２ＤＥＧ）においては、主に、ゲート−ソース間抵抗、ゲート−ドレイン間抵抗、及びゲート電極Ｇの下方におけるチャネル抵抗が存在する。コンタクト抵抗、ゲート−ソース間抵抗、ゲート−ドレイン間抵抗、及びチャネル抵抗を合算したものがオン抵抗とほぼ等価である。
ＡｌＧａＮ／ＧａＮ・ＦＥＴでは、ＡｌＧａＮ層のＡｌ組成を高くすることにより、チャネル抵抗が低下する。その一方で、Ａｌ組成が高いと障壁も高くなり、ソース電極及びドレイン電極のコンタクト抵抗が上昇する。このコンタクト抵抗の上昇は大きく、オン抵抗は、コンタクト抵抗及びチャネル抵抗をその要素として含むことから、全体的にみればオン抵抗は低減されず、寧ろ増大することがある。この場合、ＡｌＧａＮ／ＧａＮ・ＦＥＴの高効率動作が困難となる。
本発明は、上記の課題に鑑みてなされたものであり、オン抵抗を大幅に低減し、高電圧動作時において十分な高効率動作且つ高出力特性を得ることができる信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、電子走行層と、前記電子走行層上方に形成された電子供給層と、前記電子供給層に形成された第１の凹部及び第２の凹部と、前記第１の凹部内及び前記第２の凹部内を埋め込み前記電子供給層の上方を覆う、不純物を含む化合物半導体層と、前記第１の凹部上方の前記化合物半導体層上方に形成されたソース電極と、前記第２の凹部上方の前記化合物半導体層上方に形成されたドレイン電極と、前記ソース電極及び前記ドレイン電極間の前記電子供給層上方に形成されたゲート電極とを含み、前記化合物半導体層は、前記ソース電極及び前記ドレイン電極に対して前記電子供給層よりも障壁が低く、前記ソース電極下方及び前記ドレイン電極下方に含まれる不純物の方が、前記ゲート電極近傍に含まれる不純物よりも濃度が大きく、前記電子供給層の上面と前記化合物半導体層の下面との間に、前記上面及び前記下面と接触するように絶縁膜が形成されている。
化合物半導体装置の製造方法の一態様は、電子走行層上方に電子供給層を形成し、前記電子供給層に第１の凹部及び第２の凹部を形成し、前記第１の凹部内、前記第２の凹部内及び前記電子供給層を、不純物の添加量を漸減させながら、前記電子供給層上では横方向に成長するように化合物半導体層で覆い、前記化合物半導体層上方の前記第１の凹部上方の位置にソース電極を形成し、前記化合物半導体層上方の前記第２の凹部上方の位置にドレイン電極を形成し、前記化合物半導体層は、前記ソース電極及び前記ドレイン電極に対して前記電子供給層よりも障壁が低く、前記ソース電極及び前記ドレイン電極間の前記電子供給層上方にゲート電極を形成する。
上記の諸態様によれば、オン抵抗を大幅に低減し、高電圧動作時において十分な高効率動作且つ高出力特性を得ることができる信頼性の高い化合物半導体装置が実現する。
ＡｌＧａＮ／ＧａＮ・ＦＥＴにおけるオン抵抗を説明するための模式図である。 第１の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。 第１の実施形態による化合物半導体装置の他の例を示す概略断面図である。 従来のＡｌＧａＮ／ＧａＮ・ＦＥＴとの比較に基づき、そのオン抵抗について調べた一例について示す特性図である。 第２の実施形態による化合物半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 図７に引き続き、第２の実施形態による化合物半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 第２の実施形態の変形例による化合物半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 図９に引き続き、第２の実施形態の変形例による化合物半導体装置の製造方法の主要工程を工程順に示す概略断面図である。
以下、具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の各実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＦＥＴを例示し、その構成を製造方法と共に説明する。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＦＥＴ以外にも、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等の窒化物半導体装置に適用可能である。
（第１の実施形態）
図２〜図４は、第１の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図２（ａ）に示すように、核形成層２、電子走行層３及び電子供給層４を形成する。なお、化合物半導体装置では、電子走行層３の電子供給層４との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。図２（ａ）以降の各図において、２ＤＥＧを破線で示す。
詳細には、基板、例えばＳｉＣ基板１上に、例えば有機金属気相成長法、ここではＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法により、結晶成長装置を用いて、以下の各化合物半導体層を成長する。
例えば、インテンショナリーアンドープＡｌＮ（ｉ−ＡｌＮ）、インテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）及びインテンショナリーアンドープＡｌＧａＮ（ｉ−ＡｌＧａＮ）を順次堆積し、核形成層２、電子走行層３及び電子供給層４を積層形成する。ここで、核形成層２は膜厚０．１μｍ程度、電子走行層３は膜厚３μｍ程度、電子供給層４はＡｌXＧａ1-XＮ（０＜ｘ＜１）で例えばＡｌ0.25Ｇａ0.75Ｎとして膜厚２０ｎｍ程度に形成する。
上記のｉ−ＡｌＮ、ｉ−ＧａＮ及びｉ−ＡｌＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用い、成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２５０℃程度とする。
続いて、図２（ｂ）に示すように、絶縁膜５を形成する。
詳細には、核形成層２、電子走行層３及び電子供給層４を形成した結晶成長装置を引き続き用いたIn-situにより、電子供給層４上に絶縁膜５を成長形成する。絶縁膜５としては、例えばシリコン窒化膜を膜厚５０ｎｍ程度に形成する。その後、ＳｉＣ基板１を結晶成長装置から取り出す。
ここで、結晶成長装置を用いたIn-situにより絶縁膜５を形成する代わりに、ＣＶＤ（Chemical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法、蒸着法又はスパッタ法等で絶縁膜を形成するようにしても良い。これらの手法で絶縁膜を形成する場合、電子供給層４の形成後にＳｉＣ基板１を結晶成長装置から取り出した後に、所定の堆積装置を用いて絶縁膜を成膜する。
続いて、図２（ｃ）に示すように、ＳＴＩ（Shallow Trench Isolation）法により素子分離構造６を形成する。
詳細には、先ず、リソグラフィー及び塩素系ガス等を用いたドライエッチングにより、絶縁膜５上における素子分離領域に、絶縁膜５及び電子供給層４を貫通して電子走行層３の一部を掘り込む深さの分離溝６ａを形成する。
次に、分離溝６ａ内を埋め込むように絶縁物、ここではＣＶＤ法等により絶縁膜５上にシリコン酸化物を堆積する。そして、例えばＣＭＰ（Chemical-Mechanical Polishing）法により、絶縁膜５のシリコン窒化物とシリコン酸化物との研磨レートの差異を利用して、絶縁膜５上のシリコン酸化物を研磨して除去する。このとき、分離溝６ａ内を充填する素子分離構造６が形成される。素子分離構造６の形成により、残存する電子供給層４上の領域が活性領域となる。
ここで、分離溝６ａを形成して分離溝６ａに絶縁物を充填する代わりに、素子分離領域に不純物をイオン注入し、素子分離領域における電子供給層４及び電子走行層３の一部を絶縁状態にする手法を用いても良い。
続いて、図３（ａ）に示すように、ソース電極及びドレイン電極の形成予定部位に凹部７，８を形成する。
詳細には、絶縁膜５上のソース電極及びドレイン電極の形成予定部位をリソグラフィー及び塩素系ガス等を用いたドライエッチングし、絶縁膜５を貫通して電子供給層４の所定深さに達する凹部７，８を形成する。
ドライエッチングのエッチング条件としては、エッチングガスとして例えば塩素を用いて流量３０ｓｃｃｍとし、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。このとき、エッチング深さには特に制限は無く、電子供給層４の所定深さに達する凹部７，８が形成される程度であれば良い。
ドライエッチングで用いたレジストは、灰化処理等により除去する。
続いて、図３（ｂ）に示すように、凹部７，８を埋め込み電子供給層４上を覆うように、ｎ−ＧａＮ層９を形成する。
詳細には、ＳｉＣ基板１を結晶成長装置内に導入し、例えば有機金属気相成長法、ここではＭＯＶＰＥ法により、不純物、ここではｎ型不純物の添加量を漸減させながら、ｎ−ＧａＮ層７を連続的に成長する。図３（ｂ）中において矢印で示すように、凹部７，８の底面から上方へｎ−ＧａＮの結晶成長が進行し、凹部７，８を充填するように成長した後、電子供給層４上で横方向に結晶成長が進行し、凹部７，８を埋め込み電子供給層４上を覆うｎ−ＧａＮ層９が形成される。
なお、ｎ−ＧａＮ層７を形成する際には、有機金属気相成長法としてＭＯＶＰＥ法の代わりにＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いても良い。
ｎ−ＧａＮ層９の成長に用いる原料ガスとして、トリメチルガリウムガス（Ｇａ源）及びアンモニアガスの混合ガスに加え、例えば希釈したＳｉＨ4を数ｃｃｍの流量で供給し、ｎ型不純物としてＳｉを添加する。トリメチルガリウムガスの流量を５ｃｃｍ〜５０ｃｃｍ程度、アンモニアガスの流量を１００ｃｃｍ〜１０ＬＭ程度とし、成長開始から終了まで、処理温度を９００℃〜１２５０℃の範囲で漸増させながら、Ｓｉの添加量が例えばキャリア濃度１×１０17／ｃｍ3〜５×１０19／ｃｍ3の範囲で漸減するように、ＳｉＨ4の流量を調節する。
Ｓｉの添加量の減少態様は、成長開始から終了まで一定の割合で減少させるように制御しても良いが、本実施形態では例えばＳｉの添加量を３段階に分ける。成長開始から凹部７，８を埋め込むまでの第１段階、電子供給層４上でゲート電極の形成予定部位に達しない程度まで横方向成長する第２段階、ゲート電極の形成予定部位を越えて電子供給層４上を完全に覆うまで横方向成長する第３段階とする。このとき、例えば各段階内ではＳｉの添加量をほぼ一定として、第１段階のＳｉの添加量＞第２段階のＳｉの添加量＞第３段階のＳｉの添加量となるように調節する。具体的には、第１段階では例えば１×１０19／ｃｍ3〜３×１０19／ｃｍ3程度、第２段階では例えば１×１０18／ｃｍ3〜１×１０19／ｃｍ3程度、第３段階では例えば１×１０17／ｃｍ3〜１×１０18／ｃｍ3程度とする。ｎ−ＧａＮ層９の第１段階で成長した部位を第１のｎ−ＧａＮ領域９ａ、第２段階で成長した部位を第２のｎ−ＧａＮ領域９ｂ、第３段階で成長した部位を第３のｎ−ＧａＮ領域９ｃとして図示する。
処理温度の上昇態様は、成長開始から終了まで一定の割合で上昇させるように制御しても良いが、本実施形態では、上記と同様に３段階に対応させて調節する。例えば各段階内では処理温度をほぼ一定として、第１段階の処理温度＜第２段階の処理温度＜第３段階の処理温度となるように調節制御する。具体的には、第１段階では例えば９００℃〜１１００℃程度、第２段階では例えば１１００℃〜１１８０℃程度、第３段階では例えば１１８０℃〜１２５０℃程度とする。
なお、処理温度を一定に保ち、Ｓｉの添加量のみを調節するようにしても良い。
また、処理温度の上昇態様を上記のように調節することにより、ｎ−ＧａＮ層９の転位状態（転位数）が制御される。処理温度が高いほど、ｎ−ＧａＮ層９の転位数は少なくなる。第１段階で成長した第１のｎ−ＧａＮ領域９ａでは、凹部７，８の底面のＡｌＧａＮ面から成長が開始されることに加え、処理温度が低温であるため、その後に成長する第２のｎ−ＧａＮ領域９ｂ及び第３のｎ−ＧａＮ領域９ｃよりも転位数が多い。
続いて、図３（ｃ）に示すように、ソース電極及びドレイン電極を形成するためのレジストマスク１１を形成する。
詳細には、ｎ−ＧａＮ層９上の全面にレジストを塗布し、リソグラフィーにより、活性領域のソース電極及びドレイン電極の形成予定部位に開口１１ａを有するレジストパターン１１を形成する。レジストパターン１１では、開口１１ａは、凹部７，８に対して、ゲート電極の形成予定部位側の端部１１ｂが当該形成予定部位側に偏倚して形成される。
続いて、図４（ａ）に示すように、ソース電極１２及びドレイン電極１３を形成する。
詳細には、電極材料として例えばＴａ，Ａｌ，Ｍ，Ａｕを用い、開口１１ａを埋め込むようにレジストパターン１１上に蒸着法により上記の順序で積層する。Ｍは、Ｔｉ，Ｔａ，Ｎｉ，Ｍｏ，Ｐｔから選ばれた１種の金属であり、ここでは例えばＮｉとする。なお、ソース電極１２及びドレイン電極１３の材料として、Ｔｉ／Ａｌを用いても良い。その後、加温した有機溶媒等を用いて、リフトオフ法によりレジストパターン１１をその上のＴａ，Ａｌ，Ｎｉ，Ａｕと共に除去する。その後、例えば５５０℃程度の温度によりＳｉＣ基板１にアニール処理を施す。以上により、ｎ−ＧａＮ層９上に、Ｔａ／Ａｌ／Ｍ／Ａｕがこの順で積層されてなる一対のオーミック電極であるソース電極１２及びドレイン電極１３が形成される。
ソース電極１２及びドレイン電極１３は、凹部７，８に対して、ゲート電極の形成予定部位側の端部１２ａ，１３ａが当該形成予定部位側に偏倚して形成される。本実施形態では、ソース電極１２及びドレイン電極１３のゲート電極の形成予定部位側の端部１２ａ，１３ａと凹部７，８との水平方向の離間距離ｄ１が例えば０．０５μｍ〜１．２μｍ程度、他方の端部１２ｂ，１３ｂと凹部７，８との水平方向の離間距離ｄ２が例えば０．０５μｍ〜０．５μｍ程度とされている。
ｎ−ＧａＮ層では、第１のｎ−ＧａＮ領域９ａの転位数は第２のｎ−ＧａＮ領域９ｂ及び第３のｎ−ＧａＮ領域９ｃよりも多い。そのため、図示のように、上記のアニール処理により、ソース電極１２及びドレイン電極１３の材料であるＴａ，Ａｌ，Ｎｉ，Ａｕの一部が、ソース電極１２及びドレイン電極１３の下部に存する第１のｎ−ＧａＮ領域９ａの転位を通って第１のｎ−ＧａＮ領域９ａ内、更には電子供給層４内に拡散する。このようにソース電極１２及びドレイン電極１３の材料の一部が第１のｎ−ＧａＮ領域９ａ内又は電子供給層４内に拡散することにより、ソース電極１２及びドレイン電極１３のオーミック特性が向上する。
続いて、図４（ｂ）に示すように、ｎ−ＧａＮ層９の第３のｎ−ＧａＮ領域９ｃにおけるゲート電極の形成予定部位に開口１４を形成する。
詳細には、全面にレジストを塗布し、リソグラフィーにより、第３のｎ−ＧａＮ領域９ｃにおけるゲート電極の形成予定部位を開口して露出するレジストマスク（不図示）を形成する。そして、このレジストマスクを用い、第３のｎ−ＧａＮ領域９ｃにおけるゲート電極の形成予定部位を塩素系ガス等を用いてドライエッチングする。以上により、ｎ−ＧａＮ層９の第３のｎ−ＧａＮ領域９ｃに、絶縁膜５の表面におけるゲート電極の形成予定部位を露出させる開口１４が形成される。
ドライエッチングで用いたレジストは、灰化処理等により除去する。
続いて、図４（ｃ）に示すように、ゲート電極１５を形成する。
詳細には、例えば蒸着法により電極材料、例えばＮｉ／Ａｕを開口１４を埋め込むようにレジストマスク上に積層する。その後、加温した有機溶媒等を用いてレジストマスクをその上のＮｉ／Ａｕと共にリフトオフ法により除去する。以上により、絶縁膜５上で開口１４内を充填し、第３のｎ−ＧａＮ領域９ｃの上方へ突起する、Ｎｉ／Ａｕからなるゲート電極１５が形成される。ゲート電極１５は、電子供給層４上でゲート絶縁膜として機能する絶縁膜５を介して形成されている。
しかる後、層間絶縁膜及び配線の形成等を経て、ＡｌＧａＮ／ＧａＮ・ＦＥＴを形成する。
なお、ゲート電極１５を、ソース電極１２とドレイン電極１３との間の中央位置に形成する代わりに、ソース電極１２とドレイン電極１３との間でソース電極１２側に偏倚した位置に形成するようにしても良い。
例えば、図５に示すように、第３のｎ−ＧａＮ領域９ｃの開口１４を、ソース電極１２側に偏倚した部位に形成した後、絶縁膜５上で開口１４内を充填し、第３のｎ−ＧａＮ領域９ｃの上方へ突起するゲート電極１５を形成する。この場合、ソース電極１２については図４（ａ）と同様に、ソース電極１２ゲート電極１５側の端部１２ａと凹部７との水平方向の離間距離ｄ１は例えば０．０５μｍ〜１．２μｍ程度、他方の端部１２ｂと凹部７，８との水平方向の離間距離ｄ２は０．０５μｍ〜０．５μｍ程度とされる。一方、ドレイン電極１３については、ドレイン電極１３のゲート電極１５側の端部１３ａと凹部８との水平方向の離間距離ｄ３は、ｄ１よりも長く、例えば０．０５μｍ〜１０μｍ程度とすることができる。他方の端部１３ｂと凹部８との水平方向の離間距離ｄ４は、ｄ２と同程度で良い。
このように、ゲート電極１５をソース電極１２側にオフセットした位置（非対称位置）に形成することにより、ゲート耐圧を高めることができる。しかも、ゲート電極１５のオフセットに合わせてドレイン電極１３をゲート電極１５側に延ばすように形成することにより、オン抵抗の上昇を抑止することができる。
以下、本実施形態による化合半導体装置の機能を、図４（ｃ）を用いて説明する。
ソース電極１２及びドレイン電極１３は、Ａｌを含有しないｎ−ＧａＮ層９上に形成されており、ＡｌＧａＮ層上に形成された場合に較べて障壁が低くなり、ソース電極１２及びドレイン電極１３のコンタクト抵抗が低減する。ｎ−ＧａＮ層９は、ｎ型不純物であるＳｉを含有しており、ソース電極１２及びドレイン電極１３の下方に存する第１のｎ−ＧａＮ領域９ａではＳｉ濃度が高いため、この高Ｓｉ濃度の第１のｎ−ＧａＮ領域９ａにより更にコンタクト抵抗が低減する。ここで、ゲート−ソース間及びゲート−ドレイン間のｎ−ＧａＮのＳｉ濃度が高いと、ゲート−ソース間及びゲート−ドレイン間でリークパスが生じる虞がある。本実施形態では、ゲート−ソース間及びゲート−ドレイン間には第２のｎ−ＧａＮ領域９ｂ及び第３のｎ−ＧａＮ領域９ｃが形成されており、ｎ−ＧａＮ領域９ｂ及び第３のｎ−ＧａＮ領域９ｃは第１のｎ−ＧａＮ領域９ａよりもＳｉ濃度が低い。しかも、ゲート電極１５と一端で接する第３のｎ−ＧａＮ領域９ｃはｎ−ＧａＮ領域９ｂよりもＳｉ濃度が低い。この構成により、ゲート−ソース間及びゲート−ドレイン間のリークパスが抑止される。
ソース電極１２及びドレイン電極１３は、凹部７，８に対して、ゲート電極１５側の端部１２ａ，１３ａがゲート電極１５側に偏倚した非対称形状に形成されている。ソース電極１２及びドレイン電極１３のゲート電極１５側に張り出した部位１２ａ，１３ａに着目する。ＡｌＧａＮ／ＧａＮ・ＦＥＴでは、電子走行層３の電子供給層４との界面近傍に生成される２次元電子ガス（２ＤＥＧ）のうち、ソース電極１２及びドレイン電極１３の部位１２ｂ，１３ｂの下方に相当する部分では、その濃度が高く、電子がより流れ易い状態とされている。そのため、ゲート−ソース間抵抗及びゲート−ドレイン間抵抗が低減する。
このように、本実施形態では、ゲート−ソース間及びゲート−ドレイン間のリークパスを抑止するも、ソース電極１２及びドレイン電極１３のコンタクト抵抗が低減し、ゲート−ソース間抵抗及びゲート−ドレイン間抵抗も低減する。オン抵抗は、コンタクト抵抗とゲート−ソース間抵抗及びゲート−ドレイン間抵抗との和として評価されることから、ＡｌＧａＮ／ＧａＮ・ＦＥＴのオン抵抗は大幅に低減する。更に上記したように、ソース電極１２及びドレイン電極１３はその材料の一部が下層へ拡散した状態に形成されるため、オーミック特性が向上し、更なるコンタクト抵抗の低減に寄与する。
ここで、本実施形態のＡｌＧａＮ／ＧａＮ・ＦＥＴについて、ＡｌＧａＮからなる電子供給層上にソース電極及びドレイン電極が形成された従来のＡｌＧａＮ／ＧａＮ・ＦＥＴとの比較に基づき、そのオン抵抗について調べた一例について、図６を用いて説明する。
ここでは、電子供給層のＡｌＧａＮにおけるＡｌ組成を所定値、例えば３０％とした場合について実験した。従来のＡｌＧａＮ／ＧａＮ・ＦＥＴをサンプル１、本実施形態のＡｌＧａＮ／ＧａＮ・ＦＥＴでソース電極１２及びドレイン電極１３をゲート電極１５に偏倚させない構造のものをサンプル２、本実施形態のＡｌＧａＮ／ＧａＮ・ＦＥＴをサンプル３として、図６に示す。
オン抵抗は、サンプル１では７Ωｍｍ程度、サンプル２では６．３Ωｍｍ程度、サンプル３では５．４Ωｍｍ程度となった。このように、サンプル２，３は、サンプル１よりもオン抵抗が低減しており、サンプル２，３では前者よりも後者の方がオン抵抗が低減しているという結果が得られた。この結果より、サンプル２ではサンプル１に較べてコンタクト抵抗が低減したことからオン抵抗の改善が見られ、サンプル３ではサンプル１に較べてコンタクト抵抗とゲート−ソース間抵抗及びゲート−ドレイン間抵抗との双方が低減したことからオン抵抗の大幅な改善が見られることが確認された。
以上説明したように、本実施形態によれば、オン抵抗を大幅に低減し、優れたオーミック特性を有し、十分な高電圧動作且つ高出力を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＦＥＴが実現する。
（第２の実施形態）
本実施形態では、第１の実施形態と同様に化合物半導体装置を開示するが、ゲート電極を、電子供給層に形成した溝内を埋め込み上方に突出する形状にする、いわゆるゲートリセス構造の化合物半導体装置について例示する。ゲートリセス構造のＡｌＧａＮ／ＧａＮ・ＦＥＴは、印加電圧がオフの状態では電流が流れない、いわゆるノーマリーオフ動作を実現するものである。電源等に用いられるスイッチング素子には、ノーマリーオフ動作が好適であり、本実施形態のＡｌＧａＮ／ＧａＮ・ＦＥＴは主に、大きな電圧を供給するための電源回路に用いられる。
図７及び図８は、第２の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。
本実施形態では先ず、第１の実施形態の図２（ａ）〜図４（ｂ）と同様の諸工程を行い、図７（ａ）に示すように、図４（ｂ）と同様の状態を得る。
続いて、図７（ｂ）に示すように、形成された開口１４の底面に露出する絶縁膜５にその下層の電子供給層４の所定深さに達する凹部２１を形成する
詳細には、リソグラフィー及びドライエッチングにより、開口１４の底面に露出する絶縁膜５に対して、絶縁膜５を貫通し、電子供給層４の所定深さに達する凹部２１を形成する。
リソグラフィーに用いたレジストは、灰化処理又は剥離処理等により除去する。
続いて、図７（ｃ）に示すように、凹部２１の内壁面を含む半導体基板１の全面に絶縁膜２２を形成する。
詳細には、凹部２１の内壁を覆うように、半導体基板１の全面にＳｉＮ等の絶縁物をＣＶＤ法等により例えば膜厚５０ｎｍ程度に堆積する。これにより、凹部２１の内壁面には、ゲート絶縁膜として機能する絶縁膜２２が形成される。
続いて、図８（ａ），（ｂ）に示すように、ゲート電極２５を形成する。
先ず、図８（ａ）に示すように、下層レジスト２３（例えば、商品名ＰＭＧＩ:米国マイクロケム社製）及び上層レジスト２４（例えば、商品名ＰＦＩ３２−Ａ８:住友化学社製）をそれぞれ例えばスピンコート法により塗布形成する。紫外線露光により例えば０．８μｍ径程度の開口２４ａを上層レジスト２４に形成する。
次に、上層レジスト２４をマスクとして、下層レジスト２３をアルカリ現像液でウェットエッチングする。このエッチングにより、下層レジスト２３に開口２４ａよりも大きな開口２３ａが形成され、図示のような庇構造が形成させる。
次に、上層レジスト２４及び下層レジスト２３をマスクとして、開口２４ａ，２３ａ内を含む全面にゲートメタル（Ｎｉ:膜厚１０ｎｍ程度／Ａｕ:膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト２４上に堆積されるゲートメタルの図示を省略する。
その後、図８（ｂ）に示すように、加温した有機溶剤を用いてリフトオフを行って下層レジスト２３及び上層レジスト２４と、上層レジスト２４上のゲートメタルを除去する。以上により、凹部２１及び開口１４内を絶縁膜２２を介して充填し、第３のｎ−ＧａＮ領域９ｃの上方へ突起する、Ｎｉ／Ａｕからなるゲート電極２５が形成される。
しかる後、層間絶縁膜及び配線の形成等を経て、ＡｌＧａＮ／ＧａＮ・ＦＥＴを形成する。
以上説明したように、本実施形態によれば、オン抵抗を大幅に低減し、優れたオーミック特性を有し、十分な高電圧動作且つ高出力を得ることができる、大電力供給用の電源回路に適用して好適な信頼性の高いＡｌＧａＮ／ＧａＮ・ＦＥＴが実現する。
（変形例）
以下、本実施形態の変形例について説明する。本実施形態では、電子供給層４とゲート電極２６との間にゲート絶縁膜２３が設けられた、いわゆる絶縁ゲート型のＡｌＧａＮ／ＧａＮ・ＦＥＴを例示した。これに対して本例では、電子供給層４とゲート電極２６との間にゲート絶縁膜を有しない、いわゆるショットキー型のＡｌＧａＮ／ＧａＮ・ＦＥＴを例示する。
図９及び図１０は、第２の実施形態の変形例による化合物半導体装置の製造方法を工程順に示す概略断面図である。
本実施形態では先ず、第１の実施形態の図２（ａ）〜図４（ｂ）と同様の諸工程を行い、図９（ａ）に示すように、図４（ｂ）と同様の状態を得る。
続いて、図９（ｂ）に示すように、形成された開口１４の底面に露出する絶縁膜５にその下層の電子供給層４の所定深さに達する凹部３１を形成する。
詳細には、リソグラフィー及びドライエッチングにより、開口１４の底面に露出する絶縁膜５に対して、絶縁膜５を貫通し、電子供給層４の所定深さに達する凹部３１を形成する。凹部３１は、第２の実施形態の図７（ｂ）の凹部２１よりも幅狭に形成される。
リソグラフィーに用いたレジストは剥離処理等により除去する。
続いて、図１０（ａ），（ｂ）に示すように、ゲート電極３２を形成する。
先ず、図１０（ａ）に示すように、下層レジスト２３（例えば、商品名ＰＭＧＩ:米国マイクロケム社製）及び上層レジスト２４（例えば、商品名ＰＦＩ３２−Ａ８:住友化学社製）をそれぞれ例えばスピンコート法により塗布形成する。紫外線露光により例えば０．８μｍ径程度の開口２４ａを上層レジスト２４に形成する。
次に、上層レジスト２４をマスクとして、下層レジスト２３をアルカリ現像液でウェットエッチングする。このエッチングにより、下層レジスト２３に開口２４ａよりも大きな開口２３ａが形成され、図示のような庇構造が形成させる。
次に、上層レジスト２４及び下層レジスト２３をマスクとして、開口２４ａ，２３ａ内を含む全面にゲートメタル（Ｎｉ:膜厚１０ｎｍ程度／Ａｕ:膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト２４上に堆積されるゲートメタルの図示を省略する。
その後、図１０（ｂ）に示すように、加温した有機溶剤を用いてリフトオフを行って下層レジスト２３及び上層レジスト２４と、上層レジスト２４上のゲートメタルを除去する。以上により、凹部３１及び開口１４内を充填し、第３のｎ−ＧａＮ領域９ｃの上方へ突起する、Ｎｉ／Ａｕからなるゲート電極３２が形成される。
しかる後、層間絶縁膜及び配線の形成等を経て、ＡｌＧａＮ／ＧａＮ・ＦＥＴを形成する。
以上説明したように、本実施形態によれば、オン抵抗を大幅に低減し、優れたオーミック特性を有し、十分な高電圧動作且つ高出力を得ることができる、大電力供給用の電源回路に適用して好適な信頼性の高いＡｌＧａＮ／ＧａＮ・ＦＥＴが実現する。
以下、本件の諸態様を付記としてまとめて記載する。
（付記１）電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記電子供給層に形成された第１の凹部及び第２の凹部と、
前記第１の凹部内及び前記第２の凹部内を埋め込み前記電子供給層の上方を覆う、不純物を含む化合物半導体層と、
前記第１の凹部上方の前記化合物半導体層上方に形成されたソース電極と、
前記第２の凹部上方の前記化合物半導体層上方に形成されたドレイン電極と、
前記ソース電極及び前記ドレイン電極間の前記電子供給層上方に形成されたゲート電極と
を含み、
前記化合物半導体層は、前記ソース電極下方及び前記ドレイン電極下方に含まれる不純物の方が、前記ゲート電極近傍に含まれる不純物よりも濃度が大きいことを特徴とする化合物半導体装置。
（付記２）前記ソース電極及び前記ドレイン電極は、前記第１の凹部及び前記第２の凹部に対して、前記ゲート電極側の端部が当該ゲート電極側に偏倚する非対称位置に形成されていることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記ソース電極及び前記ドレイン電極は、その材料の一部が前記第１の凹部内及び前記第２の凹部内の前記化合物半導体層内に拡散していることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記ソース電極及び前記ドレイン電極は、Ｔｉ，Ａｌ，Ｍ，Ａｕが下層からこの順序で積層されてなり、前記ＭはＴｉ，Ｔａ，Ｎｉ，Ｍｏ，Ｐｔから選ばれた１種であることを特徴とする付記３に記載の化合物半導体装置。
（付記５）前記ソース電極及び前記ドレイン電極は、Ｔａ，Ａｌ，Ｍ，Ａｕが下層からこの順序で積層されてなり、前記ＭはＴｉ，Ｔａ，Ｎｉ，Ｍｏ，Ｐｔから選ばれた１種であることを特徴とする付記３に記載の化合物半導体装置。
（付記６）前記電子供給層の上面と前記化合物半導体層の下面との間に絶縁膜が形成されていることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）前記絶縁膜は、有機金属気相成長法により形成されたものであることを特徴とする付記６に記載の化合物半導体装置。
（付記８）電子走行層上方に電子供給層を形成し、
前記電子供給層に第１の凹部及び第２の凹部を形成し、
前記第１の凹部内、前記第２の凹部内及び前記電子供給層を、不純物の添加量を漸減させながら化合物半導体層で覆い、
前記化合物半導体層上方の前記第１の凹部上方の位置にソース電極を形成し、
前記化合物半導体層上方の前記第２の凹部上方の位置にドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極間の前記電子供給層上方にゲート電極を形成することを特徴とする化合物半導体装置の製造方法。
（付記９）前記ソース電極及び前記ドレイン電極を、前記第１の凹部及び前記第２の凹部に対して、前記ゲート電極側の端部が当該ゲート電極側に偏倚する非対称位置に形成することを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）前記化合物半導体層を、前記第１の凹部内及び前記第２の凹部内に含まれる転位数の方が、前記ゲート電極近傍に含まれる転位数よりも大きくなるように形成することを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
（付記１１）前記化合物半導体層を、その形成温度を漸増させて形成することを特徴とする付記１０に記載の化合物半導体装置の製造方法。
（付記１２）前記ソース電極及び前記ドレイン電極を、Ｔｉ，Ａｌ，Ｍ，Ａｕを下層からこの順序で積層して形成し、前記ＭはＴｉ，Ｔａ，Ｎｉ，Ｍｏ，Ｐｔから選ばれた１種であることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
（付記１３）前記ソース電極及び前記ドレイン電極を、Ｔａ，Ａｌ，Ｍ，Ａｕを下層からこの順序で積層して形成し、前記ＭはＴｉ，Ｔａ，Ｎｉ，Ｍｏ，Ｐｔから選ばれた１種であることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
（付記１４）前記電子供給層の上面と前記化合物半導体層の下面との間に絶縁膜を形成することを特徴とする付記８〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）前記絶縁膜を、有機金属気相成長法により、前記電子供給層の形成時のIn-situで形成することを特徴とする付記１４に記載の化合物半導体装置の製造方法。
１ ＳｉＣ基板
２ 核形成層
３ 電子走行層
４ 電子供給層
５，２２ 絶縁膜
６ 素子分離構造
６ａ 分離溝
７，８，２１，３１ 凹部
９ ｎ−ＧａＮ層
９ａ 第１のｎ−ＧａＮ領域
９ｂ 第２のｎ−ＧａＮ領域
９ｃ 第３のｎ−ＧａＮ領域
１１ レジストマスク
１１ａ，１４，２３ａ，２４ａ 開口
１１ｂ，１２ａ，１３ａ，１２ｂ，１３ｂ 端部
１２ ソース電極
１３ ドレイン電極
１５，２５，３２ ゲート電極
２３ 下層レジスト
２４ 上層レジスト

Claims (9)

  1. 電子走行層と、
    前記電子走行層上方に形成された電子供給層と、
    前記電子供給層に形成された第１の凹部及び第２の凹部と、
    前記第１の凹部内及び前記第２の凹部内を埋め込み前記電子供給層の上方を覆う、不純物を含む化合物半導体層と、
    前記第１の凹部上方の前記化合物半導体層上方に形成されたソース電極と、
    前記第２の凹部上方の前記化合物半導体層上方に形成されたドレイン電極と、
    前記ソース電極及び前記ドレイン電極間の前記電子供給層上方に形成されたゲート電極と
    を含み、
    前記化合物半導体層は、前記ソース電極及び前記ドレイン電極に対して前記電子供給層よりも障壁が低く、前記ソース電極下方及び前記ドレイン電極下方に含まれる不純物の方が、前記ゲート電極近傍に含まれる不純物よりも濃度が大きく、
    前記電子供給層の上面と前記化合物半導体層の下面との間に、前記上面及び前記下面と接触するように絶縁膜が形成されていることを特徴とする化合物半導体装置。
  2. 前記ソース電極及び前記ドレイン電極は、前記第１の凹部及び前記第２の凹部に対して、前記ゲート電極側の端部が当該ゲート電極側に偏倚する非対称位置に形成されていることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記ソース電極及び前記ドレイン電極は、その材料の一部が前記第１の凹部内及び前記第２の凹部内の前記化合物半導体層内に拡散していることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 電子走行層上方に電子供給層を形成し、
    前記電子供給層に第１の凹部及び第２の凹部を形成し、
    前記第１の凹部内、前記第２の凹部内及び前記電子供給層を、不純物の添加量を漸減させながら、前記電子供給層上では横方向に成長するように化合物半導体層で覆い、
    前記化合物半導体層上方の前記第１の凹部上方の位置にソース電極を形成し、
    前記化合物半導体層上方の前記第２の凹部上方の位置にドレイン電極を形成し、
    前記化合物半導体層は、前記ソース電極及び前記ドレイン電極に対して前記電子供給層よりも障壁が低く、
    前記ソース電極及び前記ドレイン電極間の前記電子供給層上方にゲート電極を形成することを特徴とする化合物半導体装置の製造方法。
  5. 前記ソース電極及び前記ドレイン電極を、前記第１の凹部及び前記第２の凹部に対して、前記ゲート電極側の端部が当該ゲート電極側に偏倚する非対称位置に形成することを特徴とする請求項４に記載の化合物半導体装置の製造方法。
  6. 前記化合物半導体層を、前記第１の凹部内及び前記第２の凹部内に含まれる転位数の方が、前記ゲート電極近傍に含まれる転位数よりも大きくなるように形成することを特徴とする請求項４又は５に記載の化合物半導体装置の製造方法。
  7. 前記化合物半導体層を、その形成温度を漸増させて形成することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
  8. 前記電子供給層の上面と前記化合物半導体層の下面との間に、前記上面及び前記下面と接触するように絶縁膜を形成することを特徴とする請求項４〜７のいずれか１項に記載の化合物半導体装置の製造方法。
  9. 前記絶縁膜を、有機金属気相成長法により、前記電子供給層の形成時のIn-situで形成することを特徴とする請求項８に記載の化合物半導体装置の製造方法。
JP2009230878A 2009-10-02 2009-10-02 化合物半導体装置及びその製造方法 Expired - Fee Related JP5609055B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009230878A JP5609055B2 (ja) 2009-10-02 2009-10-02 化合物半導体装置及びその製造方法
US12/895,970 US8941146B2 (en) 2009-10-02 2010-10-01 Compound semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009230878A JP5609055B2 (ja) 2009-10-02 2009-10-02 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011082217A JP2011082217A (ja) 2011-04-21
JP5609055B2 true JP5609055B2 (ja) 2014-10-22

Family

ID=43822526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009230878A Expired - Fee Related JP5609055B2 (ja) 2009-10-02 2009-10-02 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8941146B2 (ja)
JP (1) JP5609055B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
US9660043B2 (en) * 2012-06-04 2017-05-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
JP5892868B2 (ja) * 2012-06-08 2016-03-23 日立オートモティブシステムズ株式会社 電動パワーステアリング装置、電力変換装置
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
DE112014003175B4 (de) * 2013-07-08 2020-12-03 Efficient Power Conversion Corporation Verfahren zur Herstellung einer selbstausrichtenden Isolation in Galliumnitrid-Komponenten und integrierten Schaltungen
CN103928311A (zh) * 2014-05-08 2014-07-16 西安电子科技大学 Hemt器件的欧姆接触电极制作方法
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
JP2017527988A (ja) * 2014-08-13 2017-09-21 インテル・コーポレーション 自己整合ゲートラストｉｉｉ−ｎトランジスタ
EP3195364A4 (en) 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
WO2016048328A1 (en) 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
KR102333752B1 (ko) 2014-11-18 2021-12-01 인텔 코포레이션 n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들
WO2016099509A1 (en) 2014-12-18 2016-06-23 Intel Corporation N-channel gallium nitride transistors
US9580304B2 (en) 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
EP3298628A4 (en) 2015-05-19 2019-05-22 INTEL Corporation SEMICONDUCTOR COMPONENTS WITH INCREASED DOTED CRYSTALLINE STRUCTURES
TWI664726B (zh) * 2017-05-31 2019-07-01 財團法人工業技術研究院 歐姆接觸結構及具有此歐姆接觸結構之半導體元件
US12125888B2 (en) 2017-09-29 2024-10-22 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
KR102123592B1 (ko) * 2018-10-11 2020-06-16 국방과학연구소 Hemt 소자 및 이의 제조 방법
WO2021212368A1 (zh) * 2020-04-22 2021-10-28 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法
CN117832260B (zh) * 2024-01-12 2024-08-27 上海新微半导体有限公司 一种漏极结构及制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910013568A (ko) * 1989-12-31 1991-08-08 김광호 화합물 반도체 장치 및 그 제조방법
JPH05102192A (ja) * 1991-10-09 1993-04-23 Nikko Kyodo Co Ltd 電界効果トランジスタ
JP2001102565A (ja) 1999-09-28 2001-04-13 Toshiba Corp 半導体装置及びその製造方法
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
JP2006190991A (ja) * 2004-12-09 2006-07-20 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP5313457B2 (ja) 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5208439B2 (ja) * 2007-04-03 2013-06-12 新日本無線株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
US20110079822A1 (en) 2011-04-07
US8941146B2 (en) 2015-01-27
JP2011082217A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
JP6035007B2 (ja) Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103035683B (zh) 化合物半导体器件及其制造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP5966301B2 (ja) 化合物半導体装置及びその製造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
JP2011082216A (ja) 化合物半導体装置及びその製造方法
JP2014072379A (ja) 化合物半導体装置及びその製造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
WO2008035403A1 (fr) Transistor à effet de champ
JP2012119636A (ja) 化合物半導体装置及びその製造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
JP2014017423A (ja) 化合物半導体装置及びその製造方法
JP2014072388A (ja) 化合物半導体装置及びその製造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
JP2007329483A (ja) エンハンスモード電界効果デバイスおよびその製造方法
US20150021665A1 (en) Transistor having back-barrier layer and method of making the same
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP6524888B2 (ja) 化合物半導体装置及びその製造方法
JP2014053489A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees