JP5601430B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP5601430B2 JP5601430B2 JP2014061659A JP2014061659A JP5601430B2 JP 5601430 B2 JP5601430 B2 JP 5601430B2 JP 2014061659 A JP2014061659 A JP 2014061659A JP 2014061659 A JP2014061659 A JP 2014061659A JP 5601430 B2 JP5601430 B2 JP 5601430B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- land
- surface side
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 397
- 239000010410 layer Substances 0.000 claims description 251
- 230000017525 heat dissipation Effects 0.000 claims description 89
- 238000010438 heat treatment Methods 0.000 claims description 89
- 229910000679 solder Inorganic materials 0.000 claims description 61
- 229920005989 resin Polymers 0.000 claims description 42
- 239000011347 resin Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 39
- 230000005855 radiation Effects 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 20
- 238000007689 inspection Methods 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 12
- 239000012792 core layer Substances 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 9
- 239000000470 constituent Substances 0.000 claims description 8
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 10
- 238000000465 moulding Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 3
- 239000004519 grease Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
発熱素子は、一面側ランドへ電気的に接合するための接合面(301)を有し、一面側ランドは、発熱素子が電気的に接合されるための被接合面(231)を有し、被接合面は、少なくとも接合面における基板の板厚方向への全投影領域に存在し、全投影領域にて接合面と被接合面とを互いを直接接合する導電性接合材(23a)を有する電子装置であって、さらに以下の特徴を有する。
発熱素子を基準として、発熱素子における基板の板面方向の平面サイズからさらに基板の板厚(t)分、発熱素子全周において外側へ拡大した領域を放熱寄与領域(Z)としたときに、
他面側基板絶縁層が放熱寄与領域にて他面側内層配線と他面側ランドとの間に介在して他面側内層配線と他面側ランドとを電気的に絶縁するとともに、他面側内層配線の少なくとも一部および他面側ランドの少なくとも一部がともに放熱寄与領域にて発熱素子における基板の板面方向の面積よりも総面積の大きいことで熱拡散層対を構成することにより、基板の他面側にて、他面側内層配線、他面側ランド、および、他面側基板絶縁層による熱拡散絶縁部(40a)が構成されていることを特徴とする。
本発明の第1実施形態にかかる電子装置S1について、図1を参照して述べる。なお、図1では、本電子装置S1を熱伝導性接合材50を介して、外部の放熱部材60に接続した状態を示している。この電子装置S1は、たとえば自動車に搭載される電子装置等に適用される。
本発明の第2実施形態にかかる電子装置S2について、図2を参照して述べる。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
本発明の第3実施形態にかかる電子装置S3について、図3を参照して述べる。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
本発明の第4実施形態にかかる電子装置S4について、図4を参照して述べる。図4に示されるように、本実施形態は、基板10の一面11および当該一面11に搭載されている部品をモールド樹脂70で封止するとともに、基板10の他面12はモールド樹脂70より露出するハーフモールド構造のものである。
本発明の第5実施形態にかかる電子装置S5について、図5を参照して述べる。図5に示されるように、本実施形態の電子装置S5自身は、上記第3実施形態に示した電子装置S3と同様である。本実施形態では、この電子装置S5を、熱伝導性接合材50を介して外部の放熱部材60に接続した状態を提供する。
本発明の第6実施形態にかかる電子装置S6について、図6を参照して述べる。図6(b)に示されるように、本電子装置S6は、上記第4実施形態の電子装置S4(図4参照)に対して、ソルダーレジスト膜80を付加し、基板10の一部がたわんで変形したところが相違するものであり、この相違点を中心に述べることとする。
本発明の第7実施形態にかかる電子装置S7について、図7、図8を参照して述べる。図7、図8に示されるように、本電子装置S7は、上記第6実施形態の電子装置S6(図6参照)に対して、さらに、他面側電極24の表面に部分的にソルダーレジスト膜81を形成したものである。
本発明の第8実施形態にかかる電子装置S8について、図9を参照して述べる。本実施形態の電子装置S8も、大きくは、基板10と、基板10の一面11に搭載された発熱素子30と、基板10に設けられ、発熱素子30に発生する熱を基板10の他面12側に放熱する導電性の放熱経路40と、を備えて構成されている。
本発明の第9実施形態にかかる電子装置S9について、図10を参照して述べる。本実施形態は、上記第8実施形態を一部変形したものであり、本実施形態もその変形部分を中心に述べることとする。
本発明の第10実施形態にかかる電子装置S10について、図11を参照して、主として上記第8実施形態との相違点を述べる。図11に示されるように、本実施形態は、上記図6のものと同様、ハーフモールド構造を前提としたものである。
本発明の第11実施形態にかかる電子装置S11について、図12を参照して、上記第8実施形態との相違点を中心に述べる。
本発明の第12実施形態にかかる電子装置S12について、図13を参照して述べる。
本実施形態では、上記各実施形態の構成において、さらに、一面側絶縁層21、コア20、他面側絶縁層22の各層における物性や構成等の関係について述べる。
本発明の第14実施形態にかかる電子装置について図15を参照して述べる。上記各実施形態では、基板10の一面11に発熱素子30が1個設けられたものであったが、複数個であってもよい。
なお、上記各実施形態では、基板10は、一面側絶縁層21、コア20、他面側絶縁層22が順次積層された3層構成のものであったが、たとえば、4層以上の基板10であってもよい。たとえば、コア20から基板10の一面11側に2層の絶縁層が積層され、コア20から基板10の他面12側に2層の絶縁層が積層された場合、5層構成の基板となる。
11 基板の一面
12 基板の他面
22 他面側絶縁層
23 一面側ランドとしての一面側電極
23a 導電性接合材
23b 一面側配線
24 他面側ランドとしての他面側電極
24a 他面側配線
26 放熱経路の終端としての他面側内層配線
30 発熱素子
31 他の素子としての制御素子
32 他の素子としての受動素子
40 放熱経路
40a 熱拡散絶縁部
60 外部の放熱部材
Claims (23)
- 一面(11)と他面(12)とが表裏の関係にある電気絶縁性の基板(10)と、
前記基板の一面に搭載された発熱素子(30)と、
前記基板の一面にて前記発熱素子とともに搭載された他の素子(31、32)と、
前記基板の一面に設けられた一面側配線(23b)と、
前記基板の一面に設けられ、前記一面側配線とともにパターニングされた導電性の一面側ランド(23)と、
前記基板の他面に設けられた他面側配線(24a)と、
前記基板の他面に設けられ、前記他面側配線とともにパターニングされ、回路構成導体から電気的に独立した導電性の他面側ランド(24)と、
を備え、
前記発熱素子は、前記一面側ランドへ電気的に接合するための接合面(301)を有し、
前記一面側ランドは、前記発熱素子が電気的に接合されるための被接合面(231)を有し、
前記被接合面は、少なくとも前記接合面における前記基板の板厚方向への全投影領域に存在し、
前記全投影領域にて前記接合面と前記被接合面とを互いを直接接合する導電性接合材(23a)を有する電子装置であって、
前記基板の他面側は、前記基板の板面方向の全体に設けられた電気絶縁性を有する前記基板の一部としての他面側基板絶縁層(22)により構成されており、
前記一面側ランドおよび前記導電性接合材を始端とし、前記基板の一面側から前記他面側基板絶縁層へ連続して延びるように設けられ、前記発熱素子に発生する熱を前記基板の他面側に放熱する導電性の放熱経路(40)を備え、
前記放熱経路の終端は、前記基板の内部に設けられた導電性の他面側内層配線(26)にて構成されており、
前記発熱素子を基準として、前記発熱素子における前記基板の板面方向の平面サイズからさらに前記基板の板厚(t)分、前記発熱素子全周において外側へ拡大した領域を放熱寄与領域(Z)としたときに、
前記他面側基板絶縁層が前記放熱寄与領域にて前記他面側内層配線と前記他面側ランドとの間に介在して前記他面側内層配線と前記他面側ランドとを電気的に絶縁するとともに、前記他面側内層配線の少なくとも一部および前記他面側ランドの少なくとも一部がともに前記放熱寄与領域にて前記発熱素子における前記基板の板面方向の面積よりも総面積の大きいことで熱拡散層対を構成することにより、前記基板の他面側にて、前記他面側内層配線、前記他面側ランド、および、前記他面側基板絶縁層による熱拡散絶縁部(40a)が構成され、
前記基板は樹脂よりなり、
前記基板の一面側には、前記発熱素子、前記他の素子、前記一面側配線および前記基板の一面を封止するモールド樹脂(70)が設けられており、
前記基板の他面は、前記モールド樹脂より露出しており、
前記基板の他面には、前記熱拡散絶縁部を構成する他面側ランドの少なくとも一部を露出させつつ、前記他面側配線を被覆して保護するソルダーレジスト膜(80)が設けられており、
前記熱拡散絶縁部を構成する前記他面側ランドは、前記他面側配線とこれを被覆する前記ソルダーレジスト膜との合計厚さよりも薄いものであって、
前記基板のうち前記放熱寄与領域に相当する部位は、前記基板の一面が凹み且つ前記基板の他面が凸となるようにたわむことにより、当該部位の中央部側がその周辺部側に比べて突出していることを特徴とする電子装置。 - 前記他面側ランドは、外部の放熱部材(60)と接続されるものであることを特徴とする請求項1に記載の電子装置。
- 前記放熱経路は、前記基板の板面方向に延び前記基板の一面側にて前記基板内部に位置する一面側内層配線(25)と、
前記基板の厚さ方向に延びて前記一面側内層配線と前記他面側内層配線との間を接続するブラインドビア(28)と、を有するものであることを特徴とする請求項1または2に記載の電子装置。 - 前記放熱経路は、さらに、前記基板の厚さ方向に延びて前記一面側ランドと前記一面側内層配線との間を接続するレーザビア(27)、を有するものであり、
前記基板の板面方向において前記レーザビアは、前記ブラインドビアとは重ならずに外れた位置にあることを特徴とする請求項3に記載の電子装置。 - 前記一面側内層配線は、その少なくとも一部が前記放熱寄与領域にて前記発熱素子における前記基板の板面方向の面積よりも総面積の大きい熱拡散層を構成していることを特徴とする請求項3または4に記載の電子装置。
- 前記一面側ランドと前記一面側内層配線とは、前記基板の板面方向の寸法が同等のものであり、
前記他面側内層配線および前記他面側ランドにおけるそれぞれの前記基板の板面方向の寸法は、前記一面側ランドおよび前記一面側内層配線におけるそれぞれの前記基板の板面方向の寸法よりも大きいことを特徴とする請求項3または4に記載の電子装置。 - 前記他面側ランドにおける前記基板の板面方向の寸法は、前記他面側内層配線おける前記基板の板面方向の寸法よりも大きいことを特徴とする請求項6に記載の電子装置。
- 前記基板は樹脂よりなり、
前記基板の一面側には、前記発熱素子、前記他の素子、前記一面側配線および前記基板の一面を封止するモールド樹脂(70)が設けられており、
前記基板の他面は、前記モールド樹脂より露出しており、
前記基板の他面には、前記他面側配線を被覆して保護するソルダーレジスト膜(80)が設けられており、
このソルダーレジスト膜は、前記他面側ランドは露出させつつ前記他面側ランドの周辺部を被覆するように、前記他面側ランドの周囲に配置されており、
前記ソルダーレジスト膜のうち前記他面側ランドの周辺部を被覆する被覆部(80a)は、前記他面側ランドの周囲の前記基板の他面に位置する部位よりも薄いものとされていることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。 - 一面(11)と他面(12)とが表裏の関係にある電気絶縁性の基板(10)と、
前記基板の一面に搭載された発熱素子(30)と、
前記基板の一面にて前記発熱素子とともに搭載された他の素子(31、32)と、
前記基板の一面に設けられた一面側配線(23b)と、
前記基板の一面に設けられ、前記一面側配線とともにパターニングされた導電性の一面側ランド(23)と、
前記基板の他面に設けられた他面側配線(24a)と、
前記基板の他面に設けられ、前記他面側配線とともにパターニングされ、回路構成導体から電気的に独立した導電性の他面側ランド(24)と、
を備え、
前記発熱素子は、前記一面側ランドへ電気的に接合するための接合面(301)を有し、
前記一面側ランドは、前記発熱素子が電気的に接合されるための被接合面(231)を有し、
前記被接合面は、少なくとも前記接合面における前記基板の板厚方向への全投影領域に存在し、
前記全投影領域にて前記接合面と前記被接合面とを互いを直接接合する導電性接合材(23a)を有する電子装置であって、
前記基板の他面側は、前記基板の板面方向の全体に設けられた電気絶縁性を有する前記基板の一部としての他面側基板絶縁層(22)により構成されており、
前記一面側ランドおよび前記導電性接合材を始端とし、前記基板の一面側から前記他面側基板絶縁層へ連続して延びるように設けられ、前記発熱素子に発生する熱を前記基板の他面側に放熱する導電性の放熱経路(40)を備え、
前記放熱経路の終端は、前記基板の内部に設けられた導電性の他面側内層配線(26)にて構成されており、
前記発熱素子を基準として、前記発熱素子における前記基板の板面方向の平面サイズからさらに前記基板の板厚(t)分、前記発熱素子全周において外側へ拡大した領域を放熱寄与領域(Z)としたときに、
前記他面側基板絶縁層が前記放熱寄与領域にて前記他面側内層配線と前記他面側ランドとの間に介在して前記他面側内層配線と前記他面側ランドとを電気的に絶縁するとともに、前記他面側内層配線の少なくとも一部および前記他面側ランドの少なくとも一部がともに前記放熱寄与領域にて前記発熱素子における前記基板の板面方向の面積よりも総面積の大きいことで熱拡散層対を構成することにより、前記基板の他面側にて、前記他面側内層配線、前記他面側ランド、および、前記他面側基板絶縁層による熱拡散絶縁部(40a)が構成され、
前記基板は樹脂よりなり、
前記基板の一面側には、前記発熱素子、前記他の素子、前記一面側配線および前記基板の一面を封止するモールド樹脂(70)が設けられており、
前記基板の他面は、前記モールド樹脂より露出しており、
前記基板の他面には、前記他面側配線を被覆して保護するソルダーレジスト膜(80)が設けられており、
このソルダーレジスト膜は、前記他面側ランドは露出させつつ前記他面側ランドの周辺部を被覆するように、前記他面側ランドの周囲に配置されており、
前記ソルダーレジスト膜のうち前記他面側ランドの周辺部を被覆する被覆部(80a)は、前記他面側ランドの周囲の前記基板の他面に位置する部位よりも薄いものとされていることを特徴とする電子装置。 - 前記熱拡散絶縁部を構成する他面側ランドは、前記他面側配線とこれを被覆する前記ソルダーレジスト膜との合計厚さよりも薄いものであって、
前記基板のうち前記放熱寄与領域に相当する部位は、前記基板の一面が凹み且つ前記基板の他面が凸となるようにたわむことにより、当該部位の中央部側がその周辺部側に比べて突出していることを特徴とする請求項8または9に記載の電子装置。 - 前記ソルダーレジスト膜のうち前記被覆部と前記他面側ランドの周囲の前記基板の他面に位置する部位との間の部位は、テーパ状をなすように厚さが変化していることを特徴とする請求項8ないし10のいずれか1つに記載の電子装置。
- 前記ソルダーレジスト膜は、前記他面側配線を被覆しつつ前記他面側ランドの周囲から前記被覆部まで連続して配置されていることを特徴とする請求項8ないし11のいずれか1つに記載の電子装置。
- 前記基板の他面には、前記基板の他面を被覆して保護するソルダーレジスト膜(80)が設けられており、
このソルダーレジスト膜は、前記他面側ランドは露出させつつ、前記他面側ランドの全周囲にて前記他面側ランドとは離間して配置されていることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。 - 前記他面側ランドは、前記他面側配線よりも厚いものとされていることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
- 前記基板の他面には、前記基板の他面を被覆して保護するソルダーレジスト膜(80)が設けられており、
このソルダーレジスト膜は、前記他面側ランドは露出させつつ、前記他面側ランドの周囲にて前記他面側配線を被覆しており、
前記他面側ランドは、前記他面側配線とこれを被覆する前記ソルダーレジスト膜との合計厚さよりも厚いものとされていることを特徴とする請求項14に記載の電子装置。 - 前記基板は樹脂よりなり、
前記基板の一面側には、前記発熱素子、前記他の素子、前記一面側配線および前記基板の一面を封止するモールド樹脂(70)が設けられており、
前記基板の他面は、前記モールド樹脂より露出していることを特徴とする請求項13に記載の電子装置。 - 前記熱拡散絶縁部を構成する他面側ランドは、前記他面側配線とこれを被覆する前記ソルダーレジスト膜との合計厚さよりも薄いものであって、
前記基板のうち前記放熱寄与領域に相当する部位は、前記基板の一面が凹み且つ前記基板の他面が凸となるようにたわむことにより、当該部位の中央部側がその周辺部側に比べて突出していることを特徴とする請求項16に記載の電子装置。 - 前記他面側ランドは、前記基板における前記他面側ランド以外のすべての導電性要素に対して電気的に独立したものであることを特徴とする請求項1ないし17のいずれか1つに記載の電子装置。
- 前記基板には、前記放熱経路を前記基板の一面に引き出す第1の検査配線(100)と、前記他面側ランドを前記基板の一面に引き出す第2の検査配線(200)と、が設けられていることを特徴とする請求項1ないし18のいずれか1つに記載の電子装置。
- 前記基板には、前記放熱経路を前記基板の他面に引き出す検査配線(300)が設けられていることを特徴とする請求項1ないし18のいずれか1つに記載の電子装置。
- 前記基板は、前記基板の内部に位置するコア層(20)と、前記コア層よりも前記基板の一面側に積層され前記基板の一面を構成する一面側基板絶縁層(21)と、を備えるとともに、前記コア層よりも前記基板の他面側に前記他面側基板絶縁層が積層されてなるものであり、
前記一面側基板絶縁層および前記他面側基板絶縁層の熱伝導率は、前記コア層の熱伝導率と同等以上の大きさとされていることを特徴とする請求項1ないし20のいずれか1つに記載の電子装置。 - 前記他面側基板絶縁層の熱伝導率は、前記一面側基板絶縁層の熱伝導率よりも大きいことを特徴とする請求項21に記載の電子装置。
- 前記基板は、前記基板の内部に位置するコア層(20)と、前記コア層よりも前記基板の一面側に積層され前記基板の一面を構成する一面側基板絶縁層(21)と、を備えるとともに、前記コア層よりも前記基板の他面側に前記他面側基板絶縁層が積層されてなるものであり、
前記一面側基板絶縁層は、前記他面側基板絶縁層よりも厚いことを特徴とする請求項1ないし20のいずれか1つに記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061659A JP5601430B2 (ja) | 2012-09-25 | 2014-03-25 | 電子装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012211024 | 2012-09-25 | ||
JP2012211024 | 2012-09-25 | ||
JP2014061659A JP5601430B2 (ja) | 2012-09-25 | 2014-03-25 | 電子装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013196807A Division JP5942951B2 (ja) | 2012-09-25 | 2013-09-24 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014131081A JP2014131081A (ja) | 2014-07-10 |
JP5601430B2 true JP5601430B2 (ja) | 2014-10-08 |
Family
ID=51409133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014061659A Expired - Fee Related JP5601430B2 (ja) | 2012-09-25 | 2014-03-25 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5601430B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6945513B2 (ja) | 2018-09-20 | 2021-10-06 | 日立Astemo株式会社 | 電子制御装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153679A (ja) * | 1995-11-30 | 1997-06-10 | Kyocera Corp | 積層ガラスセラミック回路基板 |
JPH10256429A (ja) * | 1997-03-07 | 1998-09-25 | Toshiba Corp | 半導体パッケージ |
JP5515586B2 (ja) * | 2009-10-05 | 2014-06-11 | 株式会社デンソー | 配線基板およびその製造方法 |
JP2011091152A (ja) * | 2009-10-21 | 2011-05-06 | Daikin Industries Ltd | パワーモジュール |
JP5077324B2 (ja) * | 2009-10-26 | 2012-11-21 | 株式会社デンソー | 配線基板 |
-
2014
- 2014-03-25 JP JP2014061659A patent/JP5601430B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014131081A (ja) | 2014-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5942951B2 (ja) | 電子装置 | |
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JP5469270B1 (ja) | 電子機器 | |
JP6618549B2 (ja) | 半導体装置 | |
JP2010157663A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP6406354B2 (ja) | インダクタ部品 | |
TW201206267A (en) | Multilayer printed circuit board using flexible interconnect structure, and method of making same | |
JPWO2020071493A1 (ja) | モジュール | |
JP5601430B2 (ja) | 電子装置 | |
CN103779290A (zh) | 连接基板及层叠封装结构 | |
JP5884611B2 (ja) | 電子装置 | |
JP6391430B2 (ja) | 電子制御装置およびその製造方法 | |
JP6806520B2 (ja) | 半導体装置および配線基板の設計方法 | |
WO2014181509A1 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP2011077164A (ja) | 半導体発光装置 | |
JP6707419B2 (ja) | 回路モジュール及び回路モジュールの製造方法 | |
JP2011003818A (ja) | モールドパッケージ | |
WO2020162614A1 (ja) | モジュール | |
JP6908278B2 (ja) | 半導体装置および電子機器 | |
JP6075470B2 (ja) | 半導体装置およびその製造方法 | |
US12089346B2 (en) | Die package structure and method for fabricating the same | |
JP2014220429A (ja) | 多層基板およびこれを用いた電子装置 | |
TWI491329B (zh) | 電路板模組 | |
JP2012199283A (ja) | 半導体装置 | |
JP4353131B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5601430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |