JP5592478B2 - 不揮発性記憶装置及びメモリコントローラ - Google Patents
不揮発性記憶装置及びメモリコントローラ Download PDFInfo
- Publication number
- JP5592478B2 JP5592478B2 JP2012506784A JP2012506784A JP5592478B2 JP 5592478 B2 JP5592478 B2 JP 5592478B2 JP 2012506784 A JP2012506784 A JP 2012506784A JP 2012506784 A JP2012506784 A JP 2012506784A JP 5592478 B2 JP5592478 B2 JP 5592478B2
- Authority
- JP
- Japan
- Prior art keywords
- copy
- block
- error correction
- data
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 127
- 238000012937 correction Methods 0.000 claims description 103
- 238000012545 processing Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 21
- 238000007726 management method Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本発明は、フラッシュメモリ等の不揮発性メモリを制御するメモリコントローラ、及び該メモリコントローラを備える不揮発性記憶装置に関し、特に、不揮発性半導体メモリを用いた不揮発性記憶装置のデータの書き込み方法に関する。
音楽コンテンツや映像コンテンツなどのデジタルデータを記録する媒体の一種である半導体メモリカードは、その記憶素子にフラッシュメモリなどの不揮発性半導体メモリを使用している。
電気的に消去可能な不揮発性半導体メモリの一種であるNAND型のフラッシュメモリにおいて、データの書き込みを行う場合に、記録済みの領域に新たなデータの上書きを行うことができず、データが消去済の状態の領域に書き込みを行わなければならない。
そのため、ブロック内の途中の一部領域に対して、データの書き換えを行う場合には、消去済みのブロックに対して新たなデータを書き込み、書き換え対象となっているページを除いたブロック内の全データをその消去済みブロックにコピーするブロック書き換え処理が行われる。
上記のように不揮発性メモリのブロックの一部に対してデータの書き換えが発生した場合に、高速に書き換え処理を行うとともに、データの信頼性を確保する技術が開示されている(例えば、特許文献1)。
具体的には、非書き換えデータの旧ブロックから新ブロックへのコピー処理を、誤り訂正を行わないチップコピーで行い、そのブロックに対してチップコピーが発生した回数を記録しておく。そして、回数がある一定回数に達すると、非書き換えデータの旧ブロックから新ブロックへのコピー処理を、誤り訂正を行う通常コピーで行う。
しかしながら、上述のコピー処理に掛かる時間は、通常コピーと、チップコピーとで異なり、データ書き込みの処理時間にばらつきが発生する。このため、不揮発性メモリに対してデータの書き込み及び読み出しを行うアクセス装置において、音声や動画などのコンテンツデータのリアルタイム書き込みを実施するときに、書き込み時間にばらつきが発生する場合や書き込み時間が長い場合でも、リアルタイム書き込みを実施できるように、アクセス装置に搭載するバッファ容量を増加させる必要があり、コストが増大する。
本発明の目的は、不揮発性記憶装置にデータの書き込みを行う場合に、データの信頼性を保ちつつ、アクセス装置からのデータ書き込みの処理時間を均一にすることにより、アクセス装置に搭載するバッファ容量を削減させてコストを低下させることができる不揮発性記憶装置及びメモリコントローラを提供することである。
本発明の一局面に従う不揮発性記憶装置は、書き込み単位である複数のページを含む、消去単位である複数のブロックから構成される不揮発性メモリと、前記不揮発性メモリに対してデータの書き込み及び読み出しを行うメモリコントローラとを備え、前記不揮発性メモリは、各ブロックに対してデータをコピーする方式を決定するためのコピーモードを各ブロックに関連付けて格納可能なコピーモード格納領域を含み、前記メモリコントローラは、前記不揮発性メモリに対するデータの書き込み動作及び読み出し動作を制御するアクセス制御部と、前記不揮発性メモリに記憶されているデータの誤り訂正を行う誤り訂正制御部とを備え、前記コピーモードは、第1のコピーモードから第NのコピーモードまでのN種類(Nは2以上の自然数)のコピーモードを含み、前記第1〜第Nのコピーモードの各々は、前記誤り訂正制御部による誤り訂正を行った後にデータをコピーする第1のコピー方式と、前記誤り訂正制御部による誤り訂正を行わずにデータをコピーする第2のコピー方式とのいずれか一方をページ毎に規定し、前記ページの各々は、前記第1〜第Nのコピーモードのうち一つ以上のコピーモードにおいて前記第1のコピー方式に対応付けられ、他のコピーモードにおいて前記第2のコピー方式に対応づけられており、前記アクセス制御部は、コピー元ブロック内のページに格納されるデータをコピー先ブロックのページへコピーする際、前記コピーモード格納領域に格納されているコピーモードに従い、前記第1のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行った後に、前記コピー先ブロックのページへコピーし、前記第2のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行わずに、前記コピー先ブロックのページへコピーし、前記コピー先ブロックに関連付けられたコピーモードを、前記コピー元ブロックのコピーモードと異なるコピーモードに変更する。
上記の構成によって、不揮発性記憶装置にデータの書き込みを行う場合に、データの信頼性を保ちつつ、アクセス装置からのデータ書き込みの処理時間を均一にすることにより、アクセス装置に搭載するバッファ容量を削減させてコストを低下させることができる。
以下に、本発明の一実施の形態の不揮発性メモリシステムについて、図面を参照しながら説明する。
図1は、本発明の一実施の形態の不揮発性メモリシステムの構成を示すブロック図である。図1に示す不揮発性メモリシステムは、不揮発性記憶システムの一例であり、アクセス装置101と、不揮発性メモリ装置102とを有する。不揮発性メモリ装置102は、アクセス装置101と通信可能であり、アクセス装置101からの指示によりデータの書き込み及び読み出しを行う。不揮発性メモリ装置102は、例えば、半導体メモリカードであり、不揮発性記憶装置の一例である。アクセス装置101は、不揮発性メモリ装置102に対してデータの書き込み及び読み出しを行うホスト機器であり、例えば、デジタルカメラ、携帯電話、ビデオレコーダ、コンピュータ等が該当する。
不揮発性メモリ装置102は、メモリコントローラ103と、不揮発性メモリ104とを有する。メモリコントローラ103は、アクセス装置101からのコマンドを受信して不揮発性メモリ104に対するデータの書き込み及び読み出しを制御する半導体回路である。不揮発性メモリ104は、電源無しにデータの保持が可能なフラッシュメモリである。
メモリコントローラ103は、ホストインターフェース105と、論理/物理変換テーブル106と、空きブロック管理テーブル107と、アクセス制御部108と、誤り訂正制御部109とを有する。
ホストインターフェース105は、アクセス装置101との間でコマンドやデータをやりとりする。論理/物理変換テーブル106は、アクセス装置101が指定する論理アドレスを不揮発性メモリ104内の物理アドレスに変換するテーブルであり、不揮発性メモリ104の物理ブロックに格納されるデータの論理アドレスと物理アドレスとの対応情報を格納する。空きブロック管理テーブル107は、不揮発性メモリ104内の物理ブロックの使用状況を管理するテーブルである。
アクセス制御部108は、不揮発性メモリ104に対するデータの書き込み及び読み出しを制御する半導体回路である。誤り訂正制御部109は、不揮発性メモリ104のデータの誤り訂正を実施する半導体回路である。なお、アクセス制御部108及び誤り訂正制御部109の構成は、上記の専用回路に特に限定されず、所定のメモリに記憶される所定のソフトウェアをメモリコントローラ103内のCPU(Central Processing Unit)で実行することにより、アクセス制御部108及び誤り訂正制御部109の機能を実現するようにしてもよい。
不揮発性メモリ104は、データの消去単位となる物理ブロックを複数有する多値NAND型フラッシュメモリであり、コンテンツデータやファイルシステムデータなどのホストデータが格納される。
図2は、不揮発性メモリ104の内部構造の一例を説明するための模式図である。不揮発性メモリ104は、例えば、PB0からPB1023までの1024個の物理ブロックで構成されている。物理ブロックは、不揮発性メモリ104の消去単位であり、例えば、一物理ブロックあたりの容量は512KB(キロバイト)である。
図3は、1つの物理ブロックの内部構造を説明するための模式図である。物理ブロックPBは、例えば、PP0からPP127までの128個の物理ページから構成されている。物理ページは、不揮発性メモリ104における書き込みの最小単位である。書き込みを行う際は、番号の小さい物理ページから順番に書き込む。一物理ページあたりの容量は、例えば、データ格納用の4KBと、管理情報格納用の128Bとを加算した値である。
図4は、論理/物理変換テーブル106の構成の一例を示す図である。論理/物理変換とは、アクセス装置101が指定した論理アドレスから得られる論理ブロック(LB)の論理アドレスを、不揮発性メモリ104の物理ブロック(PB)の物理アドレスに変換する処理である。
論理/物理変換テーブル106は、上記の論理/物理変換を行うために、ホストデータが書き込まれている物理ブロックの物理アドレスと、論理ブロックの論理アドレスとを対応づけて記憶するテーブルである。論理ブロックに対して、ホストデータが書き込まれている物理ブロックが存在しない場合は、当該論理ブロックの論理アドレスに対する物理アドレスとして、未割り当てを示す値を設定する。
図5は、空きブロック管理テーブル107の構成の一例を示す図である。空きブロック管理テーブル107は、各物理ブロックについて、ホストデータが書き込まれているブロックとして使用されている使用中ブロックであるか、もしくは使用されていない空きブロックであるかを示すテーブルである。
図中の「物理ブロック」の欄には、物理ブロックの物理アドレス(PB0〜PB1023)が格納され、「状態」の欄に、「使用中」、又は、「空き」が格納され、使用中とは、ホストデータが書き込まれているブロックとして使用されていることを示しており、空きとは、使用されていない空きブロックであることを示している。アクセス制御部108は、書き込みを行う際は、空きブロック管理テーブル107を参照し、空きとなっている物理ブロックの物理アドレスを取得して、該物理ブロックへ書き込みを行う。
図6は、各物理ブロックの物理ページのデータ構造の一例を説明するための模式図である。物理ページPP0は、ホストデータを格納するための4KBのデータ領域と、管理情報を格納するための128Bの冗長領域とから構成される。冗長領域には、データ領域に対するECC(誤り訂正コード)と、ページコピーを行う際のモードを決定するためのコピーモードと、ページアドレス等のその他の情報と、冗長領域に対するECC(誤り訂正コード)とが格納され、冗長領域内のコピーモード格納領域CAに、各物理ブロックのデータをコピーする方式を決定するためのコピーモードを格納する。コピーモードとしては例えば、「0」又は「1」が設定される。このように、不揮発性メモリ104は、各物理ブロックに対してデータをコピーする方式を決定するためのコピーモードを各ブロックに関連付けて格納可能なコピーモード格納領域CAを含む。
物理ページPP1〜127は、ホストデータを格納するための4KBのデータ領域と、管理情報を格納するための128Bの冗長領域とから構成される。冗長領域には、データ領域に対するECC(誤り訂正コード)と、ページアドレス等のその他の情報と、冗長領域に対するECC(誤り訂正コード)とが格納される。
なお、コピーモードが格納される物理ページは、上記の例に特に限定されず、他の物理ページにコピーモードを格納するコピーモード格納領域を設けたり、すべての物理ページにコピーモードを格納するコピーモード格納領域を設けたりする等の種々の変更が可能である。
[ホストデータの書き込み処理]
図7は、アクセス装置101が不揮発性メモリ装置102へ書き込みコマンド、書き込み論理アドレス、及び書き込みデータを送信した時の、不揮発性メモリ装置102の書き込み動作の一例を説明するためのフローチャートである。以下、図7に示すフローチャートと、図8〜図11を用いて、本実施の形態において、コピー元ブロックからコピー先ブロックへデータをコピーすることによって、アクセス装置101からのホストデータ(書き込みデータ)を書き込む処理について説明する。
図7は、アクセス装置101が不揮発性メモリ装置102へ書き込みコマンド、書き込み論理アドレス、及び書き込みデータを送信した時の、不揮発性メモリ装置102の書き込み動作の一例を説明するためのフローチャートである。以下、図7に示すフローチャートと、図8〜図11を用いて、本実施の形態において、コピー元ブロックからコピー先ブロックへデータをコピーすることによって、アクセス装置101からのホストデータ(書き込みデータ)を書き込む処理について説明する。
最初に、メモリコントローラ103のホストインターフェース105は、アクセス装置101から書き込みコマンドを受信するとともに、アクセス装置101が指定した書き込み論理アドレス及び書き込みデータを取得し、書き込み論理アドレス等をアクセス制御部108へ通知する(S701)。
次に、アクセス制御部108は、書き込み論理アドレスを論理ブロック単位の論理アドレスに変換して書き込みを開始する論理ブロックの論理アドレスを取得し、論理/物理変換テーブル106を参照して、該論理ブロックに対応する物理ブロック(以下、旧ブロック)の物理アドレスを取得するともに、空きブロック管理テーブル107を参照して、空きとなっている物理ブロック(以下、新ブロック)の物理アドレスを取得し、書き込み用物理ブロックを取得する(S702)。
次に、アクセス制御部108は、コピー先ブロックとなる新ブロックの消去を行う(S703)。次に、アクセス制御部108は、コピー元ブロックとなる旧ブロックの物理ページPP0のコピーモード格納領域CAからコピーモードを読み出して取得する(S704)。
図8は、物理ブロックの先頭物理ページからコピーモードを読み出す処理の一例を説明する模式図である。図8に示すように、旧ブロックは、上段の非書き換え物理ページと、中段の書き換え物理ページと、下段の非書き換え物理ページとを含む。ここで、図8〜図11は、旧ブロックの上段の非書き換え物理ページ及び下段の非書き換え物理ページのデータが、これらの物理ページに対応する新ブロックの物理ページにコピーされ、旧ブロックの中段の書き換え物理ページに対応する新ブロックの物理ページにアクセス装置101からのホストデータが書き込まれる書き込み処理を示している。この書き込み処理において、アクセス制御部108は、図8に示すように、旧ブロックの先頭物理ページPP0のコピーモード格納領域CAからコピーモード「0」を読み出して取得する。
次に、アクセス制御部108は、書き込みデータの直前までの非書き換えデータを、読み出したコピーモードに応じたコピー方式で旧ブロックから新ブロックへコピーする(S705)。
図9は、物理ブロックの最初の非書き換えデータをコピーする書き込み前物理ページコピー処理の一例を説明する模式図である。図9に示すように、アクセス制御部108は、読み出したコピーモードに応じたコピー方式で、書き込みデータの直前までの非書き換えデータを、旧ブロックの上段の非書き換え物理ページから新ブロックの上段の物理ページへコピーするとともに、読み出したコピーモードが「0」の場合は、新ブロックの物理ページPP0におけるコピーモード格納領域CAのコピーモードを「1」に更新し、読み出したコピーモードが「1」の場合は、新ブロックの物理ページPP0におけるコピーモード格納領域CAのコピーモードを「0」に更新する。
続いて、アクセス制御部108は、書き込みデータを新ブロックのデータ領域へ書き込む(S706)。図10は、物理ブロックの新データの書き込み処理の一例を説明する模式図である。図10に示すように、アクセス制御部108は、アクセス装置101からのホストデータ(書き込みデータ)を、旧ブロックの中段の書き換え物理ページに対応する新ブロックの中段の物理ページへ書き込む。
続いて、アクセス制御部108は、図11に示すように、書き込みデータの直後から物理ブロックの終端までの非書き換えデータを、読み出したコピーモードに応じたコピー方式で旧ブロックから新ブロックへコピーする(S707)。
図11は、物理ブロックの次の非書き換えデータをコピーする書き込み後物理ページコピー処理の一例を説明する模式図である。図11に示すように、アクセス制御部108は、読み出したコピーモードに応じたコピー方式で、書き込みデータの直後から物理ブロックの終端までの非書き換えデータを、旧ブロックの下段の非書き換え物理ページから新ブロックの下段の物理ページへコピーする。
最後に、アクセス制御部108は、書き込み論理アドレスに対応している物理ブロックに新ブロックの物理アドレスを設定することにより論理/物理変換テーブル106を更新し、旧ブロックを「空き」とし、新ブロックを「使用中」とすることにより空きブロック管理テーブル107を更新し、更新した論理/物理変換テーブル106と空きブロック管理テーブル107とを不揮発性メモリ104の管理データ格納領域へ書き込む(S708)。
以上の処理により、本実施の形態では、コピーモードに応じたコピー方式で旧ブロックから新ブロックへデータをコピーしながら、アクセス装置101が送信した書き込みデータを、不揮発性メモリ104へ書き込むことができる。
以下、上述した図7に示されるフローチャートにおいて実施される旧ブロックから新ブロックへのコピー処理(S705、S707)について、詳細に記述する。本実施の形態では、上記のコピー処理において、コピーするデータに対して誤り訂正を実施する通常コピーと、コピーするデータに対して誤り訂正を実施しないチップコピーとを、旧ブロックの物理ページPP0から読み出したコピーモードに応じて使い分ける。
[通常コピー]
以下に、通常コピーの手順を説明する。最初に、アクセス制御部108は、不揮発性メモリ104の旧ブロックから1物理ページ分のデータを読み出し、誤り訂正制御部109に出力する。次に、誤り訂正制御部109は、読み出した1物理ページ分のデータの冗長領域からデータ領域のECC(誤り訂正コード)を取得し、データ領域の誤り訂正を実施し、誤り訂正後のデータをアクセス制御部108に出力する。最後に、アクセス制御部108は、不揮発性メモリ104の新ブロックへ誤り訂正後の1物理ページ分のデータを書き込む。以上の処理が通常コピーである。通常コピーは、誤り訂正が行われるコピー方式であるため、データの信頼性が確保されている。
以下に、通常コピーの手順を説明する。最初に、アクセス制御部108は、不揮発性メモリ104の旧ブロックから1物理ページ分のデータを読み出し、誤り訂正制御部109に出力する。次に、誤り訂正制御部109は、読み出した1物理ページ分のデータの冗長領域からデータ領域のECC(誤り訂正コード)を取得し、データ領域の誤り訂正を実施し、誤り訂正後のデータをアクセス制御部108に出力する。最後に、アクセス制御部108は、不揮発性メモリ104の新ブロックへ誤り訂正後の1物理ページ分のデータを書き込む。以上の処理が通常コピーである。通常コピーは、誤り訂正が行われるコピー方式であるため、データの信頼性が確保されている。
[チップコピー]
以下、チップコピーの手順を説明する。最初に、アクセス制御部108は、チップコピーによるコピー処理を指令するコマンドとして、不揮発性メモリ104に1物理ページ分のデータのコピー命令を送信する。最後に、不揮発性メモリ104は、その内部で、旧ブロックの物理ページに格納されているデータを、新ブロックの物理ページにコピーする。以上の処理がチップコピーである。チップコピーは、誤り訂正を行わないコピー方式であることに加え、不揮発性メモリ104とメモリコントローラ103との間のデータ転送が行われないため、通常コピーより高速である。
以下、チップコピーの手順を説明する。最初に、アクセス制御部108は、チップコピーによるコピー処理を指令するコマンドとして、不揮発性メモリ104に1物理ページ分のデータのコピー命令を送信する。最後に、不揮発性メモリ104は、その内部で、旧ブロックの物理ページに格納されているデータを、新ブロックの物理ページにコピーする。以上の処理がチップコピーである。チップコピーは、誤り訂正を行わないコピー方式であることに加え、不揮発性メモリ104とメモリコントローラ103との間のデータ転送が行われないため、通常コピーより高速である。
[コピー方式の使い分け]
以下、コピーモードに応じた通常コピーとチップコピーとの使い分け方法について説明する。図12は、上述した旧ブロックから新ブロックのコピー処理において、旧ブロックの物理ページPP0から読み出したコピーモードが「0」の場合の、通常コピーを行う物理ページとチップコピーを行う物理ページとの使い分けの一例を示す図である。本図においては、物理ページ番号が偶数の物理ページに対して通常コピーを適用し、物理ページ番号が奇数の物理ページに対してはチップコピーを適用している。
以下、コピーモードに応じた通常コピーとチップコピーとの使い分け方法について説明する。図12は、上述した旧ブロックから新ブロックのコピー処理において、旧ブロックの物理ページPP0から読み出したコピーモードが「0」の場合の、通常コピーを行う物理ページとチップコピーを行う物理ページとの使い分けの一例を示す図である。本図においては、物理ページ番号が偶数の物理ページに対して通常コピーを適用し、物理ページ番号が奇数の物理ページに対してはチップコピーを適用している。
図13は、上述した旧ブロックから新ブロックのコピー処理において、旧ブロックの物理ページPP0から読み出したコピーモードが「1」の場合の、通常コピーを行う物理ページとチップコピーを行う物理ページとの使い分けの一例を示す図である。本図においては、物理ページ番号が奇数の物理ページに対して通常コピーを適用し、物理ページ番号が偶数の物理ページに対してはチップコピーを適用している。
以上が、コピーモードに応じた通常コピーとチップコピーとの使い分け方法である。このように、本実施の形態では、コピーモードの値がいずれであっても、通常コピーの回数とチップコピーの回数が均等になるため、書き込み時間のばらつきの発生を防止する効果が得られる。また、いずれのデータも、旧ブロックから新ブロックへのコピーを2回実施することにより、1回の誤り訂正が行われるため、データの信頼性も維持されている。
また、本実施の形態において使用している偶数ページと奇数ページとで通常コピーとチップコピーとを使い分ける方式は、物理ブロック内のいずれの物理ページが書き換え物理ページであっても、通常コピーとチップコピーとの回数が均等になるため、データの書き換えを行う場合に、消去済みの物理ブロックに対して新たなデータを書き込み、書き換え対象となっているページを除いた物理ブロック内の全データをその消去済みブロックにコピーするときに、書き込み時間のばらつきを低減することができる。
なお、本実施の形態について、上記のように説明したが、本発明は、本実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を行うことができる。例えば、以下のような場合も、本発明に含まれる。
(1)本実施の形態において、コピーモードは、不揮発性メモリ104の各ブロックの物理ページPP0の冗長領域に格納される方式としたが、不揮発性メモリ104内の他の領域に格納しても、各ブロックにコピーモードを関連付けることが可能であれば、本実施の形態と同様の構成を実現でき、同様の効果を得ることができる。
(2)本実施の形態において、通常コピーは、不揮発性メモリ104の旧ブロックから1物理ページ分のデータを読み出し、誤り訂正を実施した後、不揮発性メモリ104の新ブロックへ1物理ページ分のデータを書き込む方式としたが、処理対象が1物理ページではなく、複数物理ページであっても、本実施の形態と同様の構成を実現でき、同様の効果を得ることができる。
(3)本実施の形態において、チップコピーは、不揮発性メモリ104にコピー命令を送信しているが、必ずしもコピー命令を使用する必要はなく、誤り訂正を実施せずにコピーする方法であれば、本実施の形態と同様の構成を実現でき、同様の効果を得ることができる。
(4)本実施の形態において、コピーモードは「0」又は「1」の2種類としたが、より多くのコピーモード、例えば、第1のコピーモードから第NのコピーモードまでのN種類(Nは2以上の自然数)のコピーモードを用いてもよい。この場合、第1〜第Nのコピーモードの各々は、誤り訂正制御部109による誤り訂正を行った後にデータをコピーする第1のコピー方式である通常コピーと、誤り訂正制御部109による誤り訂正を行わずにデータをコピーする第2のコピー方式であるチップコピーとのいずれか一方を物理ページ毎に規定し、物理ページの各々は、第1〜第Nのコピーモードのうち一つ以上のコピーモードにおいて第1のコピー方式に対応付けられ、他のコピーモードにおいて第2のコピー方式に対応づけられる。
上記のように、第1のコピーモードから第NのコピーモードまでのN種類のコピーモードを使用する場合であっても、各コピーモードにおける誤り訂正を実施する物理ページ数が均等であれば、本実施の形態と同様の構成を実現でき、同様の効果を得ることができる。
例えば、コピーモードとして、0〜3までの4種類を使用する場合の通常コピーとチップコピーの使い分け方法を図14に示す。図14に示す例では、コピーモード0〜コピーモード4の4種類のコピーモードが予め設定され、コピーモードとして、コピーモード格納領域に「0」、「1」、「2」、「3」のうちいずれかのデータが格納される。
まず、コピーモードが「0」の場合、物理ページPP0、PP4、…に対して通常コピーが実施され、他の物理ページPP1〜PP3、PP5〜PP7、…に対してチップコピーが実施され、これらのコピー処理後、コピーモード格納領域のコピーモードが「1」に変更される。
上記と同様に、コピーモードが「1」の場合、物理ページPP1、PP5、…に対して通常コピーが実施され、他の物理ページに対してチップコピーが実施され、これらのコピー処理後、コピーモード格納領域のコピーモードが「2」に変更され、コピーモードが「2」の場合、物理ページPP2、PP6、…に対して通常コピーが実施され、他の物理ページに対してチップコピーが実施され、これらのコピー処理後、コピーモード格納領域のコピーモードが「3」に変更され、コピーモードが「3」の場合、物理ページPP3、PP7、…に対して通常コピーが実施され、他の物理ページに対してチップコピーが実施され、これらのコピー処理後、コピーモード格納領域のコピーモードが「0」に変更され、以降、上記の処理が繰り返される。
上記の例では、コピーモード0〜コピーモード4が実行されると、各物理ページでは通常コピーが1回、チップコピーが3回行われることとなる。この結果、各物理ページでは、コピーモード0〜コピーモード4を実行することにより、通常コピーによるコピー処理が必ず1回実行され、他のコピー処理は高速なチップコピーによるコピー処理が実行されるので、データの信頼性を保ちながら、各コピーモードの処理時間を短縮することができる。
なお、上記の例では、各コピーモードにおいて、通常コピーを行う物理ページも、上記の例に特に限定されず、各コピーモードにおいて、通常コピーを行う物理ページの数が同数であれば、通常コピーを行う物理ページを変更してもよい。例えば、図14に示す例において、物理ページPP1に対して、コピーモード0とコピーモード1のコピー方式を入れ替える等の種々の変更が可能である。
また、4種類のコピーモードではなく、8種類又は16種類のコピーモードを設定し、8回又は16回のコピー処理のうち通常コピーを1回のみ行ったり、2回以上の複数回の通常コピーを行ったりするようにしてもよい。
また、物理ページの各々を、通常コピーによるコピー回数が同一になるように第1〜第Nのコピーモードにおいて通常コピーに対応付けるようにしてもよい。この場合、各コピーモードにおいて通常コピーを行う物理ページの数が同数でない場合でも、各コピーモードにおける最大通常コピー回数と最小通常コピー回数との差が、所定値以下、例えば、最大通常コピー回数の20%以下、好ましくは10%以下、より好ましくは5%以下であれば、データ書き込みの処理時間をほぼ均一化することができるので、上記と同様の効果を得ることができる。
(5)本実施の形態において、所定のコピーモードにおいて誤り訂正を実施する物理ページは、他の全てのコピーモードにおいて誤り訂正を実施しない方式としたが、第1〜第Nのコピーモードのうちの複数のコピーモードで誤り訂正を実施してもよい。特に、誤り発生率が高い物理ページが存在する場合は、複数のコピーモードで当該物理ページの誤り訂正を実施する方式の方が、データの破損を防ぐことができ、高い信頼性を得られるため、効果的である。
例えば、図14に示す例では、4種類のコピーモードによる4回のコピー処理のうち通常コピーを1回のみ行ったが、4回のコピー処理のうち通常コピーを2回又は3回行うようにしてもよく、物理ページPP0に対して、コピーモード2を通常コピーに変更する等の種々の変更が可能である。
(6)本実施の形態において、偶数ページと奇数ページとで通常コピーとチップコピーとを使い分ける方式を使用したが、均等に通常コピーとチップコピーとを実施する方式であれば、本実施の形態と同様の構成を実現でき、同様の効果を得ることができる。
上記の実施の形態から本発明について要約すると、以下のようになる。即ち、本発明に係る不揮発性記憶装置は、書き込み単位である複数のページを含む、消去単位である複数のブロックから構成される不揮発性メモリと、前記不揮発性メモリに対してデータの書き込み及び読み出しを行うメモリコントローラとを備え、前記不揮発性メモリは、各ブロックに対してデータをコピーする方式を決定するためのコピーモードを各ブロックに関連付けて格納可能なコピーモード格納領域を含み、前記メモリコントローラは、前記不揮発性メモリに対するデータの書き込み動作及び読み出し動作を制御するアクセス制御部と、前記不揮発性メモリに記憶されているデータの誤り訂正を行う誤り訂正制御部とを備え、前記コピーモードは、第1のコピーモードから第NのコピーモードまでのN種類(Nは2以上の自然数)のコピーモードを含み、前記第1〜第Nのコピーモードの各々は、前記誤り訂正制御部による誤り訂正を行った後にデータをコピーする第1のコピー方式と、前記誤り訂正制御部による誤り訂正を行わずにデータをコピーする第2のコピー方式とのいずれか一方をページ毎に規定し、前記ページの各々は、前記第1〜第Nのコピーモードのうち一つ以上のコピーモードにおいて前記第1のコピー方式に対応付けられ、他のコピーモードにおいて前記第2のコピー方式に対応づけられており、前記アクセス制御部は、コピー元ブロック内のページに格納されるデータをコピー先ブロックのページへコピーする際、前記コピーモード格納領域に格納されているコピーモードに従い、前記第1のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行った後に、前記コピー先ブロックのページへコピーし、前記第2のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行わずに、前記コピー先ブロックのページへコピーし、前記コピー先ブロックに関連付けられたコピーモードを、前記コピー元ブロックのコピーモードと異なるコピーモードに変更する。
本発明に係るメモリコントローラは、不揮発性メモリに対してデータの書き込み及び読み出しを行うメモリコントローラであって、前記不揮発性メモリは、各ブロックに対してデータをコピーする方式を決定するためのコピーモードを各ブロックに関連付けて格納可能なコピーモード格納領域を含み、前記メモリコントローラは、前記不揮発性メモリに対するデータの書き込み動作及び読み出し動作を制御するアクセス制御部と、前記不揮発性メモリに記憶されているデータの誤り訂正を行う誤り訂正制御部とを備え、前記コピーモードは、第1のコピーモードから第NのコピーモードまでのN種類(Nは2以上の自然数)のコピーモードを含み、前記第1〜第Nのコピーモードの各々は、前記誤り訂正制御部による誤り訂正を行った後にデータをコピーする第1のコピー方式と、前記誤り訂正制御部による誤り訂正を行わずにデータをコピーする第2のコピー方式とのいずれか一方をページ毎に規定し、前記ページの各々は、前記第1〜第Nのコピーモードのうち一つ以上のコピーモードにおいて前記第1のコピー方式に対応付けられ、他のコピーモードにおいて前記第2のコピー方式に対応づけられており、前記アクセス制御部は、コピー元ブロック内のページに格納されるデータをコピー先ブロックのページへコピーする際、前記コピーモード格納領域に格納されているコピーモードに従い、前記第1のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行った後に、前記コピー先ブロックのページへコピーし、前記第2のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行わずに、前記コピー先ブロックのページへコピーし、前記コピー先ブロックに関連付けられたコピーモードを、前記コピー元ブロックのコピーモードと異なるコピーモードに変更する。
上記の構成により、コピー元ブロック内のページに格納されるデータをコピー先ブロックのページへコピーする際、コピーモード格納領域に格納されているコピーモードに従い、第1のコピー方式に対応付けられているページに格納されるデータを、誤り訂正制御部による誤り訂正を行った後に、コピー先ブロックのページへコピーし、第2のコピー方式に対応付けられているページに格納されるデータを、誤り訂正制御部による誤り訂正を行わずに、コピー先ブロックのページへコピーし、コピー先ブロックに関連付けられたコピーモードを、コピー元ブロックのコピーモードと異なるコピーモードに変更しているので、不揮発性記憶装置へのデータの書き込みにおいて、前回コピー時とは異なるコピーモードに切替え、コピーモードに応じて第1のコピー方式によるコピー処理又は第2のコピー方式によるコピー処理を行うことができる。
このとき、各ページは、第1〜第Nのコピーモードのうち一つ以上のコピーモードにおいて誤り訂正を行う第1のコピー方式に対応付けられているので、第1〜第Nのコピーモードを順次実行する間に、すべてのページのデータに対して1回以上の誤り訂正が実行されることとなり、不揮発性記憶装置にデータの書き込みを行う場合に、データの信頼性を保つことができる。また、各コピーモードは、誤り訂正を行う第1のコピー方式と、誤り訂正を行わない第2のコピー方式とが組み合わされているので、各コピーモードにおけるデータ書き込みの処理時間を均一化することができる。
この結果、不揮発性記憶装置にデータの書き込みを行う場合に、データの信頼性を保ちつつ、アクセス装置からのデータ書き込みの処理時間を均一にすることにより、アクセス装置に搭載するバッファ容量を削減させてコストを低下させることができる。
前記コピーモード格納領域として、前記ブロックの各々は、当該ブロックに含まれる複数のページのうちいずれか1つ以上に当該ブロックに関連するコピーモードを格納可能な領域を含むことが好ましい。
この場合、各ブロックの複数のページのうちいずれか1つ以上に、当該ブロックに関連するコピーモードを格納可能なコピーモード格納領域が含まれているので、ブロック毎にコピーモード格納領域から当該ブロックのコピーモードを読み出し、このコピーモードに応じて、第1のコピー方式に対応付けられているページに格納されるデータを、誤り訂正制御部による誤り訂正を行った後に、コピー先ブロックのページへコピーし、第2のコピー方式に対応付けられているページに格納されるデータを、誤り訂正制御部による誤り訂正を行わずに、コピー先ブロックのページへコピーすることができる。
前記アクセス制御部は、前記第2のコピー方式によるコピー処理を行う際に、前記不揮発性メモリに対して前記第2のコピー方式によるコピー処理を指令するコマンドを送信し、前記不揮発性メモリ内で前記第2のコピー方式によるコピー処理を実行させることが好ましい。
この場合、アクセス制御部は、不揮発性メモリに対して第2のコピー方式によるコピー処理を指令するコマンドの送信のみを行い、不揮発性メモリ内で第2のコピー方式によるコピー処理を実行させているので、誤り訂正を行わないことに加え、不揮発性メモリとメモリコントローラとの間のデータ転送が行われないため、第2のコピー方式によるコピー処理を高速に実行することができ、各コピーモードの処理時間を短縮することができる。
前記ページの各々は、前記第1〜第Nのコピーモードのいずれか1つのコピーモードのみにおいて前記第1のコピー方式に対応付けられていることが好ましい。
この場合、各ページでは、第1〜第Nのコピーモードにおいて第1のコピー方式によるコピー処理が1回のみ実行され、他のコピー処理は高速な第2のコピー方式によるコピー処理が実行されるので、データの信頼性を保ちながら、各コピーモードの処理時間を短縮することができる。
前記ページの各々は、前記第1〜第Nのコピーモードにおいて均等に前記第1のコピー方式に対応付けられていることが好ましい。
この場合、各ページが、第1〜第Nのコピーモードにおいて均等に第1のコピー方式に対応付けられているので、各コピーモードの処理時間を均一化することができる。
前記ページの各々は、前記第1のコピー方式によるコピー回数が同一になるように前記第1〜第Nのコピーモードにおいて前記第1のコピー方式に対応付けられていることが好ましい。
この場合、各ページが、第1のコピー方式によるコピー回数が同一になるように第1〜第Nのコピーモードにおいて第1のコピー方式に対応付けられているので、各コピーモードの処理時間を同一にすることができる。
前記コピーモード格納領域として、前記ブロックの各々は、当該ブロックに含まれる複数のページのうち最初のページに当該ブロックに関連するコピーモードを格納可能な領域を含むことが好ましい。
この場合、各ブロックの最初のページに当該ブロックに関連するコピーモードを格納可能なコピーモード格納領域が含まれているので、最初のページのコピーモード格納領域から当該ブロックのコピーモードを読み出すだけで、他のページのコピー方式を決定することができ、処理時間を短縮することができる。
前記アクセス制御部は、前記不揮発性記憶装置と通信可能に構成されたアクセス装置から書き込みコマンドを受信したとき、書き込みデータが書き込まれるページ以外のページに対して、前記コピーモード格納領域に格納されているコピーモードに従い、前記第1のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行った後に、前記コピー先ブロックのページへコピーし、前記第2のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行わずに、前記コピー先ブロックのページへコピーし、前記コピー先ブロックに関連付けられたコピーモードを、前記コピー元ブロックのコピーモードの次のコピーモードに変更することが好ましい。
この場合、アクセス装置から書き込みコマンドを受信したとき、書き込みデータが書き込まれるページ以外のページに対して、コピーモードに応じて第1のコピー方式によるコピー処理又は第2のコピー方式によるコピー処理を実行し、コピー先ブロックに関連付けられたコピーモードを、コピー元ブロックのコピーモードの次のコピーモードに変更しているので、データを書き込むために、ブロック単位でデータを消去した後、書き込みデータが書き込まれるページ以外のページのデータをコピーするときに、データの信頼性を保ちつつ、アクセス装置からのデータ書き込みの処理時間を均一にすることができる。
本発明は、不揮発性記憶装置にデータの書き込みを行う場合に、データの信頼性を保ちつつ、アクセス装置からのデータ書き込みの処理時間を均一にすることにより、アクセス装置に搭載するバッファ容量を削減させてコストを低下させることができるので、不揮発性メモリを用いた不揮発性記憶装置のデータの書き込みに好適に適用可能である。
Claims (9)
- 書き込み単位である複数のページを含む、消去単位である複数のブロックから構成される不揮発性メモリと、
前記不揮発性メモリに対してデータの書き込み及び読み出しを行うメモリコントローラとを備え、
前記不揮発性メモリは、各ブロックに対してデータをコピーする方式を決定するためのコピーモードを各ブロックに関連付けて格納可能なコピーモード格納領域を含み、
前記メモリコントローラは、
前記不揮発性メモリに対するデータの書き込み動作及び読み出し動作を制御するアクセス制御部と、
前記不揮発性メモリに記憶されているデータの誤り訂正を行う誤り訂正制御部とを備え、
前記コピーモードは、第1のコピーモードから第NのコピーモードまでのN種類(Nは2以上の自然数)のコピーモードを含み、
前記第1〜第Nのコピーモードの各々は、前記誤り訂正制御部による誤り訂正を行った後にデータをコピーする第1のコピー方式と、前記誤り訂正制御部による誤り訂正を行わずにデータをコピーする第2のコピー方式とのいずれか一方をページ毎に規定し、
前記ページの各々は、前記第1〜第Nのコピーモードのうち一つ以上のコピーモードにおいて前記第1のコピー方式に対応付けられ、他のコピーモードにおいて前記第2のコピー方式に対応づけられており、
前記アクセス制御部は、コピー元ブロック内のページに格納されるデータをコピー先ブロックのページへコピーする際、前記コピーモード格納領域に格納されているコピーモードに従い、前記第1のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行った後に、前記コピー先ブロックのページへコピーし、前記第2のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行わずに、前記コピー先ブロックのページへコピーし、前記コピー先ブロックに関連付けられたコピーモードを、前記コピー元ブロックのコピーモードと異なるコピーモードに変更することを特徴とする不揮発性記憶装置。 - 前記コピーモード格納領域として、前記ブロックの各々は、当該ブロックに含まれる複数のページのうちいずれか1つ以上に当該ブロックに関連するコピーモードを格納可能な領域を含むことを特徴とする請求項1記載の不揮発性記憶装置。
- 前記アクセス制御部は、前記第2のコピー方式によるコピー処理を行う際に、前記不揮発性メモリに対して前記第2のコピー方式によるコピー処理を指令するコマンドを送信し、前記不揮発性メモリ内で前記第2のコピー方式によるコピー処理を実行させることを特徴とする請求項1又は2に記載の不揮発性記憶装置。
- 前記ページの各々は、前記第1〜第Nのコピーモードのいずれか1つのコピーモードのみにおいて前記第1のコピー方式に対応付けられていることを特徴とする請求項1〜3のいずれか1項に記載の不揮発性記憶装置。
- 前記ページの各々は、前記第1〜第Nのコピーモードにおいて均等に前記第1のコピー方式に対応付けられていることを特徴とする請求項1〜4のいずれか1項に記載の不揮発性記憶装置。
- 前記ページの各々は、前記第1のコピー方式によるコピー回数が同一になるように前記第1〜第Nのコピーモードにおいて前記第1のコピー方式に対応付けられていることを特徴とする請求項1〜5のいずれか1項に記載の不揮発性記憶装置。
- 前記コピーモード格納領域として、前記ブロックの各々は、当該ブロックに含まれる複数のページのうち最初のページに当該ブロックに関連するコピーモードを格納可能な領域を含むことを特徴とする請求項1〜6のいずれか1項に記載の不揮発性記憶装置。
- 前記アクセス制御部は、前記不揮発性記憶装置と通信可能に構成されたアクセス装置から書き込みコマンドを受信したとき、書き込みデータが書き込まれるページ以外のページに対して、前記コピーモード格納領域に格納されているコピーモードに従い、前記第1のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行った後に、前記コピー先ブロックのページへコピーし、前記第2のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行わずに、前記コピー先ブロックのページへコピーし、前記コピー先ブロックに関連付けられたコピーモードを、前記コピー元ブロックのコピーモードの次のコピーモードに変更することを特徴とする請求項1〜7のいずれか1項に記載の不揮発性記憶装置。
- 不揮発性メモリに対してデータの書き込み及び読み出しを行うメモリコントローラであって、
前記不揮発性メモリは、各ブロックに対してデータをコピーする方式を決定するためのコピーモードを各ブロックに関連付けて格納可能なコピーモード格納領域を含み、
前記メモリコントローラは、
前記不揮発性メモリに対するデータの書き込み動作及び読み出し動作を制御するアクセス制御部と、
前記不揮発性メモリに記憶されているデータの誤り訂正を行う誤り訂正制御部とを備え、
前記コピーモードは、第1のコピーモードから第NのコピーモードまでのN種類(Nは2以上の自然数)のコピーモードを含み、
前記第1〜第Nのコピーモードの各々は、前記誤り訂正制御部による誤り訂正を行った後にデータをコピーする第1のコピー方式と、前記誤り訂正制御部による誤り訂正を行わずにデータをコピーする第2のコピー方式とのいずれか一方をページ毎に規定し、
前記ページの各々は、前記第1〜第Nのコピーモードのうち一つ以上のコピーモードにおいて前記第1のコピー方式に対応付けられ、他のコピーモードにおいて前記第2のコピー方式に対応づけられており、
前記アクセス制御部は、コピー元ブロック内のページに格納されるデータをコピー先ブロックのページへコピーする際、前記コピーモード格納領域に格納されているコピーモードに従い、前記第1のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行った後に、前記コピー先ブロックのページへコピーし、前記第2のコピー方式に対応付けられているページに格納されるデータを、前記誤り訂正制御部による誤り訂正を行わずに、前記コピー先ブロックのページへコピーし、前記コピー先ブロックに関連付けられたコピーモードを、前記コピー元ブロックのコピーモードと異なるコピーモードに変更することを特徴とするメモリコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012506784A JP5592478B2 (ja) | 2010-03-26 | 2011-02-02 | 不揮発性記憶装置及びメモリコントローラ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010072008 | 2010-03-26 | ||
JP2010072008 | 2010-03-26 | ||
JP2012506784A JP5592478B2 (ja) | 2010-03-26 | 2011-02-02 | 不揮発性記憶装置及びメモリコントローラ |
PCT/JP2011/000563 WO2011118114A1 (ja) | 2010-03-26 | 2011-02-02 | 不揮発性記憶装置及びメモリコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011118114A1 JPWO2011118114A1 (ja) | 2013-07-04 |
JP5592478B2 true JP5592478B2 (ja) | 2014-09-17 |
Family
ID=44672696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012506784A Active JP5592478B2 (ja) | 2010-03-26 | 2011-02-02 | 不揮発性記憶装置及びメモリコントローラ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8819332B2 (ja) |
JP (1) | JP5592478B2 (ja) |
CN (1) | CN102473141B (ja) |
WO (1) | WO2011118114A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI533316B (zh) * | 2013-03-18 | 2016-05-11 | 慧榮科技股份有限公司 | 錯誤修正方法以及記憶體裝置 |
GB201315397D0 (en) * | 2013-08-29 | 2013-10-16 | Quixant Plc | Memory controller and memory access method |
US9529668B2 (en) * | 2014-09-26 | 2016-12-27 | Intel Corporation | Method and system for using NAND page buffers to improve the transfer buffer utilization of a solid state drive |
KR102636039B1 (ko) | 2016-05-12 | 2024-02-14 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 및 카피백 방법 |
KR102609473B1 (ko) * | 2016-06-17 | 2023-12-04 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102745459B1 (ko) * | 2018-12-18 | 2024-12-20 | 에스케이하이닉스 주식회사 | 스마트 카 시스템 |
CN111506450B (zh) * | 2019-01-31 | 2024-01-02 | 伊姆西Ip控股有限责任公司 | 用于数据处理的方法、设备和计算机程序产品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005078378A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | データ記憶装置及び不揮発性メモリに対するデータ書き込み方法 |
JP2008009614A (ja) * | 2006-06-28 | 2008-01-17 | Tdk Corp | メモリコントローラ、メモリシステム及びメモリ制御方法 |
JP2009503726A (ja) * | 2005-08-02 | 2009-01-29 | サンディスク コーポレイション | 状況依存メモリ性能 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001297038A (ja) | 2000-04-11 | 2001-10-26 | Toshiba Corp | データ記憶装置および記録媒体並びに記録媒体制御方法 |
JP4237648B2 (ja) | 2004-01-30 | 2009-03-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4504138B2 (ja) | 2004-09-03 | 2010-07-14 | 株式会社東芝 | 記憶システム及びそのデータコピー方法 |
US7958430B1 (en) * | 2005-06-20 | 2011-06-07 | Cypress Semiconductor Corporation | Flash memory device and method |
CN101281788A (zh) * | 2007-04-06 | 2008-10-08 | 群联电子股份有限公司 | 闪存系统及其控制方法 |
US8276043B2 (en) * | 2008-03-01 | 2012-09-25 | Kabushiki Kaisha Toshiba | Memory system |
-
2011
- 2011-02-02 CN CN201180003104.2A patent/CN102473141B/zh active Active
- 2011-02-02 US US13/390,418 patent/US8819332B2/en active Active
- 2011-02-02 WO PCT/JP2011/000563 patent/WO2011118114A1/ja active Application Filing
- 2011-02-02 JP JP2012506784A patent/JP5592478B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005078378A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | データ記憶装置及び不揮発性メモリに対するデータ書き込み方法 |
JP2009503726A (ja) * | 2005-08-02 | 2009-01-29 | サンディスク コーポレイション | 状況依存メモリ性能 |
JP2008009614A (ja) * | 2006-06-28 | 2008-01-17 | Tdk Corp | メモリコントローラ、メモリシステム及びメモリ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US8819332B2 (en) | 2014-08-26 |
JPWO2011118114A1 (ja) | 2013-07-04 |
WO2011118114A1 (ja) | 2011-09-29 |
US20120151166A1 (en) | 2012-06-14 |
CN102473141B (zh) | 2015-08-05 |
CN102473141A (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101888009B1 (ko) | 저장 장치 | |
US8621139B2 (en) | Data writing method for writing data into block of multi-level cell NAND flash memory by skipping a portion of upper page addresses and storage system and controller using the same | |
JP5612514B2 (ja) | 不揮発性メモリコントローラ及び不揮発性記憶装置 | |
JP6112595B2 (ja) | メモリシステムにおける消去管理 | |
US10347349B2 (en) | Method and device for fail-safe erase of flash memory | |
JP5592478B2 (ja) | 不揮発性記憶装置及びメモリコントローラ | |
US20150193340A1 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
JPWO2007000862A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
JP4866117B2 (ja) | 不揮発性記憶装置、そのデータ書き込み方法、不揮発性記憶システム及びメモリコントローラ | |
JP4866107B2 (ja) | 不揮発性記憶装置及びその書き込み判定方法 | |
JP5300496B2 (ja) | 半導体記憶装置、ホスト機器及び半導体記憶システム | |
JP2009037317A (ja) | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム | |
JP5592293B2 (ja) | 不揮発性記憶装置、アクセス装置及び不揮発性記憶システム | |
US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
JPWO2007105688A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
JP2005078378A (ja) | データ記憶装置及び不揮発性メモリに対するデータ書き込み方法 | |
JP4513786B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
US9830077B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
JP2012037971A (ja) | メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法 | |
JP4818453B1 (ja) | 電子機器およびデータ読み出し方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2006244017A (ja) | データコピー方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140731 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5592478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |