JP5589729B2 - 圧電素子発電回路 - Google Patents

Description

本発明は、圧電素子発電回路に関し、特に、圧電素子による電気エネルギーをより有効に利用することが可能な圧電素子発電回路に関するものである。

図３は、圧電素子によって発生する電気エネルギーを利用する従来の圧電素子発電回路の構成例である。この圧電素子発電回路は、振動や圧力などの力が加わると電圧が発生する圧電素子１０１と、圧電素子１０１からの出力電圧（交流電圧）を全波整流する整流回路１０２と、整流回路１０２に接続され、整流回路１０２から出力される直流電圧により充電されるコンデンサＣと、整流回路１０２に接続されるリミッタ（ツェナーダイオード）Ｚｄと、コンデンサＣに接続される基準電圧設定部１０３とで構成される。

整流回路１０２は、４つのダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を組み合わせて構成されるブリッジ型の全波整流回路である。圧電素子１０１は、端子ＰＺ１、ＰＺ２で整流回路１０２に接続される。また、コンデンサＣは、整流回路１０２に接続され、整流回路１０２から出力される直流電圧により、圧電素子１０１から発生される電気エネルギーを電荷として蓄積する。

また、整流回路１０２には、降伏電圧特性が２０ＶのリミッタＺｄが接続される。圧電素子１０１によって発生する電気エネルギーが大きい場合には、リミッタＺｄによりグランドへいたるバイパス電流を発生させ、基準電圧設定部（回路）１０３に過度な電圧がかかることを抑制する。

基準電圧設定部１０３は、例えば降圧スイッチング・レギュレータ（コンバータ）であり、コンデンサＣに所定量の充電がなされると、出力側に電力を供給すると同時に所定の電圧に安定化するものである。

このような、圧電素子による電気エネルギーを供給する回路に関する技術が、例えば、特許文献１に記載されている。

特開２０１０−１７２１１１号公報

現在、圧電素子を用いて発電を行う圧電素子発電回路については、電力供給効率をより高め、圧電素子による電気エネルギーをより有効に利用することが求められている。

本発明は、前述した問題点に鑑みてなされたもので、その目的は、圧電素子による電気エネルギーをより有効に利用することが可能な圧電素子発電回路を提供することである。

前述した目的を達成するための、本発明は、圧力が加わると電圧を発生する圧電素子と、前記圧電素子により発生される電圧を整流回路により整流し、整流した電圧をコンデンサに蓄電し、前記コンデンサの蓄電量が所定の値に達すると基準電圧設定部を介して前記コンデンサの電力を出力する圧電素子発電部と、出力された前記コンデンサからの電力を蓄電する大容量蓄電部とを備え、
複数の前記圧電素子発電部の整流回路が、前記圧電素子に対して並列に接続され、複数の前記圧電素子発電部に対して、前記出力される電力が１箇所にまとめられ、前記大容量蓄電部に蓄電されることを特徴とする圧電素子発電回路である。

複数の前記圧電素子発電部の整流回路には、共通の前記コンデンサが接続されることが望ましい。

また、前記共通のコンデンサからの電力をいずれかの前記圧電素子発電部に対応する前記基準電圧設定部を介して出力し、前記大容量蓄電部に蓄電することも望ましい。

整流回路を、圧電素子に対して並列に接続することにより、コンデンサへの電力供給量を増やすことができ、高効率で蓄電することが可能となる。また、圧電素子による発電ピーク時において、リミッタからグランドへリークさせる電流を減らし、エネルギーロスを減らすことが可能となる。
加えて、複数の整流回路より接続するコンデンサを共通のものとすることにより、部品の品質ばらつき等によって蓄電量が所定値に達するタイミングがずれることがなく、動作タイミングのずれによるエネルギーロスを低減することができる。また、基準電圧設定部を一本化することにより、部品点数を減らすことができ、電気抵抗に伴うエネルギーロスを低減して高効率で大容量蓄電部に蓄電することが可能となる。

本発明により、圧電素子による電気エネルギーをより有効に利用することが可能な圧電素子発電回路を提供することができる。

本発明の第１の実施の形態に係る圧電素子発電回路１の構成例を示す図である。 本発明の第２の実施の形態に係る圧電素子発電回路１ａの構成例を示す図である。 圧電素子発電回路の構成例を示す図である。

以下、図面に基づいて、本発明の実施形態を詳細に説明する。なお、以下の説明および添付図面において、略同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略することにする。

［本発明の第１の実施の形態］
図１は、本発明の第１の実施の形態の圧電素子発電回路の構成例を示す図である。

図１に示すように、圧電素子発電回路１は、圧電素子１１と、圧電素子１１に対して並列に接続される前述の整流回路１０２を含む複数の圧電素子発電部１３−１、１３−２と、圧電素子発電部１３−１、１３−２の整流回路１０２とそれぞれ接続されるコンデンサＣ３−１、Ｃ３−２等の電源入力部１２−１、１２−２と、圧電素子発電部１３−１、１３−２を介してコンデンサＣ３−１、Ｃ３−２とそれぞれ接続される基準電圧設定部１４−１、１４−２と、基準電圧設定部１４−１および１４−２と接続されるキャパシタ（大容量蓄電部）１５などから構成される。

圧電素子１１は、例えば、ＰＺＴ（lead zirconate titanate：チタン酸ジルコン酸鉛）セラミックなどからなり、振動や圧力などの力が加わると電圧を発生し、発生した出力電圧（交流電圧）を端子ＰＺ１、ＰＺ２を介して圧電素子発電部１３−１、１３−２の整流回路１０２にそれぞれ供給する。

電源入力部１２−１は、コンデンサＣ１−１、Ｃ２−１、およびコンデンサＣ３−１を有し、電源入力部１２−２は、コンデンサＣ１−２、Ｃ２−２、およびコンデンサＣ３−２を有する。

圧電素子発電部１３−１、１３−２は、前述の整流回路１０２、グランドと接続されるリミッタＺｄ、さらに基準電圧設定部１４−１、１４−２の一部などを含み、圧電素子１１からの交流電圧を整流回路１０２で整流して得られる直流電圧により、基準電圧設定部（降圧スイッチング・レギュレータ）１４−１、１４−２が蓄えられた電荷の一部を出力する所定の値となるまで、電荷をコンデンサＣ３−１、Ｃ３−２（電源入力部１２−１、１２−２）にそれぞれ蓄電する。

基準電圧設定部１４−１、１４−２は、圧電素子発電部１３−１、１３−２を介してコンデンサＣ３−１、Ｃ３−２（電源入力部１２−１、１２−２）に接続され、コンデンサＣ３−１、Ｃ３−２に所定量の充電がなされると、出力側に電力を供給すると同時に所定の電圧に安定化する降圧スイッチング・レギュレータであり、インダクタＬ−１、コンデンサＣ４−１（インダクタＬ−２、コンデンサＣ４−２）などにより構成される。

圧電素子発電回路１の出力側では、基準電圧設定部１４−１および１４−２に２２００μＦの充電容量をもつキャパシタ（大容量蓄電部）１５が接続されており、コンデンサＣ３−１、Ｃ３−２から出力される電力が蓄えられる。降圧スイッチング・レギュレータ（基準電圧設定部１４−１、１４−２）のスイッチがオンのとき、コンデンサＣ３−１、Ｃ３−２から電流がインダクタＬ−１、Ｌ−２に流れることで電磁エネルギーが蓄えられる。降圧スイッチング・レギュレータのスイッチがオフのとき、インダクタ電流は放電してインダクタＬ−１、Ｌ−２の両端に負の電圧降下を誘導する。インダクタＬ−１、Ｌ−２の一方は、グランドに接続されており、他方は目的の出力電圧より高い電圧レベルになる。これにより、インダクタＬ−１、Ｌ−２に蓄えられたコンデンサＣ３−１、Ｃ３−２からの電磁エネルギー（電力）がキャパシタ１５に送られる。

圧電素子発電部１３−１は、端子（ピン）ＰＺ１、端子ＰＺ２、端子Ｖｉｎ、端子Ｖｉｎ２、端子ＣＡＰ、端子Ｄ１、端子Ｄ０、端子ＳＷ、および端子Ｖｏｕｔを有している。圧電素子発電部１３−２は圧電素子発電部１３−１と同様の構成であるため、以下、圧電素子発電部１３−１についてのみ説明する。

端子ＰＺ１および端子ＰＺ２は、圧電素子１１を接続する端子である。この端子ＰＺ１および端子ＰＺ２には、圧電素子発電部１３−１の内部で、４つのダイオードを組み合わせて構成されるブリッジ型の前述した整流回路１０２が接続されている。整流回路１０２には、前述のリミッタ（ツェナーダイオード）Ｚｄも接続される。リミッタＺｄは、グランドに接続される。

端子Ｖｉｎは、内部電源の入力端子であり、整流回路１０２で整流された直流電圧が入力される。この端子Ｖｉｎに、２２μＦのコンデンサＣ３−１（電源入力部１２−１）が接続されている。

また、端子ＣＡＰは、圧電素子発電部１３−１の降圧スイッチング・レギュレータ（基準電圧設定部１４−１）の降圧PMOS（Positive channel Metal Oxide
Semiconductor）スイッチのゲート・ドライブとして機能する。端子ＣＡＰと端子Ｖｉｎの間には、１μＦのコンデンサＣ１が接続されている。
端子Ｖｉｎ２は、圧電素子発電部１３−１の降圧スイッチング・レギュレータ（基準電圧設定部１４−１）の降圧NMOS（negative channel Metal Oxide
Semiconductor）スイッチのゲート・ドライブとして機能する。端子Ｖｉｎ２と端子ＧＮＤの間には、４．７μＦのコンデンサＣ２−１が接続されている。

端子Ｄ１および端子Ｄ２は、出力電圧選択ビットであり、端子Ｄ０、端子Ｄ１を端子Ｖｉｎ２に接続するか、または端子ＧＮＤに接続することにより、出力電圧（図１の例では３．３Ｖ）を選択可能である。

端子Ｖｏｕｔは、出力電圧（３．３Ｖ）のモニタによりフィードバック制御を行なうために使用される検出端子である。端子ＳＷは、基準電圧設定部１４−１（降圧スイッチング・レギュレータ）におけるスイッチであり、端子ＳＷに１０μＨのインダクタＬ−１を接続する。端子ＧＮＤは、グランドに接続する。

インダクタＬ−１の出力と端子ＧＮＤの間には、１００μＦのコンデンサＣ４−１が接続されている。コンデンサＣ４−１はローパス・フィルタとして働く平滑化回路であり、インダクタＬ−１を流れる電流が変動する結果生じるリップル・ノイズを低減する。インダクタＬ−１、出力コンデンサＣ４−１等は、基準電圧設定部１４−１（降圧スイッチング・レギュレータ）の一部である。

なお、圧電素子発電部１３−１、１３−２については、圧電エネルギー・ハーベスティング電源ＬＴＣ３５８８−１の日本語データシート（リニアテクノロジー社ホームページ（http://www.linear-tech.co.jp/）参照）に記載されているため、詳細な説明は省略する。

次に、図１に示す第１の実施の形態の圧電素子発電回路１の動作について説明する。

圧電素子１１に振動を加えると、圧電素子１１に対する圧力変化により電圧が発生する。発生した電圧は、圧電素子発電部１３−１、１３−２が内蔵する整流回路１０２によってそれぞれ整流される。整流された電圧は、電源入力部１２−１のコンデンサＣ３−１、電源入力部１２−２のコンデンサＣ３−２にそれぞれ蓄電される。

コンデンサＣ３−１の蓄電量が所定量に達すると、圧電素子発電回路１の基準電圧設定部１４−１（降圧スイッチング・レギュレータ）が動作し、スイッチング・レギュレータにおけるスイッチがオンされ、インダクタＬ−１に電流が流れることで電磁エネルギーが蓄えられる。そして、スイッチング・レギュレータのスイッチがオフされたとき、インダクタＬ−１に蓄えられた電力がキャパシタ１５に転送され、キャパシタ１５に蓄電（充電）されていく。
同様に、コンデンサＣ３−２の蓄電量が所定量に達すると、圧電素子発電回路１の基準電圧設定部１４−２（降圧スイッチング・レギュレータ）が動作し、スイッチング・レギュレータにおけるスイッチがオンされ、インダクタＬ−２に電流が流れることで電磁エネルギーが蓄えられる。そして、スイッチング・レギュレータのスイッチがオフされたとき、インダクタＬ−２に蓄えられた電力がキャパシタ１５に転送され、キャパシタ１５に蓄電（充電）されていく。

コンデンサＣ３−１、Ｃ３−２からの電力は出力側において１箇所にまとめられてキャパシタ１５に蓄電され、上記の動作は、キャパシタ１５が基準電圧（３．３Ｖ）に安定化するまで繰り返される。

以上のようにしてキャパシタ１５に蓄電された電力は、例えば表示機能付きＩＣカードなど、種々のアプリケーション等の電源として使用することが可能である。

［発明の第１の実施の形態における効果］
１．以上のように、圧電素子発電部１３−１、１３−２の整流回路１０２を、圧電素子１１に対して並列に接続することにより、回路の抵抗を減らしてコンデンサＣ３−１、Ｃ３−２への電力供給量を増やすことができ、高効率で蓄電することが可能となる。

２．また、圧電素子１１による発電ピーク時において、リミッタＺｄ（ツェナーダイオード）からグランドへのリーク電流を減らすことが可能となる。

［本発明の第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。
第２の実施の形態の圧電素子発電回路の一例が、図２に示すような圧電素子発電回路１ａである。この圧電素子発電回路１ａは、動作タイミングのずれによる出力ロスをなくすとともに、第１の実施の形態よりも部品点数を減らしエネルギーロスを低減させることを特徴としている。

図２に示すように、圧電素子発電回路１ａは、圧電素子１１と、圧電素子１１に対して並列に接続される前述の整流回路１０２を含む圧電素子発電部１３−１、１３−２と、圧電素子発電部１３−１、１３−２の整流回路１０２と接続されるコンデンサＣ１３等の電源入力部１２と、圧電素子発電部１３−１を介してコンデンサＣ１３と接続される基準電圧設定部１４−１と、基準電圧設定部１４−１と接続されるキャパシタ１５から構成される。なお、図２には、基準電圧設定部１４−２が設けられているが、これはオープン状態となっている。

この構成例では、上述した第１の実施の形態における圧電素子発電回路１の電源入力部１２−１、１２−２を１つの電源入力部１２に共通化し、基準電圧設定部１４−１、１４−２を基準電圧設定部１４−１のみで一本化した点に特徴がある。

電源入力部１２は、コンデンサＣ１１、Ｃ１２、およびコンデンサＣ１３を有する。圧電素子発電部１３−１、１３−２のそれぞれの端子Ｖｉｎには、４７μＦのコンデンサＣ１３が接続され、それぞれの端子ＣＡＰと１つの端子Ｖｉｎの間には、１μＦのコンデンサＣ１１が接続され、それぞれの端子Ｖｉｎ２と１つの端子ＧＮＤの間には、４．７μＦのコンデンサＣ１２が接続されている。

各圧電素子発電部１３−１、１３−２に接続される圧電素子１１からの交流電圧を整流回路１０２で整流して得られた直流電圧は、圧電素子発電部１３−１、１３−２のそれぞれの端子Ｖｉｎに入力され、両圧電素子発電部１３−１、１３−２で共通して設けられるコンデンサＣ１３に蓄電される。

圧電素子発電部１３−１の端子ＳＷには、１０μＨのインダクタＬ−１が接続されている。インダクタＬ−１は、基準電圧設定部１４−１を構成している。また基準電圧設定部１４−１には、２２００μＦのキャパシタ１５が接続されている。このキャパシタ１５は、第１の実施形態におけるコンデンサＣ４−１の前述した平滑化回路としての機能も兼ねているが、前述のコンデンサＣ４−１と同様のコンデンサを基準電圧設定部１４−１に設けてもよい。

次に、図２に示す第２の実施の形態の圧電素子発電回路１ａの動作について説明する。

圧電素子１１に振動を加えることで発生した電圧は、圧電素子発電部１３−１、１３−２が内蔵する整流回路１０２によってそれぞれ整流される。圧電素子発電部１３−１、１３−２でそれぞれ整流された電圧は、電源入力部１２のコンデンサＣ１３に蓄電される。

コンデンサＣ１３の蓄電量が所定量に達すると、圧電素子発電回路１ａの基準電圧設定部１４−１（降圧スイッチング・レギュレータ）が動作し、スイッチング・レギュレータにおけるスイッチがオンされ、インダクタＬ−１に電流が流れることで電磁エネルギーが蓄えられる。そして、スイッチング・レギュレータのスイッチがオフされたとき、インダクタＬ−１に蓄えられた電力がキャパシタ１５に転送され、キャパシタ１５が蓄電（充電）されていく。
この動作は、キャパシタ１５が基準電圧（３．３Ｖ）に安定化するまで繰り返される。この際基準電圧設定部１４−２は使用されず、コンデンサＣ１３からの電力は出力側において１箇所にまとめられ、キャパシタ１５に蓄電される。

以上のようにしてキャパシタ１５に蓄電された電力は、例えば表示機能付きＩＣカードなど、アプリケーション等の電源として使用される。

［発明の第２の実施の形態における効果］
１．以上のように、圧電素子発電部１３−１、１３−２の整流回路１０２を、圧電素子１１に対して並列に接続することにより、回路の抵抗を減らしてコンデンサＣ１３への電力供給量を増やすことができ、高効率で蓄電することが可能となる。

２．また、圧電素子１１の発電ピーク時において、リミッタＺｄ（ツェナーダイオード）からグランドへのリーク電流を減らすことが可能となる。

３．電源入力部１２のコンデンサＣ１３を複数の整流回路１０２に対して共通化することにより、部品の品質ばらつき等によってコンデンサの蓄電量が所定値に達するタイミングがずれることを回避でき、エネルギーロスを低減することができる。

４．基準電圧設定部１４−１を一本化することにより、第１の実施の形態よりも、部品点数を減らすことができ、電気抵抗に伴うエネルギーロスを低減して高効率でキャパシタ１５に蓄電することが可能となる。

以上、添付図面を参照しながら、本発明に係る圧電素子発電回路の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、本願で開示した技術的思想の範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば本実施形態では２つの整流回路１０２（圧電素子発電部１３）を並列に接続したが、３以上の整流回路１０２を並列接続してもよい。より早くキャパシタ１５に蓄電することができる。但し、部品点数等の増加によるエネルギーロスも増加するので、多く並列接続すればするほど高効率となるとは限らず、また、コスト等の観点も考えると、整流回路１０２を並列する数は２つ程度とすることが望ましい。

また、本実施形態の説明に用いたコンデンサ容量等の数値はあくまで一例であり、圧電素子発電回路を用いて高効率かつ安全に蓄電を行なう観点から種々変更可能である。

１、１ａ………圧電素子発電回路
１１………圧電素子
１２、１２−１、１２−２………電源入力部
１３−１、１３−２………圧電素子発電部
１４−１、１４−２………基準電圧設定部
１５………キャパシタ
１０２………整流回路

Claims (3)

1. 圧力が加わると電圧を発生する圧電素子と、
   前記圧電素子により発生される電圧を整流回路により整流し、整流した電圧をコンデンサに蓄電し、前記コンデンサの蓄電量が所定の値に達すると基準電圧設定部を介して前記コンデンサの電力を出力する圧電素子発電部と、
   出力された前記コンデンサからの電力を蓄電する大容量蓄電部と
   を備え、
   複数の前記圧電素子発電部の整流回路が、前記圧電素子に対して並列に接続され、複数の前記圧電素子発電部に対して、前記出力される電力が１箇所にまとめられ、前記大容量蓄電部に蓄電されることを特徴とする圧電素子発電回路。
2. 複数の前記圧電素子発電部の整流回路には、共通の前記コンデンサが接続されることを特徴とする請求項１記載の圧電素子発電回路。
3. 前記共通のコンデンサからの電力をいずれかの前記圧電素子発電部に対応する前記基準電圧設定部を介して出力し、前記大容量蓄電部に蓄電することを特徴とする請求項２に記載の圧電素子発電回路。

Images