JP5588949B2 - 内視鏡システム及び内視鏡の外部制御装置 - Google Patents

Description

本発明は内視鏡システム及び内視鏡の外部制御装置に係り、特に内視鏡の挿入部先端に搭載された固体撮像素子からの撮像信号をプロセッサ装置にシリアル伝送する内視鏡システム及び内視鏡の外部制御装置に関する。

内視鏡システムは、一般に体腔内に挿入される挿入部と操作者が把持して各種操作を行う手元操作部とを有する内視鏡と、内視鏡から延設されたユニバーサルケーブルを介して接続されるプロセッサ装置（外部制御装置）とを備えて構成されている。内視鏡の挿入部の先端には撮像装置が搭載されており、その撮像装置により撮像された観察像が撮像信号として内視鏡の挿入部、手元操作部、及びユニバーサルケーブルの内部を挿通する信号線を通じてプロセッサ装置に伝送され、プロセッサ装置において各種画像処理が施されてモニタにその観察像が表示されるようになっている。

特許文献１、２では、内視鏡の撮像装置からプロセッサ装置へと撮像信号を伝送する方法としてシリアル伝送を用いることが提案されている。これによれば、撮像信号をアナログ信号で伝送する場合と比較して、ノイズの影響を受け難くして伝送特性の向上を図ることができ、また、撮像信号をパラレル信号で伝送する場合と比較して、信号線の本数の削減（即ち、内視鏡の挿入部の細径化）や伝送速度の高速化（即ち、撮影画像の高画質化）を図ることができる。

また、特許文献２において、上記のような内視鏡システムでは、内視鏡の撮像装置からプロセッサ装置までの撮像信号の伝送距離が長くなるため、高速シリアル伝送技術の適用により撮像信号と共に撮像信号に同期したクロック信号も固体撮像素子からプロセッサ装置に伝送するものとすると、撮像信号とクロック信号の各々の信号線に付随する寄生容量や配線抵抗の差によりタイミングスキューが生じて撮像信号の伝送が不安定化し、その結果、プロセッサ装置においてデータの誤検出が生じて画質の劣化が生じるという不具合が提示されている。そして、特許文献２では、撮像装置において撮像信号を８Ｂ１０Ｂエンコーダで符号化したシリアル信号に変換し、Low又はHigh状態の期間が３クロック以下となるようにしてクロック信号を撮像信号に埋め込み、プロセッサ装置においてクロックデータリカバリ回路（ＣＤＲ回路）により撮像信号からクロック信号を抽出することで、タイミングスキューの問題を解消して撮像信号のシリアル伝送の高速化かつ安定化を図ることが提案されている。

特開２００２−０６５６０１号公報 特開２００９−２０１５４０号公報

ところで、内視鏡の鉗子チャンネルに高周波処置具を挿通して使用する場合や、アルゴン・プラズマ・コアギュレーション（ＡＰＣ）として知られるように鉗子チャンネルを挿通させた処置具からアルゴンガスを患部に吹き付けながら高周波を加える場合に、強いノイズが発生する。そのため、撮像信号の伝送中にビット挿入やビット欠落のようなデータの破損が発生し、撮像信号を受信したプロセッサ装置において撮像信号により得られる画像（映像）に乱れが生じ、モニタにその画像を表示した際の視認性が悪くなるという問題がある。

本発明は、このような事情に鑑みてなされたもので、内視鏡の撮像装置から外部制御装置（プロセッサ装置）に撮像信号をシリアル伝送する内視鏡システムにおいて、撮像信号の伝送中にノイズ等によりデータ破損が生じた場合であっても画像の乱れを軽減することができる内視鏡システム及び内視鏡の外部制御装置を提供することを目的とする。

前記目的を達成するために、本発明の内視鏡システムは、内視鏡の挿入部先端に搭載された固体撮像素子を有する撮像装置と、内視鏡に対する外部装置として前記撮像装置に信号線により接続され、前記撮像装置を制御する外部制御装置と、前記撮像装置において前記固体撮像素子により撮像信号として順次出力された画素データを１画素ごとに順次符号化して１ワードごとのワードデータに順次変換する符号化手段と、前記撮像装置において前記符号化手段によりワードデータに順次変換された撮像信号をパラレル信号からシリアル信号へと変換して前記信号線を通じて前記外部制御装置へと送信する撮像信号送信手段と、前記撮像装置において前記外部制御装置に送信する撮像信号にワード同期のためのワード同期データを所定間隔で挿入する同期データ挿入手段と、前記外部制御装置において前記撮像信号送信手段により送信された撮像信号を受信し、該撮像信号として順次受信したワードデータを１ワードごとにシリアル信号からパラレル信号へと順次変換する撮像信号受信手段と、前記外部制御装置において前記撮像信号受信手段によりパラレル信号に順次変換されたワードデータを１ワードごとに順次復号化して前記符号化手段による符号化を行う前の１画素ごとの画素データに順次変換する復号化手段と、前記外部制御装置において前記撮像信号受信手段により受信した撮像信号から前記ワード同期データを検出し、該検出したワード同期データに基づいて前記撮像信号受信手段によるパラレル信号への変換又は前記復号化手段による画素データへの変換において１ワードごとのワードデータとして区切るタイミングを調整してワード同期させる同期処理手段と、前記復号化手段により順次変換された画素データを記憶する記憶手段と、前記復号化手段において復号化の失敗を示す復号エラーの発生を検出する復号エラー検出手段と、前記復号エラー検出手段により復号エラーの発生が検出された場合に、該復号エラーの発生が生じたときの画素をエラー画素として該エラー画素の画素データが記憶されるべき前記記憶手段のメモリ領域に、該エラー画素に対して周辺部となる１又は複数の画素の画素データに基づいて生成した補間データを記憶させて前記エラー画素の画素データを補間する補間手段と、を備えている。

本発明によれば、撮像装置から外部制御装置への撮像信号のシリアル伝送中にノイズ等によってデータ破損（ビット挿入やビット欠落）が生じた場合に、外部制御装置における復号化手段での復号エラーの発生によって正常な画素データが得られないことになるが、その復号エラーが発生したときの画素データが周辺部の画素の画素データ（破損していない画素データ）により補間される。したがって、撮像信号の伝送中にデータ破損が生じた場合であっても撮像信号により得られる画像（映像）の乱れが軽減される。

本発明では、前記記憶手段は、伝送単位であるフレーム単位で前記復号化手段により順次変換されて出力される複数画素分の画素データを１フレーム分記憶する１又は複数のバッファメモリにより構成されるものとすることができる。

本発明では、前記補間手段は、前記エラー画素に対して周辺部となる１又は複数の画素の画素データであって前記補間データを生成する画素データとして、前記エラー画素に対して同一画像上の所定距離範囲以内に位置する画素の画素データと、前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データのうちのいずれか１つ又は複数の画素データを使用するものとすることができる。
本発明では、前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データは、該エラー画素に対して１画面分前又は１画面分後における同一位置の画素の正常な画素データからなるものとすることができる。

本発明では、前記符号化手段は、８ビットの画素データを８Ｂ１０Ｂ方式により符号化して１０ビットを１ワードとするワードデータに変換する８Ｂ１０Ｂエンコーダであり、前記復号化手段は、前記符号化手段により符号化されたワードデータを８Ｂ１０Ｂ方式により１ワードごとに復号化して前記８Ｂ１０Ｂエンコーダにより符号化される前の８ビットの画素データに変換する８Ｂ１０Ｂデコーダであるものとすることができる。

本発明では、前記撮像信号受信手段は、前記撮像信号送信手段により撮像信号として送信されたシリアル信号からクロック信号を抽出すると共に、該クロック信号により撮像信号をリタイミングするクロックデータリカバリ回路を含むものとすることができる。
本発明では、前記復号エラー検出手段は、前記復号エラーとして、テーブルエラー及びディスパリティーエラーの発生を検出するものとすることができる。

本発明では、前記撮像装置の固体撮像素子は、ＣＭＯＳ型との固体撮像素子であるものとすることができる。

また、本発明に係る内視鏡の外部制御装置は、内視鏡の撮像装置を制御すると共に該撮像装置からシリアル信号として伝送される撮像信号を受信する外部制御装置であって、前記撮像信号として前記撮像装置から順次出力された画素データを１画素ごとに順次符号化した１ワードごとのワードデータで、かつ、ワード同期のためのワード同期データが所定間隔で挿入されたワードデータを順次受信する内視鏡の外部制御装置であって、前記撮像装置により送信された撮像信号を受信し、該撮像信号として順次受信したワードデータを１ワードごとにシリアル信号からパラレル信号へと順次変換する撮像信号受信手段と、前記撮像信号受信手段によりパラレル信号に順次変換されたワードデータを１ワードごとに順次復号化して前記符号化を行う前の１画素ごとの画素データに順次変換する復号化手段と、前記撮像装置より受信した撮像信号から前記ワード同期データを検出し、該検出したワード同期データに基づいて前記撮像信号受信手段によるパラレル信号への変換又は前記復号化手段による画素データへの変換において１ワードごとのワードデータとして区切るタイミングを調整してワード同期させる同期処理手段と、前記復号化手段により順次変換された画素データを記憶する記憶手段と、前記復号化手段において復号化の失敗を示す復号エラーの発生を検出する復号エラー検出手段と、前記復号エラー検出手段により復号エラーの発生が検出された場合に、該復号エラーの発生が生じたときの画素をエラー画素として該エラー画素の画素データが記憶されるべき前記記憶手段のメモリ領域に、該エラー画素に対して周辺部となる１又は複数の画素の画素データに基づいて生成した補間データを記憶させて、前記エラー画素の画素データを補間する補間手段と、を備えている。

本発明によれば、撮像装置から外部制御装置への撮像信号のシリアル伝送中にノイズ等によってデータ破損（ビット挿入やビット欠落）が生じた場合に、外部制御装置における復号化手段での復号エラーの発生によって正常な画素データが得られないことになるが、その復号エラーが発生したときの画素データが周辺部の画素の画素データ（破損していない画素データ）により補間される。したがって、撮像信号の伝送中にデータ破損が生じた場合であっても撮像信号により得られる画像（映像）の乱れが軽減される。

本発明では、前記記憶手段は、伝送単位であるフレーム単位で前記復号化手段により順次変換されて出力される複数画素分の画素データを１フレーム分記憶する１又は複数のバッファメモリにより構成されるものとすることができる。

本発明では、前記補間手段は、前記エラー画素に対して周辺部となる１又は複数の画素の画素データであって前記補間データを生成する画素データとして、前記エラー画素に対して同一画像上の所定距離範囲以内に位置する画素の画素データと、前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データのうちのいずれか１つ又は複数の画素データを使用するものとすることができる。
本発明では、前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データは、該エラー画素に対して１画面分前又は１画面分後における同一位置の画素の正常な画素データからなるものとすることができる。

本発明では、前記撮像装置から撮像信号として伝送されるワードデータは、８ビットの画素データを８Ｂ１０Ｂ方式により符号化した１０ビットを１ワードとするワードデータであり、前記復号化手段は、前記符号化されたワードデータを８Ｂ１０Ｂ方式により１ワードごとに復号化して符号化される前の８ビットの画素データに変換する８Ｂ１０Ｂデコーダであるものとすることができる。

本発明では、前記復号エラー検出手段は、前記復号エラーとして、テーブルエラー及びディスパリティーエラーの発生を検出するものとすることができる。

本発明では、前記撮像信号受信手段は、前記撮像装置より撮像信号として送信されたシリアル信号からクロック信号を抽出すると共に、該クロック信号により撮像信号をリタイミングするクロックデータリカバリ回路を含むものとすることができる。

本発明の内視鏡システムによれば、内視鏡の撮像装置から外部制御装置（プロセッサ装置）に撮像信号をシリアル伝送する内視鏡システムにおいて、撮像信号の伝送中にノイズ等によりデータ破損が生じた場合であっても画像の乱れを軽減することができる。

内視鏡システムの概略構成を示す全体図 電子内視鏡の先端部の前面を示す図 電子内視鏡の先端部の構成を示す拡大部分断面図 固体撮像素子の構成を示す回路図 撮像チップ及びプロセッサ装置の構成を示すブロック図 画素データのパラレル／シリアル変換を説明する説明図 ＣＤＲ回路の構成を示すブロック図 ＣＤＲ回路の動作を説明するタイミングチャート 撮像チップからプロセッサ装置へのデータ伝送に関係する伝送系回路の構成を抽出して示したブロック図 Ｐ／Ｓ変換器における同期データ挿入処理部１００によるワード同期データの挿入の説明に使用したデータ構成図 Ｐ／Ｓ変換器におけるＰ／Ｓ変換処理部によるＰ／Ｓ変換の説明に使用したデータ構成図 撮像チップからプロセッサ装置へと伝送される撮像信号のデータ構成図 Ｓ／Ｐ変換器に入力される撮像信号のデータ構成図 Ｓ／Ｐ変換器におけるワード同期処理部がワード同期データに基づいてワード同期処理を実行する際の判断処理の処理手順を示したフローチャート Ｓ／Ｐ変換器におけるワード同期処理部が復号エラーに基づいてワード同期処理を実行する際の処理手順を示したフローチャート 画像処理回路における補間処理の説明に使用した説明図

以下、添付図面に従って本発明の好ましい実施の形態について詳説する。

図１に示す内視鏡システム２は、電子内視鏡１０、プロセッサ装置１１、光源装置１２などから構成されている。

電子内視鏡１０は、体腔内に挿入される可撓性の挿入部１４と、挿入部１４の基端部分に連設された操作部１５と、プロセッサ装置１１及び光源装置１２に接続されるユニバーサルコード１６とを備えている。

挿入部１４の先端には、体腔内撮影用の撮像チップ（撮像装置）４２（図３参照）などが内蔵された先端部１７が連設されている。先端部１７の後方には、複数の湾曲駒を連結した湾曲部１８が設けられている。湾曲部１８は、操作部１５に設けられたアングルノブ１９が操作されて、挿入部１４内に挿設されたワイヤが押し引きされることにより、上下左右方向に湾曲動作する。これにより、先端部１７が体腔内の所望の方向に向けられる。

ユニバーサルコード１６の基端は、コネクタ２０に連結されている。コネクタ２０は、複合タイプのものであり、コネクタ２０にはプロセッサ装置１１が接続される他、光源装置１２が接続される。

プロセッサ装置１１は、ユニバーサルコード１６内に挿通されたケーブル５０（図３参照）を介して電子内視鏡１０に給電を行い、撮像チップ４２の駆動を制御するとともに、撮像チップ４２からケーブル５０を介して伝送された撮像信号を受信し、受信した撮像信号に各種信号処理を施して画像データに変換する。プロセッサ装置１１で変換された画像データは、プロセッサ装置１１にケーブル接続されたモニタ２１に内視鏡画像として表示される。また、プロセッサ装置１１は、コネクタ２０を介して光源装置１２と電気的に接続され、内視鏡システム２の動作を統括的に制御する。

図２において、先端部１７の前面１７ａには、観察窓３０、照明窓３１、鉗子出口３２、及び送気・送水用ノズル３３が設けられている。観察窓３０は、先端部１７の片側中央に配置されている。照明窓３１は、観察窓３０に関して対称な位置に２個配され、体腔内の被観察部位に光源装置１２からの照明光を照射する。鉗子出口３２は、挿入部１４内に配設された鉗子チャンネル５１（図３参照）に接続され、操作部１５に設けられた鉗子口２２（図１参照）に連通している。鉗子口２２には、注射針や高周波メスなどが先端に配された各種処置具が挿通され、各種処置具の先端が鉗子出口３２から露呈される。送気・送水用ノズル３３は、操作部１５に設けられた送気・送水ボタン２３（図１参照）の操作に応じて、光源装置１２に内蔵された送気・送水装置から供給される洗浄水や空気を、観察窓３０や体腔内に向けて噴射する。

図３において、観察窓３０の奥には、体腔内の被観察部位の像光を取り込むための対物光学系４０を保持する鏡筒４１が配設されている。鏡筒４１は、挿入部１４の中心軸に対物光学系４０の光軸が平行となるように取り付けられている。鏡筒４１の後端には、対物光学系４０を経由した被観察部位の像光を、略直角に曲げて撮像チップ４２に向けて導光するプリズム４３が接続されている。

撮像チップ４２は、ＣＭＯＳ型の固体撮像素子４４と、固体撮像素子４４の駆動及び信号の入出力を行う周辺回路４５とが一体形成されたモノリシック半導体（いわゆるＣＭＯＳセンサチップ）であり、支持基板４６上に実装されている。固体撮像素子４４の撮像面４４ａは、プリズム４３の出射面と対向するように配置されている。撮像面４４ａ上には、矩形枠状のスペーサ４７を介して矩形板状のカバーガラス４８が取り付けられている。撮像チップ４２、スペーサ４７、及びカバーガラス４８は、接着剤を介して組み付けられている。これにより、塵埃などの侵入から撮像面４４ａが保護されている。

挿入部１４の後端に向けて延設された支持基板４６の後端部には、複数の入出力端子４６ａが支持基板４６の幅方向に並べて設けられている。入出力端子４６ａには、ユニバーサルコード１６を介してプロセッサ装置１１との各種信号の遣り取りを媒介するための信号線４９（図５の信号線４９ａ〜４９ｅ）が接合されており、入出力端子４６ａは、支持基板４６に形成された配線やボンディングパッド等（図示せず）を介して撮像チップ４２内の周辺回路４５と電気的に接続されている。信号線４９は、可撓性の管状のケーブル５０内にまとめて挿通されている。ケーブル５０は、挿入部１４、操作部１５、及びユニバーサルコード１６の各内部を挿通し、コネクタ２０に接続されている。

また、図示は省略したが、照明窓３１の奥には、照明部が設けられている。照明部には、光源装置１２からの照明光を導くライトガイドの出射端が配されている。ライトガイドは、ケーブル５０と同様に、挿入部１４、操作部１５、及びユニバーサルコード１６の各内部を挿通し、コネクタ２０に入射端が接続されている。

図４において、固体撮像素子４４は、単位画素６０がマトリクス状に配置された画素部６１と、画素部６１からの出力信号（画素データ）の処理（ノイズ抑制処理）を行なう相関二重サンプリング（ＣＤＳ）回路６２と、画素部６１の垂直方向の走査を制御するとともに画素部６１のリセット動作を制御する垂直走査回路６３と、水平方向の走査を制御する水平走査回路６４と、画素データの出力を行う出力回路６５と、各回路６２〜６４に制御信号を与え、垂直・水平走査及びサンプリングのためのタイミング等を制御する制御回路６６とから構成されている。

単位画素６０は、１個のフォトダイオードＤ１、リセット用トランジスタＭ１、ドライブ用（増幅用）トランジスタＭ２、及び画素選択用トランジスタＭ３とからなる。各単位画素６０は、垂直走査線（行選択線）Ｌ１及び水平走査線（列信号線）Ｌ２に接続されており、垂直走査回路６３と水平走査回路６４によって順次に走査される。

制御回路６６は、画素部６１の行及び列を走査するために垂直走査回路６３及び水平走査回路６４に入力する制御信号、フォトダイオードＤ１に蓄積された信号電荷をリセットするために垂直走査回路６３に入力する制御信号、及び画素部６１とＣＤＳ回路６２との接続を制御するためにＣＤＳ回路６２に入力する制御信号をそれぞれ生成する。

ＣＤＳ回路６２は、列信号線Ｌ２ごとに区分して設けられており、垂直走査回路６３によって選択された行選択線Ｌ１に接続された各単位画素６０の画素データを、水平走査回路６４が出力する水平走査信号に従って順次に出力する。水平走査回路６４は、ＣＤＳ回路６２と、出力回路６５に接続された出力バスラインＬ３との間に設けられた列選択用トランジスタＭ４のオン／オフを水平走査信号により制御する。出力回路６５は、ＣＤＳ回路６２から出力バスラインＬ３に順次に転送される画素データを増幅して出力する。以下では、出力回路６５から出力される一連の画素データをまとめて撮像信号と称する。

なお、図示は省略するが、固体撮像素子４４は、複数の色セグメントからなるカラーフィルタ（例えば、ベイヤー配列の原色カラーフィルタ）を備えた単板カラー撮像方式の固体撮像素子である。

図５において、撮像チップ４２内の周辺回路４５は、内部クロック信号を生成するＰＬＬ（Phase-Locked Loop）回路７０と、固体撮像素子４４に制御データを設定するレジスタ７１と、固体撮像素子４４から出力された撮像信号をデジタル化するアナログ／デジタル（Ａ／Ｄ）変換器７２と、デジタル化された撮像信号に対して８Ｂ１０Ｂ方式のエンコードを行う８Ｂ１０Ｂエンコーダ７３と、内部クロック信号の周波数を逓倍し、シリアル伝送用のクロック信号を生成するＰＬＬ回路７４と、エンコードされた撮像信号をシリアル信号に変換して出力するパラレル／シリアル（Ｐ／Ｓ）変換器７５とから構成されている。

ＰＬＬ回路７０は、位相比較器、ループフィルタ、電圧制御発信器、及び分周器を備える位相同期回路であり、プロセッサ装置１１から入力される安定した基準クロック信号ＢＣＬＫと同期し、かつ基準クロック信号ＢＣＬＫの周波数と所定の比例関係にある周波数（逓倍された周波数）を持つ内部クロック信号ＩＣＬＫを生成する。この内部クロック信号ＩＣＬＫは、周辺回路４５内の各部、及び固体撮像素子４４の制御回路６６（図４参照）に供給される。

レジスタ７１は、プロセッサ装置１１から入力される、固体撮像素子４４を駆動するための制御データＣＴＬＤを保持し、固体撮像素子４４の制御回路６６（図４参照）に入力する。レジスタ７１は、シリアル／パラレル変換を行うシフトレジスタであり、シリアル信号形式で入力される制御データＣＴＬＤを、パラレル信号に変換して制御回路６６に入力する。この制御データＣＴＬＤとしては、画素の走査方式（全画素走査／インターレース走査）、走査する画素領域（走査開始・終了する単位画素６０の位置）、シャッタ速度（露光時間）などが入力される。制御回路６６は、制御データＣＴＬＤ及び内部クロック信号ＩＣＬＫに基づいて、固体撮像素子４４内の上記各回路６２〜６４を制御する。

Ａ／Ｄ変換器７２は、固体撮像素子４４から出力される撮像信号について、アナログ信号である各画素データを量子化して８ビット（２５６階調）のデジタル信号に変換し、変換した８ビットのデジタル信号を、８本の配線を用いて、８Ｂ１０Ｂエンコーダ７３にパラレルに入力する。

８Ｂ１０Ｂエンコーダ７３は、Ａ／Ｄ変換器７２から入力された８ビットの画素データに対し、冗長な２ビットのデータを付加して１０ビットの画素データに変換（符号化）する８Ｂ１０Ｂ方式のエンコーダであり、８ビットから１０ビットへの変換は、規格で定められた変換表を用いて行う。このとき、１０ビットのデータ量を１ワードとして８ビットの画素データごとに変換される１０ビットのデータをワードデータというものとする。この変換は、後述するシリアル伝送の際に同じ信号レベル（"０"または"１"）が所定期間以上連続しないようにするためのものであり、例えば、元の８ビットの画素データが"００００００００"のときは"１００１１１０１００"の１０ビットデータ（１ワードのワードデータ）への変換を行い、元の８ビットの画素データが"００００１１１１"のときは"０１０１１１０１００"のワードデータへの変換を行う。

ＰＬＬ回路７４は、前述のＰＬＬ回路７０と同様な構成であり、内部クロック信号ＩＣＬＫの周波数を例えば１０倍に逓倍したシリアル伝送用クロック信号ＴＣＬＫを生成し、Ｐ／Ｓ変換器７５に供給する。

Ｐ／Ｓ変換器７５は、ＰＬＬ回路７４が生成したシリアル伝送用クロック信号ＴＣＬＫに応じて、図６に示すように、８Ｂ１０Ｂエンコーダ７３から順次入力される画素データ（ワードデータ）をパラレル信号（パラレルデータ）からシリアル信号（シリアルデータ）に変換する。このとき、ＰＬＬ回路７４の作用により、変換後のシリアルデータの周波数は、変換前のパラレルデータの周波数の１０倍となる。Ｐ／Ｓ変換器７５により生成されたシリアルデータは、撮像信号ＳＤＴとしてケーブル５０内の信号線４９ａを介してプロセッサ装置１１に伝送される。

プロセッサ装置１１は、図５に示すように装置全体の制御を行う主制御回路（ＣＰＵ）７６と、電源電圧ＶＤＤ及び接地電圧ＶＳＳを生成する電源回路７７と、基準クロック信号ＢＣＬＫを生成する基準クロック発生器７８と、撮像チップ４２から撮像信号ＳＤＴを受信し、撮像信号ＳＤＴからクロック信号及びデータ信号を再生するクロックデータリカバリ（Clock & Data Recovery：ＣＤＲ）回路７９と、ＣＤＲ回路７９により生成されたクロック信号の周波数を逓倍し、撮像チップ４２内の内部クロック信号ＩＣＬＫと同一の周波数を有する信号処理用のクロック信号を生成するＰＬＬ回路８０と、ＣＤＲ回路７９により生成されたデータ信号（ワードデータ）をシリアルデータからパラレルデータへと変換するシリアル／パラレル（Ｓ／Ｐ）変換器８１と、Ｓ／Ｐ変換器８１からのワードデータに対して８Ｂ１０Ｂ方式のデコード（復号化）を行いエンコードされる前の８ビットの画素データからなる撮像信号を生成する８Ｂ１０Ｂデコーダ８２と、デコードされた撮像信号に対して画像処理を施し、モニタ２１に表示するための画像データを生成する画像処理回路８３とから構成されている。

電源回路７７は、電源電圧ＶＤＤ及び接地電圧ＶＳＳを、プロセッサ装置１１内の各部に供給するとともに、信号線４９ｂ，４９ｃを介して撮像チップ４２内の各部に供給する。基準クロック発生器７８は、周波数が安定した基準クロック信号ＢＣＬＫを生成し、信号線４９ｄを介して、撮像チップ４２内のＰＬＬ回路７０に入力する。

ＣＰＵ７６は、プロセッサ装置１１内の各部を制御するとともに、前述の制御データＣＴＬＤを生成し、信号線４９ｅを介して、撮像チップ４２内のレジスタ７１に入力する。

ＣＤＲ回路７９は、撮像チップ４２からシリアル伝送される撮像信号ＳＤＴの位相を検出して、この撮像信号ＳＤＴの周波数に同期した抽出クロック信号ＲＣＬＫを発生し、この抽出クロック信号ＲＣＬＫにより撮像信号ＳＤＴをサンプリングすることで、撮像信号ＳＤＴを抽出クロック信号ＲＣＬＫによりリタイミングしたデータ（リタイミングデータ：撮像信号ＲＳＤＴ）を生成する。

具体的には、ＣＤＲ回路７９は、図７に示すように、位相比較器（ＰＤ）９０と、ループフィルタ（ＬＰＦ）９１と、電圧制御発信器（ＶＣＯ）９２と、Ｄ型フリップフロップ９３とから構成されている。ＰＤ９０には、撮像信号ＳＤＴと、ＶＣＯ９２により発生される抽出クロック信号ＲＣＬＫとが入力され、ＰＤ９０の出力は、ＬＰＦ９１を介してＶＣＯ９２に入力される。Ｄ型フリップフロップ９３は、データ入力端子Ｄに撮像信号ＳＤＴが入力され、クロック入力端子に抽出クロック信号ＲＣＬＫが入力される。

ＰＤ９０は、撮像信号ＳＤＴと抽出クロック信号ＲＣＬＫとの各立ち上がりエッジを比較することで位相差を検出し、その検出信号を、ＬＰＦ９１を介してＶＣＯ９２に入力する。ＶＣＯ９２は、入力された検出信号に応じて抽出クロック信号ＲＣＬＫの周波数を変更する。その結果、ＶＣＯ９２からは、図８に示すように、撮像信号ＳＤＴの周波数に同期した抽出クロック信号ＲＣＬＫが出力される。

Ｄ型フリップフロップ９３は、撮像信号ＳＤＴを、抽出クロック信号ＲＣＬＫの立ち上がりエッジでサンプリングしてデータ保持を行うものであり、抽出クロック信号ＲＣＬＫに位相同期したリタイミングデータとして撮像信号ＲＳＤＴを再生し、データ出力端子Ｑから出力する。ＣＤＲ回路７９により生成された抽出クロック信号ＲＣＬＫは、ＰＬＬ回路８０に入力され、再生された撮像信号ＲＳＤＴは、Ｓ／Ｐ変換器８１に入力される。

図５に戻り、ＰＬＬ回路８０は、前述のＰＬＬ回路７０と同様な構成であり、抽出クロック信号ＲＣＬＫの周波数を１／１０倍に逓倍し、内部クロック信号ＩＣＬＫと同一の周波数を有する信号処理用のクロック信号ＳＣＬＫを生成し、Ｓ／Ｐ変換器８１、８Ｂ１０Ｂデコーダ８２、及び画像処理回路８３に供給する。

Ｓ／Ｐ変換器８１は、ＰＬＬ回路８０が生成したクロック信号ＳＣＬＫに応じて、ＣＤＲ回路７９から入力される撮像信号ＲＳＤＴに対し、図６に示したパラレル／シリアル変換の逆変換に相当するシリアル／パラレル変換を行い、順次入力されるワードデータをシリアルデータからパラレルデータへと変換する。Ｓ／Ｐ変換器８１によりワードデータごとにシリアルデータからパラレルデータに変換された撮像信号ＲＳＤＴは、８Ｂ１０Ｂデコーダ８２に入力される。

８Ｂ１０Ｂデコーダ８２は、８Ｂ１０Ｂ方式の規格で定められた変換表を用い、前述の８Ｂ１０Ｂエンコーダ７３とは逆の変換（復号化）を行い、順次入力される撮像信号ＲＳＤＴを１０ビットのパラレルデータ（ワードデータ）から元の８ビットのパラレルデータ（画素データ）へと復元する。これにより、８Ｂ１０Ｂエンコーダ７３による符号化を行う前の画素データが得られる。そして、８Ｂ１０Ｂデコーダ８２により復元された画素データからなる撮像信号は、画像処理回路８３に入力される。

画像処理回路８３は、クロック信号ＳＣＬＫに基づいて、撮像信号に含まれる各画素データを検出し、内蔵メモリ１１２へ記録を行うとともに、ホワイトバランス調整、ゲイン補正、色補間、輪郭強調、ガンマ補正、カラーマトリックス演算等の画像処理を行い画像データを生成する。また、画像処理回路８３は、画像データをモニタ２１に表示するための信号形式に変換し、モニタ２１に画像表示を行う。

上記のように構成された内視鏡システム２で体腔内を観察する際には、電子内視鏡１０、プロセッサ装置１１、光源装置１２、及びモニタ２１の電源をオンにして、電子内視鏡１０の挿入部１４を体腔内に挿入し、光源装置１２からの照明光で体腔内を照明しながら、固体撮像素子４４により撮像される体腔内の画像をモニタ２１で観察する。

固体撮像素子４４により生成された撮像信号は、Ａ／Ｄ変換器７２により８ビットのパラレルデータに変換され、８Ｂ１０Ｂエンコーダ７３で１０ビットのパラレルデータに符号化される。この１０ビットのパラレルデータからなる撮像信号は、Ｐ／Ｓ変換器７５によりシリアルデータに変換された後、信号線４９ａを介してプロセッサ装置１１に伝送される。

プロセッサ装置１１は、シリアル伝送された撮像信号をＣＤＲ回路７９で受け、ＣＤＲ回路７９により、クロック信号（抽出クロック信号ＲＣＬＫ）と、このクロック信号に位相同期したデータ信号（リタイミングデータＲＳＤＴ）とを生成する。ＣＤＲ回路７９によりリタイミングデータとして生成された撮像信号ＲＳＤＴは、抽出クロック信号ＲＣＬＫに基づき、Ｓ／Ｐ変換器８１及び８Ｂ１０Ｂデコーダ８２により変換が行われ、元の８ビットのパラレルデータに復元される。この８ビットのパラレルデータからなる撮像信号は、画像処理回路８３により画像データに変換され、モニタ２１に画像表示が行われる。

次に上記の内視鏡システム２において撮像チップ４からプロセッサ装置１１への撮像信号の伝送に関して説明する。

図９は、撮像チップ４２からプロセッサ装置１１に画素データを伝送する図５に示した８Ｂ１０Ｂエンコーダ７３以降の撮像信号の伝送系回路を抽出して示した構成図である。

上述のように撮像チップ４２では、Ａ／Ｄ変換器７２から８Ｂ１０Ｂエンコーダ７３に撮像信号として順次入力される８ビットのパラレルデータである画素データが、８Ｂ１０Ｂエンコーダ７３により１０ビットのパラレルデータ（１０ビットを１ワードとするワードデータ）に変換された後、Ｐ／Ｓ変換器７５に入力される。Ｐ／Ｓ変換器７５に順次入力される画素データは、Ｐ／Ｓ変換器７５によりパラレルデータからシリアルデータへと変換されて撮像信号ＳＤＴとしてプロセッサ装置１１へと送信される。

このような撮像チップ４２における撮像信号ＳＤＴの送信に際して、撮像信号ＳＤＴには、所定間隔（所定時間間隔又は所定ビット数間隔）でワード同期のためのワード同期データが挿入されるようになっている。

ワード同期データは、撮像チップ４２から送信される撮像信号ＳＤＴとしてシリアルデータを受信したプロセッサ装置１１において、シリアルデータを１ワードずつのワードデータに区切るタイミングが画素データごとに区切るタイミングとして適切な状態であること、即ち、本実施の形態においては、撮像チップ４２の８Ｂ１０Ｂエンコーダ７３から順次出力されたワードデータと、シリアルデータ（撮像信号ＳＤＴ）を受信したプロセッサ装置１１においてそのシリアルデータから順次取得されるワードデータとが一致（ワード同期）していることを確認し、また、ワード同期していない場合にはワード同期を復旧させるために使用されるデータである。

このワード同期データとして８Ｂ１０Ｂエンコーダ７３の出力データとしては存在しないビットパターンのワードデータが用いられる。例えば、カンマデータ（コンマデータ）と称される“０１０１１１１１００”がワード同期データとして用いられる。なお、ワード同期データは他のビットパターンであってもよい。

撮像信号ＳＤＴへのワード同期データの挿入は、例えば、撮像チップ４２のＰ／Ｓ変換器７５において行われる。図９に示すようにＰ／Ｓ変換器７５は、同期データ挿入処理部１００とＰ／Ｓ変換処理部１０２とを備えている。

同期データ挿入処理部１００は、図１０（Ａ）に示すように８Ｂ１０Ｂエンコーダ７３から撮像信号として順次入力される１０ビット（１ワード）のワードデータ（画素データ）を後段のＰ／Ｓ変換処理部１０２に通過させると共に、所定のタイミングで１ワード分のワード同期データを画素データを示すワードデータの間に挿入し、Ｐ／Ｓ変換処理部１０２に出力する。なお、図５に示した固体撮像素子４４からＡ／Ｄ変換器７２を介して８Ｂ１０Ｂエンコーダ７３に入力される撮像信号が各画素の画素データ以外のデータを含む場合でもそのデータには言及せず以下においては画素データのみが撮像信号として入力されるものとして説明する。

ワード同期データを挿入するタイミングとしては、固体撮像素子４４での画素データの読み出しがインターレース方式やプログレッシブ方式で知られる走査方式とする場合に、例えば、図１０（Ｂ）のように１本の水平走査線分の画素データ（ワードデータ）が同期データ挿入処理部１００を通過するごとに（即ち、１水平走査期間ごとに）、1つのワード同期データを挿入する。この場合に、同期データ挿入処理部１００は、通過させるワードデータのワード数をカウントし、１水平走査線分のワード数（画素数）のワードデータが通過するごとにワード同期データを挿入するようにしてもよいし、固体撮像素子４４の制御回路６６から現在の画素データの読み出し位置の情報を取得して、その情報に基づいてワード同期データを挿入するようにしてもよい。また、ワード同期データを挿入する位置として、各水平走査線の開始画素のワードデータの前、又は、各水平走査線の終了画素のワードデータの後、即ち、通過させるワードデータの水平走査線（水平走査線の番号）が切り替わる位置（水平帰線期間に相当する位置）のように特定画素のワードデータに隣接する位置にワード同期データを挿入することも可能である。

なお、ワード同期データを挿入するタイミングは、必ずしも上記のように１水平走査線ごとである必要はない。

Ｐ／Ｓ変換処理部１０２は、上記のようにワード同期データが挿入されて同期データ挿入処理部１００から撮像信号として順次出力されるワードデータを図６に示したようにパラレルデータからシリアルデータへと変換する。これによって、画素データを示すワードデータに対して所定間隔でワード同期データが挿入されたワードデータが図１１（Ａ）のようなパラレルデータから図１１（Ｂ）のようなシリアルデータに変換され、そのワード同期データが挿入されたシリアルデータが、撮像信号ＳＤＴとして撮像チップ４２からプロセッサ装置１１に送信される。

なお、Ｐ／Ｓ変換器７５は、図１２のように所定ビット数のデータを最小の伝送単位（フレームという）として、撮像信号ＳＤＴをフレーム単位で送信しており、各フレームごとにフレームの開始を示すスタートビット（例えば“０”）とフレームの終了を示すエンドビット（例えば“１”）を付加している。また、１フレームのデータ量は固体撮像素子４４において例えば１画面分（画素データの読み出し方式がインターレース方式の場合には１フィールド分、プログレッシブ方式の場合には１フレーム分）の画素データ（ワード同期データ等を含む）を伝送する際のデータ量としても良いし、１水平走査線分の画素データを伝送する際のデータ量としても良く、任意のデータ量とすることができる。

また、ワード同期データの挿入は、Ｐ／Ｓ変換器７５ではなく、８Ｂ１０Ｂエンコーダ７３で行うようにすることも可能であるし、８Ｂ１０Ｂエンコーダ７３やＰ／Ｓ変換器７５とは別の処理部で行うことも可能である。

一方、上述のようにプロセッサ装置１１では、撮像チップ４２から伝送された撮像信号ＳＤＴが、ＣＤＲ回路７９によりリタイミングされた後、Ｓ／Ｐ変換器８１により１０ビットのパラレルデータ（ワードデータ）に変換されて、８Ｂ１０Ｂデコーダ８２に入力される。８Ｂ１０Ｂデコーダ８２に順次入力されるワードデータは、Ｓ／Ｐ変換器８１により元の８ビットの画素データに復号された後、画像処理回路８３に入力される。

まず、このようなプロセッサ装置１１における撮像信号ＳＤＴの受信に際してのワード同期データに基づくワード同期処理について説明する。プロセッサ装置１１では、ワード同期データに基づいて、ワード同期していることを確認するワード同期の確認と、ワード同期していない場合にはワード同期を復旧させるワード同期の復旧の処理が行われる。

ワード同期は、撮像信号ＳＤＴとして撮像チップ４２から送信されるシリアルデータを受信したプロセッサ装置１１において、シリアルデータを１ワードずつのワードデータに区切るタイミングを、画素データごとに区切るタイミングとして適切な状態にすること、即ち、本実施の形態では、撮像チップ４２の８Ｂ１０Ｂエンコーダ７３から順次出力されたワードデータと、プロセッサ装置１１の８Ｂ１０Ｂデコーダ８２に順次入力されるワードデータとを一致させることを意味する。撮像チップ４２からプロセッサ装置１１への撮像信号ＳＤＴの伝送がデータ破損（ビット挿入やビット欠落等）なく正常に行われている場合には、Ｓ／Ｐ変換器８１が撮像信号としてフレーム単位で伝送されるシリアルデータのスタートビットを検出し、それに続くビットデータ列を１ワード（１０ビット）ごとにパラレルデータに変換することでワード同期した状態となっている。

一方、撮像信号の伝送中、特に撮像チップ４２からプロセッサ装置１１への撮像信号ＳＤＴの伝送中にノイズ等の影響によりビット挿入やビット欠落等のデータ破損が発生することがあり、ワード同期のタイミングにずれが生じ、ワード同期していない状態となる場合がある。その場合には、ワード同期の確認によりワード同期していない状態であることが検出され、ワード同期の復旧によりワード同期している状態に復旧するようになっている。

ワード同期データに基づくワード同期の確認と復旧に関する処理は、例えば、プロセッサ装置１１のＳ／Ｐ変換器８１において行われる。図９に示すようにＳ／Ｐ変換器８１は、同期データ検出処理部１０４、Ｓ／Ｐ変換処理部１０６、ワード同期処理部１０８とを備えている。

同期データ検出処理部１０４は、ＣＤＲ回路７９から撮像信号（リタイミングされた撮像信号ＲＳＤＴ）として順次入力されるシリアルデータのうちからワード同期データを示すビットパターンを検出すると共に、それによってワード同期データを検出した場合にはワード同期データを検出したことを示す検出信号をワード同期処理部１０８に与える。また、ワード同期データ以外のワードデータを後段のＳ／Ｐ変換処理部１０６に通過させ、ワード同期データを撮像信号から取り除く。なお、ワード同期データを撮像信号から取り除く処理は、後段の８Ｂ１０Ｂデコーダ８２や画像処理回路８３において行うようにしてもよい。

Ｓ／Ｐ変換処理部１０６は、同期データ検出処理部１０４を通過したワードデータを１ワード（１０ビット）ずつに区切ってシリアルデータから１０ビットのパラレルデータへと変換する。

ワード同期処理部１０８は、ＣＤＲ回路７９からＳ／Ｐ変換器８１に撮像信号として入力される図１３のようなシリアルデータに対して、同期データ検出処理部１０４からワード同期データを検出したことを示す検出信号が与えられると、Ｓ／Ｐ変換処理部１０６に対して、そのワード同期データに続くビットデータ列を１０ビットずつに区切るタイミングで１０ビットのビットデータ列としてパラレル伝送する１０ビットのパラレルデータに変換させる。

即ち、Ｓ／Ｐ変換処理部１０６が、ワード同期データに続くビットデータ列を１０ビットずつに区切るタイミングで（ワード同期データに続くビットデータ列を１０ビットずつに区切る位置をワードデータの境界（ワード区切り位置）として）１０ビットのビットデータ列を１０ビットのパラレルデータに変換することによってワード同期している状態となるが、ワード同期処理部１０８は、ワード同期データの検出（同期データ検出処理部１０４からの検出信号）に基づいて、そのようにワード同期している状態となるようにＳ／Ｐ変換処理部１０６がシリアルデータ（ビットデータ列）をパラレルデータに変換するＳ／Ｐ変換のタイミングを調整する。

ワード同期処理部１０８に同期データ検出処理部１０４からの検出信号が与えられた際にワード同期している状態が確保されている場合には、Ｓ／Ｐ変換処理部１０６のＳ／Ｐ変換のタイミングの調整を行っても状態は何も変化せず、実質的にワード同期していることの確認のみが行われたことになる。

これに対して、ワード同期処理部１０８に同期データ検出処理部１０４からの検出信号が与えられた際にワード同期していない状態となっていた場合には、上記のようにワード同期処理部１０８がワード同期データの検出に基づいてＳ／Ｐ変換処理部１０６のＳ／Ｐ変換のタイミングを調整することでワード同期の復旧が行われたことになる。

このようにワード同期処理部１０８によるワード同期の確認及び復旧の処理（ワード同期処理）により、Ｓ／Ｐ変換処理部１０６によりパラレルデータに変換された撮像信号は、図１０（Ａ）に示したワード同期データ挿入前の撮像信号と一致したワードデータ（画素データ）により構成されたものとなる。即ち、Ｓ／Ｐ変換器８１によりシリアルデータからパラレルデータへと変換されて後段の８Ｂ１０Ｂデコーダ８２に入力されるワードデータが８Ｂ１０Ｂエンコーダ７３により符号化された後のワードデータに一致するようにワード同期（アライメント）がなされる。また、撮像信号の伝送中において、ノイズ等の影響でデータ破損が生じてワード同期にずれが生じてしまった場合でもワード同期データに基づくワード同期処理部１０８でのワード同期処理によりワード同期が適正な状態に復旧するようになっている。

ここで、撮像信号の伝送中等にデータ破損が生じた場合に、ワード同期データ以外のデータがワード同期データのビットパターンと一致する可能性がある。このとき、同期データ検出処理部１０４では、そのワード同期データ以外のデータをワード同期データと誤検出することになり、誤検出されたワード同期データに基づいてワード同期処理部１０８が上記のワード同期処理を実施してしまうとワード同期していない状態になるという不具合が生じる。

そこで、そのような不具合を防止するため、所定回数（２回以上の回数であって例えば３回）のワード同期データの検出に基づいて上記のワード同期処理（ワード同期の確認と復旧の処理）を実行すると好適である。即ち、ワード同期データを適切な間隔（Ｐ／Ｓ変換器７５においてワード同期データが挿入される予め決められた時間間隔又はビット数間隔）となるタイミング、即ち、Ｐ／Ｓ変換器７５により挿入されたワード同期データが検出されるべきタイミングで複数回検出した場合に、それらのワード同期データを適正なワード同期データと判断し、上記のワード同期処理（ワード同期の確認と復旧の処理）を実行すると好適である。

具体的な態様として、所定回数（２回以上の回数であって例えば３回）のワード同期データが連続して適切な間隔で検出された場合に、それらのワード同期データを適正なワード同期データと判断し、上記のワード同期処理（ワード同期の確認と復旧の処理）を実行するようにする。

即ち、同期データ検出処理部１０４からワード同期処理部１０８にワード同期データが検出されたことを示す検出信号が、所定回数連続して適切な間隔で与えられた場合に、ワード同期処理部１０８がそれらを適正なワード同期データの検出と判断する。そして、適正なワード同期データの検出と判断した場合に、それらのうちの最後に検出された最新のワード同期データの検出信号に基づいてワード同期処理を実行する。

図１４は、ワード同期処理部１０８においてワード同期データに基づくワード同期処理を実行する際の判断処理の処理手順を示したフローチャートである。

ステップＳ１０では、ワード同期データが検出されたか否かを判定する。即ち、Ｓ／Ｐ変換器８１に撮像信号として入力されたシリアルデータにおいてワード同期データと一致するビットパターンが検出され、同期データ検出処理部１０４から検出信号が与えられたか否かを判定する。このステップＳ１０の判定処理においてＮＯと判定している間は、ステップＳ１０の処理を繰り返す。一方、ＹＥＳと判定した場合にはステップＳ１２に移行する。

ステップＳ１２では、３回連続して適切な時間間隔でワード同期データが検出されたか否かを判定する。即ち、Ｐ／Ｓ変換器７５においてワード同期データが挿入される時間間隔Ｔｉ（適正なワード同期データが検出される時間間隔）が予め決められており、ステップＳ１２においてワード同期データを検出した時刻Ｔ０に対して時間間隔ＴＩの１回分を過去に遡る時刻Ｔ０−Ｔｉと、２回分を過去に遡る時刻Ｔ０−２×Ｔｉにおいてワード同期データを検出したか否かを判定する。このステップＳ１２の判定処理においてＮＯと判定した場合には、ステップＳ１０の処理に戻り、ＹＥＳと判定した場合にはステップＳ１４に移行する。なお、本処理において、ワード同期データが連続する回数を３回としたが、３回でなくても２回以上の回数であれば良い。また、適切な時間間隔ではなく、適切なビット数間隔（適正なワード同期データが検出されるビット数間隔、即ち、２つの適正なワード同期データの間に送られるワードデータのビット数）で所定回数連続してワード同期データを検出したか否かを判定してもよい。

ステップＳ１４では、ステップＳ１０において検出した最新のワード同期データに基づいてワード同期処理を実行する。即ち、最新のワード同期データに続くビットデータ列を１０ビットずつに区切るタイミングでS／Ｐ変換処理部１０６にＳ／Ｐ変換を実行させる。この処理が終了すると本フローチャートの処理を終了する。なお、本フローチャートの処理は繰り返し実行される。

これによれば、ワード同期データ以外のデータをワード同期データと誤検出した場合であってもその検出はワード同期処理の実行に対しては無効となるため、不適切なワード同期処理が実施されないようになる。

また、他の具体的態様として、上記のように所定回数の適正なワード同期データを連続して検出した場合でなくても、所定時間の期間内において適切な間隔で検出されるべき複数のワード同期データのうちのいずれか複数のワード同期データを検出した場合にそれらのワード同期データを適正なワード同期データと判断し、ワード同期処理を実行するようにしてもよい。即ち、同期データ検出処理部１０４からワード同期処理部１０８にワード同期データが検出されたことを示す検出信号が、所定時間の期間内に適切な間隔のタイミングに合致して所定回数以上与えられた場合に、ワード同期処理部１０８がそれらを適正なワード同期データの検出と判断する。そして、適正なワード同期データの検出と判断した場合に、それらのうちの最後に検出されたワード同期データの検出信号に基づいてワード同期処理を実行すればよい。

なお、上記のようなワード同期データの検出やワード同期データに基づくワード同期の確認、復旧の処理はS／Ｐ変換器８１において行うのではなく、８Ｂ１０Ｂデコーダ８２で行うようにすることも可能であるし、Ｓ／Ｐ変換器８１や８Ｂ１０Ｂデコーダ８２以外の処理部で行うようにすることも可能である。即ち、上記実施の形態では、Ｓ／Ｐ変換器８１のＳ／Ｐ変換処理部１０６に入力される前（Ｓ／Ｐ変換の前）のシリアルデータからワード同期データを検出し、検出したワード同期データに基づいてＳ／Ｐ変換のタイミングを調整することによってシリアルデータを１０ビットずつのワードデータに区切るタイミングを調整してワード同期の復旧を行うようにしている。一方、ワード同期データの検出は、８Ｂ１０Ｂデコーダ８２に入力する前のパラレルデータから検出することも可能であり、また、ワード同期データに基づくワード同期の確認や復旧に関しても８Ｂ１０Ｂデコーダ８２による復号化を行う前のパラレルデータを複数ワード分蓄積して、シリアルデータをワードデータとして区切るタイミングを調整したパラレルデータを作り直して８Ｂ１０Ｂデコーダ８２による復号化を行うことで実施することができる。

次に、プロセッサ装置１１における撮像信号ＳＤＴの受信に際しての復号エラーに基づくワード同期処理について説明する。プロセッサ装置１１では、８Ｂ１０Ｂデコーダ８２における復号エラーに基づいてワード同期処理（ワード同期を復旧させる処理）が行われるようになっている。

復元エラーとしては、例えば、８Ｂ１０Ｂデコーダ８２に入力したワードデータが破損しているために変換表に存在しないデータとなっている場合（テーブルエラー）や、ランニングディスパリティが適正でない場合（ディスパリティエラー）がある。

このような復号エラーに基づくワード同期の復旧に関する処理は、例えば、Ｓ／Ｐ変換器８１と８Ｂ１０Ｂデコーダ８２と間で行われる。

８Ｂ１０Ｂデコーダ８２は、図９のように、復元エラーが発生した場合にエラー信号を出力するエラー出力部１１０を備えている。８Ｂ１０Ｂデコーダ８２において、Ｓ／Ｐ変換器８１から入力される撮像信号を１０ビットのパラレルデータ（ワードデータ）から元の８ビットのパラレルデータ（画素データ）へと復号する際に復号エラーが生じた場合には、エラー出力部１１０がその復号エラーが発生したことを検出してエラー信号を出力する。そのエラー信号は、上記のＳ／Ｐ変換器８１のワード同期処理部１０８に入力される。

ワード同期処理部１０８は、エラー出力部１１０からのエラー信号が入力されると、Ｓ／Ｐ変換処理部１０６におけるＳ／Ｐ変換のタイミングを１ビット分シフトさせる。即ち、Ｓ／Ｐ変換処理部１０６がシリアルデータ（ビットデータ列）をパラレルデータに変換するタイミングを１ビットデータ分シフトさせて（遅らせるか、又は、早くする）、シリアルデータとして入力されるビットデータ列をワードデータに区切る位置（図１３に示すワード区切り位置）を１ビット分ずらず。そして、この処理をエラー出力部１１０からのエラー信号が入力されなくなるまで繰り替えし実行し、エラー信号が入力されなくなった場合に上記処理を停止する。

図１５は、ワード同期処理部１０８において８Ｂ１０Ｂデコーダ８２の復号エラーに基づくワード同期処理を実行する際の処理手順を示したフローチャートである。

ステップＳ２０では、８Ｂ１０Ｂデコーダ８２において復号エラーが発生したか否かを判定する。即ち、８Ｂ１０Ｂデコーダ８２において復号エラーが発生して８Ｂ１０Ｂデコーダ８２のエラー出力部からエラー信号が与えられたか否かを判定する。このステップＳ２０の判定処理においてＮＯと判定した場合には、このフローチャートの処理を終了する。一方、ＹＥＳと判定した場合にはステップＳ２２に移行する。なお、このフローチャートの処理は繰り返し実行されるためステップＳ２０の判定処理が繰り返し実行される。

ステップＳ２２では、Ｓ／Ｐ変換器８１のＳ／Ｐ変換処理部１０６におけるＳ／Ｐ変換のタイミングを１ビット分シフトさせる。即ち、Ｓ／Ｐ変換処理部１０６がシリアルデータ（ビットデータ列）をパラレルデータに変換するタイミングを１ビットデータ分だけ、現在のタイミングよりも遅いタイミング又は早いタイミングのいずれかにシフトさせる。この処理が終了すると本フローチャートの処理を終了する。

以上のフローチャートの処理によれば、復号エラーが発生した場合に復号エラーが発生しなくなくなるまでステップＳ２２の処理が繰り返されて、Ｓ／Ｐ変換のタイミングが１ビットデータ分ずつシフトする。復号エラーが発生しなくなった状態ではワード同期している状態と考えられるため、ワード同期にずれが生じた場合に上記フローチャートの処理によりワード同期の復旧が行われることになる。

これにより、撮像信号の伝送中にノイズ等の影響でデータ破損等が生じてワード同期にずれが生じてしまった場合でも復号エラーに基づくワード同期処理部１０８での上記のワード同期処理によりワード同期が適正な状態に復旧するようになっている。また、ワード同期データに基づくワード同期処理によるワード同期の復旧よりも短時間で復旧することが可能となり、早急に復旧することができる。

なお、上記のような復号エラーに基づくワード同期の復旧の処理はＳ／Ｐ変換器８１において行うのではなく、８Ｂ１０Ｂデコーダ８２で行うようにすることも可能であるし、Ｓ／Ｐ変換器８１や８Ｂ１０Ｂデコーダ８２以外の処理部で行うようにすることも可能である。即ち、上記実施の形態では、Ｓ／Ｐ変換器８１のＳ／Ｐ変換処理部１０６におけるＳ／Ｐ変換のタイミングを変更（１ビットずつシフト）することによってシリアルデータを１０ビットずつのワードデータに区切るタイミングを変更してワード同期の復旧を行うようにしている。一方、８Ｂ１０Ｂデコーダ８２による復号化を行う前のパラレルデータを複数ワード分蓄積して、シリアルデータをワードデータとして区切るタイミングを変更（１ビットずつシフト）したパラレルデータを作り直して８Ｂ１０Ｂデコーダ８２による復号化を行うことによっても上記実施の形態と同様に復号エラーに基づくワード同期の復旧を行うことができる。

次に、プロセッサ装置１１における撮像信号ＳＤＴの受信に際しての画像データの補間処理について説明する。プロセッサ装置１１では、８Ｂ１０Ｂデコーダ８２において復号エラーが発生した場合に、そのときの画素データを周辺部の画素の画素データに基づいて生成された画素データ（補間データ）で補間する補間処理が行われるようになっている。

補間処理は、例えば、８Ｂ１０Ｂデコーダ８２と画像処理回路８３との間で行われる。

画像処理回路８３は、図９に示すように内蔵メモリ（バッファメモリ）１１２を備えており、その内蔵メモリ１１２には、８Ｂ１０Ｂデコーダ８２から撮像信号として画像処理回路８３に入力される所定データ量（例えば所定数の画面分の画素データのデータ量）の画素データが蓄積されると共に、内蔵メモリ１１２のメモリ容量分の画素データが蓄積されると新しく入力された画素データが最も古い画素データに置き換えられて記憶がされるようになっている。

また、画像処理回路８３に対しても、上記の８Ｂ１０Ｂデコーダ８２のエラー出力部１１０からのエラー信号が与えられるようになっており、画像処理回路８３では、図１６に示すように、８Ｂ１０Ｂデコーダ８２から撮像信号として順次フレーム単位で入力される画素データを内蔵メモリ１１２に記憶する。そして、エラー出力部１１０からエラー信号が与えられた場合には、そのときに８Ｂ１０Ｂデコーダ８２から出力された画素（エラー画素）の画素データを内蔵メモリ１１２に記憶させず、そのエラー画素の画素データが記憶されるべき内蔵メモリ１１２のメモリ領域に、エラー画素の周辺部の画素の画素データから生成された補間データを記憶させて、エラー画素の画素データを補間データで補間するようにしている。

エラー画素に対して周辺部となる画素の画素データとして、エラー画素に対して空間的に近傍となる画素の画素データの他に、時間的に近傍となる画素の画素データも含まれており、エラー画素に対して空間的に近傍となる画素の画素データとしては、エラー画素に対して同一画像上の所定距離範囲以内の画素の画素データが該当する。このうち、補間データの生成に使用する画素データとしては、例えば、エラー画素に対して上下方向又は左右方向の所定距離範囲以内の画素の画素データに限定してもよいし、エラー画素に対して隣接する画素の画素データに限定してもよい。

エラー画素に対して時間的に近傍となる画素としては、エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上のエラー画素と同一位置の画素の画素データが該当する。このうち、補間データの生成に使用する画素データとしては、例えば、１画面分前又は１画面分後に得られた画像上の画素データに限定してもよい。

一方、エラー画素の画素データを補間する補間データは、上記のようにエラー画素に対して周辺部となる画素のうちの複数の画素の画素データに基づいて所定の演算処理により生成したものであってもよいし、エラー画素に対して周辺部となる画素のうちのいずれか１つの画素の画素データをそのまま使用したものであってもよい。

前者の場合に、例えば、エラー画素に対して周辺部となる画素のうち、補間データの生成に使用する複数の画素が予め決められておき、それらの画素の画素データの平均値を求めて、その平均値を補間データとする態様が考えられる。このとき、補間データの生成に使用する画素の画素データを正常な画素データ（エラー画素以外の画素データ）のみに限定してもよい。なお、複数の画素データに基づいて補間データを生成するための演算処理は平均を求める処理に限らず、他の処理によって補間データを生成してもよい。

後者の場合には、例えば、エラー画素に対して周辺部となる画素のうち、補間データの生成に使用する１つの画素を予め決められておき、その画素の画素データを補間データとする態様が考えられる。また、この場合には、補間データとする画素データを正常な画素データであることが望ましいため、例えば、エラー画素に対して周辺部となる画素のうち、補間データの生成に使用する画素として複数の画素を優先順位を付けて決めておき、それらの画素のうち、正常な画素データが得られた画素の中から優先順位が最も高い画素の画素データを選出して、その画素データを補間データとすると好適である。

画像処理回路８３は、８Ｂ１０Ｂデコーダ８２のエラー出力部１１０からのエラー信号が与えられた場合には、このようにして生成した補間データをエラー画素の画素データの代わりに内蔵メモリ１１２に記憶させ、内蔵メモリ１１２に記憶させた複数の画素データからなる画像データに所要の画像処理を施してその画像をモニタ２１に表示させるようにしている。したがって、撮像信号の伝送中にノイズ等の影響でデータ破損が生じた場合であっても、モニタ２１に表示される画像の乱れを最小限に抑えることができる。

なお、画像処理回路８３の内蔵メモリ１１２を使用して補間処理を行う場合に限らず、８Ｂ１０Ｂデコーダ８２と画像処理回路８３との間に設けたバッファメモリにおいて補間処理を行うことも可能であり、例えば、撮像信号の伝送単位である１フレーム分の画素データを記憶するバッファメモリを１又は複数設けるようにしてもよい。この場合に、８Ｂ１０Ｂデコーダ８２から出力された画素データをフレーム単位でバッファメモリに一時的に記憶させるようにし、全てのバッファメモリに画素データが蓄積されると、最も古いフレームの画素データをバッファメモリから画像処理回路８３に出力させると共に、そのバッファメモリに８Ｂ１０Ｂデコーダ８２からの新たなフレームの画素データを記憶させるようにする。複数のバッファメモリを備える場合には、８Ｂ１０Ｂデコーダ８２から順次出力された画素データをフレーム単位で複数のバッファメモリに巡回的に記憶させるようにする。この場合において、バッファメモリの数は、エラー画素の補間データを記憶させるメモリ領域がバッファメモリに存在している状態において、そのエラー画素に対して補間データの生成に使用する画素の画素データをバッファメモリに記憶させることができる容量分を満たす数であればよい。また、この場合にバッファメモリから補間データの生成に使用する画素データを読み出して補間データを生成する処理を、画像処理回路８３で行ってもよいし、他の処理部、又は専用に設けた処理部で行うようにしてもよい。

以上、上記実施の形態では、固体撮像素子４４をＣＭＯＳ型の固体撮像素子としているが、本発明はこれに限定されず、固体撮像素子４４をＣＣＤ型の固体撮像素子としても良い。

また、上記実施形態では、Ａ／Ｄ変換器７２により生成された８ビットの画素データを８Ｂ１０Ｂエンコーダ７３により１０ビットの画素データに変換するとしているが、本発明はこれに限定されず、変換前後のビット数は適宜変更しても良い。

２…内視鏡システム、１０…電子内視鏡、１１…プロセッサ装置、１２…光源装置、１４…挿入部、１５…操作部、１６…ユニバーサルコード、４２…撮像チップ（撮像装置）、４４…固体撮像素子、７２…Ａ／Ｄ変換器、７３…８Ｂ１０Ｂエンコーダ、７５…Ｐ／Ｓ変換器、７６…ＣＰＵ、７９…ＣＤＲ回路、８１…Ｓ／Ｐ変換器、８２…８Ｂ１０Ｂデコーダ、１００…同期データ挿入処理部、１０２…Ｐ／Ｓ変換処理部、１０４…同期データ検出処理部、１０６…Ｓ／Ｐ変換処理部、１０８…ワード同期処理部、１１０…８Ｂ１０Ｂデコーダ、１１２…内蔵メモリ

Claims (15)

1. 内視鏡の挿入部先端に搭載された固体撮像素子を有する撮像装置と、
   内視鏡に対する外部装置として前記撮像装置に信号線により接続され、前記撮像装置を制御する外部制御装置と、
   前記撮像装置において前記固体撮像素子により撮像信号として順次出力された画素データを１画素ごとに順次符号化して１ワードごとのワードデータに順次変換する符号化手段と、
   前記撮像装置において前記符号化手段によりワードデータに順次変換された撮像信号をパラレル信号からシリアル信号へと変換して前記信号線を通じて前記外部制御装置へと送信する撮像信号送信手段と、
   前記撮像装置において前記外部制御装置に送信する撮像信号にワード同期のためのワード同期データを所定間隔で挿入する同期データ挿入手段と、
   前記外部制御装置において前記撮像信号送信手段により送信された撮像信号を受信し、該撮像信号として順次受信したワードデータを１ワードごとにシリアル信号からパラレル信号へと順次変換する撮像信号受信手段と、
   前記外部制御装置において前記撮像信号受信手段によりパラレル信号に順次変換されたワードデータを１ワードごとに順次復号化して前記符号化手段による符号化を行う前の１画素ごとの画素データに順次変換する復号化手段と、
   前記外部制御装置において前記撮像信号受信手段により受信した撮像信号から前記ワード同期データを検出し、該検出したワード同期データに基づいて前記撮像信号受信手段によるパラレル信号への変換又は前記復号化手段による画素データへの変換において１ワードごとのワードデータとして区切るタイミングを調整してワード同期させる同期処理手段と、
   前記復号化手段により順次変換された画素データを記憶する記憶手段と、
   前記復号化手段において復号化の失敗を示す復号エラーの発生を検出する復号エラー検出手段と、
   前記復号エラー検出手段により復号エラーの発生が検出された場合に、該復号エラーの発生が生じたときの画素をエラー画素として該エラー画素の画素データが記憶されるべき前記記憶手段のメモリ領域に、該エラー画素に対して周辺部となる１又は複数の画素の画素データに基づいて生成した補間データを記憶させて前記エラー画素の画素データを補間する補間手段と、
   を備えた内視鏡システム。
2. 前記記憶手段は、伝送単位であるフレーム単位で前記復号化手段により順次変換されて出力される複数画素分の画素データを１フレーム分記憶する１又は複数のバッファメモリにより構成されるものとする請求項１に記載の内視鏡システム。
3. 前記補間手段は、前記エラー画素に対して周辺部となる１又は複数の画素の画素データであって前記補間データを生成する画素データとして、前記エラー画素に対して同一画像上の所定距離範囲以内に位置する画素の画素データと、前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データのうちのいずれか１つ又は複数の画素データを使用するものとする請求項１又は２に記載の内視鏡システム。
4. 前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データは、該エラー画素に対して１画面分前又は１画面分後における同一位置の画素の正常な画素データからなる請求項３に記載の内視鏡システム。
5. 前記符号化手段は、８ビットの画素データを８Ｂ１０Ｂ方式により符号化して１０ビットを１ワードとするワードデータに変換する８Ｂ１０Ｂエンコーダであり、
   前記復号化手段は、前記符号化手段により符号化されたワードデータを８Ｂ１０Ｂ方式により１ワードごとに復号化して前記８Ｂ１０Ｂエンコーダにより符号化される前の８ビットの画素データに変換する８Ｂ１０Ｂデコーダであるものとする請求項１〜４のうちのいずれか１項に記載の内視鏡システム。
6. 前記復号エラー検出手段は、前記復号エラーとして、テーブルエラー及びディスパリティーエラーの発生を検出するものとする請求項５に記載の内視鏡システム。
7. 前記撮像信号受信手段は、前記撮像信号送信手段により撮像信号として送信されたシリアル信号からクロック信号を抽出すると共に、該クロック信号により撮像信号をリタイミングするクロックデータリカバリ回路を含むものとする請求項１〜６のうちのいずれか１項に記載の内視鏡システム。
8. 前記撮像装置の固体撮像素子は、ＣＭＯＳ型の固体撮像素子であるものとする請求項１〜７のうちのいずれか１項に記載の内視鏡システム。
9. 内視鏡の撮像装置を制御すると共に該撮像装置からシリアル信号として伝送される撮像信号を受信する外部制御装置であって、前記撮像信号として前記撮像装置から順次出力された画素データを１画素ごとに順次符号化した１ワードごとのワードデータで、かつ、ワード同期のためのワード同期データが所定間隔で挿入されたワードデータを順次受信する内視鏡の外部制御装置であって、
   前記撮像装置により送信された撮像信号を受信し、該撮像信号として順次受信したワードデータを１ワードごとにシリアル信号からパラレル信号へと順次変換する撮像信号受信手段と、
   前記撮像信号受信手段によりパラレル信号に順次変換されたワードデータを１ワードごとに順次復号化して前記符号化を行う前の１画素ごとの画素データに順次変換する復号化手段と、
   前記撮像装置より受信した撮像信号から前記ワード同期データを検出し、該検出したワード同期データに基づいて前記撮像信号受信手段によるパラレル信号への変換又は前記復号化手段による画素データへの変換において１ワードごとのワードデータとして区切るタイミングを調整してワード同期させる同期処理手段と、
   前記復号化手段により順次変換された画素データを記憶する記憶手段と、
   前記復号化手段において復号化の失敗を示す復号エラーの発生を検出する復号エラー検出手段と、
   前記復号エラー検出手段により復号エラーの発生が検出された場合に、該復号エラーの発生が生じたときの画素をエラー画素として該エラー画素の画素データが記憶されるべき前記記憶手段のメモリ領域に、該エラー画素に対して周辺部となる１又は複数の画素の画素データに基づいて生成した補間データを記憶させて、前記エラー画素の画素データを補間する補間手段と、
   を備えた内視鏡の外部制御装置。
10. 前記記憶手段は、伝送単位であるフレーム単位で前記復号化手段により順次変換されて出力される複数画素分の画素データを１フレーム分記憶する１又は複数のバッファメモリにより構成されるものとする請求項９に記載の内視鏡の外部制御装置。
11. 前記補間手段は、前記エラー画素に対して周辺部となる１又は複数の画素の画素データであって前記補間データを生成する画素データとして、前記エラー画素に対して同一画像上の所定距離範囲以内に位置する画素の画素データと、前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データのうちのいずれか１つ又は複数の画素データを使用するものとする請求項９又は１０に記載の内視鏡の外部制御装置。
12. 前記エラー画素が得られた時間に対して所定時間範囲以内の時間に得られた画像上の前記エラー画素と同一位置の画素の画素データは、該エラー画素に対して１画面分前又は１画面分後における同一位置の画素の正常な画素データからなる請求項１１に記載の内視鏡の外部制御装置。
13. 前記撮像装置から撮像信号として伝送されるワードデータは、８ビットの画素データを８Ｂ１０Ｂ方式により符号化した１０ビットを１ワードとするワードデータであり、
    前記復号化手段は、前記符号化されたワードデータを８Ｂ１０Ｂ方式により１ワードごとに復号化して符号化される前の８ビットの画素データに変換する８Ｂ１０Ｂデコーダであるものとする請求項９〜１２のうちのいずれか１項に記載の内視鏡の外部制御装置。
14. 前記復号エラー検出手段は、前記復号エラーとして、テーブルエラー及びディスパリティーエラーの発生を検出するものとする請求項１３に記載の内視鏡の外部制御装置。
15. 前記撮像信号受信手段は、前記撮像装置より撮像信号として送信されたシリアル信号からクロック信号を抽出すると共に、該クロック信号により撮像信号をリタイミングするクロックデータリカバリ回路を含むものとする請求項９〜１４のうちのいずれか１項に記載の内視鏡の外部制御装置。

Images