JP5583332B2 - スルーホール配置装置およびスルーホール配置方法 - Google Patents
スルーホール配置装置およびスルーホール配置方法 Download PDFInfo
- Publication number
- JP5583332B2 JP5583332B2 JP2008149172A JP2008149172A JP5583332B2 JP 5583332 B2 JP5583332 B2 JP 5583332B2 JP 2008149172 A JP2008149172 A JP 2008149172A JP 2008149172 A JP2008149172 A JP 2008149172A JP 5583332 B2 JP5583332 B2 JP 5583332B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer wiring
- additional
- arrangement
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出部と、
前記抽出部により抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算部と、
前記抽出部により抽出されたスルーホールの中から、前記計算部により計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択部と、
前記選択部により選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置部と、を有し、
前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
前記追加配置部は、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置することを特徴とする。
スルーホール配置装置が行うスルーホール配置方法であって、
半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出ステップと、
前記抽出ステップにて抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算ステップと、
前記抽出ステップにて抽出されたスルーホールの中から、前記計算ステップにて計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択ステップと、
前記選択ステップにて選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置ステップと、を有し、
前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
前記追加配置ステップにおいて、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置することを特徴とする。
図1に、本発明の第1の実施形態のスルーホール配置装置の構成を示す。
本発明の第2の実施形態のスルーホール配置装置は、第1の実施形態と比較して、第1の実施形態と同様のスルーホールの追加配置処理が行われた半導体集積回路の設計データ上に、さらにスルーホールを追加配置する点が異なる。
(a)第1の動作例
本動作例は、図10に示すような半導体集積回路の設計データが入力された場合の例である。
(b)第2の動作例
本動作例は、図14に示すような半導体集積回路の設計データが入力された場合の例である。
20 計算部
30 選択部
40 追加配置部
Claims (12)
- 半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出部と、
前記抽出部により抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算部と、
前記抽出部により抽出されたスルーホールの中から、前記計算部により計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択部と、
前記選択部により選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置部と、を有し、
前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
前記追加配置部は、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、スルーホール配置装置。 - 前記抽出部は、前記追加配置部によりスルーホールが追加配置された設計データである処理済設計データからスルーホールを抽出し、
前記計算部は、前記抽出部により抽出されたスルーホールから前記追加配置部により追加配置されたスルーホールを除いたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算し、
前記選択部は、前記抽出部により抽出されたスルーホールから前記追加配置部により追加配置されたスルーホールを除いたスルーホールの中から、前記計算部により計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択し、
前記追加配置部は、前記選択部により選択された対象スルーホールごとに、該対象スルーホールを中心とする所定の範囲内の第2の所定の位置をスルーホールの追加配置位置として決定し、前記処理済設計データ上の前記追加配置位置にスルーホールを追加配置する、請求項1に記載のスルーホール配置装置。 - 前記所定の範囲内の第2の所定の位置は、該所定の範囲内において、前記対象スルーホールから前記所定の方向に前記所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置、もしくは、前記上層配線と隣接する上層配線上に存在し、かつスルーホールが配置されていない位置である、請求項2に記載のスルーホール配置装置。
- 前記追加配置部は、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕があれば、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置する、請求項3に記載のスルーホール配置装置。
- 前記追加配置部は、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がなければ、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項3に記載のスルーホール配置装置。
- 前記追加配置部は、前記追加配置位置が、前記隣接する上層配線上に存在し、かつスルーホールが配置されていない位置の場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項3に記載のスルーホール配置装置。
- スルーホール配置装置が行うスルーホール配置方法であって、
半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出ステップと、
前記抽出ステップにて抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算ステップと、
前記抽出ステップにて抽出されたスルーホールの中から、前記計算ステップにて計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択ステップと、
前記選択ステップにて選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置ステップと、を有し、
前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
前記追加配置ステップにおいて、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、スルーホール配置方法。 - 前記追加配置ステップにてスルーホールが追加配置された設計データである処理済設計データからスルーホールを抽出する第2抽出ステップと、
前記第2抽出ステップにて抽出されたスルーホールから前記追加配置ステップにて追加配置されたスルーホールを除いたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する第2計算ステップと、
前記第2抽出ステップにて抽出されたスルーホールから前記追加配置ステップにて追加配置されたスルーホールを除いたスルーホールの中から、前記第2計算ステップにて計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する第2選択ステップと、
前記第2選択ステップにて選択された対象スルーホールごとに、該対象スルーホールを中心とする所定の範囲内の第2の所定の位置をスルーホールの追加配置位置として決定し、前記処理済設計データ上の前記追加配置位置にスルーホールを追加配置する再追加配置ステップと、をさらに有する、請求項7に記載のスルーホール配置方法。 - 前記所定の範囲内の第2の所定の位置は、該所定の範囲内において、前記対象スルーホールから前記所定の方向に前記所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置、もしくは、前記上層配線と隣接する上層配線上に存在し、かつスルーホールが配置されていない位置である、請求項8に記載のスルーホール配置方法。
- 前記再追加配置ステップにおいて、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕があれば、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置する、請求項9に記載のスルーホール配置方法。
- 前記再追加配置ステップにおいて、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がなければ、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項9に記載のスルーホール配置方法。
- 前記再追加配置ステップにおいて、前記追加配置位置が、前記隣接する上層配線上に存在し、かつスルーホールが配置されていない位置の場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項9に記載のスルーホール配置方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149172A JP5583332B2 (ja) | 2008-06-06 | 2008-06-06 | スルーホール配置装置およびスルーホール配置方法 |
US12/478,834 US8504964B2 (en) | 2008-06-06 | 2009-06-05 | Through-hole layout apparatus that reduces differences in layout density of through-holes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149172A JP5583332B2 (ja) | 2008-06-06 | 2008-06-06 | スルーホール配置装置およびスルーホール配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295854A JP2009295854A (ja) | 2009-12-17 |
JP5583332B2 true JP5583332B2 (ja) | 2014-09-03 |
Family
ID=41401462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149172A Expired - Fee Related JP5583332B2 (ja) | 2008-06-06 | 2008-06-06 | スルーホール配置装置およびスルーホール配置方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8504964B2 (ja) |
JP (1) | JP5583332B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8739078B2 (en) | 2012-01-18 | 2014-05-27 | International Business Machines Corporation | Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications |
JP5846185B2 (ja) * | 2013-11-21 | 2016-01-20 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
CN109979841A (zh) * | 2019-03-11 | 2019-07-05 | 上海华虹宏力半导体制造有限公司 | 集成电路接触孔电阻测量方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3102281B2 (ja) * | 1994-09-28 | 2000-10-23 | 川崎製鉄株式会社 | 半導体集積回路チップのレイアウト設計方法及び半導体集積回路チップ |
US6035108A (en) * | 1996-10-17 | 2000-03-07 | Nec Corporation | Figure layout compaction method and compaction device |
JPH10189742A (ja) | 1996-12-24 | 1998-07-21 | Toshiba Corp | Lsiの自動配線装置および自動配線方法 |
JP2000089448A (ja) * | 1998-09-11 | 2000-03-31 | Fujitsu Ltd | 露光用パターン表示・検査・修正方法 |
JP2002057227A (ja) * | 2000-08-11 | 2002-02-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3718468B2 (ja) | 2001-10-17 | 2005-11-24 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路 |
JP3924550B2 (ja) * | 2003-05-22 | 2007-06-06 | Necエレクトロニクス株式会社 | 半導体装置及びレイアウト装置及び方法並びにプログラム |
JP4591809B2 (ja) * | 2003-06-27 | 2010-12-01 | エルピーダメモリ株式会社 | 微細化に対応したメモリアレイ領域のレイアウト方法 |
JP4346410B2 (ja) | 2003-10-28 | 2009-10-21 | 東芝メモリシステムズ株式会社 | 半導体集積回路の配線設計方法及び半導体集積回路 |
JP2005251796A (ja) | 2004-03-01 | 2005-09-15 | Toshiba Corp | 半導体装置の製造方法 |
JP4703129B2 (ja) * | 2004-05-06 | 2011-06-15 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法、設計方法 |
JP2006019690A (ja) | 2004-06-02 | 2006-01-19 | Matsushita Electric Ind Co Ltd | パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置 |
JP2006049534A (ja) | 2004-08-04 | 2006-02-16 | Rohm Co Ltd | 半導体装置の製造方法及び半導体装置 |
US7269813B2 (en) * | 2004-11-19 | 2007-09-11 | Alcatel | Off-width pitch for improved circuit card routing |
JP2007088178A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Microelectronics Corp | ダブル・ビア・セルの配置方法 |
US7698676B1 (en) * | 2005-11-10 | 2010-04-13 | Qi-De Qian | Method and system for improving manufacturability of integrated devices |
DE102005057076A1 (de) * | 2005-11-30 | 2007-05-31 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen |
JP2007164536A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム及び半導体集積回路の製造方法 |
JP2007305713A (ja) * | 2006-05-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置及び配線補助パターン生成方法 |
JP2007305794A (ja) * | 2006-05-11 | 2007-11-22 | Fujitsu Ltd | 回路設計装置、設計方法、およびプログラム |
JP2008021001A (ja) * | 2006-07-11 | 2008-01-31 | Matsushita Electric Ind Co Ltd | パターン修正装置、パターン最適化装置及び集積回路設計装置 |
JP2008059308A (ja) * | 2006-08-31 | 2008-03-13 | Elpida Memory Inc | 半導体装置の設計装置及び設計方法 |
JP2008098235A (ja) * | 2006-10-06 | 2008-04-24 | Matsushita Electric Ind Co Ltd | パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置 |
JP4555891B2 (ja) * | 2007-05-28 | 2010-10-06 | 富士通株式会社 | 自動配線装置,自動配線プログラム,及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
JP2010267673A (ja) * | 2009-05-12 | 2010-11-25 | Renesas Electronics Corp | 半導体装置の設計方法 |
JP5434355B2 (ja) * | 2009-08-11 | 2014-03-05 | 富士通セミコンダクター株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
-
2008
- 2008-06-06 JP JP2008149172A patent/JP5583332B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-05 US US12/478,834 patent/US8504964B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090307648A1 (en) | 2009-12-10 |
US8504964B2 (en) | 2013-08-06 |
JP2009295854A (ja) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI510943B (zh) | 用於設計積體電路實體特徵之方法、用於穿孔互連之方法及積體電路 | |
US20080097641A1 (en) | Interconnect structure of semiconductor integrated circuit, and design method and device therefor | |
US7673258B2 (en) | Design data creating method, design data creating program product, and manufacturing method of semiconductor device | |
JP2007305713A (ja) | 半導体装置及び配線補助パターン生成方法 | |
JP2013037451A (ja) | レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム | |
US7698679B2 (en) | Method and apparatus for automatic routing yield optimization | |
JP5583332B2 (ja) | スルーホール配置装置およびスルーホール配置方法 | |
JP2013073139A (ja) | マスクレイアウト分割方法、マスクレイアウト分割装置、及びマスクレイアウト分割プログラム | |
JP2010020553A (ja) | 半導体集積回路のマスクレイアウト検証方法 | |
JP2007123682A (ja) | 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム | |
CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
JP4803997B2 (ja) | 半導体集積装置、その設計方法、設計装置、およびプログラム | |
US20160307853A1 (en) | Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium | |
JP5251639B2 (ja) | 半導体装置の設計検証装置 | |
KR20150120265A (ko) | 집적 회로 설계 방법, 그 방법을 실행하기 위한 시스템 및 집적 회로 검증 시스템 | |
CN110852029B (zh) | 半导体芯片及其版图设计方法、装置 | |
US20080209367A1 (en) | Reliability design method | |
JP3485311B2 (ja) | ダミーパターンレイアウト方法 | |
JP2007088178A (ja) | ダブル・ビア・セルの配置方法 | |
JP2005150556A (ja) | 半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置 | |
CN113221498B (zh) | 缩小金属面积的方法 | |
JP5407450B2 (ja) | 半導体集積回路の設計支援方法及び製造方法 | |
JP2009026036A (ja) | Rc抽出用テクノロジファイル自動制御装置 | |
JPH1065007A (ja) | 半導体集積回路の設計装置および設計方法 | |
JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110408 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5583332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |