[go: up one dir, main page]

JP5583332B2 - スルーホール配置装置およびスルーホール配置方法 - Google Patents

スルーホール配置装置およびスルーホール配置方法 Download PDF

Info

Publication number
JP5583332B2
JP5583332B2 JP2008149172A JP2008149172A JP5583332B2 JP 5583332 B2 JP5583332 B2 JP 5583332B2 JP 2008149172 A JP2008149172 A JP 2008149172A JP 2008149172 A JP2008149172 A JP 2008149172A JP 5583332 B2 JP5583332 B2 JP 5583332B2
Authority
JP
Japan
Prior art keywords
hole
layer wiring
additional
arrangement
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008149172A
Other languages
English (en)
Other versions
JP2009295854A (ja
Inventor
隼人 大石
和彦 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2008149172A priority Critical patent/JP5583332B2/ja
Priority to US12/478,834 priority patent/US8504964B2/en
Publication of JP2009295854A publication Critical patent/JP2009295854A/ja
Application granted granted Critical
Publication of JP5583332B2 publication Critical patent/JP5583332B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、スルーホール配置装置およびスルーホール配置方法に関する。
通常、半導体集積回路においては、上層配線層の配線と下層配線層の配線とを接続するためにスルーホールが配置されている。
半導体集積回路を設計する際、各配線層のデータ面積(実際に露光もしくは遮光により加工が行われる部分の面積)におけるスルーホールが占める割合が小さいため、各配線層上にはスルーホールの配置密度が密である領域と粗である領域とができてしまう。
例えば、図18の左部に示す半導体集積回路の設計データにおいて、図18の右部に示すようにスルーホールのみを抽出すると、スルーホールの配置密度が密である領域と、粗である領域と、があることがわかる。
半導体集積回路の製造工程中のスルーホールを加工する拡散工程において、スルーホールの配置密度が粗である領域のスルーホールは、スルーホールの配置密度が密である領域に比べ、デフォーカス時に形状が崩れやすいことが知られている。そして、スルーホールの形状が崩れることにより、上層配線と下層配線の間の接続部分の高抵抗化や、スルーホール自体の未開口などの不具合が生じる。
このように、スルーホールの配置密度の粗密を原因としてスルーホールのでき上がりの形状や寸法にバラつきが生じ、半導体集積回路の歩留まりの低下を招いている。
スルーホールの配置密度の粗密による歩留まりの低下を解決するために、スルーホールの形状を均一化する技術が特許文献1や2に記載されている。
特許文献1には、スルーホールの周囲にスリット状のダミーパターンを追加配置し、ダミーパターンの幅とスルーホールからの距離を制御することで、スルーホール加工時のシュリンク量を調節し、スルーホールの形状を均一化する技術が記載されている。
特許文献2には、スルーホールの配置密度が粗い領域のスルーホールの周囲に、スルーホールよりも寸法が小さいダミーパターンをスルーホールの代わりに追加配置することで、スルーホール加工時の加工パターンの粗密を解消し、スルーホールの形状を均一化する技術が記載されている。なお、特許文献2においては、ダミーパターンは、スルーホール加工時に上層配線層と下層配線層の間を貫通しないように、寸法が調整されている。
特開2005−251796号公報 特開2006−049534号公報
しかし、特許文献1や2に記載されている技術には以下に示す課題がある。
特許文献1や2に記載されている技術では、半導体集積回路の設計ルールであるプロセス設計基準に規定されていないダミーパターンを設計データに追加配置する。そのため、ダミーパターンを考慮した上で、再度、光学シミュレーションにより露光時の条件出しを行い、光学補正量やデータ処理フローなどを決定する必要があり、開発工程が大幅に増えてしまうという課題がある。
また、特許文献1や2に記載されている技術では、半導体集積回路の設計データにダミーパターンが追加配置されるため、半導体集積回路の検査工程が複雑になるという課題もある。
本発明の目的は、上述した課題を解決することができるスルーホール配置装置およびスルーホール配置方法を提供することにある。
上記目的を達成するために本発明のスルーホール配置装置は、
半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出部と、
前記抽出部により抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算部と、
前記抽出部により抽出されたスルーホールの中から、前記計算部により計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択部と、
前記選択部により選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置部と、を有し、
前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
前記追加配置部は、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置することを特徴とする。
上記目的を達成するために本発明のスルーホール配置方法は、
スルーホール配置装置が行うスルーホール配置方法であって、
半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出ステップと、
前記抽出ステップにて抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算ステップと、
前記抽出ステップにて抽出されたスルーホールの中から、前記計算ステップにて計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択ステップと、
前記選択ステップにて選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置ステップと、を有し、
前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
前記追加配置ステップにおいて、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置することを特徴とする。
本発明によれば、半導体集積回路の設計データから既存のスルーホールを抽出し、抽出されたスルーホールごとに、そのスルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算し、配置密度が所定の値よりも小さいスルーホールごとに、設計データ上の、そのスルーホールを中心とした所定の範囲内の所定の位置にスルーホールを追加配置する。
これにより、スルーホールの配置密度の粗密の差が軽減されるため、プロセス設計基準に規定されていないダミーパターンを用いることなく、半導体集積回路の歩留まりを高めることができる。
したがって、半導体集積回路の開発工程が大幅に増えることがないという効果が得られるとともに、半導体集積回路の検査工程が複雑にならないという効果が得られる。
以下に、本発明を実施するための最良の形態について図面を参照して説明する。
(第1の実施形態)
図1に、本発明の第1の実施形態のスルーホール配置装置の構成を示す。
本実施形態のスルーホール配置装置は、要求される機能を満たすように設計された半導体集積回路の設計データが入力されると、入力された設計データ上にスルーホールを追加配置するものである。
図1に示すように、本実施形態のスルーホール配置装置は、抽出部10と、計算部20と、選択部30と、追加配置部40と、を有している。
抽出部10は、入力された設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する。
計算部20は、抽出部10により抽出されたスルーホールごとに、そのスルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する。
選択部30は、抽出部10により抽出されたスルーホールごとに、計算部20により計算された配置密度が所定の値以上であるか否かを判定し、判定結果に基づいて、配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する。
追加配置部40は、選択部30により選択された対象スルーホールごとに、対象スルーホールを中心とした所定の範囲内の所定の位置を、スルーホールの追加配置位置として決定し、設計データ上の追加配置位置にスルーホールを追加配置する。
具体的には、追加配置部40は、対象スルーホールごとに次のような処理を行う。
まず、追加配置部40は、対象スルーホールを中心とした所定の範囲内において、対象スルーホールから所定の方向(上、下、左、右、右上、右下、左上、左下、の8方向)に所定の距離(プロセス設計基準に規定されている隣接するスルーホール間の距離)離れた位置のうち、対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置を、スルーホールの追加配置位置として決定する。
次に、追加配置部40は、対象スルーホールと接続される下層配線を、追加配置位置に対応する位置まで伸長する余裕があるか否かを判定する。
追加配置部40は、下層配線を伸長する余裕がある場合、下層配線を追加配置位置に対応する位置まで伸長し、上層配線と下層配線を接続するスルーホール(下層配線用スルーホール)を、設計データ上の追加配置位置に追加配置する。
一方、追加配置部40は、下層配線を伸長すると隣接する下層配線と導通してしまうなどの理由で、下層配線を伸長する余裕がない場合、上層配線と下層配線との間の追加配置位置に対応する位置に中間層配線を配置し、上層配線と中間層配線を接続するスルーホール(中間層配線用スルーホール)を、設計データ上の追加配置位置に追加配置する。
以下に、本実施形態のスルーホール配置装置の動作について、図2に示すフローチャートに沿って説明する。
図2を参照すると、まず、半導体集積回路の設計データが入力される(ステップ100)。ここでは、図3に示すような半導体集積回路の設計データが入力されたものとする。なお、図3の上部は半導体集積回路の上面図、下部は上部の破線における断面図である(以下、図6,7,11〜17においても同様)。
また、図3においては、上層配線と下層配線が直交するように配置されているが、これは、スペースを有効利用するためであり、必ずしも直交する必要はない。また、通常、半導体集積回路の設計データには、上層配線と下層配線を接続するためにスルーホールが1個ないし2個配置されている。これは、最低限の個数のスルーホールで上層配線と下層配線を接続することでスペースを有効利用するためであり、スルーホールが多数配置される場合もある。但し、スルーホールが多数配置される場合は、スルーホールの配置密度がスルーホールの形状の崩れが起きない程度に十分に密になる場合がほとんどであるため、今回はスルーホールが多数配置される場合の説明を省略する。
次に、抽出部10は、図3に示す設計データから、図4に示すように、既存のスルーホールを抽出する(ステップ110)。
次に、計算部20は、抽出部10により抽出された図4のスルーホールごとに、図5に示すように、そのスルーホールを中心とした所定の範囲内のスルーホールの配置密度として、スルーホールの面積率を計算する(ステップ120)。ここでは、所定の範囲として矩形を用いているが、円形を用いてもよい。また、面積率は、(所定の範囲内のスルーホールの面積×100)/所定の範囲の面積で求めることができる。なお、本実施形態においては、配置密度として面積率を計算するものとするが、スルーホールの存在率などを計算してもよい。
次に、選択部30は、抽出部10により抽出されたスルーホールごとに、計算部20により計算された面積率が所定の値以上である否かを判定し、判定結果に基づいて、面積率が所定の値よりも小さいスルーホールを対象スルーホールとして選択する(ステップ130)。ここでは、図6のスルーホールa,bを含む複数個のスルーホールが対象スルーホールとして選択されたものとする。
次に、追加配置部40は、選択部30により選択された図6の複数個の対象スルーホールの中から、いずれかの対象スルーホールを選択する(ステップ140)。ここでは、スルーホールaが選択されたものとする。
次に、追加配置部40は、スルーホールaを中心とした所定の範囲内において、所定の方向に所定の距離離れた位置の中から、いずれかの位置を候補位置として選択する(ステップ150)。ここでは、スルーホールaの右方向に所定の距離離れた位置(図6の点線の丸)が、候補位置として選択されたものとする。
次に、追加配置部40は、候補位置が、スルーホールaと接続される上層配線上に存在し、かつスルーホールが配置されていないか否かを判定する(ステップ160)。
ここでは、図6に示すように、候補位置が上層配線上に存在し、スルーホールが配置されていないため、追加配置部40は、候補位置を追加配置位置として決定する。
次に、追加配置部40は、スルーホールaと接続される下層配線を、追加配置位置に対応する位置まで伸長する余裕があるか否かを判定する(ステップ170)。
ここでは、図6に示すように、下層配線を伸長する余裕があるため、追加配置部40は、下層配線を追加配置位置に対応する位置まで伸長し、図7に示すように、設計データ上の追加配置位置に下層配線用スルーホールを追加配置する(ステップ180)。
以降、追加配置部40は、スルーホールaを中心とした所定の範囲内の所定の方向に所定の距離離れた全ての位置に対してステップ150〜190の処理を行う(ステップ200)。これにより、図7に示すように、設計データ上のスルーホールaの右上方向に所定の距離離れた位置にも下層配線用スルーホールが追加配置される。
また、追加配置部40は、抽出部30により選択された全ての対象スルーホールに対して、ステップ140〜200の処理が行われていない場合(ステップ210)、ステップ140に戻り、次の対象スルーホールを選択する。ここでは、図6のスルーホールbが選択されたものとする。
次に、追加配置部40は、スルーホールbを中心とした所定の範囲内において、所定の方向に所定の距離離れた位置の中から、いずれかの位置を候補位置として選択する(ステップ150)。ここでは、スルーホールbの左方向に所定の距離離れた位置(図6の点線の丸)が、候補位置として選択されたものとする。
次に、追加配置部40は、候補位置が、スルーホールbと接続される上層配線上に存在し、かつスルーホールが配置されていないか否かを判定する(ステップ160)。
ここでは、図6に示すように、候補位置が上層配線上に存在し、スルーホールが配置されていないため、追加配置部40は、候補位置を追加配置位置として決定する。
次に、追加配置部40、スルーホールbと接続される下層配線を、追加配置位置に対応する位置まで伸長する余裕があるか否かを判定する(ステップ170)。
ここでは、図6に示すように、下層配線を伸長する余裕がないため、追加配置部40は、上層配線と下層配線の間の追加配置位置に対応する位置に中間層配線を配置し、図7に示すように、設計データ上の追加配置位置に中間層配線用スルーホールを追加配置する(ステップ190)。
以降、追加配置部40は、スルーホールbを中心とした所定の範囲内の所定の方向に所定の距離離れた全ての位置に対してステップ150〜190の処理を行う(ステップ200)。これにより、図7に示すように、設計データ上のスルーホールbの左上方向に所定の距離離れた位置にも中間層配線用スルーホールが追加配置される。
その後、追加配置部40は、抽出部30により選択された全ての対象スルーホールに対してステップ140〜200の処理が行われると追加配置処理を終了する。
上述したように、本実施形態においては、半導体集積回路の設計データから既存のスルーホールを抽出し、抽出されたスルーホールごとに、そのスルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算し、配置密度が所定の値よりも小さいスルーホールごとに、設計データ上の、そのスルーホールを中心とした所定の範囲内の所定の位置にスルーホールを追加配置する。
これにより、スルーホールの配置密度の粗密の差が軽減されるため、プロセス設計基準に規定されていないダミーパターンを用いることなく、半導体集積回路の歩留まりを高めることができる。
したがって、半導体集積回路の開発工程が大幅に増えることがないという効果が得られるとともに、半導体集積回路の検査工程が複雑にならないという効果が得られる。
(第2の実施形態)
本発明の第2の実施形態のスルーホール配置装置は、第1の実施形態と比較して、第1の実施形態と同様のスルーホールの追加配置処理が行われた半導体集積回路の設計データ上に、さらにスルーホールを追加配置する点が異なる。
図8に、本実施形態のスルーホール配置装置の構成を示す。
図8に示すように、本実施形態のスルーホール配置装置は、図1に示した第1の実施形態と同様の構成であるが、各構成要素の動作として、以下に示す動作が追加される点が異なる。
抽出部10は、追加配置部40によりスルーホールの追加配置処理が行われた設計データ(処理済設計データ)が追加配置部40から入力されると、入力された処理済設計データからスルーホールを抽出する。
計算部20は、抽出部10により抽出されたスルーホールから追加配置部40により追加配置されたスルーホール(追加スルーホール)を除いたスルーホールごとに、そのスルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する。
選択部30は、抽出部10により抽出されたスルーホールから追加スルーホールを除いたスルーホールごとに、計算部20により計算された配置密度が所定の値以上であるか否かを判定し、判定結果に基づいて、配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する。
追加配置部40は、選択部30により選択された対象スルーホールごとに、対象スルーホールを中心とした所定の範囲内の第2の所定の位置を、スルーホールの追加配置位置として決定し、処理済設計データ上の追加配置位置にスルーホールを追加配置する。
具体的には、追加配置部40は、対象スルーホールごとに次のような処理を行う。
まず、追加配置部40は、対象スルーホールを中心とした所定の範囲内において、所定の方向に所定の距離離れた位置のうち、対象スルーホールと接続される上層配線を伸長する余裕がある位置を、追加配置位置として決定する。
次に、追加配置部40は、上層配線を追加配置位置まで伸長し、対象スルーホールと接続される下層配線を追加配置位置に対応する位置まで伸長する余裕があるか否かに応じて、下層配線用スルーホールまたは中間配線用スルーホールを、処理済設計データ上の追加配置位置に追加配置する。
また、追加配置部40は、対象スルーホールを中心とした所定の範囲内において、所定の方向に所定の距離離れた位置のうち、対象スルーホールと接続される上層配線と隣接する上層配線上に存在し、かつスルーホールが配置されていない位置を、スルーホールの追加配置位置として決定し、処理済設計データ上の追加配置位置に中間層配線用スルーホールを追加配置する。
以下に、本実施形態のスルーホール配置装置の動作について、図9に示すフローチャートに沿って説明する。
(a)第1の動作例
本動作例は、図10に示すような半導体集積回路の設計データが入力された場合の例である。
図9を参照すると、まず、図10に示すような半導体集積回路の設計データが入力されると、図2と同様のスルーホールの追加配置処理が行われ、図11に示すように、設計データ上にスルーホールが追加配置される(ステップ300)。
次に、追加配置部40は、図11のスルーホールが追加配置された処理済設計データを抽出部10に入力する(ステップ310)。
次に、抽出部10は、入力された処理済設計データから、スルーホールを抽出する(ステップ320)。
次に、計算部20は、抽出部10により抽出されたスルーホールから追加スルーホールを除いたスルーホールごとに、所定の範囲内のスルーホールの配置密度として、スルーホールの面積率を計算する(ステップ330)。
次に、選択部30は、抽出部10により抽出されたスルーホールから追加スルーホールを除いたスルーホールごとに、計算部20により計算された面積率が所定の値以上であるか否かを判定し、判定結果に基づいて、面積率が所定の値よりも小さいスルーホールを対象スルーホールとして選択する(ステップ340)。ここでは、図12のスルーホールc,dを含む複数個のスルーホールが対象スルーホールとして選択されたものとする。
次に、追加配置部40は、選択部30により選択された図12の複数個の対象スルーホールの中から、いずれかの対象スルーホールを選択する(ステップ350)。ここでは、スルーホールcが選択されたものとする。
次に、追加配置部40は、スルーホールcを中心とした所定の範囲内において、所定の方向に所定の距離離れた位置の中から、いずれかの位置を候補位置として選択する(ステップ360)。ここでは、スルーホールcの左方向に所定の距離離れた位置(図12の点線の丸)が、候補位置として選択されたものとする。
次に、追加配置部40は、スルーホールcと接続される上層配線を、候補位置まで伸長する余裕があるか否かを判定する(ステップ370)。なお、本実施形態においては、上層配線は、配線と平行な方向にのみ伸長可能なものとする。
ここでは、図12に示すように、上層配線を伸長する余裕があるため、追加配置部40は、候補位置を追加配置位置として決定する。
次に、追加配置部40は、追加配置位置まで上層配線を伸長し、スルーホールcと接続される下層配線を追加配置位置に対応する位置まで伸長する余裕があるか否かを判定する(ステップ380)。
ここでは、図12に示すように、下層配線を伸長する余裕があるため、追加配置部40は、下層配線を追加配置位置に対応する位置まで伸長し、図13に示すように、処理済設計データ上の追加配置位置に下層配線用スルーホールを追加配置する(ステップ390)。
以降、追加配置部40は、スルーホールcを中心とした所定の範囲内の所定の方向に所定の距離離れた全ての位置に対してステップ360〜420の処理を行う(ステップ430)。ここでは、図12に示すように、スルーホールcと接続される上層配線は、スルーホールcの左方向にのみしか伸長することができないため、左以外の方向に所定の距離離れた位置にはスルーホールは追加配置されない。
また、追加配置部40は、抽出部30により選択された全ての対象スルーホールに対してステップ350〜430の処理が行われていない場合(ステップ440)、ステップ350に戻り、次の対象スルーホールを選択する。ここでは、図12のスルーホールdが選択されたものとする。
次に、追加配置部40は、スルーホールdを中心とした所定の範囲内において、所定の方向に所定の距離離れた位置の中から、いずれかの位置を候補位置として選択する(ステップ360)。ここでは、スルーホールdの右方向に所定の距離離れた位置(図12の点線の丸)が、候補位置として選択されたものとする。
次に、追加配置部40は、スルーホールdと接続される上層配線を、候補位置まで伸長する余裕があるか否かを判定する(ステップ370)。
ここでは、図12に示すように、上層配線を伸長する余裕があるため、追加配置部40は、候補位置を追加配置位置として決定する。
次に、追加配置部40は、追加配置位置まで上層配線を伸長し、スルーホールdと接続される下層配線を追加配置位置に対応する位置まで伸長する余裕があるか否かを判定する(ステップ380)。
ここでは、図12に示すように、下層配線を伸長する余裕がないため、追加配置部40は、上層配線と下層配線の間の追加配置位置に対応する位置に中間層配線を配置し、図13に示すように、処理済設計データ上の追加配置位置に中間層配線用スルーホールを追加配置する(ステップ400)。
以降、追加配置部40は、スルーホールdを中心とした所定の範囲内の所定の方向に所定の距離離れた全ての位置に対してステップ360〜420の処理を行う(ステップ430)。ここでは、図12に示すように、スルーホールdと接続される上層配線は、スルーホールdの右方向にのみしか伸長することができないため、右以外の方向に所定の距離離れた位置にはスルーホールは追加配置されない。
その後、追加配置部40は、抽出部30により選択された全ての対象スルーホールに対してステップ350〜430の処理が行われると再追加配置処理を終了する。
(b)第2の動作例
本動作例は、図14に示すような半導体集積回路の設計データが入力された場合の例である。
図9を参照すると、まず、図14に示すような半導体集積回路の設計データが入力されると、図2と同様のスルーホールの追加配置処理が行われ、図15に示すように、設計データ上にスルーホールが追加配置される(ステップ300)。
次に、追加配置部40は、図15のスルーホールが追加配置された処理済設計データを抽出部10に入力する(ステップ310)。
次に、抽出部10は、入力された処理済設計データから、スルーホールを抽出する(ステップ320)。
次に、計算部20は、抽出部10により抽出されたスルーホールから追加スルーホールを除いたスルーホールごとに、所定の範囲内のスルーホールの配置密度として、スルーホールの面積率を計算する(ステップ330)。
次に、選択部30は、抽出部10により抽出されたスルーホールから追加スルーホールを除いたスルーホールごとに、計算部20により計算された面積率が所定の値以上であるか否かを判定し、判定結果に基づいて、面積率が所定の値よりも小さいスルーホールを対象スルーホールとして選択する(ステップ340)。ここでは、図16のスルーホールeを含む複数個のスルーホールが対象スルーホールとして選択されたものとする。
次に、追加配置部40は、選択部30により選択された図16の複数個の対象スルーホールの中から、いずれかの対象スルーホールを選択する(ステップ350)。ここでは、スルーホールeが選択されたものとする。
次に、追加配置部40は、スルーホールeを中心とした所定の範囲内において、所定の方向に所定の距離離れた位置の中から、いずれかの位置を候補位置として選択する(ステップ360)。ここでは、スルーホールeの上方向に所定の距離離れた位置(図16の点線の丸)が、候補位置として選択されたものとする。
次に、追加配置部40は、スルーホールeと接続される上層配線を、候補位置まで伸長する余裕があるか否かを判定する(ステップ370)。
ここでは、図16に示すように、上層配線を伸長する余裕がないため、追加配置部40は、候補位置が、スルーホールeと接続される上層配線に隣接する上層配線上に存在するか否かを判定する(ステップ410)。
ここでは、図16に示すように、候補位置が隣接する上層配線上に存在するため、追加配置部40は、候補位置を追加配置位置として決定する。
次に、追加配置部40は、上層配線と下層配線の間の追加配置位置に対応する位置に中間層配線を配置し、図17に示すように、処理済設計データ上の追加配置位置に中間層配線用スルーホールを配置する(ステップ420)。
以降、追加配置部40は、スルーホールeを中心とした所定の範囲内の所定の方向に所定の距離離れた全ての位置に対して、ステップ360〜420の処理を行う(ステップ430)。これにより、図17に示すように、処理済設計データ上のスルーホールeの下、右上、右下、左上、左下方向に所定の距離離れた位置にも中間層配線用スルーホールが追加配置される。
その後、追加配置部40は、抽出部30により選択された全ての対象スルーホールに対してステップ350〜430の処理が行われると再追加配置処理を終了する。
上述したように、本実施形態においては、半導体集積回路の設計データに対しスルーホールの追加配置処理を行った後、処理済設計データからスルーホールを抽出し、追加スルーホールを除く抽出されたスルーホールごとに、所定の範囲内のスルーホールの配置密度を計算し、配置密度が所定の値よりも小さいスルーホールごとに、処理済設計データ上の、そのスルーホールを中心とした所定の範囲内の第2の所定の位置にスルーホールを追加配置する。
これにより、第1の実施形態と比較して、スルーホールの配置密度の粗密の差がさらに軽減されるため、半導体集積回路の歩留まりをより高めることができるという効果が得られる。
本発明の第1の実施形態のスルーホール配置装置の構成を示すブロック図である。 図1に示したスルーホール配置装置の動作を説明するフローチャートである。 半導体集積回路の設計データの一例を示す図である。 図1に示したスルーホール配置装置の動作を説明する図である。 図1に示したスルーホール配置装置の動作を説明する図である。 図1に示したスルーホール配置装置の動作を説明する図である。 図1に示したスルーホール配置装置の動作を説明する図である。 本発明の第2の実施形態のスルーホール配置装置の構成を示すブロック図である。 図8に示したスルーホール配置装置の動作を説明するフローチャートである。 半導体集積回路の設計データの他の例を示す図である。 図8に示したスルーホール配置装置の動作を説明する図である。 図8に示したスルーホール配置装置の動作を説明する図である。 図8に示したスルーホール配置装置の動作を説明する図である。 半導体集積回路の設計データのさらに他の例を示す図である。 図8に示したスルーホール配置装置の動作を説明する図である。 図8に示したスルーホール配置装置の動作を説明する図である。 図8に示したスルーホール配置装置の動作を説明する図である。 半導体集積回路の設計データのさらに別の例を示す図である。
符号の説明
10 抽出部
20 計算部
30 選択部
40 追加配置部

Claims (12)

  1. 半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出部と、
    前記抽出部により抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算部と、
    前記抽出部により抽出されたスルーホールの中から、前記計算部により計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択部と、
    前記選択部により選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置部と、を有し、
    前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
    前記追加配置部は、
    前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
    前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、スルーホール配置装置。
  2. 前記抽出部は、前記追加配置部によりスルーホールが追加配置された設計データである処理済設計データからスルーホールを抽出し、
    前記計算部は、前記抽出部により抽出されたスルーホールから前記追加配置部により追加配置されたスルーホールを除いたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算し、
    前記選択部は、前記抽出部により抽出されたスルーホールから前記追加配置部により追加配置されたスルーホールを除いたスルーホールの中から、前記計算部により計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択し、
    前記追加配置部は、前記選択部により選択された対象スルーホールごとに、該対象スルーホールを中心とする所定の範囲内の第2の所定の位置をスルーホールの追加配置位置として決定し、前記処理済設計データ上の前記追加配置位置にスルーホールを追加配置する、請求項1に記載のスルーホール配置装置。
  3. 前記所定の範囲内の第2の所定の位置は、該所定の範囲内において、前記対象スルーホールから前記所定の方向に前記所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置、もしくは、前記上層配線と隣接する上層配線上に存在し、かつスルーホールが配置されていない位置である、請求項に記載のスルーホール配置装置。
  4. 前記追加配置部は、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕があれば、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置する、請求項に記載のスルーホール配置装置。
  5. 前記追加配置部は、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がなければ、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項に記載のスルーホール配置装置。
  6. 前記追加配置部は、前記追加配置位置が、前記隣接する上層配線上に存在し、かつスルーホールが配置されていない位置の場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項に記載のスルーホール配置装置。
  7. スルーホール配置装置が行うスルーホール配置方法であって、
    半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出ステップと、
    前記抽出ステップにて抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算ステップと、
    前記抽出ステップにて抽出されたスルーホールの中から、前記計算ステップにて計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択ステップと、
    前記選択ステップにて選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、前記設計データ上の前記追加配置位置にスルーホールを追加配置する追加配置ステップと、を有し、
    前記所定の範囲内の所定の位置は、該所定の範囲内において、前記対象スルーホールから所定の方向に所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線上に存在し、かつスルーホールが配置されていない位置であり、
    前記追加配置ステップにおいて、
    前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がある場合、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置し、
    前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がない場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、スルーホール配置方法。
  8. 前記追加配置ステップにてスルーホールが追加配置された設計データである処理済設計データからスルーホールを抽出する第2抽出ステップと、
    前記第2抽出ステップにて抽出されたスルーホールから前記追加配置ステップにて追加配置されたスルーホールを除いたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する第2計算ステップと、
    前記第2抽出ステップにて抽出されたスルーホールから前記追加配置ステップにて追加配置されたスルーホールを除いたスルーホールの中から、前記第2計算ステップにて計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する第2選択ステップと、
    前記第2選択ステップにて選択された対象スルーホールごとに、該対象スルーホールを中心とする所定の範囲内の第2の所定の位置をスルーホールの追加配置位置として決定し、前記処理済設計データ上の前記追加配置位置にスルーホールを追加配置する再追加配置ステップと、をさらに有する、請求項7に記載のスルーホール配置方法。
  9. 前記所定の範囲内の第2の所定の位置は、該所定の範囲内において、前記対象スルーホールから前記所定の方向に前記所定の距離離れた位置のうち、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置、もしくは、前記上層配線と隣接する上層配線上に存在し、かつスルーホールが配置されていない位置である、請求項に記載のスルーホール配置方法。
  10. 前記再追加配置ステップにおいて、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕があれば、前記下層配線を前記追加配置位置に対応する位置まで伸長し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記下層配線を接続するスルーホールを追加配置する、請求項に記載のスルーホール配置方法。
  11. 前記再追加配置ステップにおいて、前記追加配置位置が、前記対象スルーホールと接続される上層配線を伸長する余裕がある位置の場合、前記上層配線を前記追加配置位置まで伸長し、前記対象スルーホールと接続される下層配線を前記追加配置位置に対応する位置まで伸長する余裕がなければ、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項に記載のスルーホール配置方法。
  12. 前記再追加配置ステップにおいて、前記追加配置位置が、前記隣接する上層配線上に存在し、かつスルーホールが配置されていない位置の場合、前記上層配線と下層配線の間の前記追加配置位置に対応する位置に中間層配線を配置し、前記処理済設計データ上の前記追加配置位置に、前記上層配線と前記中間層配線を接続するスルーホールを追加配置する、請求項に記載のスルーホール配置方法。
JP2008149172A 2008-06-06 2008-06-06 スルーホール配置装置およびスルーホール配置方法 Expired - Fee Related JP5583332B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008149172A JP5583332B2 (ja) 2008-06-06 2008-06-06 スルーホール配置装置およびスルーホール配置方法
US12/478,834 US8504964B2 (en) 2008-06-06 2009-06-05 Through-hole layout apparatus that reduces differences in layout density of through-holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149172A JP5583332B2 (ja) 2008-06-06 2008-06-06 スルーホール配置装置およびスルーホール配置方法

Publications (2)

Publication Number Publication Date
JP2009295854A JP2009295854A (ja) 2009-12-17
JP5583332B2 true JP5583332B2 (ja) 2014-09-03

Family

ID=41401462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149172A Expired - Fee Related JP5583332B2 (ja) 2008-06-06 2008-06-06 スルーホール配置装置およびスルーホール配置方法

Country Status (2)

Country Link
US (1) US8504964B2 (ja)
JP (1) JP5583332B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8739078B2 (en) 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
JP5846185B2 (ja) * 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
CN109979841A (zh) * 2019-03-11 2019-07-05 上海华虹宏力半导体制造有限公司 集成电路接触孔电阻测量方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102281B2 (ja) * 1994-09-28 2000-10-23 川崎製鉄株式会社 半導体集積回路チップのレイアウト設計方法及び半導体集積回路チップ
US6035108A (en) * 1996-10-17 2000-03-07 Nec Corporation Figure layout compaction method and compaction device
JPH10189742A (ja) 1996-12-24 1998-07-21 Toshiba Corp Lsiの自動配線装置および自動配線方法
JP2000089448A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 露光用パターン表示・検査・修正方法
JP2002057227A (ja) * 2000-08-11 2002-02-22 Mitsubishi Electric Corp 半導体記憶装置
JP3718468B2 (ja) 2001-10-17 2005-11-24 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP3924550B2 (ja) * 2003-05-22 2007-06-06 Necエレクトロニクス株式会社 半導体装置及びレイアウト装置及び方法並びにプログラム
JP4591809B2 (ja) * 2003-06-27 2010-12-01 エルピーダメモリ株式会社 微細化に対応したメモリアレイ領域のレイアウト方法
JP4346410B2 (ja) 2003-10-28 2009-10-21 東芝メモリシステムズ株式会社 半導体集積回路の配線設計方法及び半導体集積回路
JP2005251796A (ja) 2004-03-01 2005-09-15 Toshiba Corp 半導体装置の製造方法
JP4703129B2 (ja) * 2004-05-06 2011-06-15 富士通セミコンダクター株式会社 半導体装置およびその製造方法、設計方法
JP2006019690A (ja) 2004-06-02 2006-01-19 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置
JP2006049534A (ja) 2004-08-04 2006-02-16 Rohm Co Ltd 半導体装置の製造方法及び半導体装置
US7269813B2 (en) * 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
JP2007088178A (ja) * 2005-09-21 2007-04-05 Toshiba Microelectronics Corp ダブル・ビア・セルの配置方法
US7698676B1 (en) * 2005-11-10 2010-04-13 Qi-De Qian Method and system for improving manufacturability of integrated devices
DE102005057076A1 (de) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
JP2007164536A (ja) * 2005-12-14 2007-06-28 Toshiba Corp 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム及び半導体集積回路の製造方法
JP2007305713A (ja) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置及び配線補助パターン生成方法
JP2007305794A (ja) * 2006-05-11 2007-11-22 Fujitsu Ltd 回路設計装置、設計方法、およびプログラム
JP2008021001A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd パターン修正装置、パターン最適化装置及び集積回路設計装置
JP2008059308A (ja) * 2006-08-31 2008-03-13 Elpida Memory Inc 半導体装置の設計装置及び設計方法
JP2008098235A (ja) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置
JP4555891B2 (ja) * 2007-05-28 2010-10-06 富士通株式会社 自動配線装置,自動配線プログラム,及び同プログラムを記録したコンピュータ読取可能な記録媒体
JP2010267673A (ja) * 2009-05-12 2010-11-25 Renesas Electronics Corp 半導体装置の設計方法
JP5434355B2 (ja) * 2009-08-11 2014-03-05 富士通セミコンダクター株式会社 設計支援プログラム、設計支援装置、および設計支援方法

Also Published As

Publication number Publication date
US20090307648A1 (en) 2009-12-10
US8504964B2 (en) 2013-08-06
JP2009295854A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
TWI510943B (zh) 用於設計積體電路實體特徵之方法、用於穿孔互連之方法及積體電路
US20080097641A1 (en) Interconnect structure of semiconductor integrated circuit, and design method and device therefor
US7673258B2 (en) Design data creating method, design data creating program product, and manufacturing method of semiconductor device
JP2007305713A (ja) 半導体装置及び配線補助パターン生成方法
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
US7698679B2 (en) Method and apparatus for automatic routing yield optimization
JP5583332B2 (ja) スルーホール配置装置およびスルーホール配置方法
JP2013073139A (ja) マスクレイアウト分割方法、マスクレイアウト分割装置、及びマスクレイアウト分割プログラム
JP2010020553A (ja) 半導体集積回路のマスクレイアウト検証方法
JP2007123682A (ja) 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
JP4803997B2 (ja) 半導体集積装置、その設計方法、設計装置、およびプログラム
US20160307853A1 (en) Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium
JP5251639B2 (ja) 半導体装置の設計検証装置
KR20150120265A (ko) 집적 회로 설계 방법, 그 방법을 실행하기 위한 시스템 및 집적 회로 검증 시스템
CN110852029B (zh) 半导体芯片及其版图设计方法、装置
US20080209367A1 (en) Reliability design method
JP3485311B2 (ja) ダミーパターンレイアウト方法
JP2007088178A (ja) ダブル・ビア・セルの配置方法
JP2005150556A (ja) 半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置
CN113221498B (zh) 缩小金属面积的方法
JP5407450B2 (ja) 半導体集積回路の設計支援方法及び製造方法
JP2009026036A (ja) Rc抽出用テクノロジファイル自動制御装置
JPH1065007A (ja) 半導体集積回路の設計装置および設計方法
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140716

R150 Certificate of patent or registration of utility model

Ref document number: 5583332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350