JP5574067B2 - 部品内蔵基板 - Google Patents

Description

本発明は、部品内蔵基板に関し、特に、内部に電子部品が搭載された部品内蔵基板に関する。

近年、移動体通信端末やノートＰＣ等の各種電子機器の高機能化や小型化が進められており、これに伴い、電子機器には、半導体モジュールなどが搭載されている。

たとえば、特開２００５−１９７３８９号公報に記載された半導体モジュールは、絶縁層と導体層とを含む基板と、基板の周縁部に設けられた補強部と、基板の部品搭載領域に設けられた電子部品とを備えている。

この半導体モジュールにおいては、周縁部に設けられた補強部によって基板の周縁部が補強され、基板の端面にクラックが発生することが抑制されている。

また、特開２００５−１９７３５４号公報に記載された半導体モジュールは、多層基板と、多層基板の部品搭載面に形成されたキャビティと、このキャビティに設けられた電子部品とを備える。上記キャビティは、多層基板の側面まで達しており、キャビティの端部は、多層基板の側面に開放されている。

特開２００５−１９７３８９号公報 特開２００５−１９７３５４号公報

しかし、特開２００５−１９７３８９号公報に記載された半導体モジュールにおいては、補強部を設ける必要があったり、電子部品の搭載面積が低減されるという問題があった。

また、特開２００５−１９７３５４号公報に記載された半導体モジュールにおいては、キャビティを形成することで、却って、クラックが生じやすいという問題があった。

本願発明は、上記のような課題に鑑みてなされたものであって、その目的は、簡単な構成で、クラックが発生することを抑制することができる部品内蔵基板を提供することである。

本発明に係る部品内蔵基板は、搭載面と搭載面の周囲を取り囲む周面とを有する樹脂基板と、搭載面に搭載された第１搭載部品と、搭載面に搭載され、第１搭載部品から間隔をあけて配置された第２搭載部品と、樹脂基板内に設けられた第１チップ型電子部品と、樹脂基板内に設けられると共に、第１チップ型電子部品と間隔をあけて配置された第２チップ型電子部品とを備えた部品内蔵基板である。上記搭載面は、搭載面の上方から見たとき、第１搭載部品と第２搭載部品に挟まれる領域であって、第１搭載部品と第２搭載部品の配列方向と交差する交差方向に延びる第１領域と、第１領域を基準として第２搭載部品とは反対側に位置する第２領域と、第１領域を基準として第１搭載部品とは反対側に位置する第３領域とを含む。上記第１チップ型電子部品と第２チップ型電子部品とは、交差方向に間隔をあけて配置される。上記搭載面の上方から見たとき、第１チップ型電子部品と第２チップ型電子部品とは、第２領域と第１領域と第３領域とに亘って配置される。

好ましくは、上記搭載面の上方から見たとき、第１チップ型電子部品と第２チップ型電子部品のうち少なくとも一方は、第１搭載部品の下方から第１領域をとおり、第２搭載部品の下方に達するように設けられる。

好ましくは、上記第１搭載部品と第２搭載部品と間隔をあけて配置され、搭載面に搭載された第３搭載部品と、樹脂基板内に設けられた第３チップ型電子部品とをさらに備える。上記搭載面の上方から見たとき、第３チップ型電子部品は、第１搭載部品の下方から第３搭載部品の下方、もしくは第２搭載部品の下方から第３搭載部品の下方に亘って配置される。

好ましくは、上記第１チップ型電子部品は、第３チップ型電子部品よりも樹脂基板の周面に近い位置に設けられる。上記第１チップ型電子部品の大きさは、第３チップ型電子部品の大きさよりも大きい。

好ましくは、上記樹脂基板は、搭載面と反対側に位置する下面を含む。上記第１チップ型電子部品は、下面よりも搭載面に近い位置に設けられる。

好ましくは、上記樹脂基板内に設けられた第４チップ型電子部品をさらに備える。上記樹脂基板は、搭載面の反対側に位置する下面を備える。上記第４チップ型電子部品は、第１チップ型電子部品よりも、下面に近い位置に設けられる。上記第１チップ型電子部品の大きさは、第４チップ型電子部品の大きさよりも大きい。

本発明に係る部品内蔵基板によれば、クラックの発生を抑制することができる。

本実施の形態１に係る電子機器１の一部を示す平面図である。 図１に示すＩＩ−ＩＩ線における断面図である。 図１に示すＩＩＩ−ＩＩＩ線における断面図である。 第１層の樹脂層３０を形成する工程を示す断面図である。 第２層の樹脂層３５を形成する工程を示す断面図である。 第３層の樹脂層３８を形成する工程を示す断面図である。 第４層の樹脂層４０を形成する工程を示す断面図である。 第５層の樹脂層４４を形成する工程を示す断面図である。 第６層の樹脂層４７を形成する工程を示す断面図である。 第７層の樹脂層４９を形成する工程を示す断面図である。 第８層の樹脂層５１を形成する工程を示す断面図である。 最上層の樹脂層５３が形成される工程を示す断面図である。 複数の樹脂層を積層する工程を示す断面図である。 図１３に示す工程後の工程を示す断面図である。 図１４に示す工程後の製造工程を示す断面図である。 図１５に示す工程後の製造工程を示す断面図である。 図１６に示す工程後の製造工程を示す断面図である。 本実施の形態２に係る電子機器１ａおよび部品内蔵基板３ａを示す平面図である。 図１８に示すＸＩＸ−ＸＩＸ線における断面図である。 図１８に示すＸＸ−ＸＸ線における断面図である。 図１８に示すＸＸＩ−ＸＸＩ線における断面図である。 本実施の形態３に係る電子機器１ｂを示す平面図である。 図２２に示すＸＸＩＩＩ−ＸＸＩＩＩ線における断面図である。 図２２に示すＸＸＩＶ−ＸＸＩＶ線における断面図である。 図２２に示すＸＸＶ−ＸＸＶ線における断面図である。 本実施の形態４に係る電子機器１ｃを示す平面図である。 図２６に示すＸＸＶＩＩ−ＸＸＶＩＩ線における断面図である。 図２６に示すＸＸＶＩＩＩ−ＸＸＶＩＩＩ線における断面図である。 図２６に示すＸＸＩＸ−ＸＸＩＸ線における断面図である。 実施例２に係る電子機器１ｄを示す平面図である。 比較例に係る電子機器の平面図である。

本発明に係る樹脂基板およびこの樹脂基板を備えた電子機器について説明する。
（実施の形態１）
図１は、本実施の形態１に係る電子機器１の一部を示す平面図であり、図２は、図１に示すＩＩ−ＩＩ線における断面図である。図３は、図１に示すＩＩＩ−ＩＩＩ線における断面図である。

この図１から図３に示すように、電子機器１は、回路基板２と、この回路基板２の主表面上に実装された部品内蔵基板３とを備える。回路基板２の主表面には、回路配線３７が形成されており、部品内蔵基板３は、半田などの接合部材２６によってこの回路配線３７に接続されている。

図２において、部品内蔵基板３は、搭載面４を有する樹脂基板５と、搭載面４に形成された表面導体６と、樹脂基板５内に形成された内部導体８と、搭載面４に配置され、表面導体６に半田などの接合部材９によって接続された搭載部品１０および搭載部品１１とを備える。

部品内蔵基板３は、樹脂基板５内に設けられたチップ型電子部品１２，１３を備える。
樹脂基板５は、図１などに示す例においては、方形形状に形成されており、横方向の長さＬ１は、たとえば、６．５ｍｍ程度であり、縦方向の長さは、たとえば、５ｍｍ程度である。

樹脂基板５の周面は、配列方向Ｄ１に配列する側面２０および側面２１と、方向Ｄ２に配列する側面２２および側面２３とを含む。

樹脂基板５は、複数の樹脂層を積層した後、加圧した状態で加熱することで形成されている。樹脂層の構成材料は、エポキシ樹脂のような熱硬化性樹脂やポリイミドや液晶ポリマーのような熱可塑性樹脂などが採用される。積層や圧着による多層化が容易であることから、ポリイミドや液晶ポリマーのような熱可塑性樹脂が好ましい。特に、液晶ポリマーは材料のＱ値が高く、吸水性も小さいことから高周波回路用モジュールに用いられるチップ部品内蔵樹脂基板の樹脂層の材料として好適である。樹脂層の厚さは、特に限定されないが、好ましくは１０〜１００μｍである。

図２において、表面導体６は、典型的には、金属材料によって形成されている。例えば、この金属材料としては、銅、銀、アルミニウム、ＳＵＳ、ニッケル、金や、それらの合金などからなる金属箔を採用することができる。比抵抗が小さく高周波帯での損失が小さいことから、好ましくは銅（Ｃｕ）箔が用いられる。表面導体６の厚さは、特に限定されないが、好ましくは、５〜５０μｍである。

表面導体６は、樹脂基板５の搭載面４に形成され、樹脂基板５の背面（搭載面と対向する面）には、電極２５が形成されている。電極２５も表面導体６と同様の金属材料によって形成されている。なお、電極２５は、半田などの接合部材２６によって回路配線３７に接続されている。

内部導体８は、複数の内部配線１５と、複数のビア１６とによって形成されている。内部配線１５は、表面導体６を形成する金属材料からなる金属箔などと同様の金属材料を採用することができる。ビア１６も導電性の金属材料からなる導電性ペーストの硬化物によって形成されている。

搭載部品（本発明の第１，第２の搭載部品）１０，１１は、搭載部品１０，１１の下面に設けられた電極２４を含み、搭載部品１０，１１の電極２４は、半田などの接合部材９によって表面導体６に接続されている。搭載部品１０，１１は、たとえば、半導体チップである。図１に示すように、搭載部品１０と搭載部品１１とは互いに間隔をあけて配置されている。搭載部品１０と搭載部品１１との間の長さＬ３は、たとえば、０．５ｍｍ程度である。

搭載面４には、領域Ｒ１と、領域Ｒ２と、領域Ｒ３とが規定されている。領域Ｒ１は、搭載部品１０と搭載部品１１との間をとおり、搭載部品１０と搭載部品１１との配列方向Ｄ１と交差する方向Ｄ２に延びる領域である。領域Ｒ１は、側面２０から側面２１に亘って延びている。領域Ｒ１は、搭載部品１０のうち、最も搭載部品１１に近接する部分と、搭載部品１１のうち最も搭載部品１０に近接する部分とによって挟まれている。なお、図１に示す例においては、搭載部品１０および搭載部品１１は、略直方体形状に形成されているため、領域Ｒ１は、搭載部品１０の周縁部のうち、最も搭載部品１１に近接する辺部と、搭載部品１１のうち、最も搭載部品１０に近接する辺部とによって挟まれている。

領域Ｒ２は、領域Ｒ１を基準として搭載部品１１とは反対側に位置する領域である。領域Ｒ３は、領域Ｒ１を基準として搭載部品１０とは反対側に位置する領域である。すなわち、領域Ｒ２は搭載部品１０が配置される領域であり、領域Ｒ３は搭載部品１１が配置される領域である。

チップ型電子部品１２，１３は、樹脂基板５内に埋め込まれている。これらチップ型電子部品１２，１３は、たとえば、矩形状の部品素体であり、側面に側面端子電極を有する部品である。

チップ型電子部品１２，１３としては、たとえば、チップ型コンデンサ、チップ型抵抗、チップ型インダクタのような受動部品と、ＩＣなどの能動部品とが挙げられる。

なお、本実施の形態においては、チップ型電子部品１２，１３として、チップ型コンデンサを採用した例について説明する。本実施の形態１においては、チップ型電子部品１２，１３の寸法は、横寸法０．６ｍｍ、縦寸法０．３ｍｍ、高さ寸法０．１５ｍｍとされている。なお、当該寸法は、例示であって、他の寸法設計の部品を採用してもよい。

図２において、チップ型電子部品１３は、内部電極を有する誘電体素体２７と、誘電体素体２７の一方の側面に設けられた電極２８と、誘電体素体２７の他方の側面に設けられた電極２９とを含む。電極２８，２９は、Ｎｉ（ニッケル）とＳｎ（錫）との積層金属膜などによって形成されている。

図３において、チップ型電子部品１２は、誘電体素体１７と、誘電体素体１７の一方の側面に設けられた電極１８と、誘電体素体１７の他方の側面に設けられた電極１９とを含む。電極１８，１９は、Ｎｉ（ニッケル）とＳｎ（錫）との積層金属膜などによって形成されている。

図１において、搭載面４の上方から部品内蔵基板３を平面視すると、チップ型電子部品１２，１３は、領域Ｒ２と、領域Ｒ１と、領域Ｒ３とに亘って配置されている。チップ型電子部品１２，１３は、搭載部品１０の下方から領域Ｒ１に入り込み、さらに、搭載部品１１の下方に達するように配置されている。

チップ型電子部品１２は、チップ型電子部品１３よりも側面２２側に配置されており、チップ型電子部品１３は、チップ型電子部品１２よりも側面２３側に配置されている。

また、図２および図３に示すように、チップ型電子部品１２，１３は、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

搭載部品１０および搭載部品１１と、樹脂基板５の弾性率は、チップ型電子部品１２，１３との弾性率よりも高い。また、樹脂基板５の寸法は、搭載部品１０，１１と、チップ型電子部品１２，１３の寸法よりも大きい。

上記のように構成された電子機器１および部品内蔵基板３に衝撃力が外部から加えられたときについて説明する。

電子機器１や部品内蔵基板３に衝撃力が加えられる場合としては、電子機器１や部品内蔵基板３が設けられた移動端末などを使用者が落下させたときなどが考えられる。

この際、樹脂基板５の弾性率は、搭載部品１０，１１の弾性率よりも高いため、部品内蔵基板３に衝撃力が加えられると、樹脂基板５に、撓み衝撃による撓み応力が樹脂基板５に加えられ、樹脂基板５のうち、搭載部品１０と搭載部品１１との間に位置する部分に大きな応力が加えられる。

領域Ｒ２においては、当該領域Ｒ２内に搭載部品１０が実装されているため、衝撃力が加えられたとしても、撓み応力が生じにくい。同様に、領域Ｒ３においても、領域Ｒ３内に搭載部品１１が設けられているため、衝撃力が加えられたとしても、領域Ｒ３に撓み応力が生じにくい。その結果、主に、領域Ｒ１に撓みが生じる。

その一方で、チップ型電子部品１２，１３は、撓みが生じにくい領域Ｒ２から領域Ｒ１に亘って配置されると共に、領域Ｒ１から撓みが生じにくい領域Ｒ３とに亘って配置されている。

このため、領域Ｒ１は、チップ型電子部品１２，１３によって補強されており、部品内蔵基板３に衝撃力が加えられたとしても、樹脂基板５にクラックが生じることが抑制されている。さらに、チップ型電子部品１２とチップ型電子部品１３とは、方向Ｄ２に間隔をあけて配置されているため、領域Ｒ１は広い範囲に亘って補強されている。

ここで、部品内蔵基板３に衝撃力が加えられたときには、搭載面４に搭載部品１０および搭載部品１１が設けられているため、樹脂基板５のうち搭載面４側に大きな撓み応力が加えられる。

本実施の形態１に係る電子機器１および部品内蔵基板３においては、チップ型電子部品１２，１３は、樹脂基板５の下面よりも搭載面４に近い位置に設けられているため、樹脂基板５の搭載面４側がチップ型電子部品１２，１３によって補強されている。このため、樹脂基板５に衝撃力が加えられたとしても、樹脂基板５にクラックが生じることを抑制することができる。これにより、特別な補強材などを設ける必要がなく、部品内蔵基板３のクラック発生を確実に抑制することができる。

上記のように構成された部品内蔵基板３および電子機器１の製造方法について、図４から図１７を用いて説明する。

部品内蔵基板３の製造工程の概要は、複数の樹脂層を形成する工程と、複数の樹脂層を積層する工程と、複数の樹脂層を加熱して、チップ型電子部品１２、１３を収容するキャビティが形成された第１基板を形成する工程と、この第１基板にチップ型電子部品１２，１３を収容する工程とを備える。さらに、部品内蔵基板３の製造工程は、チップ型電子部品１２，１３が収容された第１基板上に複数の樹脂層を積層する工程と、チップ型電子部品１２，１３上に複数の樹脂層を形成した後に加熱処理を施す工程とを備える。

図４から図１２は、各樹脂層を製造工程を示す断面図である。
図４は、第１層の樹脂層３０を形成する工程を示す断面図である。樹脂層３０を形成する場合には、まず、表面に銅（Ｃｕ）などの金属箔からなる金属膜が形成され、角部にホール３４が形成された樹脂シート３１を準備する。その後、金属膜をエッチングなどによってパターニングして、樹脂シート３１上に電極２５を形成する。次に、樹脂シート３１にレーザなどを用いて、ビアホール３２を形成する。次に、ビアホール３２内に金属粉と有機溶剤などを含むペースト３３を充填する。このようにして、図４に示す樹脂層３０が形成される。なお、ホール３４は、後述する金型に設けられた柱部が挿入される穴であり、樹脂層３０の角部などに形成されている。

図５は、第２層の樹脂層３５を形成する工程を示す断面図であり、図６は、第３層の樹脂層３８を形成する工程を示す断面図である。

樹脂層３５，３８を形成する場合には、まず、上面に金属箔からなる金属膜が形成された樹脂シート３６，３９を準備し、エッチングによって金属膜をパターニングして、内部配線１５を形成する。次に、樹脂シート３６，３９にビアホール３２を形成して、ペースト３３を充填する。このようにして、樹脂層３５，３８が形成される。

図７は、第４層の樹脂層４０を形成する工程を示す断面図であり、図８は、第５層の樹脂層４４を形成する工程を示す断面図である。図７および図８において、樹脂層４０，４４を形成する場合には、まず、上面に金属箔からなる金属膜が形成された樹脂シート４１，４５を準備する。次に、金属膜にエッチングを施して、各樹脂シート４１，４５の上面に内部配線１５を形成する。

次に、レーザで樹脂シート４１，４５にビアホール３２を形成する。次に、ビアホール３２内にペースト３３を充填する。このようにして、樹脂層４０および樹脂層４４が形成される。

図９は、第６層の樹脂層４７を形成する工程を示す断面図であり、図１０は、第７層の樹脂層４９を形成する工程を示す断面図である。図１１は、第８層の樹脂層５１を形成する工程を示す断面図である。

これら、図９〜１１において、樹脂層４７，４９，５１を形成する場合には、まず、上面に金属箔からなる金属膜が形成された樹脂シート４８，５０，５２を準備する。次に、金属膜にエッチングを施して、内部配線１５を形成する。

次に、レーザで樹脂シート４８，５０，５２にビアホール３２を形成する。次に、ビアホール３２にペースト３３を充填する。これにより、樹脂層５１が形成される。

次に、樹脂シート４８および樹脂シート５０に、金型で樹脂シート４１，４５を打ち抜いて、穴部４２，４６を形成する。これにより、樹脂層４７および樹脂層４９が形成される。

図１２は、最上層の樹脂層５３が形成される工程を示す断面図である。この図１２において、樹脂層５３を形成するには、まず、上面に金属箔からなる金属膜が形成された樹脂シート５４を準備する。次に、金属膜をパターニングして、表面導体６を形成する。次に、レーザで樹脂シート５４にホール３４を形成する。これにより、樹脂層５３が形成される。

図１３は、複数の樹脂層を積層する工程を示す断面図である。この図１３に示すように、樹脂層を積層する場合には、金型５５を用いて、複数の樹脂層を積層する。

金型５５は、台５６と、この台５６の上面に設けられた複数の柱部５７とを備える。この図１３に示す工程においては、樹脂層３０，３５，３８，４０，４４，４７，４９を金型５５の上面に積層する。

この際、各樹脂層３０，３５，３８，４０，４４，４７，４９に形成されたホール３４に柱部５７が挿入される。そして、樹脂層３０，３５，３８，４０，４４，４７，４９が積層されると、穴部４２および穴部４６が配列する。

図１４は、図１３に示す工程後の工程を示す断面図である。この図１４に示すように、樹脂層が積層された形成された積層体を加圧した状態で、加熱処理を施す。この加熱処理の加熱温度は、後で実施する中間基板６０と各樹脂層５１，５３とを一体化するための加熱温度よりも低い。具体的には、各樹脂層が流動しない温度で行う。この加熱処理により、各樹脂層同士の密着性を高めることができ、チップ型電子部品１２，１３の挿入時等に樹脂層同士がずれることが抑制される。

このようにして、中間基板６０が形成される。この中間基板６０の上面には、キャビティ６１が形成されている。

なお、この図１４に示す断面においては、チップ型電子部品１３が挿入されるキャビティ６１のみが示されているが、中間基板６０には、チップ型電子部品１２が挿入されるキャビティが形成されている。なお、キャビティ６１の底面には、内部配線１５の一部が露出している。

図１５は、図１４に示す工程後の製造工程を示す断面図である。この図１５に示すように、キャビティ６１内にチップ型電子部品１３を挿入する。同様に、他のキャビティには、チップ型電子部品１２が挿入される。

図１６は、図１５に示す工程後の製造工程を示す断面図である。この図１６に示すように、チップ型電子部品１２，１３が挿入された中間基板６０の上面上に、樹脂層５１，５３を順次積層する。なお、樹脂層５１，５３に形成されたホール３４に柱部５７が挿入される。

図１７は、図１６に示す工程後の製造工程を示す断面図である。この図１７に示すように、中間基板６０の上面に複数の樹脂層５１，５３を積層した状態で、中間基板６０および樹脂層５１，５３を加圧すると共に、加熱処理を施す。積層体を加圧した状態で加熱処理を施すことで、各樹脂層が軟化流動して、各樹脂層が熱圧着する。この熱圧着により、各樹脂層の少なくとも表面が一体化すると共に、各ビアホール３２に充填されたペースト３３がビア１６となる。

これにより、樹脂層３０，３５，３８，４０，４４，４７，４９，５１，５３同士が一体化する。その後、部品内蔵基板３の表面導体６上に搭載部品１０および搭載部品１１を半田などにより実装する。その後、ホール３４が形成された部分を除去することで、部品内蔵基板３が形成される。その後、図３に示すように、回路基板２上に部品内蔵基板３を実装することで、電子機器１が形成される。なお、本実施の形態においては、１つの部品内蔵基板を製造する工程について説明したが、たとえば、マザー基板となる大判の樹脂層に複数の部品内蔵基板用の内部配線１５などを一括して形成し、一括積層したうえで、カットすることで複数の部品内蔵基板３を得るようにしてもよい。

（実施の形態２）
図１８から図２０を用いて、本実施の形態２に係る電子機器１ａおよび部品内蔵基板３ａについて説明する。なお、図１８に示す構成のうち、上記図１から図１７に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

図１８は、本実施の形態２に係る電子機器１ａおよび部品内蔵基板３ａを示す平面図である。この図１８に示すように、部品内蔵基板３ａは、搭載面４を含む樹脂基板５と、搭載面４に設けられた搭載部品１０Ａ，１０Ｂ，１１と、樹脂基板５内に設けられたチップ型電子部品１２，１３，１４とを備える。

搭載部品１０Ａと搭載部品１１とは、配列方向Ｄ１に間隔をあけて配置され、搭載部品１０と搭載部品１１とは、配列方向Ｄ１に間隔をあけて配置されている。搭載部品１０Ａと、搭載部品１０Ｂとは、方向Ｄ２に間隔をあけて配置されている。

搭載面４は、領域Ｒ１と、領域Ｒ２と、領域Ｒ３とを含む。領域Ｒ１は、搭載部品１１と搭載部品１０Ａとの間と、搭載部品１１と搭載部品１０Ｂとの間とをとおり、方向Ｄ２に延びる。領域Ｒ２は、領域Ｒ１を基準として搭載部品１１とは反対側に位置し、領域Ｒ３は、領域Ｒ１を基準として搭載部品１０Ａ，１０Ｂとは反対側に位置している。すなわち、領域Ｒ２は搭載部品１０Ａ，１０Ｂが配置される領域であり、領域Ｒ３は搭載部品１１が配置される領域である。

搭載面４の上方から部品内蔵基板３ａをみるとチップ型電子部品１２は、搭載部品１０Ａの下方から搭載部品１１の下方に亘って配置されており、チップ型電子部品１２は、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。このため、樹脂基板５のうち、搭載部品１０Ａと搭載部品１１との間に位置する部分は、チップ型電子部品１２によって補強されている。

搭載面４の上方から樹脂基板５をみると、チップ型電子部品１３は、搭載部品１０Ｂの下方から搭載部品１１の下方に亘って配置されており、チップ型電子部品１３は、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。搭載部品１０Ｂと搭載部品１１との間に位置する部分は、チップ型電子部品１３によって補強されている。

搭載面４の上方から樹脂基板５をみると、チップ型電子部品１４は、搭載部品１０Ａの下方から搭載部品１０Ｂの下方に亘って配置されている。このため、樹脂基板５のうち、搭載部品１０Ａと搭載部品１０Ｂとの間に位置する部分は、チップ型電子部品１４によって補強されている。

図１９は、図１８に示すＸＩＸ−ＸＩＸ線における断面図である。この図１９に示すように、チップ型電子部品１３は、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。図２０は、図１８に示すＸＸ−ＸＸ線における断面図である。この図２０に示すように、チップ型電子部品１２も樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

図２１は、図１８に示すＸＸＩ−ＸＸＩ線における断面図である。この図２１に示すように、チップ型電子部品１４は、誘電体素体８０と、誘電体素体８０の一方の側面に設けられた電極８１と、誘電体素体８０の他方の側面に設けられた電極８２とを含む。このチップ型電子部品１４も、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

このため、樹脂基板５のうち、搭載面４側に位置する部分は、チップ型電子部品１２，１３，１４によって補強されている。

このように構成された電子機器１ａおよび部品内蔵基板３ａにおいて、外部から衝撃力が加えられると、樹脂基板５のうち、領域Ｒ１が位置する部分と、搭載部品１０Ａおよび搭載部品１０Ｂの間に位置する部分とに大きな撓み応力が加えられる。

その一方で、樹脂基板５のうち、領域Ｒ１が位置する部分は、チップ型電子部品１２，１３によって補強されており、外部から衝撃力が加えられたとしても、樹脂基板５のうち、領域Ｒ１が位置する部分が損傷（クラックの発生）することを抑制することができる。

また、樹脂基板５のうち、搭載部品１０Ａと搭載部品１０Ｂとの間に位置する部分は、チップ型電子部品１４によって補強されているため、衝撃力が加えられたとしても、搭載部品１０Ａと搭載部品１０Ｂとの間に位置する部分が損傷（クラックの発生）することが抑制されている。

なお、搭載部品１０Ａと搭載部品１０Ｂと、搭載部品１１とは、搭載面４に設けられているため、部品内蔵基板３ａに衝撃力が加えられると、樹脂基板５のうち搭載面４側に位置する部分に撓み応力が生じる。

その一方で、チップ型電子部品１２，１３，１４が樹脂基板５のうち搭載面４に近い部分を補強しているため、樹脂基板５が損傷（クラックの発生）することが抑制されている。

なお、本実施の形態において、チップ型電子部品１４は必ずしも設けられなくても構わない。その場合も、領域Ｒ１が位置する部分にクラックが発生することを抑制することができる。

（実施の形態３）
図２２から図２５を用いて、本実施の形態３に係る電子機器１ｂおよび部品内蔵基板３ｂについて説明する。図２２から図２５に示す構成のうち、上記図１から図２１に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

図２２は、本実施の形態３に係る電子機器１ｂを示す平面図である。この図２２に示すように、電子機器１ｂは、搭載面４を有する樹脂基板５と、搭載面４に実装された搭載部品１１，１０Ａ，１０Ｂと、樹脂基板５内に設けられたチップ型電子部品１４，６２，６４とを備える。

搭載部品１１と搭載部品１０Ａとは、配列方向Ｄ１に間隔をあけて配置され、搭載部品１０Ｂと搭載部品１１とは、配列方向Ｄ１に間隔をあけて配置されている。

なお、搭載部品１０Ａは、搭載部品１０Ｂよりも側面２２側に近い位置に設けられており、搭載部品１０Ｂは、搭載部品１０Ａよりも側面２３に近い位置に設けられている。

搭載面４は、領域Ｒ１と、領域Ｒ２と、領域Ｒ３とを含む。領域Ｒ１は、搭載部品１１と搭載部品１０Ａとの間と、搭載部品１１と搭載部品１０Ｂとの間とをとおり、方向Ｄ２に延びている。領域Ｒ２は、領域Ｒ１を基準として搭載部品１１とは反対側に位置しており、領域Ｒ３は、領域Ｒ１を基準として搭載部品１０Ａ，１０Ｂとは反対側に位置している。すなわち、領域Ｒ２は搭載部品１０Ａ，１０Ｂが配置される領域であり、領域Ｒ３は搭載部品１１が配置される領域である。

搭載面４の上方から樹脂基板５をみると、チップ型電子部品６４は、搭載部品１０Ｂの下方から領域Ｒ１をとおり、搭載部品１１の下方に達するように配置されている。チップ型電子部品６２は、搭載部品１０Ａの下方から領域Ｒ１をとおり、搭載部品１１の下方に達するように配置されている。チップ型電子部品１４は、搭載部品１０Ａの下方から搭載部品１０Ｂの下方に達するように配置されている。

ここで、チップ型電子部品６４と側面２３との間の距離を距離Ｌ４とし、チップ型電子部品６２と側面２２との間の距離を距離Ｌ５とする。チップ型電子部品１４と側面２０との間の距離を距離Ｌ６とする。

距離Ｌ４および距離Ｌ５は、距離Ｌ６よりも短く、チップ型電子部品６２およびチップ型電子部品６４は、チップ型電子部品１４よりも樹脂基板５の周面に近い位置に設けられている。

チップ型電子部品１４の寸法は、横寸法０．６ｍｍ、縦寸法０．３ｍｍ、高さ寸法０．１５ｍｍである。その一方で、チップ型電子部品６２，６４の寸法は、１．０ｍｍ×０．５ｍｍ×０．１５ｍｍである。このように、チップ型電子部品６２，６４の大きさは、チップ型電子部品１４の大きさよりも大きい。

ここで、電子機器１ｂおよび部品内蔵基板３ｂに衝撃力が加えられると、領域Ｒ１の端部などの大きな撓み応力が加えられる。

その一方で、チップ型電子部品６２，６４が領域Ｒ１の端部側に配置されているため、樹脂基板５のうち、領域Ｒ１の端部が位置する部分は、チップ型電子部品６２，６４によって補強されている。

特に、チップ型電子部品６２，６４は、チップ型電子部品１３よりも大きく、領域Ｒ１の端部は、チップ型電子部品６２，６４によって強固に補強されている。このため、電子機器１ｂおよび部品内蔵基板３ｂに衝撃力が加えられたとしても、樹脂基板５が損傷することが抑制されている。

図２３は、図２２に示すＸＸＩＩＩ−ＸＸＩＩＩ線における断面図である。この図２３に示すように、チップ型電子部品６４は、誘電体素体６５と、誘電体素体６５の一方の側面に設けられた電極６６と、誘電体素体６５の他方の側面に設けられた電極６７とを含む。チップ型電子部品６４は、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

図２４は、図２２に示すＸＸＩＶ−ＸＸＩＶ線における断面図である。この図２４に示すように、チップ型電子部品６２は、誘電体素体８３と、誘電体素体８３の一方の側面に設けられた電極８４と、誘電体素体８３の他方の側面に設けられた電極８５とを含む。チップ型電子部品６４は、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

図２５は、図２２に示すＸＸＶ−ＸＸＶ線における断面図である。この図２５に示すように、チップ型電子部品１４は、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

このように、各チップ型電子部品１４，６２，６４は、樹脂基板５の下面よりも搭載面４に近い位置に配置されているため、樹脂基板５のうち搭載面４側に位置する部分は、各チップ型電子部品１４，６２，６４によって補強されている。このため、部品内蔵基板３ｂに衝撃力が加えられたとしても、樹脂基板５が損傷することを抑制することができる。

なお、本実施の形態において、チップ型電子部品１４は必ずしも設けられなくても構わない。その場合も、領域Ｒ１が位置する部分にクラックが発生することを抑制することができる。

（実施の形態４）
図２６から図２９を用いて、本実施の形態４に係る電子機器１ｃおよび部品内蔵基板３ｃについて説明する。なお、図２６から図２９に示す構成のうち、上記図１から図２５に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

図２６は、本実施の形態４に係る電子機器１ｃを示す平面図である。この図２６に示すように、部品内蔵基板３ｃは、搭載面４を有する樹脂基板５と、樹脂基板５内に設けられたチップ型電子部品１４，６２，６４，７０，７１とを備える。

搭載面４の上方から部品内蔵基板３ｃをみると、チップ型電子部品６２，７０は、搭載部品１０Ａの下方から領域Ｒ１をとおり搭載部品１１の下方に達するように配置されている。チップ型電子部品６４とチップ型電子部品７１とは、搭載部品１０Ｂの下方から領域Ｒ１をとおり、搭載部品１１の下方に達するように配置されている。

さらに、チップ型電子部品１４は、搭載部品１０Ａの下方から搭載部品１０Ｂの下方に亘って配置されている。

図２７は、図２６に示すＸＸＶＩＩ−ＸＸＶＩＩ線における断面図である。この図２７に示すように、チップ型電子部品７１と、チップ型電子部品６４とは、樹脂基板５の厚さ方向に配列するように配置されている。チップ型電子部品６４は、チップ型電子部品７１よりも搭載面４に近い位置に設けられている。チップ型電子部品６４の大きさは、チップ型電子部品７１よりも大きい。

図２８は、図２６に示すＸＸＶＩＩＩ−ＸＸＶＩＩＩ線における断面図である。この図２８に示すように、チップ型電子部品７０とチップ型電子部品６２とは、樹脂基板５の厚さ方向に配列するように設けられている。チップ型電子部品６２は、チップ型電子部品７０よりも搭載面４に近い位置に設けられている。チップ型電子部品６２の大きさは、チップ型電子部品７０よりも大きい。

たとえば、チップ型電子部品６２，６４の寸法は、１．０ｍｍ×０．５ｍｍ×０．１５ｍｍである。チップ型電子部品７０，７１の寸法は、０．６ｍｍ、０．３ｍｍ、０．１５ｍｍである。

図２９は、図２６に示すＸＸＩＸ−ＸＸＩＸ線における断面図である。この図２９に示すように、チップ型電子部品１４は、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

図２６において、チップ型電子部品６２，６４，７０，７１と樹脂基板５の周面との間の距離は、チップ型電子部品１３と樹脂基板５の周面との間の距離よりも短い。

このように、樹脂基板５の周面に近い位置に複数のチップ型電子部品を配置することで、樹脂基板５の周面の補強が図られている。特に、領域Ｒ１の端部に位置する部分に、複数のチップ型電子部品を配置することで、樹脂基板５のうち、領域Ｒ１の端部側の補強が図られている。

さらに、搭載面４に近い位置に大きなチップ型電子部品６２，６４を配置することで、樹脂基板５の搭載面４が強固に補強される。これにより、部品内蔵基板３ｃに外部から衝撃力が加えられたときに、樹脂基板５が損傷することを抑制することができる。

下記表１を用いて、比較例に係る電子機器と、図１に示す電子機器１との落下試験について説明する。

この落下試験においては、３６個の比較例１，比較例２に係る電子機器と、３６個の図１に示す電子機器１とを準備する。そして、各電子機器を１０回、１．２ｍの高さから、搭載面を下方向にむけた状態で、コンクリートの床面に自由落下させる。なお、比較例１に係る電子機器は、図１の電子機器１のように、２つの搭載部品が搭載面に実装された電子機器であるが、樹脂基板内にチップ型電子部品が設けられていないものである。また、比較例２に係る電子機器は、図３１に示す電子機器１ｅのように、部品内蔵基板３ｅを平面視したときに搭載部品１０と搭載部品１１との間の樹脂基板の中央部付近に配置された１つのチップ型電子部品８６が設けられているものである。

この表１に示すように、比較例１の電子機器は３６個中３個が樹脂基板にクラックが発生し、比較例２の電子機器は３６個中２個がクラックが発生したのに対し、図１に示す電子機器１では、クラックが発生しなかった。

このように、本発明に係る電子機器１によれば、電子機器１に衝撃力が加えられたとしても、部品内蔵基板３内の樹脂基板５にクラックが発生することを抑制することができることがわかる。

図３０を用いて、実施例２について説明する。図３０に示す電子機器１ｄは、チップ型電子部品１３と、チップ型電子部品１２とが領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。なお、この図３０に示す例においては、チップ型電子部品１２およびチップ型電子部品１３は、部品内蔵基板３ｄを平面視したときに、チップ型電子部品１２は、搭載部品１０，１１の下方に位置していない。チップ型電子部品１２は、搭載部品１０，１１よりも側面２２側に設けられている。チップ型電子部品１３は、搭載部品１０，１１よりも側面２３側に設けられている。なお、図３０に示す電子機器１ｄにおいては、チップ型電子部品１２，１３以外には、部品内蔵基板３ｄ内にチップ型電子部品は設けられていない。このような電子機器１ｄにおいては、チップ型電子部品１２，１３は、搭載部品１０，１１の下方に位置していないが、領域Ｒ１および領域Ｒ３に亘って配置された複数のチップ型電子部品１２，１３によって領域Ｒ１に発生しやすいクラックの発生を抑制できる。特に、電子機器１ｄにおいては、よりクラックが生じやすい側面２２，２３付近に領域Ｒ１〜Ｒ３に亘ってチップ型電子部品１２，１３が配置されていることから、樹脂基板５のクラックの発生をさらに抑制することができる。

以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。

なお、部品内蔵基板において、搭載面に３以上の搭載部品を有する場合は、そのうち大きさの大きい２つの搭載部品を本発明の第１搭載部品と第２搭載部品とみなして、本発明の第１チップ型電子部品、第２チップ型電子部品を配置するのが最もクラック発生の抑制効果が得られるので好ましい。

さらに、搭載面に搭載された４以上の搭載部品と、樹脂基板内に設けられた３以上の電子部品とを有する場合、そのうち大きさの大きい３つの搭載部品を本発明の第１搭載部品、第２搭載部品、第３搭載部品とみなして、本発明の第１チップ型電子部品、第２チップ型電子部品、第３チップ型電子部品を配置するのが最もクラック発生の抑制効果が得られるので好ましい。

本発明は、部品内蔵基板に適用することができる。

１，１ａ〜１ｅ 電子機器、２ 回路基板、３，３ａ〜３ｅ 部品内蔵基板、４ 搭載面、５ 樹脂基板、６ 表面導体、８ 内部導体、９ 接合部、１０，１０Ａ，１０Ｂ，１１ 搭載部品、１２，１３，１４，６２，６４，７０，７１ チップ型電子部品、１５ 内部配線、１６ ビア、１７，２７，６５，８０，８３ 誘電体素体、１８，１９，２５，２８，２９，６６，６７，８１，８２，８４，８５ 電極、２０，２１，２２，２３ 側面、３０，３５，３８，４０，４４，４７，４９，５１，５３ 樹脂層、３１，３６，３９，４１，４５，４８，５０，５２，５４ 樹脂シート、３２ ビアホール、３３ ペースト、３４ ホール、４２，４６ 穴部、５５ 金型、５６ 台、５７ 柱部、６０ 中間基板。

Claims (6)

1. 搭載面と前記搭載面の周囲を取り囲む周面とを有する樹脂基板と、
   前記搭載面に搭載された第１搭載部品と、
   前記搭載面に搭載され、前記第１搭載部品から間隔をあけて配置された第２搭載部品と、
   前記樹脂基板内に設けられた第１チップ型電子部品と、
   前記樹脂基板内に設けられると共に、前記第１チップ型電子部品と間隔をあけて配置された第２チップ型電子部品と、
   を備えた部品内蔵基板であって、
   前記搭載面は、前記搭載面の上方から見たとき、前記第１搭載部品と前記第２搭載部品に挟まれる領域であって、前記第１搭載部品と前記第２搭載部品の配列方向と交差する交差方向に延びる第１領域と、前記第１領域を基準として前記第２搭載部品とは反対側に位置する第２領域と、前記第１領域を基準として前記第１搭載部品とは反対側に位置する第３領域とを含み、
   前記第１チップ型電子部品と前記第２チップ型電子部品とは、前記交差方向に間隔をあけて配置され、
   前記搭載面の上方から見たとき、前記第１チップ型電子部品と前記第２チップ型電子部品とは、前記第２領域と前記第１領域と前記第３領域とに亘って配置された、部品内蔵基板。
2. 前記搭載面の上方から見たとき、前記第１チップ型電子部品と前記第２チップ型電子部品のうち少なくとも一方は、前記第１搭載部品の下方から前記第１領域をとおり、前記第２搭載部品の下方に達するように設けられた、請求項１に記載の部品内蔵基板。
3. 前記第１搭載部品と前記第２搭載部品と間隔をあけて配置され、前記搭載面に搭載された第３搭載部品と、前記樹脂基板内に設けられた第３チップ型電子部品とをさらに備え、
   前記搭載面の上方から見たとき、前記第３チップ型電子部品は、前記第１搭載部品の下方から前記第３搭載部品の下方、もしくは前記第２搭載部品の下方から前記第３搭載部品の下方に亘って配置された、請求項１または請求項２に記載の部品内蔵基板。
4. 前記第１チップ型電子部品は、前記第３チップ型電子部品よりも前記樹脂基板の周面に近い位置に設けられ、
   前記第１チップ型電子部品の大きさは、前記第３チップ型電子部品の大きさよりも大きい、請求項３に記載の部品内蔵基板。
5. 前記樹脂基板は、前記搭載面と反対側に位置する下面を含み、
   前記第１チップ型電子部品は、前記下面よりも前記搭載面に近い位置に設けられた、請求項１から請求項４のいずれかに記載の部品内蔵基板。
6. 前記樹脂基板内に設けられた第４チップ型電子部品をさらに備え、
   前記樹脂基板は、前記搭載面の反対側に位置する下面を備え、
   前記第４チップ型電子部品は、前記第１チップ型電子部品よりも、前記下面に近い位置に設けられ、
   前記第１チップ型電子部品の大きさは、前記第４チップ型電子部品の大きさよりも大きい、請求項１から請求項５のいずれかに記載の部品内蔵基板。

Images