[go: up one dir, main page]

JP5567926B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5567926B2
JP5567926B2 JP2010170099A JP2010170099A JP5567926B2 JP 5567926 B2 JP5567926 B2 JP 5567926B2 JP 2010170099 A JP2010170099 A JP 2010170099A JP 2010170099 A JP2010170099 A JP 2010170099A JP 5567926 B2 JP5567926 B2 JP 5567926B2
Authority
JP
Japan
Prior art keywords
porous layer
layer
interlayer insulating
forming step
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010170099A
Other languages
English (en)
Other versions
JP2012033588A (ja
Inventor
真一 隣
高博 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Ulvac Inc
Original Assignee
Renesas Electronics Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp, Ulvac Inc filed Critical Renesas Electronics Corp
Priority to JP2010170099A priority Critical patent/JP5567926B2/ja
Priority to US13/193,154 priority patent/US8592990B2/en
Publication of JP2012033588A publication Critical patent/JP2012033588A/ja
Application granted granted Critical
Publication of JP5567926B2 publication Critical patent/JP5567926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
ビアを埋め込まれたビア層間絶縁層や、配線を埋め込まれた配線層間絶縁層などの層間絶縁層には、低誘電率が要求される場合がある。そこで、層間絶縁層を多孔質層で構成することで、低誘電率化を実現した半導体装置がある。
しかし、この構成の場合、層間絶縁層の機械的強度が低減し、例えば金属埋め込み後のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、層構造が破壊されてしまう場合がある。また、層間絶縁層とこれに接する層との密着力が低減し、容易に剥離してしまう場合がある。
上記課題を解決する手段として、例えば、特許文献１に記載された技術がある。特許文献１に記載の技術では、多孔質層を形成するため従来１回で行っていた処理（溶液塗布、乾燥など）を、２回以上に分割して行う。このようにすることで、多孔質層内における孔の分布を適正化することができ、結果、多孔質層の剥離を防止することができると記載されている。
特開２００５−１１７０２６号公報
N.Hata,C.Negoro,K.Yamada,H.S.Zhou,Y.Oku,T.Kikkawa Ext.Abst 2002 Int.Conf.Solid State Devices and Materials(Business Center for Academic Societies Japan,Tokyo,2002)P.496-P.497
特許文献１に記載の技術では、層間絶縁層の機械的強度の向上を十分に実現することはできない。
本発明者は、層間絶縁層の低誘電率化、機械的強度の向上を実現するため研究した結果、以下の問題点を見出した。
（１）原料
一般的に低誘電率多孔質層に使用される原料（シルセスキオキサン樹脂（ＳｉＯＣ）等）の場合、「−Ｓｉ−Ｏ−Ｓｉ−」のネットワークがＣにより終端され、結果、機械的強度が弱くなってしまう。また、Ｃがネットワークに組み込まれる場合には、「−Ｏ−Ｓｉ−Ｃ−Ｓｉ−」などの形となり、結果、半導体である「ＳｉＣ」に近づくこととなるので、リークが増加するという問題がある。
（２）ビア層間絶縁層と配線層間絶縁層との構成の差
一般的に、ビア層間絶縁層および配線層間絶縁層は、層間絶縁層と金属層とを含み、各層において層間絶縁層がその層を占める割合は、ビア層間絶縁層の方が大きい。例えば、ビア層間絶縁層における層間絶縁層の体積比率は、配線層間絶縁層における層間絶縁層の体積比率の１０〜１０００倍大きくなる場合がある。各層の破壊に至るまでの機械的強度は、層間絶縁層、配線およびビアそれぞれの機械的強度や、各層における体積率、層間絶縁層と配線またはビアとの密着強度の関連などにおいて決まるが、破壊箇所は機械的強度が配線およびビアの数分の１程度しかない層間絶縁層で発生する場合が多い。このため層間絶縁層が占める割合が大きいビア層間絶縁層にはより高い機械的強度が要求される。このような状況があるにも関わらず、ビア層間絶縁層および配線層間絶縁層の設計を同じにしてしまうと、設計の幅は狭められ、十分な誘電率、機械的強度を得ることができない。
本発明者は、上記問題点を考慮し、本発明を完成した。
本発明によれば、基板上に形成された、ＳｉＯ２骨格を含む第１の多孔質層と、前記第１の多孔質層の直上に形成された、ＳｉＯ２骨格を含む第２の多孔質層と、前記第１の多孔質層に埋め込まれたビアと、前記第２の多孔質層に埋め込まれた配線と、を有し、前記第１の多孔質層の孔密度ｘ１は４０％以下であり、前記第２の多孔質層の孔密度ｘ２は（ｘ１＋５）％以上である半導体装置が提供される。なお、ここでの「孔密度」とは、空孔率（体積空孔率）と同義である。当該前提は、以下のすべての「孔密度」において同様である。
本発明では、第１の多孔質層および第２の多孔質層は、ＳｉＯ２骨格を含む多孔質層として構成される。このため、ＳｉＯＣ等を原料として構成された多孔質層と比べて、機械的強度に優れながら誘電率が低い低誘電率多孔質層を形成することができる。
また、本発明では、ビアを埋め込まれた第１の多孔質層の孔密度ｘ１と、配線を埋め込まれた第２の多孔質層の孔密度ｘ２とが異なる。具体的には、第１の多孔質層の孔密度ｘ１は４０％以下であり、第２の多孔質層の孔密度ｘ２は（ｘ１＋５）％以上である。
孔密度が大きくなれば誘電率は低減するが、機械的強度が低減する。一方、孔密度が小さくなれば機械的強度が向上するが、誘電率は高くなる。
本発明では、第１の多孔質層および第２の多孔質層の孔密度を一律に決定するのでなく、各層の要求性能に応じて、適切な孔密度に設定する。このため、機械的強度に優れた低誘電率の層間絶縁層を実現することができる。
また、本発明によれば、基板上に、界面活性剤を含む第１の溶液を塗布後、加熱することで、第１の多孔質層を形成する第１の多孔質層形成工程と、前記第１の多孔質層の上に、前記第１の溶液を塗布後、加熱することで、第２の多孔質層を形成する第２の多孔質層形成工程と、前記第２の多孔質層形成工程の後、前記第１の多孔質層にビアを埋め込み、前記第２の多孔質層に配線を埋め込むビア配線形成工程と、を有する半導体装置の製造方法が提供される。
本発明の製造方法では、同一の溶液を２度塗布し、２度目の塗布時に、その前に形成していた多孔質層に溶液を浸透させることで、孔密度の異なる層を有する積層構造を形成する。かかる場合、溶液を複数製造する必要がないなど、コスト面および作業効率において優れた効果を奏する。
また、本発明の製造方法では、下層の誘電率が大きく上層の誘電率が小さい層間絶縁膜を、最小限の工程数で形成することができる。このため、多数の配線層を持つ多層半導体集積回路装置を低価格で製造できる。また、機械的強度および密着力に優れた低誘電率膜を提供できるので、回路の低消費電力化と高速動作が両立し、信頼性に富んだ集積回路装置を製造できる。
本発明によれば、機械的強度に優れた低誘電率の層間絶縁層を有する半導体装置が実現される。
本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の一例を示す断面図である。 本実施形態の半導体装置の効果を説明するための図である。 本実施形態の半導体装置の製造方法の一例を示すフローチャートである。
本発明の実施の形態について、図面を参照して詳細に説明する。以下の構造図は全て本発明の実施の形態を模式的に示すものであり、特にことわりがない限り、構成要素の図面上の比率により、本発明による構造の寸法を規定するものではない。また、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図７は、本実施形態の半導体装置の一例を模式的に示す断面図である。図示するように、本実施形態の半導体装置は、基板（図示せず）上に形成された下地層１の上にビア層間絶縁層６を形成し、その上に、配線層間絶縁層７を形成している。下地層１には、バリア膜２を介して配線３が埋め込まれ、ビア層間絶縁層６には、バリア膜１２を介してビア１０が埋め込まれ、配線層間絶縁層７には、バリア膜１２を介して配線１１が埋め込まれている。
ビア層間絶縁層６は、ＳｉＯ２骨格を含む多孔質層であり、孔密度は４０％以下である。また、配線層間絶縁層７は、ＳｉＯ２骨格を含む多孔質層であり、孔密度は、ビア層間絶縁層６の孔密度をｘ１％とすると、（ｘ１＋５）％以上、好ましくは（ｘ１＋１０）％以上である。配線層間絶縁層７は、ビア層間絶縁層６の直上に形成され、これらの間に他の膜が介在することはない。
下地層１の構成は特段制限されず、例えば、配線層間絶縁層７と同様の構成にすることができる。かかる場合、下地層１とビア層間絶縁層６との間には、ストッパー膜等の膜（図示せず）が介在してもよい。ストッパー膜の構成は特段制限されず、従来技術に準じたあらゆる構成とすることができる。当該前提は、以下のすべてのストッパー膜において同様である。
バリア膜２および１２の構成は特段制限されず、例えば、タンタル膜や、タンタル膜と銅膜とによる積層膜などとすることができる。また、ビア１０および配線１１の構成は特段制限されず、例えば銅で構成することができる。
なお、配線層間絶縁層７の上には、さらに第２のビア層間絶縁層（図示せず）および第２の配線層間絶縁層（図示せず）をこの順に積層した積層構造が形成されてもよい。第２のビア層間絶縁層および第２の配線層間絶縁層からなる積層構造は、上述したビア層間絶縁層６および配線層間絶縁層７からなる積層構造と同様の構成にすることができる。かかる場合、配線層間絶縁層７とその上の第２のビア層間絶縁層（図示せず）との間には、ストッパー膜等の膜（図示せず）が介在してもよい。
次に、本実施径形態の半導体装置の作用効果について説明する。
本実施形態では、ビア層間絶縁層６および配線層間絶縁層７は、ＳｉＯ２骨格を含む多孔質層として構成される。このため、ＳｉＯＣ等を原料として構成された多孔質層と比べて、機械的強度および密着力に優れながら誘電率が低い低誘電率多孔質層を形成することができる。
また、本実施形態では、ビア層間絶縁層６の孔密度と配線層間絶縁層７の孔密度とが異なる。具体的には、ビア層間絶縁層６の孔密度は４０％以下であり、配線層間絶縁層７の孔密度は、ビア層間絶縁層６の孔密度をｘ１％とすると、（ｘ１＋５）％以上、好ましくは（ｘ１＋１０）％以上である。
ここで、孔密度がｘ（％）の多孔質層の比誘電率をｋとすると、層の孔密度は、比誘電率の測定後、非特許文献１に記載の次の式を用いて算出することができる。
Figure 0005567926
ｋＳは層が細孔を含まないと仮定したときの比誘電率であり、すなわち多孔質を構成する物質の比誘電率に相当する。また、層のすべてが細孔でできていると仮定したときの誘電率はｋ＝１としている。
シリコン基板上に作成した多孔質層の厚さを分光エリプソメーター（ＳＯＰＲＡ社 ＧＥＳ−５Ｅ）で測定し、水銀プローブ（Ｆｏｕｒ Ｄｉｍｅｎｓｉｏｎｓ社 ＣＶｍａｐ３０９３）にて容量を測定し、比誘電率を算出した。また、層の機械的強度を測定するため、ナノインデンター（ＭＴＳ社）を用い、ナノインデンテーション法によりヤング率を測定した。
図８は、上記測定の結果を示す図であって、多孔質層のヤング率と孔密度の関係を示す図である。図より、孔密度が増加するに従い、ヤング率が低下することが分かる。
ここで、ビア層間絶縁層６は、埋め込まれるビア１０のパターン密度が小さい。このため、ビア層間絶縁層６およびビア１０からなる層における機械的強度は、ビア層間絶縁層６の機械的強度が支配的である。本発明者は、ビアおよび配線を埋め込んだ後のＣＭＰ時にビア層間絶縁層６に加わる負荷等を検討した結果、ビア層間絶縁層６には１５ＧＰａ以上のヤング率が要求されることを見出した。図８の関係より、ビア層間絶縁層６の孔密度を４０％以下とすれば、上記ヤング率を満たすビア層間絶縁層６、すなわち所望の機械的強度および密着力を有するビア層間絶縁層６が実現される。なお、ビア層間絶縁層６の孔密度を４０％とした場合、ビア層間絶縁層６は、所望の要求性能（ＣＭＰに対する十分な耐性）を満たす機械的強度および密着力と、十分な低誘電率化の両方を実現することができる。
また、配線層間絶縁層７は、配線１１が占める割合が比較的高い。このため、配線層間絶縁層７および配線１１からなる層における機械的強度は、配線１１の強度が支配的である。本発明者は、ビアおよび配線を埋め込んだ後のＣＭＰ時に配線層間絶縁層７に加わる負荷等を検討した結果、配線層間絶縁層７のヤング率は１０ＧＰａ以下でも問題ないことを見出した。すなわち、図８の関係より、配線層間絶縁層７の孔密度を４０％以上とすることができ、結果、十分な低誘電率化を実現することができる。なお、ビア層間絶縁層６の孔密度をｘ１％とした時、配線層間絶縁層７の孔密度を（ｘ１＋５）％以上、好ましくは（ｘ１＋１０）％以上とすることで、配線層間絶縁層７は、所望の要求性能（ＣＭＰに対する十分な耐性）を満たす機械的強度および密着力と、十分な低誘電率化の両方を実現することができる。
このように、本実施形態の半導体装置は、ビア層間絶縁層６および配線層間絶縁層７それぞれの要求性能に応じ、それぞれに適した孔密度の多孔質層を形成することで、機械的強度および密着力に優れ、十分な低誘電率化を実現した半導体装置を実現している。
次に、本実施形態の半導体装置の製造方法の一例について説明する。
図９は、本実施形態の半導体装置の製造方法の処理の流れの一例を示すフローチャートである。
図示するように、本実施形態の半導体装置の製造方法は、第１の多孔質層形成工程Ｓ１と、第２の多孔質層形成工程Ｓ２と、多孔質層収縮工程Ｓ３と、ガス処理工程Ｓ４と、ビア配線形成工程Ｓ５と、を備えることができる。
なお、多孔質層収縮工程Ｓ３、および／または、ガス処理工程Ｓ４を備えない構成とすることもできる。また、多孔質層収縮工程Ｓ３およびガス処理工程Ｓ４の両方を備える場合、これらの前後関係は図９に示すものに限定されず、ガス処理工程Ｓ４を行った後に、多孔質層収縮工程Ｓ３を行うこともできる。
第１の多孔質層形成工程Ｓ１では、図１に示すように、基板（図示せず）上に、界面活性剤を含む第１の溶液４を塗布後、加熱することで、図２に示すように、第１の多孔質層４Ａを形成する。
第１の溶液４は、シロキサンオリゴマーと界面活性剤を主成分とする。界面活性剤の種類は特段制限されないが、熱分解温度は１００℃以上のものが好ましい。第１の溶液４塗布後の加熱は、界面活性剤の熱分解温度以上の温度で行われる。このようにした場合、界面活性剤は加熱により熱分解され、界面活性剤により形成されたミセルが存在していた箇所に、孔が形成される。その結果、第１の多孔質層４Ａが形成される。
第２の多孔質層形成工程Ｓ２では、図３に示すように、第１の多孔質層４Ａの上に、第１の溶液５を塗布後、加熱することで、図４に示すように、第２の多孔質層５Ａを形成する。
第１の溶液５は、第１の多孔質層４Ａを形成するために使用した第１の溶液４と同じものとすることができる。なお、第１の多孔質層４Ａの上に第１の溶液５を塗布すると、第１の溶液５は、第１の多孔質層４Ａの孔内に浸透する。すなわち、第１の多孔質層４Ａの孔内に第１の溶液５が浸透した第１の多孔質層４Ｂが形成される。そして、第１の溶液５を塗布後の加熱は、第１の溶液５が第１の多孔質層４Ａに浸透した後、好ましくは第１の溶液５が第１の多孔質層４Ａに完全に浸透するのに十分な時間が経過した後に、行われる。
第１の溶液５を塗布後の加熱は、界面活性剤の熱分解温度以上の温度で行われる。このようにした場合、界面活性剤は加熱により熱分解され、界面活性剤により形成されたミセルが存在していた箇所に、孔が形成される。その結果、第１の多孔質層４Ｃおよび第２の多孔質層５Ａが形成される（図４参照）。
かかる場合、第１の溶液４および５における界面活性剤の含有率により、第１の多孔質層４Ａおよび４Ｃ、および第２の多孔質層５Ａにおける孔の密度を調整することができる。なお、本実施形態では、第１の多孔質層４Ｃにおける孔密度が４０％以下となり、第１の多孔質層４Ｃの孔密度をｘ１％とした時、第１の多孔質層４Ａおよび第２の多孔質層５Ａにおける孔密度が（ｘ１＋５）％以上、好ましくは（ｘ１＋１０）％以上となるように調整される。
多孔質層収縮工程Ｓ３では、加熱しながら、紫外線、電子ビームおよびマイクロ波のいずれか１つ以上を第１の多孔質層４Ｃおよび第２の多孔質層５Ａに照射する。
加熱条件は１００℃以上６００℃以下、好ましくは１５０℃以上４５０℃以下とすることができる。紫外線の照射条件は、例えば波長１５０ｎｍ以上３００ｎｍ以下の紫外線を用いて、０．４Ｊ／ｃｍ２以上２０Ｊ／ｃｍ２以下、好ましくは１Ｊ／ｃｍ２以上１０Ｊ／ｃｍ２以下とすることができる。電子ビームの照射条件は、１ｋｅＶ以上２５ｋｅＶ以下、好ましくは１０ｋｅＶ以上１５ｋｅＶ以下、１０−３Ｃ／ｃｍ２以上１０５Ｃ／ｃｍ２以下、照射時間１０秒以上１０分以下とすることができる。マイクロ波の照射条件は、５０Ｗ以上５０００Ｗ以下、好ましくは１００Ｗ以上５００Ｗ以下、照射時間１０秒以上６０分以下、好ましくは１０秒以上１０分以下とすることができる。本実施形態では、第１の多孔質層４Ｃおよび第２の多孔質層５Ａが１０％以上４０％以下程度収縮する加熱条件および照射条件を適宜選択して用いることができる。
当該処理により、第１の多孔質層４Ｃおよび第２の多孔質層５Ａの骨格であるＳｉＯ２成分の未結合部分が架橋し、機械的強度が向上する。
ガス処理工程Ｓ４では、有機シリコンをガス分子中に含む雰囲気下で、第１の多孔質層４Ｃおよび第２の多孔質層５Ａを加熱する。このようなガス分子としては、例えば、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシロキサン、ヘキサメチルジシラザンなどのオルガノシロキサンや、シリル化剤が挙げられる。
加熱条件は１５０℃以上６００℃以下、好ましくは２００℃以上４５０℃以下とすることができる。
当該処理により、ＳｉＯ２成分を骨格とする第１の多孔質層４Ｃおよび第２の多孔質層５Ａの表面部分の末端基であるＳｉ−ＯＨ成分を、Ｓｉ−ＨあるいはＳｉ−ＣＨ３に変化させ、誘電率を低減させることができる。
ビア配線形成工程Ｓ５では、第１の多孔質層にビアを埋め込み、第２の多孔質層に配線を埋め込む。
例えば、Ｓ３および／またはＳ４を経た後の第１の多孔質層６および第２の多孔質層７（図５参照）に、フォトリソグラフィとエッチングにより開口８および９を形成した後（図６参照）、この開口８および９の側壁および底部沿いにバリア膜１２（図７参照）を成膜する。その後、開口８および９に金属を埋め込み、次いでＣＭＰを行うことで、図７に示すように、第１の多孔質層６にビア１０を埋め込み、第２の多孔質層７に配線１１を埋め込むことができる。
本実施形態の製造方法では、同一の溶液を２度塗布し（第１の多孔質層形成工程Ｓ１および第２の多孔質層形成工程Ｓ２）、２度目の塗布時に、その前に形成していた多孔質層（第１の多孔質層４Ａ）に溶液を浸透させることで、孔密度の異なる層を有する積層構造を形成する。かかる場合、溶液を複数種類製造する必要がなく、コスト面および作業効率において優れた効果を奏する。
また、本実施形態の製造方法では、溶液中に添加した界面活性剤により形成されたミセルを、孔の鋳型とする。このため、高密度で均一に分散した孔を有する多孔質層を形成することができる。
また、本実施形態の製造方法では、多孔質層収縮工程Ｓ３および／またはガス処理工程Ｓ４を組み合わせることで、第１の多孔質層６および第２の多孔質層７の機械的強度を向上させ、また、誘電率の低減を実現することができる。
また、本実施形態の製造方法によれば、下層の誘電率が大きく上層の誘電率が小さい層間絶縁膜を、最小限の工程数で形成することができる。このため、多数の配線層を持つ多層半導体集積回路装置を低価格で製造できる。また、機械的強度および密着力に優れた低誘電率膜を提供できるので、回路の低消費電力化と高速動作が両立し、信頼性に富んだ集積回路装置を製造できる。
＜実施例＞
下地配線が形成された半導体基板上に、メチルシロキサンオリゴマーと、熱分解温度が１５０℃以下の界面活性剤を含む溶液（アルバック社製ＵＬＫＳタイプ塗布液）を塗布し、窒素中で１５０℃の加熱を行い膜中に細孔を形成した。結果、シリコンダイオキサイド（ＳｉＯ２）やシラノール（ＳｉＯＨ）を主成分とする骨格を持つ第１の多孔質層が形成された。
次に上記と同一の溶液を、第１の多孔質層の上に塗布し、窒素中で４００℃まで段階的に加熱した。結果、第１の多孔質層の上に第２の多孔質層が形成された。なお、第１の多孔質層の上に溶液を塗布した後、十分な時間をおくことで第１の多孔質層に溶液を十分に浸透させ、次いで加熱を行った。
次に、４００℃の加熱を保ったままキセノンエキシマ光源による紫外光を４．５Ｊ／ｃｍ２の条件で第１の多孔質層および第２の多孔質層に照射し、これらを約１０％収縮させた。さらにテトラメチルシクロテトラシロキサン蒸気雰囲気中で４００℃９０分の加熱を行なった。テトラメチルシクロテトラシロキサンは、孔を介して、第１の多孔質層および第２の多孔質層の内部にも浸透していった。結果、第１の多孔質層および第２の多孔質層におけるシラノール成分が減少し、シリコンダイオキサイドとメチルシリコン（ＳｉＣＨ３）からなる多孔質ＳｉＯＣＨ膜が形成された。
上記組成変化はシリコン基板上に上記の方法にて形成した複数の膜厚の膜の赤外吸収スペクトルを分析する方法（ＦＴＩＲ法）で分析した。また、これらのサンプルを分光エリプソ法にて光学特性を調べ第１の多孔質層（下層）の方が、第２の多孔質層（上層）に比べて、屈折率が大きいことを確認した。さらに、層表面に水銀電極を形成し基板との容量を解析した結果、第１の多孔質層（下層）の誘電率が２．４であり、第２の多孔質層（上層）の誘電率が２．１であった。緻密なシリコンダイオキサイドの誘電率が４．２であるので、第１の多孔質層（下層）、および、第２の多孔質層（上層）はいずれも、ＳｉＯ２骨格を含む多孔質低誘電率層であるといえる。また、上記式（１）を用いて求めた孔密度は、第１の多孔質層で３８％、第２の多孔質層で４８％であった。さらに、ナノインデンターを用いて測定したヤング率は、第１の多孔質層で１６ＧＰａ、第２の多孔質層で８ＧＰａであった。
以下、参考形態の例を付記する。
１． 基板上に形成された、ＳｉＯ ２ 骨格を含む第１の多孔質層と、
前記第１の多孔質層の直上に形成された、ＳｉＯ ２ 骨格を含む第２の多孔質層と、
前記第１の多孔質層に埋め込まれたビアと、
前記第２の多孔質層に埋め込まれた配線と、
を有し、
前記第１の多孔質層の孔密度ｘ １ は４０％以下であり、前記第２の多孔質層の孔密度ｘ ２ は（ｘ １ ＋５）％以上である半導体装置。
２． 基板上に、界面活性剤を含む第１の溶液を塗布後、加熱することで、第１の多孔質層を形成する第１の多孔質層形成工程と、
前記第１の多孔質層の上に、前記第１の溶液を塗布後、加熱することで、第２の多孔質層を形成する第２の多孔質層形成工程と、
前記第２の多孔質層形成工程の後、前記第１の多孔質層にビアを埋め込み、前記第２の多孔質層に配線を埋め込むビア配線形成工程と、
を有する半導体装置の製造方法。
３． ２に記載の半導体装置の製造方法において、
前記第２の多孔質層形成工程では、前記第１の溶液を塗布後、前記第１の溶液が前記第１の多孔質層に浸透した後、加熱する、半導体装置の製造方法。
４． ２または３に記載の半導体装置の製造方法において、
前記第１の多孔質層形成工程後かつ前記第２の多孔質層形成工程前の前記第１の多孔質層の孔密度をｘ １、０ ％、前記第２の多孔質層形成工程後の前記第１の多孔質層の孔密度をｘ １、１ ％とした場合、
ｘ １、１ は４０％以下であり、ｘ １、０ は（ｘ １、１ ＋５）％以上である半導体装置の製造方法。
５． ２から４のいずれかに記載の半導体装置の製造方法において、
前記第１の多孔質層形成工程および前記第２の多孔質層形成工程における前記加熱は、前記界面活性剤の熱分解温度以上の温度で行われる半導体装置の製造方法。
６． ２から５のいずれかに記載の半導体装置の製造方法において、
前記第２の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
加熱しながら、紫外線、電子ビームおよびマイクロ波のいずれか１つ以上を前記第１の多孔質層および前記第２の多孔質層に照射する多孔質層収縮工程を、さらに有する半導体装置の製造方法。
７． ２から６のいずれかに記載の半導体装置の製造方法において、
前記第２の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
有機シリコンをガス分子中に含む雰囲気下で加熱するガス処理工程を、さらに有する半導体装置の製造方法。

１ 下地層
２ バリア膜
３ 配線
４ 第１の溶液
４Ａ 第１の多孔質層
４Ｂ 第１の多孔質層
４Ｃ 第１の多孔質層（ビア層間絶縁層）
５ 第１の溶液
５Ａ 第２の多孔質層（配線層間絶縁層）
６ ビア層間絶縁層
７ 配線層間絶縁層
８ 開口
９ 開口
１０ ビア
１１ 配線
１２ バリア膜

Claims (5)

  1. 基板上に、界面活性剤を含む第１の溶液を塗布後、加熱することで、第１の多孔質層を形成する第１の多孔質層形成工程と、
    前記第１の多孔質層の上に、前記第１の溶液を塗布後、加熱することで、第２の多孔質層を形成する第２の多孔質層形成工程と、
    前記第２の多孔質層形成工程の後、前記第１の多孔質層にビアを埋め込み、前記第２の多孔質層に配線を埋め込むビア配線形成工程と、
    を有し、
    前記第２の多孔質層形成工程では、前記第１の溶液を塗布後、前記第１の溶液が前記第１の多孔質層に浸透した後、加熱する、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１の多孔質層形成工程後かつ前記第２の多孔質層形成工程前の前記第１の多孔質層の孔密度をｘ１、０％、前記第２の多孔質層形成工程後の前記第１の多孔質層の孔密度をｘ１、１％とした場合、
    ｘ１、１は４０％以下であり、ｘ１、０は（ｘ１、１＋５）％以上である半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記第１の多孔質層形成工程および前記第２の多孔質層形成工程における前記加熱は、前記界面活性剤の熱分解温度以上の温度で行われる半導体装置の製造方法。
  4. 請求項１から３のいずれか１項に記載の半導体装置の製造方法において、
    前記第２の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
    加熱しながら、紫外線、電子ビームおよびマイクロ波のいずれか１つ以上を前記第１の多孔質層および前記第２の多孔質層に照射する多孔質層収縮工程を、さらに有する半導体装置の製造方法。
  5. 請求項１から４のいずれか１項に記載の半導体装置の製造方法において、
    前記第２の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
    有機シリコンをガス分子中に含む雰囲気下で加熱するガス処理工程を、さらに有する半導体装置の製造方法。
JP2010170099A 2010-07-29 2010-07-29 半導体装置の製造方法 Active JP5567926B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010170099A JP5567926B2 (ja) 2010-07-29 2010-07-29 半導体装置の製造方法
US13/193,154 US8592990B2 (en) 2010-07-29 2011-07-28 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010170099A JP5567926B2 (ja) 2010-07-29 2010-07-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012033588A JP2012033588A (ja) 2012-02-16
JP5567926B2 true JP5567926B2 (ja) 2014-08-06

Family

ID=45525910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010170099A Active JP5567926B2 (ja) 2010-07-29 2010-07-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8592990B2 (ja)
JP (1) JP5567926B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406615B2 (en) 2013-12-24 2016-08-02 Intel Corporation Techniques for forming interconnects in porous dielectric materials
US9842804B2 (en) 2016-01-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
JP6728252B2 (ja) * 2017-02-28 2020-07-22 株式会社東芝 半導体装置及びその製造方法
KR20210018650A (ko) 2019-08-07 2021-02-18 삼성전자주식회사 반도체 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6703324B2 (en) * 2000-12-21 2004-03-09 Intel Corporation Mechanically reinforced highly porous low dielectric constant films
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US6699797B1 (en) * 2002-12-17 2004-03-02 Intel Corporation Method of fabrication of low dielectric constant porous metal silicate films
JP2004277463A (ja) * 2003-03-12 2004-10-07 Fujitsu Ltd 低誘電率膜用組成物
US6858528B2 (en) * 2003-03-20 2005-02-22 Intel Corporation Composite sacrificial material
US7238610B2 (en) * 2003-03-31 2007-07-03 Intel Corporation Method and apparatus for selective deposition
JP2005117026A (ja) * 2003-09-18 2005-04-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
TW200512926A (en) 2003-09-18 2005-04-01 Semiconductor Leading Edge Tec Method of manufacturing semiconductor device
US7527723B2 (en) * 2004-01-16 2009-05-05 Ebara Corporation Electrolytic processing apparatus and electrolytic processing method
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
JP4012180B2 (ja) * 2004-08-06 2007-11-21 株式会社東芝 Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法
US7732349B2 (en) * 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device
US7696627B2 (en) * 2005-07-07 2010-04-13 Panasonic Corporation Multilayered interconnect structure and method for fabricating the same
US7332449B2 (en) * 2005-09-30 2008-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascenes with supercritical fluid treatments
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
US7972954B2 (en) * 2006-01-24 2011-07-05 Infineon Technologies Ag Porous silicon dielectric
JP5213010B2 (ja) * 2007-04-13 2013-06-19 次世代半導体材料技術研究組合 半導体装置、その製造方法、及びその製造装置
US20110092071A1 (en) * 2008-05-29 2011-04-21 Renesas Electronics Corporation Method of producing silylated porous insulating film, method of producing semiconductor device, and silylated material

Also Published As

Publication number Publication date
JP2012033588A (ja) 2012-02-16
US8592990B2 (en) 2013-11-26
US20120025395A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
JP3276963B2 (ja) 誘電体フィルムを基盤上に形成する方法
CN101138085B (zh) 电介质叠层及其形成方法
KR100726269B1 (ko) 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법
JP5326202B2 (ja) 半導体装置及びその製造方法
TWI362702B (en) Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device
US20050156285A1 (en) Low k and ultra low k SiCOH dielectric films and methods to form the same
KR100749622B1 (ko) 반도체 장치의 제조 방법
CN101952953B (zh) 硅质膜的形成方法以及通过该方法形成的硅质膜
KR20070086070A (ko) 다공성 저 ｋ 유전 필름의 자외선 지원 기공 밀봉
Zhou et al. Highly stable ultrathin carbosiloxane films by molecular layer deposition
JP5567926B2 (ja) 半導体装置の製造方法
JP2009194072A5 (ja)
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
Heyne et al. Quantitative characterization of pore stuffing and unstuffing for postporosity plasma protection of low-k materials
Krishtab et al. Leakage current induced by surfactant residues in self-assembly based ultralow-k dielectric materials
JP2004296476A (ja) 半導体装置の製造方法
KR101119649B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
KR101053960B1 (ko) 실리콘 화합물, 자외선 흡수체, 다층 배선 장치의 제조방법 및 다층 배선 장치
Chang et al. Curing process window and thermal stability of porous MSQ-based low-dielectric-constant materials
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
TW200926297A (en) Interlayer insulating film and wiring structure, and methods of manufacturing the same
KR20100134733A (ko) 반도체 장치 및 그 제조 방법
Lee et al. Trench Filling Properties of Low k Insulated Layer Using Vacuum Ultraviolet Light-CVD
Sun et al. Enhanced thermal stability of low-k ethyl-bridged organosilicas using laser spike annealing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140620

R150 Certificate of patent or registration of utility model

Ref document number: 5567926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250