JP5558938B2

JP5558938B2 - 超音波診断装置の受信入力保護回路

Info

Publication number: JP5558938B2
Application number: JP2010148594A
Authority: JP
Inventors: 建一中尾
Original assignee: Hitachi Aloka Medical Ltd
Current assignee: Hitachi Ltd
Priority date: 2010-06-30
Filing date: 2010-06-30
Publication date: 2014-07-23
Anticipated expiration: 2030-06-30
Also published as: JP2012010831A

Description

本発明は、超音波診断装置の受信入力保護回路に関する。

超音波の振動素子は、送信回路から得られる送信信号に基づいて超音波を送波し、そして超音波を受波して得られた受信信号を受信回路へ出力する。こうした送受信時に、比較的電圧や電流の大きな送信信号から受信回路を保護するために、振動素子と受信回路の間に受信入力保護回路が設けられる。

例えば、本願の発明者は、特許文献１において、ダイオードブリッジを利用した入力保護回路を提案している。一方において、ＦＥＴ（field-effect transistor）を利用した入力保護回路も知られている。

図６は、ＦＥＴを利用した従来の受信入力保護回路を示す図である。従来の受信入力保護回路１００は、互いに直列的に接続された２つのエンハンスメント型のＦＥＴ（Ｍ１，Ｍ２）を備えている。

受信時において、各ＦＥＴ（Ｍ１，Ｍ２）のゲート端子Ｇに印加される制御信号の電圧は、受信信号電圧の最大値よりも大きく設定される。これにより、２つのＦＥＴ（Ｍ１，Ｍ２）がオン状態とされ、入力端子ＩＮから入力される受信信号を受信アンプ２０まで通過させる。

一方、送信時において、各ＦＥＴ（Ｍ１，Ｍ２）のゲート端子Ｇに印加される制御信号の電圧は、阻止すべき送信信号の電圧値よりも小さく設定される。これにより、２つのＦＥＴ（Ｍ１，Ｍ２）がオフ状態とされ、入力端子ＩＮから入り込む送信信号が受信アンプ２０まで到達しないように遮断する。なお、２つのＦＥＴ（Ｍ１，Ｍ２）を漏れてきた送信信号は、２つのダイオードＤ３，Ｄ４で構成されるダイオードリミッタによりクリップされる。

図６に示した従来の受信入力保護回路１００により、受信信号を通過させて送信信号を遮断することができる。しかし、図６に示した回路構成では、２つのエンハンスメント型のＦＥＴ（Ｍ１，Ｍ２）を制御するために、比較的電圧の振れ幅の大きい制御信号を必要とするため、例えばその制御のための回路が複雑になる。

特開２０１０−２９２５５号公報

上述した背景技術に鑑み、本願の発明者は、受信入力保護回路の新しい回路構成について検討を重ねてきた。特に、ＦＥＴを利用した超音波診断装置の受信入力保護回路に注目した。

本発明は、その検討の過程において成されたものであり、その目的は、ＦＥＴを利用した受信入力保護回路の新しい回路構成を提供することにある。

上記目的にかなう好適な超音波診断装置の受信入力保護回路は、超音波を送受する振動素子と受信回路の間に設けられる受信入力保護回路であって、ドレイン端子とソース端子とゲート端子とを備えたデプレッション型ＦＥＴと、前記ソース端子と前記ゲート端子を互いに電気的に接続する抵抗と、を有し、前記振動素子から得られる比較的小さな受信信号を受け、前記デプレッション型ＦＥＴを非飽和領域で動作させてドレイン電流を流すことにより、前記受信回路まで受信信号を通過させ、前記振動素子で利用される比較的大きな送信信号を受け、前記デプレッション型ＦＥＴを飽和領域で動作させてドレイン電流を飽和させることにより、送信信号の通過を制限して前記受信回路を保護する、ことを特徴とする。

上記構成によれば、ＦＥＴの動作を制御するための制御信号を必要とせずに、ＦＥＴを利用した受信入力保護回路を実現することができる。

望ましい具体例において、前記受信入力保護回路は、前記デプレッション型ＦＥＴのソース端子とドレイン端子の間に設けられ、ソース端子側からドレイン端子側へ流れる電流をバイパスさせるダイオードをさらに有する、ことを特徴とする。

望ましい具体例において、前記受信入力保護回路は、互いに直列的に接続された第１デプレッション型ＦＥＴおよび第２デプレッション型ＦＥＴからなる２つの前記デプレッション型ＦＥＴと、第１デプレッション型ＦＥＴのソース端子とゲート端子を互いに電気的に接続する第１抵抗と、第１デプレッション型ＦＥＴのソース端子とドレイン端子の間に設けられて当該ソース端子側から当該ドレイン端子側へ流れる電流をバイパスさせる第１ダイオードと、第２デプレッション型ＦＥＴのソース端子とゲート端子を互いに電気的に接続する第２抵抗と、第２デプレッション型ＦＥＴのソース端子とドレイン端子の間に設けられて当該ソース端子側から当該ドレイン端子側へ流れる電流をバイパスさせる第２ダイオードと、を有することを特徴とする。

望ましい具体例において、前記第１デプレッション型ＦＥＴのドレイン端子と前記第２デプレッション型ＦＥＴのドレイン端子とが互いに接続される、ことを特徴とする。

望ましい具体例において、前記第１デプレッション型ＦＥＴのソース端子と前記第２デプレッション型ＦＥＴのソース端子とが前記第１抵抗と第２抵抗を介して互いに接続される、ことを特徴とする。

望ましい具体例において、前記受信入力保護回路は、前記受信回路の入力インピーダンスに対して並列的に設けられた互いに逆向きに並列接続された２つのダイオードをさらに有する、ことを特徴とする。

本発明により、ＦＥＴを利用した受信入力保護回路の新しい回路構成が提供される。例えば、本発明の好適な態様によれば、ＦＥＴの動作を制御するための制御信号を必要とせずに、ＦＥＴを利用した受信入力保護回路を実現することができる。

本発明の実施において好適な受信入力保護回路を示す図である。デプレッション型ＦＥＴのＩ_Ｄ−Ｖ_ＧＳ特性を示す図である。デプレッション型ＦＥＴのＩ_Ｄ−Ｖ_ＤＳ特性を示す図である。本発明の実施において好適な別の受信入力保護回路を示す図である。本発明の実施において好適なさらに別の受信入力保護回路を示す図である。ＦＥＴを利用した従来の受信入力保護回路を示す図である。

以下に本発明の好適な実施形態を説明する。

図１は、本発明の実施において好適な受信入力保護回路を示す図である。図１の受信入力保護回路１０は、超音波診断装置の受信回路を保護する機能を有しており、例えばプローブ内に設けられる。受信入力保護回路１０は、超音波を送受する振動素子と受信回路の間に設けられる。図１においては、振動素子が図示省略されており、受信回路内の受信アンプ２０が示されている。

受信入力保護回路１０は、ＦＥＴ（field-effect transistor）を利用した回路構成となっている。つまり、受信入力保護回路１０は、互いに直列的に接続された２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）を備えている。

デプレッション型ＦＥＴ（Ｍ１）のソース端子Ｓとゲート端子Ｇは、抵抗Ｒ１を介して互いに電気的に接続されている。抵抗Ｒ１は、例えば１００Ω（オーム）程度である。また、デプレッション型ＦＥＴ（Ｍ１）のソース端子Ｓとドレイン端子Ｄの間には、ソース端子Ｓ側からドレイン端子Ｄ側へ流れる電流をバイパスさせるダイオードＤ１が設けられている。

同様に、デプレッション型ＦＥＴ（Ｍ２）のソース端子Ｓとゲート端子Ｇは、抵抗Ｒ２を介して互いに電気的に接続されている。抵抗Ｒ２は、例えば１００Ω程度である。またデプレッション型ＦＥＴ（Ｍ２）のソース端子Ｓとドレイン端子Ｄの間には、ソース端子Ｓ側からドレイン端子Ｄ側へ流れる電流をバイパスさせるダイオードＤ２が設けられている。

そして、デプレッション型ＦＥＴ（Ｍ１）のドレイン端子Ｄとデプレッション型ＦＥＴ（Ｍ２）のドレイン端子Ｄが互いに接続されている。なお、２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）の基板端子には、負のバイアス電圧−ＶＨが加えられている。また、受信アンプ２０の入力インピーダンスＲｉｎに対して、並列的に２つのダイオードＤ３，Ｄ４が設けられている。２つのダイオードＤ３，Ｄ４は、互いに逆向きに並列接続されている。

受信入力保護回路１０は、図示しない振動素子から得られる比較的小さな受信信号を受信アンプ２０まで通過させ、振動素子で利用される比較的大きな送信信号の通過を制限して受信アンプ２０を保護する。そこで、受信入力保護回路１０の動作について説明する。その説明にあたり、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）の特性を示しておく。

図２は、デプレッション型ＦＥＴのＩ_Ｄ−Ｖ_ＧＳ特性を示す図である。つまり、図１に示した２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）の各々が、図２の特性を有している。また、図３は、デプレッション型ＦＥＴのＩ_Ｄ−Ｖ_ＤＳ特性を示す図である。つまり、図１に示した２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）の各々が、図３の特性を有している。図２と図３を適宜参照しつつ、図１の受信入力保護回路１０の動作を説明する。

受信時においては、プラス数百ｍＶ（ミリボルト）からマイナス数百ｍＶ程度の比較的小さな受信信号が振動素子から入力端子ＩＮへ入力される。デプレッション型ＦＥＴ（Ｍ１，Ｍ２）は、１００Ω程度の比較的小さな抵抗Ｒ１，Ｒ２を介して、ソース端子Ｓとゲート端子Ｇを互いに電気的に接続されている。そのため、比較的小さな受信信号の場合には、ゲート端子Ｇとソース端子Ｓとの間の電位であるＶ_ＧＳがほぼ０Ｖとなる。

図２に示す特性から、Ｖ_ＧＳが０Ｖの場合でも、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）はオン状態となり、比較的小さなドレイン電流Ｉ_Ｄを流す。また図３に示す特性から、Ｖ_ＧＳが０Ｖでドレイン電流Ｉ_Ｄが比較的小さな場合に、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）は非飽和領域５０で動作する。こうして、受信信号に応じてドレイン電流Ｉ_Ｄが流れることにより、入力端子ＩＮから受信アンプ２０まで受信信号が通過する。

なお、非飽和領域５０で動作する際のデプレッション型ＦＥＴ（Ｍ１，Ｍ２）のオン抵抗は、図３に示す非飽和領域５０における曲線の傾きの逆数となる。そして、受信入力保護回路１０の全体では、２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）のオン抵抗と２つの抵抗Ｒ１，Ｒ２の和がオン抵抗となる。ちなみに、抵抗Ｒ１，Ｒ２に電流が流れることによる電圧降下により、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）のＶ_ＧＳが若干変化し、厳密にはオン抵抗も若干変化する。しかしその変化は、例えば５０ｋΩ（キロオーム）程度の大きさである受信アンプ２０の入力インピーダンスＲｉｎに比べて、極めて小さく無視できる程度である。

次に、送信時においては、送信回路から出力される送信信号が、振動素子へ送られるとともに、受信入力保護回路１０の入力端子ＩＮにも入力される。送信信号は、例えばプラス５０Ｖ程度からマイナス５０Ｖ程度と比較的大きい。この送信信号が入力端子ＩＮに印加されると、送信信号が大きいため、順方向となる各ダイオードがオン状態となる。

例えば、送信信号がプラス電圧の際には、信号電流が、抵抗Ｒ１→ダイオードＤ１→デプレッション型ＦＥＴ（Ｍ２）→抵抗Ｒ２→ダイオードＤ４の順に流れる。この際、デプレッション型ＦＥＴ（Ｍ２）のＶ_ＤＳが大きくなり、図３に示す特性における飽和領域６０に移行し、ドレイン電流Ｉ_Ｄが飽和して電流の増大が制限される。さらに、抵抗Ｒ２に電流が流れることによりＶ_ＧＳが低下し、図２に示す特性から、ドレイン電流Ｉ_Ｄがさらに小さくなるように制限される。なお、抵抗Ｒ２を通過した信号電流は、ダイオードＤ４へ流れるため、受信アンプ２０へ向かう電流がさらに制限されて受信アンプ２０が保護される。

一方、送信信号がマイナス電圧の際には、信号電流が、ダイオードＤ３→抵抗Ｒ２→ダイオードＤ２→デプレッション型ＦＥＴ（Ｍ１）→抵抗Ｒ１の順に流れる。この際、デプレッション型ＦＥＴ（Ｍ１）のＶ_ＤＳが大きくなり、図３に示す特性における飽和領域６０に移行し、ドレイン電流Ｉ_Ｄが飽和して電流の増大が制限される。さらに、抵抗Ｒ１に電流が流れることによりＶ_ＧＳが低下し、図２に示す特性から、ドレイン電流Ｉ_Ｄがさらに小さくなるように制限される。なお、送信信号がマイナス電圧の際には、信号電流がダイオードＤ３を流れるため、受信アンプ２０から引き出される電流がさらに制限されて受信アンプ２０が保護される。

このように、図１の受信入力保護回路１０により、比較的小さな受信信号を受信アンプ２０まで通過させ、比較的大きな送信信号の通過を制限して受信アンプ２０を保護することができる。さらに、図６に示した従来の受信入力保護回路１００と比較して、図１の受信入力保護回路１０では、２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）のオンオフ状態を制御するための制御信号が不要なため、その制御信号に伴う電力消費を望ましくは無くすことができる。もちろん、制御信号を不要とすることにより、回路構成も比較的簡略化される。

図４は、本発明の実施において好適な別の受信入力保護回路を示す図である。図１の回路と同様に、図４の受信入力保護回路１０も、互いに直列的に接続された２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）を備えている。また、デプレッション型ＦＥＴ（Ｍ１）のソース端子Ｓとゲート端子Ｇは、抵抗Ｒ１を介して互いに電気的に接続されており、デプレッション型ＦＥＴ（Ｍ１）のソース端子Ｓとドレイン端子Ｄの間には、ダイオードＤ１が設けられている。同様に、デプレッション型ＦＥＴ（Ｍ２）のソース端子Ｓとゲート端子Ｇは、抵抗Ｒ２を介して互いに電気的に接続されており、デプレッション型ＦＥＴ（Ｍ２）のソース端子Ｓとドレイン端子Ｄの間には、ダイオードＤ２が設けられている。そして、受信アンプ２０の入力インピーダンスＲｉｎに対して、並列的に２つのダイオードＤ３，Ｄ４が設けられている。

図１の回路構成とは異なり、図４の受信入力保護回路１０においては、デプレッション型ＦＥＴ（Ｍ１）のソース端子Ｓとデプレッション型ＦＥＴ（Ｍ２）のソース端子Ｓが、抵抗Ｒ１，Ｒ２を介して互いに接続されている。

２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）の接続状態に相違があるものの、図４の受信入力保護回路１０も、図１の回路と同じ動作原理で、受信信号を通過させて送信信号の通過を制限する。つまり、比較的小さな受信信号に対して、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）が非飽和領域５０（図３）で動作して受信信号を通過させ、比較的大きな送信信号に対して、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）が飽和領域６０（図３）で動作して送信信号の通過を制限する。

図５は、本発明の実施において好適なさらに別の受信入力保護回路を示す図である。図４の回路構成から、デプレッション型ＦＥＴ（Ｍ２）と抵抗Ｒ２とダイオードＤ２を除いたものが、図５の受信入力保護回路１０である。

図５の受信入力保護回路１０は、送信信号がプラス電圧のみの正極性送信の場合に好適である。つまり、比較的大きなプラス電圧の送信信号に対して、デプレッション型ＦＥＴ（Ｍ１）が飽和領域６０（図３）で動作して送信信号の通過を制限し、比較的小さな受信信号に対して、デプレッション型ＦＥＴ（Ｍ１）が非飽和領域５０（図３）で動作して受信信号を通過させる。

なお、送信信号がマイナス電圧のみの負極性送信の場合には、図４の回路構成から、デプレッション型ＦＥＴ（Ｍ１）と抵抗Ｒ１とダイオードＤ１を除いた、図５とは対称的な回路を利用してもよい。

以上、本発明の好適な実施形態を説明したが、上述した実施形態は、あらゆる点で単なる例示にすぎず、本発明の範囲を限定するものではない。本発明は、その本質を逸脱しない範囲で各種の変形形態を包含する。

例えば、上述した実施形態では、Ｎチャネルのデプレッション型ＦＥＴによる回路構成を説明したが、Ｐチャネルのデプレッション型ＦＥＴを利用してもよい。また、ダイオードＤ３，Ｄ４としては、例えばシリコンダイオードが好適であるものの、ショットキーダイオードが利用されてもよい。さらに、ダイオードＤ３，Ｄ４に代えて、送信期間だけオン状態となるスイッチ回路を利用してもよい。

１０受信入力保護回路、２０受信アンプ。

Claims

超音波を送受する振動素子と受信回路の間に設けられる受信入力保護回路であって、
ドレイン端子とソース端子とゲート端子とを備えたデプレッション型ＦＥＴと、
前記ソース端子と前記ゲート端子を互いに電気的に接続する抵抗と、
前記デプレッション型ＦＥＴのソース端子とドレイン端子の間に設けられ、ソース端子側からドレイン端子側へ流れる電流をバイパスさせるダイオードと、
を有し、
前記振動素子から得られる比較的小さな受信信号を受け、前記デプレッション型ＦＥＴを非飽和領域で動作させてドレイン電流を流すことにより、前記受信回路まで受信信号を通過させ、
前記振動素子で利用される比較的大きな送信信号を受け、前記デプレッション型ＦＥＴを飽和領域で動作させてドレイン電流を飽和させることにより、送信信号の通過を制限して前記受信回路を保護する、
ことを特徴とする超音波診断装置の受信入力保護回路。
請求項１に記載の受信入力保護回路において、
互いに直列的に接続された第１デプレッション型ＦＥＴおよび第２デプレッション型ＦＥＴからなる２つの前記デプレッション型ＦＥＴと、
第１デプレッション型ＦＥＴのソース端子とゲート端子を互いに電気的に接続する第１抵抗と、
第１デプレッション型ＦＥＴのソース端子とドレイン端子の間に設けられて当該ソース端子側から当該ドレイン端子側へ流れる電流をバイパスさせる第１ダイオードと、
第２デプレッション型ＦＥＴのソース端子とゲート端子を互いに電気的に接続する第２抵抗と、
第２デプレッション型ＦＥＴのソース端子とドレイン端子の間に設けられて当該ソース端子側から当該ドレイン端子側へ流れる電流をバイパスさせる第２ダイオードと、
を有する、
ことを特徴とする超音波診断装置の受信入力保護回路。
請求項２に記載の受信入力保護回路において、
前記第１デプレッション型ＦＥＴのドレイン端子と前記第２デプレッション型ＦＥＴのドレイン端子とが互いに接続される、
ことを特徴とする超音波診断装置の受信入力保護回路。
請求項２に記載の受信入力保護回路において、
前記第１デプレッション型ＦＥＴのソース端子と前記第２デプレッション型ＦＥＴのソース端子とが前記第１抵抗と第２抵抗を介して互いに接続される、
ことを特徴とする超音波診断装置の受信入力保護回路。
請求項１から４のいずれか１項に記載の受信入力保護回路において、
前記受信回路の入力インピーダンスに対して並列的に設けられた互いに逆向きに並列接続された２つのダイオードをさらに有する、
ことを特徴とする超音波診断装置の受信入力保護回路。