[go: up one dir, main page]

JP5547152B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5547152B2
JP5547152B2 JP2011205452A JP2011205452A JP5547152B2 JP 5547152 B2 JP5547152 B2 JP 5547152B2 JP 2011205452 A JP2011205452 A JP 2011205452A JP 2011205452 A JP2011205452 A JP 2011205452A JP 5547152 B2 JP5547152 B2 JP 5547152B2
Authority
JP
Japan
Prior art keywords
region
gate
drain region
gate electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011205452A
Other languages
English (en)
Other versions
JP2013069734A (ja
Inventor
貴士 泉田
伸俊 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011205452A priority Critical patent/JP5547152B2/ja
Priority to US13/601,400 priority patent/US8680612B2/en
Publication of JP2013069734A publication Critical patent/JP2013069734A/ja
Application granted granted Critical
Publication of JP5547152B2 publication Critical patent/JP5547152B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関するものである。
従来、半導体記憶装置の電界効果型セルトランジスタとして、リセスチャネル型トランジスタ（ＲＣＡＴ：Recessed Channel Array Transistor）が開発されている。リセスチャネル型トランジスタは、例えば中央部に凹部のある短冊状の半導体領域を活性領域として、酸化膜等からなるゲート絶縁膜を介してこの凹部にゲート電極が配置され、凹部の両側面部にソース・ドレイン領域を有する。
このような構成を有するリセスチャネル型トランジスタは、チャネルを掘り込むことによって、トランジスタの配置面積を小さく保ったまま実効的にチャネル長を長く保つことができるという特徴を有する。これにより、リセスチャネル型トランジスタでは、短チャネル効果を抑制することができる。
しかしながら、リセスチャネル型トランジスタにおいては、トランジスタオフ時のドレイン領域−ゲート電極間のリーク電流が増加するという問題があった。すなわち、リセスチャネル型トランジスタは、凹部方向にゲート電極と並列に沿ったソース・ドレイン領域を有する。また、ゲート電極が基板に埋め込まれて作製されるため、ソース・ドレイン領域とゲート電極との間の酸化膜だけを他部よりも厚く形成することが困難な構造とされている。このため、従来の平面型トランジスタと比べてソース・ドレイン領域とゲート電極との間の接触面積が大きく、またソース・ドレイン領域とゲート電極との間のトンネル距離が短いため、トランジスタオフ時のリーク電流（オフリーク電流）として、ドレイン領域−ゲート電極間のトンネル電流が顕在化する。
特開２００７−４９１２１号公報
本発明の実施形態は、上記に鑑みてなされたものであって、短チャネル効果の抑制およびオフリーク電流の抑制が可能な半導体装置を提供することを目的とする。
実施形態の半導体装置は、半導体基板において素子分離領域によって仕切られた素子領域と、前記素子領域を横切る所定の方向に沿って前記素子領域の表層に設けられたゲートトレンチにより分離されて前記素子領域の表層に形成されたソース領域およびドレイン領域とを備える。また、実施形態の半導体装置は、少なくとも一部が前記ゲートトレンチ内にゲート絶縁膜を介して埋め込まれて前記ソース領域およびドレイン領域よりも深い位置まで形成されたゲート電極を備える。ドレイン領域における前記ゲート絶縁膜と接触する界面は、ゲート幅方向の略中央部が前記ゲート電極側に突出した凸部を有する。
図１は、第１の実施の形態にかかるリセスチャネル型トランジスタの構造を模式的示す平面図である。 図２は、第１の実施の形態にかかるリセスチャネル型トランジスタの構造を模式的に示す図である。 図３は、ドレイン領域におけるゲート絶縁膜と接触する界面の形状の他の例を示す断面図である。 図４は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図５は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図６−１は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図６−２は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図７は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図８は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図９は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図１０−１は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図１０−２は、第１の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図１１は、第２の実施の形態にかかるリセスチャネル型トランジスタの構造を模式的に示す図である。 図１２は、チャネルが構成される半導体領域であってゲートトレンチの円弧状領域に形成されたゲート絶縁膜と接触する半導体基板の界面の形状の他の例を示す断面図である。 図１３は、第２の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図１４は、第２の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図１５は、第２の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。 図１６は、第２の実施の形態にかかるリセスチャネル型トランジスタの製造方法の一例を示す図である。
以下に、半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。
（第１の実施の形態）
図１は、第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１（以下、トランジスタＴｒ１と呼ぶ場合がある）の構造を模式的示す平面図である。図２は、第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１の構造を模式的に示す図であり、図２（ａ）は図１のＡ−Ａ’線に沿う要部縦断面図、図２（ｂ）は図１のＢ−Ｂ’線に沿う要部縦断面図、図２（ｃ）は図２（ａ）のＣ−Ｃ’線に沿う要部横断面図である。なお、図１においては、半導体基板１０、素子領域１１、不純物拡散層であるソース・ドレイン領域１６およびゲート電極１５に注目して示しており、その他の部材の図示を省略している。
トランジスタＴｒ１は、半導体基板１０の表層に形成されたＳＴＩ(Shallow Trench Isolation)構造の素子分離領域１２により仕切られた素子領域１１に形成され、ゲート絶縁膜１４とゲート電極１５とソース・ドレイン領域１６とを有する。
半導体基板１０は、例えばＰ型不純物を含有するｐ型シリコン基板である。この場合のソース・ドレイン領域１６は、ｎ型不純物を含有するｎ型不純物拡散層である。なお、半導体基板１０の構成に特に制限はなく、通常半導体用途に用いられるものを使用することができる。素子分離領域１２は、シリコン酸化（ＳｉＯ２）膜により形成されている。なお、図２（ｂ）では素子分離領域１２の高さが、チャネルＣＨを構成する素子領域の半導体基板１０の上面（ゲート絶縁膜１４の下面）よりも高くされているが素子分離領域１２の高さはこれに限定されず、上記の半導体基板１０の上面と比べてどの位置とされてもよい。
ゲートトレンチ１３は、図２（ａ）に示すようにゲート幅方向に垂直な面に沿った縦断面において、半導体基板１０の表面から略垂直に掘り込まれた垂直領域と、垂直領域の下方において円弧状に掘り込まれた円弧状領域とが連通したフラスコ形状を有する。円弧状領域は、ゲート幅方向に垂直な面方向において垂直領域よりも一部が幅広とされている。垂直領域の下端位置は、ソース・ドレイン領域１６の下端位置と略等しくされている。
ゲート絶縁膜１４は、ゲートトレンチ１３の内壁に形成されており、ゲートトレンチ１３の垂直領域における厚みがゲートトレンチ１３の円弧状領域における厚みよりも厚く形成されている。ゲート絶縁膜１４の厚みが一様でなく、ゲートトレンチ１３の垂直領域における厚みが厚くされることにより、ソース・ドレイン領域１６とゲート電極１５との間のトンネル電流およびゲート絶縁膜１４の容量を低減することができる。
ゲート電極１５は、ポリシリコン層１５ａと、ポリシリコン層１５ａ上に形成された低抵抗層１５ｂとから構成され、ゲートトレンチ１３の形状に沿ったフラスコ形状とされている。ポリシリコン層１５ａは、ゲートトレンチ１３の内部に一部が埋設されるとともに、一部が半導体基板１０の表面から突出して形成されている。すなわち、ポリシリコン層１５ａは、半導体基板１０の厚み方向においてソース・ドレイン領域１６より深い位置まで形成されている。低抵抗層１５ｂは、金属膜またはシリサイド層により形成される。
ソース・ドレイン領域１６は、素子領域１１においてゲートトレンチ１３に埋設されたゲート電極１５のポリシリコン層１５ａの一部を挟んで半導体基板１０の表層に形成され、一方がソース領域１６ｓ、他方がドレイン領域１６ｄとされる。ソース・ドレイン領域１６の高さ寸法は特に限定されないが、本実施の形態では例えば５ｎｍとされる。
ソース・ドレイン領域１６には、導電性材料からなる拡散層コンタクト１８が接続している。拡散層コンタクト１８は、それぞれ絶縁膜からなる側壁部１７によりゲート電極１５と絶縁され、ソース・ドレイン領域１６とその上層に設けられた配線層（図示せず）とを導通させる。
チャネルＣＨは、素子領域１１の半導体基板１０において、ゲート絶縁膜１４に隣接して２つのソース・ドレイン領域１６の間に形成されている。
上述した第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１では、図２（ｃ）に示されるように、ソース・ドレイン領域１６におけるゲート絶縁膜１４と接触する界面（ゲート絶縁膜１４を介してゲート電極１５のポリシリコン層１５ａと対向する側面）は、ゲート電極１５側に突出した凸形状を有する。すなわち、半導体基板１０の面方向において、ドレイン領域１６ｄにおけるゲート絶縁膜１４と接触する界面には、ゲート幅方向の略中央部がゲート電極１５側に突出した三角形状の凸部１６ｄａが形成される。また、ソース領域１６ｓにおけるゲート絶縁膜１４と接触する界面にはゲート幅方向の略中央部がゲート電極１５側に突出した三角形状の凸部１６ｓａが形成される。
リセスチャネル型トランジスタＴｒ１は、その構造に起因して、トランジスタオフ時、すなわちゲート電圧：０Ｖ、ドレイン電圧：電源電圧の時におけるドレイン領域１６ｄ−ゲート電極１５間のトンネル電流（リーク電流）が平面型トランジスタと比べて多くなる。そして、このトンネル電流（リーク電流）は、ドレイン領域１６ｄからゲート電極１５へ向かう単位面積あたりの実行的な電界の大きさ（電気力線の密度）が大きくなるにしたがって増加する。
そこで、第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１では、ドレイン領域１６ｄにおけるゲート絶縁膜１４と接触する界面の形状が、ゲート電極１５側に突出した凸形状とされている。この凸形状は、該界面における高さ方向の全幅において形成される。ドレイン領域１６ｄがこのような凸形状を有することにより、ドレイン領域１６ｄからゲート電極１５へ向かう電気力線を図２（ｃ）中の矢印に示されるように半導体基板１０の面方向において発散させる。これにより、このリセスチャネル型トランジスタＴｒ１では、トランジスタオフ時、すなわちゲート電圧：０Ｖ、ドレイン電圧：電源電圧の時にドレイン領域１６ｄからゲート電極１５のへ向かう単位面積あたりの実行的な電界の大きさ（電気力線の密度）を小さくすることができ、トランジスタオフ時におけるドレイン領域１６ｄ−ゲート電極１５間のトンネル電流（リーク電流）を低減することができる。
なお、上記の凸形状は、ドレイン領域１６ｄにおけるゲート絶縁膜１４と接触する界面における高さ方向の全幅において形成されることが好ましいが、高さ方向における一部に形成されてもよい。また、上述したドレイン領域１６ｄの形状は、隣接するトランジスタ同士でソース・ドレイン領域１６を共有する構造のトランジスタにも適用可能である。
また、上記の凸形状は、図２（ｃ）に示した三角形状に限定されない。図３は、ドレイン領域１６ｄにおけるゲート絶縁膜１４と接触する界面の形状の他の例を示す断面図であり、図２（ｃ）に対応する図である。図３（ａ）は、ゲート幅方向における中央部近傍がゲート電極１５側に凸とされるとともにゲート幅方向における外縁部が平坦とされた三角形状の例を示している。図３（ｂ）は、図２（ｃ）における三角形状においてゲート幅方向における中央部近傍が平坦面とされた台形状の例を示している。図３（ｃ）は、円弧状のようななだらかな曲線形状の例を示している。
また、図２（ｃ）および図３においては、ソース領域１６ｓにおけるゲート絶縁膜１４と接触する界面もゲート電極１５側に突出した凸形状を有する場合について示しているが、上述した効果を得る観点からは、ソース領域１６ｓについてはゲート絶縁膜１４と接触する界面は導体基板１０の面方向に対して略垂直な平坦面とされていてよい。
次に、上記のように構成された第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１の製造方法について図４〜図１０−２を参照して説明する。図４〜図１０−２は、第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１の製造方法の一例を示す図である。図４、図５、図７〜図９において（ａ）は図２（ａ）に対応する要部縦断面図、（ｂ）は図２（ｂ）に対応する要部縦断面図、（ｃ）は図２（ｃ）に対応する要部横断面図である。図６−１、図６−２、図１０−１、図１０−２は、図２（ａ）に対応する要部縦断面図である。
まず図４（ａ）、（ｂ）、（ｃ）に示すように、ｐ型シリコン基板からなる半導体基板１０上にＳＴＩ法により素子分離領域１２が形成される。これにより、半導体基板１０の面内において略矩形状の複数の素子領域１１が画定される。次に、図５（ａ）、（ｂ）、（ｃ）に示すように、素子領域１１の長手方向に沿う断面においてフラスコ形状を有するゲートトレンチ１３を素子領域１１の所定の位置に形成する。ゲートトレンチ１３は、複数の素子領域１１および素子分離領域１２に跨って延在するように、素子領域１１と交差する方向にライン状に形成される。
ここで、ゲートトレンチ１３の側面は、素子領域１１の長手方向において対向する一対の側面１３ｓが半導体基板１０のシリコン面とされ、他の一対の側面が素子分離領域１２の側面とされる。また、シリコン面からなる一対の側面１３ｓは、（１００）面方位を有する面とされる。なお、シリコン面からなる一対の側面１３ｓのうち、少なくともトランジスタＴｒ１においてドレイン領域１６ｄが形成される側の側面の面方位が（１００）面とされればよい。
ゲートトレンチ１３は、例えば以下のようにして形成される。図６−１および図６−２は、ゲートトレンチ１３の形成方法の一例を示す断面図であり、図２（ａ）に対応する要部縦断面図である。まず、図６−１（ａ）に示すように、半導体基板１０上に、保護膜として例えばＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜１０１が形成される。次に、フォトリソグラフィプロセスおよびＲＩＥ(Reactive Ion Etching)法を用いて、ゲート電極を形成する領域に対応する窒化シリコン膜１０１を選択的に除去することにより、窒化シリコン膜１０１に開口パターンが形成される。そして、この窒化シリコン膜１０１をマスクとして用いて半導体基板１０をＲＩＥ法により異方性エッチングすることにより、図６−１（ｂ）に示すように、素子領域１１に略四角柱状の溝１０２が形成される。
溝１０２の側面は、素子領域１１の長手方向において対向する一対の側面１０２ｓが半導体基板１０のシリコン面とされ、他の一対の側面が素子分離領域１２の側面とされる。ここで、溝１０２の側面を構成する一対の側面１０２ｓは、（１００）面方位を有する面とされ、ここでは素子領域１１の幅方向（短手方向）に沿う面とされる。
次に、図６−１（ｃ）に示すように、溝１０２の内壁を含む半導体基板１０上に例えば酸化シリコン（ＳｉＯ２）膜１０３がＣＶＤ法により堆積される。次に、フォトリソグラフィプロセスおよびＲＩＥ法を用いて、図６−２（ｄ）に示すように溝１０２の側壁に酸化シリコン膜１０３を残してその他の不要な酸化シリコン膜１０３を剥離する側壁加工が行われる。
次に、溝１０２の側壁に残った酸化シリコン膜１０３と窒化シリコン膜１０１とをマスクとして用いて、ウェットエッチングにより溝１０２の底部に対して等方性エッチングが行われる。これにより、図６−２（ｅ）に示すように、素子領域１１の長手方向に沿う縦断面において、溝１０２の底部が円弧状に加工される。その後、溝１０２の側壁に残った酸化シリコン膜１０３と窒化シリコン膜１０１とを剥離することにより、図６−２（ｆ）に示すように、素子領域１１の長手方向に沿う縦断面においてフラスコ形状を有するゲートトレンチ１３が得られる。また、ゲートトレンチ１３は、素子領域１１の長手方向において対向する一対の側面１３ｓが（１００）面方位を有するように形成される。
次に、図７（ａ）、（ｂ）、（ｃ）に示すように、ゲートトレンチ１３の一対の側面１３ｓ上に、ゲートトレンチ１３の内部側に突出する凸部１０ａがエピタキシャル成長によって形成される。（１００）面方位を有するシリコン面からなる一対の側面１３ｓにシリコンをエピタキシャル成長させることにより、凸部１０ａの形状は半導体基板１０の面方向において素子領域１１の短手方向の略中央部がゲートトレンチ１３の内部側に突出した三角形状の凸形状とされる。上記においてはエピタキシャル成長により凸部１０ａが形成される場合について説明したが、凸部１０ａは図５〜図６−２に示したゲートトレンチ１３の形成時にリソグラフィプロセスおよびＲＩＥ法を用いて形成されてもよい。また、凸部１０ａは一対の側面１３ｓにおける高さ方向の全幅において形成される。なお、図３（ａ）、（ｂ）、（ｃ）に示した凸部の形状も、それぞれ条件を調整することで公知の方法により形成できる。
次に、図８（ａ）、（ｂ）、（ｃ）に示すように、ゲートトレンチ１３の内壁に、ゲート絶縁膜１４としてシリコン酸化膜が例えば熱酸化法などにより形成される。次に、ゲートトレンチ１３の内部を充填するようにゲート絶縁膜１４の上に例えばＣＶＤ法によりポリシリコン層１５ａ１が堆積される。そして、図９（ａ）、（ｂ）、（ｃ）に示すように半導体基板１０の表面が露出するまでＣＭＰ法によりポリシリコン層１５ａ１の表面が平坦化される。
次に、図１０−１（ａ）に示すように、半導体基板１０の表面にポリシリコン層１５ａ２が堆積され、さらに低抵抗層となるタングステン膜１５ｂｗが堆積される。次に、図１０−１（ｂ）に示すように、半導体基板１０の表面に保護膜として例えば窒化シリコン膜１０４が堆積される。そして、フォトリソグラフィプロセスおよびＲＩＥ法を用いて、ゲート電極を形成する領域に対応する窒化シリコン膜１０４を選択的に残すように窒化シリコン膜１０４がパターニングされる。
その後、この窒化シリコン膜１０４をマスクとして用いて、ＲＩＥ法によりポリシリコン層１５ａ２およびタングステン膜１５ｂｗが異方性エッチングされる。これにより、図１０−１（ｃ）に示すように、ポリシリコン層１５ａと低抵抗層１５ｂとから構成されるゲート電極１５が得られる。
次に、半導体基板１０の表面に絶縁膜として酸化シリコン（ＳｉＯ２）膜がＣＶＤ法により堆積される。そして、窒化シリコン膜１０４をマスクとして用いて、ＲＩＥ法による酸化シリコン（ＳｉＯ２）膜の異方性エッチングが行われる。これにより、図１０−２（ｄ）に示すように、ゲート電極１５の側面に酸化シリコン（ＳｉＯ２）膜からなる側壁部１７が形成される。
次に、図１０−２（ｅ）に示すように、窒化シリコン膜１０４および側壁部１７をマスクとして用いて、イオン注入法によりソース・ドレイン領域１６（ソース領域１６ｓ、ドレイン領域１６ｄ）が形成される。次に、半導体基板１０上に層間絶縁膜（図示せず）が形成され、ソース・ドレイン領域１６（ソース領域１６ｓ、ドレイン領域１６ｄ）に対応する位置にコンタクトホール（図示せず）が形成される。そして、該コンタクトホールに導電材料を埋め込むことにより、図１０−２（ｆ）に示すように拡散層コンタクト１８が形成される。以上の工程を実施することにより、リセスチャネル型トランジスタＴｒ１が形成される。
上述したように、第１の実施の形態によれば、ドレイン領域１６ｄにおけるゲート絶縁膜１４と接触する界面の形状が、半導体基板１０の面方向においてゲート電極１５側に突出した凸形状とされる。これにより、ゲート電極１５の配置面積を広げることなくドレイン領域１６ｄからゲート電極１５へ向かう電気力線を半導体基板１０の面方向において発散させることができる。この結果、第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１では、トランジスタオフ時にドレイン領域１６ｄからゲート電極１５へ向かう単位面積あたりの実行的な電界の大きさ（電気力線の密度）を小さくすることができ、トランジスタオフ時におけるドレイン領域１６ｄ−ゲート電極１５間のトンネル電流（リーク電流）を低減することができる。
したがって、第１の実施の形態によれば、短チャネル効果を抑制できるとともにトランジスタオフ時におけるドレイン領域１６ｄ−ゲート電極１５間のトンネル電流（リーク電流）を抑制可能なリセスチャネル型トランジスタが得られる。
（第２の実施の形態）
図１１は、第２の実施の形態にかかるリセスチャネル型トランジスタＴｒ２（以下、トランジスタＴｒ２と呼ぶ場合がある）の構造を模式的に示す図であり、図１１（ａ）は図２（ａ）に対応する要部縦断面図、図１１（ｂ）は図２（ｂ）に対応する要部縦断面図、図１１（ｃ）は図２（ｃ）に対応する要部横断面図である。第２の実施の形態にかかるリセスチャネル型トランジスタＴｒ２は、ゲートトレンチ１３の円弧状領域に形成されたゲート絶縁膜１４と接触する半導体基板１０の形状以外は、第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１と同じ構造を有する。以下では、第１の実施の形態にかかるリセスチャネル型トランジスタＴｒ１と異なる点について説明する。なお、第２の実施の形態において示す図面では、第１の実施の形態の場合と同じ部材については同じ符号を付すことで説明を省略する。
リセスチャネル型トランジスタは、チャネルを構成する半導体領域とゲート絶縁膜とが接する界面が曲率を持つ。この曲率の影響で、トランジスタオン時にゲート電極からチャネルへ向かう電気力線が発散する。このため、チャネルの単位面積あたりの実行的な電界の大きさ（電気力線の密度）が小さくなり、チャネルに流れるキャリア量のゲート電極による制御力が平面型トランジスタに比べて劣化する。この結果、リセスチャネル型トランジスタでは、トランジスタのオン／オフ比が劣化する。オン／オフ比とは、トランジスタがオンの場合のソース−ドレイン電流の、トランジスタがオフの場合のソース−ドレイン電流に対する比を指す。
そこで、第２の実施の形態にかかるトランジスタＴｒ２では、チャネルＣＨが構成される半導体領域であって、ソース・ドレイン領域１６（ソース領域１６ｓ、ドレイン領域１６ｄ）よりも深い位置においてゲートトレンチ１３の円弧状領域に形成されたゲート絶縁膜１４と接触する半導体基板１０の界面が、図１１（ｂ）に示すように半導体基板１０の面方向において、ゲート電極１５側に突出した凸形状とされている。すなわち、このトランジスタＴｒ２では、ゲート幅方向に沿った縦断面において、チャネルＣＨが構成される半導体領域であってゲートトレンチ１３の底部に形成されたゲート絶縁膜１４と接触する半導体基板１０の界面には、ゲート幅方向の略中央部がゲート電極１５側に突出した三角形状の凸部１０ｂが形成される。
これにより、図１１（ｂ）中の矢印に示されるようにトランジスタオン時にゲート電極１５からチャネルＣＨに向かう電気力線をチャネル幅における内側の領域に集めることができ、ゲート電極１５からチャネルＣＨに向かう単位面積あたりの実行的な電界の大きさ（電気力線の密度）を大きくすることができる。この結果、このトランジスタＴｒでは、チャネルＣＨに流れるキャリア量を増加させてチャネルポテンシャルの制御力を向上させることができ、トランジスタのオン／オフ比を向上させることができる。すなわち、ゲート幅方向においてチャネルをゲート電界が囲むことで、ゲート電極の制御力が向上する。この凸形状は、上述したゲート絶縁膜１４と接触する半導体基板１０の界面において、ゲートトレンチ１３の円弧状領域に沿ってチャネル長方向の全周にわたって形成されている。
また、上述した凸形状は、図１１（ｂ）に示した三角形状に限定されない。図１２は、チャネルＣＨが構成される半導体領域であってゲートトレンチ１３の円弧状領域に形成されたゲート絶縁膜１４と接触する半導体基板１０の界面の形状の他の例を示す断面図であり、図１１（ｂ）に対応する図である。図１２（ａ）は、ゲート幅方向における中央部近傍がゲート電極１５側に凸とされるとともにゲート幅方向における外縁部が平坦とされた三角形状の例を示している。図１２（ｂ）は、図１１（ｂ）における三角形状においてゲート幅方向における中央部近傍が平坦面とされた略台形状の例を示している。図１２（ｃ）は、円弧状のようななだらかな曲線形状の例を示している。
次に、上記のように構成された第２の実施の形態にかかるリセスチャネル型トランジスタＴｒ２の製造方法について図１３〜図１６を参照して説明する。図１３〜図１６は、第２の実施の形態にかかるリセスチャネル型トランジスタＴｒ２の製造方法の一例を示す図である。図１３〜図１６において（ａ）は図１１（ａ）に対応する要部縦断面図、（ｂ）は図１１（ｂ）に対応する要部縦断面図、（ｃ）は図１１（ｃ）に対応する要部横断面図である。
まず、図４〜図６−２を参照して説明した工程を実施して、図１３（ａ）、（ｂ）、（ｃ）に示すように、素子領域１１の長手方向に沿う断面においてフラスコ形状を有するゲートトレンチ１３を素子領域１１の所定の位置に形成する。なお、第２の実施の形態では、半導体基板１０として、（１００）面方位を基板表面に有するｐ型シリコン基板が用いられる。ゲートトレンチ１３は、素子領域１１の長手方向において対向する一対の側面１３ｓが（１００）面方位を有するように形成される。
次に、図１４（ａ）、（ｂ）、（ｃ）に示すように、ゲートトレンチ１３の側面の一部を構成する素子領域１１の一対の側面１３ｓ上に、第一の実施の形態の場合と同様にゲートトレンチ１３の内部側に突出する凸部１０ａがエピタキシャル成長によって形成される。ゲートトレンチ１３のうち円弧状に掘り込まれた円弧状領域の内壁１０ｃ上にゲートトレンチ１３の内部側に突出する凸部１０ｂがエピタキシャル成長によって形成される。一対の側面１３ｓが（１００）面方位を有するシリコン面とされていることで、凸部１０ａの形状は半導体基板１０の面方向において素子領域１１の短手方向の略中央部がゲートトレンチ１３の内部側に突出した三角形状の凸形状とされる。また、半導体基板１０として（１００）面方位を基板表面に有するｐ型シリコン基板を用いていることで、凸部１０ｂの形状は素子領域１１の短手方向に沿う断面（図１４（ｂ））において略中央部がゲートトレンチ１３の内部側に突出した三角形状の凸形状となる。なお、図１２（ａ）、（ｂ）、（ｃ）に示した凸部の形状も、それぞれ公知の方法において条件を調整することで形成できる。
次に、図１５（ａ）、（ｂ）、（ｃ）に示すように、ゲートトレンチ１３の内壁に、ゲート絶縁膜１４としてシリコン酸化膜が例えば熱酸化法などにより形成される。次に、図１６（ａ）、（ｂ）、（ｃ）に示すように、ゲートトレンチ１３の内部を充填するようにゲート絶縁膜１４の上に例えばＣＶＤ法によりポリシリコン層１５ａ１が堆積される。そして、半導体基板１０の表面が露出するまでポリシリコン層１５ａ１の表面がＣＭＰ法により平坦化される。
これ以降は、図１０−１（ａ）〜図１０−２（ｆ）を参照して説明した工程を実施することにより、リセスチャネル型トランジスタＴｒ２が形成される。
上述したように、第２の実施の形態によれば、ゲート幅方向に沿った縦断面において、チャネルＣＨが構成される半導体領域であってゲート絶縁膜１４を介してゲート電極１５の底部と対向する半導体基板１０の界面がゲート電極１５側に突出した凸形状とされる。これにより、トランジスタオン時にゲート電極１５からチャネルＣＨに向かう電気力線をチャネル幅における内側のチャネル領域に集めることができ、ゲート電極１５からチャネルＣＨに向かう単位面積あたりの実行的な電界の大きさ（電気力線の密度）を大きくすることができる。この結果、このリセスチャネル型トランジスタでは、チャネルに流れるキャリア量のゲート電極による制御力を向上させることができ、トランジスタのオン／オフ比を向上させることができる。
また、第２の実施の形態によれば、第１の実施の形態と同様にドレイン領域１６ｄにおけるゲート絶縁膜１４と接触する界面の形状が、半導体基板１０の面方向においてゲート電極１５側に突出した凸形状とされる。これにより、第２の実施の形態にかかるリセスチャネル型トランジスタＴｒ２では、第１の実施の形態と同様にトランジスタオフ時におけるドレイン領域１６ｄ−ゲート電極１５間のトンネル電流（リーク電流）を低減することができる。
したがって、第２の実施の形態によれば、短チャネル効果の抑制、トランジスタオフ時におけるドレイン領域１６ｄ−ゲート電極１５間のトンネル電流（リーク電流）の低減、およびトランジスタのオン／オフ比の向上が可能なリセスチャネル型トランジスタが得られる。
なお、本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体基板、１０ａ 凸部、１０ｂ 凸部、１０ｃ ゲートトレンチの底面、１１ 素子領域、１２ 素子分離領域、１３ ゲートトレンチ、１３ｓ 側面、１４ ゲート絶縁膜、１５ ゲート電極、１５ａ ポリシリコン層、１５ａ１ ポリシリコン層、１５ａ２ ポリシリコン層、１５ｂ 低抵抗層、１５ｂｗ タングステン膜、１６ ソース・ドレイン領域、１６ｄ ドレイン領域、１６ｄａ 凸部、１６ｓ ソース領域、１６ｓａ 凸部、１７ 側壁部、１８ 拡散層コンタクト、１０１ シリコン窒化膜、１０２ 溝、１０２ｓ 側面、１０３ 酸化シリコン（ＳｉＯ２）膜、１０４ 窒化シリコン膜、ＣＨ チャネル、Ｔｒ１ リセスチャネル型トランジスタ、Ｔｒ２ リセスチャネル型トランジスタ。

Claims (6)

  1. 半導体基板において素子分離領域によって仕切られた素子領域と、
    前記素子領域を横切る所定の方向に沿って前記素子領域の表層に設けられたゲートトレンチにより分離されて前記素子領域の表層に形成されたソース領域およびドレイン領域と、
    少なくとも一部が前記ゲートトレンチ内にゲート絶縁膜を介して埋め込まれて前記ソース領域およびドレイン領域よりも深い位置まで形成されたゲート電極と、
    を備え、
    前記ゲートトレンチは、前記所定の方向において前記ソース領域および前記ドレイン領域間よりも幅広な領域を前記ソース領域および前記ドレイン領域よりも深い位置に有し、
    前記ゲート絶縁膜は、前記ドレイン領域の界面に接触する領域の厚みが、前記幅広な領域の内壁に接触する領域の厚みよりも厚く、
    前記ドレイン領域における前記ゲート絶縁膜と接触する界面が、前記ゲート電極側に突出した凸部を前記半導体基板の厚み方向の全幅にわたって有し、
    前記素子領域において前記ソース領域および前記ドレイン領域よりも深い位置の前記ゲート絶縁膜と接触する前記半導体基板の界面が、前記ゲート電極側に突出する凸部を有すること、
    を特徴とする半導体装置。
  2. 半導体基板において素子分離領域によって仕切られた素子領域と、
    前記素子領域を横切る所定の方向に沿って前記素子領域の表層に設けられたゲートトレンチにより分離されて前記素子領域の表層に形成されたソース領域およびドレイン領域と、
    少なくとも一部が前記ゲートトレンチ内にゲート絶縁膜を介して埋め込まれて前記ソース領域およびドレイン領域よりも深い位置まで形成されたゲート電極と、
    を備え、
    前記ドレイン領域における前記ゲート絶縁膜と接触する界面は、ゲート幅方向の略中央部が前記ゲート電極側に突出した凸部を有すること、
    を特徴とする半導体装置。
  3. 前記凸部は、前記ドレイン領域の界面において、前記半導体基板の厚み方向の全幅にわたって設けられること、
    を特徴とする請求項２に記載の半導体装置。
  4. 前記ゲートトレンチは、前記所定の方向において前記ソース領域および前記ドレイン領域間よりも幅広な領域を前記ソース領域および前記ドレイン領域よりも深い位置に有し、
    前記ゲート絶縁膜は、前記ドレイン領域の界面に接触する領域の厚みが、前記幅広な領域の内壁に接触する領域の厚みよりも厚いこと、
    を特徴とする請求項２または３に記載の半導体装置。
  5. 前記凸部は、前記半導体基板の面方向において前記ゲート電極側に突出した三角形状、台形状および円弧状のうちのいずれか１つの形状を有すること、
    を特徴とする請求項２〜４のいずれか１つに記載の半導体装置。
  6. 前記素子領域において前記ソース領域および前記ドレイン領域よりも深い位置の前記ゲート絶縁膜と接触する前記半導体基板の界面が、前記ゲート電極側に突出する凸部を有すること、
    を特徴とする請求項２〜５のいずれか１つに記載の半導体装置。
JP2011205452A 2011-09-21 2011-09-21 半導体装置 Expired - Fee Related JP5547152B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011205452A JP5547152B2 (ja) 2011-09-21 2011-09-21 半導体装置
US13/601,400 US8680612B2 (en) 2011-09-21 2012-08-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011205452A JP5547152B2 (ja) 2011-09-21 2011-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2013069734A JP2013069734A (ja) 2013-04-18
JP5547152B2 true JP5547152B2 (ja) 2014-07-09

Family

ID=47879851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011205452A Expired - Fee Related JP5547152B2 (ja) 2011-09-21 2011-09-21 半導体装置

Country Status (2)

Country Link
US (1) US8680612B2 (ja)
JP (1) JP5547152B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865549B2 (en) * 2012-12-07 2014-10-21 Texas Instruments Incorporated Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US11695051B2 (en) * 2019-03-29 2023-07-04 Intel Corporation Gate stacks for FinFET transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054431A (ja) * 2004-06-29 2006-02-23 Infineon Technologies Ag トランジスタ、メモリセルアレイ、および、トランジスタ製造方法
US7189617B2 (en) 2005-04-14 2007-03-13 Infineon Technologies Ag Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor
DE102005037566B4 (de) 2005-08-09 2008-04-24 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
KR100720238B1 (ko) * 2006-01-23 2007-05-23 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7902597B2 (en) * 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
KR100835278B1 (ko) * 2006-06-28 2008-06-05 삼성전자주식회사 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법
US20080012067A1 (en) 2006-07-14 2008-01-17 Dongping Wu Transistor and memory cell array and methods of making the same
JP4446202B2 (ja) 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
US7795096B2 (en) * 2006-12-29 2010-09-14 Qimonda Ag Method of forming an integrated circuit with two types of transistors
KR100843879B1 (ko) * 2007-03-15 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101374335B1 (ko) * 2007-09-10 2014-03-17 삼성전자주식회사 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
JP2010003916A (ja) 2008-06-20 2010-01-07 Elpida Memory Inc 半導体装置及びその製造方法
US9190495B2 (en) * 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor

Also Published As

Publication number Publication date
JP2013069734A (ja) 2013-04-18
US20130069148A1 (en) 2013-03-21
US8680612B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
US11923456B2 (en) Semiconductor devices
CN106098775B (zh) 半导体器件
KR100532353B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
TWI681563B (zh) 半導體裝置
US7935600B2 (en) Method of manufacturing multi-channel transistor device and multi-channel transistor device manufactured using the method
JP5713837B2 (ja) 半導体装置の製造方法
KR101718191B1 (ko) 핀형 전계효과 트랜지스터 구조체와 그 형성방법
KR100835278B1 (ko) 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
JP2018129378A (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
KR100855834B1 (ko) 반도체 소자 및 그 제조 방법
US20130292776A1 (en) Semiconductor device employing fin-type gate and method for manufacturing the same
TWI329345B (en) Method for fabricating a semiconductor device with a finfet
WO2016150335A1 (zh) 隧穿场效应晶体管及其制作方法
JP2006013303A (ja) 半導体装置及びその製造方法
CN107689347A (zh) 制造半导体器件的方法
US10109634B2 (en) Semiconductor device having air gap and method for manufacturing the same, memory cell having the same and electronic device having the same
JP2007305827A (ja) 半導体装置及びその製造方法
JP5547152B2 (ja) 半導体装置
KR100899646B1 (ko) 반도체 소자 및 이를 형성하는 방법
US20240006485A1 (en) Semiconductor devices having different impurity regions in active pattern
JP2008171863A (ja) トレンチゲートの形成方法
KR100944356B1 (ko) 반도체 소자 및 그 제조 방법
JP2012230993A (ja) 半導体基板、半導体装置及びその製造方法
KR20060130322A (ko) 수직 채널을 갖는 전계 효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140514

R151 Written notification of patent or utility model registration

Ref document number: 5547152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees