[go: up one dir, main page]

JP5525917B2 - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP5525917B2
JP5525917B2 JP2010121375A JP2010121375A JP5525917B2 JP 5525917 B2 JP5525917 B2 JP 5525917B2 JP 2010121375 A JP2010121375 A JP 2010121375A JP 2010121375 A JP2010121375 A JP 2010121375A JP 5525917 B2 JP5525917 B2 JP 5525917B2
Authority
JP
Japan
Prior art keywords
schottky barrier
mosfet
connection metal
diode
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010121375A
Other languages
English (en)
Other versions
JP2011250589A (ja
Inventor
啓樹 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010121375A priority Critical patent/JP5525917B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN201180026251.1A priority patent/CN102934348B/zh
Priority to PCT/JP2011/062233 priority patent/WO2011149059A1/ja
Priority to DE202011111042.0U priority patent/DE202011111042U1/de
Priority to EP18212295.2A priority patent/EP3528380B1/en
Priority to DE202011111078.1U priority patent/DE202011111078U1/de
Priority to EP20213932.5A priority patent/EP3813247B1/en
Priority to EP11786756.4A priority patent/EP2579443B1/en
Priority to US13/700,129 priority patent/US9245956B2/en
Publication of JP2011250589A publication Critical patent/JP2011250589A/ja
Application granted granted Critical
Publication of JP5525917B2 publication Critical patent/JP5525917B2/ja
Priority to US15/001,195 priority patent/US9461021B2/en
Priority to US15/278,555 priority patent/US9679877B2/en
Priority to US15/609,407 priority patent/US9917074B2/en
Priority to US15/908,086 priority patent/US10074634B2/en
Priority to US16/054,246 priority patent/US10559552B2/en
Priority to US16/737,613 priority patent/US10896896B2/en
Priority to US17/125,795 priority patent/US11502063B2/en
Priority to US17/959,852 priority patent/US11894349B2/en
Priority to US18/544,771 priority patent/US20240120322A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

この発明は、インバータ回路、コンバータ回路等の電子回路に関する。
ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）は、インバータ回路、コンバータ回路等の電子回路のスイッチング素子として用いられている。ＭＯＳＦＥＴには、バイポーラデバイスであるＰＮ接合ダイオード（ボディダイオード）が寄生している。ＭＯＳＦＥＴが使用されている電子回路において、ＭＯＳＦＥＴに寄生しているＰＮ接合ダイオード（ボディダイオード）に電流が流れると、デバイス特性が劣化するおそれがある。具体的には、ＰＮ接合ダイオードに電流が流れると、ＭＯＳＦＥＴに結晶欠陥部が存在している場合には、結晶欠陥部で電子と正孔とが再結合し、結晶欠陥部が拡大するおそれがある。
特に、ＳｉＣを主とする半導体材料で作成されたＳｉＣＭＯＳＦＥＴでは、ＰＮ接合ダイオードに電流が流れると、順方向劣化が生じる。より具体的には、ＳｉＣ半導体結晶には、基底面転位（ＢＰＤ：Basal Plane Dislocation）と呼ばれる結晶欠陥が存在していることが知られている。ＢＰＤにおける結晶構造は、その他の部分の結晶構造と異なり、その結晶のバンドギャップは、ＳｉＣ半導体本来のバンドギャップよりも小さい。したがって、ＢＰＤは、電子および正孔の再結合中心となりやすい。そのため、ＰＮ接合部に順方向電流が流れると、ＢＰＤが拡大して、面欠陥（スタッキングフォルト）となる。これにより、ＳｉＣＭＯＳＦＥＴのオン抵抗が増大する。
そこで、ＰＮ接合ダイオードに電流が流れるのを防止するために、動作電圧がＰＮ接合ダイオードより低いショットキーバリアダイオードを、ＰＮ接合ダイオードに並列接続する回路構成が提案されている。
特開2006-310790号公報
しかし、ショットキーバリアダイオードを並列接続した回路構成を採用した場合にも、ＰＮ接合ダイオードに電流が流れる現象が生じていた。本願の発明者は、この現象が、ショットキーバリアダイオードを通る電流経路の寄生インダクタンスに起因して発生することを発見した。つまり、ショットキーバリアダイオードに電流が流れ始めると、ショットキーバリアダイオードを通る電流経路の寄生インダクタンスにより逆起電力が発生する。この逆起電力が、ショットキーバリアダイオードに並列接続されているＰＮ接合ダイオードの順方向立ち上がり電圧に達すると、このＰＮ接合ダイオードに電流が流れる。
この発明の目的は、バイポーラデバイスに電流が流れるのを抑制できる電子回路を提供することである。
この発明の第１の電子回路は、ＰＮ接合ダイオードを含むバイポーラデバイスと、前記バイポーラデバイスに並列に接続され、ショットキーバリアダイオードを含むユニポーラデバイスと、前記バイポーラデバイスおよびユニポーラデバイスに接続された出力線と、前記ＰＮ接合ダイオードのカソードを前記ショットキーバリアダイオードのカソードに接続し、インダクタンスが寄生している接続金属部材とを含んでいる。前記ショットキーバリアダイオードのカソードが前記出力線に接続されており、前記ユニポーラデバイスと前記出力線との間のインダクタンスが、前記バイポーラデバイスと前記出力線との間のインダクタンスよりも小さい。
ショットキーバリアダイオード（ユニポーラデバイス）に電流が流れると、ショットキーバリアダイオードと出力線との間のインダクタンスによって、逆起電力が発生する。しかし、ＰＮ接合ダイオード（バイポーラデバイス）のカソードは接続金属部材によってショットキーバリアダイオードのカソードに接続されているため、ＰＮ接合ダイオードにはショットキーバリアダイオードの順方向立ち上がり電圧に相当する電圧しかかからない。ショットキーバリアダイオードの順方向立ち上がり電圧はＰＮ接合ダイオードの順方向立ち上がり電圧より低いから、ＰＮ接合ダイオードに電流は流れない。このため、ＰＮ接合ダイオード（バイポーラデバイス）に結晶欠陥部が存在していたとしても、結晶欠陥部が拡大するのを抑制できる。
この発明の一実施形態では、前記バイポーラデバイスが、ＳｉＣを主とする半導体材料で作成されたＳｉＣ半導体デバイスである（請求項２）。ＳｉＣ半導体デバイスには、基底面転位（ＢＰＤ：Basal Plane Dislocation）と呼ばれる結晶欠陥が存在しているため、ＰＮ接合部に順方向電流が流れると、ＢＰＤが拡大して、面欠陥となる。この構成では、ユニポーラデバイスに電流が流れた場合に、バイポーラデバイスであるＳｉＣ半導体デバイス（ＰＮ接合部）に電流が流れるのを抑制できる。これにより、ＳｉＣ半導体デバイスに存在しているＢＰＤが拡大するのを抑制できる。
この発明の一実施形態では、前記ユニポーラデバイスと前記出力線との間のインダクタンスにより生じる逆起電力が２．０Ｖ以上である（請求項３）。バイポーラデバイスの動作電圧（たとえばＰＮ接合ダイオードの順方向立ち上がり電圧）は、２．０Ｖ程度であると考えられる。したがって、ユニポーラデバイスと出力線との間のインダクタンスにより生じる逆起電力が２．０Ｖ未満では、バイポーラデバイスにそもそも電流は流れない。したがって、ユニポーラデバイスと出力線との間のインダクタンスにより生じる起電力が２．０Ｖ以上の場合に、この発明による実質的な効果が得られる。
この発明の一実施形態では、前記ＰＮ接合ダイオードがスイッチングデバイスに逆並列接続されている（請求項４）。
この発明の一実施形態では、前記スイッチングデバイスがＭＯＳＦＥＴであり、前記ＰＮ接合ダイオードが前記ＭＯＳＦＥＴに内蔵されている（請求項５）。この構成では、ＭＯＳＦＥＴに内蔵されているＰＮ接合ダイオードに電流が流れるのを抑制できるので、ＭＯＳＦＥＴの順方向劣化を抑制することができる。
この発明の一実施形態では、前記接続金属部材は、ワイヤを含む(請求項６）。接続金属部材の他の例として、リボンおよびフレームを挙げることができる。ワイヤとは、線状接続部材であり、リボンとは帯状接続部材である。これらは、一般に、いずれも可撓性を有する金属部材である。フレームは、可撓性の少ない板状金属部材である。
この発明の第２の電子回路は、ＰＮ接合ダイオードを含むバイポーラデバイスと、前記バイポーラデバイスに並列に接続され、ショットキーバリアダイオードを含むユニポーラデバイスと、前記バイポーラデバイスおよびユニポーラデバイスに接続された出力線とを含む。前記ＰＮ接合ダイオードがＭＯＳＦＥＴに内蔵されており、前記ＰＮ接合ダイオードのアノードが前記ＭＯＳＦＥＴのソースに接続され、前記ＰＮ接合ダイオードのカソードが前記ＭＯＳＦＥＴのドレインに接続されている。前記ＭＯＳＦＥＴのドレインを前記ショットキーバリアダイオードのカソードに接続し、インダクタンスが寄生している接続金属部材をさらに含み、前記ショットキーバリアダイオードのカソードが前記出力線に接続されており、前記ユニポーラデバイスと前記出力線との間のインダクタンスが、前記バイポーラデバイスと前記出力線との間のインダクタンスよりも小さい。
ショットキーバリアダイオードに電流が流れると、ショットキーバリアダイオードと出力線との間のインダクタンスによって、逆起電力が発生する。しかし、ＭＯＳＦＥＴのドレインは接続金属部材によってショットキーバリアダイオードのカソードに接続されているため、ＭＯＳＦＥＴに内蔵されているＰＮ接合ダイオードにはショットキーバリアダイオードの順方向立ち上がり電圧に相当する電圧しかかからない。ショットキーバリアダイオードの順方向立ち上がり電圧は、ＰＮ接合ダイオードの順方向立ち上がり電圧より低いから、ＰＮ接合ダイオードに電流は流れない。これにより、ＭＯＳＦＥＴの順方向劣化を抑制できる。
この発明の一実施形態では、前記バイポーラデバイスが、ＳｉＣを主とする半導体材料で作成されたＳｉＣ半導体デバイスである（請求項８）。
この発明の一実施形態では、前記ユニポーラデバイスと前記出力線との間のインダクタンスにより生じる逆起電力が２．０Ｖ以上である（請求項９）。
この発明の一実施形態では、前記接続金属部材は、ワイヤを含む(請求項１０）。接続金属部材の他の例として、リボンおよびフレームを挙げることができる。ワイヤとは、線状接続部材であり、リボンとは帯状接続部材である。これらは、一般に、いずれも可撓性を有する金属部材である。フレームは、可撓性の少ない板状金属部材である。
図１は、本発明の第１の実施形態に係るインバータ回路を示す電気回路図である。 図２は、図１のモジュールの内部構造を示す図解的な平面図である。 図３は、図２のパッケージの内部構造を示す図解的な側面図である。 図４は、本発明の第２の実施形態に係るインバータ回路を示す電気回路図である。 図５は、本発明の第３の実施形態に係るインバータ回路を示す電気回路図である。 図６は、本発明の第４の実施形態に係るインバータ回路を示す電気回路図である。 図７は、本発明の第５の実施形態に係るコンバータ回路を示す電気回路図である。 図８は、本発明の第６の実施形態に係るコンバータ回路を示す電気回路図である。
以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係るインバータ回路１を示す電気回路図である。
インバータ回路１は、第１のモジュール２と、第２のモジュール３とを含む。第１のモジュール２は、第１電源端子４１と、第２電源端子４３と、２つのゲート端子４４，４５，と、出力端子４２とを備えている。第２のモジュール３は、第１電源端子４６と、第２電源端子４８と、２つのゲート端子４９，５０と、出力端子４７とを備えている。各モジュール２，３の第１電源端子４１，４６は、第１出力線１７を介して電源１５（直流電源）の正極端子に接続されている。各モジュール２，３の出力端子４２，４７の間には、第２出力線１８を介して誘導性の負荷１６が接続されている。各モジュール２，３の第２電源端子４３，４８は、第３出力線１９を介して電源１５の負極端子に接続されている。各モジュール２，３のゲート端子４４，４５，４９，５０には、図示しない制御ユニットが接続される。
第１のモジュール２は、ハイサイドの第１のＭＯＳＦＥＴ１１と、それに直列に接続されたローサイドの第２のＭＯＳＦＥＴ１２とを含む。ＭＯＳＦＥＴ１１，１２は、第１のＰＮ接合ダイオード（ボディダイオード）１１ａおよび第２のＰＮ接合ダイオード１２ａをそれぞれ内蔵している。これらのＰＮ接合ダイオード１１ａ，１２ａは、バイポーラデバイスである。各ＰＮ接合ダイオード１１ａ，１２ａのアノードは対応するＭＯＳＦＥＴ１１，１２のソースに電気的に接続され、そのカソードは対応するＭＯＳＦＥＴ１１，１２のドレインに電気的に接続されている。
ＭＯＳＦＥＴ１１，１２には、ユニポーラデバイスである第１のショットキーバリアダイオード２１および第２のショットキーバリアダイオード２２がそれぞれ並列に接続されている。つまり、バイポーラデバイスであるＰＮ接合ダイオード１１ａ，１２ａに、ユニポーラデバイスであるショットキーバリアダイオード２１，２２が並列に接続されている。
第１のＭＯＳＦＥＴ１１のドレインは、第１のモジュール２の第１電源端子４１に接続されている。第１のショットキーバリアダイオード２１のカソードは、第１のＭＯＳＦＥＴ１１のドレイン（第１のＰＮ接合ダイオード１１ａのカソード）に接続されている。第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）は、接続金属部材３１を介して、第１のショットキーバリアダイオード２１のアノードに接続されている。第１のショットキーバリアダイオード２１のアノードは、別の接続金属部材３２を介して、第１のモジュール２の出力端子４２に接続されている。つまり、第１のショットキーバリアダイオード２１のアノードは、接続金属部材３２を介して、第２出力線１８に接続されている。接続金属部材３１，３２には、インダクタンスＬ１，Ｌ２がそれぞれ寄生している。したがって、第１のＰＮ接合ダイオード１１ａと第２出力線１８との間のインダクタンス（Ｌ１＋Ｌ２）は、第１のショットキーバリアダイオード２１と第２出力線１８との間のインダクタンスＬ２よりも大きい。
第２のＭＯＳＦＥＴ１２のドレインは、第１のモジュール３の出力端子４２に接続されている。第２のショットキーバリアダイオード２２のカソードは、第２のＭＯＳＦＥＴ１２のドレイン（第２のＰＮ接合ダイオード１２ａのカソード）に接続されている。第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）は、接続金属部材３３を介して、第２のショットキーバリアダイオード２２のアノードに接続されている。第２のショットキーバリアダイオード２２のアノードは、接続金属部材３４を介して、第１のモジュール２の第２電源端子４３に接続されている。つまり、第２のショットキーバリアダイオード２２のアノードは、接続金属部材３４を介して、第３出力線１９に接続されている。接続金属部材３３，３４には、インダクタンスＬ３，Ｌ４がそれぞれ寄生している。したがって、第２のＰＮ接合ダイオード１２ａと第３出力線１９との間のインダクタンス（Ｌ３＋Ｌ４）は、第２のショットキーバリアダイオード２２と第３出力線１９との間のインダクタンスＬ４よりも大きい。
第２のモジュール３は、ハイサイドの第３のＭＯＳＦＥＴ１３と、それに直列に接続されたローサイドの第４のＭＯＳＦＥＴ１４とを含む。ＭＯＳＦＥＴ１３，１４は、第３および第４のＰＮ接合ダイオード（ボディダイオード）１３ａ，１４ａをそれぞれ内蔵している。これらのＰＮ接合ダイオード１３ａ，１４ａは、バイポーラデバイスである。各ＰＮ接合ダイオード１３ａ，１４ａのアノードは対応するＭＯＳＦＥＴ１３，１４のソースに電気的に接続され、そのカソードは対応するＭＯＳＦＥＴ１３，１４のドレインに電気的に接続されている。
ＭＯＳＦＥＴ１３，１４には、第３および第４のショットキーバリアダイオード２３，２４がそれぞれ並列に接続されている。つまり、バイポーラデバイスであるＰＮ接合ダイオード１３ａ，１４ａに、ユニポーラデバイスであるショットキーバリアダイオード２３，２４が並列に接続されている。
第３のＭＯＳＦＥＴ１３のドレインは、第２のモジュール３の第１電源端子４６に接続されている。第３のショットキーバリアダイオード２３のカソードは、第３のＭＯＳＦＥＴ１３のドレイン（第３のＰＮ接合ダイオード１３ａのカソード）に接続されている。第３のＭＯＳＦＥＴ１３のソース（第３のＰＮ接合ダイオード１３ａのアノード）は、接続金属部材３５を介して、第３のショットキーバリアダイオード２３のアノードに接続されている。第３のショットキーバリアダイオード２３のアノードは、別の接続金属部材３６を介して、第２のモジュール３の出力端子４７に接続されている。つまり、第３のショットキーバリアダイオード２３のアノードは、接続金属部材３６を介して、第２出力線１８に接続されている。接続金属部材３５，３６には、インダクタンスＬ５，Ｌ６がそれぞれ寄生している。したがって、第３のＰＮ接合ダイオード１３ａと第２出力線１８との間のインダクタンス（Ｌ５＋Ｌ６）は、第３のショットキーバリアダイオード２３と第２出力線１８との間のインダクタンスＬ６よりも大きい。
第４のＭＯＳＦＥＴ１４のドレインは、第２のモジュール３の出力端子４７に接続されている。第４のショットキーバリアダイオード２４のカソードは、第４のＭＯＳＦＥＴ１４のドレイン（第４のＰＮ接合ダイオード１４ａのカソード）に接続されている。第４のＭＯＳＦＥＴ１４のソース（第４のＰＮ接合ダイオード１４ａのアノード）は、接続金属部材３７を介して、第４のショットキーバリアダイオード２４のアノードに接続されている。第４のショットキーバリアダイオード２４のアノードは、接続金属部材３８を介して、第２のモジュール３の第２電源端子４８に接続されている。つまり、第４のショットキーバリアダイオード２４のアノードは、接続金属部材３８を介して、第３出力線１９に接続されている。接続金属部材３７，３８には、インダクタンスＬ７，Ｌ８がそれぞれ寄生している。したがって、第４のＰＮ接合ダイオード１４ａと第３出力線１９との間のインダクタンス（Ｌ７＋Ｌ８）は、第４のショットキーバリアダイオード２４と第３出力線１９との間のインダクタンスＬ８よりも大きい。
第１〜第４のＭＯＳＦＥＴ１１〜１４は、たとえば、化合物半導体の一例であるＳｉＣ（炭化シリコン）を半導体材料として用いたＳｉＣデバイスである。各ショットキーバリアダイオード２１〜２４の順方向立ち上がり電圧Ｖｆ１は、各ＰＮ接合ダイオード１１ａ〜１４ａの順方向立ち上がり電圧Ｖｆ２より低い。各ＰＮ接合ダイオード１１ａ〜１４ａの順方向立ち上がり電圧Ｖｆ２は、たとえば２．０Ｖである。一方、各ショットキーバリアダイオード２１〜２４の順方向立ち上がり電圧Ｖｆ１は、たとえば、１．０Ｖである。
図２は、図１のモジュール２の内部構造を示す図解的な平面図である。また、図３は、図２のパッケージ４の内部構造を示す図解的な側面図である。
モジュール２は、絶縁性基板８と、絶縁性基板８上に固定された２つのパッケージ４，５と、絶縁性基板８の一方表面に固定され、２つのパッケージ４，５を収容するケース（図示略）とを含む。絶縁性基板８は、平面視において矩形に形成されている。各パッケージ４，５は、平面視において略矩形に形成されている。２つのパッケージ４，５は、絶縁性基板８の長手方向に沿って並べて配置されている。
図２および図３を参照して、一方のパッケージ４は、ダイパッド５１と、ゲート用リード５２と、ソース用リード５３と、第１のＭＯＳＦＥＴ１１と、第１のショットキーバリアダイオード２１と、これらを封止するモールド樹脂５７と含む。ダイパッド５１は、平面視において凸形であり、矩形部と矩形部の一辺のほぼ中央から突出したリード部とを有している。リード部の先端部は、モールド樹脂５７から突出している。ゲート用リード５２とソース用リード５３とは、ダイパッド５１のリード部を挟んで、ダイパッド５１のリード部と平行に配置されている。ゲート用リード５２とソース用リード５３の各一端部は、モールド樹脂５７から突出している。ダイパッド５１、ゲート用リード５２およびソース用リード５３は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド５１の矩形部の表面には、第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１とが、その一辺に沿って並べて配置されている。第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１とは、ダイパッド５１の一表面にダイボンディングされている。第１のＭＯＳＦＥＴ１１は、ダイパッドに対向する表面にドレイン電極１１Ｄを有しており、このドレイン電極１１Ｄがダイパッド５１に導電性ろう材で接合されている。第１のＭＯＳＦＥＴ１１は、ダイパッド５１とは反対側の表面にソース電極１１Ｓおよびゲート電極１１Ｇを有している。
第１のショットキーバリアダイオード２１は、ダイパッド５１に対向する表面にカソード電極２１Ｋを有しており、このカソード電極２１Ｋがダイパッド５１に導電性ろう材で接合されている。第１のショットキーバリアダイオード２１は、ダイパッド５１とは反対側の表面にアノード電極２１Ａを有している。
第１のＭＯＳＦＥＴ１１のゲート電極１１Ｇは、ボンディングワイヤ（接続金属部材）３９によって、ゲート用リード５２に電気的に接続されている。また、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓは、ボンディングワイヤ（接続金属部材）３１によって、第１のショットキーバリアダイオード２１のアノード電極２１Ａに電気的に接続されている。第１のショットキーバリアダイオード２１のアノード電極２１Ａは、ボンディングワイヤ（接続金属部材）３２によって、ソース用リード５３に電気的に接続されている。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓを第１のショットキーバリアダイオード２１のアノード電極２１Ａに接続するためのワイヤボンディングと、第１のショットキーバリアダイオード２１のアノード電極２１Ａをソース用リード５３に接続するワイヤボンディングとは、ステッチボンディング法によって行われてもよい。すなわち、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓおよびソース用リード５３のうちの一方を起点とし、それらの他方を終点とし、第１のショットキーバリアダイオード２１のアノード電極２１Ａを中継点とするステッチボンディングによって、それらの接続が行われていてもよい。ボンディングワイヤ３１，３２，３９は、たとえば、Ａｌ，Ａｕ，Ｃｕなどを主成分とするワイヤである。
図２を参照して、もう一方のパッケージ５は、ダイパッド５４と、ゲート用リード５５と、ソース用リード５６と、第２のＭＯＳＦＥＴ１２と、第２のショットキーバリアダイオード２２と、これらを封止するモールド樹脂５８とを含む。ダイパッド５４は、平面視において凸形であり、矩形部と矩形部の一辺のほぼ中央から突出したリード部とを有している。リード部の先端部は、モールド樹脂５８から突出している。ゲート用リード５５とソース用リード５６とは、ダイパッド５４のリード部を挟んで、ダイパッド５４のリード部と平行に配置されている。ゲート用リード５５とソース用リード５６の各一端部は、モールド樹脂５８から突出している。ダイパッド５４、ゲート用リード５５およびソース用リード５６は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド５４の矩形部の表面には、第２のＭＯＳＦＥＴ１２と第２のショットキーバリアダイオード２２とが、その一辺に沿って並べて配置されている。第２のＭＯＳＦＥＴ１２と第２のショットキーバリアダイオード２２とは、ダイパッド５４の一表面にダイボンディングされている。第２のＭＯＳＦＥＴ１２は、ダイパッド５４に対向する表面にドレイン電極を有しており、このドレイン電極がダイパッド５４に導電性ろう材で接合されている。第２のＭＯＳＦＥＴ１２は、ダイパッド５４とは反対側の表面にソース電極１２Ｓおよびゲート電極１２Ｇを有している。
第２のショットキーバリアダイオード２２は、ダイパッド５４に対向する表面にカソード電極を有しており、このカソード電極がダイパッド５４に導電性ろう材で接合されている。第２のショットキーバリアダイオード２２は、ダイパッド５４とは反対側の表面にアノード電極２２Ａを有している。
第２のＭＯＳＦＥＴ１２のゲート電極１２Ｇは、ボンディングワイヤ（接続金属部材）４０によって、ゲート用リード５５に電気的に接続されている。また、第２のＭＯＳＦＥＴ１２のソース電極１２Ｓは、ボンディングワイヤ（接続金属部材）３３によって、第２のショットキーバリアダイオード２２のアノード電極２２Ａに電気的に接続されている。第２のショットキーバリアダイオード２２のアノード電極２２Ａは、ボンディングワイヤ（接続金属部材）３４によって、ソース用リード５６に電気的に接続されている。
第２のＭＯＳＦＥＴ１２のソース電極１２Ｓを第２のショットキーバリアダイオード２２のアノード電極２２Ａに接続するためのワイヤボンディングと、第２のショットキーバリアダイオード２２のアノード電極２２Ａをソース用リード５６に接続するワイヤボンディングとは、ステッチボンディング法によって行われてもよい。すなわち、第２のＭＯＳＦＥＴ１１のソース電極１２Ｓおよびソース用リード５６のうちの一方を起点とし、それらの他方を終点とし、第２のショットキーバリアダイオード２２のアノード電極２２Ａを中継点とするステッチボンディングによって、それらの接続が行われていてもよい。ボンディングワイヤ３３，３４，４０は、たとえば、Ａｌ，Ａｕ，Ｃｕなどを主成分とするワイヤである。
パッケージ４のソース用リード５６とパッケージ５のダイパッド５４のリード部とは、平面視においてＵ形の帯状金属パターン５９によって電気的に接続されている。この金属パターン５９は、たとえば、銅またはアルミニウムの薄膜配線からなり、絶縁性基板８の表面に形成されている。
パッケージ４のゲート用リード５２は、ゲート端子４４に接続されている。ゲート端子４４は、モジュール２のケースの外側に引き出されている。パッケージ４のダイパッド５１のリード部は、第１電源端子４１に接続されている。第１電源端子４１は、モジュール２のケースの外側に引き出されている。第１電源端子４１には、電源１５が接続される。金属パターン５９は、出力端子４２に接続されている。出力端子４２は、モジュール２のケースの外側に引き出されている。
パッケージ５のゲート用リード５５は、ゲート端子４５に接続されている。ゲート端子４５は、モジュール２のケースの外側に引き出されている。パッケージ５のソース用リード５６は、第２電源端子４３に接続されている。第２電源端子４３は、モジュール２のケースの外側に引き出されている。第２電源端子４３は、接地（電源１５の負極に接続）されている。
第２のモジュール３の内部構造も、第１のモジュール２の内部構造と同様であるので、その説明を省略する。
図１に戻り、このようなインバータ回路１では、たとえば、第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされる。この後、これらのＭＯＳＦＥＴ１１,１２がオフされることにより、全てのＭＯＳＦＥＴ１１〜１４がオフ状態とされる。所定のデットタイム期間が経過すると、今度は、第２のＭＯＳＦＥＴ１２と第３のＭＯＳＦＥＴ１３とがオンされる。この後、これらのＭＯＳＦＥＴ１２,１３がオフされることにより、全てのＭＯＳＦＥＴ１１〜１４がオフ状態とされる。所定のデットタイム期間が経過すると、再び第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされる。このような動作が繰り返されることにより、負荷１６が交流駆動される。
第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされた場合には、電源１５の正極から、第１出力線１７、第１のＭＯＳＦＥＴ１１、接続金属部材３１、接続金属部材３２、第２出力線１８、負荷１６、第２出力線１８、第４のＭＯＳＦＥＴ１４、接続金属部材３７および接続金属部材３８を経て第３出力線１９へと電流が流れる。この場合、負荷１６には、矢印Ａに示す方向に電流が流れる。
この状態から、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性の負荷１６が有するインダクタンスは、負荷１６に流れている電流（矢印Ａに示す方向に流れている電流）を維持しようする。このため、接続金属線３４、第２のショットキーバリアダイオード２２、負荷１６、接続金属線３６および第３のショットキーバリアダイオード２３に、接続金属線３４から第３のショットキーバリアダイオード２３に向かう方向に電流が流れる。これにより、接続金属線３４および接続金属線３６に電流が流れる。
接続金属線３４に電流が流れると、それに寄生しているインダクタンスＬ４によって逆起電力が発生する。しかし、第２のＰＮ接合ダイオード１２ａのアノードは接続金属線３３によって第２のショットキーバリアダイオード２２のアノードに接続されているので、第２のＰＮ接合ダイオード１２ａには、第２のショットキーバリアダイオード２２の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第２のＰＮ接合ダイオード１２ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第２のＰＮ接合ダイオード１２ａに電流が流れない。
同様に、接続金属線３６に電流が流れると、それに寄生しているインダクタンスＬ６によって起電力が発生する。しかし、第３のＰＮ接合ダイオード１３ａのアノードは接続金属線３５によって第３のショットキーバリアダイオード２３のアノードに接続されているので、第３のＰＮ接合ダイオード１３ａには、第３のショットキーバリアダイオード２３の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第３のＰＮ接合ダイオード１３ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第３のＰＮ接合ダイオード１３ａに電流が流れない。
第２のＭＯＳＦＥＴ１２と第３のＭＯＳＦＥＴ１３とがオンされた場合には、電源１５の正極から、第１出力線１７、第３のＭＯＳＦＥＴ１３、接続金属部材３５、接続金属部材３６、第２出力線１８、負荷１６、第２出力線１８、第２のＭＯＳＦＥＴ１２、接続金属部材３３および接続金属部材３４を経て第３出力線１９へと電流が流れる。この場合、負荷１６には、矢印Ｂに示す方向に電流が流れる。
この状態で、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性の負荷１６が有するインダクタンスは、負荷１６に流れている電流（矢印Ｂに示す方向に流れている電流）を維持しようする。このため、接続金属線３８、第４のショットキーバリアダイオード２４、負荷１６、接続金属線３２および第１のショットキーバリアダイオード２１に、接続金属線３８から第１のショットキーバリアダイオード２１に向かう方向に、電流が流れる。これにより、接続金属線３８および接続金属線３２に電流が流れる。
接続金属線３８に電流が流れると、それに寄生しているインダクタンスＬ８によって起電力が発生する。しかし、第４のＰＮ接合ダイオード１４ａのアノードは接続金属線３７によって第４のショットキーバリアダイオード２４のアノードに接続されているので、第４のＰＮ接合ダイオード１４ａには、第４のショットキーバリアダイオード２４の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第４のＰＮ接合ダイオード１４ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第４のＰＮ接合ダイオード１４ａに電流が流れない。
同様に、接続金属線３２に電流が流れると、それに寄生しているインダクタンスＬ２によって起電力が発生する。しかし、第１のＰＮ接合ダイオード１１ａのアノードは接続金属線３１によって第１のショットキーバリアダイオード２１のアノードに接続されているので、第１のＰＮ接合ダイオード１１ａには、第１のショットキーバリアダイオード２１の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第１のＰＮ接合ダイオード１１ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第１のＰＮ接合ダイオード１１ａに電流が流れない。
このように、この第１の実施形態では、デットタイム期間に、ＭＯＳＦＥＴ１１〜１４に内蔵されているＰＮ接合ダイオード１１ａ〜１４ａに電流が流れるのを抑制することができる。これにより、ＭＯＳＦＥＴ１１〜１４の順方向劣化を抑制することができる。
図４は、この発明の第２の実施形態に係るインバータ回路１Ａを示す電気回路図である。図４において、図１の各部の対応部分には、図１と同じ参照符号を付してある。
前述した第１の実施形態では、図３に示されるパッケージ４のように、各パッケージにおいて、ＭＯＳＦＥＴ１１〜１４のドレイン電極とショットキーバリアダイオード２１〜２４のカソード電極とが、ダイパッドに接合されている。これに対して、第２の実施形態では、各パッケージにおいて、ＭＯＳＦＥＴ１１〜１４のソース電極とショットキーバリアダイオード２１〜２４のアノード電極とが、ダイパッドに接合されている。このため、各パッケージにおいて、ＭＯＳＦＥＴ１１〜１４のダイパッドの反対側の表面にドレイン電極が形成され、ショットキーバリアダイオード２１〜２４のダイパッドの反対側の表面にカソード電極が形成されている。
図４を参照して、第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）および第１のショットキーバリアダイオード２１のアノードは、第１のモジュール２Ａの出力端子４２に接続されている。第１のＭＯＳＦＥＴ１１のドレイン（第１のＰＮ接合ダイオード１１ａのカソード）は、インダクタンスＬ１が寄生している接続金属部材３１Ａによって、第１のショットキーバリアダイオード２１のカソードに接続されている。第１のショットキーバリアダイオード２１のカソードは、インダクタンスＬ２が寄生している接続金属部材３２Ａによって、第１のモジュール２Ａの第１電源端子４１に接続されている。つまり、第１のショットキーバリアダイオード２１のカソードは、インダクタンスＬ２が寄生している接続金属部材３２Ａを介して、第１出力線１７に接続されている。
第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）および第２のショットキーバリアダイオード２２のアノードは、第１のモジュール２Ａの第２電源端子４３に接続されている。第２のＭＯＳＦＥＴ１２のドレイン（第２のＰＮ接合ダイオード１２ａのカソード）は、インダクタンスＬ３が寄生している接続金属部材３３Ａによって、第２のショットキーバリアダイオード２２のカソードに接続されている。第２のショットキーバリアダイオード２２のカソードは、インダクタンスＬ４が寄生している接続金属部材３４Ａによって、第１のモジュール２Ａの出力端子４２に接続されている。つまり、第２のショットキーバリアダイオード２２のカソードは、インダクタンスＬ４が寄生している接続金属部材３４Ａを介して、第２出力線１８に接続されている。
第３のＭＯＳＦＥＴ１３のソース（第３のＰＮ接合ダイオード１３ａのアノード）および第３のショットキーバリアダイオード２３のアノードは、第２のモジュール３Ａの出力端子４７に接続されている。第３のＭＯＳＦＥＴ１３のドレイン（第３のＰＮ接合ダイオード１３ａのカソード）は、インダクタンスＬ５が寄生している接続金属部材３５Ａによって、第３のショットキーバリアダイオード２３のカソードに接続されている。第３のショットキーバリアダイオード２３のカソードは、インダクタンスＬ６が寄生している接続金属部材３６Ａによって、第２のモジュール３Ａの第１電源端子４６に接続されている。つまり、第３のショットキーバリアダイオード２３のカソードは、インダクタンスＬ６が寄生している接続金属部材３６Ａを介して、第１出力線１７に接続されている。
第４のＭＯＳＦＥＴ１４のソース（第４のＰＮ接合ダイオード１４ａのアノード）および第４のショットキーバリアダイオード２４のアノードは、第２のモジュール３Ａの第２電源端子４８に接続されている。第４のＭＯＳＦＥＴ１４のドレイン（第４のＰＮ接合ダイオード１４ａのカソード）は、インダクタンスＬ７が寄生している接続金属部材３７Ａによって、第４のショットキーバリアダイオード２４のカソードに接続されている。第４のショットキーバリアダイオード２４のカソードは、インダクタンスＬ８が寄生している接続金属部材３８Ａによって、第２のモジュール３Ａの出力端子４７に接続されている。つまり、第４のショットキーバリアダイオード２４のカソードは、インダクタンスＬ８が寄生している接続金属部材３８Ａを介して、第２出力線１８に接続されている。
なお、インダクタンスを表す参照符号は、便宜的に第１の実施形態と同じにしているが、接続金属部材３１Ａ〜３８Ａのインダクタンスが第１の実施形態における接続金属部材３１〜３８のインダクタンスにそれぞれ等しいことを意味しているわけではない。
第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされた場合には、電源１５の正極から、第１出力線１７、接続金属部材３２Ａ、接続金属部材３１Ａ、第１のＭＯＳＦＥＴ１１、第２出力線１８、負荷１６、第２出力線１８、接続金属部材３８Ａ、接続金属部材３７Ａおよび第４のＭＯＳＦＥＴ１４を経て第３出力線１９へと電流が流れる。この場合、負荷１６には、矢印Ａに示す方向に電流が流れる。
この状態から、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性負荷１６が有するインダクタンスは、負荷１６に流れている電流（矢印Ａに示す方向に流れている電流）を維持しようする。このため、第２のショットキーバリアダイオード２２、接続金属線３４Ａ、負荷１６、第３のショットキーバリアダイオード２３および接続金属線３６Ａに、第２のショットキーバリアダイオード２２から接続金属線３６Ａに向かう方向に電流が流れる。これにより、接続金属線３４Ａおよび接続金属線３６Ａに電流が流れる。
接続金属線３４Ａに電流が流れると、それに寄生しているインダクタンスＬ４によって逆起電力が発生する。しかし、第２のＰＮ接合ダイオード１２ａのカソードは、接続金属線３３Ａによって第２のショットキーバリアダイオード２２のカソードに接続されているので、第２のＰＮ接合ダイオード１２ａには、第２のショットキーバリアダイオード２２の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第２のＰＮ接合ダイオード１２ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第２のＰＮ接合ダイオード１２ａに電流が流れない。
同様に、接続金属線３６Ａに電流が流れると、それに寄生しているインダクタンスＬ６によって起電力が発生する。しかし、第３のＰＮ接合ダイオード１３ａのカソードは、接続金属線３５Ａによって第３のショットキーバリアダイオード２３のカソードに接続されているので、第３のＰＮ接合ダイオード１３ａには、第３のショットキーバリアダイオード２３の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第３のＰＮ接合ダイオード１３ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第３のＰＮ接合ダイオード１３ａに電流が流れない。
第２のＭＯＳＦＥＴ１２と第３のＭＯＳＦＥＴ１３とがオンされた場合には、電源１５の正極から、第１出力線１７、接続金属部材３６Ａ、接続金属部材３５Ａ、第３のＭＯＳＦＥＴ１３、第２出力線１８、負荷１６、第２出力線１８、接続金属部材３４Ａ、接続金属部材３３Ａおよび第２のＭＯＳＦＥＴ１２を経て、第３出力線１９に電流が流れる。この場合、負荷１６には、矢印Ｂに示す方向に電流が流れる。
この状態で、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性負荷１６が有するインダクタンスは、負荷１６に流れている電流（矢印Ｂに示す方向に流れている電流）を維持しようする。このため、第４のショットキーバリアダイオード２４、接続金属線３８Ａ、負荷１６、第１のショットキーバリアダイオード２１および接続金属線３２Ａに、第４のショットキーバリアダイオード２４から接続金属線３２Ａに向かう方向に電流が流れる。これにより、接続金属線３８Ａおよび接続金属線３２Ａに電流が流れる。
接続金属線３８Ａに電流が流れると、それに寄生しているインダクタンスＬ８によって逆起電力が発生する。しかし、第４のＰＮ接合ダイオード１４ａのカソードは接続金属線３７Ａによって第４のショットキーバリアダイオード２４のカソードに接続されているので、第４のＰＮ接合ダイオード１４ａには、第４のショットキーバリアダイオード２４の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第４のＰＮ接合ダイオード１４ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第４のＰＮ接合ダイオード１４ａに電流が流れない。
同様に、接続金属線３２Ａに電流が流れると、それに寄生しているインダクタンスＬ２によって逆起電力が発生する。しかし、第１のＰＮ接合ダイオード１１ａのカソードは接続金属線３１Ａによって第１のショットキーバリアダイオード２１のカソードに接続されているので、第１のＰＮ接合ダイオード１１ａには、第１のショットキーバリアダイオード２１の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第１のＰＮ接合ダイオード１１ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第１のＰＮ接合ダイオード１１ａに電流が流れない。
このように、この第２の実施形態においても、第１の実施形態と同様に、デットタイム期間に、ＭＯＳＦＥＴ１１〜１４に内蔵されているＰＮ接合ダイオード１１ａ〜１４ａに電流が流れるのを抑制することができる。これにより、ＭＯＳＦＥＴ１１〜１４の順方向劣化を抑制することができる。
図５は、この発明の第３の実施形態に係るインバータ回路１Ｂを示す電気回路図である。図５において、図１の各部の対応部分には、図１と同じ参照符号を付してある。
前述した第１の実施形態では、各ＭＯＳＦＥＴ１１〜１４のソース（ＰＮ接合ダイオード１１ａ〜１４ａのアノード）は、接続金属部材３１，３３，３５，３７を介して、対応するショットキーバリアダイオード２１〜２４のアノードに接続されている。
これに対して、第３の実施形態では、各ＭＯＳＦＥＴ１１〜１４のソース（ＰＮ接合ダイオード１１ａ〜１４ａのアノード）は、インダクタンスＬ１，Ｌ３，Ｌ５，Ｌ７がそれぞれ寄生している接続金属部材３１Ｂ，３３Ｂ，３５Ｂ，３７Ｂを介して、出力線に接続されている。ただし、インダクタンスを表す参照符号は、便宜的に第１の実施形態と同じにしているだけであり、接続金属部材３１Ｂ〜３８Ｂのインダクタンスが第１の実施形態における接続金属部材３１〜３８のインダクタンスにそれぞれ等しいことを意味しているわけではない。
具体的な構成について説明すると、第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）は、接続金属部材３１Ｂを介して、第１のモジュール２Ｂの出力端子４２に接続されている。つまり、第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）は、接続金属部材３１Ｂを介して、第２出力線１８に接続されている。
第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）は、接続金属部材３３Ｂを介して、第１のモジュール２Ｂの第２電源端子４３に接続されている。つまり、第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）は、接続金属部材３３Ｂを介して、第３出力線１９に接続されている。
第３のＭＯＳＦＥＴ１３のソース（第３のＰＮ接合ダイオード１３ａのアノード）は、接続金属部材３５Ｂを介して、第２のモジュール３Ｂの出力端子４７に接続されている。つまり、第３のＭＯＳＦＥＴ１３のソース（第３のＰＮ接合ダイオード１３ａのアノード）は、接続金属部材３５Ｂを介して、第２出力線１８に接続されている。
第４のＭＯＳＦＥＴ１４のソース（第４のＰＮ接合ダイオード１４ａのアノード）は、接続金属部材３７Ｂを介して、第２のモジュール３Ｂの第２電源端子４８に接続されている。つまり、第４のＭＯＳＦＥＴ１４のソース（第４のＰＮ接合ダイオード１４ａのアノード）は、接続金属部材３７Ｂを介して、第３出力線１９に接続されている。
第１および第３のショットキーバリアダイオード２１，２３のアノードは、第１の実施形態と同様に、インダクタンスＬ２，Ｌ６がそれぞれ寄生している接続金属部材３２Ｂ，３６Ｂを介して、第２出力線１８に接続されている。第２および第４のショットキーバリアダイオード２２，２４のアノードは、第１の実施形態と同様に、インダクタンスＬ４，Ｌ８がそれぞれ寄生している接続金属部材３４Ｂ，３８Ｂを介して、第３出力線１９に接続されている。
第３の実施形態では、接続金属部材３１Ｂ，３３Ｂ，３５Ｂ，３７Ｂにそれぞれ寄生しているインダクタンスＬ１，Ｌ３，Ｌ５，Ｌ７は、接続金属部材３２Ｂ，３４Ｂ，３６Ｂ，３８Ｂにそれぞれ寄生しているインダクタンスＬ２，Ｌ４，Ｌ６，Ｌ８より大きくされている。つまり、Ｌ１＞Ｌ２、Ｌ３＞Ｌ４、Ｌ５＞Ｌ６、およびＬ７＞Ｌ８なる関係が成立している。たとえば、接続金属部材３１Ｂ〜３８Ｂがボンディングワイヤである場合には、ボンディングワイヤの長さ、ボンディングワイヤの径、ボンディングワイヤのループの角度などを調整することによって、インダクタンスＬ１〜Ｌ８を調整することができる。ボンディングワイヤが長いほど、ボンディングワイヤの径が小さいほど、またボンディングワイヤのループ角度が大きいほど、インダクタンスは大きくなる。
第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされた場合には、電源１５の正極から、第１出力線１７、第１のＭＯＳＦＥＴ１１、接続金属部材３１Ｂ、第２出力線１８、負荷１６、第２出力線１８、第４のＭＯＳＦＥＴ１４および接続金属部材３７Ｂを経て第３出力線１９に電流が流れる。この場合、負荷１６には、矢印Ａに示す方向に電流が流れる。
この状態から、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性負荷１６に含まれているインダクタンスは、負荷１６に流れている電流（矢印Ａに示す方向に流れている電流）を維持しようする。このため、接続金属線３４Ｂ、第２のショットキーバリアダイオード２２、負荷１６、接続金属線３６Ｂおよび第３のショットキーバリアダイオード２３に、接続金属線３４Ｂから第３のショットキーバリアダイオード２３に向かう方向に電流が流れる。これにより、接続金属線３４Ｂおよび接続金属線３６Ｂに電流が流れる。
接続金属線３４Ｂに電流が流れると、それに寄生しているインダクタンスＬ４によって逆起電力が発生する。インダクタンスＬ４によって発生した逆起電力は接続金属線３３Ｂに供給される。しかし、接続金属線３３Ｂに寄生しているインダクタンスＬ３はインダクタンスＬ４より大きいため、その逆起電力によるエネルギーはインダクタンスＬ３によって吸収される。したがって、第２のＰＮ接合ダイオード１２ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第２のＰＮ接合ダイオード１２ａに電流が流れない。
同様に、接続金属線３６Ｂに電流が流れると、それに寄生しているインダクタンスＬ６によって逆起電力が発生する。インダクタンスＬ６によって発生した逆起電力は接続金属線３５Ｂに供給される。しかし、接続金属線３５Ｂに寄生しているインダクタンスＬ５はインダクタンスＬ６より大きいため、その逆起電力によるエネルギーがインダクタンスＬ５によって吸収される。したがって、第３のＰＮ接合ダイオード１３ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第３のＰＮ接合ダイオード１３ａに電流が流れない。
第２のＭＯＳＦＥＴ１２と第３のＭＯＳＦＥＴ１３とがオンされた場合には、電源１５の正極から、第１出力線１７、第３のＭＯＳＦＥＴ１３、接続金属部材３５Ｂ、第２出力線１８、負荷１６、第２出力線１８、第２のＭＯＳＦＥＴ１２および接続金属部材３３Ｂを経て第３出力線１９に電流が流れる。この場合、負荷１６には、矢印Ｂに示す方向に電流が流れる。
この状態から、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性負荷１６に含まれているインダクタンスは、負荷１６に流れている電流（矢印Ｂに示す方向に流れている電流）を維持しようする。このため、接続金属線３８Ｂ、第４のショットキーバリアダイオード２４、負荷１６、接続金属線３２Ｂおよび第１のショットキーバリアダイオード２１に、接続金属線３８Ｂから第１のショットキーバリアダイオード２１に向かう方向に電流が流れる。これにより、接続金属線３８Ｂおよび接続金属線３２Ｂに電流が流れる。
接続金属線３８Ｂに電流が流れると、それに寄生しているインダクタンスＬ８によって逆起電力が発生する。インダクタンスＬ８によって発生した逆起電力は接続金属線３７Ｂに供給される。しかし、接続金属線３７Ｂに寄生しているインダクタンスＬ７はインダクタンスＬ８より大きいため、その逆起電力によるエネルギーがインダクタンスＬ７によって吸収される。したがって、第４のＰＮ接合ダイオード１４ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第４のＰＮ接合ダイオード１４ａに電流が流れない。
同様に、接続金属線３２Ｂに電流が流れると、それに寄生しているインダクタンスＬ２によって逆起電力が発生する。インダクタンスＬ２によって発生した逆起電力は接続金属線３１Ｂに供給される。しかし、接続金属線３１Ｂに寄生しているインダクタンスＬ１はインダクタンスＬ２より大きいため、その逆起電力によるエネルギーがインダクタンスＬ１によって吸収される。したがって、第１のＰＮ接合ダイオード１１ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第１のＰＮ接合ダイオード１１ａに電流が流れない。
このように、この第３の実施形態においても、第１の実施形態と同様に、デットタイム期間に、ＭＯＳＦＥＴ１１〜１４に内蔵されているＰＮ接合ダイオード１１ａ〜１４ａに電流が流れるのを抑制することができる。これにより、ＭＯＳＦＥＴ１１〜１４の順方向劣化を抑制することができる。
図６は、この発明の第４の実施形態に係るインバータ回路１Ｃを示す電気回路図である。図６において、図１の各部の対応部分には、図１と同じ参照符号を付してある。
前述した第１の実施形態では、図３に示されるパッケージ４のように、各パッケージにおいて、ＭＯＳＦＥＴ１１〜１４のドレイン電極とショットキーバリアダイオード２１〜２４のカソード電極とが、ダイパッドに接合されている。これに対して、第４の実施形態では、各パッケージにおいて、ＭＯＳＦＥＴ１１〜１４のソース電極とショットキーバリアダイオード２１〜２４のアノード電極とが、ダイパッドに接合されている。このため、各パッケージにおいて、ＭＯＳＦＥＴ１１〜１４のダイパッドの反対側の表面にドレイン電極が形成され、ショットキーバリアダイオード２１〜２４のダイパッドの反対側の表面にカソード電極が形成されている。
図６を参照して、第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）および第１のショットキーバリアダイオード２１のアノードは、第１のモジュール２Ｃの出力端子４２に接続されている。第１のＭＯＳＦＥＴ１１のドレイン（第１のＰＮ接合ダイオード１１ａのカソード）は、インダクタンスＬ１が寄生している接続金属部材３１Ｃによって、第１のモジュール２Ｃの第１電源端子４１に接続されている。第１のショットキーバリアダイオード２１のカソードは、インダクタンスＬ２が寄生している接続金属部材３２Ｃによって、第１のモジュール２Ｃの第１電源端子４１に接続されている。つまり、第１のＰＮ接合ダイオード１１ａのカソードは接続金属部材３１Ｃを介して第１出力線１７に接続され、第１のショットキーバリアダイオード２１のカソードは接続金属部材３２Ｃを介して第１出力線１７に接続されている。
第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）および第２のショットキーバリアダイオード２２のアノードは、第１のモジュール２Ｃの第２電源端子４３に接続されている。第２のＭＯＳＦＥＴ１２のドレイン（第２のＰＮ接合ダイオード１２ａのカソード）は、インダクタンスＬ３が寄生している接続金属部材３３Ｃによって、第１のモジュール２Ｃの出力端子４２に接続されている。第２のショットキーバリアダイオード２２のカソードは、インダクタンスＬ４が寄生している接続金属部材３４Ｃによって、第１のモジュール２Ｃの出力端子４２に接続されている。つまり、第２のＰＮ接合ダイオード１２ａのカソードは接続金属部材３３Ｃを介して第２出力線１８に接続され、第２のショットキーバリアダイオード２２のカソードは接続金属部材３４Ｃを介して第２出力線１８に接続されている。
第３のＭＯＳＦＥＴ１３のソース（第３のＰＮ接合ダイオード１３ａのアノード）および第３のショットキーバリアダイオード２３のアノードは、第２のモジュール３Ｃの出力端子４７に接続されている。第３のＭＯＳＦＥＴ１３のドレイン（第３のＰＮ接合ダイオード１３ａのカソード）は、インダクタンスＬ５が寄生している接続金属部材３５Ｃによって、第２のモジュール３Ｃの第１電源端子４６に接続されている。第３のショットキーバリアダイオード２３のカソードは、インダクタンスＬ６が寄生している接続金属部材３６Ｃによって、第２のモジュール３Ｃの第１電源端子４６に接続されている。つまり、第３のＰＮ接合ダイオード１３ａのカソードは接続金属部材３５Ｃを介して第１出力線１７に接続され、第３のショットキーバリアダイオード２３のカソードは接続金属部材３６Ｃを介して第１出力線１７に接続されている。
第４のＭＯＳＦＥＴ１４のソース（第４のＰＮ接合ダイオード１４ａのアノード）および第４のショットキーバリアダイオード２４のアノードは、第２のモジュール３Ｃの第２電源端子４８に接続されている。第４のＭＯＳＦＥＴ１４のドレイン（第４のＰＮ接合ダイオード１４ａのカソード）は、インダクタンスＬ７が寄生している接続金属部材３７Ｃによって、第２のモジュール３Ｃの出力端子４７に接続されている。第４のショットキーバリアダイオード２４のカソードは、インダクタンスＬ８が寄生している接続金属部材３８Ｃによって、第２のモジュール３Ｃの出力端子４２に接続されている。つまり、第４のＰＮ接合ダイオード１４ａのカソードは接続金属部材３７Ｃを介して第２出力線１８に接続され、第４のショットキーバリアダイオード２４のカソードは接続金属部材３８Ｃを介して第２出力線１８に接続されている。
なお、インダクタンスを表す参照符号は、便宜的に第１の実施形態と同じにしているが、接続金属部材３１Ｃ〜３８Ｃのインダクタンスが第１の実施形態における接続金属部材３１〜３８のインダクタンスにそれぞれ等しいことを意味しているわけではない。
この第４の実施形態においては、接続金属部材３１Ｃ，３３Ｃ，３５Ｃ，３７Ｃにそれぞれ寄生しているインダクタンスＬ１，Ｌ３，Ｌ５，Ｌ７は、接続金属部材３２Ｃ，３４Ｃ，３６Ｃ，３８Ｃにそれぞれ寄生しているインダクタンスＬ２，Ｌ４，Ｌ６，Ｌ８より大きくされている。つまり、Ｌ１＞Ｌ２、Ｌ３＞Ｌ４、Ｌ５＞Ｌ６、およびＬ７＞Ｌ８なる関係が成立している。たとえば、接続金属部材３１Ｃ〜３８Ｃがボンディングワイヤである場合には、ボンディングワイヤの長さ、ボンディングワイヤの径、ボンディングワイヤのループの角度などを調整することによって、インダクタンスＬ１〜Ｌ８を調整することができる。
第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされた場合には、電源１５の正極から、第１出力線１７、接続金属部材３１Ｃ、第１のＭＯＳＦＥＴ１１、第２出力線１８、負荷１６、第２出力線１８、接続金属部材３７Ｃおよび第４のＭＯＳＦＥＴ１４を経て第３出力線１９に電流が流れる。この場合、負荷１６には、矢印Ａに示す方向に電流が流れる。
この状態から、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性負荷１６に含まれているインダクタンスは、負荷１６に流れている電流（矢印Ａに示す方向に流れている電流）を維持しようする。このため、第２のショットキーバリアダイオード２２、接続金属線３４Ｃ、負荷１６、第３のショットキーバリアダイオード２３および接続金属線３６Ｃに、第２のショットキーバリアダイオード２２から接続金属線３６Ｃに向かう方向に電流が流れる。これにより、接続金属線３４Ｃおよび接続金属線３６Ｃに電流が流れる。
接続金属線３４Ｃに電流が流れると、それに寄生しているインダクタンスＬ４によって逆起電力が発生する。インダクタンスＬ４によって発生した逆起電力は接続金属線３３Ｃに供給される。しかし、接続金属線３３Ｃに寄生しているインダクタンスＬ３はインダクタンスＬ４より大きいため、その逆起電力によるエネルギーがインダクタンスＬ３によって吸収される。したがって、第２のＰＮ接合ダイオード１２ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第２のＰＮ接合ダイオード１２ａに電流が流れない。
同様に、接続金属線３６Ｃに電流が流れると、それに寄生しているインダクタンスＬ６によって逆起電力が発生する。インダクタンスＬ６によって発生した逆起電力は接続金属線３５Ｃに供給される。しかし、接続金属線３５Ｃに寄生しているインダクタンスＬ５はインダクタンスＬ６より大きいため、その逆起電力のエネルギーがインダクタンスＬ５によって吸収される。したがって、第３のＰＮ接合ダイオード１３ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第３のＰＮ接合ダイオード１３ａに電流が流れない。
第２のＭＯＳＦＥＴ１２と第３のＭＯＳＦＥＴ１３とがオンされた場合には、電源１５の正極から、第１出力線１７、接続金属部材３５Ｃ、第３のＭＯＳＦＥＴ１３、第２出力線１８、負荷１６、第２出力線１８、接続金属部材３３Ｃおよび第２のＭＯＳＦＥＴ１２を経て第３出力線１９に電流が流れる。この場合、負荷１６には、矢印Ｂに示す方向に電流が流れる。
この状態から、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性負荷１６に含まれているインダクタンスは、負荷１６に流れている電流（矢印Ｂに示す方向に流れている電流）を維持しようする。このため、第４のショットキーバリアダイオード２４、接続金属線３８Ｃ、負荷１６、第１のショットキーバリアダイオード２１および接続金属線３２Ｃに、第４のショットキーバリアダイオード２４から接続金属線３２Ｃに向かう方向に電流が流れる。これにより、接続金属線３８Ｃおよび接続金属線３２Ｃに電流が流れる。
接続金属線３８Ｃに電流が流れると、それに寄生しているインダクタンスＬ８によって逆起電力が発生する。インダクタンスＬ８によって発生した逆起電力は接続金属線３７Ｃに供給される。しかし、接続金属線３７Ｃに寄生しているインダクタンスＬ７はインダクタンスＬ８より大きいため、その逆起電力のエネルギーがインダクタンスＬ７によって吸収される。したがって、第４のＰＮ接合ダイオード１４ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第４のＰＮ接合ダイオード１４ａに電流が流れない。
同様に、接続金属線３２Ｃに電流が流れると、それに寄生しているインダクタンスＬ２によって逆起電力が発生する。インダクタンスＬ２によって発生した逆起電力は接続金属線３１Ｃに供給される。しかし、接続金属線３１Ｃに寄生しているインダクタンスＬ１はインダクタンスＬ２より大きいため、その逆起電力のエネルギーがインダクタンスＬ１によって吸収される。したがって、第１のＰＮ接合ダイオード１１ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第１のＰＮ接合ダイオード１１ａに電流が流れない。
このように、この第４の実施形態においても、第１の実施形態と同様に、デットタイム期間に、ＭＯＳＦＥＴ１１〜１４に内蔵されているＰＮ接合ダイオード１１ａ〜１４ａに電流が流れるのを抑制することができる。これにより、ＭＯＳＦＥＴ１１〜１４の順方向劣化を抑制することができる。
図７は、本発明の第５の実施形態に係る電子回路が適用されたコンバータ回路１０１を示す電気回路図である。
このコンバータ回路１０１は、降圧用のＤＣ−ＤＣコンバータ回路である。コンバータ回路１０１は、モジュール２と、コイル７２と、コンデンサ７３とを含む。モジュール２は、第１の実施形態の第１のモジュール２と同じ構成である。モジュール２の第１電源端子４１は、第１出力線１７を介して電源１１５の正極端子に接続されている。モジュール２の第２電源端子４３は、第３出力線１９を介して電源１１５の負極端子に接続されている。モジュール２の出力端子４２は、第２出力線１８およびコイル７２を介して第１外部端子１１１に接続されている。モジュール２の第２電源端子４３は、第３出力線１９を介して第２外部端子１１２に接続されている。
コイル７２と第１外部端子１１１との接続点と、第２電源端子４３と第２外部端子１１２との間の第３出力線１９との間に、コンデンサ７３が接続されている。コイル７２とコンデンサ７３とは、平滑回路を形成している。第１外部端子１１１と第２外部端子１１２の間に、負荷１１６が接続されている。モジュール２のゲート端子４５は、抵抗７１を介して第３出力線１９に接続されている。モジュール２のゲート端子４４には、図示しない制御ユニットが接続される。
モジュール２は、ハイサイドの第１のＭＯＳＦＥＴ１１と、それに直列に接続されたローサイドの第２のＭＯＳＦＥＴ１２とを含む。ＭＯＳＦＥＴ１１，１２は、第１のＰＮ接合ダイオード（ボディダイオード）１１ａ，および第２のＰＮ接合ダイオード１２ａをそれぞれ内蔵している。これらのＰＮ接合ダイオード１１ａ，１２ａは、バイポーラデバイスである。
ＭＯＳＦＥＴ１１，１２には、ユニポーラデバイスである第１のショットキーバリアダイオード２１および第２のショットキーバリアダイオード２１がそれぞれ並列に接続されている。つまり、バイポーラデバイスであるＰＮ接合ダイオード１１ａ，１２ａに、ユニポーラデバイスであるショットキーバリアダイオード２１，２２が並列に接続されている。
第１のＭＯＳＦＥＴ１１のドレインは、モジュール２の第１出力端子４１に接続されている。第１のショットキーバリアダイオード２１のカソードは、第１のＭＯＳＦＥＴ１１のドレイン（第１のＰＮ接合ダイオード１１ａのカソード）に接続されている。第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）は、インダクタンスＬ１が寄生している接続金属部材３１を介して、第１のショットキーバリアダイオード２１のアノードに接続されている。第１のショットキーバリアダイオード２１のアノードは、インダクタンスＬ２が寄生している接続金属部材３２を介して、モジュール２の出力端子４２に接続されている。つまり、第１のショットキーバリアダイオード２１のアノードは、インダクタンスＬ２が寄生している接続金属部材３２を介して、第２出力線１８に接続されている。
第２のＭＯＳＦＥＴ１２のドレインは、モジュール２の出力端子４２に接続されている。第２のショットキーバリアダイオード２２のカソードは、第２のＭＯＳＦＥＴ１２のドレイン（第２のＰＮ接合ダイオード１２ａのカソード）に接続されている。第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）は、インダクタンスＬ３が寄生している接続金属部材３３を介して、第２のショットキーバリアダイオード２２のアノードに接続されている。第２のショットキーバリアダイオード２２のアノードは、インダクタンスＬ４が寄生している接続金属部材３４を介してモジュール２の第２電源端子４３に接続されている。つまり、第２のショットキーバリアダイオード２２のアノードは、インダクタンスＬ４が寄生している接続金属部材３４を介して、第３出力線１９に接続されている。
各ＭＯＳＦＥＴ１１，１２は、たとえば、化合物半導体の一例であるＳｉＣ（炭化シリコン）を半導体材料として用いたＳｉＣデバイスである。また、各ショットキーバリアダイオード２１，２２の順方向立ち上がり電圧Ｖｆ１は、各ＰＮ接合ダイオード１１ａ，１２ａの順方向立ち上がり電圧Ｖｆ２より低い。各ＰＮ接合ダイオード１１ａ，１２ａの順方向立ち上がり電圧Ｖｆ２は、たとえば、２．０Ｖである。各ショットキーバリアダイオード２１，２２の順方向立ち上がり電圧Ｖｆ１は、たとえば、１．０Ｖである。
このようなコンバータ回路１０１では、第１のＭＯＳＦＥＴ１１が予め設定されたデューティ比でオンオフ（スイッチング）される。第１のＭＯＳＦＥＴ１１がオンされると、電源１１５の正極から、第１出力線１７、第１のＭＯＳＦＥＴ１１、接続金属部材３１、接続金属部材３２、第２出力線１８およびコイル７２（平滑回路）を経て、負荷１１６に電流が流れる。これにより、コイル７２にエネルギーが蓄積されるとともに、負荷１１６に電力が供給される。
第１のＭＯＳＦＥＴ１１がオフされると、コイル７２はそれに流れている電流を維持しようして、起電力を発生させる。この起電力によって、接続金属部材３４および第２のショットキーバリアダイオード２２を通じてコイル７２に電流が流れ、負荷１１６に電力が供給される。このような動作が繰り返されることにより、負荷１１６には、電源１１５の電圧より低い電圧が印加される。
前述したように第１のＭＯＳＦＥＴ１１がオンからオフに切り替えられたときには、コイル７２によって発生した起電力によって、接続金属部材３４に電流が流れる。接続金属部材３４に電流が流れると、それに寄生しているインダクタンスＬ４によって逆起電力が発生する。しかし、第２のＰＮ接合ダイオード１２ａのアノードは接続金属線３３によって第２のショットキーバリアダイオード２２のアノードに接続されているので、第２のＰＮ接合ダイオード１２ａには、第２のショットキーバリアダイオード２２の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第２のＰＮ接合ダイオード１２ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第２のＰＮ接合ダイオード１２ａに電流が流れない。
このように、この第５の実施形態では、第１のＭＯＳＦＥＴ１１がオンからオフに切り替えられたときに、第２のＭＯＳＦＥＴ１２に内蔵されているＰＮ接合ダイオード１２ａに電流が流れるのを抑制することができる。これにより、ＭＯＳＦＥＴ１２の順方向劣化を抑制することができる。
なお、第３の実施形態の第１のモジュール２Ｂと同様に、第１のＭＯＳＦＥＴ１１のソースを、接続金属部材３１によって出力端子４２に接続し、第２のＭＯＳＦＥＴ１２のソースを、接続金属部材３３によって第２電源端子４３に接続してもよい。ただし、この場合には、接続金属部材３１、３３にそれぞれ寄生しているインダクタンスＬ１，Ｌ３は、接続金属部材３２、３４に寄生しているインダクタンスＬ２，Ｌ４より大きくされる。
また、モジュール２を昇圧用のＤＣ−ＤＣコンバータにも用いることができる。この場合には、モジュール２の端子４２，４３の間に電源を接続し、モジュール２の端子４１，４３の間にコイルおよびコンデンサからなる平滑回路を接続する。そして、コンデンサに並列に負荷を接続する。また、第１のＭＯＳＦＥＴ１１のゲート端子４４が抵抗を介して接地される。そして、第２のＭＯＳＦＥＴ１２がスイッチングされる。このような昇圧用のＤＣ−ＤＣコンバータでは、前述した降圧用のＤＣ−ＤＣコンバータと同様に、第２のＭＯＳＦＥＴ１２がオフされたときに、第１のＭＯＳＦＥＴ１１のＰＮ接合ダイオード１１ａに電流は流れなくなる。
図８は、この発明の第６の実施形態に係るコンバータ回路１０１Ａを示す電気回路図である。図８において、図７の各部の対応部分には、図７と同じ参照符号を付してある。
このコンバータ回路１０１Ａは、第５の実施形態のコンバータ回路１０１と、モジュール２Ａの構成が異なっている。前述した第５の実施形態におけるモジュール２の構成は、第１の実施形態における第１のモジュール２と同じ構成である。これに対して、第６の実施形態におけるモジュール２Ａの構成は、第２の実施形態における第１のモジュール２Ａと同じ構成である。
図８を参照して、第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）および第１のショットキーバリアダイオード２１のアノードは、第１のモジュール２Ａの出力端子４２に接続されている。第１のＭＯＳＦＥＴ１１のドレイン（第１のＰＮ接合ダイオード１１ａのカソード）は、インダクタンスＬ１が寄生している接続金属部材３１Ａによって、第１のショットキーバリアダイオード２１のカソードに接続されている。第１のショットキーバリアダイオード２１のカソードは、インダクタンスＬ２が寄生している接続金属部材３２Ａによって、モジュール２Ａの第１電源端子４１に接続されている。つまり、第１のショットキーバリアダイオード２１のカソードは、インダクタンスＬ２が寄生している接続金属部材３２Ａを介して、第１出力線１７に接続されている。
第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）および第２のショットキーバリアダイオード２２のアノードは、モジュール２Ａの第２電源端子４３に接続されている。第２のＭＯＳＦＥＴ１２のドレイン（第２のＰＮ接合ダイオード１２ａのカソード）は、インダクタンスＬ３が寄生している接続金属部材３３Ａによって、第２のショットキーバリアダイオード２２のカソードに接続されている。第２のショットキーバリアダイオード２２のカソードは、インダクタンスＬ４が寄生している接続金属部材３４Ａによって、モジュール２Ａの出力端子４２に接続されている。つまり、第２のショットキーバリアダイオード２２のカソードは、インダクタンスＬ４が寄生している接続金属部材３４Ａを介して、第２出力線１８に接続されている。
各ＭＯＳＦＥＴ１１，１２は、たとえば、化合物半導体の一例であるＳｉＣ（炭化シリコン）を半導体材料として用いたＳｉＣデバイスである。また、各ショットキーバリアダイオード２１，２２の順方向立ち上がり電圧Ｖｆ１は、各ＰＮ接合ダイオード１１ａ，１２ａの順方向立ち上がり電圧Ｖｆ２より低い。各ＰＮ接合ダイオード１１ａ，１２ａの順方向立ち上がり電圧Ｖｆ２は、たとえば、２．０Ｖである。各ショットキーバリアダイオード２１，２２の順方向立ち上がり電圧Ｖｆ１は、たとえば、１．０Ｖである。
モジュール２Ａのゲート端子４５は、抵抗７１を介して第３出力線１９に接続されている。モジュール２Ａのゲート端子４４は、図示しない制御ユニットに接続されている。
このようなコンバータ回路１０１Ａでは、第１のＭＯＳＦＥＴ１１が予め設定されたデューティ比でオンオフ（スイッチング）される。第１のＭＯＳＦＥＴ１１がオンされると、電源１１５の正極から、第１出力線１７、接続金属部材３２Ａ、接続金属部材３１Ａ、第１のＭＯＳＦＥＴ１１、第２出力線１２２およびコイル７２（平滑回路）を経て、負荷１１６に電流が流れる。これにより、コイル７２にエネルギーが蓄積されるとともに、負荷１１６に電力が供給される。
第１のＭＯＳＦＥＴ１１がオフされると、コイル７２はそれに流れている電流を維持しようして、起電力を発生させる。この起電力によって、第２のショットキーバリアダイオード２２および接続金属部材３４Ａを通じて負荷１１６に電流が流れ、負荷１１６に電力が供給される。このような動作が繰り替えされることにより、負荷１１６には、電源１１５の電圧より低い電圧が印加される。
前述したように、第１のＭＯＳＦＥＴ１１がオンからオフに切り替えられると、コイル７２によって発生した起電力によって、接続金属部材３４Ａに電流が流れる。接続金属部材３４Ａに電流が流れると、それに寄生しているインダクタンスＬ４によって逆起電力が発生する。しかし、第２のＰＮ接合ダイオード１２ａのカソードは接続金属線３３Ａによって第２のショットキーバリアダイオード２２のカソードに接続されているので、第２のＰＮ接合ダイオード１２ａには、第２のショットキーバリアダイオード２２の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第２のＰＮ接合ダイオード１２ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第２のＰＮ接合ダイオード１２ａに電流が流れない。
このように、この第６の実施形態においても、第１のＭＯＳＦＥＴ１１がオンからオフに切り替えられたときに、第２のＭＯＳＦＥＴ１２に内蔵されているＰＮ接合ダイオード１２ａに電流が流れるのを抑制することができる。これにより、ＭＯＳＦＥＴ１２の順方向劣化を抑制することができる。
なお、第４実施形態の第１のモジュール２Ｃと同様に、第１のＭＯＳＦＥＴ１１のドレインを、接続金属部材３１Ａによって第１電源端子４１に接続し、第２のＭＯＳＦＥＴ１２のドレインを、接続金属部材３３Ａによって出力端子４２に接続してもよい。ただし、この場合には、接続金属部材３１Ａ、３３Ａにそれぞれ寄生しているインダクタンスＬ１，Ｌ３は、接続金属部材３２Ａ、３４Ａにそれぞれ寄生しているインダクタンスＬ２，Ｌ４より大きくされる。
また、モジュール２Ａを昇圧用のＤＣ−ＤＣコンバータにも用いることができる。この場合には、モジュール２Ａの端子４２，４３の間に電源を接続し、モジュール２Ａの端子４１，４３の間にコイルおよびコンデンサからなる平滑回路を接続する。そして、コンデンサに並列に負荷を接続する。また、第１のＭＯＳＦＥＴ１１のゲート端子４４が抵抗を介して接地される。そして、第２のＭＯＳＦＥＴ１２がスイッチングされる。このような昇圧用のＤＣ−ＤＣコンバータでは、前述した降圧用のＤＣ−ＤＣコンバータと同様に、第２のＭＯＳＦＥＴ１２がオフされたときに、第１のＭＯＳＦＥＴ１１のＰＮ接合ダイオード１１ａに電流は流れなくなる。
以上、本発明の６つの実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、各ＭＯＳＦＥＴ１１，１２，１３，１４は、ＳｉＣデバイスであるが、Ｓｉ（シリコン）を半導体材料として用いたＳｉデバイスであってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，１Ａ，１Ｂ，１Ｃ インバータ回路
２，２Ａ，２Ｂ，２Ｃ モジュール
２，３Ａ，３Ｂ，３Ｃ モジュール
１１〜１４ ＭＯＳＦＥＴ
１１ａ〜１４ａ ＰＮ接合ダイオード
２１〜２４ ショットキーバリアダイオード
３１〜３８，３１Ａ〜３８Ａ，３１Ｂ〜３８Ｂ，３１Ｃ〜３８Ｃ 接続金属部材
７２ コイル

Claims (10)

  1. ＰＮ接合ダイオードを含むバイポーラデバイスと、
    前記バイポーラデバイスに並列に接続され、ショットキーバリアダイオードを含むユニポーラデバイスと、
    前記バイポーラデバイスおよびユニポーラデバイスに接続された出力線と、
    前記ＰＮ接合ダイオードのカソードを前記ショットキーバリアダイオードのカソードに接続し、インダクタンスが寄生している接続金属部材とを含み、
    前記ショットキーバリアダイオードのカソードが前記出力線に接続されており、
    前記ユニポーラデバイスと前記出力線との間のインダクタンスが、前記バイポーラデバイスと前記出力線との間のインダクタンスよりも小さい、電子回路。
  2. 前記バイポーラデバイスが、ＳｉＣを主とする半導体材料で作成されたＳｉＣ半導体デバイスである、請求項１に記載の電子回路。
  3. 前記ユニポーラデバイスと前記出力線との間のインダクタンスにより生じる逆起電力が２．０Ｖ以上である、請求項１または２に記載の電子回路。
  4. 前記ＰＮ接合ダイオードがスイッチングデバイスに逆並列接続されている、請求項１〜３のいずれか一項に記載の電子回路。
  5. 前記スイッチングデバイスがＭＯＳＦＥＴであり、前記ＰＮ接合ダイオードが前記ＭＯＳＦＥＴに内蔵されている、請求項４に記載の電子回路。
  6. 前記接続金属部材は、ワイヤを含む、請求項１〜５のいずれか一項に記載の電子回路。
  7. ＰＮ接合ダイオードを含むバイポーラデバイスと、
    前記バイポーラデバイスに並列に接続され、ショットキーバリアダイオードを含むユニポーラデバイスと、
    前記バイポーラデバイスおよびユニポーラデバイスに接続された出力線とを含み、
    前記ＰＮ接合ダイオードがＭＯＳＦＥＴに内蔵されており、
    前記ＰＮ接合ダイオードのアノードが前記ＭＯＳＦＥＴのソースに接続され、前記ＰＮ接合ダイオードのカソードが前記ＭＯＳＦＥＴのドレインに接続されており、
    前記ＭＯＳＦＥＴのドレインを前記ショットキーバリアダイオードのカソードに接続し、インダクタンスが寄生している接続金属部材をさらに含み、
    前記ショットキーバリアダイオードのカソードが前記出力線に接続されており、
    前記ユニポーラデバイスと前記出力線との間のインダクタンスが、前記バイポーラデバイスと前記出力線との間のインダクタンスよりも小さい、電子回路。
  8. 前記バイポーラデバイスが、ＳｉＣを主とする半導体材料で作成されたＳｉＣ半導体デバイスである、請求項７に記載の電子回路。
  9. 前記ユニポーラデバイスと前記出力線との間のインダクタンスにより生じる逆起電力が２．０Ｖ以上である、請求項７または８に記載の電子回路。
  10. 前記接続金属部材は、ワイヤを含む、請求項７〜９のいずれか一項に記載の電子回路。
JP2010121375A 2010-05-27 2010-05-27 電子回路 Active JP5525917B2 (ja)

Priority Applications (18)

Application Number Priority Date Filing Date Title
JP2010121375A JP5525917B2 (ja) 2010-05-27 2010-05-27 電子回路
PCT/JP2011/062233 WO2011149059A1 (ja) 2010-05-27 2011-05-27 電子回路
DE202011111042.0U DE202011111042U1 (de) 2010-05-27 2011-05-27 Elektronische Schaltung
EP18212295.2A EP3528380B1 (en) 2010-05-27 2011-05-27 Electronic circuit
CN201180026251.1A CN102934348B (zh) 2010-05-27 2011-05-27 电子电路
DE202011111078.1U DE202011111078U1 (de) 2010-05-27 2011-05-27 Elektronische Schaltung
EP20213932.5A EP3813247B1 (en) 2010-05-27 2011-05-27 Electronic module
EP11786756.4A EP2579443B1 (en) 2010-05-27 2011-05-27 Electronic circuit
US13/700,129 US9245956B2 (en) 2010-05-27 2011-05-27 Electronic circuit comprising unipolar and bipolar devices
US15/001,195 US9461021B2 (en) 2010-05-27 2016-01-19 Electronic circuit comprising PN junction and schottky barrier diodes
US15/278,555 US9679877B2 (en) 2010-05-27 2016-09-28 Semiconductor device comprising PN junction diode and Schottky barrier diode
US15/609,407 US9917074B2 (en) 2010-05-27 2017-05-31 Semiconductor device comprising PN junction diode and schottky barrier diode
US15/908,086 US10074634B2 (en) 2010-05-27 2018-02-28 Semiconductor device comprising PN junction diode and schottky barrier diode
US16/054,246 US10559552B2 (en) 2010-05-27 2018-08-03 Semiconductor device comprising PN junction diode and Schottky barrier diode
US16/737,613 US10896896B2 (en) 2010-05-27 2020-01-08 Semiconductor device comprising PN junction diode and schottky barrier diode
US17/125,795 US11502063B2 (en) 2010-05-27 2020-12-17 Semiconductor device comprising PN junction diode and Schottky barrier diode
US17/959,852 US11894349B2 (en) 2010-05-27 2022-10-04 Semiconductor device comprising PN junction diode and Schottky barrier diode
US18/544,771 US20240120322A1 (en) 2010-05-27 2023-12-19 Semiconductor device comprising pn junction diode and schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121375A JP5525917B2 (ja) 2010-05-27 2010-05-27 電子回路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013237035A Division JP5646034B2 (ja) 2013-11-15 2013-11-15 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法
JP2014082994A Division JP5865422B2 (ja) 2014-04-14 2014-04-14 電子回路

Publications (2)

Publication Number Publication Date
JP2011250589A JP2011250589A (ja) 2011-12-08
JP5525917B2 true JP5525917B2 (ja) 2014-06-18

Family

ID=45004042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121375A Active JP5525917B2 (ja) 2010-05-27 2010-05-27 電子回路

Country Status (6)

Country Link
US (10) US9245956B2 (ja)
EP (3) EP2579443B1 (ja)
JP (1) JP5525917B2 (ja)
CN (1) CN102934348B (ja)
DE (2) DE202011111042U1 (ja)
WO (1) WO2011149059A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014195082A (ja) * 2014-04-14 2014-10-09 Rohm Co Ltd 電子回路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
JP6070955B2 (ja) 2011-09-30 2017-02-01 ローム株式会社 半導体装置
JP6076675B2 (ja) 2011-10-31 2017-02-08 ローム株式会社 半導体装置
US9070562B2 (en) * 2013-03-11 2015-06-30 Semiconductor Components Industries, Llc Circuit including a switching element, a rectifying element, and a charge storage element
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
US9437589B2 (en) * 2014-03-25 2016-09-06 Infineon Technologies Ag Protection devices
US9935551B2 (en) * 2014-06-30 2018-04-03 Sharp Kabushiki Kaisha Switching circuit including serially connected transistors for reducing transient current at time of turning off, and power supply circuit provided therewith
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
US20170062410A1 (en) * 2015-08-31 2017-03-02 Semiconductor Components Industries, Llc Circuit including a rectifying element, an electronic device including a diode and a process of forming the same
US10250115B2 (en) * 2016-11-02 2019-04-02 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
JP6977460B2 (ja) * 2017-10-03 2021-12-08 富士電機株式会社 半導体装置
US10510340B1 (en) * 2017-12-05 2019-12-17 Amazon Technologies, Inc. Dynamic wakeword detection
JP7198168B2 (ja) * 2019-07-19 2022-12-28 株式会社 日立パワーデバイス パワー半導体モジュール
JP7178980B2 (ja) * 2019-10-30 2022-11-28 三菱電機株式会社 半導体装置
JP7447480B2 (ja) 2019-12-23 2024-03-12 富士電機株式会社 電子回路、半導体モジュール及び半導体装置
DE102020201810B4 (de) * 2020-02-13 2023-01-12 Siemens Aktiengesellschaft Stromrichter-Schaltung
JP7652638B2 (ja) * 2021-06-16 2025-03-27 株式会社東芝 半導体装置、その製造方法および基板
DE102021208810A1 (de) 2021-08-12 2023-02-16 Zf Friedrichshafen Ag Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul
JP7612545B2 (ja) * 2021-09-17 2025-01-14 株式会社東芝 半導体装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125018A (ja) 1987-11-09 1989-05-17 Fuji Electric Co Ltd インバータ回路
JPH05316725A (ja) 1992-05-08 1993-11-26 Toshiba Corp スイッチング電源の整流回路
US5689164A (en) * 1995-12-08 1997-11-18 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Resonant power electronic control of switched reluctance motor
JPH11103594A (ja) * 1997-09-29 1999-04-13 Meidensha Corp スイッチドリラクタンスモータの駆動回路
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
JP4594477B2 (ja) * 2000-02-29 2010-12-08 三菱電機株式会社 電力半導体モジュール
DE10030875C1 (de) * 2000-06-23 2002-03-07 Compact Dynamics Gmbh Halbbrückenbaugruppe
JP2002141465A (ja) 2000-10-31 2002-05-17 Toshiba Corp 電力用半導体モジュール
JP2002217416A (ja) 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
US7544970B2 (en) * 2003-08-22 2009-06-09 The Kansai Electric Power Co., Inc. Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device
US7129589B2 (en) * 2003-10-22 2006-10-31 Broadcom Corporation Use of an internal on-chip inductor for electrostatic discharge protection of circuits which use bond wire inductance as their load
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
JP2005285913A (ja) 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4565879B2 (ja) 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4409380B2 (ja) 2004-07-22 2010-02-03 本田技研工業株式会社 電子回路装置
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2006166562A (ja) 2004-12-06 2006-06-22 Toshiba Corp Ｄｃ−ｄｃコンバータ
JP4091595B2 (ja) 2004-12-09 2008-05-28 株式会社東芝 半導体装置
JP2006310790A (ja) 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置
JP2007305836A (ja) 2006-05-12 2007-11-22 Mitsubishi Electric Corp 電力変換回路
US7687885B2 (en) 2006-05-30 2010-03-30 Renesas Technology Corp. Semiconductor device with reduced parasitic inductance
JP5191689B2 (ja) 2006-05-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2008017237A (ja) 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
US7557434B2 (en) 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
JP4471967B2 (ja) 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
JP5109506B2 (ja) 2007-07-03 2012-12-26 株式会社デンソー 半導体装置
CN101904080B (zh) 2007-12-20 2013-06-19 松下电器产业株式会社 电力变换装置、开关装置以及电力变换装置的控制方法
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP5770412B2 (ja) 2008-01-31 2015-08-26 ダイキン工業株式会社 電力変換装置
JP5159355B2 (ja) * 2008-02-12 2013-03-06 三菱電機株式会社 レーザ電源装置
JP4557015B2 (ja) * 2008-02-15 2010-10-06 株式会社デンソー パワースイッチング回路
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP2010121375A (ja) 2008-11-20 2010-06-03 Japan Pile Corp 掘削装置及び掘削方法
ITTO20090367A1 (it) * 2009-05-08 2010-11-09 Torino Politecnico Procedimento e sistema di conversione statica per la regolazione della potenza in una rete elettrica in corrente alternata
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
KR101391223B1 (ko) 2011-09-06 2014-05-07 도레이 카부시키가이샤 내열성이 뛰어난 폴리에스테르 및 그 제조방법
JP5646034B2 (ja) 2013-11-15 2014-12-24 ローム株式会社 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014195082A (ja) * 2014-04-14 2014-10-09 Rohm Co Ltd 電子回路

Also Published As

Publication number Publication date
US20180190624A1 (en) 2018-07-05
US20240120322A1 (en) 2024-04-11
DE202011111042U1 (de) 2018-09-18
US20170263590A1 (en) 2017-09-14
US20130082284A1 (en) 2013-04-04
EP3528380B1 (en) 2021-03-03
CN102934348B (zh) 2015-11-25
US20230025045A1 (en) 2023-01-26
US20200144227A1 (en) 2020-05-07
US9245956B2 (en) 2016-01-26
US20180350781A1 (en) 2018-12-06
EP2579443A4 (en) 2015-08-05
US10074634B2 (en) 2018-09-11
JP2011250589A (ja) 2011-12-08
US9679877B2 (en) 2017-06-13
US11894349B2 (en) 2024-02-06
EP2579443B1 (en) 2018-12-19
EP2579443A1 (en) 2013-04-10
US9917074B2 (en) 2018-03-13
US11502063B2 (en) 2022-11-15
EP3528380A1 (en) 2019-08-21
US20210104500A1 (en) 2021-04-08
US10559552B2 (en) 2020-02-11
CN102934348A (zh) 2013-02-13
US9461021B2 (en) 2016-10-04
US10896896B2 (en) 2021-01-19
WO2011149059A1 (ja) 2011-12-01
DE202011111078U1 (de) 2019-05-20
EP3813247B1 (en) 2024-04-10
EP3813247A1 (en) 2021-04-28
US20170018536A1 (en) 2017-01-19
US20160133609A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
JP5525917B2 (ja) 電子回路
US8970020B2 (en) Semiconductor device
JP7312604B2 (ja) 半導体装置
TW200527675A (en) A semiconductor device
US11990455B2 (en) Semiconductor device
JP5865422B2 (ja) 電子回路
JP5818959B2 (ja) 半導体デバイス
JP5566354B2 (ja) 電力用半導体スイッチおよび電力変換装置
JP5646034B2 (ja) 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法
US11398418B2 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R150 Certificate of patent or registration of utility model

Ref document number: 5525917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250