[go: up one dir, main page]

JP5525314B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5525314B2
JP5525314B2 JP2010094068A JP2010094068A JP5525314B2 JP 5525314 B2 JP5525314 B2 JP 5525314B2 JP 2010094068 A JP2010094068 A JP 2010094068A JP 2010094068 A JP2010094068 A JP 2010094068A JP 5525314 B2 JP5525314 B2 JP 5525314B2
Authority
JP
Japan
Prior art keywords
film
substrate
single crystal
crystal silicon
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010094068A
Other languages
English (en)
Other versions
JP2010283337A5 (ja
JP2010283337A (ja
Inventor
照幸 藤井
浩平 大島
純矢 丸山
明久 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010094068A priority Critical patent/JP5525314B2/ja
Publication of JP2010283337A publication Critical patent/JP2010283337A/ja
Publication of JP2010283337A5 publication Critical patent/JP2010283337A5/ja
Application granted granted Critical
Publication of JP5525314B2 publication Critical patent/JP5525314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/123—Active materials comprising only Group II-VI materials, e.g. CdS, ZnS or HgCdTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H10F77/935—Interconnections for devices having potential barriers for photovoltaic devices or modules
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photovoltaic Devices (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)

Description

本発明は太陽電池を含む光電変換装置などの半導体装置及びその作製方法に関する。
特許文献１はシリコンウエハを基板に接合し、シリコンウエハからシリコン（Ｓｉ）膜を剥離することにより、基板上にシリコン膜を形成する太陽電池の作製方法を開示している。
特許文献１の図１０が開示する太陽電池の作製方法は以下のとおりである。水素が注入されたシリコンウエハにアルミニウム（Ａｌ）蒸着層などの接合金属層を形成する。接合金属層とＡｌ系金属基板とを密着させる。４００−６００℃の熱処理によってシリコンウエハの一部を分離してＡｌ系金属基板上に接合金属層を介してシリコン膜を形成するとともに接合金属層とＡｌ系金属基板とを接合させる。Ａｌ系金属基板はカソード電極として機能する。シリコン膜上にアノード電極を形成して太陽電池を作製する。
特開２００３−１７７２３号公報
本発明の一態様が解決しようとする課題は、半導体装置の電極に関する又は接合工程を有する半導体装置の作製方法に関する。具体的には、（１）Ａｌ電極を用いることにより半導体装置が高抵抗になること、（２）ＡｌとＳｉとが合金を形成すること、（３）スパッタ法により形成する膜が高抵抗になること、（４）接合工程では、接合面の凹凸が大きいと接合不良が生じること、である。以下、（１）−（４）について説明する。
（１）特許文献１はシリコンウエハにＡｌ蒸着層などの接合金属層を形成し、該接合金属層及びＡｌ系金属基板を裏面電極として用いている。しかしＡｌの抵抗率は約２．６６×１０−８Ωｍであり、比較的高い。そのため太陽電池で発生した起電力を取り出す際に、その高い抵抗に起因する損失が発生する。
（２）ＡｌはＳｉとともに合金を形成することが知られている。合金を形成すると、ＡｌがＳｉ膜中に拡散し、Ｓｉ膜が光電変換層として機能しなくなる。
（３）一般に電極を形成する際には、特許文献１のように蒸着法やスパッタ法を用いることが多い。特にスパッタ法を用いて形成した金属膜は、電気伝導度が低くなる傾向がある。これは、元素にもよるが、成膜に使用されるガスが膜中に取り込まれ、膜中の不純物濃度が高くなることに起因する。
（４）特許文献１は接合金属層とＡｌ系金属基板とを接合させている。接合工程では、接合面の平坦性が重要になる。例えば酸化珪素膜同士を接合させる場合、平均面粗さ（Ｒａ）が０．４ｎｍ程度であると、簡単に接合させることができる。しかし接合面の凹凸が大きいと、接合不良となることがある。
上記の課題を鑑みて、本発明の一態様は、抵抗率の低い電極を有し、Ｓｉと合金を形成しにくい半導体装置を提供する。また接合不良を生じない半導体装置の作製方法を開示する。
本発明の第１の態様による半導体装置は、金属基板又は金属膜が形成された基板を有し、金属基板上又は金属膜上の銅（Ｃｕ）メッキ膜を有し、Ｃｕメッキ膜上のバリア膜と、バリア膜上の単結晶シリコン膜と、単結晶シリコン膜上の電極層と、を有する。
Ｃｕ膜は抵抗率が約１．６７×１０−８Ωｍであり、Ａｌよりも低い。またメッキ法により形成した膜はスパッタ法により形成した膜よりも高い電気伝導度を有する。
バリア膜を有しているのでＣｕがＳｉと合金を形成することはないので、Ｓｉ膜は光電変換層として機能し、高信頼性の半導体装置を得ることができる。
金属基板上又は金属膜上に、シード膜及び該シード膜から成長して形成されたＣｕメッキ膜を有してもよい。
金属基板はＣｕ基板であり、金属膜が形成された基板はＣｕ膜が形成されたガラス基板でもよい。
本発明の第２の態様による半導体装置の作製方法は、単結晶シリコン基板である第１の基板に水素ガスから生成されるイオンをドープして単結晶シリコン基板内に脆化層を形成する工程と、単結晶シリコン基板上にバリア膜を形成する工程と、バリア膜上にＣｕメッキ膜を形成する工程と、金属基板又は金属膜が形成された基板である第２の基板を用意する工程と、Ｃｕメッキ膜と、金属基板又は金属膜とを熱圧着して、Ｃｕメッキ膜を介して又はＣｕメッキ膜と金属膜とを介して、単結晶シリコン基板と第２の基板とを接合させる工程と、熱処理により、脆化層から単結晶シリコン基板の一部をはく離して、第２の基板にＣｕメッキ膜を介して又はＣｕメッキ膜と金属膜とを介して、単結晶シリコン膜を形成する工程と、単結晶シリコン膜上に電極層を形成する工程と、を有する。
一般にスパッタにより形成した金属膜の表面の平均面粗さ（Ｒａ）が０．８−１．５ｎｍ程度であるのに対して、金属メッキ膜の表面のＲａは約４ｎｍである。金属メッキ膜の表面はスパッタにより形成した金属膜の表面よりも大きな凹凸を有している。このため金属メッキ膜を形成した基板と、対向基板とを接合させることは困難である。しかし上述した作製方法は表面に大きな凹凸を有していても、接合を可能にする。
熱圧着は１５０℃以上、第１の基板及び第２の基板の耐熱温度未満、かつ０．５ＭＰａ以上、２０ＭＰａ以下で行ってもよい。または熱圧着は１５０℃以上、第１の基板及び第２の基板の耐熱温度未満、２．０ＭＰａ以上、２０ＭＰａ以下で行ってもよい。
第１の基板上にシード膜を形成し、該シード膜から成長させてＣｕメッキ膜を形成してもよい。
金属基板はＣｕ基板であり、金属膜が形成された基板は、Ｃｕ膜が形成されたガラス基板でもよい。
なお半導体装置は太陽電池を含む光電変換装置を含む。
Ｃｕメッキ膜の抵抗はＡｌ膜やスパッタ膜よりも低い。Ｃｕメッキ膜を太陽電池などの光電変換装置の電極に用いると、光により発生した電荷を効率よく取り出すことができる。またバリア膜を有しているのでＣｕがＳｉと合金を形成することはなく、高信頼性の半導体装置を得ることができる。また表面に大きな凹凸を有するＣｕメッキ膜を形成した基板を用いるが、熱圧着により当該基板と対向基板とを容易に接合させることができる。
実施の形態１を説明する斜視図及び断面図である。 実施の形態２を説明する断面図である。 実施の形態２を説明する断面図である。 実施の形態２を説明する断面図である。 実施の形態２を説明する断面図である。 実施例１を説明する断面図である。 実施例１を説明する断面図である。 実施例１を説明する図である。 実施例３を説明する断面図である。 実施例３を説明する断面図である。 実施例３を説明する図である。 実施例３を説明する図である。
以下に、本発明の実施の形態１−２を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
実施の形態１は半導体装置を開示し、実施の形態２は半導体装置の作製方法を開示する。
（実施の形態１）
実施の形態１は、金属基板又は金属膜が形成された基板を有し、金属基板上又は金属膜上の銅（Ｃｕ）メッキ膜を有し、Ｃｕメッキ膜上のバリア膜と、バリア膜上の単結晶シリコン膜と、単結晶シリコン膜上の電極層と、を有する半導体装置を、図１を用いて開示する。
図１（Ａ）は半導体装置の斜視図、図１（Ｂ）は図１（Ａ）の破線Ａ−Ｂの断面図である。
半導体装置は、基板３１上に金属膜３２を有し、金属膜３２の上にＣｕメッキ膜２４を有し、Ｃｕメッキ膜２４上のバリア膜２６と、バリア膜２６上の単結晶シリコン膜３４と、単結晶シリコン膜３４上の電極層３６と、を有する。
基板３１は、例えばガラス基板、石英基板、セラミック基板、プラスチック基板等の絶縁性基板、シリコン基板、シリコンゲルマニウム基板等の半導体基板、Ａｌ基板、Ｃｕ基板、Ｎｉ基板等の金属基板を用いることができる。金属基板を用いる場合はＣｕ基板であることが好ましい。
基板３１上には厚さ５０−３００ｎｍの金属膜３２を形成する。金属膜３２は蒸着、スパッタ、ＣＶＤ等の公知の方法により形成する。金属膜３２はＡｌ膜、Ａｌ−Ｎｄ合金膜、Ａｇ膜、Ａｕ膜、Ｐｔ膜、Ａｇ−Ｐｄ−Ｃｕ合金膜、Ｃｕ膜を用いることができるが、Ｃｕ膜であることが好ましい。なお基板３１として金属基板を用いる場合は金属膜３２を設けなくてもよい。
Ｃｕメッキ膜２４は公知の電気メッキ、無電解メッキを用いて、５００ｎｍ−１．５μｍの厚さで形成する。Ｃｕメッキ膜２４の電気伝導率はＡｌ膜の電気伝導率よりも高い。またＣｕメッキ膜２４はスパッタ法で使用されるガスが膜中に取り込まれることがない。したがってＣｕメッキ膜２４の電気伝導率はスパッタ膜の電気伝導率よりも高い。さらにメッキを用いるので、Ｃｕメッキ膜２４の膜厚は容易に大きくすることができる。
電気メッキを用いてＣｕメッキ膜２４を形成する場合には、金属や合金からなるシード膜を形成した後、シード膜から成長させてＣｕメッキ膜２４を形成する。シード膜には、Ｃｕ、Ｐｄ、チタン（Ｔｉ）、Ｎｉ、Ｃｒ、Ａｇ、Ａｕ若しくはチタン−タングステン（ＴｉＷ）、ニッケル−鉄（ＮｉＦｅ）又はこれらの合金を用いる。シード膜は蒸着、スパッタ等の公知の方法により、５０−３００ｎｍの厚さで形成する。無電解メッキを用いる場合、シード膜は不要である。
バリア膜２６は、窒化チタン、チタン（Ｔｉ）、窒化タンタル、タンタル（Ｔａ）、窒化タングステン、タングステン（Ｗ）などが用いられる。バリア膜２６は単層膜でも積層膜でもよい。バリア膜２６は蒸着、スパッタ等の公知の方法により、１０−１００ｎｍの厚さで形成することができる。バリア膜２６はＣｕメッキ膜２４のＣｕが単結晶シリコン膜３４へ拡散するのを防止する。これによりＣｕとＳｉとが合金を形成することがなく、高信頼性の半導体装置を得ることができる。
単結晶シリコン膜３４はｉ型単結晶シリコン膜の単層膜、基板３１側からｐ型単結晶シリコン膜及びｎ型単結晶シリコン膜を積層した積層膜、基板３１側からｎ型単結晶シリコン膜及びｐ型単結晶シリコン膜を積層した積層膜、基板３１側からｐ型単結晶シリコン膜、ｉ型単結晶シリコン膜及びｎ型単結晶シリコン膜を積層した積層膜、又は基板３１側からｎ型単結晶シリコン膜、ｉ型単結晶シリコン膜及びｐ型単結晶シリコン膜を積層した積層膜を用いることができる。単結晶シリコン膜３４は実施の形態２に記載する方法により形成することができる。単結晶シリコン膜３４は１５０−６００ｎｍの厚さで形成することができる。
電極層３６側から光が単結晶シリコン膜３４に入射する。電極層３６は透光性導電材料を用いて、スパッタリング法または蒸着法で形成する。透光性導電材料として、例えば酸化インジウム・スズ合金（ＩＴＯ）、酸化亜鉛、酸化スズ、酸化インジウム・酸化亜鉛合金などの金属酸化物を用いることができる。電極層３６は、くし形状（図１（Ａ））や格子状に形成することができる。
電極層３６及び単結晶シリコン膜３４を覆って、ＣＶＤ法等により酸化珪素膜、窒化珪素膜、酸化窒化珪素膜又はこれらの積層膜からなるパッシベーション膜を形成してもよい（図示しない）。パッシベーション膜は保護膜および反射防止膜として機能させることができる。
Ｃｕメッキ膜２４の電気伝導率はＡｌ膜の電気伝導率よりも高い。Ｃｕメッキ膜２４の電気伝導率はスパッタ膜の電気伝導率よりも高い。またバリア膜２６を有しているのでＣｕがＳｉと合金を形成することはなく、高信頼性の半導体装置を得ることができる。
（実施の形態２）
実施の形態２は、単結晶シリコン基板である第１の基板に水素ガスから生成されるイオンをドープして単結晶シリコン基板内に脆化層を形成する工程と、単結晶シリコン基板上にバリア膜を形成する工程と、バリア膜上にＣｕメッキ膜を形成する工程と、金属基板又は金属膜が形成された基板である第２の基板を用意する工程と、Ｃｕメッキ膜と、金属基板又は金属膜とを熱圧着して、Ｃｕメッキ膜を介して又はＣｕメッキ膜と金属膜とを介して、単結晶シリコン基板と第２の基板とを接合させる工程と、熱処理により、脆化層から単結晶シリコン基板の一部をはく離して、第２の基板にＣｕメッキ膜を介して又はＣｕメッキ膜と金属膜とを介して、単結晶シリコン膜を形成する工程と、単結晶シリコン膜上に電極層を形成する工程と、を有する半導体装置の作製方法を、図２−５を用いて開示する。
第１の基板である単結晶シリコン基板２１を準備する。単結晶シリコン基板２１はｎ型単結晶シリコン基板、ｉ型単結晶シリコン基板又はｐ型単結晶シリコン基板を用いる。実施の形態２では単結晶シリコン基板２１にｐ型単結晶シリコン基板を用いて説明する。
単結晶シリコン基板２１に水素（Ｈ２）ガスから生成されるイオン２３をドープして脆化層２２を形成する（図２（Ａ））。Ｈ２ガスには限定されず、フォスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）等を用いてもよい。イオン２３のドーズ量は特に限定されない。脆化層２２は、単結晶シリコン基板２１の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるようにイオン２３のエネルギー等を調節する。なお後のはく離工程を容易及び確実に行うために単結晶シリコン基板２１の全面にイオン２３をドープすることが好ましい。
上述したイオンの照射方法において、生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合を５０％以上、好ましくはＨ３ ＋の割合を７０％以上とするとよい。Ｈ３ ＋の割合を増加させると、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。また同じ質量のイオンを照射することで、単結晶シリコン基板２１の同じ深さに集中させてイオンを添加することができる。
実施の形態１で開示した方法により、単結晶シリコン基板２１に厚さ１０−１００ｎｍのバリア膜２６を形成する（図２（Ｂ））。
電気メッキを用いる場合は、バリア膜２６にシード膜２５を形成する（図２（Ｂ））。シード膜２５は、実施の形態１で開示した方法により、５０−３００ｎｍの厚さで形成する。無電解メッキを用いる場合、シード膜２５は不要である。
電気メッキを用いる場合は、シード膜２５から成長させてＣｕメッキ膜２４を５００ｎｍ−１．５μｍの厚さで形成する（図２（Ｂ））。無電解メッキを用いる場合は、バリア膜２６にＣｕメッキ膜２４を形成する。メッキを用いるので、Ｃｕメッキ膜２４の膜厚は容易に大きくすることができる。Ｃｕメッキ膜２４の表面は、スパッタ法、蒸着法などにより形成された金属膜の表面よりも大きな凹凸を有している。
なお図２（Ｂ）ではシード膜２５とＣｕメッキ膜２４との間に界面が存在するように示しているが、シード膜２５から成長させてＣｕメッキ膜２４を形成するので、シード膜２５とＣｕメッキ膜２４との間には明確な界面が存在しない場合もある。
基板３１を用意する（図３（Ａ））。基板３１は第２の基板となる。基板３１は実施の形態１で開示した基板を用いることができる。ただし、後述する熱処理の温度以上の耐熱性を有する基板であることが好ましい。
基板３１に厚さ１０−３００ｎｍの金属膜３２を蒸着、スパッタ、ＣＶＤ等の公知の方法により形成する（図３（Ａ））。金属膜３２はＣｕ膜であることが好ましい。金属基板を用いる場合は、金属膜３２は設けなくてもよい。
単結晶シリコン基板２１と、基板３１とを、Ｃｕメッキ膜２４と金属膜３２とが対向するように配置し（図３（Ｂ））、ホットプレス装置を用いて熱圧着して接合する（図３（Ｃ））。熱圧着は１５０℃以上、３００℃以下、かつ０．５ＭＰａ以上、２０ＭＰａ以下で行う。または熱圧着は１５０℃以上、第１の基板及び第２の基板の耐熱温度未満、２．０ＭＰａ以上、２０ＭＰａ以下で行う。３００℃以下としたのは、後述するように、４００℃以上の熱処理によって、単結晶シリコン基板２１の一部をはく離するからである。また熱圧着は５分から４時間で行うことができる。
接合後、接合された単結晶シリコン基板２１と、基板３１とをホットプレス装置から取り出す。次に４００℃以上で熱処理を行う。熱処理は脆化層２２に形成された微小な空洞の体積変化を生じさせる。この体積変化により脆化層２２近傍を境として単結晶シリコン基板２１の一部をはく離し、基板３１に金属膜３２、Ｃｕメッキ膜２４及びバリア膜２６を介して単結晶シリコン膜３３を５０−２００ｎｍの膜厚で形成することができる（図４（Ａ））。
熱処理は、拡散炉、抵抗加熱炉などの加熱炉、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ（ＲＴＡ）装置、マイクロ波加熱装置などを用いることができる。熱処理の温度は、４００℃以上、単結晶シリコン基板２１の耐熱温度未満かつ基板３１の耐熱温度未満とする。例えば単結晶シリコン基板２１、基板３１にガラス基板を用いる場合は４００℃以上６５０℃以下、処理時間０．５−５時間で行う。
単結晶シリコン膜３３の表面は欠陥や大きな凹凸があるため、レーザー光照射、ＣＭＰなどにより、欠陥を低減し、表面を平坦化してもよい（図４（Ｂ））。
上述のとおり、単結晶シリコン基板２１はｐ型であるから単結晶シリコン膜３３はｐ型である。ｐ型の単結晶シリコン膜３３上にｉ型の単結晶シリコン膜３４を形成し、ｉ型の単結晶シリコン膜３４上にｎ型の単結晶シリコン膜３５をそれぞれ５０−２００ｎｍの膜厚で形成する（図４（Ｃ））。
実施の形態２では、固相成長（固相エピタキシャル成長）や気相成長（気相エピタキシャル成長）などのエピタキシャル成長技術を利用してｉ型の単結晶シリコン膜３４、ｎ型の単結晶シリコン膜３５を形成する。
まずｐ型の単結晶シリコン膜３３上に、ＣＶＤ法などによりｉ型の非晶質シリコン膜又はｉ型の結晶性シリコン膜を形成する。ｉ型の非晶質シリコン膜又はｉ型の結晶性シリコン膜を固相成長させてｉ型の単結晶シリコン膜３４を形成する。
ｉ型の単結晶シリコン膜３４上に、ＣＶＤ法などによりｎ型の非晶質シリコン膜又はｎ型の結晶性シリコン膜を形成する。ｎ型の非晶質シリコン膜又はｎ型の結晶性シリコン膜を固相成長させてｎ型の単結晶シリコン膜３５を形成する。
固相成長を行う熱処理は、上述したＲＴＡ、炉、高周波発生装置などの熱処理装置を用いる。
ｉ型の単結晶シリコン膜３４及びｎ型の単結晶シリコン膜３５の形成方法は、上述の方法に限定されない。例えばＣＶＤ法などにより非晶質シリコン膜又は結晶性シリコン膜を形成し、レーザー光を照射して単結晶シリコン膜を形成してもよい。
ｎ型の単結晶シリコン膜３５上に電極層３６を形成する（図５）。電極層３６側を光入射面とするため、電極層３６は透光性の導電材料を用いて、スパッタリング法または真空蒸着法で形成する。酸化インジウム・スズ合金、酸化亜鉛、酸化スズ、酸化インジウム・酸化亜鉛合金などの酸化物金属を用いる。電極層３６の上面形状は、くし形状（図１（Ａ））や格子状に形成することができる。
ＣＶＤ法等により酸化珪素膜等からなるパッシベーション膜３７を形成する（図５）。このパッシベーション膜３７は保護膜および反射防止膜として機能する。
パッシベーション膜３７にコンタクトホールを形成し、金属膜３２と電気的に接続する配線３８及び電極層３６と電気的に接続する配線３９を蒸着法、フォトリソグラフィ等を用いて形成する（図５）。印刷法、液滴吐出法等を用いて配線３８、３９を形成すると、フォトマスクが不要になる。配線３８、配線３９、パッシベーション膜３７は必要に応じて形成する。
このようにして金属基板又は金属膜が形成された基板上に、高電気伝導率を有するＣｕメッキ膜、該Ｃｕメッキ膜上に単結晶シリコン膜を有する半導体装置を実現させることができる。Ｃｕメッキ膜の表面は、スパッタ法、蒸着法などにより形成された金属膜の表面よりも大きな凹凸を有しており、Ｃｕメッキ膜と対向基板とを接合させるのは困難であるが、本発明の作製方法は接合を可能にする。
またＣｕメッキの際には単結晶シリコン基板をメッキ液に浸漬するので、第２の基板はメッキ液にさらされることはない。
単結晶シリコン基板２１として、ｐ型単結晶シリコン基板を適用したが、ｎ型単結晶シリコン基板を用いてもよい。この場合、単結晶シリコン膜３３はｎ型の単結晶シリコン膜となり、単結晶シリコン膜３５はｐ型の単結晶シリコン膜となる。またｉ型の単結晶シリコン基板を用いてもよい。
なお、実施の形態２は、実施の形態１と適宜組み合わせることができる。
実施例１は、Ｃｕメッキ膜を有する第１の基板と、金属膜が形成された第２の基板とを熱圧着して、Ｃｕメッキ膜と金属膜とを介して第１の基板と第２の基板とを接合させる半導体装置の作製方法を、図６−８を用いて開示する。
単結晶シリコン基板である第１の基板１上に、スパッタ法にて、バリア膜４として、厚さ２５−１００ｎｍを有する、Ｔｉ膜、窒化チタン膜又は窒化タンタル膜を形成した。
バリア膜４上に、スパッタ法にて、シード膜３として、厚さ１００−２００ｎｍを有する、Ｎｉ膜、Ａｇ−Ｐｄ−Ｃｕ合金膜又はＣｕ膜を形成した（図６（Ａ））。
シード膜３上に、Ｃｕメッキ膜を形成した。Ｃｕメッキ膜の形成は前処理、メッキ処理、後処理からなる。
前処理を説明する。シード膜３、バリア膜４が形成された第１の基板１を、リン酸−有機化合物−水の混合溶液で５−１０分間処理した後、純水で洗浄した。次に１０％塩酸で５−１０分間処理した後、純水で洗浄した。
メッキ処理を説明する。ここでは電気メッキを用いた。メッキ液はミクロファブ（登録商標）Ｃｕ３００（日本エレクトロプレイティング・エンジニヤース社製）を用いた。Ｃｕ３００はＨ２ＳＯ４、ＣｕＳＯ４（ＩＩ）及び添加剤を含んでいる。メッキ液内に陽極と陰極を設け、陽極と陰極は直流電源に接続した。陽極として含燐銅を設置し、陰極として第１の基板１を設置した。電流密度１−５Ａ／ｄｍ２とし、室温でメッキ処理を行った。Ｃｕメッキ膜２は１００ｎｍ−１μｍ形成した。メッキ処理後、第１の基板１をメッキ液から取り出した。
後処理を説明する。第１の基板１を純水、１０％硫酸及び１％しゅう酸を用いて超音波洗浄した。
以上のようにしてＣｕメッキ膜２を形成した（図６（Ａ））。なお図６（Ａ）ではシード膜３とＣｕメッキ膜２との間に界面が存在するように示しているが、シード膜３から成長させてＣｕメッキ膜２を形成するので、シード膜３とＣｕメッキ膜２の間には明確な界面が存在しない場合もある。
一方、第２の基板１１にはガラス基板を用いた。実施例１では厚さ１ｍｍ以下であるＡＮ１００（旭硝子社製、歪み点約６７０℃）を用いた。第２の基板１１上に、スパッタ法にて、金属膜１２として厚さ１００−２００ｎｍを有するＣｕ膜を形成した（図６（Ｂ））。
第１の基板１と、第２の基板１１とを、ホットプレス装置を用いて熱圧着する。
ホットプレス装置の下側の熱盤５０に、第１の基板１と、第２の基板１１とを配置した。Ｃｕメッキ膜２とＣｕ膜とが対向するように配置した（図７（Ａ））。熱盤５０及び熱盤５１は加熱装置に接続されている（図示しない）。
熱盤５０を上昇させ、上側の熱盤５１と下側の熱盤５０によって、第１の基板１と、第２の基板１１とを熱圧着した（図７（Ｂ））。圧力は２−２０ＭＰａ、温度は室温−３００℃、熱圧着時間は０．２５−３．５時間とした。
熱圧着の結果を図８に示す。縦軸は熱圧着時の圧力（Ｐａ）、横軸は温度（℃）であり、丸印は第１の基板１と第２の基板１１とを接合させることができたことを示し、×印は接合させることができなかったことを示す。第１の基板１と第２の基板１１とは１５０℃−３００℃、かつ２ＭＰａ以上、２０ＭＰａ以下で接合させることができた。熱圧着は０．２５時間以上で十分であった。また温度１００℃以下では接合させることはできなかった。なおホットプレス装置の都合により圧力の下限値を２ＭＰａとしているが、０．５ＭＰａ以上であれば接合させることができる。
なお図７（Ｂ）では金属膜１２とＣｕメッキ膜２との間に界面が存在するように示しているが、金属膜１２とＣｕメッキ膜２が同じ金属（Ｃｕ）からなる場合、金属膜１２とＣｕメッキ膜２との間には明確な界面が存在しない場合もある。
実施例２では第２の基板１１上に、スパッタ法にて、金属膜１２としてＡｌ−Ｎｄ膜又はＡｇ−Ｐｄ−Ｃｕ合金膜を形成した。その他の条件は実施例１と同じである。
第１の基板１と第２の基板１１とは１５０℃−３００℃、かつ２ＭＰａ以上、２０ＭＰａ以下で接合させることができた。なおホットプレス装置の都合により圧力の下限値を２ＭＰａとしているが、０．５ＭＰａ以上であれば接合させることができる。
実施例３では、単結晶シリコン基板である第１の基板に水素ガスから生成されるイオンをドープして単結晶シリコン基板内に脆化層を形成する工程と、単結晶シリコン基板上にバリア膜を形成する工程と、バリア膜上にＣｕメッキ膜を形成する工程と、金属膜が形成された基板である第２の基板を用意する工程と、Ｃｕメッキ膜と、金属膜とを熱圧着して、Ｃｕメッキ膜と金属膜とを介して、単結晶シリコン基板と第２の基板とを接合させる工程と、熱処理により、脆化層から単結晶シリコン基板の一部をはく離して、第２の基板にＣｕメッキ膜と金属膜とを介して、単結晶シリコン膜を形成する工程を、図９−１２を用いて開示する。
単結晶シリコン基板２１にＨ２ガスから生成されるイオン２３をドープして脆化層２２を形成する（図９（Ａ））。Ｈ２ガスの流量を５０ｓｃｃｍ、加速電圧を８０ｋＶ、電流密度を５μＡ／ｃｍ２とし、ドーズ量は２．０×１０１６ｃｍ−２とした。単結晶シリコン基板２１中の水素イオン濃度は２．０×１０２１ｃｍ−３程度となる。
単結晶シリコン基板２１に、バリア膜２６として、スパッタ法にて、窒化タンタル膜又は窒化チタン膜を厚さ２５ｎｍで形成した。
バリア膜２６上に、シード膜２５として、スパッタ法にて、Ｃｕ膜又はＮｉ膜を形成した。Ｃｕ膜は厚さ２００ｎｍ、Ｎｉ膜は厚さ１００ｎｍで形成した。
実施例１で開示したような方法、材料を用いてシード膜２５上に、Ｃｕメッキ膜２４を厚さ１μｍで形成した。電流密度２Ａ／ｄｍ２とし、室温でメッキ処理を行った（図９（Ｂ））。なおシード膜２５から成長させてＣｕメッキ膜２４を形成するので、シード膜２５とＣｕメッキ膜２４との間には明確な界面が存在しない場合もある。
基板３１として、ガラス基板ＡＮ１００（旭硝子社製）を用いた。
ガラス基板に実施例１と同様にスパッタ法にて、金属膜３２として、Ｃｕ膜を厚さ１００−２００ｎｍで形成した。
ホットプレス装置の下側の熱盤５０に、単結晶シリコン基板２１と、ガラス基板とを、Ｃｕメッキ膜２４とＣｕ膜とが対向するように配置した。熱盤５０及び熱盤５１は加熱装置に接続されている（図示しない）。熱盤５０を上昇させ、上側の熱盤５１と下側の熱盤５０によって、単結晶シリコン基板２１と、ガラス基板とを熱圧着した（図９（Ｃ））。熱圧着は１５０℃、かつ２ＭＰａ以上、２０ＭＰａ以下で行った。これにより単結晶シリコン基板２１と、ガラス基板とを接合させることができた（図１０（Ａ））。ホットプレス装置の都合により圧力の下限値を２ＭＰａとしているが、０．５ＭＰａ以上であれば接合させることができる。なお金属膜３２とＣｕメッキ膜２４が同じＣｕからなるため、金属膜３２とＣｕメッキ膜２４との間には明確な界面が存在しない場合もある。
熱圧着後、接合させた単結晶シリコン基板２１とガラス基板とをホットプレス装置から取り出し、加熱炉にて４００℃以上、２−４時間で熱処理を行った。脆化層近傍を境として単結晶シリコン基板２１の一部をはく離し、ガラス基板にＣｕ膜及びＣｕメッキ膜２４を介して、単結晶シリコン膜３３を５０−２００ｎｍの膜厚で形成することができた（図１０（Ｂ））。
バリア膜２６を厚さ２５ｎｍの窒化タンタル膜、シード膜２５を厚さ２００ｎｍのＣｕ膜、熱圧着を１５０℃、かつ１０ＭＰａで行い、その後６００℃２時間の熱処理をして、単結晶シリコン基板２１の一部をはく離して単結晶シリコン膜３３を形成したガラス基板を示す（図１１（Ａ））。ガラス基板上には単結晶シリコン膜３３が形成されている。ガラス基板の周辺部にはＣｕ膜が観察された。
この単結晶シリコン膜３３を形成したガラス基板の断面を、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ； ＴＥＭ）を用いて観察したところ、Ｃｕ膜上に単結晶シリコン膜３３が形成されていることがわかった（図１１（Ｂ））。なおシード膜２５、Ｃｕメッキ膜２４、金属膜３２の界面は観察できなかった。
バリア膜２６を厚さ２５ｎｍの窒化チタン膜、シード膜２５を厚さ１００ｎｍのＮｉ膜、熱圧着を３００℃、かつ２ＭＰａで行い、その後４００℃２時間の熱処理、さらに６００℃４時間の熱処理をして、単結晶シリコン基板２１の一部をはく離して単結晶シリコン膜３３を形成したガラス基板を示す（図１２（Ａ））。ガラス基板上には単結晶シリコン膜３３が形成されている。ガラス基板の周辺部にはＣｕ膜が観察された。
この単結晶シリコン膜３３を形成したガラス基板の断面を、ＴＥＭを用いて観察したところ、Ｃｕ膜上に単結晶シリコン膜３３が形成されていることがわかった（図１２（Ｂ））。なおシード膜２５、Ｃｕメッキ膜２４、金属膜３２の界面は観察できなかった。
１ 第１の基板
２ 金属メッキ膜
３ シード膜
４ バリア膜
１１ 第２の基板
１２ 金属膜
２１ 単結晶シリコン基板
２２ 脆化層
２３ イオン
２４ 金属メッキ膜
２５ シード膜
２６ バリア膜
３１ 基板
３２ 金属膜
３３ 単結晶シリコン膜
３４ 単結晶シリコン膜
３５ 単結晶シリコン膜
３６ 電極層
３７ パッシベーション膜
３８ 配線
３９ 配線
５０ 熱盤
５１ 熱盤

Claims (5)

  1. 単結晶シリコン基板である第１の基板に水素ガスから生成されるイオンをドープして前記単結晶シリコン基板内に脆化層を形成する工程と、
    前記単結晶シリコン基板上にバリア膜を形成する工程と、
    前記バリア膜上に銅（Ｃｕ）メッキ膜を形成する工程と、
    Ｃｕを含む金属基板である第２の基板を用意する工程と、
    前記Ｃｕメッキ膜と、前記第２の基板とを熱圧着して、前記Ｃｕメッキ膜を介して、前記単結晶シリコン基板と前記第２の基板とを接合させる工程と、
    熱処理により、前記脆化層から前記単結晶シリコン基板の一部をはく離して、前記第２の基板に前記Ｃｕメッキ膜を介して、単結晶シリコン膜を形成する工程と、
    前記単結晶シリコン膜上に電極層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
  2. 単結晶シリコン基板である第１の基板に水素ガスから生成されるイオンをドープして前記単結晶シリコン基板内に脆化層を形成する工程と、
    前記単結晶シリコン基板上にバリア膜を形成する工程と、
    前記バリア膜上に銅（Ｃｕ）メッキ膜を形成する工程と、
    表面にＣＵを含む金属膜を有する基板である第２の基板を用意する工程と、
    前記Ｃｕメッキ膜と、前記第２の基板の前記金属膜とを熱圧着して、前記Ｃｕメッキ膜を介して、前記単結晶シリコン基板と前記第２の基板とを接合させる工程と、
    熱処理により、前記脆化層から前記単結晶シリコン基板の一部をはく離して、前記第２の基板に前記Ｃｕメッキ膜を介して、単結晶シリコン膜を形成する工程と、
    前記単結晶シリコン膜上に電極層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
  3. 請求項２において、
    前記第２の基板は、ガラス基板であることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記熱圧着は１５０℃以上、３００℃以下、かつ０．５ＭＰａ以上、２０ＭＰａ以下で行うことを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記バリア膜上にシード膜を形成し、該シード膜から前記Ｃｕメッキ膜を成長させて形成することを特徴とする半導体装置の作製方法。
JP2010094068A 2009-05-02 2010-04-15 半導体装置の作製方法 Expired - Fee Related JP5525314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010094068A JP5525314B2 (ja) 2009-05-02 2010-04-15 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009112367 2009-05-02
JP2009112367 2009-05-02
JP2010094068A JP5525314B2 (ja) 2009-05-02 2010-04-15 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010283337A JP2010283337A (ja) 2010-12-16
JP2010283337A5 JP2010283337A5 (ja) 2013-04-18
JP5525314B2 true JP5525314B2 (ja) 2014-06-18

Family

ID=43019870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010094068A Expired - Fee Related JP5525314B2 (ja) 2009-05-02 2010-04-15 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US9112067B2 (ja)
JP (1) JP5525314B2 (ja)
KR (1) KR101681695B1 (ja)
CN (1) CN101877366B (ja)
TW (1) TWI525845B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772627B2 (en) * 2009-08-07 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
FR2971086B1 (fr) * 2011-01-31 2014-04-18 Inst Polytechnique Grenoble Structure adaptee a la formation de cellules solaires
EP2672520B1 (en) * 2012-06-06 2018-07-04 SEMIKRON Elektronik GmbH & Co. KG Method for electroless deposition of a copper layer, electroless deposited copper layer and semiconductor component comprising said electroless deposited copper layer
CN103840024B (zh) * 2012-11-23 2018-03-13 北京创昱科技有限公司 一种互联式柔性太阳能电池及其制作方法
TWI514453B (zh) * 2013-05-09 2015-12-21 Ecocera Optronics Co Ltd 基板的製造及清潔方法
DE102013219990B4 (de) 2013-10-02 2022-01-13 Robert Bosch Gmbh Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren
KR101622090B1 (ko) * 2013-11-08 2016-05-18 엘지전자 주식회사 태양 전지
EP3069388A1 (en) * 2013-11-11 2016-09-21 The Regents Of The University Of Michigan Thermally-assisted cold-weld bonding for epitaxial lift-off process
CN108598217A (zh) * 2018-04-26 2018-09-28 上海空间电源研究所 一种应力平衡薄型砷化镓太阳电池的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2719230B2 (ja) * 1990-11-22 1998-02-25 キヤノン株式会社 光起電力素子
JP3250573B2 (ja) * 1992-12-28 2002-01-28 キヤノン株式会社 光起電力素子及びその製造方法、並びに発電システム
JPH10335683A (ja) * 1997-05-28 1998-12-18 Ion Kogaku Kenkyusho:Kk タンデム型太陽電池およびその製造方法
US6268233B1 (en) * 1998-01-26 2001-07-31 Canon Kabushiki Kaisha Photovoltaic device
JP3127892B2 (ja) 1998-06-30 2001-01-29 日新電機株式会社 水素負イオンビーム注入方法及び注入装置
DE19929278A1 (de) * 1998-06-26 2000-02-17 Nissin Electric Co Ltd Verfahren zum Implantieren negativer Wasserstoffionen und Implantierungseinrichtung
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000183377A (ja) 1998-12-17 2000-06-30 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置の製造方法
JP2001064007A (ja) 1999-06-24 2001-03-13 Shin Etsu Chem Co Ltd Ｇａ添加多結晶シリコンおよびＧａ添加多結晶シリコンウエーハ並びにその製造方法
US6313398B1 (en) * 1999-06-24 2001-11-06 Shin-Etsu Chemical Co., Ltd. Ga-doped multi-crytsalline silicon, Ga-doped multi-crystalline silicon wafer and method for producing the same
JP2001068709A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 薄膜太陽電池
JP4452789B2 (ja) 1999-09-01 2010-04-21 独立行政法人 日本原子力研究開発機構 シリコン系結晶薄板の製造方法および光電変換素子用基板の製造方法
JP2001089291A (ja) 1999-09-20 2001-04-03 Canon Inc 液相成長法、半導体部材の製造方法、太陽電池の製造方法
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
TW200406829A (en) * 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
JP4495428B2 (ja) * 2002-09-17 2010-07-07 株式会社 液晶先端技術開発センター 薄膜トランジスタの形成方法
JP2008085323A (ja) * 2006-08-31 2008-04-10 National Institute Of Advanced Industrial & Technology 太陽電池用透明電極基板
US7799182B2 (en) * 2006-12-01 2010-09-21 Applied Materials, Inc. Electroplating on roll-to-roll flexible solar cell substrates
US7704352B2 (en) * 2006-12-01 2010-04-27 Applied Materials, Inc. High-aspect ratio anode and apparatus for high-speed electroplating on a solar cell substrate
US7968792B2 (en) * 2007-03-05 2011-06-28 Seagate Technology Llc Quantum dot sensitized wide bandgap semiconductor photovoltaic devices & methods of fabricating same
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5367323B2 (ja) * 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP5667748B2 (ja) * 2009-03-18 2015-02-12 株式会社東芝 光透過型太陽電池およびその製造方法

Also Published As

Publication number Publication date
TWI525845B (zh) 2016-03-11
CN101877366A (zh) 2010-11-03
US9112067B2 (en) 2015-08-18
TW201101512A (en) 2011-01-01
KR101681695B1 (ko) 2016-12-01
US20100275989A1 (en) 2010-11-04
CN101877366B (zh) 2016-05-11
KR20100119841A (ko) 2010-11-11
JP2010283337A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5525314B2 (ja) 半導体装置の作製方法
JP5456168B2 (ja) 光電変換装置の製造方法
KR101512785B1 (ko) 광전 변환 장치의 제작 방법
JP5461028B2 (ja) 太陽電池
JP5174635B2 (ja) 太陽電池素子
JP6612359B2 (ja) 光電変換装置の製造方法
EP2157622A2 (en) Solar cell substrates and methods of manufacture
JP4945088B2 (ja) 積層型光起電力装置
CN112133771A (zh) 太阳能电池及其制造方法
US20100154874A1 (en) Photoelectric conversion device and manufacturing method thereof
CN102668111A (zh) 光电转换装置和其制造方法
JP6609324B2 (ja) 光電変換装置の製造方法
TW201314739A (zh) 包含半導體層及含金屬層之電子裝置及其形成方法
US20100139755A1 (en) Front connected photovoltaic assembly and associated methods
US20100224238A1 (en) Photovoltaic cell comprising an mis-type tunnel diode
JP6096054B2 (ja) 太陽電池の製造方法
CN102315325B (zh) 光伏模块的透明传导膜中还原的传导区域的形成方法
CN112673482B (zh) 具有包括差异化p型和n型区域的混合架构的太阳能电池
CN102237418A (zh) 基于碲化镉的薄膜光伏器件使用的硫化镉层及其制造方法
CN115663066B (zh) 太阳电池的制备方法和太阳电池
JP4220014B2 (ja) 薄膜太陽電池の形成方法
JPWO2017043522A1 (ja) 太陽電池および太陽電池の製造方法
CN112133770A (zh) 太阳能电池及其制造方法
CN113937179A (zh) 一种双面双结Si基GaAs太阳能电池及其制备方法
KR20190134011A (ko) 터널 산화막을 포함하는 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140411

R150 Certificate of patent or registration of utility model

Ref document number: 5525314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees