JP5482561B2 - 歪補償増幅装置及び歪補償方法 - Google Patents
歪補償増幅装置及び歪補償方法 Download PDFInfo
- Publication number
- JP5482561B2 JP5482561B2 JP2010181190A JP2010181190A JP5482561B2 JP 5482561 B2 JP5482561 B2 JP 5482561B2 JP 2010181190 A JP2010181190 A JP 2010181190A JP 2010181190 A JP2010181190 A JP 2010181190A JP 5482561 B2 JP5482561 B2 JP 5482561B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- compensation coefficient
- phase
- transmission signal
- average value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Description
例えば、増幅する前の送信信号に対して歪補償係数を掛けて予め歪を発生させ、増幅器で生じる歪を打ち消すプリディストーションと呼ばれる歪補償処理が知られている。この歪補償処理では、増幅器で増幅された送信信号をフィードバックし、元の送信信号と比較して、差分が最小になるように歪補償係数が更新される。これによって、歪補償係数は最適な値に収束していき、増幅器で生じる送信信号の歪が補償される。
以下、第1の実施の形態を、図面を参照して詳細に説明する。
図1は、第1の実施の形態に係る歪補償増幅装置の一例を示す図である。歪補償増幅装置は、歪補償係数記憶部1、歪補償処理部2、増幅部3、フィードバック部4、平均値算出部5、歪補償係数算出部6を有している。
フィードバック部4は、増幅部3によって増幅された送信信号に基づいてフィードバック信号を生成する。
ステップS4において、平均値算出部5は、歪補償係数記憶部1の歪補償係数の平均値を算出する。
なお、歪補償係数の平均値を算出するタイミング(ステップS4)は、例えば、歪補償係数の更新(ステップS5)の後に行ってもよい。
次に、第2の実施の形態を説明する。
図3は、第2の実施形態に係る歪補償増幅装置の一例を示す図である。歪補償増幅装置10は、S/P(Serial-Parallel)変換器11、歪補償部12、D/A(Digital-Analogue)変換器13、直交変調器14、基準搬送波発生部15、周波数変換器16,19、増幅器17を有している。さらに歪補償増幅装置10は、方向性結合器18、直交検波器20、A/D変換器21を備えている。
直交変調器14は、入力されたI信号、Q信号(送信ベースバンド信号)に、それぞれ基準搬送波と、基準搬送波を90度移相した搬送波を乗算し、乗算結果を加算することで直交変換を行って出力する。
周波数変換器16は、直交変調信号と局部発振信号をミキシングして周波数変換を行う。
方向性結合器18は、送信信号の一部を取り出し、周波数変換器19に入力する。
直交検波器20は、直交変調信号に基準搬送波と、基準搬送波を90度移相した信号を乗算して直交検波を行い、送信側におけるベースバンドのI信号、Q信号を再現してA/D変換器21に入力する。
図1で示したフィードバック部4は、例えば、上記の方向性結合器18、周波数変換器19、直交検波器20、A/D変換器21などに相当する。
図4は、増幅器の入出力特性の一例を示す図である。横軸は入力電力(dB)、縦軸は出力電力(dB)を示している。実線は、理想の入出力特性を示している。
例えば、W−CDMA(Wideband Code Division Multiple Access)などの移動通信においては、送信装置の送信電力は10mW〜数10Wと大きく、送信用の電力増幅器の入出力特性は、図4に示すような破線で示されるようになる。
図5は、増幅器の入出力特性の非直線性により生じる非線形歪の一例を示す図である。横軸は周波数、縦軸は電力である。
図6は、歪補償部の一例を示す図である。
歪補償係数記憶部40は、送信信号x(t)の電力pi(例えば、i=0〜1023)に応じた歪補償係数h(pi)を記憶する。
歪補償係数算出部43は、送信信号と、図3で示したA/D変換器21の出力である復調信号(フィードバック信号)と、歪補償係数h(pi)の平均値に基づいて、歪補償係数h(pi)を算出(更新)する。
図7は、第2の実施の形態の歪補償増幅装置の具体例を示す図である。
増幅器53は、プリディストーションされた送信信号を増幅して出力する。
極座標変換部71は、フィードバック部56からの直交座標系のフィードバック信号y(t)を、極座標系の信号に変換する。
減算器73は、極座標系に変換された送信信号と、位相オフセット部72で位相係数の平均値が減算された極座標系で表されるフィードバック信号との差分信号e(t)を算出する。減算器73は、例えば、送信信号からフィードバック信号を減算することで差分信号e(t)を算出する。
遅延部61は、送信信号x(t)を遅延させて極座標変換部70に入力する。
以下、歪補償増幅装置50の動作を説明する。
位相オフセット部72は、図8に示すように、減算器72aを有する。減算器72aは、フィードバック信号の位相から、位相係数平均値算出部54で算出された位相係数の平均値を減算し、位相オフセット後のフィードバック信号の位相を生成する。
一方、送信信号x(t)は、遅延部61にて遅延された後、極座標変換部70にて直交座標系の信号から極座標系の信号に変換され、減算器73に入力される。減算器73は、極座標系の信号に変換された送信信号から、位相オフセット後のフィードバック信号を減算し、極座標系の信号である差分信号e(t)を生成する。生成された差分信号e(t)は、乗算器74に入力される。
図9は、位相係数平均値算出部での一例の処理の流れを示すフローチャートである。
以上のような処理を繰り返すことで、差分信号e(t)が最小になるように歪補償係数が更新され、最終的に最適な歪補償係数値に収束し、増幅器53の歪が補償される。
実線は、理想的な位相係数を示している。前述したように、歪補償係数である位相係数は、送信信号x(t)の電力に対応してルックアップテーブル51に格納されており、対応する電力の送信信号x(t)が入力された場合に更新される。したがって、入力される回数が多い電力に対する位相係数は、更新回数が多く、理想的な位相係数に収束していく。その反面、入力される回数が少ない電力に対応する位相係数は、更新回数が少なく、図10の破線で示されているように、理想的な位相係数とは離れた値になる可能性がある。
図11は、第3の実施の形態の歪補償増幅装置を示す図である。
図7で示した歪補償増幅装置50と同一要素については同一符号を付し、説明を省略する。
位相オフセット部82は、加算器82aを有する。加算器82aは、極座標系の信号に変換された送信信号の位相に、位相係数平均値算出部54で算出された位相係数の平均値を加算し、位相オフセット後の送信信号の位相を生成する。
図13は、第4の実施の形態の歪補償増幅装置を示す図である。
図7で示した歪補償増幅装置50と同一要素については同一符号を付し、説明を省略する。
位相オフセット部92は、加算器92aを有する。加算器92aは、減算器73の出力である差分信号e(t)の位相に、位相係数平均値算出部54で算出された位相係数の平均値を加算し、位相オフセット後の差分信号e(t)の位相を生成する。
以上説明してきた第1乃至第4の実施の形態の歪補償増幅装置は、例えば、以下のようなハードウェアにて実現される。
歪補償増幅装置は、例えば、図15に示すようなRE(Radio Equipment)100にて実現される。RE100は、コネクタ101、FPGA(Field Programmable Gate Array)102、D/A変換器103、アップコンバータ104、増幅器105を有している。さらに、RE100は、帰還系として方向性結合器106、ダウンコンバータ107、A/D変換器108と、RE100の全体を制御するMPU109を備えている。
D/A変換器103とA/D変換器108は、図3のD/A変換器13とA/D変換器21に対応している。
増幅器105と、方向性結合器106は、図3の増幅器17、方向性結合器18にそれぞれ対応している。
MPU109は、RE100の全体を制御する。例えば、MPU109は、FPGA102の処理を開始させるための信号などを生成する。
以上説明した複数の実施の形態に関し、さらに以下の付記を開示する。
歪補償係数を記憶する歪補償係数記憶部と、
前記歪補償係数を用いて、前記送信信号に歪補償処理を施す歪補償処理部と、
前記歪補償処理が施された前記送信信号を増幅する増幅部と、
前記増幅部によって増幅された前記送信信号に基づいてフィードバック信号を生成するフィードバック部と、
前記歪補償係数記憶部の前記歪補償係数の平均値を算出する平均値算出部と、
前記送信信号と前記フィードバック信号と前記平均値に基づいて前記歪補償係数を算出する歪補償係数算出部と、
を有することを特徴とする歪補償増幅装置。
前記平均値算出部は、前記位相用歪補償係数の平均値を算出することを特徴とする付記1記載の歪補償増幅装置。
前記フィードバック信号の位相成分に対して、前記位相用歪補償係数の前記平均値を加算または減算し、
前記位相用歪補償係数の前記平均値を加算または減算した前記フィードバック信号と、前記送信信号とに基づいて前記振幅用歪補償係数と前記位相用歪補償係数とを算出することを特徴とする付記2記載の歪補償増幅装置。
前記送信信号の位相成分に対して、前記位相用歪補償係数の前記平均値を加算または減算し、
前記位相用歪補償係数の前記平均値を加算または減算した前記送信信号と、前記フィードバック信号とに基づいて前記振幅用歪補償係数と前記位相用歪補償係数とを算出することを特徴とする付記2記載の歪補償増幅装置。
前記歪補償係数算出部は、極座標系の信号に変換された前記送信信号及び前記フィードバック信号から、前記送信信号と前記フィードバック信号との差分信号を算出することを特徴とする付記1記載の歪補償増幅装置。
歪補償処理部が、歪補償係数記憶部に記憶された歪補償係数を用いて、前記送信信号に歪補償処理を施し、
増幅部が、前記歪補償処理が施された前記送信信号を増幅し、
フィードバック部が、前記増幅部によって増幅された前記送信信号に基づいてフィードバック信号を生成し、
平均値算出部が、前記歪補償係数記憶部の前記歪補償係数の平均値を算出し、
歪補償係数算出部が、前記送信信号と前記フィードバック信号と前記平均値に基づいて前記歪補償係数を算出することを特徴とする歪補償方法。
2 歪補償処理部
3 増幅部
4 フィードバック部
5 平均値算出部
6 歪補償係数算出部
Claims (6)
- 増幅で生じる送信信号の歪を補償して出力する歪補償増幅装置において、
歪補償係数を記憶する歪補償係数記憶部と、
前記歪補償係数を用いて、前記送信信号に歪補償処理を施す歪補償処理部と、
前記歪補償処理が施された前記送信信号を増幅する増幅部と、
前記増幅部によって増幅された前記送信信号に基づいてフィードバック信号を生成するフィードバック部と、
前記歪補償係数記憶部の前記歪補償係数の平均値を算出する平均値算出部と、
前記送信信号と前記フィードバック信号と前記平均値を取得し、前記送信信号と前記フィードバック信号の差分を前記平均値分増加し、前記平均値分増加した前記差分に基づいて前記歪補償係数を算出する歪補償係数算出部と、
を有することを特徴とする歪補償増幅装置。 - 前記歪補償係数は、前記送信信号の振幅成分を補償する振幅用歪補償係数と、前記送信信号の位相成分を補償する位相用歪補償係数とを有し、
前記平均値算出部は、前記位相用歪補償係数の平均値を算出することを特徴とする請求項1記載の歪補償増幅装置。 - 前記歪補償係数算出部は、
前記フィードバック信号の位相成分に対して、前記位相用歪補償係数の前記平均値を加算または減算し、
前記位相用歪補償係数の前記平均値を加算または減算した前記フィードバック信号と、前記送信信号とに基づいて前記振幅用歪補償係数と前記位相用歪補償係数とを算出することを特徴とする請求項2記載の歪補償増幅装置。 - 前記歪補償係数算出部は、
前記送信信号の位相成分に対して、前記位相用歪補償係数の前記平均値を加算または減算し、
前記位相用歪補償係数の前記平均値を加算または減算した前記送信信号と、前記フィードバック信号とに基づいて前記振幅用歪補償係数と前記位相用歪補償係数とを算出することを特徴とする請求項2記載の歪補償増幅装置。 - 前記歪補償係数算出部は、前記送信信号と前記フィードバック信号との差分信号の位相成分から、前記位相用歪補償係数の前記平均値を加算または減算した前記差分信号に基づいて前記振幅用歪補償係数と前記位相用歪補償係数とを算出することを特徴とする請求項2記載の歪補償増幅装置。
- 増幅で生じる送信信号の歪を補償して出力する歪補償方法において、
歪補償処理部が、歪補償係数記憶部に記憶された歪補償係数を用いて、前記送信信号に歪補償処理を施し、
増幅部が、前記歪補償処理が施された前記送信信号を増幅し、
フィードバック部が、前記増幅部によって増幅された前記送信信号に基づいてフィードバック信号を生成し、
平均値算出部が、前記歪補償係数記憶部の前記歪補償係数の平均値を算出し、
歪補償係数算出部が、前記送信信号と前記フィードバック信号と前記平均値を取得し、前記送信信号と前記フィードバック信号の差分を前記平均値分増加し、前記平均値分増加した前記差分に基づいて前記歪補償係数を算出することを特徴とする歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010181190A JP5482561B2 (ja) | 2010-08-13 | 2010-08-13 | 歪補償増幅装置及び歪補償方法 |
US13/198,888 US8798197B2 (en) | 2010-08-13 | 2011-08-05 | Distortion compensation amplifier device and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010181190A JP5482561B2 (ja) | 2010-08-13 | 2010-08-13 | 歪補償増幅装置及び歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012044272A JP2012044272A (ja) | 2012-03-01 |
JP5482561B2 true JP5482561B2 (ja) | 2014-05-07 |
Family
ID=45564821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181190A Expired - Fee Related JP5482561B2 (ja) | 2010-08-13 | 2010-08-13 | 歪補償増幅装置及び歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8798197B2 (ja) |
JP (1) | JP5482561B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7330102B2 (ja) | 2017-06-27 | 2023-08-21 | 株式会社小松製作所 | 作業車両、及び、作業車両の制御方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5637065B2 (ja) * | 2011-05-13 | 2014-12-10 | 住友電気工業株式会社 | 増幅回路及び無線通信装置 |
JP6094071B2 (ja) * | 2012-07-02 | 2017-03-15 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2016082402A (ja) * | 2014-10-16 | 2016-05-16 | 富士通株式会社 | ベースバンド処理装置、無線装置、及び無線通信システム |
CN113452634A (zh) * | 2020-03-26 | 2021-09-28 | 瑞昱半导体股份有限公司 | 极坐标传送器中进行非线性失真估计与补偿的装置及方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4183364B2 (ja) | 1999-12-28 | 2008-11-19 | 富士通株式会社 | 歪補償装置 |
JP4014343B2 (ja) | 1999-12-28 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
JP2001268149A (ja) * | 2000-03-17 | 2001-09-28 | Matsushita Electric Ind Co Ltd | アダプティブプリディストーション歪補償装置及びアダプティブプリディストーション歪補償方法 |
US6489846B2 (en) * | 2000-05-25 | 2002-12-03 | Sony Corporation | Distortion compensating device and distortion compensating method |
US7034612B2 (en) * | 2002-07-20 | 2006-04-25 | Lg Electronics Inc. | Apparatus and method for compensating pre-distortion of a power amplifier |
KR100518456B1 (ko) | 2003-10-10 | 2005-09-30 | 학교법인 포항공과대학교 | 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법 |
JP4436448B2 (ja) * | 2004-01-14 | 2010-03-24 | 株式会社日立国際電気 | 歪補償増幅装置 |
JP2006253749A (ja) | 2005-03-08 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 歪み補償装置及びその方法 |
JP5176692B2 (ja) * | 2008-05-28 | 2013-04-03 | 日本電気株式会社 | 歪補償回路及び歪補償方法 |
JP5152059B2 (ja) * | 2009-03-19 | 2013-02-27 | 富士通株式会社 | 電力増幅装置及び電力増幅方法 |
-
2010
- 2010-08-13 JP JP2010181190A patent/JP5482561B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-05 US US13/198,888 patent/US8798197B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7330102B2 (ja) | 2017-06-27 | 2023-08-21 | 株式会社小松製作所 | 作業車両、及び、作業車両の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US8798197B2 (en) | 2014-08-05 |
US20120039415A1 (en) | 2012-02-16 |
JP2012044272A (ja) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7430250B2 (en) | Distortion compensating apparatus | |
JP5811929B2 (ja) | 無線装置、歪補償方法、及び歪補償プログラム | |
US7995674B2 (en) | Digital predistortion transmitter | |
US7486744B2 (en) | Distortion compensation apparatus | |
JP4652091B2 (ja) | 歪補償装置 | |
JP5505001B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP2012129661A (ja) | 歪補償装置、歪補償方法、及び無線装置 | |
JP5505002B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
US9337783B2 (en) | Distortion compensation apparatus and distortion compensation method | |
JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP4619827B2 (ja) | 歪補償装置 | |
JP6015386B2 (ja) | 歪補償装置及び歪補償方法 | |
JP6094071B2 (ja) | 歪補償装置及び歪補償方法 | |
JP5672728B2 (ja) | 無線装置、歪補償装置及び歪補償方法 | |
WO2007036990A1 (ja) | 歪補償装置 | |
KR100939882B1 (ko) | 왜곡 보상 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5482561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |