JP5466124B2 - Pre-driver circuit and drive circuit - Google Patents
Pre-driver circuit and drive circuit Download PDFInfo
- Publication number
- JP5466124B2 JP5466124B2 JP2010219243A JP2010219243A JP5466124B2 JP 5466124 B2 JP5466124 B2 JP 5466124B2 JP 2010219243 A JP2010219243 A JP 2010219243A JP 2010219243 A JP2010219243 A JP 2010219243A JP 5466124 B2 JP5466124 B2 JP 5466124B2
- Authority
- JP
- Japan
- Prior art keywords
- feedback signal
- circuit
- voltage
- transistor
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 4
- 230000001172 regenerating effect Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、プリドライバ回路に関し、詳細にはモータ等の負荷の電圧を制御する駆動回路のプリドライバ回路に関する。 The present invention relates to a pre-driver circuit, and more particularly to a pre-driver circuit for a drive circuit that controls the voltage of a load such as a motor.
図5は、従来のモータ等を駆動する駆動回路1の構成例を示す。
FIG. 5 shows a configuration example of a
駆動回路1は、ハイサイドのプリドライバ回路2と、モータ等の負荷4に接続されたブリッジ回路3とから構成されている。プリドライバ回路2としては、駆動回路1の出力電圧に基づいて制御されるプッシュプル回路5と、該プッシュプル回路5を介して出力される内部供給電圧と、出力電圧とに基づいて駆動電圧を出力するバッファ回路6とを備えた回路が知られている(特許文献1参照)。なお、7は、ローサイドのプリドライバ回路である。
The
図6、図7は、ブリッジ回路3の構成例を示す。図6のブリッジ回路3は2個の駆動トランジスタ3a,3bからなり、図7のブリッジ回路3は4個の駆動トランジスタ3a,3b,3c,3dからなる。
6 and 7 show configuration examples of the
図6のブリッジ回路3では駆動トランジスタ3aのゲートに過剰の電圧がかかることにより、図7のブリッジ回路3では駆動トランジスタ3a,3cの各ゲートに過剰の電圧がかかることにより、ゲートが破壊されてしまうことは、上記プリドライバ回路2によって保護される。
In the
しかし、図5に示したように、上記プッシュプル回路5やバッファ回路6が出力電圧に直接接続されているため、モータ等の負荷4からプリドライバ回路2側に流れる回生電流が該プッシュプル回路5やバッファ回路6を含むプリドライバ回路2の内部回路に伝播してしまい、その結果、駆動回路1の制御に悪影響(例えば、誤動作や内部回路の素子破壊等)を及ぼす。
However, as shown in FIG. 5, since the push-pull circuit 5 and the
そこで、本発明の目的は、回生電流がモータ等の負荷からプリドライバ回路側に流れても、駆動回路の制御に影響を及ぼさないようなプリドライバ回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a pre-driver circuit that does not affect the control of a drive circuit even when a regenerative current flows from a load such as a motor to the pre-driver circuit side.
本発明は、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオン・オフする第1のスイッチング手段とを具え、前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、前記第2のフィードバック信号生成手段は、ドレインが前記第1のスイッチング手段の他端に接続され、ソースが前記第1の駆動トランジスタに接続され、ゲートに第1のフィードバック信号が入力されるN型トランジスタであるすることを特徴とする。
The present invention is connected to a bridge circuit whose output terminal is a connection node connected to a load between a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground. A pre-driver circuit having an output monitor circuit connected to the output terminal as the connection node, and using the output monitor circuit to feed back only the voltage based on the voltage appearing at the output terminal a first feedback signal generating means for generating a first feedback signal, a first feedback signal the generated is inputted, first generates a second feedback signal for controlling driving of the pre-Symbol first driving transistor Two feedback signal generating means, one end of which is connected to a voltage higher than the first power supply voltage, and the other end of the second feedback signal. A first switching means connected to the generating means for turning on and off by an input signal, and the driving signal generating means configured by the first switching means and the second feedback signal generating means to the first switching means. The second feedback signal is output to the gate of the first driving transistor as a driving signal , and the second feedback signal generating means has a drain connected to the other end of the first switching means, and a source connected to the first switching transistor. It is an N-type transistor connected to one drive transistor and having a first feedback signal input to the gate .
本発明は、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段とを具え、前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、前記第1のフィードバック信号生成手段は、前記出力モニタ回路の出力ノードに現れる電圧を所定量シフトさせた信号を、前記第1のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とする。
The present invention is connected to a bridge circuit whose output terminal is a connection node connected to a load between a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground. A pre-driver circuit having an output monitor circuit connected to the output terminal as the connection node, and using the output monitor circuit to feed back only the voltage based on the voltage appearing at the output terminal First feedback signal generation means for generating a first feedback signal, and a second feedback signal that receives the generated first feedback signal and generates a second feedback signal for driving and controlling the first driving transistor. Feedback signal generating means, one end of which is connected to a voltage higher than the first power supply voltage, and the other end of the second feedback signal. A first switching unit connected to the generation unit and turned on / off by an input signal, and the second switching signal generating unit includes the first switching unit and the second feedback signal generating unit. A feedback signal is output as a drive signal to the gate of the first drive transistor, and the first feedback signal generation means outputs a signal obtained by shifting a voltage appearing at the output node of the output monitor circuit by a predetermined amount. And a voltage shift circuit that outputs the feedback signal as one feedback signal .
本発明は、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段とを具え、前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、前記駆動信号生成手段は、前記出力端子に現れる電圧が前記第1の電源電圧に近くなったことを検知して、前記第1のスイッチング手段の他端と前記第1の駆動トランジスタのゲートとを短絡させる第2のスイッチング手段をさらに具えたことを特徴とする。
The present invention is connected to a bridge circuit whose output terminal is a connection node connected to a load between a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground. A pre-driver circuit having an output monitor circuit connected to the output terminal as the connection node, and using the output monitor circuit to feed back only the voltage based on the voltage appearing at the output terminal First feedback signal generation means for generating a first feedback signal, and a second feedback signal that receives the generated first feedback signal and generates a second feedback signal for driving and controlling the first driving transistor. Feedback signal generating means, one end of which is connected to a voltage higher than the first power supply voltage, and the other end of the second feedback signal. A first switching unit connected to the generation unit and turned on / off by an input signal, and the second switching signal generating unit includes the first switching unit and the second feedback signal generating unit. A feedback signal is output as a drive signal to the gate of the first drive transistor, and the drive signal generation means detects that the voltage appearing at the output terminal is close to the first power supply voltage, and The second switching means for short-circuiting the other end of the first switching means and the gate of the first driving transistor is further provided .
前記出力モニタ回路は、ドレインが前記第1の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第1のN型トランジスタと、ドレインが前記第1の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第1のN型トランジスタのソースに接続された第1のP型トランジスタとを含み、第1のフィードバック信号生成手段は、前記出力モニタ回路の前記第1のN型トランジスタと前記第1のP型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第1のフィードバック信号を生成することを特徴とする。
The output monitor circuit includes a first N-type transistor having a drain connected to a voltage higher than the first power supply voltage, a gate connected to the output terminal, and a drain connected to a voltage lower than the first power supply voltage. And a first P-type transistor having a gate connected to the output terminal and a source connected to a source of the first N-type transistor, wherein the first feedback signal generation means includes the output monitor circuit The first feedback signal is generated based on a voltage appearing at a connection node between the first N-type transistor and the first P-type transistor .
前記電圧シフト回路は、前記出力モニタ回路の出力ノードに現れる電圧が入力される入力端子と、前記第1の電源電圧よりも高い電圧に接続され、前記第1のフィードバック信号を出力する出力端子と、前記入力端子とし前記出力端子との間に接続され、ダイオード接続され直列に接続された複数のP型トランジスタと、を含むことを特徴とする。
The voltage shift circuit includes an input terminal to which a voltage appearing at an output node of the output monitor circuit is input, an output terminal connected to a voltage higher than the first power supply voltage and outputting the first feedback signal; And a plurality of P-type transistors connected in series as diodes and connected between the output terminal and the output terminal .
本発明は、少なくとも、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとを有するブリッジ回路と、前記第1の駆動トランジスタと第2の駆動トランジスタとの間の接続ノードと、前記第1の駆動トランジスタのゲートとの間に接続されるプリドライバ回路とを具えることによって、駆動回路を構成したことを特徴とする。 The present invention includes a bridge circuit having at least a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground, the first drive transistor, and a second drive. A drive circuit is configured by including a pre-driver circuit connected between a connection node between the transistor and a gate of the first drive transistor.
本発明によれば、第1の電源電圧(VM)に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノード(N1)を出力端子とするブリッジ回路に接続されたプリドライバ回路において、接続ノード(N1)である出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、出力端子に現れる電圧(Vout)に基づいて電圧のみをフィードバックさせる第1のフィードバック信号(S1)を生成し、第1のフィードバック信号(S1)に基づいて第2のフィードバック信号(S2)を生成して、出力端子に現れる電圧(Vout)が第1の電源電圧(VM)に近づくように、第1の駆動トランジスタを駆動制御するようにしたので、回生電流がモータ等の負荷から駆動回路を構成するプリドライバ回路側に流れても、駆動回路の制御に影響を与えないようにすることが可能となる。 According to the present invention, the connection node (N1) connected to the load between the first drive transistor connected to the first power supply voltage (VM) and the second drive transistor connected to the ground is provided. The pre-driver circuit connected to the bridge circuit serving as the output terminal has an output monitor circuit connected to the output terminal which is the connection node (N1), and the voltage (Vout) appearing at the output terminal using the output monitor circuit. ) To generate a first feedback signal (S1) that feeds back only the voltage, generates a second feedback signal (S2) based on the first feedback signal (S1), and appears on the output terminal. Since the first drive transistor is driven and controlled so that (Vout) approaches the first power supply voltage (VM), the regenerative current is generated from a load such as a motor. Also it flows to the pre-driver circuit side which constitutes the dynamic circuit, it becomes possible so as not to affect the control of the drive circuit.
〔第1の例〕
本発明の第1の実施の形態を、図1に基づいて説明する。
[First example]
A first embodiment of the present invention will be described with reference to FIG.
<回路構成>
図1は、駆動回路300の構成例を示す。
<Circuit configuration>
FIG. 1 shows a configuration example of the
駆動回路300は、ブリッジ回路100と、プリドライバ回路200とから構成される。
The
ブリッジ回路100は、少なくとも、第1の電源電圧(VM)に接続された第1の駆動トランジスタ101と、接地に接続された第2の駆動トランジスタ102とを有する。
The
プリドライバ回路200は、第1の駆動トランジスタ101と第2の駆動トランジスタ102との間の接続ノード(N1)と、第1の駆動トランジスタ101のゲートとの間に接続されている。接続ノード(N1)は、出力端子10とされ、モータ等の負荷400に接続されている。
The
(プリドライバ回路)
以下、プリドライバ回路200の具体的な構成について説明する。
(Pre-driver circuit)
Hereinafter, a specific configuration of the
プリドライバ回路200は、第1のフィードバック信号生成回路210と、第2のフィードバック信号生成回路222と、第1のスイッチング回路221とを備えている。第2のフィードバック信号生成回路222と、第1のスイッチング回路221とは、駆動信号生成回路220として構成されている。
The
第1のフィードバック信号生成回路210は、接続ノード(N1)である出力端子10に接続された出力モニタ回路213を有する。この出力モニタ回路213を用いて、出力端子10に現れる電圧(Vout)に基づいて電圧のみをフィードバックさせる第1のフィードバック信号(S1)を生成する。
The first feedback
第2のフィードバック信号生成回路222は、入力された第1のフィードバック信号(S1)に基づいて、出力端子10に現れる電圧(Vout)が第1の電源電圧(VM)に近づくように、第1の駆動トランジスタ101を駆動制御することが可能な第2のフィードバック信号(S2)を生成する。具体的には、第2のフィードバック信号(S2)によって、第1の駆動トランジスタ101のゲート−ソース間電圧が、およそ第1の駆動トランジスタ101の閾値電圧以上の値になればよい。
Based on the input first feedback signal (S1), the second feedback
第1のスイッチング回路221は、一端が第1の電源電圧(VM)より高い電圧(VG)に接続され、他端が第2のフィードバック信号生成回路222に接続されており、入力信号(SIN)によってオン・オフする。
The
第1のスイッチング回路221は、PMOSで構成することができ、入力信号SINによりデジタル的にオン・オフする。なお、第1のスイッチング回路221は、バイポーラとしても構成可能である。
The
そして、このプリドライバ回路200は、第1のスイッチング回路221と第2のフィードバック信号生成回路222とによって構成された駆動信号生成回路220から第2のフィードバック信号(S2)を、第1の駆動トランジスタ101のゲートに駆動信号(S3)として出力する。なお、第2のフィードバック信号生成回路222と、第1の駆動トランジスタのゲートとが直接接続されていれば、S2=S3となる。
The
(出力モニタ回路)
出力モニタ回路213の構成について説明する。
(Output monitor circuit)
The configuration of the
出力モニタ回路213は、第1のN型トランジスタ211と、第1のP型トランジスタ212とを備えている。
The
第1のN型トランジスタ211は、ドレインが第1の電源電圧(VM)より高い電圧(V2)に接続され、ゲートが出力端子(10)に接続されている。
The first N-
第1のP型トランジスタ212は、ドレインが第1の電源電圧(VM)より低い電圧(V3)に接続され、ゲートが出力端子10に接続され、ソースが第1のN型トランジスタ211のソースに接続されている。
The first P-
そして、第1のフィードバック信号生成回路210は、出力モニタ回路213の第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)に現れる電圧に基づいて、第1のフィードバック信号(S1)を生成する。
(ブリッジ回路)
ブリッジ回路100は、少なくとも、第1の電源電圧(VM)に接続された第1の駆動トランジスタ101と、接地に接続された第2の駆動トランジスタ102との間の接続ノード(N1)を出力端子10とする。そして、第2の駆動トランジスタ102をオフした後に第1の駆動トランジスタ101をオンし、第1の駆動トランジスタ101をオフした後に第2の駆動トランジスタ102をオンすることによって出力端子10の電圧を制御し、該出力端子10に接続されるモータ等の負荷400を動作させる回路であれば、特に限定されるものではない。
Then, the first feedback
(Bridge circuit)
The
ブリッジ回路100は、図2に示したようなハーフブリッジ回路であっても、図7に示したフルブリッジ回路であってもよい。ブリッジ回路100がフルブリッジ回路である場合、本発明のプリドライバ回路200は、第1の電源電圧(VM)に接続される少なくとも一方の駆動トランジスタに駆動信号(S3)を出力するものであればよく、第1の電源電圧(VM)に接続される両方の駆動トランジスタに駆動信号(S3)を出力するものであることが好ましい。
The
(電圧)
電圧VGは、第1の電源電圧(VM)より高い電圧であれば、特に限定されないが、第1の駆動トランジスタ101に過剰な負荷をかけないようにする観点から、第1の駆動トランジスタ101が許容する最大のゲート−ソース間の電圧をVGSmaxとしたときに、VGは、略VM+VGSmaxであることが好ましい。
(Voltage)
The voltage VG is not particularly limited as long as it is higher than the first power supply voltage (VM). From the viewpoint of not applying an excessive load to the
電圧V2は、第1の電源電圧(VM)より高い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧V2は電圧VGと同じであることが好ましい。 The voltage V2 is not particularly limited as long as it is higher than the first power supply voltage (VM). However, the voltage V2 is preferably the same as the voltage VG from the viewpoint of easily configuring the circuit.
電圧V3は、第1の電源電圧(VM)より低い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧V3は接地であることが好ましい。 The voltage V3 is not particularly limited as long as it is lower than the first power supply voltage (VM), but the voltage V3 is preferably grounded from the viewpoint of easily configuring the circuit.
(入力信号)
入力信号SINは、第1のスイッチング回路221をオン・オフすることが可能な信号であれば、特に限定されない。入力信号SINとして、例えば、ハイサイドドライバのオン・オフを指示する信号を用いる場合、0Vと5Vのデジタル信号(方形波)をVGとVG−5Vとの間で振幅する方形波にレベルシフトされた信号を使用できる。
(input signal)
The input signal SIN is not particularly limited as long as it is a signal that can turn the
具体例として、LOWが0Vで、HIGHが1.8Vの方形波に基づいて、第1のスイッチング回路221としてVGSの許容電圧が5VのP型MOSFETをオン・オフする入力信号SINを生成するためには、方形波をレベルシフタによってLOWがVG−5V、HIGHがVGとなるようにして入力信号SINとすることが可能であるが、これに限定されない。
As a specific example, in order to generate an input signal SIN for turning on / off a P-type MOSFET having a VGS allowable voltage of 5 V as the
なお、500は、第2の駆動トランジスタ102のローサイドのプリドライバ回路であり、周知のNMOS用プリドライバ回路である。このローサイドのプリドライバ回路500は、MaxVgs以下で振幅するアナログ的な波形を出力するバッファとして構成することができる。
<回路動作>
図1のプリドライバ回路200の動作について説明する。
<Circuit operation>
An operation of the
なお、動作説明においては、説明を簡略にするために、第1の駆動トランジスタ101と、第1のN型トランジスタ211の閾値電圧は略等しいものとする。また、第2のフィードバック信号生成回路222は、第1のフィードバック信号(S1)に2×VTを加算して出力するものであるとする。
In the description of the operation, the threshold voltages of the
(1)まず、入力信号SINによって第1のスイッチング手段221がオンし、第2のフィードバック信号生成回路222を介して第1の駆動トランジスタ101のゲートを駆動する。
(1) First, the first switching means 221 is turned on by the input signal SIN, and the gate of the
(2)出力モニタ回路213は、第1のN型トランジスタ211と第1のP型トランジスタ212の2つのソースフォロアで構成されているため、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)には、Vout−VTの電圧が出力される。
(2) Since the
本例においては、このVout−VTの電圧が、第1のフィードバック信号(S1)となる。ただし、VTは、第1のN型トランジスタ211の閾値電圧である。
In this example, the voltage of Vout−VT is the first feedback signal (S1). Note that VT is a threshold voltage of the first N-
(3)第2のフィードバック信号生成回路222は、第1のフィードバック信号(S1)に基づいて、第2のフィードバック信号(S2)を出力する。
(3) The second feedback
(4)第1の駆動トランジスタ101のゲートにはVout+VTの電圧がかかるため、第1の駆動トランジスタ101のVGS=VG−VS=(Vout+VT)−Vout=VTとなり、出力端子10の電圧をさらに第1の電源電圧(VM)に近づけるように制御される。
(4) Since the voltage of Vout + VT is applied to the gate of the
図1のプリドライバ回路200では、たとえ出力端子10から出力モニタ回路213の方向に電流(負荷400がモータの場合は、回生電流)が流れたとしても、出力モニタ回路213は電圧のみをフィードバックするので、該電流の影響を受けず、駆動回路300の制御に影響を与えることを抑止することが可能となる。これにより、例えば、駆動回路300において、誤動作や内部回路における素子の破壊等を防止することができる。
In the
プリドライバ回路210の出力モニタ回路213はソースフォロアとして構成されているため、入力信号に対して高速な応答が可能となり、これにより、出力端子10から出力モニタ回路213の方向に流れる電流が駆動回路300に影響を与えることを抑止しつつ、フィードバックによる遅延が駆動回路300の制御に与える影響も抑制することが可能となる。
Since the
本例では、説明を簡略にするために、第1の駆動トランジスタ101、および、第1のN型トランジスタ211の閾値電圧は略等しいものとし、かつ、第2のフィードバック信号生成回路222が、第1のフィードバック信号(S1)に2×VTを加算して出力するものであると仮定したが、これに限定されるものではなく、各トランジスタの閾値電圧が異なったとしても、第2のフィードバック信号生成回路222が第1のフィードバック信号(S1)をどれだけシフトするかを適宜設定することにより、同様の制御が可能である。
In this example, in order to simplify the description, the threshold voltages of the
〔第2の例〕
本発明の第2の実施の形態を、図2に基づいて説明する。なお、前述した第1の例と同一部分については、その説明を省略し、同一符号を付す。
[Second example]
A second embodiment of the present invention will be described with reference to FIG. In addition, about the same part as the 1st example mentioned above, the description is abbreviate | omitted and the same code | symbol is attached | subjected.
<回路構成>
図2において、第1のフィードバック信号生成回路210は、電圧シフト回路214を備えている。この電圧シフト回路214は、出力モニタ回路213の第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)に現れる電圧を所定量シフトさせた信号を、第1のフィードバック信号(S1)として出力する。
<Circuit configuration>
In FIG. 2, the first feedback
第2のフィードバック信号生成回路222は、第2のN型トランジスタ223により構成されている。この第2のN型トランジスタ223は、ドレインが第1のスイッチング回路221の他端に接続され、ソースが第1の駆動トランジスタ101に接続され、ゲートに第1のフィードバック信号(S1)が入力される。
The second feedback
<回路動作>
図2のプリドライバ回路200の動作について説明する。
<Circuit operation>
The operation of the
以下の動作説明においては、第1のN型トランジスタ211と第2のN型トランジスタ223の閾値電圧が略同一(=VT)である。そして、電圧シフト回路214が、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)の電圧を3×VTシフトさせた信号を、第1のフィードバック信号(S1)として出力する場合について考える。
In the following description of the operation, the threshold voltages of the first N-
(1)まず、入力信号SINによって第1のスイッチング回路221がオンし、第2のN型トランジスタ223のドレイン端子をVGまで引き上げる。このN型トランジスタ223は信号S2−VTでソース端子をクランプする回路である。
(1) First, the
(2)出力モニタ回路213は、第1のN型トランジスタ211と第1のP型トランジスタ212の2つのソースフォロアで構成されているため、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)には、Vout−VTの電圧が出力される。これにより、電圧シフト回路214は、Vout−VT+3×VT=Vout+2VTの第1のフィードバック信号(S1)を第2のN型トランジスタ223に出力する。
(2) Since the
(3)第2のN型トランジスタ223は、ソースフォロアになっているため、第1のフィードバック信号(S1)(=Vout+2VT)を、第2のN型トランジスタ223の閾値電圧VT分減算した信号であるVout+VTを第2のフィードバック信号S2として出力する。
(3) Since the second N-
(4)このS2の電圧が第1の駆動トランジスタ101のゲートに印加されることにより、第1の駆動トランジスタ101がオンし、出力端子の電圧Voutが上昇する。
(4) When the voltage of S2 is applied to the gate of the
(5)第1の駆動トランジスタ101のゲートにはVout+VTの電圧がかかるため、第1の駆動トランジスタ101のVGS=VG−VS=(Vout+VT)−Vout=VTとなり、出力端子の電圧をさらに第1の電源電圧VMに近づけるように制御される。
(5) Since the voltage of Vout + VT is applied to the gate of the
本例では、第1のN型トランジスタ211と第2のN型トランジスタ223の閾値電圧が略同一(=VT)であり、電圧シフト回路214が第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)の電圧を3×VTシフトさせた信号を第1のフィードバック信号(S1)として出力する場合について説明したが、これに限定されるものではなく、第1のN型トランジスタ211および第2のN型トランジスタ223の閾値電圧に応じて電圧シフト回路214がシフトさせる所定量を適宜設定することにより、同様の制御が可能となる。
In this example, the threshold voltages of the first N-
〔第3の例〕
本発明の第3の実施の形態を、図3に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
[Third example]
A third embodiment of the present invention will be described with reference to FIG. In addition, about the same part as each example mentioned above, the description is abbreviate | omitted and the same code | symbol is attached | subjected.
<回路構成>
電圧シフト回路214は、第2のP型トランジスタ215と、第3のP型トランジスタ216と、第4のP型トランジスタ217とから構成される。
<Circuit configuration>
The
第2のP型トランジスタ215は、ドレインが第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)に接続され、ゲートがドレインに接続されている。
The second P-
第3のP型トランジスタ216は、ドレインが第2のP型トランジスタ215のソースに接続され、ゲートがドレインに接続されている。
The third P-
第4のP型トランジスタ217は、ドレインが第3のP型トランジスタ216のソースに接続され、ゲートがドレインに接続され、ソースが第1の電源電圧(VM)よりも高い電圧(V5)に接続され、ソースから第1のフィードバック信号(S1)を出力する。
The fourth P-
第1のN型トランジスタ211および第2のN型トランジスタ223、第1〜第4のP型トランジスタ212,215,216,217、および第1の駆動トランジスタ101の閾値電圧(VT)は、略同一に設定されている。
The threshold voltages (VT) of the first N-
第2〜第4のP型トランジスタ215,216,217は、ダイオード接続されたP型トランジスタが3つ直列に接続される構成となるので、入力された電圧に3×VTを加算した信号(電圧値)を、第1のフィードバック信号(S1)として出力する。
Since the second to fourth P-
<回路動作>
図3のプリドライバ回路200の動作について説明する。
<Circuit operation>
An operation of the
(1)まず、入力信号SINによって第1のスイッチング回路221がオンし、第2のN型トランジスタ223のドレイン端子をVGまで引き上げる。この第2のN型トランジスタ223は、信号S2−VTでソース端子をクランプする回路である。
(1) First, the
(2)出力モニタ回路213は、第1のN型トランジスタ211と第1のP型トランジスタ212とで構成されたソースフォロアになっているため、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)には、VOUT−VTの電圧が出力される。電圧シフト回路214は、VOUT−VT+3×VT=VOUT+2VTの第1のフィードバック信号(S1)を、第2のN型トランジスタ223に出力する。
(2) Since the
(3)第2のN型トランジスタ223は、ソースフォロアになっているため、第1のフィードバック信号S1(=VOUT+2VT)を第2のN型トランジスタ223の閾値電圧VT分減算した信号であるVOUT+VTを第2のフィードバック信号(S2)として出力する。
(3) Since the second N-
(4)この第2のフィードバック信号(S2)の電圧が第1の駆動トランジスタ101のゲートに印加されることにより、第1の駆動トランジスタ101がオンし、出力端子10の電圧Voutが上昇する。
(4) When the voltage of the second feedback signal (S2) is applied to the gate of the
(5)第1の駆動トランジスタ101のゲートには、Vout+VTの電圧がかかるため、第1の駆動トランジスタ101のVGS=VG−VS=(Vout+VT)−Vout=VTとなり、出力端子10の電圧をさらに第1の電源電圧(VM)に近づけるように制御される。
(5) Since the voltage of Vout + VT is applied to the gate of the
本例では、出力端子10の電圧に応じて、受動的かつ高速に第2のフィードバック信号(S2)を、Vout+VTに制御することが可能となる。
In this example, the second feedback signal (S2) can be controlled to Vout + VT passively and at high speed according to the voltage of the
〔第4の例〕
本発明の第4の実施の形態を、図4に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
[Fourth example]
A fourth embodiment of the present invention will be described with reference to FIG. In addition, about the same part as each example mentioned above, the description is abbreviate | omitted and the same code | symbol is attached | subjected.
駆動信号生成回路220は、第1のスイッチング回路221の他端と第1の駆動トランジスタ101のゲートとの間に接続された第2のスイッチング回路224を備えている。
The drive
第2のスイッチング回路224は、PMOSで構成される。このPMOSのゲートは、接続ノード(N1)の出力電圧が第1の電源電圧(VM)に近づくとオンするように、N1の出力電圧とVMとを比較するコンパレータの出力により制御される。
The
この第2のスイッチング回路224は、出力端子10に現れる電圧(Vout)が第1の電源電圧(VM)に近くなったことを検知して、第1のスイッチング回路221の他端と第1の駆動トランジスタ101のゲートとを短絡させる。
The
第2のスイッチング回路224を有することにより、第2のスイッチング回路224がオンすれば、駆動信号(S3)はVGとなり、第1および第2のフィードバック信号(S1,S2)によらず、第1の駆動トランジスタ101をフルオンで制御することが可能になる。
By having the
1 駆動回路
2 ハイサイドのプリドライバ回路
3 ブリッジ回路
4 負荷
5 プッシュプル回路
6 バッファ回路
7 ローサイドのプリドライバ回路
10 出力端子
100 ブリッジ回路
101 第1の駆動トランジスタ
102 第2の駆動トランジスタ
200 プリドライバ回路
210 第1のフィードバック信号生成回路
211 第1のN型トランジスタ
212 第1のP型トランジスタ
213 出力モニタ回路
214 電圧シフト回路
220 駆動信号生成回路
221 第1のスイッチング回路
222 第2のフィードバック信号生成回路
223 第2のN型トランジスタ
224 第2のスイッチング回路
300 駆動回路
400 負荷
500 第2の駆動トランジスタのプリドライバ回路
S1 第1のフィードバック信号
S2 第2のフィードバック信号
DESCRIPTION OF
Claims (6)
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、
前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、
一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段と
を具え、
前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、
前記第2のフィードバック信号生成手段は、
ドレインが前記第1のスイッチング手段の他端に接続され、ソースが前記第1の駆動トランジスタに接続され、ゲートに第1のフィードバック信号が入力されるN型トランジスタであることを特徴とするプリドライバ回路。 A pre-driver connected to a bridge circuit whose output terminal is a connection node connected to a load between the first drive transistor connected to the first power supply voltage and the second drive transistor connected to the ground A circuit,
An output monitor circuit connected to the output terminal, which is the connection node, and generates a first feedback signal that feeds back only the voltage based on the voltage appearing at the output terminal using the output monitor circuit; 1 feedback signal generating means;
First feedback signal the generated is input, and a second feedback signal generating means for generating a second feedback signal for controlling driving of the pre-Symbol first driving transistor,
A first switching means that has one end connected to a voltage higher than the first power supply voltage and the other end connected to the second feedback signal generating means;
The second feedback signal is output as a drive signal to the gate of the first drive transistor from the drive signal generation means constituted by the first switching means and the second feedback signal generation means ,
The second feedback signal generating means includes
A predriver characterized in that a drain is connected to the other end of the first switching means, a source is connected to the first driving transistor, and a first feedback signal is input to the gate. circuit.
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、
前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、
一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段と
を具え、
前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、
前記第1のフィードバック信号生成手段は、
前記出力モニタ回路の出力ノードに現れる電圧を所定量シフトさせた信号を、前記第1のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とするプリドライバ回路。 A pre-driver connected to a bridge circuit whose output terminal is a connection node connected to a load between the first drive transistor connected to the first power supply voltage and the second drive transistor connected to the ground A circuit,
An output monitor circuit connected to the output terminal, which is the connection node, and generates a first feedback signal that feeds back only the voltage based on the voltage appearing at the output terminal using the output monitor circuit; 1 feedback signal generating means;
Second feedback signal generating means for receiving the generated first feedback signal and generating a second feedback signal for driving and controlling the first driving transistor;
A first switching unit that has one end connected to a voltage higher than the first power supply voltage and the other end connected to the second feedback signal generating unit;
With
The second feedback signal is output as a drive signal to the gate of the first drive transistor from the drive signal generation means constituted by the first switching means and the second feedback signal generation means,
The first feedback signal generating means includes
A pre-driver circuit , further comprising a voltage shift circuit that outputs a signal obtained by shifting a voltage appearing at an output node of the output monitor circuit by a predetermined amount as the first feedback signal .
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、
前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、
一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段と
を具え、
前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、
前記駆動信号生成手段は、
前記出力端子に現れる電圧が前記第1の電源電圧に近くなったことを検知して、前記第1のスイッチング手段の他端と前記第1の駆動トランジスタのゲートとを短絡させる第2のスイッチング手段をさらに具えたことを特徴とするプリドライバ回路。 A pre-driver connected to a bridge circuit whose output terminal is a connection node connected to a load between the first drive transistor connected to the first power supply voltage and the second drive transistor connected to the ground A circuit,
An output monitor circuit connected to the output terminal, which is the connection node, and generates a first feedback signal that feeds back only the voltage based on the voltage appearing at the output terminal using the output monitor circuit; 1 feedback signal generating means;
Second feedback signal generating means for receiving the generated first feedback signal and generating a second feedback signal for driving and controlling the first driving transistor;
A first switching unit that has one end connected to a voltage higher than the first power supply voltage and the other end connected to the second feedback signal generating unit;
With
The second feedback signal is output as a drive signal to the gate of the first drive transistor from the drive signal generation means constituted by the first switching means and the second feedback signal generation means,
The drive signal generation means includes
Second switching means for detecting that the voltage appearing at the output terminal is close to the first power supply voltage and short-circuiting the other end of the first switching means and the gate of the first driving transistor. A pre-driver circuit characterized by further comprising:
ドレインが前記第1の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第1のN型トランジスタと、
ドレインが前記第1の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第1のN型トランジスタのソースに接続された第1のP型トランジスタとを含み、
第1のフィードバック信号生成手段は、前記出力モニタ回路の前記第1のN型トランジスタと前記第1のP型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第1のフィードバック信号を生成することを特徴とする請求項1ないし3のいずれかに記載のプリドライバ回路。 The output monitor circuit includes:
A first N-type transistor having a drain connected to a voltage higher than the first power supply voltage and a gate connected to the output terminal;
A first P-type transistor having a drain connected to a voltage lower than the first power supply voltage, a gate connected to the output terminal, and a source connected to a source of the first N-type transistor;
The first feedback signal generation means generates the first feedback signal based on a voltage appearing at a connection node between the first N-type transistor and the first P-type transistor of the output monitor circuit. predriver circuit according to any one of claims 1 to 3, characterized in that.
前記出力モニタ回路の出力ノードに現れる電圧が入力される入力端子と、
前記第1の電源電圧よりも高い電圧に接続され、前記第1のフィードバック信号を出力する出力端子と、
前記入力端子とし前記出力端子との間に接続され、ダイオード接続され直列に接続された複数のP型トランジスタと、
を含むことを特徴とする請求項2記載のプリドライバ回路。 The voltage shift circuit includes:
An input terminal to which a voltage appearing at an output node of the output monitor circuit is input;
An output terminal connected to a voltage higher than the first power supply voltage and outputting the first feedback signal;
A plurality of P-type transistors connected in series as diodes and connected between the input terminal and the output terminal;
The pre-driver circuit according to claim 2 , comprising:
前記第1の駆動トランジスタと第2の駆動トランジスタとの間の接続ノードと、前記第1の駆動トランジスタのゲートとの間に接続される請求項1ないし5のいずれかに記載のプリドライバ回路と
を具えたことを特徴とする駆動回路。 A bridge circuit having at least a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground;
A connection node between said first driving transistor and second driving transistor, and a pre-driver circuit according to any one of claims 1 to 5 is connected between the gate of said first driver transistor A drive circuit characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219243A JP5466124B2 (en) | 2010-09-29 | 2010-09-29 | Pre-driver circuit and drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219243A JP5466124B2 (en) | 2010-09-29 | 2010-09-29 | Pre-driver circuit and drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074996A JP2012074996A (en) | 2012-04-12 |
JP5466124B2 true JP5466124B2 (en) | 2014-04-09 |
Family
ID=46170736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010219243A Active JP5466124B2 (en) | 2010-09-29 | 2010-09-29 | Pre-driver circuit and drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5466124B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115333338B (en) * | 2022-07-13 | 2024-05-17 | 浙江大学 | A negative bias half-bridge pre-drive circuit for a motor controller |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05122049A (en) * | 1991-10-25 | 1993-05-18 | Nec Ic Microcomput Syst Ltd | Output buffer circuit |
US5399920A (en) * | 1993-11-09 | 1995-03-21 | Texas Instruments Incorporated | CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET |
JPH07142940A (en) * | 1993-11-17 | 1995-06-02 | New Japan Radio Co Ltd | Mosfet power amplifier |
JP2011018958A (en) * | 2009-07-07 | 2011-01-27 | Panasonic Corp | Switching element control device and motor driving device |
-
2010
- 2010-09-29 JP JP2010219243A patent/JP5466124B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012074996A (en) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9722610B2 (en) | Semiconductor device and high side circuit drive method | |
US8405422B2 (en) | Level shift circuit | |
JP5254678B2 (en) | Level shift circuit and power semiconductor device | |
JP6436230B2 (en) | Driving circuit | |
US8624655B2 (en) | Level shifter circuit and gate driver circuit including the same | |
JP6863033B2 (en) | Parallel drive circuit for voltage-driven semiconductor elements | |
US20090115456A1 (en) | Level shift circuit and method for the same | |
US9595967B2 (en) | Level shift circuit and driver circuit | |
KR102158459B1 (en) | Level shift circuit | |
JP5466124B2 (en) | Pre-driver circuit and drive circuit | |
JP5447575B2 (en) | Drive device | |
US10819236B2 (en) | Control of a power stage of a switched-mode power supply | |
US9264043B2 (en) | Low power level shifter with output swing control | |
US8884661B2 (en) | Driver circuit | |
JP2020195213A (en) | Driving circuit of switching transistor | |
US8115469B2 (en) | Driver circuit | |
KR102156596B1 (en) | Pulse generator and driving circuit comprising the same | |
JP4641660B2 (en) | Level shift circuit | |
US10734995B1 (en) | Output circuit | |
KR20190007814A (en) | Gate driving circuit for power mosfet | |
US11705901B2 (en) | Wide voltage range input and output circuits | |
US20150236692A1 (en) | Driving signal generating circuit and power semiconductor device driving apparatus including the same | |
WO2020195035A1 (en) | Drive circuit and drive system | |
JP2010147544A (en) | Driving device | |
JP2012019641A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5466124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |