JP5453381B2

JP5453381B2 - 信号パス集中度に基づくレーキ受信機フィンガ割当

Info

Publication number: JP5453381B2
Application number: JP2011258923A
Authority: JP
Inventors: ザジャスウィ・ブハラドワジ・マダプシ・シェシャドリ; ブライアン・ドング; メッサイ・アマーガ; チ−ピン・シュ; パーバサナサン・サブラーマンヤ; シャオミン・ジュ
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2005-10-31
Filing date: 2011-11-28
Publication date: 2014-03-26
Anticipated expiration: 2026-10-31
Also published as: TWI350660B; US20100150212A1; EP1943742A1; KR20080060297A; EP1943742B1; JP2012105282A; CN101346892A; JP4913821B2; TW200729761A; RU2008121960A; US8098780B2; US20070098051A1; BRPI0618056A2; JP2009514484A; KR101038407B1; US7693241B2; CN101346892B; WO2007053838A1; CA2627612A1

Description

関連出願

本願は、２００５年１０月３１日に出願され、本願の譲受人に譲渡され、全ての目的のためその全体が参照として本願に組み込まれた"FINGER ASSIGNMENT FOR HIGH SPEED PAGING PERFORMANCE"と題された米国仮出願６０／７３２，０１３号の優先権を主張する。

本発明は、一般に無線受信機に関し、更に詳しくは、信号パス集中度に基づくレーキ受信機におけるフィンガ割当に関する。

無線通信システムでは、送信機から送信された信号は、分散、反射、およびフェージングにさらされ、信号の多くのバージョンが、受信機において異なる時間に到着する。ダイレクト・シーケンス・スペクトル拡散方式では、レーキ受信機が、送信されたオリジナル信号を受信するために、時間シフトした多くの信号を受信し、それらを結合する。従来のレーキ受信機は、多くのフィンガを含んでおり、各フィンガは、時間シフトした信号のうちの１つを受信するように同期された相関器を含む。準ランダム・コードのビットが、到来信号の対応するビットと同調できるように、到来信号に反復準ランダム・コードが適用される。各フィンガを、時間シフトした別のバージョンの信号に割り当てるために、サーチャが、送信機から受信機への信号パスを識別する。受信機に到着する信号の多くのバージョン間の時間関係を判定するために、パイロット・チャネルがしばしばサーチャによって観察される。しかしながら、幾つかの状況においては、サーチャは、短時間においてパスの全てを識別することができない。例えば、アクセス端末のようなユーザ機器がスリープ・モードから出たときに信号パスを識別する場合、時間は制限される。符号分割多元接続（ＣＤＭＡ）システムでは、アクセス端末は、着呼が到着したかを判定するために、スリープ・モードから定期的にウェイク・アップし、ページング・インジケータ・チャネルを復調しなければならない。バッテリ寿命の最大化のために、アクセス端末がスリープ・モードにない時間が最小化され、サーチャが信号パスを識別する時間が制限される。高速フェージング・シナリオでは、サーチャは、許可された時間において、使用可能な全ての信号パスを識別できる訳ではない。

従って、高速フェージング・シナリオ中におけるレーキ・フィンガ割当に対するニーズがある。

レーキ受信機フィンガ割当器は、送信機からレーキ受信機への識別された信号パスの集中度に従って、レーキ受信機フィンガを、識別された信号パス時間オフセット間の時間オフセットへ割り当てるように構成される。典型的な実施形態に従って、パス・サーチャによって識別された信号パスの集中度を判定するために、時間ウィンドウ内に時間オフセットを有する識別された信号パスの数が観察される。識別された信号パスの数が、例えばファット（ｆａｔ）パス条件中のように、信号パスの集中分布を示すのであれば、少なくとも１つのレーキ・フィンガが、識別された２つの信号パス間の時間オフセットにおいて割り当てられる。

図１は、本発明の典型的な実施形態に従った通信システムのブロック図である。図２は、本発明の典型的な実施形態に従った受信機システムのブロック図である。図３は、送信機から受信機への複数の信号パスの典型的な信号パス分布のグラフィック表示例である。図４は、集中分布において、レーキ・フィンガが時間オフセットに割り当てられた典型的な信号パス分布のグラフィック表示例である。図５は、本発明の典型的な実施形態に従った典型的なファット（ｆａｔ）パス検出器のブロック図である。図６は、ウェイクアップ発生の関数である検出フィルタ出力のグラフィック表示例である。図７は、典型的な実施形態に従ってレーキ・フィンガを割り当てる方法のフロー・チャートである。図８は、典型的な実施形態に従って、集中分布においてレーキ・フィンガを割り当てる方法のフロー・チャートである。

図１は、本発明の典型的な実施形態に従った通信システムのブロック図である。用語「典型的である」（"exemplary"）は、「例、事例、あるいは例示として役立つ」ことを意味するために本明細書で使用される。本明細書で「典型的である」と記述される何れの実施形態も、他の実施形態よりも好適であるとか、有利であるとか必ずしも解釈される必要は無い。散乱チャネル１０６を介して基地局１０４によって送信される信号１０２は、反射、回折、およびローカルな散乱によって、アクセス端末１１２のアンテナ１１０への複数のパス１０８を取る。各信号パス１０８の長さが異なることによって、異なる時間に異なる振幅でアクセス端末１１２に到着する信号１０２は、多くの信号バージョン１１４となる。

アクセス端末１１２は、典型的な実施形態において、例えばセルラ電話または無線パーソナル・デジタル・アシスタント（ＰＤＡ）のようなポータブル通信デバイスであるが、アクセス端末１１２は、信号１０２を受信する受信機を含む任意のデバイスでありうる。アクセス端末１１２は、アクセス端末１１２の機能を促進または実行する、図１に示していないその他のハードウェア、ソフトウェア、またはファームウェアを含みうる。例えば、アクセス端末１１２は、キーパッド、ディスプレイ、マイクロホン、およびスピーカのような入力デバイスおよび出力デバイスを含みうる。

アクセス端末１１２は、少なくともレーキ受信機１１６を含むハードウェアおよびソフトウェアを含んでいる。典型的な実施形態では、プロセッサ１１８上で動作するソフトウェア・コードは、アクセス端末１１２の全体機能を促進するのに加えて、本明細書で記載の機能のうちの少なくとも幾つかの実行を容易にする。データ、コード、およびその他の情報が、メモリ１２０内に格納されうる。アクセス端末１１２の様々な機能ブロックは、ハードウェア、ソフトウェア、および／またはファームウェアからなる任意の組み合わせを用いて実現されうる。更に、様々な機能および動作は、任意の数のデバイス、回路、または素子を用いて実現されうる。これら機能ブロックのうちの２またはそれ以上は、単一デバイスに統合されることができ、任意の単一デバイスで実現されるものとして記述される機能は、幾つかの環境において、幾つかのデバイスによって実現される。例えば、レーキ受信機１１６の機能のうちの少なくとも幾つかは、プロセッサ１１８によって実行されうる。

本発明の典型的な実施形態に従って更に詳細に記載するように、レーキ受信機フィンガは、時間ウィンドウ内での信号１０２の時間オフセット・バージョン１１４の集中度に従って割り当てられる。パス・サーチャは、送信機（１０４）からレーキ受信機１１６への複数の信号パスを識別する。レーキ受信機１１６では、各信号パス１１４が、他の信号パス１０８に対し、相対的な時間遅延（時間シフトまたは時間オフセット）を持っている。ファット・パス検出器は、時間ウィンドウ内で相対的な時間オフセットを有する信号パス（１１４）の数に少なくとも部分的に基づいて、ファット・パス条件が存在することを判定する。典型的な実施形態では、ファット・パス検出器は、時間ウィンドウ内の信号パスの数と、前のファット・パス・インジケータとに基づいて、ファット・パス・インジケータを生成する検出フィルタを含む。ファット・パス・インジケータが、ファット・パスしきい値よりも大きい場合、ファット・パス検出器は、ファット・パス条件が存在していると判定し、レーキ受信機フィンガが、集中分布で割り当てられ、少なくとも１つのレーキ受信機フィンガが２つの信号パスの何れかに割り当てられる。典型的な実施形態では、レーキ受信機フィンガが、識別された信号パスに割り当てられ、残りのフィンガが、最小損失を有する信号パスから半チップ間隔で割り当てられる。

典型的なフィンガ割当は、受信した信号の復調に使用される信号パスの数を最大化することにより、高められた受信機性能を提供する。このフィンガ割当は、例えばアクセス端末１１２のように、呼が到着しているかを判定するために、ユーザ機器がスリープ・モードから定期的に出た場合にページング・チャネルの受信を増やす広帯域ＣＤＭＡ（ＷＣＤＭＡ）ユーザ機器（ＵＥ）において特に役立つ。

図２は、本発明の典型的な実施形態に従った受信機システム２００のブロック図である。様々な機能ブロックは、ハードウェア、ソフトウェア、および／またはファームウェアからなる任意の組み合せで実現されうる。多くのブロックによって実現されるものとして記述されている機能は、単一デバイスでも実現され、単一ブロックによって実現されるものとして記述されている機能は、幾つかのデバイスによっても実現されうる。典型的な実施形態では、受信機システム２００は、例えば広帯域符号分割多元接続（ＷＣＤＭＡ）技術に従って動作するシステムのように、拡散スペクトラム無線通信システム内で動作するため、例えばアクセス端末１１２のようなＵＥ通信デバイスの一部として実現されうる。従って、典型的な実施形態における送信ソースは基地局１０４であり、レーキ受信機システム２００は、この典型的な実施形態において、アクセス端末１１２内に実装される。

上述したように、レーキ受信機１１６のフィンガは、時間ウィンドウ内に相対的な時間オフセットを有する信号パスの集中度に基づいて割り当てられる。典型的な受信機システム２００は、レーキ受信機１１６、パス・サーチャ２０２、ファット・パス検出器２０４、およびフィンガ割当器２０６を含む。パス・サーチャ２０２は、レーキ受信機システム２００において受信したパイロット信号の時間シフト・バージョンに基づいて、送信機（１０４）からレーキ受信機システム２００への複数の信号パス（１０８）を識別する。適切なサーチャの一例は、到来するデータ・ストリーム（受信信号）を、パイロット・チャネル（ＣＰＩＣＨ）の準ランダム・ノイズ（ＰＮ）・シーケンスのローカル・コピーと相関付ける相関器を含む。基地局１０４から送信されたパイロット信号は、レーキ受信機システム２００において、オリジナルのパイロット信号の時間シフト・バージョンとして到着する。パス・サーチャ２０４は、送信機（１０４）から受信機システム２００への信号パス（１０８）を識別するために、複数の時間シフトした信号の相対的な時間オフセットとエネルギー・レベルとを判定する。バッテリ寿命を延ばすために、アクセス端末１１２は、プロセッサ１１８動作が制限され、受信機機能が少なくとも部分的にディセーブルされるスリープ・モードとされる。ＣＤＭＡシステムでは、ＣＤＭＡシステムにおけるページング・インジケータ・チャネル（ＰＩＣＨ）によって送られた信号のようなページング・インジケータが、アクセス端末に送信され、アクセス端末１１２に対して、着呼を知らせる。着呼があるかを判定するために、アクセス端末１１２は、ページング・インジケータ・チャネルを復調するために、スリープ・モードを定期的に中断する。ページング・インジケータが着呼を示す場合、アクセス端末１１２は、着呼に答えるために、例えばページング・チャネル（ＰＣＨ）のようなその他の信号を復調する処理を進め、他の情報を得る。スリープ・モードから出て、ページング・チャネルを復調し、そしてスリープ・モードに戻るために必要とされる時間を最小化することによって、バッテリ寿命が最大化される。従って、信号パスのサーチのために許容された時間は制限されており、従来のシステムでは、しばしば、１または複数の信号パスが、サーチャによって識別されないまま残る。ファット・パス条件の間、多くの信号パスが、比較的小さな時間差で分離している。識別された信号パスの何れかにある幾つかの信号パスは、ファット・パス条件の間、識別されない場合がある。典型的な実施形態に従って、レーキ受信機フィンガは、集中分布において識別された信号パスの何れかに割り当てられる。識別されていない信号パスのうちの少なくとも幾つかを通って到着する信号は、レーキ受信機１１６における結合信号に寄与するので、受信機性能が改善される。典型的な実施形態では、到来する信号バージョンを観察するためにサーチャ２０２によって使用される時間は、顕著なウェイク時間をもたらすことなく性能を最大化するように選択される。幾つかの状況では、サーチャ２０２は、より弱いパスを検出することを試みる従来のユニバーサル移動体通信システム（ＵＭＴＳ）サーチャよりもより「深い」サーチを行うことができる。

ファット・パス検出器２０４は、サーチャ２０２によって提供された情報に基づいてファット・パス条件を検出し、ファット・パス・インジケータを生成する。このインジケータは、識別された信号パスの集中度に少なくとも部分的に依存して、ファット・パス条件または分散パス条件を示す。典型的な実施形態では、ファット・パス検出器２０４は、無限インパルス応答（ＩＩＲ）フィルタおよび評価器を含んでいる。幾つかの状況では、他のデバイスおよびフィルタを使用することができる。他の適切なフィルタの例は、有限インパルス応答（ＦＩＲ）フィルタを含んでいる。ＦＩＲフィルタの出力は、幾つかの状況において、幾つかの値にわたって平均化されうる。

ＩＩＲフィルタは、時間ウィンドウ内で識別された信号パスの数、および、前のフィルタ出力に基づいてフィルタ出力を生成する。典型的な実施形態では、前のフィルタ出力よびパスの数が重み付けられ、結合されて、フィルタ出力が生成される。ファット・パス検出器が、ファット・パス条件を示すのであれば、フィンガ割当器２０６が、集中分布においてレーキ受信機フィンガを割り当てる集中割当器２０８を起動する。そうでない場合には、フィンガ割当器は、レーキ受信機割当の従来技術に従う分散割当器２１０を起動する。

図３は、送信機１０４から受信機１１６への複数の信号パス１０８の典型的な信号パス分布３００を示すグラフィック表示である。複数の信号パス１０８は、識別された信号パス３０２−３１２と、識別されていない信号パス３１４−３２０とを含む。図３では、実線矢印（３０２−３１２）の各々は、サーチャによって識別された識別済み信号パスを表し、点線矢印（３１４−３２０）の各々は、サーチャによって識別されなかった既存の未識別パスを表す。矢印の高さは、信号パスの相対的な損失を示し、信号パスの損失に逆比例する。従って、矢印の高さは、例えば、受信した帯域幅における全電力スペクトル密度（Ｉｏ）に対する、１つのＰＮチップ期間にわたって蓄積されたパイロット・エネルギー（Ｅｃ）の比（ｄＢ）であるＥｃ／Ｉｏのように、受信機１１６において受信されたパイロット信号のエネルギーを示す。信号パス３０２−３２０は、図３においてチップ単位で示されているように、互いに関して時間オフセットを持っている。サーチャ２０２が、信号パス３０２−３１２を識別した後、ファット・パス検出器２０４が、最大エネルギー信号パス３０６（基準パス３０６）を識別し、時間ウィンドウ３２２内で識別された信号パス（３０４−３１２）の数を判定する。典型的な実施形態における時間ウィンドウ３２２は、基準パス３０６から＋／−３チップである。図３に提供される例において、５つの信号パス３０４−３１２が、時間ウィンドウ３２２内で識別される。ファット・パス検出器２０４は、時間ウィンドウ３２２内で識別されたパス３０４−３１３の数に少なくとも部分的に基づいて、ファット・パス条件が存在すると判定する。図５を参照して更に詳細に示すように、典型的な実施形態では、ファット・パス検出器２０４は、検出フィルタの前の出力に基づいて、ファット・パス条件が存在するかを判定する。

図４は、レーキ・フィンガが時間オフセットに集中分布で割り当てられた典型的な信号パス分布３００に関するグラフィック表示である。ファット・パス検出器が、ファット・パス条件を検出する場合、レーキ・フィンガは、識別された信号パス３０２−３１２のうちの少なくとも幾つかのうちの何れかのオフセットにおいて割り当てられる。典型的な実施形態では、レーキ・フィンガはまず、識別された信号パス３０２−３１２に割り当てられ、次に、基準パス３０６からの半チップ・オフセットにおいてフィンガを割り当てる。図４の例の場合、レーキ・フィンガは、信号パスが識別された基準パス３０６（０チップ・オフセット）、−４チップ・オフセット、−２チップ・オフセット、＋１チップ・オフセット、＋２チップ・オフセット、および＋３チップ・オフセットにおいて割り当てられる。信号パスは、１／２チップ間隔でオフセットを持たないかもしれないが、サーチャ分解能が、整数チップ値に関するサーチャ結果を与える。残りのレーキ・フィンガは、１／２チップ・インクリメントで、基準パス３０６から、未割当１／２チップ信号パス・オフセットへ割り当てられる。残りのレーキ・フィンガのうち、割り当てられたレーキ・フィンガは、図４の楕円４０２−４１２に例示される。従って、図４の例では、残りのレーキ・フィンガ４０２−４１２は、−１／２チップ・オフセット４０２、＋１／２チップ・オフセット４０４、−１チップ・オフセット４０６、＋１１／２チップ・オフセット４０８、−１１／２のチップ・オフセット４１０、および＋３１／２チップ・オフセット４１２に割り当てられる。例示するように、−１／２チップ・オフセットおよび−１チップ・オフセットに割り当てられたフィンガは、サーチャ２０２によって識別されていない信号パス内で信号を受信するだろう。

図５は、本発明の典型的な実施形態に従った典型的なファット・パス検出器２０４のブロック図である。図５に例示する様々な機能ブロックは、ハードウェア、ソフトウェア、および／またはファームウェアからなる任意の組み合わせを用いて実現されうる。更に、様々な機能および動作は、任意の数のデバイス、回路または素子で実現されうる。幾つかの環境においては、機能ブロックのうちの２またはそれ以上が、単一デバイス内に統合され、任意の単一デバイス内で実現されるものとして記述された機能が、幾つかのデバイスにわたって実現されうる。典型的な実施形態では、ファット・パス検出器２０４が、プロセッサ１１８上でソフトウェア・コードを実行することによって実現される。

ファット・パス検出器２０４は、他の方法でも実現されるかもしれないが、典型的な実施形態では、検出フィルタ５０２を含んでいる。検出フィルタ５０２の出力は、識別された時間ウィンドウ・パス３０４−３１２の現在の数と、フィルタ出力の前の値とに依存する。時間ウィンドウ・パス・カウンタ５０４は、時間ウィンドウ３２２内にあるものとしてサーチャ２０２によって識別された識別済みの時間ウィンドウ・パス３０４−３１２の現在の数を示す出力であるパス数（Ｐ）を与える。結合器５０８は、前のフィルタ出力をＰと結合して、フィルタ出力ｙを生成する。検出フィルタ５０２の各出力は、ウェイクアップ発生（ｎ）の関数である。ここで、ウェイクアップ発生は、アクセス端末１１２が、ページング・チャネルをモニタするために、スリープ・モードから出た場合に生じる。フィルタの出力ｙは、結合器５０８の入力にフィードバックされる前に、遅延部５０６によって遅延される。典型的な実施形態において、遅延は、単一のウェイクアップ発生であり、前のフィルタ出力となる。幾つかの状況では、他の遅延を用いることもできる。典型的な実施形態では、結合器は、検出フィルタ５０２が
ｙ（ｎ）＝．９５ｙ（ｎ−１）＋．０５Ｐ（ｎ）（１）
に従った応答を持つことができるように、重み付けられた結合器である。ここで、ｎは、スリープ・モードからのウェイク発生回数であり、Ｐは、ウェイクアップ・インスタンス（ｎ）中に時間ウィンドウ３２２内で識別されたパスの数である。他の値と同様に、フィルタの応答においては、その他の重み関数も使用されうる。例えば、幾つかの状況では、０．０５および０．９５以外の値を使用することができる。

評価器５１２は、ファット・パス条件が存在するかを判定するために、検出フィルタの出力を評価する。典型的な実施形態では、評価器５０８は、検出フィルタ５０２の出力（ｙ）を、しきい値ｙ_{ＴＨＲＥＳＨ}と比較する。出力がしきい値より大きな場合、評価器５１２およびファット・パス検出器２０４は、ファット・パス条件を示す。出力がしきい値よりも大きくない場合、分散パス条件が示される。典型的な実施形態では、ファット・パス検出器は、１に等しい初期フィルタ出力（ｙ（０）＝１）を設定することによって、電源投入時およびその他の適切な期間中に初期化される。幾つかの状況では、他のしきい値が使用されてもよいが、典型的な実施形態では、ｙ_{ＴＨＲＥＳＨ}は０．５に等しい。後述するように、フィルタ出力は、幾つかのウェイクアップ発生後、適切なレベルに収束する。

図６は、ウェイクアップ発生の関数である検出フィルタ５０２出力のグラフィック表示例である。典型的な実施形態において、検出フィルタは１に初期化されるので、曲線６０２，６０４は、ｎ＝０の場合ｙ＝１で始まる。分散パス曲線６０２は、最終的には、しきい値６０６以下に落ちる。ファット・パス曲線６０４は、しきい値６０６上に残る。

図７は、典型的な実施形態に従ってレーキ・フィンガを割り当てる方法のフロー・チャートである。この方法は、ハードウェア、ソフトウェア、および／またはファームウェアからなる任意の組合せによって実現されうる。典型的な実施形態では、この方法は、ＷＣＤＭＡ通信システムで通信するアクセス端末１１２によって実施される。

ステップ７０２において、識別された信号パス３０２−３１２を、サーチャ２０２から受け取る。典型的な実施形態では、識別された信号パス３０２−３１２のリストが、メモリ１２０に格納される。基準ＰＮコードからの０から３０７２００までのチップ・オフセットが、パイロット信号の各受信バージョンの対応するＥｃ／Ｉｏとともにテーブル内に格納される。従って、格納された値は、信号パスを特徴付ける。ファット・パス検出器２０４は、後述するように、各信号パスを評価する。

ステップ７０７では、識別された信号パス３０２−３１２の全てが評価されたかが判定される。識別された信号パス３０２−３１２が全て評価されている場合、方法はステップ７１２に進む。そうでない場合、方法はステップ７０６に進む。

ステップ７０６において、基準パス３０６と、現在評価されたパスとの間の時間（Ｔ）が計算される。上述したように、基準パス３０６は、最大エネルギーを持つパイロット信号が受信されるパスである。従って、基準パス３０６は、最小のチャネル損失のパスである。基準パス３０６と現在のパスとの間のチップにおける時間は、典型的な実施形態において、格納されたチップ・オフセット値の間の差を計算することによって決定される。

ステップ７０８では、Ｔが１チップと３チップとの間にあるかが判定される。現在のパスと、基準パス３０６との間の時間差の絶対値が、１〜３チップの時間ウィンドウと比較される。従って、典型的な実施形態では、時間ウィンドウは、最も強い信号バージョン（基準パス３０６）からの−３〜−１チップと、１〜３チップとの２つの時間ウィンドウを含む。Ｔが時間ウィンドウ内にない場合、方法はステップ７０４に戻り、識別された他のパスが評価される必要があるかが判定される。Ｔが時間ウィンドウ内にある場合、方法はステップ７１０に進む。

ステップ７１０では、識別された時間ウィンドウ・パス３０４−３１２の数（Ｐ）が更新される。上述したように、識別された時間ウィンドウ・パスとは、時間ウィンドウ内で識別された信号パスである。典型的な実施形態では、基準パス３０６からの３またはそれ未満のチップであるパスは、時間ウィンドウ内にある。幾つかの状況において、時間ウィンドウは、チップ以外の単位で判定されうる。Ｐの更新後に、この方法は、ステップ７０４に戻り、パスの全てが評価されたかが判定される。

ステップ７１２では、識別された全ての信号パスが、現在のウェイク発生について評価済であり、初期化後の最初の４つのＰ値がゼロに等しいかが判定される。最初の４つの値がゼロに等しくない場合、方法はステップ７１６に進む。一方、等しい場合には、方法はステップ７１４に進み、フィルタ値がしきい値（ｙ（４）＝Ｙ_{ＴＨＲＥＳＨ}）に設定される。典型的な実施形態では、散乱チャネルが非常に低い散乱しか持たないことをＰ値が示す場合、フィルタ出力は、しきい値に強制される。幾つかのＰ値がゼロである場合、このチャネルは散乱チャネルではなく、信号パスが視線パスを含んでいるという可能性が高くなる。幾つかのウェイク発生についてＰ値がゼロである場合、時間ウィンドウ内で識別された信号パスが存在せず、ファット・パス条件がありそうもないことを示す。しきい値またはしきい値未満に調節されたフィルタ値によって、ファット・パス検出器は、ステップ７２０において、分散フィンガ割当となる分散信号パスを示すことができる。

ステップ７１６において、現在のウェイク発生について、Ｐ値が検出フィルタ５０２内で更新される。現在のウェイク発生ｎについて、新たな値ｙを生成するために、新たな値が検出フィルタ５０２に適用される。

ステップ７１８において、フィルタ出力ｙは、しきい値（ｙ_{ＴＨＲＥＳＨ}）と比較される。ｙがしきい値より大きな場合、（ｙ＞ｙ_{ＴＨＲＥＳＨ}）、方法はステップ７２２に進み、残りのレーキ・フィンガが集中割当で分布される。ｙがしきい値より大きくない場合、方法はステップ７２０に進む。

ステップ７２０では、レーキ・フィンガが、分散配置で割り当てられる。典型的な実施形態では、レーキ・フィンガは、識別された信号パス３０２−３１２へ割り当てられ、残りのレーキ・フィンガはどれも割り当てられない。

ステップ７２２において、レーキ・フィンガは、集中分布で割り当てられる。典型的な実施形態では、レーキ・フィンガは、識別された信号パス３０２−３１２に割り当てられ、残りのレーキ・フィンガが、識別された信号パス３０２−３１２の何れかの時間オフセットに割り当てられる。ステップ７２２を実行する典型的な方法が、図８に関連して後述される。

図８は、典型的な実施形態に従って、集中分布でレーキ・フィンガを割り当てる方法のフロー・チャートである。

ステップ８０２では、最も高いエネルギー・パイロット・バージョンのオフセットと等しいようにｓが設定される。従って、典型的な実施形態において、ｓは、基準パス３０６のチップ・オフセットと等しく設定される。

ステップ８０４において、ｕは１に等しく設定される。ここで、ｕの単位は半チップである。

ステップ８０６において、未割当のフィンガが残っていると判定される。少なくとも１つのフィンガが、未割当のままである場合、この方法はステップ８０８に進む。そうでない場合、この方法は、ステップ８２２へ進む。

ステップ８０８では、ｕが６に等しいかそれ未満であるかが判定される。従って、ｕが３チップに等しいかが判定される。ｕが６に等しいかそれ未満である場合、方法は、ステップ８１０とステップ８１８とに並行して進む。そうでない場合、方法は、ステップ８２２に進み、レーキ・フィンガが割り当てられる。

ステップ８１０において、パス・オフセットが、基準オフセットにｕを加えたものに等しく設定される（パス・オフセット＝ｓ＋ｕ）。ステップ８１８において、パス・オフセットは、基準オフセットからｕを引いたものに等しく設定される。従って、ステップ８１０およびステップ８１８では、１／２チップ・オフセットの倍数が加算および減算され、基準パス・オフセットが生成される。

ステップ８１２およびステップ８１８において、パス・オフセットが、識別されたパス・オフセットのセットの要素であるかが判定される。従って、パス・オフセットが、識別された信号パスとして既にリストされているかが判定される。パス・オフセットがリストされていない場合、方法はステップ８１６に進み、信号パスの割当リストに追加される。パス・オフセットがセット内に既にリストされている場合、方法はステップ８１４へと続き、ｕが１だけインクリメントされる。

従って、典型的な実施形態では、集中分布でフィンガを割り当てるために、未割当のレーキ・フィンガが、基準パス３０６から１／２チップ・インクリメントによって、割当済みのレーキ・フィンガの何れかに割り当てられる。従って、サーチャによって信号パスであると識別されていない１または複数のオフセットにおいて信号パスが存在する場合、レーキ・フィンガが、どの信号パスも識別されないオフセットに割り当てられ、性能が増加する。どのパスもサーチャによって識別されないオフセットにおいて、レーキ・フィンガが信号を受信する可能性は、チャネル内の散乱が増加すると高まる。例えば、混雑した都会環境のようなファット・パス条件の間、識別された信号パスの間に信号パスが存在する可能性は大幅に高まる。典型的な実施形態では、ファット・パス条件の間、集中フィンガ割当が適用される一方、分散フィンガ割当が従来のフィンガ割当技術に従っている場合には、分散フィンガ割当が適用される。その結果、アクセス端末が、ページング・チャネルを復調するために定期的にスリープ・モードをアウェイクする状態の間の性能は、アクセス端末がアウェイクしている時間を最小にし、バッテリ寿命が最大になるので、高められる。

当業者であれば、これら情報および信号が、種々異なった技術や技法を用いて表されることを理解するであろう。例えば、上述した記載の全体で引用されているデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光学場または光学微粒子、あるいはこれら何れかの組み合わせによって表現されうる。

当業者であれば、更に、本明細書で開示された実施形態に関連して記載された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズム・ステップが、電子工学ハードウェア、コンピュータ・ソフトウェア、あるいはこれらの組み合わせとして実現されることを理解するであろう。ハードウェアとソフトウェアとの相互置換性を明確に説明するために、様々な例示的な部品、ブロック、モジュール、回路、およびステップが、それらの機能に関して一般的に記述された。それら機能がハードウェアとして又はソフトウェアとして実現されるかは、特定のアプリケーション及びシステム全体に課せられている設計制約に依存する。当業者であれば、各特定のアプリケーションに応じて変化する方法で上述した機能を実現することができる。しかしながら、この適用判断は、本発明の範囲からの逸脱をもたらすものと解釈されるべきではない。

本明細書で開示された実施形態に関連して記述された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア部品、又は上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現又は実施されうる。汎用プロセッサとしてマイクロプロセッサを用いることが可能であるが、代わりに、従来技術によるプロセッサ、コントローラ、マイクロコントローラ、あるいは状態機器を用いることも可能である。プロセッサは、例えばＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに接続された１または複数のマイクロプロセッサ、またはその他任意のこのような構成である計算デバイスの組み合わせとして実現することも可能である。

本明細書で開示された実施形態に関連して記述された方法やアルゴリズムのステップは、ハードウェアによって直接的に、プロセッサによって実行されるソフトウェア・モジュールによって、または、これらの組み合わせによって具体化される。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野で知られているその他の型式の記憶媒体に収納されうる。典型的な記憶媒体は、プロセッサがそこから情報を読み取り、またそこに情報を書き込むことができるようにプロセッサに結合される。または、記憶媒体はプロセッサに統合されることができる。このプロセッサと記憶媒体とは、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することもできる。あるいはこのプロセッサと記憶媒体とは、ユーザ端末内のディスクリート部品として存在することができる。

開示された実施形態における上述の記載は、当業者をして、本発明の製造または利用を可能とするように提供される。これらの実施形態への様々な変形例もまた、当業者には明らかであって、本明細書で定義された一般的な原理は、本発明の主旨または範囲から逸脱することなく他の実施形態にも適用されうる。このように、本発明は、本明細書で示された実施形態に限定されるものではなく、本明細書に記載された原理および新規な特徴に一致した最も広い範囲に相当することが意図されている。

Claims

装置であって、
送信機から前記装置への、識別された複数の信号パスを識別するように構成されたパス・サーチャと、ここで、前記複数の信号パスは、時間オフセットを有する、
時間ウィンドウ内で識別された信号パスの数に基づいて、ファット・パス条件を検出するように構成されたファット・パス検出器と、
前記ファット・パス条件が検出された場合、前記複数の信号パスのうちの２つの信号パスの時間オフセットのうちの何れかの時間オフセットへ、少なくとも１つのレーキ・フィンガを割り当てる集中フィンガ割当を行うように構成されたフィンガ割当器とを備え、
前記ファット・パス検出器はさらに、
時間ウィンドウ内で識別された信号パスの数を判定するように構成された時間ウィンドウ・パス・カウンタと、
前記時間ウィンドウ・パス・カウンタによって判定された信号パスの数と、前のフィルタ出力とに基づいてフィルタ出力を生成するように構成された検出フィルタと、
前記フィルタ出力に基づいて、ファット・パス・インジケータを生成するように構成されたフィルタ出力評価器と
を備え、
前記ファット・パス・インジケータは、前記フィルタ出力がしきい値よりも大きい場合、前記ファット・パス条件を示し、前記フィルタ出力がしきい値よりも大きくない場合、分散パス条件を示す、装置。
前記検出フィルタの応答は、ｙ（ｎ）＝０．９５ｙ（ｎ−１）＋０．０５Ｐ（ｎ）に従い、
ここで、ｙはフィルタ出力であり、ｎはアクセス端末の初期化から測定された前記アクセス端末のウェイク発生回数であり、Ｐは時間ウィンドウ内のパスの数である請求項１に記載の装置。
前記検出フィルタは、有限インパルス応答（ＦＩＲ）フィルタを備える請求項１に記載の装置。
前記ＦＩＲフィルタは、前のフィルタ出力値で前記フィルタ出力値を平均化するように構成された請求項３に記載の装置。
装置であって、
送信機から前記装置への、識別された複数の信号パスを識別するように構成されたパス・サーチャと、ここで、前記複数の信号パスは、時間オフセットを有する、
前記識別された複数の信号パスの集中度に基づいて、ファット・パス条件を検出するように構成されたファット・パス検出器と、
前記ファット・パス条件が検出された場合、前記複数の信号パスのうち、２つの信号パスの時間オフセットのうちの何れかの時間オフセットへ、少なくとも１つのレーキ・フィンガを割り当てる集中フィンガ割当を行うように構成されたフィンガ割当器と
を備え、
前記ファット・パス検出器はさらに、
時間ウィンドウ内で識別された信号パスの数を判定するように構成された時間ウィンドウ・パス・カウンタと、
前記時間ウィンドウ・パス・カウンタによって判定された信号パスの数と、前のフィルタ出力とに基づいてフィルタ出力を生成するように構成された検出フィルタと、
前記フィルタ出力に基づいて、ファット・パス・インジケータを生成するように構成されたフィルタ出力評価器と
を備え、
前記フィンガ割当器は、レーキ・フィンガを、前記識別された信号パスの時間オフセットへ、および、基準信号パスからの半チップ・インクリメントにおける時間オフセットへ、割り当てるように構成された、装置。
装置であって、
送信機から前記装置への、識別された複数の信号パスを識別するように構成されたパス・サーチャと、ここで、前記複数の信号パスは、時間オフセットを有する、
前記識別された複数の信号パスの集中度に基づいて、ファット・パス条件または分散パス条件を検出するように構成されたファット・パス検出器と、
前記ファット・パス条件が検出された場合、前記複数の信号パスのうち、２つの信号パスの時間オフセットのうちの何れかの時間オフセットへ、少なくとも１つのレーキ・フィンガを割り当てる集中フィンガ割当を行うように構成されたフィンガ割当器と
を備え、
前記ファット・パス検出器はさらに、
時間ウィンドウ内で識別された信号パスの数を判定するように構成された時間ウィンドウ・パス・カウンタと、
前記時間ウィンドウ・パス・カウンタによって判定された信号パスの数と、前のフィルタ出力とに基づいてフィルタ出力を生成するように構成された検出フィルタと、
前記フィルタ出力に基づいて、ファット・パス・インジケータを生成するように構成されたフィルタ出力評価器と
を備え、
前記フィンガ割当器は更に、前記ファット・パス・インジケータが、分散信号パス条件を示す場合には、レーキ・フィンガを、前記識別された信号パスの時間オフセットのみに割り当てるように構成された、装置。
レーキ受信機システムであって、
送信機から前記レーキ受信機システムへの、識別された複数の信号パスを識別するために、前記送信機から前記レーキ受信機システムへと送信されたパイロット信号の複数のパイロット信号バージョンの各々について、エネルギーと相対時間シフトとを識別するように構成されたパス・サーチャと、
ファット・パス検出器と
を備え、
前記ファット・パス検出器は更に、
最大エネルギー・パイロット信号バージョンに対応する基準信号パスから、時間ウィンドウ内で識別された信号パスの数に基づいて、および、前のフィルタ値に基づいて、フィルタ値を生成するように構成された検出フィルタと、
前記フィルタ値がしきい値よりも大きい場合、ファット・パス条件を示すように構成されたフィルタ出力評価器とを備え、
前記レーキ受信機システムは更に、
前記ファット・パス条件が示された場合、前記識別された信号パスのうち、少なくとも２つの時間オフセットのうちの何れかの時間オフセットにおいてレーキ受信機フィンガを割り当てるように構成されたフィンガ割当器を備え、
前記レーキ受信機フィンガに割り当てられた時間オフセットは、前記識別された複数の信号パスの各々の時間オフセットとは異なる、レーキ受信機システム。
前記ファット・パス検出器は更に、前記時間ウィンドウ内で識別された信号パスの数を判定するように構成された時間ウィンドウ・パス・カウンタを備える請求項７に記載のレーキ受信機システム。
装置であって、
送信機から前記装置への、複数の信号パスを識別するサーチャ手段と、前記複数の信号パスは、基準信号パスからの時間オフセットを有する、
時間ウィンドウ内の前記複数の信号パスの集中度に基づいて、ファット・パス条件を検出する検出手段と、
前記ファット・パス条件が検出された場合、前記識別された複数の信号パスのうち、２つの識別された信号パスの時間オフセットのうちの何れかの時間オフセットへ、少なくとも１つのレーキ・フィンガを割り当てる割当手段と
を備え、
前記検出手段はさらに、
時間ウィンドウ内で識別された信号パスの数を判定するための時間ウィンドウ・パス・カウンタと、
前記時間ウィンドウ・パス・カウンタによって判定された信号パスの数と、前のフィルタ出力とに基づいてフィルタ出力を生成するためのフィルタ手段と、
前記フィルタ出力に基づいて、ファット・パス・インジケータを生成するための生成手段と
を備え、
この時間オフセットは、前記識別された複数の信号パスの各々の時間オフセットとは異なる、装置
レーキ受信機フィンガを割り当てる方法であって、
送信機から装置への、識別された複数の信号パスを識別することと、ここで、前記識別された信号パスは、基準信号パスからの時間オフセットを有する、
前記識別された複数の信号パスの集中度に基づいて、ファット・パス条件を検出することと、
前記ファット・パス条件が検出された場合、前記識別された複数の信号パスのうち、２つの識別された信号パスの時間オフセットのうちの何れかの時間オフセットへ、少なくとも１つのレーキ・フィンガを割り当てる集中フィンガ割当を行うこととを備え、
前記検出することはさらに、
時間ウィンドウ内で識別された信号パスの数を判定することと、
前記判定された信号パスの数と、前のフィルタ出力とに基づいてフィルタ出力を生成することと、
前記フィルタ出力に基づいて、前記ファット・パス条件を検出することと
を備え、
この時間オフセットは、前記識別された複数の信号パスの各々の時間オフセットとは異なる、方法。