JP5439526B2 - Ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体成長用基板 - Google Patents

Description

本発明は、III族窒化物半導体及びIII族窒化物半導体成長用基板に関する。詳しくは、III族窒化物半導体の転位密度の低減と成長結晶層の下地基板からの効率的な分離方法及び自立基板もしくは半導体素子に関する。

III族窒化物半導体は、発光デバイスなどの光デバイス及び電子デバイスなどを製造する為の材料として実用化がなされ、さらには従来の半導体材料でカバーできなかった領域への適用などで注目されている。

それらのデバイスを製造するにあたり、通常基板結晶上にIII族窒化物半導体層のエピタキシャル成長を実施している。ＳｉやＧａＡｓなどの場合、前記基板結晶として大口径で低欠陥密度なウエハが工業的に製造されており、格子整合系のデバイス製造がなされている。しかしながらIII族窒化物半導体の場合、良質で安価なホモエピタキシャル用基板が存在しない為、通常サファイア基板など格子定数や熱膨張係数などが異なる異種基板で代用せざるをえないのが現状である。その為、サファイア基板上に成長したIII族窒化物半導体結晶には通常転位密度で10⁹乃至10¹⁰／ｃｍ²程度導入されてしまう。

青色ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ)の場合、特異的に前記高転位密度な状況下においても高効率な発光が実現されているが、この場合発光層中のＩｎの組成揺らぎが幸いしている事が判明している。しかしながら次世代ＤＶＤ用光源として用いられる発光波長４０５ｎｍの青紫レーザにおいては前記ＬＥＤに比べ桁違いに高い電流注入密度で動作させる為、発光ストライプ中に存在し非発光中心となる転位が増殖してしまい、発光効率が急速に低下してしまうという寿命劣化問題がある。また、紫外領域の発光素子においては混晶組成の都合上Ｉｎの添加量に制限があり、短波長素子ほど非発光中心となる転位による効率・寿命低下の問題が生じている。さらに、バイポーラ型の電子デバイス素子においても転位の存在でリーク電流の増加や素子特性の劣化などが問題となっている。したがって、転位密度の低減が大きな課題となっている（非特許文献１）。

一方、前記各種デバイスの特性向上、例えば高出力化の為には放熱性の向上などをはかる必要がある。特に照明用途や車のヘッドランプ用途のＬＥＤや高周波・ハイパワーデバイスにおいては今後の重要検討課題となる。すなわち動作部での効率を向上し発熱量を低減すると伴に、生じる発熱は効率良く放散させる必要がある。前者に対しては結晶欠陥の低減や素子構造の適正化、後者に対しては同じく素子構造の適正化や下地基板の研削による薄片化、低熱伝導率な基板から結晶層を分離して高熱伝導率な基板に移し変える、あるいは熱伝導率の高い基板を用いるなどの対策がある。

代表的な半導体用基板材料の室温付近での熱伝導率は、１５０Ｗ／mＫ（Ｓｉ）、５０Ｗ／ｍＫ（ＧａＡｓ）、４２Ｗ／ｍＫ（サファイア）、４５０Ｗ／ｍＫ（ＳｉＣ）であり、通常III族窒化物半導体として用いるサファイア基板は熱伝導率が低い為、前記の対策としてレーザリフトオフ法でサファイア基板から成長した結晶層を分離する方法が提案されている。また、熱伝導率の良好なＧａＮ（２３０Ｗ／ｍＫ）やＡｌＮ（３３０Ｗ／ｍＫ）を基板として用いる事ができれば結晶欠陥の低減効果と同時に放熱上も有利となる事が期待されるが、現状は良質で安価な基板が存在しないという問題がある（非特許文献２、３）。

サファイア基板上に成長するIII族窒化物半導体結晶の転位密度の低減については、III族窒化物バッファ層の改良、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｔｏｗｔｈ)と称する絶縁膜上の横方向成長による下地基板からの貫通転位の伝播抑制、ＰＥＮＤＥＯエピタキシー法と称する凹凸加工基板の凸部上面にIII族窒化物種層を配置し、その側面から中空を横方向に成長することで下地基板からの貫通転位の伝播抑制などが提案されている。また、ＧａＮでは結晶層の進行とともに転位同士の反応によって転位の消滅が起こり転位密度が低下するので、高速エピタキシーが可能なＨＶＰＥ（Ｈｉｄｒｉｄｅ Ｖａｐｏｒ
Ｐｈａｓｅ Ｅｐｉｔａｘｉｙ）法で低転位密度な厚膜結晶の開発がなされている。数百μｍないし1ｍｍ程度の厚みまで成長すると転位密度が10⁷乃至10⁶／ｃｍ^２の桁まで低減できるので、特に自立基板やテンプレート基板用途をターゲットとし開発製造がなされている。ただし、自立基板を得る為には前記に示したレーザリフトオフ法、すなわちサファイア基板裏面側から界面のＧａＮを２４８ｎｍのエキシマレーザのナノ秒パルス照射でＧａＮを分解し基板と分離させている。この場合、全面を完全に剥離できなかったり、クラックが発生するなど歩留面での課題も多いためコストアップ要因となっている（非特許文献４〜７）。

ところで、本発明者らはサファイア基板上に特定の金属種の金属窒化物バッファ層を所定の条件で形成した場合その上に成長したＧａＮ単結晶層の結晶性が、従来のＡｌＮあるいはＧａＮ低温バッファ層を用いたサファイア基板上のＧａＮの結晶性と比べて同等もしくは良好な結晶性を有し、かつ金属窒化物バッファ層を選択的に化学エッチングして下地サファイア基板と成長層を分離し、自立基板もしくは個別半導体チップが製造できる技術を提案している（特許文献１、２）。

前記のごとく、サファイア基板上に選択エッチングが可能で、III族窒化物半導体結晶の成長に供することのできる手法を見出したが、結晶欠陥の更なる低減及び選択エッチングによる下地基板と成長層の分離にかかる時間短縮が課題として挙げられる。すなわち、結晶欠陥に関しては素子特性や寿命などの信頼性の更なる向上が望まれ、継続的に転位密度を下げていく必要がある。特許文献1ならびに特許文献2に示したようにサファイア基板上の金属窒化物バッファ層がＣｒＮの場合、金属Ｃｒの膜厚が１５乃至３０ｎｍの場合に結晶性についての最適値が有り、４５ｎｍ程度まではＧａＮの単結晶層を得ることができるももの、５０ｎｍを越えると窒化処理後のＣｒＮ層の結晶性が大幅に低下し、その上に成長したＧａＮはモザイク状乃至多結晶化してしまう。

ケミカルリフトオフの所要時間はＣｒＮ膜厚が厚いほうが有利であるが、結晶性の確保とのトレードオフであり、特に自立基板の大面積化においては改善すべき課題である。エッチング速度は、液組成や液温、攪拌条件などに影響を受ける為一概に数値表記するのは難しいが、Ｃｒ成膜厚みが２０ｎｍの場合、３００μｍ角のチップでは１０〜１５分程度、２インチ口径の自立基板をケミカルリフトオフする場合には数十時間を要する。前者についてはプロセス時間として許容できる範囲ではあるが、更にリードタイム短縮による生産性向上が望まれる、また後者については大幅な時間短縮・改善を要する。大面積化の際には、成膜するＣｒ膜厚の面内分布が大きくなる傾向にあるため、部分的なピット発生や多結晶化を回避する為に、プロセスマージンを考慮してＣｒ厚み条件は安全サイド（適正条件の中心乃至若干薄め）に設定することになってしまう点が問題であり、より厚い金属窒化物バッファ層であっても結晶性の維持向上を実現することが課題である。青色ＬＥＤのように、Ｉｎの組成ゆらぎが幸いして転位による発光効率の低下を大幅に封じ込めることができる用途については、結晶性が劣悪とならなければむしろ転位密度よりも剥離性を最重要視する場合もあるが、サファイア基板上ではＣｒ層が厚い場合ＧａＮ層が多結晶化してしまうと言う大きな課題が有る。そこで本発明者らは、ＡｌＮ上の金属窒化物バッファ層について調査し、予想を超える結果を得た（特願２００７−２２１７７４）。

ＰＣＴ／ＪＰ／２００６／３０６９５８ ＰＣＴ／ＪＰ／２００６／３２５９９２

高橋清監修、長谷川文夫・吉川明彦編著「ワイドギャップ半導体光・電子デバイス」森北出版（2006年3月） Ｗ．Ｓ．Ｗｏｎｇら「Ｄａｍａｇｅ-ｆｒｅｅ ｓｅｐａｒａｔｉｏｎ ｏｆ ＧａＮ ｔｈｉｎ ｆｉｌｍｓ ｆｒｏｍ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅｓ」Ａｐｐｌ．Ｐｈｙｓ． Ｌｅｔｔ．７２（1998）Ｐ.599 「ＩＭＥＣ ｉｍｐｒｏｖｅｓ ＧａＮ ＨＥＭＴｓ」Ｃｏｍｐｏｕｎｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ， Ｏｃｔｏｂｅｒ（2005）Ｐ．16 天野ら「サファイア基板上III族窒化物半導体成長における低温堆積層の効果と機構」応用物理６８（1999）Ｐ．768 Ａ．Ｓａｋａｉら「Ｄｅｆｅｃｔ ｓｔｒｕｃｔｕｒｅ ｉｎ ｓｅｌｅｃｔｉｖｅｌｙ ｇｒｏｗｎ ＧａＮｆｉｌｍｓ ｗｉｔｈ ｌｏｗ ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙ」Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１（1997）Ｐ．2259 Ｋ．Ｌｉｎｔｈｉｃｕｍら「Ｐｅｎｄｅｏｅｐｉｔａｘｙ ｏｆ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｔｈｉｎ ｆｉｌｍｓ」Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５（1999）Ｐ．196 Ｓ．Ｋ．Ｍａｔｈｉｓら「Ｍｏｄｅｒｉｎｇ ｏｆ ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｉｎ ｇｒｏｗｉｎｇ ＧａＮ ｌａｙｅｒ」Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２３１（2001）Ｐ．371

本発明の目的は、ＡｌＮを有する基板上に金属窒化物バッファ層を介してIII族窒化物半導体を成膜する方法において、III族窒化物半導体の転位密度の更なる低減と同時に、自立基板製造時および半導体素子製造時のケミカルリフトオフ所要時間の大幅な短縮が可能なIII族窒化物半導体を提供することにある。

本発明によれば、基板上にＡｌＮ単結晶層またはＡｌを含むIII族窒化物単結晶層を０．００５μm以上１０μm以下の厚みで形成したＡｌＮテンプレート基板又はサファイア基板を窒化処理したＡｌＮテンプレート基板、もしくはＡｌＮ単結晶基板上に、ストライプ状の開口部を有するパターンマスクと、前記開口部に形成された金属窒化物層と、前記金属窒化物層上に形成されたIII族窒化物半導体層を有し、前記III族窒化物半導体層は前記金属窒化物層を核としたＥＬＯ成長による連続膜である、III族窒化物半導体が提供される。

上記III族窒化物半導体において、前記ストライプ状の開口部が、前記ＡｌＮテンプレート基板もしくは前記ＡｌＮ単結晶基板の＜１−１００＞方向に平行であっても良い。前記ＡｌＮテンプレート基板もしくは前記ＡｌＮ単結晶基板と、前記パターンマスクとの間に、金属層を有しても良い。

また、前記パターンマスク上の一部に、前記III族窒化物半導体層の連続膜が形成されない箇所を有しても良い。

また、別の観点からの本発明によれば、基板上にＡｌＮ単結晶層またはＡｌを含むIII族窒化物単結晶層を０．００５μm以上１０μm以下の厚みで形成したＡｌＮテンプレート基板又はサファイア基板を窒化処理したＡｌＮテンプレート基板、もしくはＡｌＮ単結晶基板上に、ストライプ状の開口部を有するパターンマスクと、前記開口部に形成された金属窒化物層と、を有することを特徴とするIII族窒化物半導体成長用基板が提供される。

本発明者らは、上記III族窒化物半導体においては、予想を超える結果が得られることを見出した。

第一の金属がＣｒの場合を例にとって述べると、
（１）パターンマスクを用いずにＡｌＮ（０００１）上にＧａＮをハイドライドベーパーフェーズエピタキシー（ＨＶＰＥ）法で成長した場合、Ｃｒの膜厚は３００ｎｍ程度まで厚くしても充分な結晶性、例えば所定以下のＸ線回折ピークの半値幅を有するＧａＮ層を成長することができた。本発明では更にＥＬＯ成長を実施する事で、パターンマスクを用いない場合に比べ、さらに1〜２桁の結晶性改善効果、即ち転位密度低減効果が得られた。
（２）同一の結晶性を得るための第一の金属の厚みはパターンマスクを用いない場合に比べて厚くする事が可能となった為、たとえばＡｌＮ（０００１）上に第一の金属であるＣｒを５００ｎｍ、第二の金属としてＴｉを２０ｎｍ都市、パターンマスクであるＳｉＯ_２の厚みを５００ｎｍとした場合、化学エッチングが可能な層の膜厚が都合１０２０ｎｍとしても結晶性の維持向上とケミカルエッチングの所要時間の大幅短縮の両立が可能となった。
（３）パターンマスク形状・寸法を工夫することにより、素子内はＥＬＯ成長で連続膜を形成し転位密度を低減しつつ、素子間はＥＬＯ成長後もマスクが完全に被覆しない箇所を残すため、化学エッチングの供給経路が自動的に確保されるため、成長後に素子分離溝加工などの工程が不要となり、生産性も向上させることができる。
（４）第一の金属の上に、マスクパターン形成時に同時に除去可能な第二の金属を成膜する事によって、マスク材たとえばプラズマＣＶＤ法でＳｉＯ_２を成膜する際に第一の金属の表面に強固な酸化膜が形成される事が防止され、第一の金属の窒化処理が均一に実施され、引き続き第一の金属窒化物を核としてIII族窒化物層を形成する際に均一な成長が可能となる。

ＡｌＮテンプレートまたは表面を窒化したサファイア基板あるいはＡｌＮ単結晶基板を用いて、低転位密度のIII族化合物半導体が大量生産可能となるとともに、ケミカルリフトオフ性が更に向上し、低転位密度なIII族窒化物半導体の自立基板、半導体素子を得ることが可能となる。

本発明によれば、ＡｌＮを有する基板上に金属窒化物バッファ層を介してIII族窒化物半導体を成膜する方法において、III族窒化物半導体の転位密度の更なる低減と同時に、自立基板製造時および半導体素子製造時のケミカルリフトオフ所要時間の大幅な短縮が可能なIII族窒化物半導体が提供される。

本発明の製造工程の例を示す説明図である。 Ｃｒ層上にプラズマＣＶＤ法でＳｉＯ_２膜を成膜した試料のＳｉＯ_２膜をバッファドフッ酸で溶解除去した後のＣｒ層表面のＸＰＳスペクトルを示すグラフである。 Ｃｒ層上に連続してＴｉ層を１０ｎｍ成膜下上にプラズマＣＶＤ法でＳｉＯ_２膜を成膜した試料のＳｉＯ_２及びＴｉ層をバッファドフッ酸で溶解除去した後のＣｒ層表面のＸＰＳスペクトルを示すグラフである。 Ｃｒ層上に連続してＴｉ層を２ｎｍ成膜下上にプラズマＣＶＤ法でＳｉＯ_２膜を成膜した試料のＳｉＯ_２及びＴｉ層をバッファドフッ酸で溶解除去した後のＣｒ層表面のＸＰＳスペクトルを示すグラフである。 ＳｉＯ_２膜厚ならびに第二の金属層（Ｔｉ）の有無による、ＧａＮ成長初期過程でのファセット形成状態に与える影響を示した説明図である。 ファセット成長からV溝列・ピット埋め込み、平坦化成長に到る成長過程の説明図である。 （a）Ｃｒ層の平均膜厚とＧａＮ層のＸＲＤ（０００２）回折ピークの半値幅の関係の、パターンマスク有りと無しの場合の比較を示すグラフである。（b）Ｃｒ層の平均膜厚とＧａＮ層のＸＲＤ（１１−２０）回折ピークの半値幅の関係の、パターンマスク有りと無しの場合の比較を示すグラフである。 （a）下地ＡｌＮ層の（０００２）回折ピークの半値幅とＧａＮ層の（０００２）回折ピークの半値幅について、パターンマスク有りと無しの場合の依存性を示すグラフである。（b）下地ＡｌＮ層の（１１−２０）回折ピークの半値幅とＧａＮ層の（１１−２０）回折ピークの半値幅について、パターンマスク有りと無しの場合の依存性を示すグラフである。 素子形成領域と素子分離用マスクについて方位や寸法などの説明図である。

以下、本発明の実施の形態を、図１を参照にして説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

金属窒化物をIII族窒化物半導体層形成のためのバッファ層とし、ＥＬＯ成長よってIII族窒化物半導体層ならびに素子を製造する場合の製造工程を簡単に示し、次いで最良の実施形態について説明する。なお、ここで半導体層とは単層または積層された状態を含む。

まず初めに成長用の下地層２を有する基板１上に所定の金属をスパッタリング法や真空蒸着法などで所定厚みで第一の金属層３を成膜し、引続き第二の金属層４を所定厚みで連続成膜する。ここで連続成膜とは、成膜装置中に複数のスパッタリングターゲットもしくは蒸発源を有する事で、第一の金属層３の成膜が終了して第二の金属層４を成膜するにあたって、大気開放はせずに引続き成膜すると言う意味である。それにより、第一の金属層３の表面は、自然酸化膜が形成されない状態で第二の金属層４に保護される。次いでプラズマＣＶＤ法で、例えばＳｉ源としてシランガス、酸素源としてＮ_２Ｏガスを用い、基板温度３５０℃でＳｉＯ_２膜５を成膜する。

次いで、ＳｉＯ_２膜５上にフォトレジストをスピン塗布し、レジストのプリベーク、露光、現像を行い、レジストパターン６を形成し、開口部６’に露呈したＳｉＯ_２マスク材（ＳｉＯ_２膜５）をフッ酸含有エッチング液、例えばバッファドフッ酸やフッ酸希釈液でエッチングする。ＳｉＯ_２膜５のエッチングが完了したならば、引続き第二の金属層４もエッチングし、開口部６’に第一の金属層３の表面を露呈させる。最後に、フォトレジスト（レジストパターン６）を除去・洗浄することで、ＥＬＯ成長用のマスクパターン膜が形成された基板が準備された状態となる。

次いで、III族窒化物半導体成長装置、例えばＨＶＰＥ成長装置に導入し高純度水素もしくは窒素ガス雰囲気中で昇温を開始する。所定の温度、すなわち用いる金属が窒化反応を生じる始める温度付近から窒素水素化物例えばアンモニアガスやヒドラジンガスの供給を開始し、さらに窒化処理温度まで昇温しその温度で所定時間窒化処理を実施し、マスク開口部に露呈する第一の金属層３を、III族窒化物半導体層を成膜するための金属窒化物バッファ層７に転化させる。通常サファイア基板、ＳｉＣ基板、Ｓｉ基板上にIII族窒化物半導体層７を成膜する場合には、III族窒化物半導体の低温バッファ層を形成するが、本方式ではその必要は無い。

次いで、III族窒化物半導体の成長温度に調整し、III族原料ガスの供給を開始して成膜を開始する。成長初期は第一の金属窒化物層７（金属窒化物バッファ層）を核として、III族窒化物半導体層８を選択的に成長させる。ここで選択成長とは、ＳｉＯ_２などのマスク部５には成長させず、第一の金属窒化物層７上にIII族窒化物半導体層８を成長させることを意味する。成長層（III族窒化物半導体層を）がマスク膜厚み以上に成長したならば、ファセット形成がなされる成長温度・流量比に設定し、マスク開口部上に伝播する転位をファセット側面で終端・もしくはベンディングさせることで転位密度を低減させる。パターンマスクであるＳｉＯ_２上もファセット面を維持しつつ横方向成長させ、成長結晶同士が合体したならば、V溝部やピット部が埋め込まれて平坦成長となるように、成膜温度や供給ガス種・流量比などを適宜変更し、目的の成膜が終了した段階で冷却を開始する。冷却途中の所定温度に至ったならば、アンモニアガスやヒドラジンガスの供給を停止し、高純度水素または窒素ガス雰囲気中で冷却を行い成長工程を終了する。

III族窒化物半導体、およびIII族窒化物半導体の自立基板または半導体素子の製造の一例として、サファイア基板（Ａｌ_２Ｏ_３）の上に、下地層２としてＡｌＮ単結晶層を設けた基板１（以降、ＡｌＮテンプレート基板という）を用いた。前記サファイア基板のほかに、ＳｉＣ基板、Ｓｉ基板など、所望半導体に応じて適用可能な基板を用い、当該ＳｉＣ基板、Ｓｉ基板などの上に、下地層２としてＡｌＮ単結晶層を設けた基板を、ＡｌＮテンプレート基板として用いることが出来る。さらにはＡｌＮ単結晶基板を用いても良い（以下、下地基板とも言う）。また、サファイア基板表面を窒化処理しＡｌＮに転化した基板を用いても良い。また、ＡｌＮ以外にIII族窒化物半導体との間の格子不整合の割合が小さい層として、ＡｌＧａＮ、またはIII族の主元素がＡｌ（Ａｌを５０％以上含む）のIII族窒化物（Ａｌｒｉｃｈ-ＢＡｌＧａＩｎＮ）を選択することも可能である。本実施例では、サファイア（０００１）面上にＭＯＣＶＤ法によってＡｌＮ単結晶層を約１μm成膜したＡｌＮテンプレート基板を用いた。ＡｌＮテンプレート基板のＸＲＤの半値幅は（０００２）回折では約１００ｓｅｃ、（１１−２０）回折の半値幅は約１２００ｓｅｃ乃至１４００ｓｅｃのものを用いた。

ＡｌＮテンプレート基板に成膜される所定の第一の金属層３としては、アンモニアガス・ヒドラジンガスなどの窒素水素化物によって窒化された段階で、III族窒化物半導体層８を成長するための金属窒化物バッファ層７としての条件を満たすものである必要がある。具体的には窒化された段階で、下地層２もしくは下地基板面に垂直な方向に対してランダムではなく所定の方位に揃った状態であること、かつ下地層もしくは下地基板の面内に対しねじれの無い状況であることが必要である。すなわち下地に垂直な方向に単に配向するだけでは意味が無く、面内のドメイン回転ゆらぎも抑制されたものでなければならない。ＡｌＮ（０００１）ｃ面上においては金属窒化物が岩塩型もしくは六方晶構造となり、下地に垂直な方向が前者では＜１１１＞方向、後者では＜０００１＞方向となると共に、下地の面内に対して前者は三角形の底辺が、後者は後者のａ軸がＡｌＮ（０００１）面内のａ軸方向に平行となることが必要である。好ましくは原子間隔がＡｌＮ（０００１）面内のａ軸の格子定数に近接するものが良く、更にはIII族窒化物半導体の成長温度において耐熱を有し、相互拡散や合金化どが生じにくいこと、熱膨張係数も近接することが好ましい。以上はIII族窒化物半導体結晶の結晶性を向上するために必要な要件である。

また、下地層２もしくは下地基板とIII族窒化物半導体層８をケミカルリフトオフ法によって分離する場合には、III族窒化物半導体層および転写用に使用する接合金属または合金にはダメージを与えずに、バッファ層である金属窒化物層７を選択的に化学エッチングする薬液が存在するかも重要な選定要件となる。同時に、パターンマスク形成時のエッチング液に対してはエッチングされない、もしくは充分なエッチング選択比を有する事も重要である。

それらを満たす第一の金属層３として、Ｃｒ、Ｓｃ、Ｖ、Ｎｂが良く、これらのうち少なくとも1種類以上を選択し、単層、多層膜、合金などの形態で用いる。なお、これらの金属は窒化処理後岩塩型結晶構造となる。最も好ましくはＣｒであり、ＣｒＮは過塩素酸もしくは硝酸と硝酸2セリウムアンモニウム溶液がIII族窒化物半導体８ならびにＡｕ−Ｓｎ合金ハンダ、Ａｕ−Ａｕ接合にはダメージを与えること無しに選択エッチングが可能である。ＳｃＮ、ＶＮ、ＮｂＮはフッ酸のみのエッチング速度は遅いので硝酸を加えた混合液を用いれば良い。

第一の金属層３に成膜される第二の金属層４としては、ＳｉＯ_２などのマスク材５でパターンマスクを形成する際のエッチング液等でエッチングされる事が必要で有るとともに、成長時の温度での耐熱性充分で、拡散などが生じにくい事、および第一の金属層３とマスク材５との密着性に優れていることが要件であり、Ｔｉ、Ｈｆ、Ｚｒが良く、これらのうち少なくとも１種類以上を選択し、単層、多層膜、合金膜などの形態で用いる。いずれの金属とも、ＳｉＯ_２などを化学エッチングする際に用いるバッファドフッ酸や希釈フッ酸溶液で完全に除去できる。

ＡｌＮテンプレート基板（もしくはサファイア基板表面を窒化処理しＡｌＮ層に転化した基板、或はＡｌＮ単結晶基板）上への第一の金属層３および第二の金属層４の成膜方法としては、スパッタリング法や真空蒸着法を用いる。第一の金属層は所定の平均厚み、すなわち４ｎｍ〜５００ｎｍの範囲で成膜する。平均膜厚は好ましくは３０ｎｍ〜５００ｎｍであるとケミカルリフトオフ所要時間が短くて済むからである。平均膜厚が４ｎｍ未満の場合、窒化処理後に下地のＡｌＮ表面の露呈比率が高く、III族窒化物半導体層の成長開始時にＡｌＮ下地層２と金属窒化物微結晶の両者から成長が開始されてしまい結晶性の向上効果が少ない点と、III族窒化物半導体層８とＡｌＮ下地層２との直接接触比率が増え、後にケミカルリフトオフを実施する場合にエッチング液が浸透し難く分離が困難となるためである。また５００ｎｍを越えた場合には窒化処理時間が長くなってしまい生産性が著しく低下してしまうこと、ならびにＡｌＮ下地層２からの固相エピタキシャル成長の駆動力が低下するため金属窒化物層７の結晶性が十分でなく、ＥＬＯ成長による結晶性向上効果をしても悪化分を補えきれず、その上に形成するIII族窒化物半導体層８の結晶性も十分なものが得られないためである。

第一の金属層３に連続して第二の金属層４を設けることにより、第一の金属層３の大気による酸化およびプラズマＣＶＤ内での酸化を抑制し、その後、部分的にエッチングにより露出され、窒化され、III族窒化物半導体層８の成長面となる第一の金属層３の表面を清浄に保つことが可能となる。第二の金属層４を第一の金属層３とＳｉＯ_２マスク材５との間に挿入することによる効果を図２〜４に示す。図２は第一の金属層３としてのＣｒ層上に直接プラズマＣＶＤでＳｉＯ２マスク材５を１００ｎｍ成膜下後、バッファドフッ酸でＳｉＯ_２膜を除去したＣｒ表面の酸化状態をＸ線光電子分光（ＸＰＳ）法で評価した結果である。ここで示すのはＣｒ２ｐ３／２ならびにＣｒ２ｐ１／２のスペクトルであり、夫々２つのピークから成り立っている。それぞれ高エネルギー側はメタルＣｒ、低エネルギー側は酸化したＣｒの状態である事を示している。図３は、Ｃｒ層上に連続して第二の金属層４としてＴｉ層を１０ｎｍ成膜下後に、プラズマＣＶＤ法でＳｉＯ_２を同じく１００ｎｍ成膜した試料を、同様にバッファドフッ酸を用いてＳｉＯ_２及びＴｉ層を除去した場合のＣｒ表面のＸＰＳスペクトルである。これらの比較から、プラズマＣＶＤ法でＳｉＯ_２を成膜する際の酸化を後者は大幅に回避できる事が分かる。

図４は図３に示した条件のうちＴｉ層の厚みを２ｎｍとした場合の結果であり、Ｃｒ表面の酸化程度は直接Ｃｒ表面にＳｉＯ_２を成膜した場合よりも少ないものの、酸化を回避できなかった事がわかる。従って第二の金属層は所定の平均厚み、すなわち５ｎｍ〜２０ｎｍの範囲で成膜する。図２〜４で示したように、５ｎｍ未満であると第一の金属表面が一部露呈してしまう、あるいは局所的に膜厚が薄い部分がある為、第二の金属層上にプラズマＣＶＤ法でＳｉＯ_２などのマスク材を成膜する際に、第一の金属表面を酸化させてしまう危険性が高い為である。また、平均膜厚が２０ｎｍを越える場合には、第二の金属層をエッチングする際に、レジスト下のＳｉＯ_２などのマスク材のアンダーカット及びＳｉＯ_２下の第二の金属層自身のアンダーカットが進行してしまうため、寸法精度の悪化が生じたり、パターンマスクが剥離してしまうなどの問題を生じる為である。

前記第一の金属層３ならびに第二の金属層４を成膜した後、プラズマＣＶＤ法で基板温度３５０℃程度でＳｉＯ_２膜５を１００ｎｍ〜１０００ｎｍの厚みで成膜する。１００ｎｍ未満の厚みでは微細なピンホールなどが残り、マスク下の金属層が局所的に窒化反応して体積膨張し、マスク材を変形させたり亀裂が入るなど、保護膜的な面で不十分である事に加え、成長層と下地基板の分離、即ちケミカルリフトオフ時に側面からのエッチング液の浸透性が低下し、エッチング時間短縮の効果が薄れる為である。ＳｉＯ_２の膜厚が１０００ｎｍを超える場合、パターンマスク形成時のウエットエッチングでレジスト下のアンダーカットが大きくなる。パターン間隔が例えば２μm間隔のように狭い場合には、レジスト直下のＳｉＯ_２がエッチングされてしまい、エッチングの途中でレジストの剥離が生じ、基板全面で均一なマスクパターンの形成が困難と言う問題が生じ易い。またＳｉＯ_２膜厚が厚い場合、開口部への反応ガス・原料ガスの供給が不均一になり、成長初期過程でIII族窒化物半導体層が均一に成長し難い場合がある為、ＳｉＯ_２の膜厚は好ましくは１００ｎｍ〜５００ｎｍの範囲である。

なお、III族窒化物半導体層８の成長開始段階で、第一の金属層の窒化物７を核として成長し、マスク上では成長が開始しないという選択性が必要であるとともに成長温度での耐熱性、フォトリソグラフでのパターン形成容易さ（第二の金属層の同時除去）など、総合的な面でＳｉＯ_２もしくはＳｉＯＮが良い。

前記マスク材５であるＳｉＯ_２を成膜の後、フォトレジストをスピン塗布し、プレベークの後、露光、現像、リンス洗浄を行い、レジストに開口部６’を有するパターンマスク６を形成する。

次いで、バッファドフッ酸や希釈したフッ酸溶液で開口部６’に露呈したＳｉＯ_２ならびに第二の金属層４をエッチング除去する。次いで、レジストをアセトン、レジスト剥離液などを用いて除去し、洗浄・乾燥を行い、ＳｉＯ_２パターンマスクが形成された状態とする。

前記ＳｉＯ_２パターンマスクが形成され、第一の金属層３がマスクの開口部に露出された基板を、III族窒化物半導体層の成長装置に導入し高純度水素または窒素あるいはＨｅ、Ａｒガスの単体もしくは混合ガス雰囲気中で昇温し、第一の金属層３が窒化を開始する温度よりも若干低い温度から例えば高純度アンモニアガスの供給を開始する。アンモニアガスは前記ガスをキャリアガスとして混合ガスの状態で供給する。窒化処理の最高温度を窒化温度、その温度での保持時間を窒化時間と定義する。

温度が低い場合、窒化反応が遅い為、処理時間を長くとる必要があり、高温の場合には、時間を短時間とする。それだけでなく下地層２からの固相エピタキシャル成長の駆動力によって、原子の再配列によって金属窒化物バッファとして結晶構造、配向、面内のドメイン回転揺らぎの抑制された状態を制御する必要が有る。以下ＨＶＰＥ法の例で言うと、反応管口径が約φ８０ｍｍの場合アンモニアガスの流量は１０００ｓｃｃｍ程度で行う。第一の金属層３がＣｒの場合、窒化温度約６００℃の温度からアンモニアガスの供給を開始する。炉の昇温速度は約３０℃／分であり、窒化温度としては９００℃以上１２００℃以下の温度で、窒化時間としては１分以上９０分以下が好ましい。窒化時間に関しては金属の膜厚が薄い場合には短時間、厚い場合には長めに適宜この範囲内で調整すれば良い。ＡｌＮが下地層２の場合、サファイア基板に比べ固相エピタキシャル成長の駆動力が大きい為、サファイア基板上での窒化処理温度、窒化時間よりも低温側でかつ短時間で良好な結果が得られる。

パターンマスク開口部に露呈した第一の金属層３を窒化処理した後、III族窒化物半導体初期成長層を成長する温度に基板温度を調整する。III族窒化物半導体層８がＧａＮの場合９００℃に調整する。この場合、キャリアガスの流量は、V／III比や成長速度設定の為に適宜条件を変更する。成長開始準備が整ったならば、８５０℃に加熱した金属Ｇａの上流側からキャリアガスと伴に塩酸ガスを流し始め、ＧａＣｌ含有原料ガスを生成する。生成されたＧａＣｌ含有原料ガスを基板近傍でアンモニア混合ガスと混合して、基板表面に供給し、開口部に露呈した第一の金属層の金属窒化物層７を核としてＧａＮの結晶成長を開始させる。この時、ＳｉＯ_２膜５上にはＧａＮの成長が生じないと言う、所謂選択成長がなされる。塩酸ガスの流量は８０ｓｃｃｍとし例えば５分間の成長を行う。次いでファセット成長を実施するため、基板温度を１０２０乃至１０４０℃まで昇温し、例えば１０分間の成長を行う。この場合、ファセット面を維持しつつ、マスク材であるＳｉＯ_２膜５を覆うように横方向成長させマスク中央部でＧａＮ結晶が合体した状況に到ったならば、V溝やピットを埋め込んで平坦化させるため、例えば基板温度をさらに１０６０乃至１０８０℃程度まで昇温して成長を継続する。その際、ガス流量やV/III比も適宜調整するのが好ましい。所望の成長厚みとなった段階で塩酸ガスの供給を停止し、冷却を開始する。アンモニアガスの供給は基板温度が６００℃以下となった段階で停止し、窒素雰囲気で冷却を行う。取り出し可能な温度まで冷却した後、基板を装置から取り出して成長を終了する。

図５は、第一の金属層３とプラズマＣＶＤ法によるＳｉＯ_２膜５との間に第二の金属層４を挿入した場合と、第一の金属層３に直接ＳｉＯ_２膜５を成膜した場合の両者につき、ＳｉＯ_２の膜厚を変えてIII族窒化物半導体層８を成膜する際の、成長初期過程の比較を示したものである。この場合、第一の金属層３がＣｒで平均厚みは２０ｎｍあり、第二の金属層４がＴｉで平均膜厚は０、１０，２０ｎｍであり、ＳｉＯ_２膜５の膜厚は３００、５００ｎｍであり、III族窒化物半導体層８はＧａＮであり、成長はＨＶＰＥ法によった。ＥＬＯ成長用のパターンマスクはストライプ状とし、マスク部および開口部の寸法は夫々１０μｍとした。また、ストライプの方向はＡｌＮ下地２の結晶方位＜１−１００＞方向と平行とした。第一に、ＳｉＯ_２マスク厚みが同じ場合には第二の金属層４であるＴｉを挿入した場合のほうが直接第一の金属層３であるＣｒ上に直接ＳｉＯ_２を成膜した場合に比べ、{１１−２２}ファセット形成状況が明らかに良好である事が分かる。第二にＳｉＯ_２の厚み依存性では、３００ｎｍと５００ｎｍの比較では、前者の方がファセット形成状況が良好で有ることが分かる。ＳｉＯ_２が５００ｎｍの場合、第二の金属層を挿入しない場合、ファセットそのもの形成が殆どなされないが、Ｔｉを挿入した場合にはファセットが良好に形成される事が分かる。以上より、第二の金属層４を設けることにより、第一の金属層３の表面酸化が回避され、第一の金属層の窒化後の結晶性を良好にするため、それを核として成膜する際のIII族窒化物半導体層８の結晶性が良好となるものと考えられ、その効果が大きいことが分かる。

次に、成長初期過程のファセット成長でマスク中央において、図６に示すように結晶間が合体しV溝列もしくはピット列を形成した後、これらを埋め込ませるために、成長温度を上昇させるあるいはV/III比を変更するなどの手法により、最表面が平坦化するように結晶成長を行った。成長したＧａＮ層の平均膜厚は約３０μｍであった。得られた結晶の転位密度を評価する為に、２１０℃の熱リン酸中で３分のエッチングを実施し、転位に対応したピット密度を評価したところ、１．５×１０⁷／ｃｍ^２と言う結果が得られた。その値は、ほぼ同一のＧａＮ厚みの場合で通常達成されている１．０×１０^８／ｃｍ^２に比べ一桁近い転位密度低減効果を有することが分かった。また、第一の金属層３だけでなく、化学エッチングが可能な第二の金属層４ならびにＳｉＯ_２層５を介在させたため、第一の金属層３だけの場合に比べ、側面からの化学エッチング液の供給が効率的に実施できるようになったなので、ケミカルリフトオフ時間の大幅な短縮が可能となる。

次に第二の金属層４であるＴｉの厚みを１０ｎｍ、ＳｉＯ_２膜５の厚みを３００ｎｍとし、第一の金属層３であるＣｒの平均膜厚を２５ｎｍ、１００ｎｍ、３００ｎｍ、５００ｎｍとして、Ｃｒ層の厚みとIII族窒化物半導体層８の結晶性との関係を調べた。ＳｉＯ_２のパターンマスクはストライプ状で、マスク幅・開口部幅は各々１０μｍとし、下地ＡｌＮ（０００１）単結晶層２の＜１−１００＞方向とストライプ方向を一致させた。Ｃｒ層の窒化温度および窒化時間は、Ｃｒ層の膜厚に応じて１０５０〜１０８０℃、３〜６０分の間で調整した。III族窒化物半導体層８はＧａＮであり、前述の方法により平均膜厚３０μmの成長を行った。得られたＧａＮ層の結晶性をＸ線回折（ＸＲＤ）の（０００２）、（１１−２０）回折ピークの半値幅（ＦＷＨＭ）で評価し、パターンマスクが無い場合との比較を行った。図７aは（０００２）回折、図７bは（１１−２０）回折の結果を比較した結果（図中▲で示したものが、パターンマスク有り）である。第一の金属層３であるＣｒ層の平均膜厚は所定の膜厚（４ｎｍ）以上の範囲では膜厚が厚くなるに従い、半値幅は増加する傾向はパターンマスクが無い場合と同様で有るが、同じＣｒ層の平均膜厚で比較すると、パターンマスクが無い場合に比べ、両回折ピークの半値幅は大幅に低減された事が分かる。Ｃｒ層が無く、直接ＡｌＮ下地層上にＧａＮを成膜した場合には、（１１−２０）回折ピークの半値幅は１３６４ａｒｃｓｅｃで有ったが、Ｃｒ層があり、パターンマスクが無い場合はＣｒ層の平均膜厚が３００ｎｍ程度までは改善効果が認められたが、パターンマスク有りの場合、５００ｎｍの平均膜厚においてもさらにそれ以上の改善効果が認められた。これは、Ｃｒ層を厚くする事で窒化処理後の金属窒化物層７の結晶性が、薄い場合に比べて低下してしまうものの、ＥＬＯ成長による結晶性改善効果がそれを上回る事が出来た事によるものと考えられる。

結晶性を最重視する或は、ケミカルリフトオフ時間の短縮による生産性向上を重視するかは、製造する窒化物半導体により異なるため、第一の金属層３の平均厚みは４〜５００ｎｍの範囲で適宜設定すれば良い。ケミカルリフトオフ時間の短縮を重視する場合は厚く設定すればよい。

次に、使用するＡｌＮ下地層の結晶性と成膜したIII族窒化物結晶層８の結晶性との対応関係を調べ、マスクパターンが無い場合との比較を行った。比較のため、用いたＡｌＮ下地層は全てサファイア基板（０００１）面上に成膜したＡｌＮ（０００１）テンプレート基板およびサファイア基板表面を窒化処理してＡｌＮ層を形成した基板である。ＡｌＮ層の厚みは０．００５から１２．５μｍの範囲であり、ＡｌＮ層のＸＲＤ半値幅は（０００２）回折で５０から６００ｓｅｃの範囲、（１１−２０）回折では５５０から３５００ｓｅｃの範囲であった。

下地層２としてＡｌＮを有する基板１上にスパッタリング法により第一の金属層３として平均膜厚３５ｎｍのＣｒを成膜の後、連続して第二の金属層４として平均厚み１０ｎｍのＴｉを成膜した。次いでプラズマＣＶＤ法により、３００ｎｍ厚みのＳｉＯ_２膜マスク５を成膜の後、レジストスピン塗布、露光、現像、リンス洗浄を行いレジストパターン６を形成した。次いで、開口部に露出するＳｉＯ_２部５ならびに直下の第二の金属層４であるＴｉ層をバッファドフッ酸や希釈フッ酸溶液でエッチング除去し、ＳｉＯ_２マスク開口部に第一の金属層３であるＣｒ層の表面が露呈された状態のパターンマスク形成基板を準備した。マスク部の幅ならびに開口部の幅がおのおの１０μｍで、下地ＡｌＮ（０００１）基板の結晶方位＜１−１００＞に平行なストレイプパターンとした。以下、前述で示した成長条件で金属窒化物層７を形成し、III 族窒化物結晶層８としてＧａＮ層を約３０μｍ成膜した。

得られたＧａＮ層の結晶性を（０００２）および（１１−２０）ＸＲＤ回折ピークの半値幅で評価した。図８aはｃ軸の揺らぎの指標である下地ＡｌＮ層の（０００２）回折ピークの半値幅に対するＧａＮ層の半値幅の関係を示したものである。用いたＡｌＮ下地層の半値幅の増加に伴い、成長したＧａＮ層の半値幅は増加する傾向にあり、C軸の揺らぎを低減するためには、半値幅の狭いＡｌＮ下地基板を用いるのが好ましいが、マスクパターン有りの場合には用いたＡｌＮ下地層の半値幅よりも狭くすることが可能であった。一方、図８ｂは面内のドメイン回転の指標である（１１−２０）回折の結果であるが、ＡｌＮ下地層の回転ドメインをＣｒ窒化物層が緩和し、その上に成長したＧａＮ結晶の回転ドメインは大幅に低減される。マスクパターンを用いた場合には、用いない場合に比べ貫通転位が更に抑制できる為、用いたＡｌＮ下地層の半値幅が３０００ｓｅｃまでは、実際の半導体素子製造において、問題の無い結晶性となる事が分かった。以上より、用いるＡｌＮ下地層の厚みが０．００５μｍから１０μｍで、ＡｌＮ層のＸ線回折の半値幅が（０００２）、（１１−２０）がそれぞれ５００ｓｅｃ、３０００ｓｅｃ以下のものを用いる事によって、パターンマスクを用いたIII族窒化物半導体層の結晶性は実用レベルで充分に使用可能な状況まで向上できる。

なお、パターンマスクを用いた場合、前述のように結晶性の大幅な向上が可能となる為、ＡｌＮ層の厚みが０．００５μｍと極めて薄くとも、上記の半値幅以下を満たす場合には問題なく使用できる。ただし、ＡｌＮ層の厚みが１０μｍを越える場合はＡｌＮテンプレート製造の生産性が低下してしまうので、１０μｍ以下が好ましい。

さらに、本発明の応用として、素子形成部においては結晶性向上を目的としパターンマスクを覆うように横方向成長させ結晶間同士が合体して連続平坦膜となるようにしつつ、素子間分離部においてはIII族窒化物半導体層が部分的にパターンマスクを覆うものの、成長終了後もパターンマスク上が連続膜で覆われない状況とすれば、個々の半導体素子の結晶性を向上するのと同時に、チップ状態でのケミカルリフトオフが可能となり、素子分離が容易になる。

この場合、ＥＬＯ成長時のファセット成長、横方向成長ならびにV溝列・ピットの埋め込み、成長終了時の厚みなどで開口部からマスク上を覆う距離が異なるため、個々の素子のサイズに合わせて素子内パターンマスクのマスク部幅・開口部幅の寸法や、素子分離部のマスク幅寸法は適宜設定すれば良い。ただし、素子形成部のマスク幅Ｌｄと素子間分離マスク幅Ｌｓは最低限Ｌｄ＜Ｌｓを満たす必要があり、３Ｌｄ≦Ｌｓであることが好ましい。さらにはＡｌＮ（０００１）上の素子形成部のパターンマスクのストライプ方向は＜１−１００＞方向に平行であることが好ましく、四角形の素子の場合の素子の辺は＜１−１００＞方向に平行のものとそれに垂直な＜１１−２０＞方向に平行であり、素子分離用のマスク幅は＜１１−２０＞に平行なマスク幅Ｌｓ＜１１−２０＞よりも、＜１−１００＞に平行なマスク幅Ｌｓ＜１−１００＞を大きくとるのが好ましい。

以下、上記段落で説明したIII族窒化物半導体およびIII族窒化物半導体層を化学エッチングで下地基板から分離してえられる自立基板、半導体素子、ならびに分離されたIII族窒化物半導体を自立基板として用いた素子とその実施例につき説明する。

（実施例１）
２インチのサファイア基板上のＡｌＮ（０００１）テンプレートのＡｌＮ厚みが１．０μｍ、ＸＲＤ（０００２）回折の半値幅が約１００ｓｅｃ、（１１−２０）回折の半値幅が約１２００から１４００ｓｅｃのものを用い、第一の金属層であるＣｒ層の平均厚みが３５ｎｍ、第二の金属層であるＴｉ層の平均厚みを１０ｎｍスパッタリング法で連続成膜した。次いでプラズマＣＶＤ法により、ＳｉＯ_２膜を３００ｎｍ成膜の後、前述のパターンマスク工程でマスク幅・開口部幅が各々１０μｍとし、下地ＡｌＮ層の＜１−１００＞方向に平行なストライプ状のパターンマスクを形成した。次いでＨＶＰＥ装置に導入し窒化処理温度１０７０℃、窒化処理時間を５分として開口部に露呈するＣｒを窒化しＣｒＮ層を形成した。９００℃に基板温度を降下させ、開口部に露呈するＣｒＮを核としてＧａＮ結晶の選択成長を５分間実施し、一度成長を中断して１０４０℃まで基板温度を上昇後、ファセット成長ならびにマスク間の結晶合体、埋め込み開始の成長を１０分間行った。次いで基板温度を１０８０℃まで上昇させて、埋め込み・平坦化成長を１５分間実施し都合約３０μｍのＧａＮ層を成長した。得られた結晶のＸＲＤ（０００２）、（１１−２０）回折ピークの半値幅は夫々７８ｓｅｃ、９０ｓｅｃと結晶性は非常に良好であった。３００μｍ角にスクライブ線を入れた後、室温のバッファドフッ酸中に２分間浸漬し、Ｔｉ層ならびにＳｉＯ_２層をエッチングした。別途、エッチング経過時間を変えてエッチング進行状況を調べたところ、Ｔｉ層が先に溶解するためその部分にエッチング液が供給され、側面からだけでなく途中からはＳｉＯ_２の厚み方向のエッチングが進行するため、Ｔｉ、およびＳｉＯ_２は２分以内で完了する。次いで、純水で洗浄した後、８０℃の硝酸２セリウムアンモニウム系エッチング液でマスク直下に位置していたＣｒ層ならびに開口部のＣｒＮ層をエッチングしたところ、約４分でエッチングが完了してＧａＮ層が分離でき、パターンマスクが無い場合に比べ、トータルのエッチング時間が短縮できるとともに、結晶性は大幅に向上した。

（実施例２）
実施例１に対し、第一の金属層であるＣｒ層の平均厚みを１００ｎｍとし、窒化処理温度を１１００℃、窒化処理時間を１０分としたこと以外の条件を同一都市ＧａＮ層を成長した。得られた結晶のＸＲＤ（０００２）、（１１−２０）回折ピークの半値幅はそれぞれ１１０ｓｅｃ、１９０ｓｅｃと良好であった。同じ平均膜厚のＣｒ層でマスクパターンが無い場合に比べ、ＸＲＤ半値幅が半分以下まで低減し、結晶性は大幅に向上した。３００μｍ角にスクライブ線を入れて、８０℃の硝酸２セリウムアンモニウム系エッチング液でエッチングしたところ、約３分でＣｒ層ならびにＣｒＮ層のエッチングが完了した。引続きＴｉ層及びＳｉＯ_２層をバッファドフッ酸でエッチングしたところ、９０秒以内でエッチングが完了した。

（実施例３）
実施例1に対し、ＧａＮ成長厚みを５５０μｍとしたこと以外成長過程までは同じとした。この場合、自立基板を得ることを目的としたため、スクライブ線は入れずに基板側面からＣｒ、ＣｒＮ、Ｔｉ、ＳｉＯ_２層のエッチングを行った。まず、バッファドフッ酸中に浸漬し、Ｔｉ層ならびにＳｉＯ_２をエッチングした。本エッチング液ではＴｉのほうがＳｉＯ_２よりもエッチング速度が速く先行して溶解して行くため、ＳｉＯ_２は側面からだけでなくＴｉの溶解した面からのエッチングが進行する。エッチング液の浸透性を高める為、超音波でアシストしてエッチングを行ったところ、基板全面のＴｉ、ＳｉＯ_２層は約４時間で溶解完了した。次いで、純水超音波リンス洗浄を行いエッチング液を除去した後、一旦真空加熱乾燥を１０分程度行いＴｉ及びＳｉＯ_２のエッチングで形成されたトンネル部に純水が残らないようにした。次に８０℃の硝酸２セリウムアンモニウム液でＣｒ及びＣｒＮ層のエッチングしたところ約1時間で完全に溶解が完了し、下地ＡｌＮテンプレート基板とＧａＮ成長層が分離でき、ＧａＮ自立基板を得る事ができた。得られたＧａＮ自立基板の結晶性をＸＲＤ（０００２）、（１１−２０）回折ピークの半値幅で評価した結果、夫々４２ｓｅｃ、４８ｓｅｃと極めて良好であった。

（実施例４）
Ｃｒ層の厚みを５００ｎｍとし、連続してＴｉ層を２０ｎｍスパッタリング法で成膜した。次いで、プラズマＣＶＤ法により３００ｎｍ成膜下。以降、ＧａＮ成長終了まで実施例１と同じ条件とした。得られたＧａＮ層の結晶性をＸＲＤ（０００２）、（１１−２０）回折ピークの半値幅で評価した結果、それぞれ３９０ｓｅｃ、８５２ｓｅｃであった。この場合、Ｃｒ層の厚みを厚くしてもＩｎＧａＮ系ＬＥＤ用途としては充分な結晶性を有し、ケミカルリフト性が良好なため、生産性面での効果が大きい。

（実施例５）
成長終了段階でIII族窒化物結晶層が、素子毎に分離した状態とするため、図９に示すような素子形成領域の直下のみに開口部を有するパターンマスクを準備した。素子寸法は１ｍｍ□出あり、素子形成領域はＡｌＮ（０００１）下地の＜１−１００＞方向に平行なストライプ状の開口部・マスク部を交互にくりかえした。開口部幅・マスク幅Ｌｄとも１０μｍとした。ＨＶＰＥ法でのＧａＮ層を３０μｍ成長することを想定し、素子の＜1−１００＞方向の素子分離用マスク幅Ｌｓ＜１−１００＞ならびに素子の＜１１−２０＞方向の素子分離用マスク幅Ｌｓ＜１１−２０＞共に２０、３０、５０μｍとして成長試験を実施した。パターンマスク形状が異なること以外は実施例１に示した方法でＧａＮ層の成長を行った。その結果、＜１１−２０＞方向の素子分離用マスク幅が２０μmの場合、隣接素子間で成長膜が連続してしまったが、３０μｍ幅では分離マスクのほぼ中央位置で幅５〜１０μｍはマスク上にＧａＮは成長しておらず隣接素子間が分離された状態であった。また５０μｍ幅の場合にも、２５μｍ以上の幅の未成長領域があり、隣接素子間は分離された状態が実現された。一方、＜１−１００＞方向の素子分離用マスク幅が２０、３０，５０μmのいずれの場合でも、隣接素子間が分離された状態であった。

（比較例１）
実施例１に対して、パターンマスクが無い状態で比較した。サファイア基板上のＡｌＮ（０００１）層の厚みが１．０μｍのＡｌＮテンプレートのＸＲＤ（０００２）回折の半値幅が約１００ｓｅｃ、（１１−２０）回折の半値幅が約１２００ｓｅｃ乃至１４００ｓｅｃのものを用いた。ＡｌＮ（０００１）面上にＣｒ層を平均層厚３５nm成膜し後（即ちパターンマスク無しで）、ＨＶＰＥ装置に導入し窒化処理温度が１０９５℃、窒化時間が１分としてＣｒＮ層を形成した後、ＧａＮ層を１２μｍ成長した。得られた結晶のＸＲＤ（０００２）回折の半値幅は１２１ｓｅｃ、（１１−２０））回折の半値幅は２１０ｓｅｃと結晶性は実施例１よりも劣った。３００μm角にスクライブ線を入れて、８０℃の硝酸２セリウムアンモニウム系エッチング液でＣｒＮ層をエッチングしたところ、約８分でエッチングが完了しＧａＮ層が分離できたが、実施例１のほうが短時間であった（本発明者を含む特願２００７−２２１７７４より）。

（比較例２）
サファイア（０００１）基板上にＣｒをスパッタリング法で成膜させ窒化温度１０８０℃で３０分の窒化処理を行った後、ＧａＮ成長を行った。初期のＣｒ平均層厚は１０〜４０nmが好ましく、１０nm未満では結晶性の悪化が見られ、５０nm以上ではＣｒＮ層及びその上に成長させるＧａＮは、モザイク状ないし多結晶化してしまった（本発明者を含む特願２００６−２７２３２１より）。また、（０００２）回折の半値幅は２４０ｓｅｃ乃至５６０ｓｅｃ程度、また（１０−１１）もしくは（１１−２０）回折での半値幅は３７０ｓｅｃ乃至６５０ｓｅｃ程度の範囲であり、最良のものでも実施例の約６乃至８倍の半値幅である。単結晶膜が得られるＣｒ層の上限膜厚も本願に比べ1／１０程度である。

実施例１〜５及び比較例から明らかなように、ＡｌＮ上に第一の金属であるＣｒと、その上に第二の金属であるＴｉを連続して成膜し、ＳｉＯ_２パターンマスクの開口部のエッチングの際にＴｉ層を除去し、露呈したＣｒを窒化処理したＣｒＮをIII族成長開始時の選択成長核として用い、ＥＬＯ成長を行う本方式は、比較例に比べ大幅な結晶性の向上がなされている。

さらには、第二の金属層およびマスク材も下地基板とIII族窒化物結晶の化学エッチングによる分離に寄与させることができ、結晶性の向上とケミカルリフトオフ時間の短縮による生産性向上など多大なる貢献をしている。

以上、実施の形態および実施例において具体例を示しながら本発明を詳細に説明したが、本発明は上記発明の実施の形態および実施例に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。第一の金属層の表面酸化を防止するという目的を果たせば、第二の金属の成膜前に第一の金属層を窒化してもよく、レジストパターンを先に付与してリフトオフしても良い。製造方法の順番は種々検討できる。

本発明は、III族窒化物半導体の製造に適用できる。

１…基板
２…下地層
３…第一の金属層
４…第二の金属層
５…マスク材（マスク部・ＳｉＯ_２膜）
６…レジストパターン
６’…開口部
７…金属窒化物層（金属窒化物バッファ層）
８…III族窒化物半導体層

Claims (5)

1. 基板上にＡｌＮ単結晶層またはＡｌを含むIII族窒化物単結晶層を０．００５μm以上１０μm以下の厚みで形成したＡｌＮテンプレート基板又はサファイア基板を窒化処理したＡｌＮテンプレート基板、もしくはＡｌＮ単結晶基板上に、
   ストライプ状の開口部を有するパターンマスクと、
   前記開口部に形成された金属窒化物層と、
   前記金属窒化物層上に形成されたIII族窒化物半導体層を有し、
   前記III族窒化物半導体層は前記金属窒化物層を核としたＥＬＯ成長による連続膜である、III族窒化物半導体。
2. 前記ストライプ状の開口部が、前記ＡｌＮテンプレート基板もしくは前記ＡｌＮ単結晶基板の＜１−１００＞方向に平行であることを特徴とする、請求項１に記載のIII族窒化物半導体。
3. 前記ＡｌＮテンプレート基板もしくは前記ＡｌＮ単結晶基板と、前記パターンマスクとの間に、金属層を有することを特徴とする、請求項１又は２に記載のIII族窒化物半導体。
4. 前記パターンマスク上の一部に、前記III族窒化物半導体層の連続膜が形成されない箇所を有することを特徴とする、請求項１〜３のいずれかに記載のIII族窒化物半導体。
5. 基板上にＡｌＮ単結晶層またはＡｌを含むIII族窒化物単結晶層を０．００５μm以上１０μm以下の厚みで形成したＡｌＮテンプレート基板又はサファイア基板を窒化処理したＡｌＮテンプレート基板、もしくはＡｌＮ単結晶基板上に、
   ストライプ状の開口部を有するパターンマスクと、
   前記開口部に形成された金属窒化物層と、を有することを特徴とするIII族窒化物半導体成長用基板。