JP5425292B2 - ゲート駆動装置 - Google Patents

Description

この発明は、ＩＧＢＴやＦＥＴ等の電圧駆動型のスイッチングデバイスにおいて使用する、ゲート駆動回路に関するものである。

従来のスイッチングデバイスにおいては、ゲート電源よりドライブＩＣや、ドライブ回路を通じゲート抵抗を介してスイッチングデバイスのゲートを駆動している（例えば特許文献１参照）。

特開平８−３３３１５号公報（［０００８］〜［００１１］図６）

このような従来のゲート駆動装置にあっては、スイッチングデバイスがＯＦＦからＯＮに遷移する時間が素子の個々の特性により大きくばらついてしまうという問題があった。
以下、図２７、図２８に基づき、このターンＯＮ期間におけるＯＮ遷移時間のバラツキに関して、ＩＧＢＴを例にとりその動作とともに詳しく説明する。なお、負荷は、誘導負荷Ｌであり、電流Ｉ（Ａ）が負荷とダイオードでフライホイールしているものとする。図２７は、回路構成図、図２８は、その動作説明図である。

制御信号（ゲート制御信号）からＯＮの指令がなされると、ゲートドライブＩＣは、ＩＧＢＴ１のゲート（Ｇ）に対し、ゲート抵抗Ｒｇを通じ制御電源の電圧ＶＤＤを印加しゲート入力容量Ｃｇｅに充電を行う。このとき、ゲート電圧がゲート閾値電圧（Ｖｔｈ）に至るまではＩＧＢＴ１はＯＦＦのままである（図２８［１］）。
Ｖｔｈを過ぎＩＧＢＴ１のＣ−Ｅ間に電流が流れ始め、ゲート電圧がＶｍｉｒｒｏｒとなると、ＩＧＢＴ１のコレクタ電流ＩｃはＩ（Ａ）となる（図２８［１］〜［２］の期間）。

この電流がＯＦＦからＯＮになるまでの時間は、ゲート電圧がＶｔｈを越えＶｍｉｒｒｏｒ（Ｖｍｉｒｒｏｒ＝ミラー電圧と呼ぶ）になるまでの時間に対応し、下式で表される。

ｔ_Ｉ−ＯＮ＝−ＣＲｌｎ（１−Ｖｍｉｒｒｏｒ／ＶＤＤ）−｛−ＣＲｌｎ（１−Ｖｔｈ／ＶＤＤ）｝

ここで、ミラー電圧およびＶｔｈには個々の特性によりバラツキが有り、例えば、ミラー電圧の高いＩＧＢＴでは、指数関数的に上記時間が長くなり、即ち、スイッチングが遅くなる（図２８［２］’）。
ゲート電圧がミラー電圧となりさらに充電を続けるとＩＧＢＴ１のＶｃｅがＯＮ状態に遷移する（図２８［２］〜［３］の期間）。
この間の時間は、帰還容量（Ｃｇｃ）に充電されているミラー電荷（Ｑｇｃ）を用いて下式で表される。

ｔ_Ｖ−ＯＮ＝Ｑｇｃ×Ｒｇ／（ＶＤＤ−Ｖｍｉｒｒｏｒ）

そして、この間のゲートへの充電電流Ｉｇは次式で表される。

Ｉｇ＝ΔＶ／Ｒｇ＝（ＶＤＤ−Ｖｍｉｒｒｏｒ）／Ｒｇ

このため、ミラー電圧が高いほどＶｃｅのＯＮ遷移までの時間が長くなってしまう（図２８［２］’〜［３］’の期間）。
また、その後Ｖｃｅが完全にＯＮ状態に遷移するまではさらにミラー電圧での充電が必要であり、その期間はＩｇ電流に依存する（図２８［４］［４］’）。

なお、ミラー電圧は、下式の通り、ＩＧＢＴ１のゲート閾値電圧Ｖｔｈと電流増幅度ｇｍと出力電流Ｉｃとで決まり、Ｖｔｈに大きく依存する。

Ｖｍｉｒｒｏｒ＝Ｖｔｈ＋√（Ｉｃ／ｇｍ）

従って、Ｖｔｈのバラツキが、ＣＲ充電時間のバラツキとなり、ＩｃＯＮ遷移時間（ｔ_Ｉ−ＯＮ）のバラツキとなる。また、Ｖｔｈとｇｍのバラツキが、ミラー電圧のバラツキとなり、充電電流のバラツキを生じ、充電時間のバラツキとなることで、ＶｃｅＯＮ遷移時間（ｔ_Ｖ−ＯＮ）のバラツキとなる。

ＯＮ遷移時間（ｔ_ＯＮ＝ｔ_Ｉ−ＯＮ＋ｔ_Ｖ−ＯＮ）と損失との関係は次式で表される。

Ｐｌｏｓｓ（ｏｎ）＝１／２×Ｉｃ×Ｖｃｅ×ｔ_Ｉ−ＯＮ×ｆ
＋１／２×Ｉｃ×Ｖｃｅ×ｔ_Ｖ−ＯＮ×ｆ
＝１／２×Ｉｃ×Ｖｃｅ×ｔ_ＯＮ×ｆ
但し、Ｖｃｅ：定常時のＶｃｅ電圧、Ｉｃ：ＯＮ後のコレクタ電流、ｆ：スイッチング周波数

以上のように、ＩｃＯＮ遷移時間のバラツキとＶｃｅＯＮ遷移時間のバラツキが共にスイッチング損失のバラツキとなってしまう。
なお、ゲート抵抗値Ｒｇをより小さくすることで、バラツキの影響を小さくすることが可能ではあるが、現実に使用するＩＧＢＴにおいては、過剰にスイッチング速度を上げ過ぎることの無いよう、ゲート抵抗の接続が必須であることは一般的に示されている。また、ＥＭＩ対策としてスイッチング時のｄＶ／ｄｔやｄＩ／ｄｔを制限することが一般的な処置である。
そのため、従来では、ミラー最小電圧の条件でＯＮ遷移時間ｔｏｎ最小値を設計し、スイッチング速度（ｍａｘ）時のゲート抵抗を決定する。そして、ゲート抵抗が決まった条件でミラー電圧最大時のスイッチング速度を求め、この時間を基にスイッチング損失を設計しなければならない。よって、ミラー電圧のバラツキによる損失のバラツキは大きくなる傾向にある。なお、ＯＦＦ遷移も同じで、同様の問題点がある。

この発明は、上記のような問題点を解決するためになされたものであり、ゲート駆動装置で駆動される複数個のスイッチングデバイスにおけるＶｔｈ、ミラー電圧のバラツキによるスイッチング速度のバラツキを抑え、かつ損失のバラツキを最小限とすることができるゲート駆動装置を得ることを目的とする。

この発明に係るゲート駆動装置は、電圧駆動型のスイッチングデバイスのゲートに接続され、オン／オフゲート制御信号に基づき上記スイッチングデバイスをターンオン／ターンオフさせるゲート信号を上記ゲートに出力するゲート駆動装置において、
ターンオン動作およびターンオフ動作のいずれか一方または双方のためのゲート駆動装置として、
ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および定電流パルスゲート駆動回路の動作と定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
判定切替回路は、ゲートの電圧を検出するゲート電圧検出回路、ゲート電圧と所定の第１の設定値との大小を判定する第１の判定回路、ゲート電圧と所定の第２の設定値との大小を判定する第２の判定回路、およびターンオン動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、第１の判定回路によりゲート電圧が第１の設定値を越えたと判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続し、ターンオフ動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、第２の判定回路によりゲート電圧が第２の設定値未満と判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続する切替回路を備え、
ターンオン動作において第１の判定回路によりゲート電圧が第１の設定値を越えたと判定されたとき第１の判定回路の第１の設定値を所定量低減した設定値に変更する第１の設定値変更回路、およびターンオフ動作において第２の判定回路によりゲート電圧が第２の設定値未満と判定されたとき第２の判定回路の第２の設定値を所定量増大した設定値に変更する第２の設定値変更回路を備え、
定電流パルスゲート駆動回路の制御電源の電圧を、定電圧パルスゲート駆動電源の制御電源の電圧より高く設定したものである。

この発明によれば、ゲート駆動時の遷移期間を定電流出力で駆動することにより、スイッチングデバイスにおけるゲート閾値電圧、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度、スイッチング損失のバラツキを大幅に抑えることができる、さらに、ＭＯＳ型のゲート構造を有する電圧駆動型のスイッチングデバイスにおいては定電圧駆動に切り替えることにより、スイッチングデバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏するものである。
また、各設定値付近におけるゲート電圧のふらつきによる定電流駆動、定電圧駆動切り替えバタツキ等を防止することができる。
更に、定電流パルスゲート駆動回路に使用する部品の固体バラツキによる定電流設定値のバラツキを抑えることができる。

本発明の実施の形態１によるゲート駆動装置の全体構成図である。 実施の形態１によるゲート駆動装置の動作を説明する為の波形図である。 ＯＮ定電流パルスゲート駆動回路２１の回路図である。 ＯＮ定電流パルスゲート駆動回路２１−１の回路図である。 判定／切替回路４の回路図である。 ＯＮ定電流パルスゲート駆動回路２１−２の回路図である。 ＯＮ定電流パルスゲート駆動回路２１−３の回路図である。 ＯＦＦ定電流パルスゲート駆動回路２２の回路図である。 ＯＦＦ定電流パルスゲート駆動回路２２−１の回路図である。 ＯＦＦ定電流パルスゲート駆動回路２２−２の回路図である。 ＯＦＦ定電流パルスゲート駆動回路２２−３の回路図である。 本発明の実施の形態１によるゲート駆動装置の第２の例を示す全体構成図である。 ゲート駆動装置の第２の例に使用する判定／切替回路４’の回路図である。 本発明の実施の形態１によるゲート駆動装置の第３の例を示す全体構成図である。 ゲート駆動装置の第３の例に使用する判定／切替回路４”の回路図である。 本発明の実施の形態２によるゲート駆動装置の一部構成図である。 電圧制限回路５の回路図である。 本発明の実施の形態２によるゲート駆動装置の全体構成図である。 本発明の実施の形態３による素子バラツキの改善回路例１である。 本発明の実施の形態３による素子バラツキの改善回路例２である。 本発明の実施の形態４による電流切替部２１１の回路図である。 本発明の実施の形態４による電流切替部２２１の回路図である。 本発明の実施の形態４による動作説明の為の波形図である。 本発明の実施の形態５による第１の判定回路４１の回路図である。 本発明の実施の形態５による第２の判定回路４２の回路図である。 本発明の実施の形態６による判定回路４３の回路図である。 従来のゲート駆動回路の構成例である。 従来のゲート駆動回路の動作状態を示す波形図である。

実施の形態１．
図１は、本発明の実施の形態１によるゲート駆動装置の全体構成図である。スイッチングデバイス１のゲートに定電流パルスゲート駆動回路２の出力を接続し、さらに定電圧パルスゲート駆動回路３の出力を接続する。
判定／切替回路４は、制御信号（ゲート制御信号）とスイッチングデバイス１のゲート電圧（ゲート電圧検出回路は図示せず）とを入力し、定電流パルスゲート駆動回路２にＯＮ定電流／ＯＦＦ定電流の制御信号を、定電圧パルスゲート駆動回路３にＯＮ定電圧／ＯＦＦ定電圧の制御信号を出力接続する。
ここで、定電流パルスゲート駆動回路２に使用する制御電源の電圧ＶＤＤ２は定電圧パルスゲート駆動回路３の制御電源の電圧ＶＤＤ１よりも高く設定する。これは、後段で詳述するように、定電流パルスゲート駆動回路２に使用する部品（半導体デバイス）の固体バラツキによる定電流設定値のバラツキを抑えるためである。

次に、図１のゲート駆動装置を使用した回路構成にて誘導負荷Ｌを駆動する場合を例にとり動作を説明する。図２に、本構成における制御信号、ゲート電圧波形、ＩＧＢＴのコレクタ電流Ｉｃとコレクタ−エミッタ間電圧Ｖｃｅのチャートを示す。なお、誘導負荷Ｌは、電流Ｉ（Ａ）で負荷とダイオードの閉回路にてフライホイールしているものとする。
図２において、Ｖｍｉｒｒｏｒ（ミラー電圧）のバラツキを考慮し、ミラー電圧がＶｍｉｒｒｏｒ１の製品の動作を黒で、Ｖｍｉｒｒｏｒ２の製品の動作を灰色で示す。

以下、ＯＮ動作（ターンオン動作）、従って、制御信号に“Ｈ”が入力されＩＧＢＴ１がＯＮするまでの動作について詳しく説明する。
制御信号に“Ｈ”が入力されると、判定／切替回路４の判定により、ＯＮ定電流の制御信号が出力される。これにより、ＯＮ定電流パルスゲート駆動回路２１が動作し、スイッチングデバイス１のゲートに定電流Ｉｇが供給されゲート入力容量Ｃｇｅに定電流充電を行なう。
このとき、ゲート電圧がゲート閾値電圧（Ｖｔｈ）に至るまでは、ＩＧＢＴ１はＯＦＦのままである（図２［１］、［１］’）。Ｖｔｈを過ぎＩＧＢＴ１のＣ−Ｅ間に電流が流れ始め、ゲート電圧がミラー電圧となると、ＩＧＢＴ１のコレクタ電流ＩｃはＩ（Ａ）となる（図２［１］〜［２］、［１］’〜［２］’の期間）。
なお、ここで、Ｖｔｈ（ゲートしきい値電圧）は、スイッチング素子定格電流比として０．０１％の電流がスイッチング素子に流れる時のゲート電圧とする。

この電流がＯＦＦからＯＮになるまでの時間に関して、従来の抵抗を介した定電圧−抵抗駆動の場合は、既述した式を変形して以下のように表され、ＶＤＤとＶｔｈに依存していた。

ｔ_{Ｉ−ＯＮ旧}＝−Ｃｇｅ・Ｒｇ・ｌｎ｛１−１／（ＶＤＤ−Ｖｔｈ）・√（Ｉｃ／ｇｍ）｝

これに対し、図１に示すように、定電流で駆動すると、電流がＯＦＦからＯＮになるまでの時間は次式で表され、ＶＤＤやＶｔｈに依存しなくなる。

ｔ_Ｉ−ＯＮ＝Ｃｇｅ・１／Ｉｇ・√（Ｉｃ／ｇｍ）

これにより、時間ｔ_Ｉ−ＯＮのバラツキをなくすことが可能となる。
ゲート電圧がミラー電圧となり、さらに充電を続けるとＩＧＢＴ１のＶｃｅがＯＮに遷移する（図２［２］〜［４］、［２］’〜［４］’の期間）。

従来の定電圧−抵抗駆動においては、ミラー電圧後のゲートへの充電電流Ｉｇは、
Ｉｇ_旧＝ΔＶ／Ｒｇ＝（ＶＤＤ−Ｖｍｉｒｒｏｒ）／Ｒｇ
であらわされ、帰還容量（Ｃｇｃ）に充電されているミラー電荷（Ｑｇｃ）を用いると、ＩＧＢＴ１のＶｃｅがＯＮ状態に遷移する時間は、
ｔ_{Ｖ−ＯＮ旧}＝Ｑｇｃ×Ｒｇ／（ＶＤＤ−Ｖｍｉｒｒｏｒ）
で表されるため、ミラー電圧が高いほどこの時間が長くなってしまっていた。
しかし、図１で示すように、定電流で駆動することにより、ＩＧＢＴ１のＶｃｅがＯＮ状態に遷移する時間は、
ｔ_Ｖ−ＯＮ＝Ｑｇｃ／Ｉｇ
で表され、ミラー電圧の影響を受けず、一定時間でＯＮに遷移する。

次に、以下、ＯＦＦ動作（ターンオフ動作）、従って、制御信号に“Ｌ”が入力されＩＧＢＴ１がＯＦＦするまでの動作について詳しく説明する。制御信号に“Ｌ”が入力されると、判定／切替回路４により、ＯＦＦ定電流の制御信号が出力される。これにより、ＯＦＦ定電流パルスゲート駆動回路２２が動作し、スイッチングデバイス１のゲートから定電流で電荷が放出され、ゲート容量Ｃｇｅ＋Ｃｇｃが定電流で放電される。このとき、ゲート電圧がミラー電圧となるまではＩＧＢＴ１はＯＮのままである（図２［５］〜［６］の期間）。

ゲート電圧がミラー電圧まで低下すると、徐々にＶｃｅ電圧が上昇し始め、ＯＦＦに遷移する。このとき、帰還容量（Ｃｇｃ）に充電すべきミラー電荷（Ｑｇｃ）の充電時間がＶｃｅのＯＦＦ時間である。
ミラー電荷（Ｑｇｃ）の充電時間について、従来の定電圧−抵抗駆動では、
ｔ_{Ｖ−ＯＦＦ旧}＝Ｑｇｃ×Ｒｇ／Ｖｍｉｒｒｏｒ
で表されるため、ミラー電圧が高いほどＶｃｅのＯＦＦ遷移までの時間が短くなってしまっていた。
これに対し、図１で示すように、定電流で駆動することにより、ＶｃｅのＯＦＦ遷移までの時間は、
ｔ_{Ｖ−ＯＦＦ}＝Ｑｇｃ／Ｉｇ
で表され、ミラー電圧の影響を受けず、一定時間でＯＦＦに遷移する。（図２［６］〜［８］の期間）。

ゲート電圧がミラー電圧より下がると、ＶｃｅがＯＦＦに遷移しているので、ゲート駆動装置から見た容量は、それまでのＣｇｅ＋ＣｇｃからＣｇｅに減少する。
そして、さらに放電を続けると、ＩＧＢＴ１のＩｃがＯＦＦに遷移する。その初期時では、ゲート電圧がミラー電圧であるため、ＩＧＢＴ１のコレクタ電流ＩｃはＩ（Ａ）であるが、徐々にゲート電圧が減少し、Ｖｔｈまで遷移するとＩｃはほぼ０（Ａ）となりＯＦＦに遷移する（図２［８］〜［９］の期間）。

この電流がＯＮからＯＦＦになるまでの時間、従って、ゲート電圧がミラー電圧を下回り、Ｖｔｈになるまでの期間は、従来の定電圧−抵抗駆動では、
ｔ_{Ｉ−ＯＦＦ旧}＝Ｃｇｅ・Ｒｇ・ｌｎ（１＋１／Ｖｔｈ・√（Ｉｃ／ｇｍ））
で表され、Ｖｔｈに依存していた。これに対し、図１に示したように、定電流で駆動することにより、この期間は、
ｔ_{Ｉ−ＯＦＦ}＝Ｃｇｅ／Ｉｇ×√（Ｉｃ／ｇｍ）
で表され、Ｖｔｈに依存しなくなり、一定時間でＯＦＦに遷移する。
以上詳細に説明したように、定電流で駆動することにより、スイッチング速度のバラツキを大幅に抑えることが可能となる。

なお、図２で使用したデバイスは、ＯＮ動作において、［２］〜［３］までの期間、急激にＶｃｅがＯＮに遷移し、［４］までかかり完全にＯＮ（Ｖｃｅｓａｔ）に遷移する。また、ＯＦＦ動作において、［６］〜［７］の期間、緩やかにＶｃｅがＯＦＦに遷移し、［７］〜［８］の期間、急激にＯＦＦへ遷移する特性を持つものの例であり、デバイスによっては［２］〜［４］、［６］〜［８］の期間、一定のｄＶ／ｄｔで遷移するデバイスも存在する。

次に、図１の各構成要素の具体的な回路例について説明する。前述のとおり、定電流駆動することで、ＶＤＤやＶｔｈ（およびミラー電圧）に依存するスイッチング速度のバラツキをなくすことができるが、これを実現する為には、高速駆動可能で、かつＩｇのバラツキの小さな高速定電流駆動回路が必要となる。
図３は、ＯＮ定電流パルスゲート駆動回路２１の具体的構成例を示す。高速に定電流駆動可能なＯＮ定電流パルスゲート駆動回路２１は、ＯＮ定電流動作指令を受けＱ１’がＯＦＦ、Ｑ２がＯＮし、Ｖ０電圧を高速出力する。これにより、Ｑ１のベース電圧はＶ０電圧となり、下式で分かるように、定電流駆動可能となる。

ＶＤＤ２−Ｒ３×（Ｉｂ＋Ｉｃ）−Ｖ_ＥＢ＝Ｖ０
Ｉｂ＝Ｉｃ／ｈ_ＦＥ
上２式より、
Ｉｃ＝（ＶＤＤ２−Ｖ_ＥＢ−Ｖ０）／Ｒ３×｛ｈ_ＦＥ／（ｈ_ＦＥ＋１）｝

また、定電流を停止させる為には、Ｑ２をＯＦＦし、Ｑ１’をＯＮすることでＶＤＤ２電圧もしくはＶＤＤ２電圧以上を高速出力する。これにより、Ｑ１のベース電流が流れなくなり、Ｑ１がＯＦＦされる。

このとき、高速定電流で駆動する為には、「高速にＶ０電圧を供給すること」と「高速でＱ１が応答すること」が必要となりこれらの条件はデバイス単体の性能に依存するが、ディスクリートデバイスを使用する為、低容量の高速スイッチングデバイスを用いることで容易に構成することができる。

次に、定電流駆動回路の電源電圧を上げることでＩｇ（図３中ではＩｃと表示）のバラツキを抑える現象について説明する
ＯＮ定電流パルスゲート駆動回路２１において、ＯＮ定電流の制御信号によりＱ２がＯＮするとＶ０がＱ１のベース電圧となり定電流駆動される。Ｑ１の出力電圧がＶ０以上になると回路は定電流で動作しなくなるため、Ｖ０は駆動するスイッチングデバイス１のバラツキを考慮した最大ミラー電圧以上としなければならない。
このとき、定電流動作する領域では、
Ｉｃ＝（ＶＤＤ２−Ｖ_ＥＢ−Ｖ０）／Ｒ３×｛ｈ_ＦＥ／（ｈ_ＦＥ＋１）｝
となる。

しかし、Ｖ_ＥＢは、一般的には個体差バラツキをもつため、これが定電流のバラツキの原因となる。Ｖ_ＥＢのバラツキを考慮して、２個のデバイスのＶ_ＥＢを、Ｖ_ＥＢ１とＶ_ＥＢ２とすると、
Ｉ_Ｃ１／Ｉ_Ｃ２＝（ＶＤＤ２−Ｖ０−Ｖ_ＥＢ１）／（ＶＤＤ２−Ｖ０−Ｖ_ＥＢ２）
となり、これより、例えば、ＶＤＤ２＝１５Ｖ、Ｖ０＝１３．５Ｖ、Ｖ_ＥＢ＝０．８〜１．０Ｖとした場合、
Ｉ_Ｃ１／Ｉ_Ｃ２＝（１５Ｖ−１３．５Ｖ−０．８Ｖ）／（１５Ｖ−１３．５Ｖ−１．０Ｖ）＝０．７Ｖ／０．５Ｖ＝１．４
となり、約４０％の誤差となる。

しかし、ＶＤＤ２を４Ｖ高めた１９Ｖとすると、
Ｉ_Ｃ１／Ｉ_Ｃ２＝（１９Ｖ−１３．５Ｖ−０．８Ｖ）／（１９Ｖ−１３．５Ｖ−１．０Ｖ）＝４．７Ｖ／４．５Ｖ＝１．０４４・・・
と約４．４％の誤差となり、定電流Ｉｇのバラツキを大きく改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Ｉｇのバラツキの少ない高速定電流駆動回路が実現できる。

図４は、図３の変形例である、ＯＮ定電流パルスゲート駆動回路２１−１を示す。図４の回路は、Ｑ２がＯＮするとＲ１、Ｒ２で分圧された値Ｖ０がＱ１のベース電圧となり、Ｑ２がＯＦＦすることでＱ１のベースにＶＤＤ２を印加できる。

上述したように、ＶＤＤ２＞ＶＤＤ１とすることで高精度化が可能となり、スイッチング速度バラツキを大幅に低減することが可能となるが、ＯＮ定電流パルスゲート駆動回路２１のみで駆動し続けると、ＩＧＢＴ１のゲートにＶＤＤ２の高電圧が印加され、ゲート酸化膜の信頼性が低下し、最悪、ゲート破壊を誘発する恐れがある。
そのため、ゲート電圧を観測し定電流駆動と定電圧駆動とを切り替え制御する判定／切替回路４により、ＯＮもしくはＯＦＦの遷移期間終了後、ゲート駆動回路を定電流パルスゲート駆動回路２から定電圧パルスゲート駆動回路３に切り替え、過電圧の印加を防止している。なお、定電圧パルスゲート駆動回路３の電源はＶＤＤ１とし、ゲート酸化膜の信頼性を低下させることのない電圧を設定する。

図５に判定／切替回路４の例を示す。判定／切替回路４は、制御信号（ゲート制御信号）“Ｈ”を受けると、ＯＦＦ信号を非アクティブとし、ＯＮ信号を出力する。このときＩＧＢＴ１のゲート電圧を観測し、第１の判定回路４１により、ゲート電圧が第１の設定値であるＶＨ（ＶＨとしては、ミラー電圧のバラツキ最大値以上の値を設定する）以下であればＯＮ定電流の信号を出力し、ゲート電圧がＶＨを越えるとＯＮ定電圧の信号に切り替える。
また、制御信号“Ｌ”を受けると、ＯＮ信号は非アクティブとし、ＯＦＦ信号を出力する。このときＩＧＢＴ１のゲート電圧を観測し、第２の判定回路４２により、ゲート電圧が第２の設定値であるＶＬ（ＶＬとしては、Ｖｔｈ最小電圧以下の値を設定する）以上であればＯＦＦ定電流の信号を出力し、ゲート電圧がＶＬ未満になるとＯＦＦ定電圧の信号に切り替える。
これにより、定電流パルスゲート駆動回路２と定電圧パルスゲート駆動回路３との切替駆動制御を行ない、ゲートに過電圧が印加されることを防止している。

なお、定電流パルスゲート駆動回路２１のＩｇバラツキを考慮した結果、ミラー電圧が低く、ＶＤＤ２の電圧が、ＶＤＤ２＜ＩＧＢＴ１のゲート推奨電圧（ＶＤＤ１）となった場合は、ＶＤＤ２をＶＤＤ１と同じ電圧としても良い。また、後段で具体例を示すように、ＯＮ遷移のみもしくはＯＦＦ遷移のみに定電流駆動と定電圧駆動を切り替える方式を採用することもできる。

なお、以上の定電流駆動回路を追求するにあたって、発明者等が参考までに検討した特許文献（特許第３６８０７２２号公報（主として［００２５］〜［００２７］図８参照）の内容について以下に紹介する。
同特許文献の図８は、定電流での駆動にＯＰアンプによる定電流回路を使用し、電流や電圧が変化する期間のみゲート電流を抑える動作をさせるものである。
しかし、比較的高速なＯＰアンプによる定電流回路であっても、指令値に対する定電流の応答特性はそれほど高速ではなく、特に、定電流をＯＦＦするにあたり、発明者等の期待する特性を得ることは困難であった。これは、ＯＰアンプ内部の応答速度と出力スルーレート、駆動の対象であるＭＯＳ−ＦＥＴのゲート特性、ＯＰアンプの電源電圧ｖｓ最大出力電圧特性等によるものと推察される。そのため、定電流増大指令に対する応答遅れ、定電流減少指令（０Ａ）に対する応答遅れが発生し、特に、定電流減少指令時の応答遅れはスルーレート不足により、同特許文献図８に記載のＱ１２のＯＦＦ動作に時間がかかる。そして、デバイスをターンＯＦＦかつＱ１３がＯＮするタイミングにおいて過大な貫通電流がＥ１、Ｒ１２、Ｑ１２、Ｑ１３、Ｒ１３を通じて流れる状態が発生する可能性と、Ｒ１２、Ｒ１３の分圧により、Ｑ１２がＯＦＦするまでの期間ＩＧＢＴがＯＮし続ける可能性がある。
また、Ｑ１２のゲート容量および帰還容量は、ＯＰアンプにとってはかなり大きな容量負荷である為、発振の可能性や、出力実効電流の増大による異常発熱の可能性がある。
そのため，本実施の形態の図３に示す高速駆動回路が必要となる。なお、ＯＮ定電流パルスゲート駆動回路２１のＱ１はトランジスタを例にとっているが、ＦＥＴなどの電流制御可能な素子を使った回路としても良い。

さらなる使用状態として、高速にスイッチングデバイス１を遮断シーケンスに移行したいアーム短絡時などの異常事態において、ゲート電流供給を停止させるまでの時間の遅れは致命的な問題となる可能性がある。
以下では、ＯＮ定電流パルスゲート駆動回路２１において、定電流駆動ＯＦＦの高速化が必要となった場合の回路例を、図６、図７を参照して説明する。

図６のＯＮ定電流パルスゲート駆動回路２１−２は、レベル変換可能ＩＣ駆動タイプを使用したもので、定電流動作においては“Ｌ”を出力し、Ｒ１〜Ｒ３およびＱ１で定電流動作を行なう。定電流を停止するタイミングにおいては、ＩＣ１よりＶＤＤ２を供給することで、トランジスタＱ１を瞬時にＯＦＦさせることが可能となる。そのため、前述のＱ１のＯＦＦ速度をさらに向上できる。

図７のＯＮ定電流パルスゲート駆動回路２１−３は、定電流動作においては、制御信号を“Ｈ”とし、Ｑ１’をＯＦＦ、Ｑ２をＯＮし、Ｒ１〜Ｒ３およびＱ１で定電流動作を行なう。定電流を停止するタイミングにおいては、制御信号を”Ｌ”とし、Ｑ２をＯＦＦ、Ｑ１’をＯＮする。Ｑ１’からの電流により、Ｑ１のベースに対し直接ＶＤＤ２もしくはＶＤＤ２以上の電圧を供給し、トランジスタＱ１を瞬時にＯＦＦさせると同時にＱ２の出力容量や帰還容量に充電を行うことが可能となる。そのため、前述のＱ１のＯＦＦ速度がさらに向上する。
なお、Ｑ２やＱ１’に使用するスイッチの例として、ＭＯＳ−ＦＥＴやトランジスタなどの半導体スイッチングデバイスがあげられる。

定電流パルスゲート駆動回路２に使用するＯＦＦ定電流パルスゲート駆動回路２２もＯＮ定電流パルスゲート駆動回路２１と同様 高速駆動可能で、かつＩｇのバラツキの小さな高速定電流駆動回路が必要となる。
図８は、高速に定電流駆動可能なＯＦＦ定電流パルスゲート駆動回路２２を示す。図において、ＯＦＦ定電流動作指令を受けると、Ｑ３’がＯＦＦ、Ｑ４がＯＮし、Ｖ１電圧を高速出力する。これにより、Ｑ３のベース電圧はＶ１となり、以下に示すように、定電流駆動可能となる。

Ｒ６×（Ｉｂ＋Ｉｃ）＋Ｖ_ＢＥ＝Ｖ１
Ｉｂ＝Ｉｃ／ｈ_ＦＥ
上２式より
Ｉｃ＝（Ｖ１−Ｖ_ＢＥ）／Ｒ６×｛ｈ_ＦＥ／（ｈ_ＦＥ＋１）｝
また、定電流を停止させる為には、Ｑ４をＯＦＦし、Ｑ３’をＯＮすることで共通電位（Ｖｃｏｍ）電圧もしくはＶｃｏｍ以下を高速出力する。これにより、Ｑ３のベース電流が流れなくなり、Ｑ３がＯＦＦされる。なお、上式では、共通電位（Ｖｃｏｍ）＝０Ｖとしている。

このとき、高速定電流で駆動する為には、「高速にＶ１電圧を供給すること」と、「高速でＱ３が応答すること」であるため、デバイス単体の性能に依存するが、ディスクリートデバイスを使用する為、低容量の高速スイッチングデバイスを用い、容易に構成することができる。

また、定電流駆動回路のＶｃｏｍを０Ｖ以下に下げることでＩｇ（図８中ではＩｃで表示）のバラツキを抑えることも可能である。バラツキを抑えることが可能な理由を以下に説明する
ＯＦＦ定電流パルスゲート駆動回路２２において、ＯＦＦ定電流の制御信号によりＱ４がＯＮすると、Ｖ１がＱ３のベース電圧となり定電流駆動される。Ｑ３の出力電圧がＶ１以下になると、回路は定電流で動作しなくなるため、Ｖ１は駆動するスイッチングデバイス１のバラツキを考慮した最小Ｖｔｈ電圧以下としなければならない。

このとき、定電流動作する領域では、
Ｉｃ＝（Ｖ１−Ｖｃｏｍ−Ｖ_ＢＥ）／Ｒ６×｛ｈ_ＦＥ／（ｈ_ＦＥ＋１）｝
で表されるが、ここで、Ｖ_ＢＥは一般的には個体差バラツキをもつため、これが定電流のバラツキの原因となる。Ｖ_ＥＢのバラツキを考慮して、２個のデバイスのＶ_ＥＢを、Ｖ_ＥＢ１とＶ_ＥＢ２とすると、
Ｉ_Ｃ１／Ｉ_Ｃ２＝（Ｖ１−Ｖｃｏｍ−Ｖ_ＢＥ１）／（Ｖ１−Ｖ_ＢＥ２）
となり、これより、例えば、Ｖｃｏｍ＝０Ｖ、Ｖ１＝４．５Ｖ、Ｖ_ＢＥ＝０．８〜１．０Ｖとした場合、
Ｉ_Ｃ１／Ｉ_Ｃ２＝（４．５Ｖ−０Ｖ−０．８Ｖ）／（４．５Ｖ−０Ｖ−１．０Ｖ）
＝３．７Ｖ／３．５Ｖ＝１．０５７・・・
となり、約５．７％の誤差となる。

しかし、Ｖｃｏｍ＝を４Ｖ低めた−４Ｖとすると
Ｉ_Ｃ１／Ｉ_Ｃ２＝｛４．５Ｖ−（−４Ｖ）−０．８Ｖ｝／｛（４．５Ｖ−（−４Ｖ）−１．０Ｖ）
＝７．７Ｖ／７．５Ｖ＝１．０２６６・・・
と約２．７％の誤差となり、定電流Ｉｇのバラツキを改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Ｉｇのバラツキの少ない高速定電流駆動回路が実現できる。
なお、ＯＦＦ定電流パルスゲート駆動回路２２のＱ３はトランジスタを例にしているが、ＦＥＴなどの電流制御可能な素子を使った回路としても良い。

図９は、図８の変形例である、ＯＦＦ定電流パルスゲート駆動回路２２−１を示す。図９の回路は、Ｑ４がＯＮするとＯＦＦ定電流信号がボルテージフォロアにて電流増幅され、Ｒ４、Ｒ５で分圧された値Ｖ１がＱ３のベース電圧となり、Ｑ４がＯＦＦすることでＱ３のベースにＶｃｏｍを印加できる。
なお、この回路例においてもＶ_ＢＥのバラツキを考慮し、Ｖｃｏｍは、定電流のバラツキ低減のため、スイッチングデバイス１のエミッタ電圧ではなく、負電圧を設定するようにしても良い。

次に、ＯＦＦ定電流パルスゲート駆動回路２２において、定電流駆動を停止させる際の高速化が必要となった場合の回路例を、図１０、図１１を参照して説明する。
図１０のＯＦＦ定電流パルスゲート駆動回路２２−２は、ＯＦＦ定電流の制御信号をＩＣ１にてバッファし、出力電圧精度と駆動電流を得る構成を採用する。駆動電流としては、Ｒ４、Ｒ５分圧の為の回路電流とトランジスタＱ３のベース電流Ｉｂとが必要である。

図１１のＯＦＦ定電流パルスゲート駆動回路２２−３は、定電流動作においては、制御信号を“Ｈ”とし、Ｑ３’をＯＦＦ、Ｑ４をＯＮし、Ｒ４〜Ｒ６およびＱ３で定電流動作を行なう。定電流を停止するタイミングにおいては、制御信号を“Ｌ”とし、Ｑ４をＯＦＦ、Ｑ３’をＯＮする。Ｑ３’への電流により、Ｑ３のベースに対し直接ＶｃｏｍもしくはＶｃｏｍ以下の電圧を供給し、トランジスタＱ３を瞬時にＯＦＦさせると同時にＱ４の出力容量や帰還容量に充電を行なうことが可能となる。そのため、前述のＱ３のＯＦＦ速度をさらに向上できる。
なお、Ｑ４やＱ３’に使用するスイッチの例として、ＭＯＳ−ＦＥＴやトランジスタなどの半導体スイッチングデバイスがあげられる。
また、Ｖ_ＢＥのバラツキを考慮し、Ｖ_ＢＥ＋Ｒ６×ＩｅがＶｔｈ最小値より高くなる場合がある。このとき、▽印の共通電位は定電流のバラツキ低減のため、スイッチングデバイス１のエミッタ電圧ではなく負電圧とする。

以上のように、ターンＯＮやターンＯＦＦなどの過渡期においては、定電流でゲートを駆動することで、ゲート閾値電圧Ｖｔｈ、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる。さらに、定電圧駆動に切り替えることにより、デバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏するものである。

なお、以上では、ターンＯＮおよびターンＯＦＦの双方に定電流パルスゲート駆動回路を使用したが、必要に応じターンＯＮのみや、ターンＯＦＦのみで使用することも可能である。以下では、ＯＮ遷移のみ定電流駆動と定電圧駆動との切り替えを行う構成例について説明する。
即ち、使用条件によってＯＮ時のバラツキが問題になる場合や、ＯＦＦ時のバラツキが問題になることがある。例えば、昇圧コンバータを不連続モードで動作させる場合、ＯＦＦ時にハードスイッチングを行なう為、ＯＦＦ時のバラツキを抑え、スイッチング損失のバラツキを抑える。ＯＮ時は、電圧の急変は伴うものの電流は昇圧用のインダクタンスへの充電の為、スイッチングスピードと比較すると非常に遅い為、ＯＮ時の定電流駆動回路はなくても問題にならない。

また、ＰＦＮによるパルス発生器などでは、ＯＮ時のバラツキが問題になり、ＯＦＦ時は、バラツキが出ても損失/性能に影響を与えない為、この場合はＯＦＦの定電流駆動回路は不要となる。
インバータ駆動に関しても、ＩＧＢＴをライフタイムコントロールし、Ｖｃｅｓａｔを低減した場合にあっては、ＯＦＦ定電流駆動した場合でも、テール電流が流れ、定電流駆動の効果が得られない場合もある。こういった場合も、ＯＦＦの定電流駆動回路は不要で、ＯＦＦ時のバラツキで損失がばらつく分、ＯＮ定電流駆動回路でバラツキを抑え、損失のバラツキを抑えればよい。
特に、デバイスの直列接続または並列接続をする場合は、ＯＮかＯＦＦどちらかでバラツキが重要となることが多い為、この変形例は有用である。

図１２は、ターンＯＮ時に定電流駆動と定電圧駆動とを切り替えるゲート駆動装置である。定電流パルスゲート駆動回路２’は、ＯＮのみ定電流で駆動するＯＮ定電流パルスゲート駆動回路２１を使用する。同時に、判定／切替回路４’は、制御信号（ゲート制御信号）とスイッチングデバイス１のゲート電圧とを入力し、ＯＮ定電流の制御信号と、ＯＮ定電圧の制御信号，ＯＦＦ定電圧の制御信号を出力する。
ここで、先の説明と同様、電圧ＶＤＤ２はＶＤＤ１よりも高く設定し、定電流駆動回路に使用する部品の固体バラツキによる定電流設定値のバラツキを抑える。

判定／切替回路４’の具体例を図１３に示す。判定／切替回路４’は、制御信号“Ｈ”を受けるとＯＦＦ信号を非アクティブとし、ＯＮ信号を出力する。このときＩＧＢＴ１のゲート電圧を観測し、ゲート電圧がＶＨ（ミラー電圧最大値以上の値を設定する）以下であればＯＮ定電流の制御信号を出力し、ゲート電圧がＶＨを越えるとＯＮ定電圧の制御信号に切り替える。制御信号“Ｌ”を受けるとＯＮ信号は非アクティブとし、ＯＦＦ定電圧の制御信号を出力する。
これにより、定電流パルスゲート駆動回路２’と定電圧パルスゲート駆動回路３の駆動制御を行なう。

本構成は、ターンＯＮ時のスイッチング速度の安定化や、ターンＯＮ時のスイッチング損失のバラツキ低減を重要とする場合に使用できる。本構成により、ターンＯＮの過渡期においてゲートを定電流で駆動することにより、Ｖｔｈ、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる。さらに、定電圧駆動に切り替えることにより、デバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏する。

図１４は、ターンＯＦＦ時に定電流駆動と定電圧駆動とを切り替えるゲート駆動装置である。定電流パルスゲート駆動回路２”は、ＯＦＦ時のみ定電流で駆動するＯＦＦ定電流パルスゲート駆動回路２２を使用する。同時に、判定／切替回路４”は、制御信号（ゲート制御信号）とスイッチングデバイス１のゲート電圧とを入力し、ＯＦＦ定電流の制御信号と、ＯＮ定電圧の制御信号，ＯＦＦ定電圧の制御信号を出力する。
ここで、先の説明と同様、定電流パルスゲート駆動回路２”に使用する▽印の共通電位は、定電流のバラツキ低減のため負電圧としても良い。

この場合の判定／切替回路４”の具体例を図１５に示す。判定／切替回路４”は、制御信号（ゲート制御信号）“Ｈ”を受けるとＯＦＦ信号を非アクティブとし、ＯＮ定電圧の制御信号を出力する。また、制御信号“Ｌ”を受けるとＯＮ信号は非アクティブとし、ＯＦＦ信号を出力する。このときＩＧＢＴ１のゲート電圧を観測し、ゲート電圧がＶＬ（Ｖｔｈ最小電圧以下の値を設定する）以上であればＯＦＦ定電流の制御信号を出力し、ゲート電圧がＶＬ未満になるとＯＦＦ定電圧の制御信号に切り替える。
これにより、定電流パルスゲート駆動回路２”と定電圧パルスゲート駆動回路３の駆動制御を行なう。

本構成は、ターンＯＦＦ時のスイッチング速度の安定化や、ターンＯＦＦ時のスイッチング損失のバラツキ低減を重要とする場合に使用できる。本構成により、ターンＯＦＦの過渡期においてゲートを定電流で駆動することにより、Ｖｔｈ、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる、といった従来にない顕著な効果を奏する。

実施の形態２．
実施の形態１において、定電流駆動から定電圧駆動への切り替えを高速に行なう必要がある場合、判定／切替回路４や、定電流パルスゲート駆動回路２の応答遅れの為、ＶＤＤ２＞ＩＧＢＴのゲート推奨電圧とした場合、ＩＧＢＴ１のゲートに過電圧が印加されゲート酸化膜の信頼性が低下し、最悪、ゲート破壊を誘発する恐れがある。そこで、図１６に示す電圧制限回路５をＯＮ定電流パルスゲート駆動回路２１とＩＧＢＴ１のゲート端子との間に取り付ける。
電圧制限回路５は、出力端のゲート信号を観測し、規定電圧以上になると高速遮断素子をＯＦＦさせる。なお、電圧制限回路５は、制御信号と連動させ、ＯＦＦ動作期間中は遮断状態を継続するように制御しても良い。図１７に回路例を示す。

図１７において、電圧制限回路５に使用するＱ５は、高速かつ、Ｖｔｈの低いＦＥＴを使用して構成される。Ｑ５のソース端子をＩＧＢＴ１のゲート端子に接続することで、Ｑ５のソース電圧はＱ５のゲートに印加する電圧以上にならない。したがって、Ｑ５のゲートに繋がる電圧Ｖ２を、Ｒ７とＲ８とで分圧される、出力保護したい電圧に設定しておくことで、Ｑ１のＯＦＦ遅れや、判定／切替回路４の応答遅れにより、Ｑ１のコレクタ側出力電圧が想定以上に上昇した場合であっても、ＩＧＢＴ１のゲートを保護することができる。
例えば、定電流駆動を１３Ｖ（第１の判定回路４１のＶＨを１３Ｖに設定）まで行う場合、Ｑ５のゲート電圧として、１．５（Ｑ５のＶｔｈ）＋０．５Ｖ（Ｉｄ／ｇｍ相当）を加え１５Ｖとするなどの設計例がある。
なお、Ｑ５のゲート電圧は、Ｑ５のソース端子であるＩＧＢＴ１のゲート電圧に強く影響される為、Ｃ１等でゲート電圧を安定化させておく必要がある。また、ＶＤＤ１で出力保護する場合は、Ｒ７とＲ８とにより分圧する必要はないが、Ｃ１等でゲート電圧を安定化させておく必要がある。

以上のように、電圧制限回路５を取り付けることにより、Ｑ１のＯＦＦ特性を緩和できることや、判定／切替回路４の応答速度が緩和でき、さらにはＯＮ定電流パルスゲート駆動回路２１のＶＤＤ２の電圧をより高くすることが可能となる為、Ｑ１のＶ_ＥＢ電圧のバラツキや、温度特性による定電流設定値のバラツキを抑える電圧設定が可能となり、定電流回路の安定性が向上し、しかもデバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏する。

なお、図１７において、ＯＮ定電流パルスゲート駆動回路の例としてＯＮ定電流パルスゲート駆動回路２１−１を使用しているが、その他の定電流パルスゲート駆動回路を使用してもよく、さらには、定電圧パルスゲート駆動回路３に使用しても同様の効果が得られ、ＩＧＢＴ１のゲートを保護することができる。また、図１６の回路ブロックで示した構成に限らず使用できる。
参考までに、図１８に、本実施の形態２を実現したゲート駆動装置の全体回路構成の一例を示す。

実施の形態３．
既述したように、実施の形態１に使用する定電流パルスゲート駆動回路２１において、例えば、Ｑ１のＶ_ＥＢのバラツキと温度特性が定電流パルスゲート駆動回路２の定電流バラツキの原因となりうる。
この実施の形態３は、定電流パルスゲート駆動回路２１を構成するＱ１等の半導体デバイス自体の特性変動を抑制するものである。そのため、図１９、図２０に示すように、同一のＩＣチップ内に同一の条件でＱ１と補償用半導体デバイスであるＤ１（もしくはＱ１”）を構成した回路とする。

Ｑ１とＤ１またはＱ１”を同一のＩＣもしくはチップ上に同一の条件で製作することで、Ｖ_ＥＢのバラツキ方向（Ｖ_ＥＢ増加ならばＶ_Ｆ増加）の一致したバラツキ特性となり、個体差バラツキに対し、補正が可能であるとともに、温度条件が一致することで温度補償が可能となり、温度変化に対し定電流特性の改善が可能となる。

実施の形態４．
この実施の形態４は、先の実施の形態１の定電流パルスゲート駆動回路２による定電流出力を切替可能とすることにより、運転条件に応じてより優れた運転特性を得ることを可能とするものである。
ＩＧＢＴ等のスイッチングデバイスにおいて、モータ等を駆動する場合、運転条件によってはスイッチングにより放射ノイズ量と損失が変化する。即ち、スイッチング速度をあげるとノイズレベルが高くなるが、ターンＯＮ損失、ターンＯＦＦ損失は減少する。電磁波ノイズ対策のため、スイッチング速度を遅くするとターンＯＮ損失、ターンＯＦＦ損失が増加する。つまり、ノイズとスイッチング速度はトレードオフの関係にあると言える。

しかし、従来のように固定されたスイッチング速度では最もノイズの出やすい運転条件においてスイッチング速度を決定する必要があった。即ち、最もノイズの出やすい運転条件において、ＥＭＩ（電磁妨害）が問題とならないレベルにまでスイッチング速度を緩め（遅くする）なければならず、結果として、必要以上にスイッチング速度を制限することになり、必要以上に損失を増やす傾向にあった。

図２１と図２２は、この実施の形態４を示すもので、図２１は、ＯＮ定電流パルスゲート駆動回路２１−１において、定電流を設定するＲ３と並列に、スイッチＳＷ１とＲ３’の組を少なくとも１組以上取り付け、定電流出力値の切り替え駆動を行なう電流切替回路としての電流切替部２１１を設けたものである。ＳＷ１は、例えば、ＦＥＴや、トランジスタなどを使用する。
ＯＦＦ側も同様で、図２２は、ＯＦＦ定電流パルスゲート駆動回路２２−１において、定電流を設定するＲ６と並列に、スイッチＳＷ２とＲ６’の組を少なくとも１組以上取り付け、定電流出力値の切り替え駆動を行なう電流切替回路としての電流切替部２２１を設けたものである。
電流切替部２１１および電流切替部２２１を取り付けた場合の駆動タイミングチャートを図２３に示す。

この実施の形態４では、定電流駆動によるスイッチング速度を安定化させたゲート駆動装置でスイッチング速度を可変することにより、ノイズとスイッチング損失のトレードオフ関係を動的に制御することが可能となる。これにより、運転条件に応じたスイッチング速度の制御が可能となり、スイッチングノイズによる放射ノイズ量が大きくなる運転領域／条件においてはスイッチング速度を下げ、ノイズの発生を抑える。また、スイッチングノイズによる放射ノイズ量が小さくなる運転領域／条件においてはスイッチング速度を上げ、損失の低減を行なうといった制御が可能となる。
従来の定電圧−抵抗駆動方式を応用して抵抗を切り替えるようにした場合、スイッチング速度の個体差バラツキにより、充分に効果を発揮できない可能性があったが、この実施の形態４で示した本方式においては個体差バラツキを解消している為、定電流切替に基づくスイッチング速度の切り替えによる効果が充分に発揮できる。

なお、以上では、モータ負荷の場合について説明したが、負荷のノイズの出やすい運転条件と出にくい運転条件とにより切り替えることで、モータ負荷だけでなく、インダクタンス負荷や容量負荷、抵抗負荷においても適用可能である。
また、本実施の形態４では、電流切替部２１１と電流切替部２２１の双方を具備した例を示したが、各々どちらかを装備することも可能である。

また、図２１の構成は、Ｑ１による電流ＯＦＦ動作の遅れによる想定外の電流供給を完全に遮断する構成としても使用できる。以下、この使用要領について説明する。
この場合、定電流パルスゲート駆動回路２は、ゲート駆動時の定電流をＲ３’で設定し、定電流出力を停止するタイミングにおいてＳＷ１をＯＦＦし、定電流を決めるＲ３’をＲ３に瞬時に切り替え、定電流駆動回路のＯＦＦ遅れによる電流がゲート回路に対し影響を及ぼさないよう動作させる。

具体的には、定電流の停止タイミングと同時に「切替」信号をＯＦＦさせてＳＷ１をＯＦＦし、Ｑ１のＯＦＦ遅れを考慮した時間経過後、電流を抑えた状態から元の駆動電流が得られる状態に速やかに復帰させるため、ＯＦＦ遅れ時間を考慮した後、「切替」信号をＯＮにしてＳＷ１をＯＮさせる。これにより、Ｑ１のＯＦＦ遅れを改善できる。
このとき
Ｒ３＞＞Ｒ３’
とし、Ｒ３はゲートＯＦＦ抵抗よりもはるかに大きい値とする。
Ｒ３を使用しないことも可能であるが、Ｒ３に値を持たせることでＱ１のＯＦＦ状態を確実なものとし、Ｑ１の帰還容量であるＣ_ＥＢに安定した初期状態を与える。これにより、次にゲートを定電流でＯＮさせるタイミングにおいて、Ｑ１のＣ_ＥＢが不安定な充電状態によって過渡電流特性が悪化することを防止し、定電流パルスゲート駆動回路２の高速定電流特性を安定化することが可能となる。

実施の形態５．
ところで、ターンＯＮ動作において、スイッチングデバイス１に過電流が流れた場合、制御回路が緊急停止を指示する前に外部に構成した高速保護回路にて強制的にゲートをＯＦＦ遷移させる構成などを採用することがある。このとき、先の各実施の形態における判定／切替回路４等では、一旦は定電圧駆動に切り替わるものの、高速保護回路等により、ゲート電圧が低下し、再度定電流駆動となる場合がある。そして、高速保護回路の回路定数と、定電流パルスゲート駆動回路の回路定数によっては再度ゲート電圧が上昇し、高速保護回路の機能を阻害する恐れがある。
この実施の形態５は、以上の不具合を解消するもので、先の判定／切替回路４等で使用する第１の判定回路４１および第２の判定回路４２に、いわゆるヒステリシス特性を持たせている。

即ち、図２４は、第１の判定回路４１に、第１の設定値変更回路５１を設けたものである。ゲート電圧が第１の設定値（ＶＨ：ミラー電圧のバラツキ最大値以上の値を設定）を越えて、コンパレータの出力が“Ｌ”から“Ｈ”に立ち上がると、Ｑ５１がＯＮして第１の設定値が所定量低減する。
図２５は、第２の判定回路４２に、第２の設定値変更回路５２を設けたものである。ゲート電圧が第２の設定値（ＶＬ：Ｖｔｈ最小電圧以下の値を設定）未満となって、コンパレータの出力が“Ｌ”から“Ｈ”に立ち上がると、Ｑ５２がＯＦＦして第２の設定値が所定量増大する。

これにより、定電流から定電圧へ切り替えられるゲート電圧において、ゲート駆動条件切り替え時に前記のような問題や、ゲート電圧のＶＨ判定電圧付近でのふらつきによる異常な定電流駆動、低電圧駆動切り替えバタツキ等を防止できる。

実施の形態６．
図２６は、実施の形態６における判定回路４３を示すもので、設定値変更回路５３を設けている。先の実施の形態５でのヒステリシス特性の上限値をＶＨ（ミラー電圧のバラツキ最大値以上の値）、下限値をＶＬ（Ｖｔｈ最小電圧以下の値）に設定することで、１個の判定回路４３で、ＶＨ判定とＶＬ判定を出力するものである。
即ち、ターンオン動作において、ゲート電圧がＶＨを越えるとコンパレータの出力が“Ｌ”から“Ｈ”に立ち上がってＶＨ判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Ｑ５３がＯＮして設定値がＶＬに変更される。ターンオフ動作において、ゲート電圧がＶＬ未満となると、コンパレータの出力が“Ｈ”から“Ｌ”に立ち下がってＶＬ判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Ｑ５３がＯＦＦして設定値がＶＨに変更される。

これにより、ゲート駆動１パルスあたり１回の定電流駆動に制限することができ、アーム短絡や、過負荷保護動作において、外部のゲート制限回路の動作によるゲート電圧の低下の際、再度定電流パルスゲート駆動回路から電流が供給されるという誤動作を防止できる。
また、実施の形態１では２回路必要であった比較回路（図５参照）を１回路にすることができる。

なお、上記の例では、回路の説明上コンパレータの動作をアクティブＨで説明したが、当然のことながら、コンパレータの出力をアクティブＬとし、その左記のロジック回路を修正することで、同じ効果を得ることができる。
アクティブＬで設計する例としては、たとえば、汎用のアナログコンパレータＩＣを使用する場合において、アナログコンパレータＩＣの多くは出力端子がオープンコレクタ形となっている。そのため、アクティブＨより、アクティブＬのほうが出力信号の遷移が高速となる例がある。こういった場合においては、アクティブＬ動作を選択し、設計することで動作の遅れが防止される。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ スイッチングデバイス、２，２’，２” 定電流パルスゲート駆動回路、
３ 定電圧パルスゲート駆動回路、４，４’，４” 判定／切替回路、
５ 電圧制限回路、２１，２１−１〜３ ＯＮ定電流パルスゲート駆動回路、
２２，２２−１〜３ ＯＦＦ定電流パルスゲート駆動回路、４１ 第１の判定回路、
４２ 第２の判定回路、４３ 判定回路、５１ 第１の設定値変更回路、
５２ 第２の設定値変更回路、５３ 設定値変更回路、２１１，２２１ 電流切替部。

Claims (4)

1. 電圧駆動型のスイッチングデバイスのゲートに接続され、オン／オフゲート制御信号に基づき上記スイッチングデバイスをターンオン／ターンオフさせるゲート信号を上記ゲートに出力するゲート駆動装置において、
   上記ターンオン動作および上記ターンオフ動作のいずれか一方または双方のための上記ゲート駆動装置として、
   上記ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、上記ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および上記定電流パルスゲート駆動回路の動作と上記定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
   上記判定切替回路は、上記ゲートの電圧を検出するゲート電圧検出回路、上記ゲート電圧と所定の第１の設定値との大小を判定する第１の判定回路、上記ゲート電圧と所定の第２の設定値との大小を判定する第２の判定回路、および上記ターンオン動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記第１の判定回路により上記ゲート電圧が上記第１の設定値を越えたと判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続し、上記ターンオフ動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記第２の判定回路により上記ゲート電圧が上記第２の設定値未満と判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続する切替回路を備え、
   上記ターンオン動作において上記第１の判定回路により上記ゲート電圧が上記第１の設定値を越えたと判定されたとき上記第１の判定回路の上記第１の設定値を所定量低減した設定値に変更する第１の設定値変更回路、および上記ターンオフ動作において上記第２の判定回路により上記ゲート電圧が上記第２の設定値未満と判定されたとき上記第２の判定回路の上記第２の設定値を所定量増大した設定値に変更する第２の設定値変更回路を備え、
   上記定電流パルスゲート駆動回路の制御電源の電圧を、上記定電圧パルスゲート駆動電源の制御電源の電圧より高く設定したことを特徴とするゲート駆動装置。
2. 上記定電流パルスゲート駆動回路と上記スイッチングデバイスのゲートとの間に挿入され、上記ゲート電圧を所定の電圧値以下に制限する電圧制限回路を備えたことを特徴とする請求項１記載のゲート駆動装置。
3. 上記定電流パルスゲート駆動回路を構成する半導体デバイスと同一のチップ上に上記半導体デバイスに接続された補償用半導体デバイスを備え、上記定電流パルスゲート駆動回路の定電流出力の温度変化に伴う変動を抑制するようにしたことを特徴とする請求項１または請求項２に記載のゲート駆動装置。
4. 上記定電流パルスゲート駆動回路は、その定電流出力の値を切り替える電流切替回路を備えたことを特徴とする請求項１から請求項３のいずれか１項に記載のゲート駆動装置。

Images