JP5414102B2 - Charged particle beam drawing apparatus and drawing data processing method thereof - Google Patents
Charged particle beam drawing apparatus and drawing data processing method thereof Download PDFInfo
- Publication number
- JP5414102B2 JP5414102B2 JP2009119889A JP2009119889A JP5414102B2 JP 5414102 B2 JP5414102 B2 JP 5414102B2 JP 2009119889 A JP2009119889 A JP 2009119889A JP 2009119889 A JP2009119889 A JP 2009119889A JP 5414102 B2 JP5414102 B2 JP 5414102B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- see
- data
- virtual
- parallel processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002245 particle Substances 0.000 title claims 11
- 238000003672 processing method Methods 0.000 title claims 6
- 238000007689 inspection Methods 0.000 claims 8
- 230000001678 irradiating effect Effects 0.000 claims 2
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Description
本発明は、荷電粒子ビーム描画装置およびその描画データ処理方法に関する。 The present invention relates to a charged particle beam drawing apparatus and a drawing data processing method thereof.
従来から、可動ステージに載置された試料に対して荷電粒子ビームを照射することにより、描画データに含まれている複数の図形に対応するパターンを試料上に描画する荷電粒子ビーム描画装置が知られている。この種の荷電粒子ビーム描画装置の例としては、例えば特許文献１（特開２００９−１００７７号公報の図１）に記載されたものがある。 Conventionally, a charged particle beam drawing apparatus that draws a pattern corresponding to a plurality of figures included in drawing data on a sample by irradiating the sample placed on the movable stage with the charged particle beam is known. It has been. An example of this type of charged particle beam drawing apparatus is described in, for example, Japanese Patent Application Laid-Open No. 2009-10077 (FIG. 1).
特許文献１に記載された荷電粒子ビーム描画装置では、制御ユニットに入力された描画データが、複数のデータ処理部（データ処理回路）によって並列処理されている。
In the charged particle beam drawing apparatus described in
ところで、特許文献１には、制御ユニットに入力された描画データが、複数のデータ処理部（データ処理回路）のそれぞれにどのように分配され、どのような順序で各データ処理部（データ処理回路）によってデータ処理されるかについて記載されていない。
By the way, in
特許文献１に記載された荷電粒子ビーム描画装置のように描画データのデータ処理の並列処理が採用されていても、複数のデータ処理部に対する描画データの分配のされ方、各データ処理部における描画データのデータ処理順序などによっては、描画データのデータ処理の効率的な並列処理を行うことができない場合がある。
Even if parallel processing of data processing of drawing data is adopted as in the charged particle beam drawing apparatus described in
上述した問題点に鑑み、本発明は、描画データのデータ処理を効率的に並列処理することができる荷電粒子ビーム描画装置およびその描画データ処理方法を提供することを目的とする。 In view of the above-described problems, an object of the present invention is to provide a charged particle beam drawing apparatus and a drawing data processing method thereof that can efficiently perform parallel data processing of drawing data.
本発明の一態様によれば、可動ステージに載置された試料に対して荷電粒子ビームを照射することにより、描画データに含まれている複数の図形に対応するパターンを試料上に描画する荷電粒子ビーム描画装置であって、仮想チップ階層よりも下位のチップ階層と、チップ階層よりも下位の図形階層とが設けられており、少なくとも１個の仮想チップが仮想チップ階層に含まれており、少なくとも１個のチップが仮想チップに含まれている描画データを入力可能な荷電粒子ビーム描画装置の描画データ処理方法において、
少なくとも第１仮想チップと第２仮想チップとが仮想チップ階層に含まれており、少なくとも第１チップと第２チップとが第１仮想チップに含まれており、少なくとも第３チップが第２仮想チップに含まれている描画データが荷電粒子ビーム描画装置に入力される場合に、
第１仮想チップに含まれている第１チップ中の図形に基づくデータ処理を第１データ並列処理部によって開始し、次いで、
第１仮想チップに含まれている第２チップ中の図形に基づくデータ処理を第２データ並列処理部によって開始し、次いで、
第１仮想チップに含まれているすべてのチップのデータ処理が開始された後に、第２仮想チップに含まれている第３チップ中の図形に基づくデータ処理を第３データ並列処理部によって開始し、次いで、
第１仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第１仮想チップに含まれている全図形に基づくデータ処理を第４データ並列処理部によって開始し、次いで、
第２仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第２仮想チップに含まれている全図形に基づくデータ処理を第５データ並列処理部によって開始することを特徴とする荷電粒子ビーム描画装置の描画データ処理方法が提供される。
According to one embodiment of the present invention, a charged particle beam is drawn on a specimen by irradiating the specimen placed on the movable stage with a charged particle beam. A particle beam drawing apparatus, wherein a chip hierarchy lower than a virtual chip hierarchy and a graphic hierarchy lower than the chip hierarchy are provided, and at least one virtual chip is included in the virtual chip hierarchy, In a drawing data processing method of a charged particle beam drawing apparatus capable of inputting drawing data in which at least one chip is included in a virtual chip,
At least the first virtual chip and the second virtual chip are included in the virtual chip hierarchy, at least the first chip and the second chip are included in the first virtual chip, and at least the third chip is the second virtual chip. When the drawing data contained in is input to the charged particle beam drawing device,
Data processing based on the graphic in the first chip included in the first virtual chip is started by the first data parallel processing unit, and then
Data processing based on the figure in the second chip included in the first virtual chip is started by the second data parallel processing unit, and then
After the data processing of all the chips included in the first virtual chip is started, the third data parallel processing unit starts data processing based on the figure in the third chip included in the second virtual chip. Then
After the data processing of all the chips included in the first virtual chip is completed, data processing based on all the figures included in the first virtual chip is started by the fourth data parallel processing unit,
After the data processing of all the chips included in the second virtual chip is completed, the data processing based on all the figures included in the second virtual chip is started by the fifth data parallel processing unit. A drawing data processing method for a charged particle beam drawing apparatus is provided.
本発明の別の一態様によれば、可動ステージに載置された試料に対して荷電粒子ビームを照射することにより、描画データに含まれている複数の図形に対応するパターンを試料上に描画する描画部と、
仮想チップ階層よりも下位のチップ階層と、チップ階層よりも下位の図形階層とが設けられており、少なくとも１個の仮想チップが仮想チップ階層に含まれており、少なくとも１個のチップが仮想チップに含まれている描画データを入力可能な入力部と、
少なくとも第１仮想チップと第２仮想チップとが仮想チップ階層に含まれており、少なくとも第１チップと第２チップとが第１仮想チップに含まれており、少なくとも第３チップが第２仮想チップに含まれている描画データが入力部に入力された場合に、
第１仮想チップに含まれている第１チップ中の図形に基づくデータ処理を実行する第１データ並列処理部と、
第１仮想チップに含まれている第２チップ中の図形に基づくデータ処理を実行する第２データ並列処理部と、
第１仮想チップに含まれているすべてのチップのデータ処理が開始された後に、第２仮想チップに含まれている第３チップ中の図形に基づくデータ処理の実行を開始する第３データ並列処理部と、
第１仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第１仮想チップに含まれている全図形に基づくデータ処理の実行を開始する第４データ並列処理部と、
第２仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第２仮想チップに含まれている全図形に基づくデータ処理の実行を開始する第５データ並列処理部とを具備することを特徴とする荷電粒子ビーム描画装置が提供される。
According to another aspect of the present invention, a pattern corresponding to a plurality of figures included in drawing data is drawn on a sample by irradiating the sample placed on the movable stage with a charged particle beam. A drawing section to
A chip hierarchy lower than the virtual chip hierarchy and a graphic hierarchy lower than the chip hierarchy are provided, at least one virtual chip is included in the virtual chip hierarchy, and at least one chip is the virtual chip. An input unit that can input drawing data included in
At least the first virtual chip and the second virtual chip are included in the virtual chip hierarchy, at least the first chip and the second chip are included in the first virtual chip, and at least the third chip is the second virtual chip. When drawing data included in is input to the input section,
A first data parallel processing unit that executes data processing based on a figure in the first chip included in the first virtual chip;
A second data parallel processing unit for executing data processing based on a figure in the second chip included in the first virtual chip;
3rd data parallel processing which starts execution of the data processing based on the figure in the 3rd chip contained in the 2nd virtual chip after the data processing of all the chips contained in the 1st virtual chip is started And
A fourth data parallel processing unit for starting execution of data processing based on all the figures included in the first virtual chip after data processing of all the chips included in the first virtual chip is completed;
And a fifth data parallel processing unit for starting execution of data processing based on all the figures included in the second virtual chip after the data processing of all the chips included in the second virtual chip is completed. A charged particle beam writing apparatus is provided.
本発明によれば、描画データのデータ処理を効率的に並列処理し、総処理時間を短縮することができる。 According to the present invention, data processing of drawing data can be efficiently processed in parallel, and the total processing time can be shortened.
以下、本発明の荷電粒子ビーム描画装置の第１の実施形態について説明する。図１は第１の実施形態の荷電粒子ビーム描画装置１０の概略的な構成図である。第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、例えばマスク（ブランク）、ウエハなどのような試料Ｍ上に荷電粒子ビーム１０ａ１ｂを照射することによって、試料Ｍ上に目的のパターンを描画するための描画部１０ａが設けられている。
A charged particle beam drawing apparatus according to a first embodiment of the present invention will be described below. FIG. 1 is a schematic configuration diagram of a charged particle
第１の実施形態の荷電粒子ビーム描画装置１０では、荷電粒子ビーム１０ａ１ｂとして例えば電子ビームが用いられるが、第２の実施形態の荷電粒子ビーム描画装置１０では、代わりに、荷電粒子ビーム１０ａ１ｂとして例えばイオンビーム等の電子ビーム以外の荷電粒子ビームを用いることも可能である。
In the charged particle
第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、荷電粒子銃１０ａ１ａと、荷電粒子銃１０ａ１ａから照射された荷電粒子ビーム１０ａ１ｂを偏向する偏向器１０ａ１ｃ，１０ａ１ｄ，１０ａ１ｅ，１０ａ１ｆと、偏向器１０ａ１ｃ，１０ａ１ｄ，１０ａ１ｅ，１０ａ１ｆによって偏向された荷電粒子ビーム１０ａ１ｂによる描画が行われる試料Ｍを載置する可動ステージ１０ａ２ａとが、描画部１０ａに設けられている。
In the charged particle
詳細には、第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、描画部１０ａの一部を構成する描画室１０ａ２に、例えば試料Ｍが載置された可動ステージ１０ａ２ａが配置されている。この可動ステージ１０ａ２ａは、例えば、Ｘ方向（図１の左右方向）およびＹ方向（図１の手前側−奥側方向）に移動可能に構成されている。
Specifically, in the charged particle
更に、第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、描画部１０ａの一部を構成する光学鏡筒１０ａ１に、例えば荷電粒子銃１０ａ１ａと、偏向器１０ａ１ｃ，１０ａ１ｄ，１０ａ１ｅ，１０ａ１ｆと、レンズ１０ａ１ｇ，１０ａ１ｈ，１０ａ１ｉ，１０ａ１ｊ，１０ａ１ｋと、第１成形アパーチャ１０ａ１ｌと、第２成形アパーチャ１０ａ１ｍとが配置されている。
Further, in the charged particle
具体的には、第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、例えば、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１によって偏向制御回路１０ｂ２を介してブランキング偏向器１０ａ１ｃを制御することにより、荷電粒子銃１０ａ１ａから照射された荷電粒子ビーム１０ａ１ｂが、例えば第１成形アパーチャ１０ａ１ｌの開口１０ａ１ｌ’（図２（Ａ）参照）を透過せしめられて試料Ｍに照射されるか、あるいは、例えば第１成形アパーチャ１０ａ１ｌの開口１０ａ１ｌ’以外の部分によって遮られて試料Ｍに照射されないかが、切り換えられる。つまり、第１の実施形態の荷電粒子ビーム描画装置１０では、ブランキング偏向器１０ａ１ｃを制御することにより、例えば、荷電粒子ビーム１０ａ１ｂのビーム照射時間を制御することができる。
Specifically, in the charged particle
また、第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、例えば、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１によって偏向制御回路１０ｂ３を介してビーム寸法可変偏向器１０ａ１ｄを制御することにより、第１成形アパーチャ１０ａ１ｌの開口１０ａ１ｌ’（図２（Ａ）参照）を透過せしめられた荷電粒子ビーム１０ａ１ｂが、ビーム寸法可変偏向器１０ａ１ｄによって偏向される。次いで、ビーム寸法可変偏向器１０ａ１ｄによって偏向された荷電粒子ビーム１０ａ１ｂの全部または一部が、第２成形アパーチャ１０ａ１ｍの開口１０ａ１ｍ’（図２（Ａ）参照）を透過せしめられる。つまり、第１の実施形態の荷電粒子ビーム描画装置１０では、例えば、ビーム寸法可変偏向器１０ａ１ｄによって荷電粒子ビーム１０ａ１ｂが偏向される量、向きなどを調整することにより、試料Ｍに照射される荷電粒子ビーム１０ａ１ｂの大きさ、形状などを調整することができる。
Further, in the charged particle
図２は第１の実施形態の荷電粒子ビーム描画装置１０において荷電粒子ビーム１０ａ１ｂの１回のショットで試料Ｍ上に描画することができるパターンＰの一例を説明するための図である。第１の実施形態の荷電粒子ビーム描画装置１０では、図１および図２（Ａ）に示すように、荷電粒子ビーム１０ａ１ｂによって試料Ｍ上にパターンＰ（図２（Ａ）参照）が描画される時に、荷電粒子銃１０ａ１ａ（図１参照）から照射された荷電粒子ビーム１０ａ１ｂの一部が、第１成形アパーチャ１０ａ１ｌの例えば正方形の開口１０ａ１ｌ’（図２（Ａ）参照）を透過せしめられる。その結果、第１成形アパーチャ１０ａ１ｌの開口１０ａ１ｌ’を透過せしめられた荷電粒子ビーム１０ａ１ｂの水平断面形状が、例えば概略正方形になる。次いで、第１成形アパーチャ１０ａ１ｌの開口１０ａ１ｌ’を透過せしめられた荷電粒子ビーム１０ａ１ｂの全部または一部が、第２成形アパーチャ１０ａ１ｍの開口１０ａ１ｍ’（図２（Ａ）参照）を透過せしめられる。
FIG. 2 is a diagram for explaining an example of a pattern P that can be drawn on the sample M by one shot of the charged particle beam 10a1b in the charged particle
また、第１の実施形態の荷電粒子ビーム描画装置１０では、図１および図２（Ａ）に示すように、第１成形アパーチャ１０ａ１ｌの開口１０ａ１ｌ’（図２（Ａ）参照）を透過せしめられた荷電粒子ビーム１０ａ１ｂを偏向器１０ａ１ｄ（図１参照）によって偏向することにより、第２成形アパーチャ１０ａ１ｍの開口１０ａ１ｍ’（図２（Ａ）参照）を透過せしめられる荷電粒子ビーム１０ａ１ｂの水平断面形状を、例えば矩形（正方形または長方形）にしたり、例えば三角形にしたりすることができる。
In the charged particle
更に、第１の実施形態の荷電粒子ビーム描画装置１０では、図１および図２（Ａ）に示すように、第２成形アパーチャ１０ａ１ｍの開口１０ａ１ｍ’（図２（Ａ）参照）を透過せしめられた荷電粒子ビーム１０ａ１ｂを、試料Ｍ上の所定の位置に所定のビーム照射時間だけ照射し続けることにより、第２成形アパーチャ１０ａ１ｍの開口１０ａ１ｍ’（図２（Ａ）参照）を透過せしめられた荷電粒子ビーム１０ａ１ｂの水平断面形状と概略同一形状のパターンＰ（図２（Ａ）参照）を試料Ｍ上に描画することができる。
Furthermore, in the charged particle
つまり、第１の実施形態の荷電粒子ビーム描画装置１０では、図１および図２（Ａ）に示すように、第１成形アパーチャ１０ａ１ｌの開口１０ａ１ｌ’（図２（Ａ）参照）を透過せしめられた荷電粒子ビーム１０ａ１ｂが偏向器１０ａ１ｄ（図１参照）によって偏向される量および向きを制御することにより、例えば、図２（Ｂ）に示すような最大サイズの概略正方形のパターンＰ、最大サイズのパターンＰ（図２（Ｂ）参照）よりも小さい図２（Ｃ）、図２（Ｄ）および図２（Ｅ）に示すような概略矩形（正方形または長方形）のパターンＰ、最大サイズのパターンＰ（図２（Ｂ）参照）よりも小さい図２（Ｆ）、図２（Ｇ）、図２（Ｈ）および図２（Ｉ）に示すような概略三角形のパターンＰなどを、荷電粒子ビーム１０ａ１ｂの１回のショットで試料Ｍ上に描画することができる。
That is, in the charged particle
更に、第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、例えば、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１によって偏向制御回路１０ｂ４を介して主偏向器１０ａ１ｅを制御することにより、第２成形アパーチャ１０ａ１ｍの開口１０ａ１ｍ’（図２（Ａ）参照）を透過せしめられた荷電粒子ビーム１０ａ１ｂが、主偏向器１０ａ１ｅによって偏向される。
Furthermore, in the charged particle
また、第１の実施形態の荷電粒子ビーム描画装置１０では、図１に示すように、例えば、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１によって偏向制御回路１０ｂ５を介して副偏向器１０ａ１ｆを制御することにより、主偏向器１０ａ１ｅによって偏向された荷電粒子ビーム１０ａ１ｂが、副偏向器１０ａ１ｆによって更に偏向される。つまり、第１の実施形態の荷電粒子ビーム描画装置１０では、例えば、主偏向器１０ａ１ｅおよび副偏向器１０ａ１ｆによって荷電粒子ビーム１０ａ１ｂが偏向される量、向きなどを調整することにより、試料Ｍに照射される荷電粒子ビーム１０ａ１ｂの照射位置を調整することができる。
Further, in the charged particle
図１に示す例では、例えば、半導体集積回路の設計者などによって作成されたＣＡＤデータ（レイアウトデータ、設計データ）を荷電粒子ビーム描画装置１０用のフォーマットに変換することにより得られた描画データＤが、荷電粒子ビーム描画装置１０の制御部１０ｂの制御計算機１０ｂ１に入力される。一般的に、ＣＡＤデータ（レイアウトデータ、設計データ）には、多数の微小なパターンが含まれており、ＣＡＤデータ（レイアウトデータ、設計データ）のデータ量はかなりの大容量になっている。更に、一般的に、ＣＡＤデータ（レイアウトデータ、設計データ）を他のフォーマットに変換しようとすると、変換後のデータのデータ量は更に増大してしまう。この点に鑑み、ＣＡＤデータ（レイアウトデータ、設計データ）、および、荷電粒子ビーム描画装置１０の制御部１０ｂの制御計算機１０ｂ１に入力される描画データＤでは、データの階層化が採用され、データ量の圧縮化が図られている。
In the example shown in FIG. 1, for example, drawing data D obtained by converting CAD data (layout data, design data) created by a semiconductor integrated circuit designer into a format for the charged particle
図３は図１に示す描画データＤの一例を概略的に示した図である。図３に示す例では、第１の実施形態の荷電粒子ビーム描画装置１０に適用される描画データＤ（図１参照）が、例えば、仮想チップ階層、仮想チップチップ階層よりも下位のチップ階層、チップ階層よりも下位の図形階層に階層化されている。
FIG. 3 is a diagram schematically showing an example of the drawing data D shown in FIG. In the example shown in FIG. 3, the drawing data D (see FIG. 1) applied to the charged particle
詳細には、図３に示す例では、例えば、描画データＤ（図１参照）のチップ階層に仮想チップＣＰ１’と仮想チップＣＰ２’とが含まれている。更に、チップＣＰＡと、チップＣＰＣと、チップＣＰＥと、チップＣＰＨとが、仮想チップＣＰ１’に含まれている。また、チップＣＰＢと、チップＣＰＤと、チップＣＰＦと、チップＣＰＧとが、仮想チップＣＰ２’に含まれている。 Specifically, in the example shown in FIG. 3, for example, the virtual chip CP1 'and the virtual chip CP2' are included in the chip hierarchy of the drawing data D (see FIG. 1). Further, the chip CPA, the chip CPC, the chip CPE, and the chip CPH are included in the virtual chip CP1 '. Further, the chip CPB, the chip CPD, the chip CPF, and the chip CPG are included in the virtual chip CP2 '.
更に、図３に示す例では、例えば、多数の図形ＦＧＡ１，ＦＧＡ２，・・がチップＣＰＡに含まれており、多数の図形ＦＧＣ１，ＦＧＣ２，・・がチップＣＰＣに含まれており、多数の図形（図示せず）がチップＣＰＥに含まれており、多数の図形（図示せず）がチップＣＰＨに含まれている。また、多数の図形ＦＧＢ１，ＦＧＢ２，・・がチップＣＰＢに含まれており、多数の図形（図示せず）がチップＣＰＤに含まれており、多数の図形（図示せず）がチップＣＰＦに含まれており、多数の図形（図示せず）がチップＣＰＧに含まれている。 Further, in the example shown in FIG. 3, for example, a large number of figures FGA1, FGA2,... Are included in the chip CPA, and a large number of figures FGC1, FGC2,. (Not shown) is included in the chip CPE, and a large number of figures (not shown) are included in the chip CPH. In addition, many figures FGB1, FGB2,... Are included in the chip CPB, many figures (not shown) are included in the chip CPD, and many figures (not shown) are included in the chip CPF. A large number of figures (not shown) are included in the chip CPG.
第１の実施形態の荷電粒子ビーム描画装置１０では、図１および図３に示すように、描画データＤ（図１参照）に含まれる図形階層（図３参照）の多数の図形ＦＧＡ１，ＦＧＡ２，・・，ＦＧＢ１，ＦＧＢ２，・・，ＦＧＣ１，ＦＧＣ２，・・，（図３参照）に対応するパターンが、荷電粒子ビーム１０ａ１ｂ（図１参照）によって試料Ｍ（図１参照）上に描画される。
In the charged particle
図４は描画データＤに含まれる図形ＦＧＡ１，ＦＧＡ２，・・，ＦＧＣ１，ＦＧＣ２，・・に対応するパターンが荷電粒子ビーム１０ａ１ｂによって描画される描画順序を説明するための図である。図４に示す例では、例えば４本のストライプＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４と呼ばれる帯状の仮想領域が試料Ｍ上に設定されている。 FIG. 4 is a diagram for explaining a drawing order in which patterns corresponding to the figures FGA1, FGA2,..., FGC1, FGC2,... Included in the drawing data D are drawn by the charged particle beam 10a1b. In the example shown in FIG. 4, for example, a strip-like virtual region called four stripes STR1, STR2, STR3, and STR4 is set on the sample M.
図４に示す例では、例えば、荷電粒子ビーム１０ａ１ｂが、ストライプＳＴＲ１内をＸ軸のマイナス側（図４の左側）からプラス側（図４の右側）に向かって走査され、例えば、チップＣＰＡ（図３参照）に含まれる多数の図形ＦＧＡ１，ＦＧＡ２，・・（図３参照）に対応するパターンが荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ１内に描画され、チップＣＰＣ（図３参照）に含まれる多数の図形ＦＧＣ１，ＦＧＣ２，・・（図３参照）に対応するパターンが荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ１内に描画される。次いで、例えば、荷電粒子ビーム１０ａ１ｂが、ストライプＳＴＲ２内をＸ軸のプラス側（図４の右側）からマイナス側（図４の左側）に向かって走査され、描画データＤ（図１参照）に含まれる多数の図形（図示せず）に対応するパターンが荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ２内に描画される。次いで、例えば、荷電粒子ビーム１０ａ１ｂが、ストライプＳＴＲ３内をＸ軸のマイナス側（図４の左側）からプラス側（図４の右側）に向かって走査され、描画データＤ（図１参照）に含まれる多数の図形（図示せず）に対応するパターンが荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ３内に描画される。次いで、例えば、荷電粒子ビーム１０ａ１ｂが、ストライプＳＴＲ４内をＸ軸のプラス側（図４の右側）からマイナス側（図４の左側）に向かって走査され、描画データＤ（図１参照）に含まれる多数の図形（図示せず）に対応するパターンが荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ４内に描画される。 In the example shown in FIG. 4, for example, the charged particle beam 10a1b is scanned in the stripe STR1 from the minus side (left side in FIG. 4) to the plus side (right side in FIG. 4). Patterns corresponding to a large number of figures FGA1, FGA2,... (See FIG. 3) included in FIG. 3) are drawn in the stripe STR1 of the sample M by the charged particle beam 10a1b and included in the chip CPC (see FIG. 3). A pattern corresponding to a large number of figures FGC1, FGC2,... (See FIG. 3) is drawn in the stripe STR1 of the sample M by the charged particle beam 10a1b. Next, for example, the charged particle beam 10a1b is scanned in the stripe STR2 from the plus side (right side in FIG. 4) to the minus side (left side in FIG. 4) and is included in the drawing data D (see FIG. 1). A pattern corresponding to a large number of figures (not shown) is drawn in the stripe STR2 of the sample M by the charged particle beam 10a1b. Next, for example, the charged particle beam 10a1b is scanned in the stripe STR3 from the minus side (left side in FIG. 4) to the plus side (right side in FIG. 4) and is included in the drawing data D (see FIG. 1). A pattern corresponding to a large number of figures (not shown) is drawn in the stripe STR3 of the sample M by the charged particle beam 10a1b. Next, for example, the charged particle beam 10a1b is scanned in the stripe STR4 from the plus side (right side in FIG. 4) to the minus side (left side in FIG. 4) and is included in the drawing data D (see FIG. 1). A pattern corresponding to a large number of figures (not shown) is drawn in the stripe STR4 of the sample M by the charged particle beam 10a1b.
詳細には、図４に示す例では、例えば、荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ１内にパターンが描画される時、可動ステージ１０ａ２ａ（図１参照）がＸ軸のプラス側（図４の右側）からマイナス側（図４の左側）に向かって移動するように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のステージ制御部１０ｂ１ｉ（図８参照）によってステージ制御回路１０ｂ６（図１参照）を介して可動ステージ１０ａ２ａが制御される。次いで、例えば、荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ２（図４参照）内にパターンが描画される前に、可動ステージ１０ａ２ａがＹ軸のプラス側（図４の上側）からマイナス側（図４の下側）に向かって移動するように、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１のステージ制御部１０ｂ１ｉによってステージ制御回路１０ｂ６を介して可動ステージ１０ａ２ａが制御される。
Specifically, in the example shown in FIG. 4, for example, when a pattern is drawn in the stripe STR1 of the sample M by the charged particle beam 10a1b, the movable stage 10a2a (see FIG. 1) is moved to the plus side of the X axis (see FIG. 4). The control computer 10b1 (FIGS. 1 and 8) of the
次いで、図４に示す例では、例えば、荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ２内にパターンが描画される時、可動ステージ１０ａ２ａが（図１参照）Ｘ軸のマイナス側（図４の左側）からプラス側（図４の右側）に向かって移動するように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のステージ制御部１０ｂ１ｉ（図８参照）によってステージ制御回路１０ｂ６（図１参照）を介して可動ステージ１０ａ２ａが制御される。
Next, in the example illustrated in FIG. 4, for example, when a pattern is drawn in the stripe STR2 of the sample M by the charged particle beam 10a1b (see FIG. 1), the movable stage 10a2a is on the negative side of the X axis (left side in FIG. 4). Control computer 10b1 (see FIG. 1 and FIG. 8) of the
図５は描画データＤに含まれる図形ＦＧＡ１，ＦＧＡ２，・・，ＦＧＣ１，ＦＧＣ２，・・に対応するパターンＰＡ１，ＰＡ２，・・，ＰＣ１，ＰＣ２，・・が荷電粒子ビーム１０ａ１ｂによって描画される描画順序の一例を詳細に説明するための図である。 5 is a drawing in which patterns PA1, PA2,..., PC1, PC2,... Corresponding to the figures FGA1, FGA2,..., FGC1, FGC2, ... included in the drawing data D are drawn by the charged particle beam 10a1b. It is a figure for demonstrating an example of an order in detail.
図５に示す例では、例えば、試料Ｍ（図４参照）上のストライプＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４（図４参照）内の領域が、サブフィールドＳＦｍ，ＳＦｍ＋１，・・，ＳＦｎ−１，ＳＦｎ，・・と呼ばれる複数の矩形の仮想領域によって更に分割されている。詳細には、図５に示す例では、例えば、描画データＤ（図１参照）に含まれる図形ＦＧＡ１（図３参照）に対応するパターンＰＡ１が荷電粒子ビーム１０ａ１ｂによって描画される場合、まず最初に、例えば、荷電粒子ビーム１０ａ１ｂがサブフィールドＳＦｍ内に照射されるように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）の主偏向制御部１０ｂ１ｇ（図８参照）によって偏向制御回路１０ｂ４（図１参照）を介して主偏向器１０ａ１ｅ（図１参照）が制御される。
In the example shown in FIG. 5, for example, the regions in the stripes STR1, STR2, STR3, STR4 (see FIG. 4) on the sample M (see FIG. 4) are subfields SFm, SFm + 1,..., SFn-1, SFn. Further divided by a plurality of rectangular virtual areas called. Specifically, in the example shown in FIG. 5, for example, when the pattern PA1 corresponding to the figure FGA1 (see FIG. 3) included in the drawing data D (see FIG. 1) is drawn by the charged particle beam 10a1b, first, For example, the control computer 10b1 (see FIGS. 1 and 8) of the
次いで、図５に示す例では、例えば、主偏向器１０ａ１ｅ（図１参照）の制御が完了すると（主偏向器１０ａ１ｅのセトリング時間が経過すると）、荷電粒子ビーム１０ａ１ｂによってパターンＰＡ１が描画されるように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）の副偏向制御部１０ｂ１ｈ（図８参照）によって偏向制御回路１０ｂ５（図１参照）を介して副偏向器１０ａ１ｆ（図１参照）が制御される。次いで、例えば、副偏向器１０ａ１ｆの制御が完了した時（副偏向器１０ａ１ｆのセトリング時間が経過した時）にパターンＰＡ１を描画するための荷電粒子ビーム１０ａ１ｂの照射が開始されるように、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１のブランキング偏向制御部１０ｂ１ｅ（図８参照）によって偏向制御回路１０ｂ２（図１参照）を介してブランキング偏向器１０ａ１ｃ（図１参照）が制御される。また、例えば、副偏向器１０ａ１ｆの制御が完了した時（副偏向器１０ａ１ｆのセトリング時間が経過した時）にパターンＰＡ１を描画するための水平断面形状を有する荷電粒子ビーム１０ａ１ｂが照射されるように、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１のビーム寸法可変偏向制御部１０ｂ１ｆ（図８参照）によって偏向制御回路１０ｂ３（図１参照）を介してビーム寸法可変偏向器１０ａ１ｄ（図１参照）が制御される。
Next, in the example shown in FIG. 5, for example, when the control of the main deflector 10a1e (see FIG. 1) is completed (when the settling time of the main deflector 10a1e has elapsed), the pattern PA1 is drawn by the charged particle beam 10a1b. Further, based on the drawing data D (see FIGS. 1 and 8), the deflection control circuit is controlled by the sub-deflection control unit 10b1h (see FIG. 8) of the control computer 10b1 (see FIGS. 1 and 8) of the
次いで、図５に示す例では、例えば、荷電粒子ビーム１０ａ１ｂによるパターンＰＡ１の描画が終了すると、荷電粒子ビーム１０ａ１ｂの照射が停止されるように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のブランキング偏向制御部１０ｂ１ｅ（図８参照）によって偏向制御回路１０ｂ２（図１参照）を介してブランキング偏向器１０ａ１ｃ（図１参照）が制御される。次いで、例えば、荷電粒子ビーム１０ａ１ｂによって、描画データＤに含まれる図形ＦＧＡ２（図３参照）に対応するパターンＰＡ２が描画されるように、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１の副偏向制御部１０ｂ１ｈ（図８参照）によって偏向制御回路１０ｂ５（図１参照）を介して副偏向器１０ａ１ｆ（図１参照）が制御される。
Next, in the example shown in FIG. 5, for example, when the drawing of the pattern PA1 by the charged particle beam 10a1b is completed, the irradiation of the charged particle beam 10a1b is stopped based on the drawing data D (see FIGS. 1 and 8). Blanking deflector 10a1c via deflection control circuit 10b2 (see FIG. 1) by blanking deflection controller 10b1e (see FIG. 8) of control computer 10b1 (see FIGS. 1 and 8) of
次いで、図５に示す例では、例えば、副偏向器１０ａ１ｆ（図１参照）の制御が完了した時（副偏向器１０ａ１ｆのセトリング時間が経過した時）にパターンＰＡ２を描画するための荷電粒子ビーム１０ａ１ｂの照射が開始されるように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のブランキング偏向制御部１０ｂ１ｅ（図８参照）によって偏向制御回路１０ｂ２（図１参照）を介してブランキング偏向器１０ａ１ｃ（図１参照）が制御される。また、例えば、副偏向器１０ａ１ｆの制御が完了した時（副偏向器１０ａ１ｆのセトリング時間が経過した時）にパターンＰＡ２を描画するための水平断面形状を有する荷電粒子ビーム１０ａ１ｂが照射されるように、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１のビーム寸法可変偏向制御部１０ｂ１ｆ（図８参照）によって偏向制御回路１０ｂ３（図１参照）を介してビーム寸法可変偏向器１０ａ１ｄ（図１参照）が制御される。
Next, in the example shown in FIG. 5, for example, when the control of the sub deflector 10a1f (see FIG. 1) is completed (when the settling time of the sub deflector 10a1f has elapsed), a charged particle beam for drawing the pattern PA2 Blanking deflection control unit 10b1e of control computer 10b1 (see FIGS. 1 and 8) of
また、図５に示す例では、サブフィールドＳＦｎ−１内のすべてのパターン（図示せず）の描画が終了すると、荷電粒子ビーム１０ａ１ｂがサブフィールドＳＦｎ内に照射され、描画データＤ（図１および図８参照）に含まれる図形ＦＧＣ１，ＦＧＣ２，・・（図３参照）に対応するパターンＰＣ１，ＰＣ２，・・が描画されるように、上述した制御と同様の制御が実行される。 In the example shown in FIG. 5, when drawing of all the patterns (not shown) in the subfield SFn-1 is completed, the charged particle beam 10a1b is irradiated into the subfield SFn, and the drawing data D (FIG. 1 and FIG. Control similar to that described above is executed so that the patterns PC1, PC2,... Corresponding to the figures FGC1, FGC2,.
図６は描画データＤに含まれる図形ＦＧＡ１に対応するパターンＰＡ１が荷電粒子ビーム１０ａ１ｂによって描画される描画順序の一例を示した図である。詳細には、図６は第１の実施形態の荷電粒子ビーム描画装置１０において描画データＤに含まれる図形ＦＧＡ１に対応するパターンＰＡ１を荷電粒子ビーム１０ａ１ｂによって試料Ｍ上に描画するために必要な荷電粒子ビーム１０ａ１ｂのショット数の一例を説明するための図である。
FIG. 6 is a diagram showing an example of the drawing order in which the pattern PA1 corresponding to the figure FGA1 included in the drawing data D is drawn by the charged particle beam 10a1b. Specifically, FIG. 6 shows the charge necessary for drawing the pattern PA1 corresponding to the figure FGA1 included in the drawing data D on the sample M by the charged particle beam 10a1b in the charged particle
第１の実施形態の荷電粒子ビーム描画装置１０では、例えば描画データＤ（図１および図８参照）に含まれる図形ＦＧＡ１（図３参照）に対応するパターンＰＡ１（図５参照）が、最大サイズのパターンＰ（図２（Ｂ）参照）よりも大きい場合などに、図６に示すように、複数回の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットが行われる。換言すれば、第１の実施形態の荷電粒子ビーム描画装置１０では、例えば描画データＤ（図１および図８参照）に含まれる図形ＦＧＡ１（図３参照）に対応するパターンＰＡ１（図５参照）が、最大サイズのパターンＰ（図２（Ｂ）参照）よりも大きい場合などに、制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１参照）において、描画データＤ（図１および図８参照）に含まれる図形ＦＧＡ１（図３参照）が、パターンＰＡ１ａ，ＰＡ１ｂ，ＰＡ１ｃ，ＰＡ１ｄ，ＰＡ１ｅ，ＰＡ１ｆ，ＰＡ１ｇ，ＰＡ１ｈ，ＰＡ１ｉに対応する複数の小さい図形（図示せず）に描画データ上で分割される。この分割処理が、一般に、「ショット分割」などと呼ばれている。
In the charged particle
詳細には、図６に示す例では、例えば、まず最初に、図６（Ａ）に示すように、１回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）と同一形状のパターンＰＡ１ａが試料Ｍ上に描画される。 Specifically, in the example shown in FIG. 6, for example, first, as shown in FIG. 6A, the pattern of the maximum size is obtained by the first shot of the charged particle beam 10a1b (see FIG. 2A). A pattern PA1a having the same shape as P (see FIG. 2B) is drawn on the sample M.
更に詳細には、図６に示す例では、例えば、荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）をサブフィールドＳＦｍ（図５参照）に位置決めするための主偏向器１０ａ１ｅ（図１参照）の制御が完了すると（主偏向器１０ａ１ｅのセトリング時間が経過すると）、１回目の荷電粒子ビーム１０ａ１ｂのショットによってパターンＰＡ１ａ（図６（Ａ）参照）が描画されるように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）の副偏向制御部１０ｂ１ｈ（図８参照）によって偏向制御回路１０ｂ５（図１参照）を介して副偏向器１０ａ１ｆ（図１参照）が制御される。
More specifically, in the example shown in FIG. 6, for example, the main deflector 10a1e (see FIG. 1) for positioning the charged particle beam 10a1b (see FIG. 2A) in the subfield SFm (see FIG. 5). When the control is completed (when the settling time of the main deflector 10a1e has elapsed), the drawing data D (FIG. 1) is drawn so that the pattern PA1a (see FIG. 6A) is drawn by the first shot of the charged particle beam 10a1b. And the control computer 10b1 (see FIGS. 1 and 8) of the
次いで、例えば、副偏向器１０ａ１ｆ（図１参照）の制御が完了した時（副偏向器１０ａ１ｆのセトリング時間が経過した時）にパターンＰＡ１ａ（図６（Ａ）参照）を描画するための荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットが開始されるように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のブランキング偏向制御部１０ｂ１ｅ（図８参照）によって偏向制御回路１０ｂ２（図１参照）を介してブランキング偏向器１０ａ１ｃ（図１参照）が制御される。また、例えば、副偏向器１０ａ１ｆの制御が完了した時（副偏向器１０ａ１ｆのセトリング時間が経過した時）にパターンＰＡ１ａを描画するための水平断面形状を有する荷電粒子ビーム１０ａ１ｂが照射されるように、描画データＤに基づき制御部１０ｂの制御計算機１０ｂ１のビーム寸法可変偏向制御部１０ｂ１ｆ（図８参照）によって偏向制御回路１０ｂ３（図１参照）を介してビーム寸法可変偏向器１０ａ１ｄ（図１参照）が制御される。
Next, for example, when the control of the sub deflector 10a1f (see FIG. 1) is completed (when the settling time of the sub deflector 10a1f has elapsed), the charged particles for drawing the pattern PA1a (see FIG. 6A) The control computer 10b1 (see FIGS. 1 and 8) of the
次いで、例えば、パターンＰＡ１ａ（図６（Ａ）参照）を描画するための荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のビーム照射時間が終了すると、荷電粒子ビーム１０ａ１ｂの照射が停止されるように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のブランキング偏向制御部１０ｂ１ｅ（図８参照）によって偏向制御回路１０ｂ２（図１参照）を介してブランキング偏向器１０ａ１ｃ（図１参照）が制御される。
Next, for example, when the beam irradiation time of the charged particle beam 10a1b (see FIG. 2A) for drawing the pattern PA1a (see FIG. 6A) ends, the irradiation of the charged particle beam 10a1b is stopped. Further, based on the drawing data D (see FIGS. 1 and 8), deflection control is performed by the blanking deflection control unit 10b1e (see FIG. 8) of the control computer 10b1 (see FIGS. 1 and 8) of the
次いで、図６に示す例では、例えば、図６（Ｂ）に示すように、２回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）と同一形状のパターンＰＡ１ｂが試料Ｍ上に描画される。次いで、例えば、図６（Ｃ）に示すように、３回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）より小さいパターンＰＡ１ｃが試料Ｍ上に描画される。 Next, in the example shown in FIG. 6, for example, as shown in FIG. 6B, the pattern P of the maximum size (FIG. 2B) is obtained by the second shot of the charged particle beam 10a1b (see FIG. 2A). The pattern PA1b having the same shape as that in () is drawn on the sample M. Next, for example, as shown in FIG. 6C, a pattern PA1c smaller than the maximum size pattern P (see FIG. 2B) is obtained by the third shot of the charged particle beam 10a1b (see FIG. 2A). Is drawn on the sample M.
次いで、図６に示す例では、例えば、図６（Ｄ）に示すように、４回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）と同一形状のパターンＰＡ１ｄが試料Ｍ上に描画される。次いで、例えば、図６（Ｅ）に示すように、５回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）と同一形状のパターンＰＡ１ｅが試料Ｍ上に描画される。次いで、例えば、図６（Ｆ）に示すように、６回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）より小さいパターンＰＡ１ｆが試料Ｍ上に描画される。 Next, in the example shown in FIG. 6, for example, as shown in FIG. 6D, the pattern P of the maximum size (FIG. 2B) is obtained by the fourth shot of the charged particle beam 10a1b (see FIG. 2A). A pattern PA1d having the same shape as that in () is drawn on the sample M. Next, for example, as shown in FIG. 6 (E), the fifth shot of the charged particle beam 10a1b (see FIG. 2 (A)) has the same shape as the maximum size pattern P (see FIG. 2 (B)). A pattern PA1e is drawn on the sample M. Next, for example, as shown in FIG. 6F, a pattern PA1f smaller than the maximum size pattern P (see FIG. 2B) is obtained by the sixth shot of the charged particle beam 10a1b (see FIG. 2A). Is drawn on the sample M.
次いで、図６に示す例では、例えば、図６（Ｇ）に示すように、７回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）より小さいパターンＰＡ１ｇが試料Ｍ上に描画される。次いで、例えば、図６（Ｈ）に示すように、８回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）より小さいパターンＰＡ１ｈが試料Ｍ上に描画される。次いで、例えば、図６（Ｉ）に示すように、９回目の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットにより、最大サイズのパターンＰ（図２（Ｂ）参照）より小さいパターンＰＡ１ｉが試料Ｍ上に描画される。
Next, in the example shown in FIG. 6, for example, as shown in FIG. 6G, the maximum size pattern P (FIG. 2B) is obtained by the seventh shot of the charged
その結果、図６に示す例では、描画データＤ（図１および図８参照）に含まれる図形ＦＧＡ１（図３参照）に対応するパターンＰＡ１が、荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）によって試料Ｍ上に描画される。 As a result, in the example shown in FIG. 6, a pattern PA1 corresponding to the figure FGA1 (see FIG. 3) included in the drawing data D (see FIGS. 1 and 8) is a charged particle beam 10a1b (see FIG. 2A). Is drawn on the sample M.
図６に示す例では、最大サイズのパターンＰ（図２（Ｂ）参照）と同一形状のパターンＰＡ１ａ，ＰＡ１ｂ，ＰＡ１ｄ，ＰＡ１ｅを描画する荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットを４回行っても試料Ｍ上にパターンＰＡ１を描画することができず、試料Ｍ上にパターンＰＡ１を描画するためには９回の荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショットが必要であることをわかりやすく説明するために、最大サイズのパターンＰ（図２（Ｂ）参照）と同一形状のパターンＰＡ１ａ，ＰＡ１ｂ，ＰＡ１ｄ，ＰＡ１ｅを描画する荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）の４回のショットと、最大サイズのパターンＰ（図２（Ｂ）参照）より小さいパターンＰＡ１ｃ，ＰＡ１ｆ，ＰＡ１ｇ，ＰＡ１ｈ，ＰＡ１ｉを描画する荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）の５回のショットとにショット分割されている。実際の荷電粒子ビーム描画装置１０では、例えばパターンＰＡ１ｉ（図６（Ｉ）参照）のような微小パターンの描画を回避するように、ショット分割が実行される。つまり、例えば、荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）の９回のショットによってパターンＰＡ１（図６（Ｉ）参照）を描画する場合には、パターンＰＡ１をＸ方向（図６の左右方向）３列×Ｙ方向（図６の上下方向）３列に９等分したパターンが、荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）の１回のショットによって描画される。
In the example shown in FIG. 6, a shot of a charged particle beam 10a1b (see FIG. 2A) for drawing patterns PA1a, PA1b, PA1d, and PA1e having the same shape as the maximum size pattern P (see FIG. 2B). Even if it is performed four times, the pattern PA1 cannot be drawn on the sample M, and nine shots of the charged particle beam 10a1b (see FIG. 2A) are necessary to draw the pattern PA1 on the sample M. In order to easily explain this, the charged particle beam 10a1b (see FIG. 2A) for drawing the patterns PA1a, PA1b, PA1d, PA1e having the same shape as the maximum size pattern P (see FIG. 2B). ) And four patterns PA1c, PA1f, PA1g, PA1h, PA1i smaller than the maximum size pattern P (see FIG. 2B) are drawn. Charged particle beam 10a1b are shots divided into five shots (see FIG. 2 (A) refer). In the actual charged particle
詳細には、第１の実施形態の荷電粒子ビーム描画装置１０では、図６（Ａ）〜図６（Ｉ）に示すように、描画データＤ（図１および図８参照）に含まれる図形ＦＧＡ１（図３参照）に対応するパターンＰＡ１が、荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）によって試料Ｍ上に描画されている期間中、例えば、可動ステージ１０ａ２ａ（図１参照）がＸ軸のプラス側（図４の右側）からマイナス側（図４の左側）に向かって例えば等速で移動するように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のステージ制御部１０ｂ１ｉ（図８参照）によってステージ制御回路１０ｂ６（図１参照）を介して可動ステージ１０ａ２ａが制御される。
Specifically, in the charged particle
更に詳細には、第１の実施形態の荷電粒子ビーム描画装置１０では、図４に示すように、荷電粒子ビーム１０ａ１ｂによって試料ＭのストライプＳＴＲ１内に例えばパターンＰＡ１（図５および図６参照），ＰＡ２（図５参照），・・ＰＣ１（図５参照），ＰＣ２（図５参照），・・などの多数のパターンが描画されている期間中、可動ステージ１０ａ２ａ（図１参照）がＸ軸のプラス側（図４の右側）からマイナス側（図４の左側）に向かって例えば等速で移動するように、描画データＤ（図１および図８参照）に基づき制御部１０ｂ（図１参照）の制御計算機１０ｂ１（図１および図８参照）のステージ制御部１０ｂ１ｉ（図８参照）によってステージ制御回路１０ｂ６（図１参照）を介して可動ステージ１０ａ２ａが制御される。
More specifically, in the charged particle
図７は図３に示す描画データ上の仮想チップＣＰ１’，ＣＰ２’の詳細図である。図７に示す例では、例えば、仮想チップＣＰ１’に含まれているチップＣＰＡが、例えば５個の概略帯状のフレームＦＲＡ１，ＦＲＡ２，ＦＲＡ３，ＦＲＡ４，ＦＲＡ５と呼ばれる仮想領域に分割されている。また、仮想チップＣＰ２’に含まれているチップＣＰＢが、例えば２個の概略帯状のフレームＦＲＢ１，ＦＲＢ２と呼ばれる仮想領域に分割されている。更に、仮想チップＣＰ１’に含まれているチップＣＰＣが、例えば６個の概略帯状のフレームＦＲＣ１，ＦＲＣ２，ＦＲＣ３，ＦＲＣ４，ＦＲＣ５，ＦＲＣ６と呼ばれる仮想領域に分割されている。また、仮想チップＣＰ２’に含まれているチップＣＰＤが、例えば２個の概略帯状のフレームＦＲＤ１，ＦＲＤ２と呼ばれる仮想領域に分割されている。更に、仮想チップＣＰ１’に含まれているチップＣＰＥが、例えば３個の概略帯状のフレームＦＲＥ１，ＦＲＥ２，ＦＲＥ３と呼ばれる仮想領域に分割されている。また、仮想チップＣＰ２’に含まれているチップＣＰＦが、例えば２個の概略帯状のフレームＦＲＦ１，ＦＲＦ２と呼ばれる仮想領域に分割されている。更に、仮想チップＣＰ２’に含まれているチップＣＰＧが、例えば３個の概略帯状のフレームＦＲＧ１，ＦＲＧ２，ＦＲＧ３と呼ばれる仮想領域に分割されている。また、仮想チップＣＰ１’に含まれているチップＣＰＨが、例えば３個の概略帯状のフレームＦＲＨ１，ＦＲＨ２，ＦＲＨ３と呼ばれる仮想領域に分割されている。つまり、図７に示す例では、チップ階層（図３参照）よりも下位であって図形階層（図３参照）よりも上位のフレーム階層が設けられている。 FIG. 7 is a detailed view of the virtual chips CP1 'and CP2' on the drawing data shown in FIG. In the example shown in FIG. 7, for example, the chip CPA included in the virtual chip CP1 ′ is divided into virtual regions called, for example, five substantially strip-shaped frames FRA1, FRA2, FRA3, FRA4, and FRA5. Further, the chip CPB included in the virtual chip CP2 'is divided into virtual areas called, for example, two substantially strip-shaped frames FRB1 and FRB2. Further, the chip CPC included in the virtual chip CP1 'is divided into virtual regions called, for example, six substantially strip-shaped frames FRC1, FRC2, FRC3, FRC4, FRC5, and FRC6. Further, the chip CPD included in the virtual chip CP2 'is divided into virtual areas called, for example, two substantially strip-shaped frames FRD1 and FRD2. Further, the chip CPE included in the virtual chip CP1 'is divided into virtual areas called, for example, three substantially strip-shaped frames FRE1, FRE2, and FRE3. Further, the chip CPF included in the virtual chip CP2 'is divided into virtual areas called, for example, two substantially strip-shaped frames FRF1 and FRF2. Further, the chip CPG included in the virtual chip CP2 'is divided into virtual regions called, for example, three substantially strip-shaped frames FRG1, FRG2, and FRG3. Further, the chip CPH included in the virtual chip CP1 'is divided into virtual areas called, for example, three substantially strip-shaped frames FRH1, FRH2, and FRH3. That is, in the example shown in FIG. 7, a frame hierarchy that is lower than the chip hierarchy (see FIG. 3) and higher than the graphic hierarchy (see FIG. 3) is provided.
図８は図１に示す第１の実施形態の荷電粒子ビーム描画装置１０の制御部１０ｂの制御計算機１０ｂ１の詳細を示した図である。図９は図８に示すデータ並列処理部１０ｂ１ｂ１（および、それと同様に構成されたデータ並列処理部１０ｂ１ｂ２，１０ｂ１ｂ３，１０ｂ１ｂ４，１０ｂ１ｂ６，１０ｂ１ｂ７，１０ｂ１ｂ８，１０ｂ１ｂ９）を詳細に示した図である。図１０は図８に示すデータ並列処理部１０ｂ１ｂ５（および、それと同様に構成されたデータ並列処理部１０ｂ１ｂ１０）を詳細に示した図である。
FIG. 8 is a diagram showing details of the control computer 10b1 of the
第１の実施形態の荷電粒子ビーム描画装置１０では、描画データＤ（図８参照）が制御計算機１０ｂ１（図８参照）に入力されると、例えば、ショット分割部１０ｂ１ｃによって、描画データＤ（図８参照）に含まれる図形ＦＧＡ１，ＦＧＡ２，・・，ＦＧＢ１，ＦＧＢ２，・・，ＦＧＣ１，ＦＧＣ２，・・，（図３参照）が、荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）の１回のショットによって描画可能なパターン（例えばパターンＰＡ１ａ，ＰＡ１ｂ，ＰＡ１ｃ，ＰＡ１ｄ，ＰＡ１ｅＰＡ１ｆ，ＰＡ１ｇ，ＰＡ１ｈ，ＰＡ１ｉ（図６参照））に対応する複数の図形（図示せず）に分割される。
In the charged particle
また、第１の実施形態の荷電粒子ビーム描画装置１０では、描画データＤ（図８参照）が制御計算機１０ｂ１（図８参照）に入力されると、例えば、入力部１０ｂ１ａ（図８参照）によって、複数のデータ並列処理部１０ｂ１ｂ１，１０ｂ１ｂ２，１０ｂ１ｂ３，１０ｂ１ｂ４，１０ｂ１ｂ５，１０ｂ１ｂ６，１０ｂ１ｂ７，１０ｂ１ｂ８，１０ｂ１ｂ９，１０ｂ１ｂ１０（図８参照）に振り分けられる。図８〜図１０に示す例では、例えば、データ並列処理部１０ｂ１ｂ１，１０ｂ１ｂ２，１０ｂ１ｂ３，１０ｂ１ｂ４，１０ｂ１ｂ６，１０ｂ１ｂ７，１０ｂ１ｂ８，１０ｂ１ｂ９（図８および図９参照）が同様に構成されており、データ並列処理部１０ｂ１ｂ５，１０ｂ１ｂ１０（図８および図１０参照）が同様に構成されている。
In the charged particle
詳細には、図８に示す例では、描画データＤ（図８参照）のうち、仮想チップＣＰ１’（図３および図７参照）に含まれているチップＣＰＡ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ１（図８参照）に振り分けられる。また、描画データＤ（図８参照）のうち、仮想チップＣＰ１’（図３および図７参照）に含まれているチップＣＰＣ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ２（図８参照）に振り分けられる。更に、描画データＤ（図８参照）のうち、仮想チップＣＰ１’（図３および図７参照）に含まれているチップＣＰＥ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ３（図８参照）に振り分けられる。また、描画データＤ（図８参照）のうち、仮想チップＣＰ１’（図３および図７参照）に含まれているチップＣＰＨ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ４（図８参照）に振り分けられる。 Specifically, in the example shown in FIG. 8, among the drawing data D (see FIG. 8), the chip CPA (see FIGS. 3 and 7) included in the virtual chip CP1 ′ (see FIGS. 3 and 7). Data is distributed to the data parallel processing unit 10b1b1 (see FIG. 8). Further, among the drawing data D (see FIG. 8), data related to the chip CPC (see FIGS. 3 and 7) included in the virtual chip CP1 ′ (see FIGS. 3 and 7) is converted into the data parallel processing unit 10b1b2 ( (See FIG. 8). Further, among the drawing data D (see FIG. 8), data related to the chip CPE (see FIGS. 3 and 7) included in the virtual chip CP1 ′ (see FIGS. 3 and 7) is converted into the data parallel processing unit 10b1b3 ( (See FIG. 8). Further, among the drawing data D (see FIG. 8), data related to the chip CPH (see FIGS. 3 and 7) included in the virtual chip CP1 ′ (see FIGS. 3 and 7) is converted into the data parallel processing unit 10b1b4 (see FIG. 3). (See FIG. 8).
また、図８に示す例では、描画データＤ（図８参照）のうち、仮想チップＣＰ１’（図３および図７参照）全体のデータが、データ並列処理部１０ｂ１ｂ５（図８参照）に振り分けられる。 In the example shown in FIG. 8, the entire virtual chip CP1 ′ (see FIGS. 3 and 7) of the drawing data D (see FIG. 8) is distributed to the data parallel processing unit 10b1b5 (see FIG. 8). .
更に、図８に示す例では、描画データＤ（図８参照）のうち、仮想チップＣＰ２’（図３および図７参照）に含まれているチップＣＰＢ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ６（図８参照）に振り分けられる。また、描画データＤ（図８参照）のうち、仮想チップＣＰ２’（図３および図７参照）に含まれているチップＣＰＤ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ７（図８参照）に振り分けられる。更に、描画データＤ（図８参照）のうち、仮想チップＣＰ２’（図３および図７参照）に含まれているチップＣＰＦ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ８（図８参照）に振り分けられる。また、描画データＤ（図８参照）のうち、仮想チップＣＰ２’（図３および図７参照）に含まれているチップＣＰＧ（図３および図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ９（図８参照）に振り分けられる。 Further, in the example shown in FIG. 8, data related to the chip CPB (see FIGS. 3 and 7) included in the virtual chip CP2 ′ (see FIGS. 3 and 7) out of the drawing data D (see FIG. 8). Are distributed to the data parallel processing units 10b1b6 (see FIG. 8). Further, among the drawing data D (see FIG. 8), data related to the chip CPD (see FIGS. 3 and 7) included in the virtual chip CP2 ′ (see FIGS. 3 and 7) is converted into the data parallel processing unit 10b1b7 (see FIG. 3). (See FIG. 8). Further, among the drawing data D (see FIG. 8), data related to the chip CPF (see FIGS. 3 and 7) included in the virtual chip CP2 ′ (see FIGS. 3 and 7) is converted into data parallel processing units 10b1b8 (see FIG. 3). (See FIG. 8). Further, among the drawing data D (see FIG. 8), data related to the chip CPG (see FIGS. 3 and 7) included in the virtual chip CP2 ′ (see FIGS. 3 and 7) is converted into the data parallel processing unit 10b1b9 ( (See FIG. 8).
また、図８に示す例では、描画データＤ（図８参照）のうち、仮想チップＣＰ２’（図３および図７参照）全体のデータが、データ並列処理部１０ｂ１ｂ１０（図８参照）に振り分けられる。 In the example shown in FIG. 8, the entire virtual chip CP2 ′ (see FIGS. 3 and 7) of the drawing data D (see FIG. 8) is distributed to the data parallel processing units 10b1b10 (see FIG. 8). .
図１１〜図１３は第１の実施形態の荷電粒子ビーム描画装置１０のデータ並列処理部１０ｂ１ｂ１，１０ｂ１ｂ２，１０ｂ１ｂ３，１０ｂ１ｂ４，１０ｂ１ｂ５，１０ｂ１ｂ６，１０ｂ１ｂ７，１０ｂ１ｂ８，１０ｂ１ｂ９，１０ｂ１ｂ１０による描画データ処理方法を示した図である。図１１〜図１３に示す例では、例えば、時間ｔＡ０（図１１（Ａ）および図１３参照）に描画データＤ（図８参照）の処理が開始される。詳細には、図１１（Ａ）に示すように、描画データＤのうち、仮想チップＣＰ１’（図７参照）のチップＣＰＡ（図７参照）のフレームＦＲＡ１（図７参照）に関するデータ、フレームＦＲＡ２（図７参照）に関するデータ、フレームＦＲＡ３（図７参照）に関するデータ、フレームＦＲＡ４（図７参照）に関するデータ、および、フレームＦＲＡ５（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ１（図８参照）に入力され、フレームＦＲＡ１，ＦＲＡ２，ＦＲＡ３，ＦＲＡ４，ＦＲＡ５毎に、データ並列処理部１０ｂ１ｂ１（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ１（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ１（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１１（Ａ）参照）。
11 to 13 show a drawing data processing method by the data parallel processing units 10b1b1, 10b1b2, 10b1b3, 10b1b4, 10b1b5, 10b1b6, 10b1b7, 10b1b8, 10b1b9, and 10b1b10 of the charged particle
具体的には、フォーマット検査では、入力された描画データＤ（図８参照）のフォーマットが荷電粒子ビーム描画装置１０のフォーマットに整合しているか等のチェックが行われる。また、ショット密度計算では、例えばショット分割部１０ｂ１ｃ（図８参照）によるショット分割後における所定面積当たりの荷電粒子ビーム１０ａ１ｂ（図２（Ａ）参照）のショット数が算出される。ショット密度計算において算出されるショット密度は、例えば可動ステージ１０ａ２ａ（図１参照）の移動速度を算出するために用いられる（詳細については、例えば特開２００７−２００９６８号公報の段落〔００２４〕等参照）。更に、パターン面積密度計算では、例えばメッシュのような所定面積当たりに占める図形ＦＧＡ１，ＦＧＡ２，・・（図３参照）の面積の割合が算出される。パターン面積密度計算において算出されるパターン面積密度は、例えば近接効果補正などを実行するために用いられる（詳細については、例えば特開２００７−２００９６８号公報の段落〔００２７〕、段落〔００５５〕等参照）。
Specifically, in the format inspection, it is checked whether the format of the input drawing data D (see FIG. 8) matches the format of the charged particle
図１１〜図１３に示す例では、例えば、時間ｔＡ１（図１１（Ａ）および図１３参照）に、データ並列処理部１０ｂ１ｂ１（図８参照）による仮想チップＣＰ１’（図７参照）のチップＣＰＡ（図７参照）のフレームＦＲＡ１，ＦＲＡ２，ＦＲＡ３，ＦＲＡ４，ＦＲＡ５（図７参照）毎の処理ＦＲＣＰＡ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＡ１，ＦＲＡ２，ＦＲＡ３，ＦＲＡ４，ＦＲＡ５（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＡ（図１３参照）が実行される。次いで、時間ｔＡ２（図１３参照）に、データ並列処理部１０ｂ１ｂ１（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＡ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ１（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＡ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＡ（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, for example, at time tA1 (see FIGS. 11A and 13), the chip CPA of the virtual chip CP1 ′ (see FIG. 7) by the data parallel processing unit 10b1b1 (see FIG. 8). When the processing FRCPA (see FIG. 13) for each frame FRA1, FRA2, FRA3, FRA4, FRA5 (see FIG. 7) of (see FIG. 7) is completed, then two adjacent frames FRA1, FRA2, FRA3, FRA4, FRA5 An interframe check fcCPA (see FIG. 13) regarding a figure (not shown) spanning (see FIG. 7) is executed. Next, at time tA2 (see FIG. 13), calculation of the shot density of the entire chip CPA (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b1 (see FIG. 8) and data The pattern area density calculation process dsCPA (see FIG. 13) of the entire chip CPA (see FIG. 7) is executed by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b1 (see FIG. 8).
更に、図１１〜図１３に示す例では、データ並列処理部１０ｂ１ｂ１（図８参照）による処理に並列して、データ並列処理部１０ｂ１ｂ２，１０ｂ１ｂ３，１０ｂ１ｂ４，１０ｂ１ｂ６，１０ｂ１ｂ７，１０ｂ１ｂ８，１０ｂ１ｂ９（図８参照）による処理が実行される。 Furthermore, in the example shown in FIGS. 11 to 13, in parallel with the processing by the data parallel processing unit 10b1b1 (see FIG. 8), the data parallel processing units 10b1b2, 10b1b3, 10b1b4, 10b1b6, 10b1b7, 10b1b8, 10b1b9 (see FIG. 8). ) Is executed.
詳細には、図１１〜図１３に示す例では、例えば、時間ｔＣ０（図１１（Ｂ）および図１３参照）に、描画データＤのうち、仮想チップＣＰ１’（図７参照）のチップＣＰＣ（図７参照）のフレームＦＲＣ１（図７参照）に関するデータ、フレームＦＲＣ２（図７参照）に関するデータ、フレームＦＲＣ３（図７参照）に関するデータ、フレームＦＲＣ４（図７参照）に関するデータ、フレームＦＲＣ５（図７参照）に関するデータ、および、フレームＦＲＣ６（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ２（図８参照）に入力され、フレームＦＲＣ１，ＦＲＣ２，ＦＲＣ３，ＦＲＣ４，ＦＲＣ５，ＦＲＣ６毎に、データ並列処理部１０ｂ１ｂ２（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ２（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ２（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１１（Ｂ）参照）。 Specifically, in the example illustrated in FIGS. 11 to 13, for example, at time tC0 (see FIGS. 11B and 13), among the drawing data D, the chip CPC (see FIG. 7) of the virtual chip CP1 ′ (see FIG. 7). Data relating to frame FRC1 (see FIG. 7), data relating to frame FRC2 (see FIG. 7), data relating to frame FRC3 (see FIG. 7), data relating to frame FRC4 (see FIG. 7), frame FRC5 (see FIG. 7). Data) and data related to the frame FRC6 (see FIG. 7) are input to the data parallel processing unit 10b1b2 (see FIG. 8), and data parallel processing is performed for each of the frames FRC1, FRC2, FRC3, FRC4, FRC5 and FRC6. Format check section 10b1ba (see FIG. 9) of the section 10b1b2 (see FIG. 8) The shot density is calculated by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b2 (see FIG. 8), and the pattern area density calculation of the data parallel processing unit 10b1b2 (see FIG. 8) is performed. The pattern area density is calculated by the unit 10b1bc (see FIG. 9) (see FIG. 11B).
図１１〜図１３に示す例では、例えば、時間ｔＣ１（図１１（Ｂ）および図１３参照）に、データ並列処理部１０ｂ１ｂ２（図８参照）による仮想チップＣＰ１’（図７参照）のチップＣＰＣ（図７参照）のフレームＦＲＣ１，ＦＲＣ２，ＦＲＣ３，ＦＲＣ４，ＦＲＣ５，ＦＲＣ６（図７参照）毎の処理ＦＲＣＰＣ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＣ１，ＦＲＣ２，ＦＲＣ３，ＦＲＣ４，ＦＲＣ５，ＦＲＣ６（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＣ（図１３参照）が実行される。次いで、時間ｔＣ２（図１３参照）に、データ並列処理部１０ｂ１ｂ２（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＣ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ２（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＣ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＣ（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, for example, at time tC1 (see FIG. 11B and FIG. 13), the chip CPC of the virtual chip CP1 ′ (see FIG. 7) by the data parallel processing unit 10b1b2 (see FIG. 8). When the processing FRCPC (see FIG. 13) for each of the frames FRC1, FRC2, FRC3, FRC4, FRC5, and FRC6 (see FIG. 7) of (see FIG. 7) is completed, then two adjacent frames FRC1, FRC2, FRC3, and FRC4 , FRC5, FRC6 (see FIG. 7), an inter-frame check fcCPC (see FIG. 13) relating to a figure (not shown) is executed. Next, at time tC2 (see FIG. 13), calculation of the shot density of the entire chip CPC (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b2 (see FIG. 8) and data The pattern area density calculation process dsCPC (see FIG. 13) of the entire chip CPC (see FIG. 7) is executed by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b2 (see FIG. 8).
更に、図１１〜図１３に示す例では、例えば、時間ｔＥ０（図１１（Ｃ）および図１３参照）に、描画データＤのうち、仮想チップＣＰ１’（図７参照）のチップＣＰＥ（図７参照）のフレームＦＲＥ１（図７参照）に関するデータ、フレームＦＲＥ２（図７参照）に関するデータ、および、フレームＦＲＥ３（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ３（図８参照）に入力され、フレームＦＲＥ１，ＦＲＥ２，ＦＲＥ３毎に、データ並列処理部１０ｂ１ｂ３（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ３（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ３（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１１（Ｃ）参照）。 Further, in the example shown in FIGS. 11 to 13, for example, at time tE0 (see FIGS. 11C and 13), among the drawing data D, the chip CPE of the virtual chip CP1 ′ (see FIG. 7) (see FIG. 7). The data related to the frame FRE1 (refer to FIG. 7), the data related to the frame FRE2 (refer to FIG. 7), and the data related to the frame FRE3 (refer to FIG. 7) are input to the data parallel processing unit 10b1b3 (refer to FIG. 8). For each frame FRE1, FRE2, and FRE3, the format is checked by the format checking unit 10b1ba (see FIG. 9) of the data parallel processing unit 10b1b3 (see FIG. 8), and the shot density calculating unit 10b1bb of the data parallel processing unit 10b1b3 (see FIG. 8). (See FIG. 9), the shot density is calculated, and the data parallel processing unit 10b1b3 Pattern area density calculation unit 10b1bc see FIG. 8) (by reference to FIG. 9) is calculated pattern area density is performed (FIG. 11 (C) see).
図１１〜図１３に示す例では、例えば、時間ｔＥ１（図１１（Ｃ）および図１３参照）に、データ並列処理部１０ｂ１ｂ３（図８参照）による仮想チップＣＰ１’（図７参照）のチップＣＰＥ（図７参照）のフレームＦＲＥ１，ＦＲＥ２，ＦＲＥ３（図７参照）毎の処理ＦＲＣＰＥ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＥ１，ＦＲＥ２，ＦＲＥ３（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＥ（図１３参照）が実行される。次いで、時間ｔＥ２（図１３参照）に、データ並列処理部１０ｂ１ｂ３（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＥ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ３（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＥ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＣ（図１３参照）が実行される。 In the example shown in FIG. 11 to FIG. 13, for example, at time tE1 (see FIG. 11C and FIG. 13), the chip CPE of the virtual chip CP1 ′ (see FIG. 7) by the data parallel processing unit 10b1b3 (see FIG. 8). When the processing FRCPE (see FIG. 13) for each frame FRE1, FRE2, and FRE3 (see FIG. 7) of (see FIG. 7) is completed, the figure spans two adjacent frames FRE1, FRE2, and FRE3 (see FIG. 7). An interframe check fcCPE (see FIG. 13) relating to (not shown) or the like is executed. Next, at time tE2 (see FIG. 13), calculation of the shot density of the entire chip CPE (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b3 (see FIG. 8) and data The pattern area density calculation process dsCPC (see FIG. 13) of the entire chip CPE (see FIG. 7) is executed by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b3 (see FIG. 8).
また、図１１〜図１３に示す例では、例えば、時間ｔＨ０（図１１（Ｄ）および図１３参照）に、描画データＤのうち、仮想チップＣＰ１’（図７参照）のチップＣＰＨ（図７参照）のフレームＦＲＨ１（図７参照）に関するデータ、フレームＦＲＨ２（図７参照）に関するデータ、および、フレームＦＲＨ３（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ４（図８参照）に入力され、フレームＦＲＨ１，ＦＲＨ２，ＦＲＨ３毎に、データ並列処理部１０ｂ１ｂ４（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ４（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ４（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１１（Ｄ）参照）。 In the example shown in FIGS. 11 to 13, for example, at time tH0 (see FIGS. 11D and 13), among the drawing data D, the chip CPH (see FIG. 7) of the virtual chip CP1 ′ (see FIG. 7). Data) relating to the frame FRH1 (see FIG. 7), data relating to the frame FRH2 (see FIG. 7), and data relating to the frame FRH3 (see FIG. 7) are input to the data parallel processing unit 10b1b4 (see FIG. 8). For each frame FRH1, FRH2, FRH3, the format is checked by the format checker 10b1ba (see FIG. 9) of the data parallel processor 10b1b4 (see FIG. 8), and the shot density calculator 10b1bb of the data parallel processor 10b1b4 (see FIG. 8). (See FIG. 9), the shot density is calculated, and the data parallel processing unit 10b1b4 Pattern area density calculation unit 10b1bc see FIG. 8) (by reference to FIG. 9) is calculated pattern area density is performed (FIG. 11 (D) refer).
図１１〜図１３に示す例では、例えば、時間ｔＨ１（図１１（Ｄ）および図１３参照）に、データ並列処理部１０ｂ１ｂ４（図８参照）による仮想チップＣＰ１’（図７参照）のチップＣＰＨ（図７参照）のフレームＦＲＨ１，ＦＲＨ２，ＦＲＨ３（図７参照）毎の処理ＦＲＣＰＨ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＨ１，ＦＲＨ２，ＦＲＨ３（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＨ（図１３参照）が実行される。次いで、時間ｔＨ２（図１３参照）に、データ並列処理部１０ｂ１ｂ４（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＨ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ４（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＨ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＨ（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, for example, at time tH1 (see FIG. 11D and FIG. 13), the chip CPH of the virtual chip CP1 ′ (see FIG. 7) by the data parallel processing unit 10b1b4 (see FIG. 8). When the processing FRCPH (see FIG. 13) for each frame FRH1, FRH2, FRH3 (see FIG. 7) of FIG. 7 (see FIG. 7) is completed, the figure spanning two adjacent frames FRH1, FRH2, FRH3 (see FIG. 7) An interframe check fcCPH (see FIG. 13) related to (not shown) or the like is executed. Next, at time tH2 (see FIG. 13), calculation of the shot density of the entire chip CPH (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b4 (see FIG. 8) and data The pattern area density calculation process dsCPH (see FIG. 13) of the entire chip CPH (see FIG. 7) by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b4 (see FIG. 8) is executed.
図１１〜図１３に示す例では、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が終了する時間ｔＨ３（図１３参照）に、仮想チップＣＰ１’全体のデータ処理（つまり、仮想チップＣＰ１’に含まれている全図形に基づくデータ処理）がデータ並列処理部１０ｂ１ｂ５（図８参照）によって開始される。詳細には、データ並列処理部１０ｂ１ｂ５（図８参照）のショット密度計算部１０ｂ１ｂｄ（図１０参照）による仮想チップＣＰ１’（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ５（図８参照）のパターン面積密度計算部１０ｂ１ｂｅ（図１０参照）による仮想チップＣＰ１’（図７参照）全体のパターン面積密度の計算の処理ｄｓｖＣＰ１’（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, the time tH3 (FIG. 13) when the data processing of all the chips CPA, CPC, CPE, and CPH (see FIG. 7) included in the virtual chip CP1 ′ (see FIG. 7) is completed. (See FIG. 8), the data parallel processing unit 10b1b5 (see FIG. 8) starts data processing of the entire virtual chip CP1 ′ (that is, data processing based on all graphics included in the virtual chip CP1 ′). Specifically, the shot density calculation unit 10b1bd (see FIG. 10) of the data parallel processing unit 10b1b5 (see FIG. 8) calculates the shot density of the entire virtual chip CP1 ′ (see FIG. 7), and the data parallel processing unit 10b1b5 (see FIG. 10). The process dsvCP1 ′ (see FIG. 13) for calculating the pattern area density of the entire virtual chip CP1 ′ (see FIG. 7) by the pattern area density calculating unit 10b1be (see FIG. 10) of FIG. 8) is executed.
更に、図１１〜図１３に示す例では、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が開始された後の時間ｔＢ０（図１２（Ａ）および図１３参照）に、描画データＤのうち、仮想チップＣＰ２’（図７参照）のチップＣＰＢ（図７参照）のフレームＦＲＢ１（図７参照）に関するデータ、および、フレームＦＲＢ２（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ６（図８参照）に入力され、フレームＦＲＢ１，ＦＲＢ２毎に、データ並列処理部１０ｂ１ｂ６（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ６（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ６（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１２（Ａ）参照）。 Further, in the example shown in FIGS. 11 to 13, after data processing of all the chips CPA, CPC, CPE, CPH (see FIG. 7) included in the virtual chip CP1 ′ (see FIG. 7) is started. At time tB0 (see FIG. 12A and FIG. 13), among the drawing data D, data related to the frame FRB1 (see FIG. 7) of the chip CPB (see FIG. 7) of the virtual chip CP2 ′ (see FIG. 7), and The data related to the frame FRB2 (see FIG. 7) is input to the data parallel processing unit 10b1b6 (see FIG. 8), and the format check unit 10b1ba (see FIG. 9) and the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b6 (see FIG. 8). Accordingly shot density calculations are performed by the pattern area density calculation unit 10b1bc of data parallel processor 10B1b6 (see FIG. 8) (see FIG. 9) is calculated pattern area density is performed (see FIG. 12 (A)).
図１１〜図１３に示す例では、例えば、時間ｔＢ１（図１２（Ａ）および図１３参照）に、データ並列処理部１０ｂ１ｂ６（図８参照）による仮想チップＣＰ２’（図７参照）のチップＣＰＢ（図７参照）のフレームＦＲＢ１，ＦＲＢ２（図７参照）毎の処理ＦＲＣＰＢ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＢ１，ＦＲＢ２（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＢ（図１３参照）が実行される。次いで、時間ｔＢ２（図１３参照）に、データ並列処理部１０ｂ１ｂ６（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＢ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ６（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＢ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＢ（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, for example, at time tB1 (see FIGS. 12A and 13), the chip CPB of the virtual chip CP2 ′ (see FIG. 7) by the data parallel processing unit 10b1b6 (see FIG. 8). When processing FRCPB (see FIG. 13) for each frame FRB1 and FRB2 (see FIG. 7) of FIG. 7 (see FIG. 7) is completed, a figure (not shown) spans two adjacent frames FRB1 and FRB2 (see FIG. 7). ) And the like are executed. Next, at time tB2 (see FIG. 13), calculation of the shot density of the entire chip CPB (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b6 (see FIG. 8) and data The pattern area density calculation process dsCPB (see FIG. 13) of the entire chip CPB (see FIG. 7) is executed by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b6 (see FIG. 8).
また、図１１〜図１３に示す例では、例えば、時間ｔＤ０（図１２（Ｂ）および図１３参照）に、描画データＤのうち、仮想チップＣＰ２’（図７参照）のチップＣＰＤ（図７参照）のフレームＦＲＤ１（図７参照）に関するデータ、および、フレームＦＲＤ２（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ７（図８参照）に入力され、フレームＦＲＤ１，ＦＲＤ２毎に、データ並列処理部１０ｂ１ｂ７（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ７（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ７（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１２（Ｂ）参照）。 In the example shown in FIGS. 11 to 13, for example, at time tD0 (see FIGS. 12B and 13), among the drawing data D, the chip CPD (see FIG. 7) of the virtual chip CP2 ′ (see FIG. 7). Data on the frame FRD1 (see FIG. 7) and data on the frame FRD2 (see FIG. 7) are input to the data parallel processing unit 10b1b7 (see FIG. 8), and data parallel processing is performed for each of the frames FRD1 and FRD2. The format check unit 10b1ba (see FIG. 9) of the unit 10b1b7 (see FIG. 8) performs format check, and the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b7 (see FIG. 8) executes the shot density calculation. The pattern area density calculation unit 10b1bc (FIG. 9) of the data parallel processing unit 10b1b7 (see FIG. 8) Calculation of the pattern area density is performed by irradiation) reference (FIG. 12 (B)).
図１１〜図１３に示す例では、例えば、時間ｔＤ１（図１２（Ｂ）および図１３参照）に、データ並列処理部１０ｂ１ｂ７（図８参照）による仮想チップＣＰ２’（図７参照）のチップＣＰＤ（図７参照）のフレームＦＲＤ１，ＦＲＤ２（図７参照）毎の処理ＦＲＣＰＤ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＤ１，ＦＲＤ２（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＤ（図１３参照）が実行される。次いで、時間ｔＤ２（図１３参照）に、データ並列処理部１０ｂ１ｂ７（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＤ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ７（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＤ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＤ（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, for example, at time tD1 (see FIG. 12B and FIG. 13), the chip CPD of the virtual chip CP2 ′ (see FIG. 7) by the data parallel processing unit 10b1b7 (see FIG. 8). When the processing FRCPD (see FIG. 13) for each frame FRD1, FRD2 (see FIG. 7) of FIG. 7 (see FIG. 7) is completed, a figure (not shown) spans two adjacent frames FRD1, FRD2 (see FIG. 7). ) And the like are executed. Next, at time tD2 (see FIG. 13), calculation of the shot density of the entire chip CPD (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b7 (see FIG. 8) and data The pattern area density calculation process dsCPD (see FIG. 13) of the entire chip CPD (see FIG. 7) is executed by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b7 (see FIG. 8).
更に、図１１〜図１３に示す例では、例えば、時間ｔＦ０（図１２（Ｃ）および図１３参照）に、描画データＤのうち、仮想チップＣＰ２’（図７参照）のチップＣＰＦ（図７参照）のフレームＦＲＦ１（図７参照）に関するデータ、および、フレームＦＲＦ２（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ８（図８参照）に入力され、フレームＦＲＦ１，ＦＲＦ２毎に、データ並列処理部１０ｂ１ｂ８（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ８（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ８（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１２（Ｃ）参照）。 Further, in the example shown in FIGS. 11 to 13, for example, at time tF0 (see FIGS. 12C and 13), the chip CPF (see FIG. 7) of the virtual chip CP2 ′ (see FIG. 7) of the drawing data D is displayed. Data on the frame FRF1 (see FIG. 7) and data on the frame FRF2 (see FIG. 7) are input to the data parallel processing unit 10b1b8 (see FIG. 8), and data parallel processing is performed for each of the frames FRF1 and FRF2. The format check unit 10b1ba (see FIG. 9) of the unit 10b1b8 (see FIG. 8) performs format check, and the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b8 (see FIG. 8) executes the shot density calculation. The pattern area density calculation unit 10b1bc (FIG. 9) of the data parallel processing unit 10b1b8 (see FIG. 8) Irradiation) calculation of the pattern area density is performed by reference (FIG. 12 (C)).
図１１〜図１３に示す例では、例えば、時間ｔＦ１（図１２（Ｃ）および図１３参照）に、データ並列処理部１０ｂ１ｂ８（図８参照）による仮想チップＣＰ２’（図７参照）のチップＣＰＦ（図７参照）のフレームＦＲＦ１，ＦＲＦ２（図７参照）毎の処理ＦＲＣＰＦ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＦ１，ＦＲＦ２（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＦ（図１３参照）が実行される。次いで、時間ｔＦ２（図１３参照）に、データ並列処理部１０ｂ１ｂ８（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＦ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ８（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＦ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＦ（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, for example, at time tF1 (see FIG. 12C and FIG. 13), the chip CPF of the virtual chip CP2 ′ (see FIG. 7) by the data parallel processing unit 10b1b8 (see FIG. 8). When the processing FRCPF (see FIG. 13) for each frame FRF1, FRF2 (see FIG. 7) of FIG. 7 (see FIG. 7) is completed, a figure (not shown) spans two adjacent frames FRF1, FRF2 (see FIG. 7). ) And the like are executed. Next, at time tF2 (see FIG. 13), calculation of the shot density of the entire chip CPF (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b8 (see FIG. 8) and data The pattern area density calculation process dsCPF (see FIG. 13) of the entire chip CPF (see FIG. 7) is executed by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b8 (see FIG. 8).
また、図１１〜図１３に示す例では、例えば、時間ｔＧ０（図１２（Ｄ）および図１３参照）に、描画データＤのうち、仮想チップＣＰ２’（図７参照）のチップＣＰＧ（図７参照）のフレームＦＲＧ１（図７参照）に関するデータ、フレームＦＲＧ２（図７参照）に関するデータ、および、フレームＦＲＧ３（図７参照）に関するデータが、データ並列処理部１０ｂ１ｂ９（図８参照）に入力され、フレームＦＲＧ１，ＦＲＧ２，ＦＲＧ３毎に、データ並列処理部１０ｂ１ｂ９（図８参照）のフォーマット検査部１０ｂ１ｂａ（図９参照）によってフォーマット検査され、データ並列処理部１０ｂ１ｂ９（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によってショット密度の計算が実行され、データ並列処理部１０ｂ１ｂ９（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によってパターン面積密度の計算が実行される（図１２（Ｄ）参照）。 In the example shown in FIGS. 11 to 13, for example, at time tG0 (see FIGS. 12D and 13), among the drawing data D, the chip CPG (see FIG. 7) of the virtual chip CP2 ′ (see FIG. 7). Data) relating to the frame FRG1 (see FIG. 7), data relating to the frame FRG2 (see FIG. 7), and data relating to the frame FRG3 (see FIG. 7) are input to the data parallel processing unit 10b1b9 (see FIG. 8). For each frame FRG1, FRG2, and FRG3, the format check unit 10b1ba (see FIG. 9) of the data parallel processing unit 10b1b9 (see FIG. 8) performs format check, and the shot density calculation unit 10b1bb of the data parallel processing unit 10b1b9 (see FIG. 8). (See FIG. 9), the shot density is calculated, and the data parallel processing units 10b1b9 Pattern area density calculation unit 10B1bc (by reference to FIG. 9) is calculated pattern area density is performed (FIG. 12 (D) in FIG. 8) reference).
図１１〜図１３に示す例では、例えば、時間ｔＧ１（図１２（Ｄ）および図１３参照）に、データ並列処理部１０ｂ１ｂ９（図８参照）による仮想チップＣＰ２’（図７参照）のチップＣＰＧ（図７参照）のフレームＦＲＧ１，ＦＲＧ２，ＦＲＧ３（図７参照）毎の処理ＦＲＣＰＧ（図１３参照）が終了すると、次いで、隣接する２つのフレームＦＲＧ１，ＦＲＧ２，ＦＲＧ３（図７参照）にまたがる図形（図示せず）などに関するインターフレームチェックｆｃＣＰＧ（図１３参照）が実行される。次いで、時間ｔＧ２（図１３参照）に、データ並列処理部１０ｂ１ｂ９（図８参照）のショット密度計算部１０ｂ１ｂｂ（図９参照）によるチップＣＰＧ（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ９（図８参照）のパターン面積密度計算部１０ｂ１ｂｃ（図９参照）によるチップＣＰＧ（図７参照）全体のパターン面積密度の計算の処理ｄｓＣＰＧ（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, for example, at time tG1 (see FIG. 12D and FIG. 13), the chip CPG of the virtual chip CP2 ′ (see FIG. 7) by the data parallel processing unit 10b1b9 (see FIG. 8). When the processing FRCPG (see FIG. 13) for each frame FRG1, FRG2, and FRG3 (see FIG. 7) of FIG. 7 (see FIG. 7) is completed, the figure spans two adjacent frames FRG1, FRG2, and FRG3 (see FIG. 7). An interframe check fcCPG (see FIG. 13) related to (not shown) or the like is executed. Next, at time tG2 (see FIG. 13), calculation of the shot density of the entire chip CPG (see FIG. 7) by the shot density calculation unit 10b1bb (see FIG. 9) of the data parallel processing unit 10b1b9 (see FIG. 8) and data The pattern area density calculation process dsCPG (see FIG. 13) of the entire chip CPG (see FIG. 7) is executed by the pattern area density calculation unit 10b1bc (see FIG. 9) of the parallel processing unit 10b1b9 (see FIG. 8).
図１１〜図１３に示す例では、仮想チップＣＰ２’（図７参照）に含まれているすべてのチップＣＰＢ，ＣＰＤ，ＣＰＦ，ＣＰＧ（図７参照）のデータ処理が終了する時間ｔＧ３（図１３参照）に、仮想チップＣＰ２’全体のデータ処理（つまり、仮想チップＣＰ２’に含まれている全図形に基づくデータ処理）がデータ並列処理部１０ｂ１ｂ１０（図８参照）によって開始される。詳細には、データ並列処理部１０ｂ１ｂ１０（図８参照）のショット密度計算部１０ｂ１ｂｄ（図１０参照）による仮想チップＣＰ２’（図７参照）全体のショット密度の計算、および、データ並列処理部１０ｂ１ｂ１０（図８参照）のパターン面積密度計算部１０ｂ１ｂｅ（図１０参照）による仮想チップＣＰ２’（図７参照）全体のパターン面積密度の計算の処理ｄｓｖＣＰ２’（図１３参照）が実行される。 In the example shown in FIGS. 11 to 13, the time tG3 (FIG. 13) when the data processing of all the chips CPB, CPD, CPF, and CPG (see FIG. 7) included in the virtual chip CP2 ′ (see FIG. 7) is completed. (Refer to FIG. 8), data processing of the entire virtual chip CP2 ′ (that is, data processing based on all the figures included in the virtual chip CP2 ′) is started by the data parallel processing unit 10b1b10 (see FIG. 8). Specifically, the shot density calculation of the entire virtual chip CP2 ′ (see FIG. 7) by the shot density calculation unit 10b1bd (see FIG. 10) of the data parallel processing unit 10b1b10 (see FIG. 8), and the data parallel processing unit 10b1b10 (see FIG. 10). The process dsvCP2 ′ (see FIG. 13) for calculating the pattern area density of the entire virtual chip CP2 ′ (see FIG. 7) by the pattern area density calculating unit 10b1be (see FIG. 10) of FIG. 8) is executed.
換言すれば、第１の実施形態の荷電粒子ビーム描画装置１０では、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が開始された後（時間ｔＨ０（図１３参照）以降）でなければ、仮想チップＣＰ２’（図７参照）に含まれているいずれのチップＣＰＢ，ＣＰＤ，ＣＰＦ，ＣＰＧ（図７参照）のデータ処理も開始されない。そのため、第１の実施形態の荷電粒子ビーム描画装置１０によれば、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理を早期に（時間ｔＨ３（図１３参照）に）終了させることができる。その結果、第１の実施形態の荷電粒子ビーム描画装置１０によれば、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が終了するまで開始することができない処理ｄｓｖＣＰ１’（図１３参照）を早期に（時間ｔＨ３（図１３参照）に）開始することができる。
In other words, in the charged particle
図１４は仮想チップＣＰ１’に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨのデータ処理が開始される前に仮想チップＣＰ２’に含まれているチップＣＰＢのデータ処理が開始される例を示した図である。図１４に示す例では、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が開始される前に仮想チップＣＰ２’（図７参照）に含まれているチップＣＰＢ（図７参照）のデータ処理が開始される。更に、図１４に示す例では、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が終了すると共に、仮想チップＣＰ２’（図７参照）に含まれているすべてのチップＣＰＢ，ＣＰＤ，ＣＰＦ，ＣＰＧ（図７参照）のデータ処理が終了した後に、仮想チップＣＰ１’（図７参照）全体の処理ｄｓｖＣＰ１’および仮想チップＣＰ２’（図７参照）全体の処理ｄｓｖＣＰ２’が開始される。そのため、図１４に示す例では、図１３に示す第１の実施形態の荷電粒子ビーム描画装置１０の例よりも総処理時間が長くなってしまう。
FIG. 14 shows an example in which the data processing of the chip CPB included in the virtual chip CP2 ′ is started before the data processing of all the chips CPA, CPC, CPE, CPH included in the virtual chip CP1 ′ is started. FIG. In the example shown in FIG. 14, the virtual chip CP2 ′ (before the data processing of all the chips CPA, CPC, CPE, CPH (see FIG. 7) included in the virtual chip CP1 ′ (see FIG. 7) is started. Data processing of the chip CPB (see FIG. 7) included in FIG. 7 is started. Further, in the example shown in FIG. 14, the data processing of all the chips CPA, CPC, CPE, CPH (see FIG. 7) included in the virtual chip CP1 ′ (see FIG. 7) is completed, and the virtual chip CP2 ′. After the data processing of all the chips CPB, CPD, CPF, CPG (see FIG. 7) included in (see FIG. 7) is completed, the entire process dsvCP1 ′ and virtual chip of the virtual chip CP1 ′ (see FIG. 7) The entire process dsvCP2 ′ of CP2 ′ (see FIG. 7) is started. Therefore, in the example shown in FIG. 14, the total processing time becomes longer than the example of the charged particle
換言すれば、第１の実施形態の荷電粒子ビーム描画装置１０の図１３に示す例では、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＡ（図７参照）中の図形に基づくデータ処理がデータ並列処理部１０ｂ１ｂ１（図８参照）によって開始され、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＣ（図７参照）中の図形に基づくデータ処理がデータ並列処理部１０ｂ１ｂ２（図８参照）によって開始され、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が開始された後に、仮想チップＣＰ２’（図７参照）に含まれているチップＣＰＢ（図７参照）中の図形に基づくデータ処理がデータ並列処理部１０ｂ１ｂ６（図８参照）によって開始され、仮想チップＣＰ１’（図７参照）に含まれているすべてのチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨ（図７参照）のデータ処理が終了した後に、チップＣＰ１’（図７参照）に含まれている全図形に基づくデータ処理がデータ並列処理部１０ｂ１ｂ５（図８参照）によって開始され、仮想チップＣＰ２’（図７参照）に含まれているすべてのチップＣＰＢ，ＣＰＤ，ＣＰＦ，ＣＰＧ（図７参照）のデータ処理が終了した後に、仮想チップＣＰ２’（図７参照）に含まれている全図形に基づくデータ処理がデータ並列処理部１０ｂ１ｂ１０（図８参照）によって開始される。
In other words, in the example shown in FIG. 13 of the charged particle
また、第１の実施形態の荷電粒子ビーム描画装置１０の図１３に示す例では、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＡ（図７参照）中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ２（図８参照）およびデータ並列処理部１０ｂ１ｂ６（図８参照）による処理と並列して、データ並列処理部１０ｂ１ｂ１（図８参照）によって実行される。また、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＣ（図７参照）中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ１（図８参照）およびデータ並列処理部１０ｂ１ｂ６（図８参照）による処理と並列して、データ並列処理部１０ｂ１ｂ２（図８参照）によって実行される。更に、仮想チップＣＰ２’（図７参照）に含まれているチップＣＰＢ（図７参照）中の図形に基づく処理が、データ並列処理部１０ｂ１ｂ１（図８参照）、データ並列処理部１０ｂ１ｂ２（図８参照）およびデータ並列処理部１０ｂ１ｂ５（図８参照）による処理と並列して、データ並列処理部１０ｂ１ｂ６（図８参照）によって実行される。また、仮想チップＣＰ１’（図７参照）に含まれている全図形に基づく仮想チップＣＰ１’（図７参照）全体のショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ６（図８参照）およびデータ並列処理部１０ｂ１ｂ１０（図８参照）による処理と並列して、データ並列処理部１０ｂ１ｂ５（図８参照）によって実行される。更に、仮想チップＣＰ２’（図７参照）に含まれている全図形に基づく仮想チップＣＰ２’（図７参照）全体のショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ５（図８参照）による処理と並列して、データ並列処理部１０ｂ１ｂ１０（図８参照）によって実行される。
Further, in the example shown in FIG. 13 of the charged particle
更に、第１の実施形態の荷電粒子ビーム描画装置１０の図１３に示す例では、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＡ（図７参照）中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ１（図８参照）によって、チップＣＰＡ（図７参照）に含まれている複数のフレームＦＲＡ１，ＦＲＡ２，ＦＲＡ３，ＦＲＡ４，ＦＲＡ５（図７参照）のそれぞれについて実行される（図１２（Ａ）参照）。また、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＡ（図７参照）中の全図形に基づくチップＣＰＡ（図７参照）全体のインターフレームチェックとショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ１（図８参照）によって実行される（図１３参照）。更に、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＣ（図７参照）中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ２（図７参照）によって、チップＣＰＣ（図７参照）に含まれている複数のフレームＦＲＣ１，ＦＲＣ２，ＦＲＣ３，ＦＲＣ４，ＦＲＣ５，ＦＲＣ６（図７参照）のそれぞれについて実行される。また、仮想チップＣＰ１’（図７参照）に含まれているチップＣＰＣ（図７参照）中の全図形に基づくチップＣＰＣ（図７参照）全体のインターフレームチェックとショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ２（図８参照）によって実行される。更に、仮想チップＣＰ２’（図７参照）に含まれているチップＣＰＢ（図７参照）中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ６（図８参照）によって、チップＣＰＢ（図７参照）に含まれている複数のフレームＦＲＢ１，ＦＲＢ２（図７参照）のそれぞれについて実行される。また、仮想チップＣＰ２’（図７参照）に含まれているチップＣＰＢ（図７参照）中の全図形に基づくチップＣＰＢ（図７参照）全体のインターフレームチェックとショット密度計算とパターン面積密度計算とが、データ並列処理部１０ｂ１ｂ６（図７参照）によって実行される。
Further, in the example shown in FIG. 13 of the charged particle
図８に示す例では、例えば、データ並列処理部１０ｂ１ｂ１，１０ｂ１ｂ２，１０ｂ１ｂ３，１０ｂ１ｂ４，１０ｂ１ｂ５，１０ｂ１ｂ６，１０ｂ１ｂ７，１０ｂ１ｂ８，１０ｂ１ｂ９，１０ｂ１ｂ１０による処理結果、ショット分割部１０ｂ１ｃによる処理結果などに基づいて、ショットデータ生成部１０ｂ１ｄによってショットデータが生成される。 In the example shown in FIG. 8, for example, shot data based on the processing results by the data parallel processing units 10b1b1, 10b1b2, 10b1b3, 10b1b4, 10b1b5, 10b1b6, 10b1b7, 10b1b8, 10b1b9, 10b1b10, the processing results by the shot dividing unit 10b1c, etc. Shot data is generated by the generation unit 10b1d.
更に、図８に示す例では、例えば、ブランキング偏向制御部１０ｂ１ｅ（図８参照）によって偏向制御回路１０ｂ２（図１参照）を介してブランキング偏向器１０ａ１ｃ（図１参照）が制御され、ビーム寸法可変偏向制御部１０ｂ１ｆ（図８参照）によって偏向制御回路１０ｂ３（図１参照）を介してビーム寸法可変偏向器１０ａ１ｄ（図１参照）が制御され、主偏向制御部１０ｂ１ｇ（図８参照）によって偏向制御回路１０ｂ４（図１参照）を介して主偏向器１０ａ１ｅ（図１参照）が制御され、副偏向制御部１０ｂ１ｈ（図８参照）によって偏向制御回路１０ｂ５（図１参照）を介して副偏向器１０ａ１ｆ（図１参照）が制御され、ステージ制御部１０ｂ１ｉ（図８参照）によってステージ制御回路１０ｂ６（図１参照）を介して可変ステージ１０ａ２ａ（図１参照）が制御される。その結果、描画データＤに含まれる図形に対応するパターンが荷電粒子ビーム１０ａ１ｂ（図１参照）によって試料Ｍ（図１参照）上に描画される。 Furthermore, in the example shown in FIG. 8, for example, the blanking deflection control unit 10b1e (see FIG. 8) controls the blanking deflector 10a1c (see FIG. 1) via the deflection control circuit 10b2 (see FIG. 1), and the beam The variable dimension deflection control unit 10b1f (see FIG. 8) controls the beam size variable deflector 10a1d (see FIG. 1) via the deflection control circuit 10b3 (see FIG. 1), and the main deflection control unit 10b1g (see FIG. 8). The main deflector 10a1e (see FIG. 1) is controlled via the deflection control circuit 10b4 (see FIG. 1), and the sub-deflection is performed by the sub-deflection control unit 10b1h (see FIG. 8) via the deflection control circuit 10b5 (see FIG. 1). The controller 10a1f (see FIG. 1) is controlled, and the variable control circuit 10b1i (see FIG. 8) is controlled by the stage controller 10b1i (see FIG. 8) via the stage control circuit 10b6 (see FIG. 1). Chromatography di 10A2a (see FIG. 1) is controlled. As a result, a pattern corresponding to the figure included in the drawing data D is drawn on the sample M (see FIG. 1) by the charged particle beam 10a1b (see FIG. 1).
図７に示す例では、例えば２個の仮想チップＣＰ１’，ＣＰ２’を有し、例えば４個のチップＣＰＡ，ＣＰＣ，ＣＰＥ，ＣＰＨが仮想チップＣＰ１’に含められ、例えば４個のチップＣＰＢ，ＣＰＤ，ＣＰＦ，ＣＰＧが仮想チップＣＰ２’に含められている描画データＤ（図１参照）が第１の実施形態の荷電粒子ビーム描画装置１０に対して入力されているが、第１の実施形態の荷電粒子ビーム描画装置１０には、１個以上の任意の数の仮想チップを有し、仮想チップ内に１個以上の任意の数のチップが含められている描画データを入力可能である。
In the example shown in FIG. 7, for example, there are two virtual chips CP1 ′, CP2 ′, and for example, four chips CPA, CPC, CPE, CPH are included in the virtual chip CP1 ′, for example, four chips CPB, Drawing data D (see FIG. 1) in which CPD, CPF, and CPG are included in the virtual chip CP2 ′ is input to the charged particle
１０ 荷電粒子ビーム描画装置
１０ａ 描画部
１０ａ１ａ 荷電粒子銃
１０ａ１ｂ 荷電粒子ビーム
１０ａ２ａ ステージ
１０ｂ 制御部
１０ｂ１ 制御計算機
１０ｂ１ａ 入力部
１０ｂ１ｂ１，１０ｂ１ｂ２，１０ｂ１ｂ３ データ並列処理部
１０ｂ１ｂ４，１０ｂ１ｂ５，１０ｂ１ｂ６ データ並列処理部
１０ｂ１ｂ７，１０ｂ１ｂ８，１０ｂ１ｂ９ データ並列処理部
１０ｂ１ｂ１０ データ並列処理部
Ｄ 描画データ
Ｍ 試料
DESCRIPTION OF
Claims (5)
少なくとも第１仮想チップと第２仮想チップとが仮想チップ階層に含まれており、少なくとも第１チップと第２チップとが第１仮想チップに含まれており、少なくとも第３チップが第２仮想チップに含まれている描画データが荷電粒子ビーム描画装置に入力される場合に、
第１仮想チップに含まれている第１チップ中の図形に基づくデータ処理を第１データ並列処理部によって開始し、次いで、
第１仮想チップに含まれている第２チップ中の図形に基づくデータ処理を第２データ並列処理部によって開始し、次いで、
第１仮想チップに含まれているすべてのチップのデータ処理が開始された後に、第２仮想チップに含まれている第３チップ中の図形に基づくデータ処理を第３データ並列処理部によって開始し、次いで、
第１仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第１仮想チップに含まれている全図形に基づくデータ処理を第４データ並列処理部によって開始し、次いで、
第２仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第２仮想チップに含まれている全図形に基づくデータ処理を第５データ並列処理部によって開始することを特徴とする荷電粒子ビーム描画装置の描画データ処理方法。 A charged particle beam drawing apparatus for drawing a pattern corresponding to a plurality of figures included in drawing data on a sample by irradiating the sample placed on the movable stage with a charged particle beam, A chip hierarchy lower than the chip hierarchy and a graphic hierarchy lower than the chip hierarchy are provided, at least one virtual chip is included in the virtual chip hierarchy, and at least one chip is a virtual chip. In a drawing data processing method of a charged particle beam drawing apparatus capable of inputting the included drawing data,
At least the first virtual chip and the second virtual chip are included in the virtual chip hierarchy, at least the first chip and the second chip are included in the first virtual chip, and at least the third chip is the second virtual chip. When the drawing data contained in is input to the charged particle beam drawing device,
Data processing based on the graphic in the first chip included in the first virtual chip is started by the first data parallel processing unit, and then
Data processing based on the figure in the second chip included in the first virtual chip is started by the second data parallel processing unit, and then
After the data processing of all the chips included in the first virtual chip is started, the third data parallel processing unit starts data processing based on the figure in the third chip included in the second virtual chip. Then
After the data processing of all the chips included in the first virtual chip is completed, data processing based on all the figures included in the first virtual chip is started by the fourth data parallel processing unit,
After the data processing of all the chips included in the second virtual chip is completed, the data processing based on all the figures included in the second virtual chip is started by the fifth data parallel processing unit. A drawing data processing method of a charged particle beam drawing apparatus.
第１仮想チップに含まれている第２チップ中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とを、第１データ並列処理部による処理と並列して、第２データ並列処理部によって実行し、
第２仮想チップに含まれている第３チップ中の図形に基づく処理を、第１データ並列処理部および第２データ並列処理部による処理と並列して、第３データ並列処理部によって実行し、
第１仮想チップに含まれている全図形に基づく第１仮想チップ全体のショット密度計算とパターン面積密度計算とを、第３データ並列処理部による処理と並列して、第４データ並列処理部によって実行し、
第２仮想チップに含まれている全図形に基づく第２仮想チップ全体のショット密度計算とパターン面積密度計算とを、第４データ並列処理部による処理と並列して、第５データ並列処理部によって実行することを特徴とする請求項１に記載の荷電粒子ビーム描画装置の描画データ処理方法。 The first data parallel processing unit executes format inspection, shot density calculation, and pattern area density calculation based on the figure in the first chip included in the first virtual chip,
The second data parallel processing unit performs the format inspection based on the figure in the second chip included in the first virtual chip, the shot density calculation, and the pattern area density calculation in parallel with the processing by the first data parallel processing unit. Run by
The processing based on the graphic in the third chip included in the second virtual chip is executed by the third data parallel processing unit in parallel with the processing by the first data parallel processing unit and the second data parallel processing unit,
The shot density calculation and pattern area density calculation of the entire first virtual chip based on all the figures included in the first virtual chip are performed in parallel with the processing by the third data parallel processing unit, and by the fourth data parallel processing unit. Run,
The fifth data parallel processing unit performs shot density calculation and pattern area density calculation of the entire second virtual chip based on all the figures included in the second virtual chip in parallel with the processing by the fourth data parallel processing unit. The drawing data processing method of the charged particle beam drawing apparatus according to claim 1, wherein the drawing data processing method is executed.
第１仮想チップに含まれている第１チップ中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とを、第１データ並列処理部によって、第１チップに含まれている複数のフレームのそれぞれについて実行する工程と、
第１仮想チップに含まれている第１チップ中の全図形に基づく第１チップ全体のインターフレームチェックとショット密度計算とパターン面積密度計算とを、第１データ並列処理部によって実行する工程と、
第１仮想チップに含まれている第２チップ中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とを、第２データ並列処理部によって、第２チップに含まれている複数のフレームのそれぞれについて実行する工程と、
第１仮想チップに含まれている第２チップ中の全図形に基づく第２チップ全体のインターフレームチェックとショット密度計算とパターン面積密度計算とを、第２データ並列処理部によって実行する工程と、
第２仮想チップに含まれている第３チップ中の図形に基づくフォーマット検査とショット密度計算とパターン面積密度計算とを、第３データ並列処理部によって、第３チップに含まれている複数のフレームのそれぞれについて実行する工程と、
第２仮想チップに含まれている第３チップ中の全図形に基づく第３チップ全体のインターフレームチェックとショット密度計算とパターン面積密度計算とを、第３データ並列処理部によって実行する工程とを含むことを特徴とする請求項２に記載の荷電粒子ビーム描画装置の描画データ処理方法。 When a frame hierarchy lower than the chip hierarchy and higher than the graphic hierarchy is provided, and a plurality of frames are included in each of at least the first chip, the second chip, and the third chip,
A plurality of frames included in the first chip are subjected to format inspection, shot density calculation, and pattern area density calculation based on the figure in the first chip included in the first virtual chip by the first data parallel processing unit. Steps to be performed for each of the
A step of executing interframe check, shot density calculation, and pattern area density calculation of the entire first chip based on all figures in the first chip included in the first virtual chip by the first data parallel processing unit;
A plurality of frames included in the second chip are subjected to format inspection based on the figure in the second chip included in the first virtual chip, shot density calculation, and pattern area density calculation by the second data parallel processing unit. Steps to be performed for each of the
A step of executing interframe check, shot density calculation, and pattern area density calculation of the entire second chip based on all figures in the second chip included in the first virtual chip by the second data parallel processing unit;
A plurality of frames included in the third chip are subjected to format inspection based on the figure in the third chip included in the second virtual chip, shot density calculation, and pattern area density calculation by the third data parallel processing unit. Steps to be performed for each of the
A step of executing interframe checking, shot density calculation, and pattern area density calculation of the entire third chip based on all the figures in the third chip included in the second virtual chip by the third data parallel processing unit. The drawing data processing method of the charged particle beam drawing apparatus according to claim 2, further comprising:
仮想チップ階層よりも下位のチップ階層と、チップ階層よりも下位の図形階層とが設けられており、少なくとも１個の仮想チップが仮想チップ階層に含まれており、少なくとも１個のチップが仮想チップに含まれている描画データを入力可能な入力部と、
少なくとも第１仮想チップと第２仮想チップとが仮想チップ階層に含まれており、少なくとも第１チップと第２チップとが第１仮想チップに含まれており、少なくとも第３チップが第２仮想チップに含まれている描画データが入力部に入力された場合に、
第１仮想チップに含まれている第１チップ中の図形に基づくデータ処理を実行する第１データ並列処理部と、
第１仮想チップに含まれている第２チップ中の図形に基づくデータ処理を実行する第２データ並列処理部と、
第１仮想チップに含まれているすべてのチップのデータ処理が開始された後に、第２仮想チップに含まれている第３チップ中の図形に基づくデータ処理の実行を開始する第３データ並列処理部と、
第１仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第１仮想チップに含まれている全図形に基づくデータ処理の実行を開始する第４データ並列処理部と、
第２仮想チップに含まれているすべてのチップのデータ処理が終了した後に、第２仮想チップに含まれている全図形に基づくデータ処理の実行を開始する第５データ並列処理部とを具備することを特徴とする荷電粒子ビーム描画装置。 A drawing unit for drawing a pattern corresponding to a plurality of figures included in the drawing data on the sample by irradiating the charged particle beam to the sample placed on the movable stage;
A chip hierarchy lower than the virtual chip hierarchy and a graphic hierarchy lower than the chip hierarchy are provided, at least one virtual chip is included in the virtual chip hierarchy, and at least one chip is the virtual chip. An input unit that can input drawing data included in
At least the first virtual chip and the second virtual chip are included in the virtual chip hierarchy, at least the first chip and the second chip are included in the first virtual chip, and at least the third chip is the second virtual chip. When drawing data included in is input to the input section,
A first data parallel processing unit that executes data processing based on a figure in the first chip included in the first virtual chip;
A second data parallel processing unit for executing data processing based on a figure in the second chip included in the first virtual chip;
3rd data parallel processing which starts execution of the data processing based on the figure in the 3rd chip contained in the 2nd virtual chip after the data processing of all the chips contained in the 1st virtual chip is started And
A fourth data parallel processing unit for starting execution of data processing based on all the figures included in the first virtual chip after data processing of all the chips included in the first virtual chip is completed;
And a fifth data parallel processing unit for starting execution of data processing based on all the figures included in the second virtual chip after the data processing of all the chips included in the second virtual chip is completed. A charged particle beam drawing apparatus.
前記第２データ並列処理部が、フォーマット検査部と、ショット密度計算部と、パターン面積密度計算部とを具備し、
前記第３データ並列処理部が、フォーマット検査部と、ショット密度計算部と、パターン面積密度計算部とを具備し、
前記第４データ並列処理部が、ショット密度計算部と、パターン面積密度計算部とを具備し、
前記第５データ並列処理部が、ショット密度計算部と、パターン面積密度計算部とを具備することを特徴とする請求項４に記載の荷電粒子ビーム描画装置。 The first data parallel processing unit includes a format inspection unit, a shot density calculation unit, and a pattern area density calculation unit,
The second data parallel processing unit includes a format inspection unit, a shot density calculation unit, and a pattern area density calculation unit,
The third data parallel processing unit includes a format inspection unit, a shot density calculation unit, and a pattern area density calculation unit,
The fourth data parallel processing unit includes a shot density calculation unit and a pattern area density calculation unit,
The charged particle beam drawing apparatus according to claim 4, wherein the fifth data parallel processing unit includes a shot density calculation unit and a pattern area density calculation unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009119889A JP5414102B2 (en) | 2009-05-18 | 2009-05-18 | Charged particle beam drawing apparatus and drawing data processing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009119889A JP5414102B2 (en) | 2009-05-18 | 2009-05-18 | Charged particle beam drawing apparatus and drawing data processing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010267907A JP2010267907A (en) | 2010-11-25 |
| JP5414102B2 true JP5414102B2 (en) | 2014-02-12 |
Family
ID=43364611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009119889A Expired - Fee Related JP5414102B2 (en) | 2009-05-18 | 2009-05-18 | Charged particle beam drawing apparatus and drawing data processing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5414102B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5586183B2 (en) * | 2009-07-15 | 2014-09-10 | 株式会社ニューフレアテクノロジー | Charged particle beam writing method and apparatus |
| JP5767033B2 (en) * | 2011-06-13 | 2015-08-19 | 株式会社ニューフレアテクノロジー | Charged particle beam drawing apparatus and charged particle beam drawing method |
| JP6690216B2 (en) * | 2015-12-10 | 2020-04-28 | 株式会社ニューフレアテクノロジー | Data processing method, data processing program, charged particle beam drawing method, and charged particle beam drawing apparatus |
| JP6819475B2 (en) * | 2017-06-14 | 2021-01-27 | 株式会社ニューフレアテクノロジー | Data processing method, charged particle beam drawing device, and charged particle beam drawing system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4686566B2 (en) * | 1998-06-30 | 2011-05-25 | 株式会社東芝 | Electron beam drawing system and control method thereof |
| JP2003234267A (en) * | 2002-02-06 | 2003-08-22 | Sony Corp | Apparatus and method of electron beam exposure |
| JP4989158B2 (en) * | 2005-09-07 | 2012-08-01 | 株式会社ニューフレアテクノロジー | Method for creating charged particle beam drawing data and method for converting charged particle beam drawing data |
| JP5139658B2 (en) * | 2006-09-21 | 2013-02-06 | 株式会社ニューフレアテクノロジー | Drawing data processing control device |
| JP5232429B2 (en) * | 2007-09-27 | 2013-07-10 | 株式会社ニューフレアテクノロジー | Drawing apparatus and drawing method |
-
2009
- 2009-05-18 JP JP2009119889A patent/JP5414102B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010267907A (en) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5525798B2 (en) | Charged particle beam drawing apparatus and method for correcting charging effect thereof | |
| US8466440B2 (en) | Charged particle beam drawing apparatus and control method thereof | |
| KR101323917B1 (en) | Charged particle beam writing apparatus and charged particle beam writing method | |
| US8207514B2 (en) | Charged particle beam drawing apparatus and proximity effect correction method thereof | |
| KR101453805B1 (en) | Charged particle beam writing apparatus and charged particle beam writing method | |
| JP5414102B2 (en) | Charged particle beam drawing apparatus and drawing data processing method thereof | |
| TWI424459B (en) | Charge particle beam rendering method and charged particle beam drawing device | |
| US9006691B2 (en) | Charged particle beam writing apparatus and charged particle beam writing method using a generated frame that surrounds a first data processing block | |
| JP5498105B2 (en) | Charged particle beam drawing method and charged particle beam drawing apparatus | |
| US7375356B2 (en) | Electron-beam exposure system | |
| KR101504530B1 (en) | Charged particle beam writing apparatus and charged particle beam writing method | |
| KR101352997B1 (en) | Charged particle beam writing apparatus and charged particle beam writing method | |
| KR20180030407A (en) | Charged particle beam writing apparatus and charged particle beam writing method | |
| JP5620725B2 (en) | Charged particle beam drawing apparatus and charged particle beam drawing method | |
| JP5414103B2 (en) | Charged particle beam drawing apparatus and drawing data processing method thereof | |
| JP5408652B2 (en) | Charged particle beam writing method and apparatus | |
| JP6690216B2 (en) | Data processing method, data processing program, charged particle beam drawing method, and charged particle beam drawing apparatus | |
| JP2011077313A (en) | Charged particle beam lithography apparatus and drawing data creating method of the same | |
| JP5530724B2 (en) | Charged particle beam drawing apparatus and proximity effect correction method thereof | |
| JP2012043972A (en) | Charged particle beam lithography apparatus and charged particle beam lithography method | |
| JP2019004024A (en) | Data processing method, charged particle beam drawing apparatus, and charged particle beam drawing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5414102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |