JP5401679B2 - 計算機システム、管理方法及び管理サーバ - Google Patents
計算機システム、管理方法及び管理サーバ Download PDFInfo
- Publication number
- JP5401679B2 JP5401679B2 JP2009036962A JP2009036962A JP5401679B2 JP 5401679 B2 JP5401679 B2 JP 5401679B2 JP 2009036962 A JP2009036962 A JP 2009036962A JP 2009036962 A JP2009036962 A JP 2009036962A JP 5401679 B2 JP5401679 B2 JP 5401679B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- port
- virtual
- computer
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007726 management method Methods 0.000 title claims description 280
- 238000011144 upstream manufacturing Methods 0.000 claims description 94
- 230000001629 suppression Effects 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 34
- 230000015654 memory Effects 0.000 claims description 26
- 230000005764 inhibitory process Effects 0.000 claims description 22
- 230000004913 activation Effects 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 7
- 238000012217 deletion Methods 0.000 claims description 3
- 230000037430 deletion Effects 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 51
- 238000012545 processing Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 19
- 230000007246 mechanism Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 230000002776 aggregation Effects 0.000 description 7
- 238000004220 aggregation Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000013468 resource allocation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
〔構成〕
図1は、第1及び第2の実施形態の、計算機システムの構成を示すブロック図である。
サービスプロセッサ220は、ホスト100の起動状態を監視し、ホスト100の電源の投入及び遮断を制御する計算機である。また、サービスプロセッサ220は、ユーザ又はシステム管理者が、情報を入出力する管理コンソール240を備える。PCIマネージャー250は、サービスプロセッサ220からホスト100の起動状態を取得することができ、ホスト100の起動完了または停止完了などの状態を取得することができる。
マルチルートスイッチ300a及びマルチルートスイッチ300bは、PCIexpress及びMR−IOV(マルチルートI/O仮想化)規格に準拠した前述の従来技術と同様のマルチルートPCIスイッチで構成される。マルチルートスイッチ300は、複数のホスト100a及びホスト100bと、複数のI/Oデバイス420a−1〜I/Oデバイス420a−2及びI/Oデバイス420b−1〜I/Oデバイス420b−4とを接続する。
PCIマネージャー250は、プロセッサとメモリとを備えた計算機であり、マルチルートスイッチ300a及びマルチルートスイッチ300bの構成を管理するスイッチ管理計算機である。PCIマネージャー250は、PCIM管理パス255を介してサービスプロセッサ220に備わる管理コンソール240から受信した指示に従い、マルチルートスイッチ300a及びマルチルートスイッチ300bの上流ポート310と下流ポート320との間を相互に通信する経路(仮想パス)を管理する各種表(後述)、並びにサービスプロセッサ220を介してホスト100のHot−Plugコントローラ170に対する制御信号を送信するルートポートHot−Plug制御部540を含む。以下、PCIマネージャー250の詳細について説明する。
図6は、第1の実施形態の仮想スイッチ430及び仮想ブリッジ440の構成を示すブロック図である。
図8〜図10を用いて、マルチルートスイッチ300内に仮想スイッチ430を持たない場合のリンクアップ抑止制御について説明する。
ホスト100に割り当てられていないスロット320であるマルチルートスイッチ300aの下流ポート320a−4に、新規I/Oデバイス420a−4を挿入した場合の処理について図1及び図14を用いて説明する。
次に、ホスト100に割り当てられていないスロット320を、起動中のホスト100に追加する場合の手順について説明する。
続いて、本発明の第2の実施形態を説明する。第2の実施形態は、マルチルートスイッチ300の電源制御に関する。
ホスト100bの電源を遮断したまま、ホスト100aの電源を投入した場合の省電力制御について、後述する。
続いて、ホスト100a、及びホスト100bの電源が投入された状態から、ホスト100bの電源を遮断する場合を、以下に説明する。
<起動済ホストへの未割り当てスロット320の追加を契機としたマルチルートスイッチ300の電源投入>
続いて、本発明の第3の実施形態を説明する。第3の実施形態は、第2の実施形態を応用した実施形態である。
最後に、ホスト100aの電源が投入されている状態からスロット320a−3、スロット320a−4を外し、未割り当て状態に戻す場合を、以下に説明する。
105 ホスト管理ポート
110 CPU
115 CPU接続バス
120 メモリコントローラ
130 メモリ
150 I/Oハブ
160 ルートポート
170 Hot−Plugコントローラ
180 Hot−Plug制御信号
190 Hot−Plug信号制御部
195 ホスト電源制御部
200 BIOS
210 OS
220 サービスプロセッサ
230 ホスト管理パス
240 管理コンソール
250 PCIマネージャー
255 PCIM管理パス
300 マルチルートスイッチ
310 上流ポート
320 下流ポート
330 スイッチ管理ポート
335 スイッチ管理パス
340 物理Hot−Plugコントローラ
350 仮想Hot−Plugコントローラ
360 ルーティング制御部
370 リンクアップ抑止制御部
380 スイッチ電源制御部
390 仮想スイッチ生成機構
400 PCIeリンク
410 PCIeリンク
420 I/Oデバイス
430 仮想スイッチ
440 仮想ブリッジ
500 ホスト−スロット割り当て表
520 仮想スイッチ管理表
530 スイッチ電源状態管理表
540 ルートポートHot−Plug制御部
550 リンクアップ抑止制御判定部
560 ホスト−仮想スイッチ管理表
570 スイッチポート管理表
580 仮想ブリッジ管理表
590 リンクアップ抑止制御判定表
600 スイッチポート制御レジスタ
610 ルートポートHot−Plug状態管理表
Claims (14)
- プロセッサとメモリとインターフェースとを有する複数の計算機と、
PCIスイッチに接続されたI/Oデバイスと、
前記複数の計算機のインターフェースにそれぞれ接続される第1のポートと、前記I/Oデバイスに接続される第2のポートと、を備えたPCIスイッチと、
前記PCIスイッチの構成を管理するスイッチ管理部と、
前記複数の計算機に接続されて各計算機の電源をそれぞれ制御する電源制御部と、
を備えた計算機システムにおいて、
前記スイッチ管理部は、
前記計算機のうち起動する計算機が接続された前記第1のポートを判定し、前記PCIスイッチに通知する判定部と、
前記第1のポートに接続された計算機の起動を前記電源制御部に指令する指令部と、
前記計算機に対するI/Oデバイスの割り当てを管理し、前記計算機の起動後に前記計算機に対するI/Oデバイスの割り当てを前記PCIスイッチに通知する割り当て管理部と、
を備え、
前記PCIスイッチは、
前記第1のポートの判定の結果、前記起動する計算機が前記第1のポートに接続され、かつ、前記I/Oデバイスの割り当ての結果、前記起動する計算機にI/Oデバイスが割り当てられておらず、前記第1のポートのそれぞれについて、前記第1のポートを上流ポートとする仮想スイッチが存在しない場合、前記第1のポートと前記計算機とのリンクアップを抑止することによって、前記計算機からの前記第1のポートに対する構成認識を抑止するリンクアップ抑止制御部と、
前記スイッチ管理部による前記I/Oデバイスの割り当てが、一つ以上のI/Oデバイスの割り当てである場合、前記I/Oデバイスが割り当てられた一つ以上の前記第2のポートに対応する下流の仮想ブリッジと、前記第1のポートに対応する上流の仮想ブリッジとを含む仮想スイッチを生成し、さらに、前記第2のポートに対応する仮想ブリッジと共に存在する仮想ホットプラグコントローラとを割り当てることによって、前記第1のポートと第2のポートとを接続する仮想スイッチを生成する仮想スイッチ生成部と、
を備えたことを特徴とする計算機システム。 - 請求項1に記載の計算機システムにおいて、
前記電源制御部は、前記計算機の起動状態を監視し、
前記スイッチ管理部は、
前記電源制御部から前記起動を指令した計算機の起動状態を取得し、前記計算機の起動が完了したときに、前記割り当て管理部に前記通知を発行させ、前記PCIスイッチに対して前記第1のポートの抑止を解除する指令を発行し、前記起動が完了した計算機に対して前記I/OデバイスのHot−Plugを通知することを特徴とする計算機システム。 - 請求項1に記載の計算機システムにおいて、
前記PCIスイッチは、マルチルートスイッチで構成され、
前記抑止制御部は、前記計算機に接続された前記第1のポートを不通に設定することで、前記計算機からの前記第1のポートに対する構成認識を抑止することを特徴とする計算機システム。 - 請求項1に記載の計算機システムにおいて、
前記PCIスイッチは、
前記第2のポートに新たなI/Oデバイスが接続されたことを検知して前記スイッチ管理部にHot−Plugを通知する物理Hot−Plug管理部を有し、
前記スイッチ管理部は、
前記割り当て管理部でI/Oデバイスを割り当てる計算機の指定を受け、当該受け付けたI/Oデバイスと計算機を接続する仮想スイッチの生成を前記PCIスイッチに通知し、前記計算機に対してHot−Plugを通知し、
前記PCIスイッチは、前記I/Oデバイスと計算機を接続する仮想スイッチの生成を通知された場合、前記第1のポートと第2のポートとを接続する仮想スイッチを生成する仮想スイッチ生成部を有することを特徴とする計算機システム。 - 請求項1に記載の計算機システムにおいて、
前記PCIスイッチは、
前記スイッチ管理部からの指令に基づいて電源の投入または遮断を行うスイッチ電源制御部を有し、
前記スイッチ管理部の前記割り当て管理部は、
前記起動する計算機が接続された前記PCIスイッチの電源の状態が遮断の場合には、当該PCIスイッチのスイッチ電源制御部に対して電源投入を指令することを特徴とする計算機システム。 - 請求項5に記載の計算機システムにおいて、
前記スイッチ管理部は、前記電源投入を指令したPCIスイッチに対して前記計算機に対するI/Oデバイスの割り当てを前記PCIスイッチに通知し、前記計算機に対して前記I/OデバイスのHot−Plugを通知することを特徴とする計算機システム。 - 請求項6に記載の計算機システムにおいて、
前記スイッチ管理部は、前記I/Oデバイスの取り外しを受け付けたときには、当該I/Oデバイスと計算機を接続する仮想スイッチを削除する指令を前記PCIスイッチに発行し、前記PCIスイッチの仮想スイッチのうち、I/Oデバイスと接続する仮想スイッチが削除されたときは、前記PCIスイッチのスイッチ電源制御部に対して電源遮断を指令し、
前記PCIスイッチは、前記I/Oデバイスの取り外し要求を送信した場合、仮想スイッチ管理表および仮想ブリッジ管理表が更新されることにより、前記仮想スイッチの構成を変更し、前記計算機起動後のスロットの動的な削除を可能とする機能を有することによって、前記I/Oデバイスが再度割り当てられた場合、削除された前記仮想スイッチの仮想ブリッジを含む他の仮想スイッチを生成し、かつ、当該仮想ブリッジと共に存在する仮想ホットプラグコントローラを割り当てることによって、前記他の仮想スイッチを生成することを可能にする機能を有する仮想スイッチ生成部を備えることを特徴とする計算機システム。 - プロセッサとメモリとインターフェースとを有する複数の計算機と、PCIスイッチに接続されたI/Oデバイスと、前記複数の計算機のインターフェースにそれぞれ接続される第1のポートと、前記I/Oデバイスに接続される第2のポートと、を備えたPCIスイッチと、前記PCIスイッチの構成を管理するスイッチ管理部と、前記複数の計算機に接続されて各計算機の電源をそれぞれ制御する電源制御部と、を備えて前記PCIスイッチを管理するPCIスイッチの管理方法であって、
前記スイッチ管理部が、前記計算機のうち起動する計算機の指定を受け付けるステップと、
前記スイッチ管理部が、前記指定された起動する計算機が接続された前記第1のポートを判定して、当該第1のポートを前記PCIスイッチに通知するステップと、
前記スイッチ管理部が、前記計算機に対するI/Oデバイスの割り当てを管理し、前記計算機に対するI/Oデバイスの割り当てを前記PCIスイッチに通知するステップと、
前記第1のポートの判定の結果、前記起動する計算機が前記第1のポートに接続され、かつ、前記I/Oデバイスの割り当ての結果、前記起動する計算機にI/Oデバイスが割り当てられておらず、前記第1のポートのそれぞれについて、前記第1のポートを上流ポートとする仮想スイッチが存在しない場合、前記PCIスイッチが、前記第1のポートと前記計算機とのリンクアップを抑止することによって、前記計算機からの前記第1のポートに対する構成認識を抑止するステップと、
前記スイッチ管理部が、前記第1のポートに接続された計算機の起動を前記電源制御部に指令するステップと、
前記PCIスイッチが、前記スイッチ管理部による前記I/Oデバイスの割り当てが、一つ以上のI/Oデバイスが割り当てである場合、前記I/Oデバイスが割り当てられた一つ以上の前記第2のポートに対応する下流の仮想ブリッジと、前記第1のポートに対応する上流の仮想ブリッジとを含む仮想スイッチを生成し、さらに、前記第2のポートに対応する仮想ブリッジと共に存在する仮想ホットプラグコントローラとを割り当てることによって、前記第1のポートと第2のポートとを接続する仮想スイッチを生成するステップと、
を含むことを特徴とするPCIスイッチの管理方法。 - 請求項8に記載のPCIスイッチの管理方法において、
前記電源制御部は、前記計算機の起動状態を監視し、
前記スイッチ管理部は、前記電源制御部から前記起動を指令した計算機の起動状態を取得し、前記計算機の起動が完了したときに、前記計算機に対するI/Oデバイスの割り当てを前記PCIスイッチに通知するステップを実行し、前記起動が完了した計算機に対して前記I/OデバイスのHot−Plugを通知することを特徴とするPCIスイッチの管理方法。 - 請求項8に記載のPCIスイッチの管理方法において、
前記PCIスイッチは、マルチルートスイッチで構成されて、
前記PCIスイッチが、前記第1のポートの判定結果に基づいて、前記計算機からの前記第1のポートに対する構成認識を抑止するステップは、
前記計算機に接続された前記第1のポートを不通に設定することで、前記計算機からの前記第1のポートに対する構成認識を抑止することを特徴とするPCIスイッチの管理方法。 - 請求項8に記載のPCIスイッチの管理方法において、
前記PCIスイッチが、前記第2のポートに新たなI/Oデバイスが接続されたことを検知したときには、前記スイッチ管理部にHot−Plugを通知するステップと、
前記スイッチ管理部が、前記Hot−Plugの通知を受信し、前記計算機に対してHot−Plugを通知するステップと、
前記PCIスイッチが、前記I/Oデバイスと計算機を接続する仮想スイッチの生成を通知された場合、前記第1のポートと第2のポートとを接続する仮想スイッチを生成するステップと、をさらに含むことを特徴とするPCIスイッチの管理方法。 - 請求項8に記載のPCIスイッチの管理方法において、
前記PCIスイッチは、前記スイッチ管理部からの指令に基づいて電源の投入または遮断を行うスイッチ電源制御部を有し、
前記スイッチ管理部は、
前記起動する計算機が接続された前記PCIスイッチの電源の状態が遮断の場合には、当該PCIスイッチのスイッチ電源制御部に対して電源投入を指令することを特徴とするPCIスイッチの管理方法。 - 請求項12に記載のPCIスイッチの管理方法において、
前記スイッチ管理部は、前記電源投入を指令したPCIスイッチに対して前記計算機に対するI/Oデバイスの割り当てを前記PCIスイッチに通知し、前記計算機に対して前記I/OデバイスのHot−Plugを通知することを特徴とするPCIスイッチの管理方法。 - 請求項13に記載のPCIスイッチの管理方法において、
前記スイッチ管理部は、前記I/Oデバイスの取り外しを受け付けたときには、当該I/Oデバイスと計算機を接続する仮想スイッチを削除する指令を前記PCIスイッチに発行し、前記PCIスイッチの仮想スイッチのうち、I/Oデバイスと接続する仮想スイッチが削除されたときは、前記PCIスイッチのスイッチ電源制御部に対して電源遮断を指令し、
前記PCIスイッチは、前記I/Oデバイスの取り外し要求を送信した場合、仮想スイッチ管理表および仮想ブリッジ管理表が更新されることにより、前記仮想スイッチの構成を変更し、前記計算機起動後のスロットの動的な削除を可能とする機能を有することによって、前記I/Oデバイスが再度割り当てられた場合、削除された前記仮想スイッチの仮想ブリッジを含む他の仮想スイッチを生成し、かつ、当該仮想ブリッジと共に存在する仮想ホットプラグコントローラとを割り当てることによって、前記他の仮想スイッチを生成することを可能にする機能を有する仮想スイッチ生成部を備えることを特徴とするPCIスイッチの管理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036962A JP5401679B2 (ja) | 2009-02-19 | 2009-02-19 | 計算機システム、管理方法及び管理サーバ |
US12/709,405 US8533381B2 (en) | 2009-02-19 | 2010-02-19 | Computer system, method of managing PCI switch, and management server |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036962A JP5401679B2 (ja) | 2009-02-19 | 2009-02-19 | 計算機システム、管理方法及び管理サーバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010191814A JP2010191814A (ja) | 2010-09-02 |
JP5401679B2 true JP5401679B2 (ja) | 2014-01-29 |
Family
ID=42560862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009036962A Expired - Fee Related JP5401679B2 (ja) | 2009-02-19 | 2009-02-19 | 計算機システム、管理方法及び管理サーバ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8533381B2 (ja) |
JP (1) | JP5401679B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5074457B2 (ja) * | 2009-06-04 | 2012-11-14 | 株式会社日立製作所 | 計算機システム、スイッチ切り替え方法及びpciスイッチ |
US8949499B2 (en) * | 2010-06-24 | 2015-02-03 | International Business Machines Corporation | Using a PCI standard hot plug controller to modify the hierarchy of a distributed switch |
US8990443B2 (en) | 2010-12-14 | 2015-03-24 | Hitachi, Ltd. | Computer system and management server |
US8321617B1 (en) * | 2011-05-18 | 2012-11-27 | Hitachi, Ltd. | Method and apparatus of server I/O migration management |
EP2720111B1 (en) | 2011-06-08 | 2017-07-05 | Nec Corporation | Computer system, connection device, power supply control method, and power supply control program recording medium |
WO2013030910A1 (ja) * | 2011-08-26 | 2013-03-07 | 株式会社日立製作所 | Mraスイッチ、それを用いた計算機システム、及びmraスイッチの設定変更方法 |
US8719480B2 (en) | 2011-11-30 | 2014-05-06 | International Business Machines Corporation | Automated network configuration in a dynamic virtual environment |
US20130339768A1 (en) * | 2012-06-13 | 2013-12-19 | Chiu-Ming LEE | Ip power controller |
US8843688B2 (en) * | 2012-09-11 | 2014-09-23 | International Business Machines Corporation | Concurrent repair of PCIE switch units in a tightly-coupled, multi-switch, multi-adapter, multi-host distributed system |
US9563256B2 (en) * | 2013-01-04 | 2017-02-07 | Intel Corporation | Processor hiding its power-up latency with activation of a root port and quickly sending a downstream cycle |
US9940291B2 (en) | 2013-01-29 | 2018-04-10 | Hewlett Packard Enterprise Development Lp | Assigning processors to memory mapped configuration |
US9569241B2 (en) * | 2013-02-22 | 2017-02-14 | Red Hat Israel, Ltd. | Sharing devices assigned to virtual machines using runtime exclusion |
JP6264155B2 (ja) * | 2014-03-31 | 2018-01-24 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム |
US9858230B2 (en) * | 2015-02-20 | 2018-01-02 | Cisco Technology, Inc. | Multi-host hot-plugging of multiple cards |
EP3341837A4 (en) | 2016-05-31 | 2019-05-22 | Avago Technologies International Sales Pte. Limited | IMPLEMENTATION OF HOT PLUG HARDWARE AND SOFTWARE |
WO2018119710A1 (zh) * | 2016-12-27 | 2018-07-05 | 深圳前海达闼云端智能科技有限公司 | 电源管理方法、装置、电子设备和计算机程序产品 |
US11356388B2 (en) | 2017-08-18 | 2022-06-07 | Missing Link Electronics, Inc. | Real-time multi-protocol heterogeneous packet-based transport |
WO2019036217A1 (en) | 2017-08-18 | 2019-02-21 | Missing Link Electronics, Inc. | HETEROGENEOUS TRANSPORT BASED ON PACKETS |
WO2019117863A1 (en) * | 2017-12-12 | 2019-06-20 | Hewlett-Packard Development Company, L.P. | Configuration profile updates |
CN108829448A (zh) * | 2018-06-20 | 2018-11-16 | 郑州云海信息技术有限公司 | N级pcie扩展箱的控制方法、系统及可读存储介质 |
CN110580195B (zh) * | 2019-08-29 | 2023-11-07 | 上海仪电(集团)有限公司中央研究院 | 一种基于内存热插拔的内存分配方法和装置 |
US11275817B2 (en) * | 2019-09-25 | 2022-03-15 | Dell Products L.P. | System lockdown and data protection |
JP7435035B2 (ja) * | 2020-03-03 | 2024-02-21 | 日本電気株式会社 | PCIeデバイス、障害復旧方法、プログラム |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6338107B1 (en) * | 1998-12-16 | 2002-01-08 | International Business Machines Corporation | Method and system for providing hot plug of adapter cards in an expanded slot environment |
US6189058B1 (en) * | 1999-02-12 | 2001-02-13 | Compaq Computer Corporation | Crossbar connect switch mechanism for hot plugability |
EP1248179A1 (en) * | 2001-04-03 | 2002-10-09 | Hewlett-Packard Company | Selective activation and deactivation of peripheral devices connected to a USB system |
US6823418B2 (en) * | 2001-06-29 | 2004-11-23 | Intel Corporation | Virtual PCI device apparatus and method |
US6985490B2 (en) * | 2001-07-11 | 2006-01-10 | Sancastle Technologies, Ltd. | Extension of fibre channel addressing |
US7493438B2 (en) * | 2001-10-03 | 2009-02-17 | Intel Corporation | Apparatus and method for enumeration of processors during hot-plug of a compute node |
US7069477B2 (en) * | 2002-10-30 | 2006-06-27 | International Business Machines Corporation | Methods and arrangements to enhance a bus |
JP2004173136A (ja) * | 2002-11-22 | 2004-06-17 | Fujitsu Ltd | ネットワーク管理装置 |
JP4256693B2 (ja) * | 2003-02-18 | 2009-04-22 | 株式会社日立製作所 | 計算機システム、i/oデバイス及びi/oデバイスの仮想共有方法 |
US7827258B1 (en) * | 2004-03-01 | 2010-11-02 | American Megatrends, Inc. | Method, system, and apparatus for communicating with a computer management device |
US7058738B2 (en) * | 2004-04-28 | 2006-06-06 | Microsoft Corporation | Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices |
US7835380B1 (en) * | 2004-10-19 | 2010-11-16 | Broadcom Corporation | Multi-port network interface device with shared processing resources |
US20060130137A1 (en) * | 2004-12-10 | 2006-06-15 | Storage Technology Corporation | Method for preventing data corruption due to improper storage controller connections |
US7356636B2 (en) * | 2005-04-22 | 2008-04-08 | Sun Microsystems, Inc. | Virtualized PCI switch |
US8223745B2 (en) * | 2005-04-22 | 2012-07-17 | Oracle America, Inc. | Adding packet routing information without ECRC recalculation |
US7225287B2 (en) * | 2005-06-01 | 2007-05-29 | Microsoft Corporation | Scalable DMA remapping on a computer bus |
US7447934B2 (en) * | 2005-06-27 | 2008-11-04 | International Business Machines Corporation | System and method for using hot plug configuration for PCI error recovery |
US7966402B2 (en) * | 2005-06-28 | 2011-06-21 | Hewlett-Packard Development Company, L.P. | Switch to selectively couple any of a plurality of video modules to any of a plurality of blades |
US7424567B2 (en) * | 2005-11-16 | 2008-09-09 | Sun Microsystems, Inc. | Method, system, and apparatus for a dynamic retry buffer that holds a packet for transmission |
US7424565B2 (en) * | 2005-11-16 | 2008-09-09 | Sun Microsystems, Inc. | Method and apparatus for providing efficient output buffering and bus speed matching |
US7447822B2 (en) * | 2005-12-12 | 2008-11-04 | Inventec Corporation | Hot-plug control system and method |
US20070165596A1 (en) * | 2006-01-18 | 2007-07-19 | Boyd William T | Creation and management of routing table for PCI bus address based routing with integrated DID |
JP4810349B2 (ja) * | 2006-08-11 | 2011-11-09 | 日本電気株式会社 | I/o装置及び方法 |
US8085673B2 (en) * | 2006-11-22 | 2011-12-27 | Ixia | Method and apparatus for generating bi-directional network traffic and collecting statistics on same |
US7991839B2 (en) * | 2006-12-19 | 2011-08-02 | International Business Machines Corporation | Communication between host systems using a socket connection and shared memories |
US20080183968A1 (en) * | 2007-01-30 | 2008-07-31 | Chi-Ting Huang | Computer system having cache system directly connected to nonvolatile storage device and method thereof |
JP4839484B2 (ja) * | 2007-04-06 | 2011-12-21 | 日本電気株式会社 | バス接続デバイス、バス接続方法およびバス接続用プログラム |
JP5080140B2 (ja) * | 2007-06-13 | 2012-11-21 | 株式会社日立製作所 | I/oデバイス切り替え方法 |
CN101488106A (zh) * | 2008-01-18 | 2009-07-22 | 鸿富锦精密工业(深圳)有限公司 | 具有至少两个bios存储器的系统 |
JP5154238B2 (ja) * | 2008-01-18 | 2013-02-27 | 株式会社日立製作所 | 複合型計算機システムの管理方法及び複合型計算機システム |
JP5116497B2 (ja) * | 2008-01-31 | 2013-01-09 | 株式会社日立製作所 | 情報処理システム、i/oスイッチ及びi/oパスの交替処理方法 |
WO2009108146A1 (en) * | 2008-02-26 | 2009-09-03 | Hewlett-Packard Development Company L.P. | Method and apparatus for performing a host enumeration process |
WO2009120187A2 (en) * | 2008-03-25 | 2009-10-01 | Hewlett-Packard Development Company, L.P. | System and method for transforming pcie sr-iov functions to appear as legacy functions |
US8838867B2 (en) * | 2008-12-24 | 2014-09-16 | Nuon, Inc. | Software-based virtual PCI system |
US20090292849A1 (en) * | 2008-05-22 | 2009-11-26 | Khoo Ken | Adaptable pci express controller core |
JP2009294828A (ja) * | 2008-06-04 | 2009-12-17 | Hitachi Ltd | Pciスイッチ、仮想ツリー切り替え方法、及びpciスイッチシステム |
JP5180729B2 (ja) | 2008-08-05 | 2013-04-10 | 株式会社日立製作所 | 計算機システム及びバス割当方法 |
JP5272265B2 (ja) * | 2008-09-29 | 2013-08-28 | 株式会社日立製作所 | Pciデバイス共有方法 |
US8719483B2 (en) * | 2008-10-15 | 2014-05-06 | Nec Corporation | Multi-root PCI express switch, boot method thereof, and multi-root PCI manager program |
US7904633B2 (en) * | 2008-10-28 | 2011-03-08 | Hewlett-Packard Development Company, L.P. | Switch providing external access to computer-system components and computer-system peripherals |
JP5332000B2 (ja) * | 2008-12-17 | 2013-10-30 | 株式会社日立製作所 | 複合型計算機装置、複合型計算機の管理方法及び管理サーバ |
JP5218252B2 (ja) * | 2009-04-24 | 2013-06-26 | 富士通株式会社 | バススイッチ,コンピュータシステム及びコンピュータシステムの管理方法 |
JP2011171951A (ja) * | 2010-02-18 | 2011-09-01 | Hitachi Ltd | 情報処理システムおよび計算機への物理位置情報割り当て方法 |
JP5742387B2 (ja) * | 2011-03-31 | 2015-07-01 | 富士通株式会社 | 情報処理システム、及びi/oスイッチ装置 |
-
2009
- 2009-02-19 JP JP2009036962A patent/JP5401679B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-19 US US12/709,405 patent/US8533381B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8533381B2 (en) | 2013-09-10 |
JP2010191814A (ja) | 2010-09-02 |
US20100211717A1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5401679B2 (ja) | 計算機システム、管理方法及び管理サーバ | |
US8359415B2 (en) | Multi-root I/O virtualization using separate management facilities of multiple logical partitions | |
JP5154238B2 (ja) | 複合型計算機システムの管理方法及び複合型計算機システム | |
US8346997B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create redundant configurations | |
JP5598148B2 (ja) | スイッチング装置、情報処理装置、及びスイッチング装置の制御方法 | |
JP5305866B2 (ja) | データ処理システム内で入出力(i/o)仮想化を管理するための方法およびコンピュータ・プログラムならびにデータ処理システム | |
US8225005B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect | |
US10333865B2 (en) | Transformation of peripheral component interconnect express compliant virtual devices in a network environment | |
JP5305848B2 (ja) | データ処理システム内で入出力(i/o)仮想化を管理するための方法およびデータ処理システムならびにコンピュータ・プログラム | |
EP1686473B1 (en) | Computer system, computer, storage system, and control terminal | |
JP5074457B2 (ja) | 計算機システム、スイッチ切り替え方法及びpciスイッチ | |
JP5332000B2 (ja) | 複合型計算機装置、複合型計算機の管理方法及び管理サーバ | |
US8141093B2 (en) | Management of an IOV adapter through a virtual intermediary in an IOV management partition | |
JP4295184B2 (ja) | 仮想計算機システム | |
CN108139924B (zh) | 热插拔硬件及软件实施方案 | |
JP5733628B2 (ja) | 仮想計算機を制御する計算機装置及び仮想計算機の制御方法 | |
JP2011517497A (ja) | Pcieのsr−iov機能をレガシー機能として現出するように変換するシステム及び方法 | |
US20130160001A1 (en) | Managing configuration and system operations of a non-shared virtualized input/output adapter as virtual peripheral component interconnect root to single function hierarchies | |
US9361255B2 (en) | Method for controlling I/O switch, method for controlling virtual computer, and computer system | |
US20140282584A1 (en) | Allocating Accelerators to Threads in a High Performance Computing System | |
US8793481B2 (en) | Managing hardware resources for soft partitioning | |
JP2007272275A (ja) | コンピュータシステム、並列初期化方法、及びブートプログラム | |
Tu et al. | Seamless fail-over for PCIe switched networks | |
US11422824B2 (en) | Computer activation method | |
EP2693718B1 (en) | Information processing system, collecting program, and collecting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131004 |
|
LAPS | Cancellation because of no payment of annual fees |