JP5398318B2 - Exposure apparatus and method for manufacturing electronic device - Google Patents
Exposure apparatus and method for manufacturing electronic device Download PDFInfo
- Publication number
- JP5398318B2 JP5398318B2 JP2009072278A JP2009072278A JP5398318B2 JP 5398318 B2 JP5398318 B2 JP 5398318B2 JP 2009072278 A JP2009072278 A JP 2009072278A JP 2009072278 A JP2009072278 A JP 2009072278A JP 5398318 B2 JP5398318 B2 JP 5398318B2
- Authority
- JP
- Japan
- Prior art keywords
- optical system
- illumination
- pattern
- resist mask
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、露光装置および電子デバイスの製造方法に関する。 The present invention relates to an exposure apparatus and an electronic device manufacturing method.
半導体装置やフラットパネルディスプレイなどの電子デバイスの製造においては、基板上に薄膜層を積層し、これを所望の形状に加工することで回路パターンを形成するようにしている。そして、積層された薄膜層を所望の形状に加工する場合には、フォトリソグラフィ工程、エッチング工程を繰り返すことで回路パターンを形成するようにしている。この場合一般的には、フォトリソグラフィ工程においてレジストと呼ばれる感光性物質を薄膜層上に積層させてレジスト膜を形成し、このレジスト膜を選択的に露光、現像することでレジストマスクを形成するようにしている。そして、エッチング工程においてレジストマスクを用いて薄膜層をドライエッチングすることで回路パターンを形成するようにしている。 In the manufacture of electronic devices such as semiconductor devices and flat panel displays, a thin film layer is laminated on a substrate and processed into a desired shape to form a circuit pattern. When the laminated thin film layer is processed into a desired shape, a circuit pattern is formed by repeating the photolithography process and the etching process. In this case, generally, in a photolithography process, a photosensitive material called a resist is laminated on a thin film layer to form a resist film, and this resist film is selectively exposed and developed to form a resist mask. I have to. In the etching process, the circuit pattern is formed by dry etching the thin film layer using a resist mask.
ここで、設計上の回路パターンの寸法と実際に形成された回路パターンの寸法とに誤差が生じると、デバイス特性がばらついたり、製品歩留まりが低下したりするおそれがある。この様な寸法誤差が生じる要因として露光時における光の干渉効果、いわゆる光近接効果が知られており、光強度シミュレーションなどを行うことで形成されるレジストマスクのパターン寸法を補正するようにしている。 Here, if an error occurs between the dimension of the designed circuit pattern and the dimension of the actually formed circuit pattern, there is a risk that the device characteristics may vary or the product yield may be reduced. As a factor causing such a dimensional error, a light interference effect at the time of exposure, a so-called optical proximity effect is known, and a pattern size of a resist mask formed by performing a light intensity simulation or the like is corrected. .
しかしながら、この様な寸法誤差は露光時(フォトリソグラフィ工程)のみならずエッチング工程においても生じ得る。例えば、エッチング工程におけるプラズマ分布などのプラズマ特性が変動することでエッチング特性が変化して、過剰なエッチングが生じたりエッチングが不足したりする場合がある。そのため、エッチング工程における寸法誤差(以下、加工変換差と称する)を考慮して、フォトリソグラフィ工程において露光を行う際に用いられるレチクル(マスク)のパターン寸法を補正する技術が提案されている(特許文献1を参照)。 However, such a dimensional error can occur not only during exposure (photolithography process) but also in the etching process. For example, there are cases where the etching characteristics change due to fluctuations in plasma characteristics such as plasma distribution in the etching process, resulting in excessive etching or insufficient etching. Therefore, a technique for correcting the pattern dimension of a reticle (mask) used when performing exposure in a photolithography process in consideration of a dimensional error in the etching process (hereinafter referred to as a processing conversion difference) has been proposed (patent). Reference 1).
ところが、エッチング特性は、プラズマ特性などが変化することで経時的に変動するおそれがある。そのため、レチクルのパターン寸法を補正することで加工変換差の低減を図るようにすれば、適正なパターン寸法を有するレチクルの選択と交換とが必要となり迅速な対応が図れなくなるおそれがある。また、エッチング特性の変動量に合わせて多数のレチクルが必要となったり、適正な補正ができなくなったりするおそれがある。 However, the etching characteristics may change over time due to changes in plasma characteristics and the like. Therefore, if the processing pattern difference is reduced by correcting the pattern size of the reticle, it is necessary to select and replace a reticle having an appropriate pattern size, and there is a possibility that quick response cannot be achieved. In addition, a large number of reticles may be required according to the amount of variation in etching characteristics, or proper correction may not be possible.
本発明は、エッチング特性が変動した場合であっても加工変換差の迅速な低減を図ることができる露光装置および電子デバイスの製造方法を提供する。 The present invention provides an exposure apparatus and an electronic device manufacturing method capable of quickly reducing a processing conversion difference even when etching characteristics vary.
本発明の一態様によれば、光源と、前記光源の出射側に設けられた照明絞り部および遮蔽板と、を有し、レチクルのパターン領域に向けて光束を出射する照明光学系と、前記光束が照射されたパターンの像を基板の露光面に投影する投影光学系と、前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つと、レジストマスクのパターン寸法と、の関係を前記レジストマスクのパターン寸法の補正情報として格納する補正情報格納部と、前記基板に形成された回路パターンの検査情報と、前記補正情報と、から前記レジストマスクのパターン寸法を補正するための前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つを補正条件として求める補正条件演算部と、前記補正条件に基づいて、前記照明光学系の開口数を変化させて前記照明光学系のコヒーレンスファクタを制御する前記照明絞り部、および前記照明の形状を変化させるための前記遮蔽板の位置の少なくとも1つを制御し、前記レジストマスクのパターン寸法を変化させる光学系制御部と、を備えたことを特徴とする露光装置が提供される。 According to one aspect of the present invention, the illumination optical system includes a light source, an illumination stop portion and a shielding plate provided on an emission side of the light source, and emits a light beam toward a pattern area of the reticle. a projection optical system for projecting an image of a pattern light beam is irradiated on the exposed surface of the substrate, the shape of the illumination provided before Symbol illumination optical system coherence factor, and the illumination optical system at least one, the resist mask The pattern size of the resist mask from the correction information storage unit that stores the relationship with the pattern dimension as correction information of the pattern dimension of the resist mask, the inspection information of the circuit pattern formed on the substrate, and the correction information determined as at least one of the correction condition in the form of pre-Symbol illumination optical system coherence factor, and illumination the provided illumination optical system for correcting the A correction condition calculating unit, based on the correction condition, the illumination diaphragm unit for controlling the coherence factor of the illumination optical system by changing the numerical aperture of the illumination optical system, and the for changing the shape of the illumination controlling at least one of the position of the shielding plate, the resist and the optical system controller for the pattern dimension Ru changing the mask, the exposure apparatus characterized by having a are provided.
また、本発明の他の一態様によれば、基板に形成された回路パターンの検査情報を収集する工程と、前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つと、レジストマスクのパターン寸法と、の関係を前記レジストマスクのパターン寸法の補正情報として収集する工程と、前記検査情報に基づいて回路パターンの状態を判定する工程と、前記補正情報から適切なものを選定し、前記レジストマスクのパターン寸法を補正するための前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つを補正条件として求める工程と、前記レジストマスクのパターン寸法を変化させるために、前記補正条件に基づいて、前記照明光学系の開口数を変化させて前記照明光学系のコヒーレンスファクタを制御する前記照明光学系に設けられた照明絞り部、および前記照明の形状を変化させるための遮蔽板の位置の少なくとも1つを制御する工程と、レチクルのパターン領域に向けて光束を出射させ、前記光束が照射されたパターンの像を前記基板の露光面に投影させることで露光を行う工程と、を備えたことを特徴とする電子デバイスの製造方法が提供される。
Further, according to another aspect of the present invention, the shape of the step and the illumination provided before Symbol illumination optical system coherence factor, and the illumination optical system for collecting inspection information of a circuit pattern formed on the substrate A step of collecting the relationship between at least one of the resist mask pattern dimension and the resist mask pattern dimension as correction information of the resist mask pattern dimension, a step of determining a circuit pattern state based on the inspection information, and the correction information and selects the appropriate, determined as at least one of the correction condition in the form of illumination provided before Symbol illumination optical system coherence factor, and the illumination optical system for correcting the pattern size of the resist mask step , in order to change the pattern size of the resist mask, based on the correction condition, changes the numerical aperture of the illumination optical system It was a step that controls at least one of the positions of the illumination optical system illuminating aperture portion provided in the illumination optical system that controls the coherence factor, and shield plate for changing the shape of the illumination, reticle And a step of performing exposure by projecting an image of a pattern irradiated with the light beam onto an exposure surface of the substrate. Is provided.
本発明によれば、エッチング特性が変動した場合であっても加工変換差の迅速な低減を図ることができる露光装置および電子デバイスの製造方法が提供される。 According to the present invention, there are provided an exposure apparatus and an electronic device manufacturing method capable of quickly reducing a processing conversion difference even when etching characteristics fluctuate.
以下、図面を参照しつつ、本発明の実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、本実施の形態に係る露光装置を例示するための模式図である。
図1に示すように、露光装置1には、照明光学系2、レチクルステージ7、投影光学系8、基板ステージ10、補正条件演算部11、補正情報格納部12、光学系制御部13が設けられている。
Hereinafter, embodiments of the present invention will be illustrated with reference to the drawings. In addition, in each drawing, the same code | symbol is attached | subjected to the same component and detailed description is abbreviate | omitted suitably.
FIG. 1 is a schematic view for illustrating an exposure apparatus according to the present embodiment.
As shown in FIG. 1, the
また、レチクルRのパターン領域に向けて光束を出射する照明光学系2には、光源3、フライアイレンズ4、照明絞り部5、コンデンサレンズ6が設けられている。
光源3は、レーザ光源などの遠紫外線を出射するものとすることができる。例えば、波長が248nmのKrFエキシマレーザ光源、波長が193nmのArFエキシマレーザ光源、波長が157nmのF2レーザ光源、YAGレーザや固体レーザ(例えば、半導体レーザなど)などとすることができる。
光源3の出射側にはフライアイレンズ4が設けられている。フライアイレンズ4は、複数の小レンズをマトリクス状に集積させるようにして構成されている。そして、光源3から出射した光束がフライアイレンズ4を透過することで光束断面における光強度分布が均一となるようになっている。
The illumination
The light source 3 can emit far ultraviolet rays such as a laser light source. For example, a KrF excimer laser light source having a wavelength of 248 nm, an ArF excimer laser light source having a wavelength of 193 nm, an F 2 laser light source having a wavelength of 157 nm, a YAG laser, a solid-state laser (for example, a semiconductor laser), or the like can be used.
A fly-eye lens 4 is provided on the emission side of the light source 3. The fly-eye lens 4 is configured to integrate a plurality of small lenses in a matrix. The light beam emitted from the light source 3 passes through the fly-eye lens 4 so that the light intensity distribution in the beam cross section is uniform.
フライアイレンズ4の出射側の焦点位置には照明絞り部5が設けられている。照明絞り部5は、光束断面の寸法を変化させる。
図2は、照明絞り部5を例示するための模式図である。なお、図2(a)は照明絞り部5を例示するための模式断面図、図2(b)は図2(a)におけるA−A矢視図である。 図2に示すように、照明絞り部5には、遮光部5aと透過部5bとが設けられている。遮光部5aは金属などの不透明体で形成され、フライアイレンズ4から出射した光束の一部を遮光する。また、遮光部5aは複数の板状体5cを相互に重なり合わせることにより構成されている。それぞれの板状体5cは、支持部5dを中心に回転移動できるように構成されている。支持部5dが設けられた側の反対側には長穴5eが設けられている。この長穴5eには可動ピン5fが挿入されている。また、この可動ピン5fの位置よって、各板状体5cが支持部5dを中心として回転移動するようになっている。そして、各板状体5cが回転移動することで透過部5bの開口寸法(直径寸法)が変化するようになっている。また、可動ピン5fの位置を変化させるための図示しない駆動部が設けられ、図示しない駆動部と光学系制御部13とが電気的に接続されている。なお、板状体5c、支持部5d、長穴5e、可動ピン5fの寸法、形状、数、配設位置などは例示したものに限定されるわけではなく適宜変更することができる。
この様な構成の照明絞り部5においては、光学系制御部13からの電気信号に基づいて図示しない駆動部を駆動し、各板状体5cを回転移動させることで透過部5bの開口寸法(直径寸法)、ひいては照明光学系2の開口数NALを変化させることができるようになっている。
An
FIG. 2 is a schematic diagram for illustrating the
In the
ここで、照明光学系2の開口数をNAL、投影光学系8の開口数をNAPとするとコヒーレンスファクタσは以下の(1)式のようになる。
Here, the numerical aperture of the illumination
σ=NAL/NAP ・・・(1)
一般に、開口数を大きくすれば解像度を向上させることができる。また、コヒーレンスファクタσを小さくすればコヒーレンシィが良くなるためパターンのエッヂを強調することができる。また、コヒーレンスファクタσを変化させると、投影光学系8の瞳面における照度分布を変化させることもできる。そのため、パターンの結像特性は開口数やコヒーレンスファクタσを変化させることで制御することができる。
なお、コヒーレンスファクタσなどの制御に関しては後述する。
σ = NA L / NA P (1)
In general, the resolution can be improved by increasing the numerical aperture. Further, if the coherence factor σ is reduced, the coherency is improved, so that the edge of the pattern can be emphasized. Further, when the coherence factor σ is changed, the illuminance distribution on the pupil plane of the projection
The control of the coherence factor σ will be described later.
照明絞り部5の出射側にはコンデンサレンズ6が設けられている。コンデンサレンズ6は、入射した光束を略平行な光束に変換する。
コンデンサレンズ6(照明光学系2)の出射側には、レチクル(マスク)Rを保持するレチクルステージ7が設けられている。そして、レチクルステージ7上に保持されたレチクルRと照明絞り部5とは、光学的に共役な位置に配設されている。
レチクルRは、例えば、透明基板と、透明基板表面のパターン領域に形成されたパターンを有するものとすることができる。透明基板は、照射された光束を透過させる材料から形成されている。透明基板は、例えば、石英ガラスなどから形成することができる。また、パターンは、照射された光束を遮光または減衰させる材料から形成されている。パターンは、例えば、クロム(Cr)やモリブデンシリサイド(MoSi)などから形成することができる。
A
On the exit side of the condenser lens 6 (illumination optical system 2), a
The reticle R can have, for example, a transparent substrate and a pattern formed in a pattern region on the surface of the transparent substrate. The transparent substrate is made of a material that transmits the irradiated light beam. The transparent substrate can be formed from, for example, quartz glass. The pattern is formed of a material that blocks or attenuates the irradiated light beam. The pattern can be formed from, for example, chromium (Cr) or molybdenum silicide (MoSi).
レチクルステージ7の出射側には、投影光学系8が設けられている。投影光学系8は、レチクルRのパターン領域に形成されたパターンを所定の倍率で基板Wの露光面(レジスト膜上)に転写する。すなわち、投影光学系8は、光束が照射されたパターンの像を基板Wの露光面に投影する。投影光学系8には、開口絞り部9が設けられている。開口絞り部9は、投影光学系8の瞳面に設けられており、開口絞り部9と照明絞り部5とは光学的に共役な位置にある。また、開口数NAPを変化させることができるように開口絞り部9の開口寸法(直径寸法)を変化させることができるようになっている。なお、開口絞り部9は、図2において例示をした照明絞り部5と同様の構成とすることができる。そのため、光学系制御部13からの電気信号に基づいて図示しない駆動部を駆動し、各板状体を回転移動させることで透過部の開口寸法(直径寸法)、ひいては投影光学系8の開口数NAPを変化させることができるようになっている。
A projection
投影光学系8の出射側には、基板ステージ10が設けられている。基板ステージ10の基板Wが載置される面(載置面)には図示しない保持手段(例えば、静電チャックなど)が設けられ、載置された基板Wを保持することができるようになっている。また、投影光学系8の光軸に略垂直な2次元平面内(水平面内)において載置された基板Wの位置を移動させることができるようになっている。すなわち、基板ステージ10は、いわゆるXYテーブルとしての機能を備えている。また、投影光学系8の光軸に略平行な方向の移動ができるようにすることもできる。なお、基板ステージ10には、図示しない座標測定手段が設けられ載置された基板Wの位置情報が検知できるようになっている。
A
補正条件演算部11には、補正情報格納部12、光学系制御部13が電気的に接続されており、情報の受け渡しができるようになっている。また、補正条件演算部11には、露光装置1の外部に設けられた検査装置100が電気的に接続されており、検査情報の受け渡しができるようになっている。検査装置100は、エッチングにより基板Wに形成された回路パターンの検査情報を収集する。この場合、回路パターンの検査情報には、加工変換差および加工変換差の面内分布の少なくともいずれかが含まれているものとすることができる。
A correction
また、光学系制御部13は、照明絞り部5、開口絞り部9の開口寸法(直径寸法)を変化させることで、露光における光学的な条件である開口数、コヒーレンスファクタσを変化させる。すなわち、光学系制御部13は、後述する補正条件に基づいて露光における光学的な条件を変化させる。
The optical
ここで、補正条件演算部11などについてさらに例示をする前に加工変換差を考慮したレジストマスクのパターン寸法の補正について例示をする。
設計上の回路パターンの寸法と実際に形成された回路パターンの寸法とに誤差が生じると、デバイス特性がばらついたり、製品歩留まりが低下したりするおそれがある。この様な寸法誤差は露光時(例えば、光近接効果など)のみならず後工程であるエッチング工程においても生じ得る。例えば、エッチング工程におけるプラズマ分布などのプラズマ特性が変動することでエッチング特性が変化して、過剰なエッチングが生じたりエッチングが不足したりする場合がある。
Here, the correction of the resist mask pattern dimension in consideration of the processing conversion difference will be illustrated before further illustrating the correction
If an error occurs between the designed circuit pattern dimension and the actually formed circuit pattern dimension, the device characteristics may vary and the product yield may decrease. Such a dimensional error may occur not only at the time of exposure (for example, optical proximity effect) but also in an etching process which is a subsequent process. For example, there are cases where the etching characteristics change due to fluctuations in plasma characteristics such as plasma distribution in the etching process, resulting in excessive etching or insufficient etching.
また、加工変換差(エッチング工程における寸法誤差)には面内分布が生ずる場合がある。例えば、プラズマ分布などがばらつくことにより基板W上の位置によりエッチングレートが異なるものとなる場合がある。そのため、加工変換差に面内分布が生ずる場合がある。 Further, in-plane distribution may occur in the processing conversion difference (dimensional error in the etching process). For example, the etching rate may vary depending on the position on the substrate W due to variations in plasma distribution and the like. Therefore, an in-plane distribution may occur in the processing conversion difference.
図3は、加工変換差およびその面内分布を例示するための模式グラフ図である。なお、横軸は回路パターンのピッチ幅寸法を表し、右側になるほどピッチ幅寸法が大きくなることを表している。また、縦軸は加工変換差を表し、上側になるほど加工変換差が大きくなることを表している。また、図中のS1は基板Wの周縁付近の場合、S2は基板Wの中心付近の場合、S3はS1とS2との間の領域の場合である。 FIG. 3 is a schematic graph for illustrating the processing conversion difference and its in-plane distribution. The horizontal axis represents the pitch width dimension of the circuit pattern, and the pitch width dimension increases toward the right side. The vertical axis represents the machining conversion difference, and the machining conversion difference increases as it goes upward. In the figure, S1 is near the periphery of the substrate W, S2 is near the center of the substrate W, and S3 is a region between S1 and S2.
図3に示すように、回路パターンのピッチ幅寸法が大きくなるほどプラズマ生成物(例えば、イオン、中性活性種、電子など)の導入が容易となるのでプラズマ分布などのプラズマ特性の影響を受けやすくなる。そのため、回路パターンのピッチ幅寸法が大きくなるほど加工変換差が大きくなる傾向がある。また、基板Wの中心付近よりも周縁付近の方が処理雰囲気の影響を受けやすい。例えば、中心付近の方がプラズマ生成物の流れが遅く安定している傾向がある。そのため、回路パターンのピッチ幅寸法が同じであっても、基板Wの周縁になるほど加工変換差が大きくなる傾向がある。すなわち、図3に示すように、基板Wの周縁付近S1における加工変換差が一番大きくなる。また、基板Wの中心付近S2における加工変換差が一番小さくなり、領域S3は、基板Wの周縁付近S1と基板Wの中心付近S2との間の値となる。この様に、加工変換差には面内分布が生ずる場合がある。 As shown in FIG. 3, the plasma product (for example, ions, neutral active species, electrons, etc.) can be introduced more easily as the pitch width dimension of the circuit pattern becomes larger, so that it is more susceptible to plasma characteristics such as plasma distribution. Become. Therefore, the processing conversion difference tends to increase as the pitch width dimension of the circuit pattern increases. Further, the vicinity of the periphery is more susceptible to the influence of the processing atmosphere than the vicinity of the center of the substrate W. For example, the plasma product flow tends to be slower and more stable near the center. Therefore, even if the pitch width dimension of the circuit pattern is the same, the processing conversion difference tends to increase as the peripheral edge of the substrate W is reached. That is, as shown in FIG. 3, the processing conversion difference in the vicinity S1 of the periphery of the substrate W becomes the largest. Further, the processing conversion difference near the center S2 of the substrate W is the smallest, and the region S3 is a value between the vicinity S1 of the periphery of the substrate W and the vicinity S2 of the center of the substrate W. Thus, in-plane distribution may occur in the processing conversion difference.
また、加工変換差はプロセス条件やエッチング装置の特性などの影響を受け得る。すなわち、加工変換差は、プロセス条件の内容(例えば、プロセスガスの成分比、圧力、印加電力など)やエッチング装置の種類(例えば、プラズマ発生方式の違いや機種など)などによっても影響を受け得る。 Further, the processing conversion difference can be affected by the process conditions and the characteristics of the etching apparatus. That is, the processing conversion difference can be influenced by the contents of process conditions (for example, process gas component ratio, pressure, applied power, etc.) and the type of etching apparatus (for example, difference in plasma generation method, model, etc.). .
また、加工変換差は、エッチング装置の使用状況などによっても変化する場合がある。例えば、加工変換差は、エッチング装置の処理容器内における堆積物の堆積量などによっても変化する場合がある。すなわち、加工変換差は、エッチング装置の使用状況などによって経時的に変化する場合がある。 In addition, the processing conversion difference may vary depending on the usage status of the etching apparatus. For example, the processing conversion difference may change depending on the amount of deposits in the processing container of the etching apparatus. That is, the processing conversion difference may change over time depending on the usage status of the etching apparatus.
この場合、露光時における寸法誤差は主に光の干渉効果、いわゆる光近接効果によるものと考えられる。なお、光近接効果とは、レチクルR上において隣接するラインとの間の寸法(スペース幅寸法)が異なる場合には、レチクルR上では同じライン幅寸法であっても露光した後のライン幅寸法(レジストマスクにおけるライン幅寸法)が変化してしまう現象をいう。
この光近接効果による寸法誤差の場合は、面内分布や経時的な変化が少ないと考えられるので、予め光強度シミュレーションなどを行うことで露光時における寸法誤差を一義的に求めることができる。そのため、露光時における寸法誤差を考慮してパターン寸法を補正したレチクルRを作成することができる。
In this case, it is considered that the dimensional error during exposure is mainly due to the light interference effect, so-called optical proximity effect. The optical proximity effect means that when the dimension (space width dimension) between adjacent lines on the reticle R is different, the line width dimension after exposure is the same on the reticle R even if the line width dimension is the same. This is a phenomenon in which (line width dimension in a resist mask) changes.
In the case of the dimensional error due to the optical proximity effect, it is considered that the in-plane distribution and the change with time are small. Therefore, the dimensional error at the time of exposure can be uniquely obtained by performing a light intensity simulation in advance. Therefore, the reticle R in which the pattern dimension is corrected in consideration of the dimension error during exposure can be created.
一方、前述したように、加工変換差の場合には面内分布や経時的な変化が生じ得る。そのため、加工変換差を考慮したレチクルRを作成するものとすれば、非常に多くのレチクルRを作成しなければならなくなる。また、適正なパターン寸法を有するレチクルRの選択と交換とが必要となり迅速な対応が図れなくなるおそれがある。また、適正な補正ができなくなるおそれもある。そのため、レチクルRの交換を行わなくても、加工変換差を考慮したレジストマスクのパターン寸法の補正が行えるようにすることが好ましい。 On the other hand, as described above, in the case of processing conversion differences, in-plane distribution and changes with time can occur. For this reason, if the reticle R considering the processing conversion difference is to be created, a very large number of reticles R must be created. Further, it is necessary to select and replace the reticle R having an appropriate pattern dimension, and there is a possibility that quick response cannot be achieved. Moreover, there is a possibility that proper correction cannot be performed. Therefore, it is preferable that the resist mask pattern dimensions can be corrected in consideration of the processing conversion difference without exchanging the reticle R.
ここで、本発明者の得た知見によれば、露光における光学的な条件を変化させることでレジストマスクのパターン寸法を補正することができる。例えば、前述した開口数NAL、開口数NAP、コヒーレンスファクタσなどを変化させることでレジストマスクのパターン寸法を補正することができる。
図4は、コヒーレンスファクタσを変化させた場合を例示するための模式グラフ図である。なお、横軸は回路パターンのピッチ幅寸法を表し、右側になるほどピッチ幅寸法が大きくなることを表している。また、縦軸は形成されるレジストマスクのパターン寸法を表し、上側になるほど形成されるレジストマスクのパターン寸法が大きくなることを表している。また、図中のσはコヒーレンスファクタσが基準値の場合、σ−2は基準値から2%少ない値の場合、σ+2は基準値から2%多い値の場合である。
また、レジストマスクのパターン寸法には、ライン幅寸法、スペース幅寸法、ピッチ幅寸法が含まれるが、どれを対象としても同様の傾向を示す。そのため、縦軸は、レジストマスクのパターン寸法としてもよいし、レジストマスクのライン幅寸法、レジストマスクのスペース幅寸法、レジストマスクのピッチ幅寸法などとしてもよい。
なお、レジストマスクのパターン寸法には、ライン幅寸法、スペース幅寸法、ピッチ幅寸法が含まれるが、これらを含めてレジストマスクのパターン寸法と称することにする。
Here, according to the knowledge obtained by the present inventor, the pattern dimension of the resist mask can be corrected by changing the optical conditions in the exposure. For example, the pattern size of the resist mask can be corrected by changing the numerical aperture NA L , the numerical aperture NA P , the coherence factor σ, and the like.
FIG. 4 is a schematic graph for illustrating the case where the coherence factor σ is changed. The horizontal axis represents the pitch width dimension of the circuit pattern, and the pitch width dimension increases toward the right side. The vertical axis represents the pattern dimension of the resist mask to be formed, and represents that the pattern dimension of the resist mask to be formed becomes larger toward the upper side. In the figure, σ is a case where the coherence factor σ is a reference value, σ −2 is a
The pattern dimensions of the resist mask include a line width dimension, a space width dimension, and a pitch width dimension, and the same tendency is shown for any of them. Therefore, the vertical axis may be a resist mask pattern dimension, a resist mask line width dimension, a resist mask space width dimension, a resist mask pitch width dimension, or the like.
The resist mask pattern dimensions include a line width dimension, a space width dimension, and a pitch width dimension, and these are referred to as a resist mask pattern dimension.
図4に示すように、コヒーレンスファクタσを変化させればレジストマスクのパターン寸法を変えることができる。すなわち、コヒーレンスファクタσを制御することでレジストマスクのパターン寸法を補正することができる。また、前述した(1)式に示すように、開口数NAL、開口数NAPを変化させればコヒーレンスファクタσが変化することになるので、開口数NAL、開口数NAPを制御することでもレジストマスクのパターン寸法を補正することができる。 As shown in FIG. 4, the pattern dimension of the resist mask can be changed by changing the coherence factor σ. That is, the pattern dimension of the resist mask can be corrected by controlling the coherence factor σ. Further, as shown in the aforementioned equation (1), the numerical aperture NA L, since if by changing the numerical aperture NA P coherence factor σ is changing, controlling the numerical aperture NA L, the numerical aperture NA P In this way, the pattern dimension of the resist mask can be corrected.
また、照明の形状を変化させることでもレジストマスクのパターン寸法を変化させることができる。
図5は、照明の形状を例示するための模式図である。なお、図5は、一例として、クエーサー照明(quasar illumination)の場合を例示したものである。
図5に示すように、クエーサー照明である照明30には4つの極30aが設けられている。極30aは、円環の2本の半径とその間にある2つの円弧に囲まれた形状を有している。また、各極30aは実質的に同一の形状を有し、同心円上に等間隔に配設されている。そして、円環の外側の円の半径寸法をL1、内側の円の半径寸法をL2としている。また、円環の2本の半径間の角度をθとしている。
The pattern size of the resist mask can also be changed by changing the illumination shape.
FIG. 5 is a schematic diagram for illustrating the shape of illumination. FIG. 5 shows an example of quasar illumination.
As shown in FIG. 5, the
照明の形状を変化させることでレジストマスクのパターン寸法を変化させる場合には、例えば、輝度比(縦横における輝度の比率)を変化させればよい。この場合、輝度比は極30aの大きさを変えることで変化させることができる。また、極30aの大きさは、半径寸法L1、L2や角度θを変えることで変化させることができる。そのため、半径寸法L1、L2、角度θなどを制御することで照明の形状を変えて、レジストマスクのパターン寸法を補正するようにすることができる。
また、光の強度や位相差などを変化させることでもレジストマスクのパターン寸法を補正することができる。例えば、光の強度は、光源3に印加する電圧などを制御することで変化させることができる。
When changing the pattern size of the resist mask by changing the shape of illumination, for example, the luminance ratio (ratio of luminance in the vertical and horizontal directions) may be changed. In this case, the luminance ratio can be changed by changing the size of the
The pattern size of the resist mask can also be corrected by changing light intensity, phase difference, and the like. For example, the intensity of light can be changed by controlling the voltage applied to the light source 3.
次に、図1に戻って、補正条件演算部11などについてさらに例示をする。
補正情報格納部12は、シミュレーションや実験などに基づいて求められたレジストマスクのパターン寸法に関する補正情報を格納する。すなわち、補正情報格納部12は、露光における光学的な条件と、レジストマスクのパターン寸法と、の関係をレジストマスクのパターン寸法の補正情報として格納する。
Next, returning to FIG. 1, the correction
The correction
例えば、図4に例示をしたようなコヒーレンスファクタσとレジストマスクのパターン寸法との関係を予めシミュレーションや実験などにより求め、その情報を補正情報として格納する。なお、補正情報はコヒーレンスファクタσに関するものに限定されるわけではなく、露光における他の光学的な条件に関するものとすることができる。例えば、前述した開口数NAL、開口数NAP、照明の形状、光の強度、位相差などに関するものとすることができる。すなわち、露光における光学的な条件は、照明光学系2の開口数NAL、投影光学系8の開口数NAP、コヒーレンスファクタσ、照明光学系2に設けられた照明の形状、光の強度、位相差からなる群より選ばれた少なくとも1つとすることができる。
For example, the relationship between the coherence factor σ illustrated in FIG. 4 and the pattern size of the resist mask is obtained in advance by simulation or experiment, and the information is stored as correction information. Note that the correction information is not limited to information related to the coherence factor σ, but may be related to other optical conditions in exposure. For example, the numerical aperture NA L , the numerical aperture NA P , the illumination shape, the light intensity, the phase difference, and the like described above can be used. That is, the optical conditions in the exposure are the numerical aperture NA L of the illumination
露光装置1の外部に設けられた検査装置100は、基板Wに形成された回路パターンの寸法検査を行い、検査情報を補正条件演算部11に提供する。
回路パターンの寸法検査方法としては、例えば、いわゆる電子検査、光学検査などを例示することができる。この場合、電子検査としては、例えば、走査型電子顕微鏡(Scanning Electron Microscope;SEM)、透過型電子顕微鏡(Transmission Electron Microscope; TEM)、走査型透過電子顕微鏡 (Scanning Transmission Electron Microscope; STEM)、原子間力顕微鏡(Atomic Force Microscope; AFM)などを用いた検査を例示することができる。また、光学検査としては、スキャトロメトリー法(Scatterometory)、光学顕微鏡などを用いた検査を例示することができる。
ただし、例示をした検査方法に限定されるわけではなく、適宜変更することができる。
補正条件演算部11に提供された検査情報は、補正条件演算部11に設けられた図示しない格納部に格納される。この検査情報には、回路パターンの寸法情報(加工変換差に関する情報に変換されたものも含む)や面内分布に関する情報が含まれている。なお、検査情報が逐次提供されるようにしてもよいし、定期的に提供されるようにしてもよい。また、補正条件演算部11からの要求に応じて提供されるようにしてもよい。すなわち、回路パターンの検査情報は、逐次または必要に応じて収集され、提供されるようにすることができる。また、図示しない格納手段を介して補正条件演算部11に検査情報が提供されるようにしてもよい。例えば、検査装置100からの検査情報を図示しない格納手段に格納し、補正条件演算部11からの要求に応じて適宜提供するようにすることもできる。
The
Examples of the circuit pattern dimension inspection method include so-called electronic inspection and optical inspection. In this case, examples of the electronic inspection include a scanning electron microscope (SEM), a transmission electron microscope (TEM), a scanning transmission electron microscope (STEM), an interatomic An inspection using a force microscope (AFM) or the like can be exemplified. Further, examples of the optical inspection include inspection using a scatterometry method (Scatterometory), an optical microscope, and the like.
However, it is not limited to the illustrated inspection method, and can be changed as appropriate.
The inspection information provided to the correction
補正条件演算部11は、提供された検査情報に基づいて回路パターンの状態(加工変換差の程度や面内分布の程度など)を判定し、レジストマスクのパターン寸法の補正が必要と判定された場合には、補正情報格納部12に格納されている補正情報から適切なものを選定し、補正条件(例えば、補正値や補正に関する関数式など)を演算する。すなわち、補正条件演算部11は、基板Wに形成された回路パターンの検査情報と、補正情報と、からレジストマスクのパターン寸法を補正するための光学的な条件を補正条件として求める。 そして、求められた補正条件に基づいてレジストマスクのパターンが適切な寸法となるように、露光における光学的な条件を変化させる。
The correction
本実施の形態においては、補正条件演算部11により求められた補正条件が光学系制御部13に提供される。光学系制御部13は、提供された補正条件に基づいて照明絞り部5、開口絞り部9を制御して、開口数(開口数NAL、開口数NAP)、コヒーレンスファクタσを変化させる。すなわち、光学系制御部13は、補正条件に基づいて光学的な条件を変化させる。そのため、レジストマスクのパターン寸法が適正な値となるように補正される。なお、開口数NAL、開口数NAPの少なくともいずれかを変化させるようにしてもよい。この場合、開口数NAL、開口数NAPの少なくともいずれかを変化させるようにしてもコヒーレンスファクタσを変化させることができる。
In the present embodiment, the correction condition obtained by the correction
また、図1に例示をした露光装置1においては、光学系制御部13により照明絞り部5、開口絞り部9を制御するようにしたがこれに限定されるわけではない。前述した照明の形状、光の強度、位相差などの他の光学的な条件に関するものを変化させるようにしてもよい。この場合、例えば、照明の形状を変化させる場合には、補正条件演算部11により求められた補正条件に基づいて図示しない遮蔽板の位置などを制御することで照明の形状を変化させるようにすることができる。また、光の強度を変化させる場合には、補正条件演算部11により求められた補正条件に基づいて光源3に印加する電圧を制御することで光の強度を変化させるようにすることができる。
In the
図6は、補正後の加工変換差およびその面内分布を例示するための模式グラフ図である。なお、横軸は回路パターンのピッチ幅寸法を表し、右側になるほどピッチ幅寸法が大きくなることを表している。また、縦軸は加工変換差を表し、上側になるほど加工変換差が大きくなることを表している。また、図中のS11、S21、S31は図3におけるS1、S2、S3をそれぞれ補正したものである。
図6に示すように、光学的な条件(例えば、開口数(開口数NAL、開口数NAP)、コヒーレンスファクタσ、照明の形状、光の強度、位相差など)を変化させるようにすれば、加工変換差の面内分布の均一化を図ることができる。また、加工変換差も低減することができる。
FIG. 6 is a schematic graph for illustrating the processed conversion difference and its in-plane distribution after correction. The horizontal axis represents the pitch width dimension of the circuit pattern, and the pitch width dimension increases toward the right side. The vertical axis represents the machining conversion difference, and the machining conversion difference increases as it goes upward. Also, S11, S21, and S31 in the figure are corrections of S1, S2, and S3 in FIG. 3, respectively.
As shown in FIG. 6, the optical conditions (for example, numerical aperture (numerical aperture NA L , numerical aperture NA P ), coherence factor σ, illumination shape, light intensity, phase difference, etc.) are changed. For example, the in-plane distribution of the processing conversion difference can be made uniform. Moreover, the processing conversion difference can also be reduced.
次に、露光装置1の作用について例示をする。
まず、所定のレチクルRがレチクルステージ7に保持される。そして、図示しない搬送手段により基板W(例えば、ウェーハやガラス基板など)が搬入され、基板ステージ10の載置面に載置、保持される。
次に、既に露光がされ、エッチング処理がされた基板Wの検査情報が補正条件演算部11に提供される。提供される検査情報には、回路パターンの寸法情報(加工変換差に関する情報に変換されたものも含む)や面内分布に関する情報が含まれている。
Next, the operation of the
First, a predetermined reticle R is held on the
Next, inspection information of the substrate W that has been exposed and etched is provided to the correction
一方、シミュレーションや実験などに基づいて求められたレジストマスクのパターン寸法に関する補正情報が補正情報格納部12に格納される。格納される補正情報としては、コヒーレンスファクタσなどの光学的な条件とレジストマスクのパターン寸法との関係に係るものとすることができる。
On the other hand, correction information relating to the pattern size of the resist mask obtained based on simulations and experiments is stored in the correction
補正条件演算部11は、提供された検査情報に基づいて回路パターンの状態(加工変換差の程度や面内分布の程度など)を判定し、レジストマスクのパターン寸法の補正が必要と判定された場合には、補正情報格納部12に格納されている補正情報から適切なものを選定し、補正条件(例えば、補正値や補正に関する関数式など)を演算する。
The correction
演算された補正条件は、光学系制御部13に提供される。そして、提供された補正条件に基づいてレジストマスクのパターン寸法が適正な値となるように露光における光学的な条件を変化させる。例えば、光学系制御部13により照明絞り部5、開口絞り部9を制御して、開口数(開口数NAL、開口数NAP)、コヒーレンスファクタσを変化させる。この場合、照明絞り部5、開口絞り部9の少なくともいずれかを制御するようにしてもよい。また、照明の形状、光の強度、位相差などの他の光学的な条件に関するものを変化させることもできる。
The calculated correction condition is provided to the optical
次に、光源3から光束が出射され、フライアイレンズ4を透過することで光束断面における光強度分布が均一となる。そして、照明絞り部5を透過させることで光束断面を所定の寸法にする。照明絞り部5を透過した光束はコンデンサレンズ6を透過することで略平行な光束に変換され、レチクルステージ7上に保持されたレチクルRのパターン領域に照射される。
Next, a light beam is emitted from the light source 3 and transmitted through the fly-eye lens 4 so that the light intensity distribution in the light beam cross section becomes uniform. Then, the cross section of the light beam is made to have a predetermined dimension by passing through the
レチクルRを透過した光束は投影光学系8に入射し、投影光学系8によりレチクルRのパターン領域に形成されたパターンが所定の倍率で基板Wの露光面(レジスト膜上)に転写される。この際、投影光学系8の瞳面に設けられた開口絞り部9を透過させることで光束断面を所定の寸法にする。
The light beam that has passed through the reticle R enters the projection
そして、基板ステージ10により基板Wの位置を変化させて、基板Wの露光面の複数の位置にパターンを転写する。
パターンの転写が終了した基板Wは、図示しない搬送手段により搬出される。この後必要があれば、前述の手順が繰り返されて基板Wの露光面にパターンが転写される。
Then, the position of the substrate W is changed by the
The substrate W on which the pattern transfer has been completed is carried out by a conveying means (not shown). Thereafter, if necessary, the above-described procedure is repeated to transfer the pattern onto the exposed surface of the substrate W.
以上例示をしたように、本実施の形態によれば、検査装置100から提供された検査情報に基づいて補正条件(例えば、補正値や補正に関する関数式など)を決定し、この補正条件に基づいて露光における光学的な条件を変化させることでレジストマスクのパターンが適切な寸法となるようしている。すなわち、加工変換差を低減したり面内分布を均一化したりするためにレチクルRのパターン寸法を補正するのではなく、露光における光学的な条件を変化させることで対応するようにしている。そのため、プラズマ特性などが変化することでエッチング特性が経時的に変動した場合などであっても、加工変換差の低減や面内分布の均一化を迅速かつ容易に行うことができる。
As illustrated above, according to the present embodiment, a correction condition (for example, a correction value or a function expression related to correction) is determined based on the inspection information provided from the
図7は、他の実施形態に係る照明絞り部15を例示するための模式図である。なお、図7(a)は照明絞り部15を例示するための模式断面図、図7(b)は図7(a)におけるB−B矢視図である。
図7に示すように、照明絞り部15には、遮光部15a、透過部15b〜15eが設けられている。透過部15b〜15eの外径寸法(直径寸法)は、それぞれ異なるものとされている。また、照明絞り部15には、遮光部15aを回転させるための駆動部18が設けられている。そして、駆動部18と光学系制御部13とが電気的に接続されている。
また、透過部15b〜15eは、照明絞り部15の回転中心を中心とする同心円上に設けられている。なお、透過部15b〜15eの外径寸法(直径寸法)、数、配設位置などは例示したものに限定されるわけではなく適宜変更することができる。
FIG. 7 is a schematic diagram for illustrating an
As shown in FIG. 7, the
Further, the
遮光部15aは金属などの不透明体で形成され、フライアイレンズ4から出射した光束の一部を遮光する。透過部15b〜15eはフライアイレンズ4から出射した光束を透過させる。透過部15b〜15eは、ガラスなどの透明体とすることもできるし、孔とすることもできる。
The
本実施の形態に係る照明絞り部15においては、光学系制御部13からの電気信号に基づいて駆動部18を駆動するようになっている。そして、駆動部18により遮光部15aを回転させることで透過部15b〜15eを選択することができるようになっている。そのため、透過部15b〜15eを適宜選択することで照明光学系2の開口数NALを変化させることができる。
本実施の形態によれば、摺動部を少なくすることができるのでパーティクルの発生を抑制することができる。
In the
According to the present embodiment, it is possible to reduce the number of sliding portions, and thus it is possible to suppress the generation of particles.
図8は、照明絞り部25を例示するための模式図である。なお、図8(a)は照明絞り部25を例示するための模式断面図、図8(b)は図8(a)におけるC−C矢視図である。
図8に示すように、照明絞り部25には、遮光部25a、透過部25b、偏光部25cが設けられている。遮光部25aは金属などの不透明体で形成され、フライアイレンズ4から出射した光束の一部を遮光する。透過部25bは、フライアイレンズ4から出射した光束を透過させる。透過部25bは、ガラスなどの透明体とすることもできるし、孔とすることもできる。
偏光部25cには、図示しない駆動部が設けられている。また、図示しない駆動部と光学系制御部13とが電気的に接続されている。そして、光学系制御部13からの電気信号に基づいて図示しない駆動部を駆動することで、透光状態と遮光状態とが切り換えられるようになっている。この様なものとしては、例えば、電圧をかけることで分子の配列方向が変化するという液晶の性質を利用して、透光状態と遮光状態とを切り換えるようなものを例示することができる。そして、偏光部25cの透光状態と遮光状態とを切り換えることで照明光学系2の開口数NALを変化させることができるようになっている。なお、偏光部25cの大きさや数などは例示をしたものに限定されるわけではなく、適宜変更することができる。例えば、複数の偏光部を同心状に設けるようにすることもできる。
本実施の形態によれば、摺動部をなくすことができるのでパーティクルの発生を抑制することができる。また、迅速な切り換えを行うこともできる。
なお、照明絞り部15、照明絞り部25と同様の構成のものを投影光学系8に設けられる開口絞り部に用いることもできる。
FIG. 8 is a schematic diagram for illustrating the
As shown in FIG. 8, the
The
According to the present embodiment, since the sliding portion can be eliminated, the generation of particles can be suppressed. In addition, quick switching can be performed.
A configuration similar to that of the
次に、本実施の形態に係る電子デバイスの製造方法について例示をする。
本実施の形態に係る電子デバイスの製造方法としては、一例として、半導体装置の製造方法を例示することができる。
ここで、半導体装置の製造は、成膜・レジスト塗布・露光・現像・エッチング・レジスト除去などにより基板(ウェーハ)表面に回路パターンを形成する工程、回路パターンの検査工程、洗浄工程、熱処理工程、不純物導入工程、拡散工程、平坦化工程などの複数の工程を繰り返すことにより行われる。この場合、露光以外のものは、既知の各工程における技術を適用することができるので、それらの説明は省略する。
Next, an example of a method for manufacturing an electronic device according to this embodiment will be described.
As an example of the method for manufacturing an electronic device according to this embodiment, a method for manufacturing a semiconductor device can be illustrated.
Here, the manufacture of the semiconductor device is a process of forming a circuit pattern on the substrate (wafer) surface by film formation, resist coating, exposure, development, etching, resist removal, etc., circuit pattern inspection process, cleaning process, heat treatment process, This is performed by repeating a plurality of steps such as an impurity introduction step, a diffusion step, and a planarization step. In this case, since techniques other than exposure can be applied to known processes in each step, their descriptions are omitted.
なお、一例として、半導体装置の製造を例示したがこれに限定されるわけではない。露光工程を備える電子デバイスの製造に広く適用させることができる。例えば、液晶ディスプレイ・プラズマディスプレイ・有機ELディスプレイ・表面伝導型電子放出素子ディスプレイ(SED)などのフラットパネルディスプレイなどの製造にも適用させることができる。なお、この場合であっても露光以外のものは、各電子デバイスにおける既知の技術を適用させることができるので、それらの説明は省略する。 In addition, although manufacture of the semiconductor device was illustrated as an example, it is not necessarily limited to this. The present invention can be widely applied to the manufacture of electronic devices having an exposure process. For example, the present invention can be applied to the production of flat panel displays such as liquid crystal displays, plasma displays, organic EL displays, and surface conduction electron-emitting device displays (SEDs). Even in this case, since the techniques other than the exposure can be applied to known techniques in each electronic device, the description thereof is omitted.
図9は、露光の手順を例示するためのフローチャートである。
既に露光がされ、エッチング処理がされた基板Wの検査情報を収集する(ステップS1a)。検査情報は検査装置などを用いて収集することができる。検査情報には、回路パターンの寸法情報(加工変換差に関する情報に変換されたものも含む)や面内分布に関する情報が含まれている。
また、露光における光学的な条件とレジストマスクのパターン寸法との関係に係る補正情報を収集する(ステップS1b)。補正情報は、シミュレーションや実験などにより予め求められ、収集される。光学的な条件としては、照明光学系の開口数NAL、投影光学系の開口数NAP、コヒーレンスファクタσ、照明の形状、光の強度、位相差などを例示することができる。
FIG. 9 is a flowchart for illustrating an exposure procedure.
Inspection information of the substrate W that has been exposed and etched is collected (step S1a). Inspection information can be collected using an inspection device or the like. The inspection information includes circuit pattern dimension information (including information converted into processing conversion differences) and in-plane distribution information.
Also, correction information relating to the relationship between the optical conditions in exposure and the pattern size of the resist mask is collected (step S1b). The correction information is obtained and collected in advance by simulation or experiment. Examples of the optical conditions include numerical aperture NA L of the illumination optical system, numerical aperture NA P of the projection optical system, coherence factor σ, illumination shape, light intensity, phase difference, and the like.
次に、収集された検査情報に基づいて回路パターンの状態を判定する(ステップS2)。例えば、予め定められた閾値などに基づいて加工変換差や面内分布の良否を判定する。
そして、回路パターンの状態の判定の結果、レジストマスクのパターン寸法の補正が必要とされた場合には、収集した補正情報から適切なものを選定し、補正条件(例えば、補正値や補正に関する関数式など)を求める(ステップS3)。
なお、レジストマスクのパターン寸法の補正が必要ないとされた場合には、後述する露光(ステップS5)が行われる。
Next, the state of the circuit pattern is determined based on the collected inspection information (step S2). For example, the quality of the processing conversion difference or the in-plane distribution is determined based on a predetermined threshold value.
As a result of determining the state of the circuit pattern, if correction of the pattern size of the resist mask is required, an appropriate one is selected from the collected correction information and a correction condition (for example, a correction value or a function related to correction) is selected. Equation (etc.) is obtained (step S3).
If correction of the pattern size of the resist mask is not necessary, exposure (step S5) described later is performed.
次に、求められた補正条件に基づいて露光における光学的な条件を変化させる(ステップS4)。
次に、光源から光束を放射させ、レチクルRを介して基板Wの露光面(レジスト膜上)に光束を入射させることで露光を行う(ステップS5)。
Next, the optical conditions for exposure are changed based on the obtained correction conditions (step S4).
Next, the light beam is emitted from the light source, and the light beam is incident on the exposure surface (on the resist film) of the substrate W through the reticle R to perform exposure (step S5).
すなわち、本実施の形態に係る電子デバイスの製造方法は、基板に形成された回路パターンの検査情報を収集する工程(例えば、ステップS1a)と、露光における光学的な条件と、レジストマスクのパターン寸法と、の関係を前記レジストマスクのパターン寸法の補正情報として収集する工程(例えば、ステップS1b)と、検査情報に基づいて回路パターンの状態を判定する工程(例えば、ステップS2)と、補正情報から適切なものを選定し、レジストマスクのパターン寸法を補正するための光学的な条件を補正条件として求める工程(例えば、ステップS3)と、補正条件に基づいて光学的な条件を変化させる工程(例えば、ステップS4)と、レチクルのパターン領域に向けて光束を出射させ、光束が照射されたパターンの像を基板の露光面に投影させることで露光を行う工程(例えば、ステップS5)と、を備えている。 That is, the method for manufacturing an electronic device according to the present embodiment collects inspection information on circuit patterns formed on a substrate (for example, step S1a), optical conditions in exposure, and pattern dimensions of a resist mask. And the process of collecting the relationship as correction information of the pattern size of the resist mask (for example, step S1b), the process of determining the state of the circuit pattern based on the inspection information (for example, step S2), and the correction information A process for selecting an appropriate one and obtaining an optical condition for correcting the pattern dimension of the resist mask as a correction condition (for example, step S3), and a process for changing the optical condition based on the correction condition (for example, , Step S4), and a light beam is emitted toward the pattern area of the reticle, and an image of the pattern irradiated with the light beam is used as a basis. Step of performing exposure by bringing projected on the exposure surface (e.g., step S5) is provided with a, a.
この場合、光学的な条件を変化させる工程においては、照明光学系の開口数、投影光学系の開口数、コヒーレンスファクタ、照明光学系に設けられた照明の形状、光の強度、位相差からなる群より選ばれた少なくとも1つを変化させるようにすることができる。
また、回路パターンの検査情報を収集する工程においては、加工変換差および加工変換差の面内分布の少なくともいずれかが収集されるようにすることができる。
また、回路パターンの検査情報は、逐次または必要に応じて収集されるようにすることができる。
In this case, in the process of changing the optical conditions, the numerical aperture of the illumination optical system, the numerical aperture of the projection optical system, the coherence factor, the shape of the illumination provided in the illumination optical system, the light intensity, and the phase difference are included. At least one selected from the group can be changed.
In the step of collecting circuit pattern inspection information, at least one of the processing conversion difference and the in-plane distribution of the processing conversion difference can be collected.
Further, the circuit pattern inspection information can be collected sequentially or as necessary.
本実施の形態によれば、検査装置などで収集された検査情報に基づいて補正条件(例えば、補正値や補正に関する関数式など)を求め、この補正条件に基づいて露光における光学的な条件を変化させることでレジストマスクのパターンが適切な寸法となるようしている。すなわち、加工変換差を低減したり面内分布を均一化したりするためにレチクルRのパターン寸法を補正するのではなく、露光における光学的な条件を変化させることで対応するようにしている。そのため、プラズマ特性などが変化することでエッチング特性が経時的に変動した場合などであっても、加工変換差の低減や面内分布の均一化を迅速かつ容易に行うことができる。 According to the present embodiment, a correction condition (for example, a correction value or a function expression related to correction) is obtained based on inspection information collected by an inspection apparatus or the like, and an optical condition in exposure is determined based on the correction condition. By changing the pattern, the resist mask pattern has an appropriate dimension. That is, instead of correcting the pattern dimension of the reticle R in order to reduce the processing conversion difference or make the in-plane distribution uniform, the optical condition in exposure is changed. Therefore, even when the etching characteristics change over time due to changes in plasma characteristics and the like, it is possible to quickly and easily reduce the processing conversion difference and make the in-plane distribution uniform.
以上、本実施の形態について例示をした。しかし、本発明はこれらの記述に限定されるものではない。
前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
例えば、露光装置1が備える各要素の形状、寸法、材質、配置などは、例示をしたものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
Heretofore, the present embodiment has been illustrated. However, the present invention is not limited to these descriptions.
As long as the features of the present invention are provided, those skilled in the art appropriately modified the design of the above-described embodiments are also included in the scope of the present invention.
For example, the shape, dimensions, material, arrangement, and the like of each element included in the
Moreover, each element with which each embodiment mentioned above is combined can be combined as much as possible, and what combined these is also included in the scope of the present invention as long as the characteristics of the present invention are included.
1 露光装置、2 照明光学系、3 光源、4 フライアイレンズ、5 照明絞り部、5a 遮光部、5b 透過部、6 コンデンサレンズ、7 レチクルステージ、8 投影光学系、9 開口絞り部、10 基板ステージ、11 補正条件演算部、12 補正情報格納部、13 光学系制御部、100 検査装置、NAL 開口数、NAP 開口数、σ コヒーレンスファクタ、R レチクル、W 基板
DESCRIPTION OF
Claims (6)
前記光束が照射されたパターンの像を基板の露光面に投影する投影光学系と、
前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つと、レジストマスクのパターン寸法と、の関係を前記レジストマスクのパターン寸法の補正情報として格納する補正情報格納部と、
前記基板に形成された回路パターンの検査情報と、前記補正情報と、から前記レジストマスクのパターン寸法を補正するための前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つを補正条件として求める補正条件演算部と、
前記補正条件に基づいて、前記照明光学系の開口数を変化させて前記照明光学系のコヒーレンスファクタを制御する前記照明絞り部、および前記照明の形状を変化させるための前記遮蔽板の位置の少なくとも1つを制御し、前記レジストマスクのパターン寸法を変化させる光学系制御部と、
を備えたことを特徴とする露光装置。 An illumination optical system that includes a light source, an illumination stop portion and a shielding plate provided on an emission side of the light source, and emits a light beam toward a pattern region of the reticle;
A projection optical system that projects an image of the pattern irradiated with the light beam onto an exposure surface of the substrate;
Correction information stored coherence factor before Symbol illumination optical system, and at least one of shape of the illumination provided in the illumination optical system, and the pattern size of the resist mask, the relationship as correction information pattern size of the resist mask A storage unit;
And examination information of the circuit pattern formed on the substrate, wherein the correction information and from the resist mask coherence factor before Symbol illumination optical system for correcting the pattern size, and illumination the provided illumination optical system a correction condition calculating unit for obtaining at least one as a correction condition of shape,
Based on the correction condition, at least one of the positions of the illumination diaphragm unit for controlling the coherence factor of the illumination optical system by changing the numerical aperture of the illumination optical system , and the shielding plate for changing the shape of the illumination one control, an optical system controller for Ru changing the pattern size of the resist mask,
An exposure apparatus comprising:
前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つと、レジストマスクのパターン寸法と、の関係を前記レジストマスクのパターン寸法の補正情報として収集する工程と、
前記検査情報に基づいて回路パターンの状態を判定する工程と、
前記補正情報から適切なものを選定し、前記レジストマスクのパターン寸法を補正するための前記照明光学系のコヒーレンスファクタ、および前記照明光学系に設けられた照明の形状の少なくとも1つを補正条件として求める工程と、
前記レジストマスクのパターン寸法を変化させるために、前記補正条件に基づいて、前記照明光学系の開口数を変化させて前記照明光学系のコヒーレンスファクタを制御する前記照明光学系に設けられた照明絞り部、および前記照明の形状を変化させるための遮蔽板の位置の少なくとも1つを制御する工程と、
レチクルのパターン領域に向けて光束を出射させ、前記光束が照射されたパターンの像を前記基板の露光面に投影させることで露光を行う工程と、
を備えたことを特徴とする電子デバイスの製造方法。 Collecting inspection information of circuit patterns formed on the substrate;
Coherence factor before Symbol illumination optical system, and at least one of shape of the illumination provided in the illumination optical system, and acquiring the pattern size of the resist mask, the relationship as correction information pattern size of the resist mask ,
Determining the state of the circuit pattern based on the inspection information;
Wherein selects the appropriate from the correction information, at least one correction condition of shape before Symbol illumination optical system coherence factor, and illumination the provided illumination optical system for correcting the pattern size of the resist mask As a process
Illumination stop provided in the illumination optical system for controlling the coherence factor of the illumination optical system by changing the numerical aperture of the illumination optical system based on the correction condition in order to change the pattern dimension of the resist mask parts and steps that control, and at least one of the position of the shield plate for changing the shape of the illumination,
A step of performing exposure by emitting a light beam toward a pattern area of a reticle and projecting an image of the pattern irradiated with the light beam onto an exposure surface of the substrate;
An electronic device manufacturing method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072278A JP5398318B2 (en) | 2009-03-24 | 2009-03-24 | Exposure apparatus and method for manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072278A JP5398318B2 (en) | 2009-03-24 | 2009-03-24 | Exposure apparatus and method for manufacturing electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225900A JP2010225900A (en) | 2010-10-07 |
JP5398318B2 true JP5398318B2 (en) | 2014-01-29 |
Family
ID=43042766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009072278A Expired - Fee Related JP5398318B2 (en) | 2009-03-24 | 2009-03-24 | Exposure apparatus and method for manufacturing electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5398318B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7845868B1 (en) * | 2009-09-09 | 2010-12-07 | Nanya Technology Corporation | Apparatus for semiconductor manufacturing process |
JP6342738B2 (en) * | 2014-07-24 | 2018-06-13 | 株式会社Screenホールディングス | Data correction apparatus, drawing apparatus, inspection apparatus, data correction method, drawing method, inspection method, and program |
JP6342304B2 (en) * | 2014-11-12 | 2018-06-13 | 株式会社Screenホールディングス | Data correction apparatus, drawing apparatus, inspection apparatus, data correction method, drawing method, inspection method, and program |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3631094B2 (en) * | 2000-03-30 | 2005-03-23 | キヤノン株式会社 | Projection exposure apparatus and device manufacturing method |
JP2002134395A (en) * | 2000-10-25 | 2002-05-10 | Sony Corp | Method for manufacturing semiconductor device and system for manufacturing semiconductor device |
JP3341767B2 (en) * | 2001-10-10 | 2002-11-05 | 株式会社ニコン | Projection exposure apparatus and method, and circuit element forming method |
JP2004047755A (en) * | 2002-07-12 | 2004-02-12 | Renesas Technology Corp | Exposure condition determining system |
JP4192618B2 (en) * | 2003-02-17 | 2008-12-10 | ソニー株式会社 | Mask correction method |
JP2004281557A (en) * | 2003-03-13 | 2004-10-07 | Renesas Technology Corp | Exposure condition determining method and exposure condition determination support device in manufacture of semiconductor device |
WO2006054459A1 (en) * | 2004-11-16 | 2006-05-26 | Tokyo Electron Limited | Exposure condition setting method, substrate processing device, and computer program |
WO2007058240A1 (en) * | 2005-11-16 | 2007-05-24 | Nikon Corporation | Substrate processing method, photomask manufacturing method, photomask and device manufacturing method |
JP2007158225A (en) * | 2005-12-08 | 2007-06-21 | Canon Inc | Aligner |
JP2007158224A (en) * | 2005-12-08 | 2007-06-21 | Canon Inc | Exposure method |
-
2009
- 2009-03-24 JP JP2009072278A patent/JP5398318B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010225900A (en) | 2010-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11086227B2 (en) | Method to mitigate defect printability for ID pattern | |
JP5127875B2 (en) | Lithographic apparatus and article manufacturing method | |
CN111381436B (en) | Method for manufacturing photomask with pattern | |
WO2013123260A1 (en) | Time-varying intensity map generation for reticles | |
US8563227B2 (en) | Method and system for exposure of a phase shift mask | |
US20210096086A1 (en) | Method for defect inspection | |
CN101666972A (en) | Photomask and method for detecting contamination thereof | |
US8908150B2 (en) | Substrate processing method, manufacturing method of EUV mask, and EUV mask | |
JP5398318B2 (en) | Exposure apparatus and method for manufacturing electronic device | |
US11150561B2 (en) | Method and apparatus for collecting information used in image-error compensation | |
TWI570773B (en) | Lithography process in lithography system, mask, and method for generating the same | |
JP6288985B2 (en) | Lithographic apparatus and article manufacturing method | |
CN108628109A (en) | Lithographic exposure apparatus and method of photolithographic exposure | |
JP6415186B2 (en) | Evaluation mask, evaluation method, exposure apparatus, and article manufacturing method | |
US9298085B2 (en) | Method for repairing a mask | |
JP2002373845A (en) | Electron beam exposure method and apparatus thereof | |
TW202008075A (en) | Photomask and method for forming the same | |
JP2007157824A (en) | Image forming optical system evaluation method, image forming optical system adjusting method, exposure apparatus, exposure method, and manufacturing method of device | |
JP2011077422A (en) | Exposure system, and method of manufacturing electronic device | |
CN116125743A (en) | Photomask and manufacturing method thereof | |
KR100865558B1 (en) | How to fix defects in the photomask | |
JP4387700B2 (en) | Mask inspection method, mask manufacturing method, and exposure method | |
JP2022023392A (en) | Mark formation method, pattern formation method and lithography device | |
JP2005217047A (en) | Mask, exposure method, and semiconductor device manufacturing method | |
JP2006267761A (en) | Glass photomask exposure method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130814 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5398318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |