JP5386409B2 - アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器 - Google Patents

Description

本発明は、行及び列のマトリクス状に配置された複数の画素を有するアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器に関する。

従来のアクティブマトリクス型ディスプレイ装置では、動画又は静止画のいずれの表示モードでも同じようにドライバによって画素へデータが書き込まれていた。この場合に、静止画が表示されている間は、常に同じデータが画素に書き込まれる。そこで、各画素にメモリを設け、静止画表示時には、メモリに記憶されたデータを画素に書き込むことで、ドライバの駆動を停止し、消費電力を削減することが提案されている。この技術は、一般にＭＩＰ（Memory in Pixel）技術として知られている。

一般的に、ＭＩＰ技術では、各画素のメモリに記憶されたデータを保持するために、ＤＲＡＭ（Dynamic Random Access Memory）又はＳＲＡＭ（Static Random Access Memory）が用いられる。ＳＲＡＭがトランジスタによる順序回路で構成される一方、ＤＲＡＭはトランジスタ及びキャパシタ各１つずつで構成されるので、回路面積の縮小化及び画素ピッチの狭小化の点で、ＤＲＡＭの方が有利である。しかし、ＤＲＡＭは、キャパシタに蓄えられた微小電荷を保持するためにリフレッシュ動作を要する。ＤＲＡＭを用いる画素回路の例は、例えば、国際公開第２００４／０９０８５４（Ａ１）号パンフレット（特許文献１）に記載されている。

国際公開第２００４／０９０８５４（Ａ１）パンフレット

しかし、従来のＤＲＡＭを用いた画素回路は、ＤＲＡＭのセルフリフレッシュ動作のためにコモン電極の交番を必要とする。コモン電極は、画素電極、ソースライン及びゲートラインが設けられるＴＦＴ側に対向する面に設けられた全面共通の電極であり、「対向電極」とも呼ばれる。このようにコモン電極はディスプレイ装置の全面共通の電極であることから、コモン電極の交番による消費電力が問題となる。

本発明は、この問題を鑑み、画素内蔵記憶回路を有しながら低消費電力を実現するアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することを目的とする。

上記目的を達成するために、行及び列のマトリクス状に配置された複数の画素を有するアクティブマトリクス型ディスプレイ装置であって、前記複数の画素の夫々は、第１の端子及び第２の端子を有し、該第２の端子が一定電位に接続される表示素子と、前記表示素子の第１の端子への画像データの供給を制御する制御スイッチと、第１の端子及び第２の端子を有し、該第１の端子が前記表示素子の第１の端子へ接続され、前記表示素子へ前記制御スイッチを介して供給される前記画像データを保持する保持容量と、前記表示素子の第１の端子での電圧状態を記憶する記憶回路とを有し、当該ディスプレイ装置は、前記記憶回路のリフレッシュ動作に同期して、２以上の多段階に切り替わる電圧を前記保持容量の第２の端子に供給する電圧供給手段を有する、アクティブマトリクス型ディスプレイ装置が提供される。

このように表示素子の第２の端子、すなわち、コモン電極は一定電位に保たれるので、画素内蔵記憶回路を有しながら低消費電力を実現することが可能となる。

好ましい実施形態で、前記電圧供給手段は、前記リフレッシュ動作の開始時及び終了時に、前記保持容量の第２の端子に供給する前記電圧の値を他の値へ切り替える。具体的に、前記電圧供給手段は、前記保持容量の第２の端子に供給する前記電圧の値を、前記リフレッシュ動作の開始時に第１の電圧値と第２の電圧値との間で切り替え、前記リフレッシュ動作の終了時に前記第２の電圧値と第３の電圧値との間で切り替える。なお、前記第２の電圧値は、前記第１の電圧値より大きく、前記第３の電圧値より小さい。代替の実施形態で、前記電圧供給手段は、前記保持容量の第２の端子に供給する前記電圧が２つの値の間で切り替わる場合に、更に、前記記憶回路が前記表示素子の第１の端子での電圧状態をサンプリングするサンプリング期間の終了時に前記電圧の値を切り替える。

好ましい実施形態で、前記電圧供給手段は、前記保持容量の第２の端子に供給する前記電圧を発生する電圧源と、前記電圧の値を２以上の多段階に切り替えるよう前記電圧源を制御する電源制御部とを有する。この実施形態で、前記電圧供給手段は、更に、前記保持容量の第２の端子に供給する前記電圧が２以上の多段階に切り替わる電圧ステップを記憶する電圧ステップ記憶部を有してよく、前記電源制御部は前記電圧ステップに従って前記電圧源を制御する。

好ましい実施形態で、前記電圧供給手段は、前記複数の画素へコモン電極ラインにより接続され、該コモン電極を介して前記保持容量の第２の端子に前記電圧を供給する。

好ましい実施形態で、前記メモリ回路はＤＲＡＭであってよい。

好ましい実施形態で、当該アクティブマトリクスディスプレイ装置は、液晶ディスプレイ装置又はＯＬＥＤディスプレイ装置であってよい。

また、上記目的を達成するために、当該アクティブマトリクス型ディスプレイ装置は、テレビ受像機、デスクトップ型若しくはラップトップ型パーソナルコンピュータ（ＰＣ）、携帯電話、腕時計、パーソナルデジタルアシスタント（ＰＤＡ）、デスクトップ型ＰＣ、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器に適用されてよい。

本発明の実施形態によれば、画素内蔵記憶回路を有しながら低消費電力を実現するアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することが可能となる。

本発明の一実施例に従うアクティブマトリクス型ディスプレイ装置の構成を表す。 本発明の一実施例に従う画素回路の構成を表す。 図２に表される画素回路の動作の第１の例を表すタイミングチャートである。 図２に表される画素回路の動作の第２の例を表すタイミングチャートである。 本発明の一実施例に従う電圧供給部の構成を表す。 本発明の一実施例に従う電子機器を示す。

以下、添付の図面を参照して、本発明の好ましい実施形態を説明する。

［ディスプレイ装置の構成］
図１は、本発明の一実施例に従うアクティブマトリクス型ディスプレイ装置の構成を表す。図１のディスプレイ装置１は、表示パネル１０と、ソースドライバ２０と、ゲートドライバ３０と、電圧供給部４０と、コントローラ５０とを有する。

表示パネル１０は、行及び列のマトリクス状に配置された複数の画素１００を有する。ソースドライバ２０は、データライン（一般に、「ソースライン」とも呼ばれる。）Ｄａｔａ＿１〜Ｄａｔａ＿ｍを介して画素１００の夫々へ画像データを供給する。ゲートドライバ３０は、書込ライン（一般に、「ゲートライン」とも呼ばれる。）Ｗｒｉｔｅ＿１〜Ｗｒｉｔｅ＿ｎを介して画素１００の夫々の駆動を制御する。電圧供給部４０は、電圧供給ラインＣＳ＿１〜ＣＳ＿ｎを介して画素１００の夫々へ接続され、画素の駆動状態に従って各画素へ所定の電圧を供給する。コントローラ５０は、ソースドライバ２０、ゲートドライバ３０及び電圧供給部４０を同期させるとともに、それらの動作を制御する。

画素１００は夫々、表示パネル１０において、データラインＤａｔａ＿ｉ（１≦ｉ≦ｍ）及び書込ラインＷｒｉｔｅ＿ｊ（１≦ｊ≦ｎ）の交差領域に位置し、表示素子（例えば、液晶セル、有機ＥＬ、又はＯＬＥＤ等）及び記憶回路を少なくとも各１つずつ有する。静止画像表示モードでは、各画素は、データラインＤａｔａ＿ｉを介して伝送される画像データに代えて、自身の記憶回路に記憶されているデータに基づき動作する。従って、静止画像表示モードでは、ソースドライバ２０を停止させることが可能であり、一方、表示パネル１０は連続的に静止画を表示することができる。

［画素回路の構成］
図２は、本発明の一実施例に従うアクティブマトリクス型ディスプレイ装置の画素回路の構成を表す。図２の画素１００は、表示素子Ｃｌ及び保持容量Ｃｓを有する画素容量Ｃｐｉｘと、駆動制御スイッチＱ１１と、記憶回路２００とを有する。

表示素子Ｃｌは、その両端に電位差が生じる場合に光を透過し又は発する。図２では、表示素子Ｃｌは容量性素子として表されているが、ＯＬＥＤのようなダイオードであってもよい。表示素子Ｃｌの一方の端子はコモン電極ＣＯＭに接続され、他方の端子は駆動制御スイッチＱ１１を介してデータラインＤａｔａ＿ｉに接続されている。表示素子ＣｌのデータラインＤａｔａ＿ｉに接続される側の端子は、一般に、「画素電極」と呼ばれる。

駆動制御スイッチＱ１１は、その制御端子を書込ラインＷｒｉｔｅ＿ｊに接続されており、書込ラインＷｒｉｔｅ＿ｊの電位に応じてオン又はオフとなる。駆動制御スイッチＱ１１がオンする場合に、表示素子ＣｌはデータラインＤａｔａ＿ｉにあるデータを書き込まれる。このとき、表示素子Ｃｌは、それが液晶セルである場合に、画素電極とコモン電極との間の電位差により液晶分子の配向が変化することで光を透過させることができる。

保持容量Ｃｓは、画素電極に接続される第１の端子と、電圧供給部４０（図１）に接続されている電圧供給ラインＣＳ＿ｊに接続される第２の端子とを有する。本例では、電圧供給ラインとして、従来の画素回路で保持容量Ｃｓの第２の端子が接続される保持容量（ＣＳ）ラインが用いられる。ＣＳラインは必ずしも行毎に独立している必要はなく、セルフリフレッシュ動作を同時に行う行については共通化できる。当然のことながら、電圧供給ラインは、ＣＳラインとは別個に専用のラインとして設けられてもよい。

記憶回路２００は、第１、第２及び第３のトランジスタＱ１２、Ｑ１３及びＱ１４と、サンプリングキャパシタＣ１１とを有する。サンプリングキャパシタＣ１１は、データラインＤａｔａ＿ｉに接続される第１の端子と、第１のトランジスタＱ１２を介して画素電極へ接続される第２の端子とを有する。第１のトランジスタＱ１２の制御端子は、サンプリングラインＳａｍｐｌｅ＿ｊに接続されている。第２のトランジスタＱ１３及び第３のトランジスタＱ１４は直列に接続されて、画素電極とデータラインＤａｔａ＿ｉとの間に配置されている。第２のトランジスタＱ１３の制御端子は、サンプリングキャパシタＣ１１の第２の端子に接続されている。第３のトランジスタＱ１４の制御端子は、リフレッシュラインＲｅｆｒｅｓｈ＿ｊに接続されている。このように、本例では、記憶回路２００はＤＲＡＭとして構成される。

ここで、本実施例に従うディスプレイ装置はノーマリーブラックの液晶ディスプレイであるとする。斯かる装置に関して、以下、白表示時の反転駆動を例として、図２に表される画素回路のセルフリフレッシュ動作を説明する。

［セルフリフレッシュ動作の例１］
図３は、図２に表される画素回路のセルフリフレッシュ動作の第１の例を表すタイミングチャートである。コモン電極ＣＯＭは、ＣＳラインＣＳ＿ｊと分離され、常に一定電圧Ｖ_ＣＯＭ（以下、「コモン電圧」と呼ぶ。）にあるとする。初期状態（〜ｔ_１１）で、電圧供給ラインとしてのＣＳラインＣＳ＿ｊは電圧供給部４０によって第１の所定電圧Ｖｃｓ１を供給されており、画素電極での電圧（以下、「画素電圧」と呼ぶ。）Ｖｐｉｘはコモン電圧Ｖ_ＣＯＭに対して−Ｖ_ＭＬの最低電圧をとるとする。また、このとき、駆動制御スイッチＱ１１並びに第１、第２及び第３のトランジスタＱ１２、Ｑ１３及びＱ１４はオフしている。

最初に、時間ｔ_１１からｔ_１２のサンプリング期間Ｔｓの間、サンプリングラインＳａｍｐｌｅ＿ｊは、画素電極での電圧Ｖｐｉｘが記憶回路２００によってサンプリングされるようコントローラ５０によって高電位状態に駆動される。これにより、第１のトランジスタＱ１２はオンし、サンプリングキャパシタＣ１１の第２の端子を画素電極に接続する。この期間Ｔｓの間、データラインＤａｔａ＿ｉは低電位状態にあり、サンプリングキャパシタＣ１１は画素電圧Ｖｐｉｘに略等しいサンプリング電圧Ｖｓを保持する。

また、この期間Ｔｓに、ＣＳラインＣＳ＿ｊには電圧供給部４０によって第２の所定電圧Ｖｃｓ２（Ｖｃｓ２＞Ｖｃｓ１）が供給される。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ高まり、コモン電圧Ｖ_ＣＯＭに対して−Ｖ_Ｌ（＝−Ｖ_ＭＬ＋ΔＶ；｜Ｖ_ＭＬ｜＞｜Ｖ_Ｌ｜）となる。サンプリング期間Ｔｓの後、続くプリチャージ期間Ｔｐｃの開始時に、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧は第１の電圧Ｖｃｓ１に戻される。

時間ｔ_１２からｔ_１３のプリチャージ期間Ｔｐｃの間、データラインＤａｔａ＿ｉには、ソースドライバ２０によって供給されるデータ電圧Ｖ_Ｈが現れる。書込ラインＷｒｉｔｅ＿ｊは、表示素子Ｃｌにデータが書き込まれるようゲートドライバ３０によって高電位状態に駆動される。これにより、駆動制御スイッチＱ１１はオンし、画素電極はデータラインＤａｔａ＿ｉに接続される。よって、画素電圧Ｖｐｉｘは、データラインＤａｔａ＿ｉにあるデータ電圧Ｖ_Ｈに等しくなる。その後、プリチャージ期間Ｔｐｃの終了時に、データラインＤａｔａ＿ｉは再び低電位状態（＝−Ｖ_Ｌ）に戻される。

続く時間ｔ_１３からｔ_１４のリフレッシュ期間Ｔｒの間、リフレッシュラインＲｅｆｒｅｓｈ＿ｊは、記憶回路２００がリフレッシュされるようコントローラ５０によって高電位状態に駆動される。これにより、第３のトランジスタＱ１４はオンし、第２のトランジスタＱ１３の導電端子はデータラインＤａｔａ＿ｉに接続されて低電位状態となる。一方、第２のトランジスタＱ１３の制御端子には、サンプリング期間ＴｓでサンプリングキャパシタＣ１１に保持されたサンプリング電圧Ｖｓが現れる。しかし、サンプリング電圧Ｖｓはコモン電圧Ｖ_ＣＯＭに対して−Ｖ_Ｌであるから、第２のトランジスタＱ１３の導電端子と制御端子との間には第２のトランジスタＱ１３がオンするに足る十分な電位差が生じず、第２のトランジスタＱ１３はオフしたままである。

リフレッシュ期間Ｔｒの終了後、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧は再び第２の電圧Ｖｃｓ２に高められる。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ高まり、コモン電圧Ｖ_ＣＯＭに対してＶ_ＭＨ（＝Ｖ_Ｈ＋ΔＶ；Ｖ_ＭＨ＞Ｖ_Ｈ）の最大電圧をとる。

このように、一連のセルフリフレッシュ動作が終了した時点で、画素電極での電圧Ｖｐｉｘはコモン電圧Ｖ_ＣＯＭを中間電位として初期状態から反転される。

次いで、この状態で次のセルフリフレッシュ動作が開始される場合について記載する。

時間ｔ_２１からｔ_２２のサンプリング期間Ｔｓの間、サンプリングラインＳａｍｐｌｅ＿ｊは、画素電極での電圧Ｖｐｉｘが記憶回路２００によってサンプリングされるようコントローラ５０によって高電位状態に駆動される。これにより、第１のトランジスタＱ１２はオンし、サンプリングキャパシタＣ１１の第２の端子を画素電極に接続する。この期間Ｔｓの間、データラインＤａｔａ＿ｉは低電位状態にあり、サンプリングキャパシタＣ１１は画素電圧Ｖｐｉｘに等しいサンプリング電圧Ｖｓを保持する。

また、この期間Ｔｓに、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧は第１の電圧Ｖｃｓ１に下げられる。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ下がり、コモン電圧Ｖ_ＣＯＭに対してＶ_Ｈとなる。サンプリング期間Ｔｓの後、続くプリチャージ期間Ｔｐｃの開始時に、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧は第２の電圧Ｖｃｓ２に戻される。

時間ｔ_２２からｔ_２３のプリチャージ期間Ｔｐｃの間、データラインＤａｔａ＿ｉには、ソースドライバ２０によって供給されるデータ電圧Ｖ_Ｈが現れる。書込ラインＷｒｉｔｅ＿ｊは、表示素子Ｃｌにデータが書き込まれるようゲートドライバ３０によって高電位状態に駆動される。これにより、駆動制御スイッチＱ１１はオンし、画素電極がデータラインＤａｔａ＿ｉに接続される。よって、画素電圧Ｖｐｉｘは、データラインＤａｔａ＿ｉにあるデータ電圧Ｖ_Ｈに等しくなる。その後、プリチャージ期間Ｔｐｃの終了時に、データラインＤａｔａ＿ｉは再び低電位状態（＝−Ｖ_Ｌ）に戻される。

続く時間ｔ_２３からｔ_２４のリフレッシュ期間Ｔｒの間、リフレッシュラインＲｅｆｒｅｓｈ＿ｊは、記憶回路２００がリフレッシュされるようコントローラ５０によって高電位状態に駆動される。これにより、第３のトランジスタＱ１４はオンし、第２のトランジスタＱ１３の導電端子はデータラインＤａｔａ＿ｉに接続されて低電位状態となる。一方、第２のトランジスタＱ１３の制御端子には、サンプリング期間ＴｓでサンプリングキャパシタＣ１１に保持されたサンプリング電圧Ｖｓが現れる。サンプリング電圧Ｖｓはコモン電圧Ｖ_ＣＯＭに対してＶ_Ｈであるから、第２のトランジスタＱ１３は導電端子と制御端子との間の電位差によりオンし、画素電極は第２及び第３のトランジスタＱ１３及びＱ１４を介してデータラインＤａｔａ＿ｉへ接続される。これにより、画素電圧ＶｐｉｘはデータラインＤａｔａ＿ｉにある電圧−Ｖ_Ｌと等しくなる。

リフレッシュ期間Ｔｒの終了後、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧は再び第１の電圧Ｖｃｓ１に下げられる。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ下がり、コモン電圧Ｖ_ＣＯＭに対して−Ｖ_ＭＬの最低電圧をとる。

このように、一連のセルフリフレッシュ動作が終了した時点で、画素電極での電圧Ｖｐｉｘはコモン電極ＣＯＭに対して再び反転されて初期状態に戻る。

［セルフリフレッシュ動作の例２］
図４は、図２に表される画素回路のセルフリフレッシュ動作の第２の例を表すタイミングチャートである。図３を参照して記載された第１の例と同じく、コモン電極ＣＯＭは、ＣＳラインＣＳ＿ｊと分離され、常に一定のコモン電圧Ｖ_ＣＯＭにあるとする。また、初期状態（〜ｔ_１１）で、電圧供給ラインとしてのＣＳラインＣＳ＿ｊは電圧供給部４０によって第１の所定電圧Ｖｃｓ１を供給されており、画素電圧Ｖｐｉｘはコモン電圧Ｖ_ＣＯＭに対して−Ｖ_ＭＬの最低電圧をとり、駆動制御スイッチＱ１１並びに第１、第２及び第３のトランジスタＱ１２、Ｑ１３及びＱ１４はオフしている。

最初に、時間ｔ_１１からｔ_１２のサンプリング期間Ｔｓの間、サンプリングラインＳａｍｐｌｅ＿ｊは、画素電極での電圧Ｖｐｉｘが記憶回路２００によってサンプリングされるようコントローラ５０によって高電位状態に駆動される。これにより、第１のトランジスタＱ１２はオンし、サンプリングキャパシタＣ１１の第２の端子を画素電極に接続する。この期間Ｔｓの間、データラインＤａｔａ＿ｉは低電位状態にあり、サンプリングキャパシタＣ１１は画素電圧Ｖｐｉｘに略等しいサンプリング電圧Ｖｓを保持する。

また、この期間Ｔｓに、ＣＳラインＣＳ＿ｊには電圧供給部４０によって第２の所定電圧Ｖｃｓ２（Ｖｃｓ２＞Ｖｃｓ１）が供給される。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ高まり、コモン電圧Ｖ_ＣＯＭに対して−Ｖ_Ｌ（＝−Ｖ_ＭＬ＋ΔＶ；｜Ｖ_ＭＬ｜＞｜Ｖ_Ｌ｜）となる。ここで、第１の例とは異なり、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧はサンプリング期間Ｔｓの後に第１の電圧Ｖｃｓ１に戻されることはなく、ＣＳラインＣＳ＿ｊには引き続き第２の電圧Ｖｃｓ２が供給される。

時間ｔ_１２からｔ_１３のプリチャージ期間Ｔｐｃの間、データラインＤａｔａ＿ｉには、ソースドライバ２０によって供給されるデータ電圧Ｖ_Ｈが現れる。書込ラインＷｒｉｔｅ＿ｊは、表示素子Ｃｌにデータが書き込まれるようゲートドライバ３０によって高電位状態に駆動される。これにより、駆動制御スイッチＱ１１はオンし、画素電極はデータラインＤａｔａ＿ｉに接続される。よって、画素電圧Ｖｐｉｘは、データラインＤａｔａ＿ｉにあるデータ電圧Ｖ_Ｈに等しくなる。その後、プリチャージ期間Ｔｐｃの終了時に、データラインＤａｔａ＿ｉは再び低電位状態（＝−Ｖ_Ｌ）に戻される。

続く時間ｔ_１３からｔ_１４のリフレッシュ期間Ｔｒの間、リフレッシュラインＲｅｆｒｅｓｈ＿ｊは、記憶回路２００がリフレッシュされるようコントローラ５０によって高電位状態に駆動される。これにより、第３のトランジスタＱ１４はオンし、第２のトランジスタＱ１３の導電端子はデータラインＤａｔａ＿ｉに接続されて低電位状態となる。一方、第２のトランジスタＱ１３の制御端子には、サンプリング期間ＴｓでサンプリングキャパシタＣ１１に保持されたサンプリング電圧Ｖｓが現れる。しかし、サンプリング電圧Ｖｓはコモン電圧Ｖ_ＣＯＭに対して−Ｖ_Ｌであるから、第２のトランジスタＱ１３の導電端子と制御端子との間には第２のトランジスタＱ１３がオンするに足る十分な電位差が生じず、第２のトランジスタＱ１３はオフしたままである。

リフレッシュ期間Ｔｒの終了後、ＣＳラインＣＳ＿ｊには電圧供給部４０によって第３の所定電圧Ｖｃｓ３（Ｖｃｓ３＞Ｖｃｓ２）が供給される。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ３−Ｖｃｓ２）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ高まり、コモン電圧Ｖ_ＣＯＭに対してＶ_ＭＨ（＝Ｖ_Ｈ＋ΔＶ；Ｖ_ＭＨ＞Ｖ_Ｈ）の最大電圧をとる。

このように、第１の例と同じように、一連のセルフリフレッシュ動作が終了した時点で、画素電極での電圧Ｖｐｉｘはコモン電圧Ｖ_ＣＯＭを中間電位として初期状態から反転される。

次いで、この状態で次のセルフリフレッシュ動作が開始される場合について記載する。

時間ｔ_２１からｔ_２２のサンプリング期間Ｔｓの間、サンプリングラインＳａｍｐｌｅ＿ｊは、画素電極での電圧Ｖｐｉｘが記憶回路２００によってサンプリングされるようコントローラ５０によって高電位状態に駆動される。これにより、第１のトランジスタＱ１２はオンし、サンプリングキャパシタＣ１１の第２の端子を画素電極に接続する。この期間Ｔｓの間、データラインＤａｔａ＿ｉは低電位状態にあり、サンプリングキャパシタＣ１１は画素電圧Ｖｐｉｘに等しいサンプリング電圧Ｖｓを保持する。

また、この期間Ｔｓに、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧は第２の電圧Ｖｃｓ２に下げられる。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ３−Ｖｃｓ２）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ下がり、コモン電圧Ｖ_ＣＯＭに対してＶ_Ｈとなる。電圧供給部４０によってＣＳラインＣＳ＿ｊにはサンプリング期間Ｔｓの後も引き続き第２の電圧Ｖｃｓ２が供給される。

時間ｔ_２２からｔ_２３のプリチャージ期間Ｔｐｃの間、データラインＤａｔａ＿ｉには、ソースドライバ２０によって供給されるデータ電圧Ｖ_Ｈが現れる。書込ラインＷｒｉｔｅ＿ｊは、表示素子Ｃｌにデータが書き込まれるようゲートドライバ３０によって高電位状態に駆動される。これにより、駆動制御スイッチＱ１１はオンし、画素電極がデータラインＤａｔａ＿ｉに接続される。よって、画素電圧Ｖｐｉｘは、データラインＤａｔａ＿ｉにあるデータ電圧Ｖ_Ｈに等しくなる。その後、プリチャージ期間Ｔｐｃの終了時に、データラインＤａｔａ＿ｉは再び低電位状態（＝−Ｖ_Ｌ）に戻される。

続く時間ｔ_２３からｔ_２４のリフレッシュ期間Ｔｒの間、リフレッシュラインＲｅｆｒｅｓｈ＿ｊは、記憶回路２００がリフレッシュされるようコントローラ５０によって高電位状態に駆動される。これにより、第３のトランジスタＱ１４はオンし、第２のトランジスタＱ１３の導電端子はデータラインＤａｔａ＿ｉに接続されて低電位状態となる。一方、第２のトランジスタＱ１３の制御端子には、サンプリング期間ＴｓでサンプリングキャパシタＣ１１に保持されたサンプリング電圧Ｖｓが現れる。サンプリング電圧Ｖｓはコモン電圧Ｖ_ＣＯＭに対してＶ_Ｈであるから、第２のトランジスタＱ１３は導電端子と制御端子との間の電位差によりオンし、画素電極は第２及び第３のトランジスタＱ１３及びＱ１４を介してデータラインＤａｔａ＿ｉへ接続される。これにより、画素電圧ＶｐｉｘはデータラインＤａｔａ＿ｉにある電圧−Ｖ_Ｌと等しくなる。

リフレッシュ期間Ｔｒの終了後、電圧供給部４０によってＣＳラインＣＳ＿ｊに供給される電圧は第１の電圧Ｖｃｓ１に下げられる。これにより、画素電圧Ｖｐｉｘは、表示素子Ｃｌと保持容量Ｃｓとの間の容量結合によりΔＶ＝（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓ／（Ｃｓ＋Ｃｌ）だけ下がり、コモン電圧Ｖ_ＣＯＭに対して−Ｖ_ＭＬの最低電圧をとる。

このように、第１の例と同じように、一連のセルフリフレッシュ動作が終了した時点で、画素電極での電圧Ｖｐｉｘはコモン電極ＣＯＭに対して再び反転されて初期状態に戻る。

本例の動作は、ＣＳラインＣＳ＿ｊの電圧が、第１の例ではＶｃｓ１及びＶｃｓ２の２つのレベルの間で切り替えられるのに対し、Ｖｃｓ１、Ｖｃｓ２及びＶｃｓ３の３つのレベルの間で切り替えられる点で、第１の例の動作と相違する。本例の動作は、第１の例の動作と比較して、回路構成が複雑になるが、ＣＳラインＣＳ＿ｊの電位が切り替えられる頻度が少なく、回路全体としてより安定した動作が確保されるという利点を有する。

［電圧供給部の構成］
次に、図３及び図４を参照して記載されたような動作を実現するための電圧供給部４０の構成について記載する。

図５は、本発明の一実施例に従う電圧供給部４０の構成を表すブロック図である。図５の電圧供給部４０は、電圧供給ラインＣＳ＿１〜ＣＳ＿ｎの夫々を介して各画素へ供給される所定の電圧を発生させる電源４２と、コントローラ５０からの制御信号に応じて電源４２を制御する電源制御部４４と、予めプログラムされた電圧ステップを記憶する電圧ステップ記憶部４６とを有する。

電源４２は、２以上の多段階で供給電圧を切り替えることが可能な可変電圧源である。電源制御部４４は、画素内蔵記憶回路２００のセルフリフレッシュ動作の間所定の電圧を各画素へ供給するよう指示する制御信号をコントローラ５０から受け取り、電圧ステップ記憶部４６に記憶されている予めプログラムされた電圧ステップに従って電源４２の供給電圧を切り替える。電圧ステップは、ディスプレイ装置１０の製造時に、ディスプレイ装置１０が用いられる用途や環境、ひいてはディスプレイ装置１０に要求される性能等に応じて決定され得る。

代替的に、電圧ステップ記憶部４６は設けられなくてよい。図３を参照して記載されたように電圧供給ラインＣＳ＿ｊの電位が２つのレベルの間で切り替えられる場合には、電源制御部４４は、コントローラ５０からの制御信号に応答して、電源４２の供給電圧を２つのレベルの間で切り替えればよい。この場合は、電圧ステップ記憶部４６は必ずしも用いられなくてもよい。

また、代替的に、電圧ステップ記憶部４６は、電圧供給部４０ではなく、コントローラ５０に設けられてよい。この場合に、コントローラ５０は、電圧ステップ記憶部４６に記憶されている電圧ステップに対応する制御信号を電源制御部４４へ供給し、電源供給部４４は、この制御信号に応答して電源４２の供給電圧を切り替える。

以上記載してきたように、本発明の一実施例に従うアクティブマトリクス型ディスプレイ装置は、コモン電極ＣＯＭをＣＳラインＣＳ＿ｊと分離し、ＣＳラインＣＳ＿ｊを電力供給ラインとして用いて保持容量に２以上の多段階に切り替わる電圧を供給することで、コモン電極ＣＯＭの電位を一定に保ちながら画素内蔵記憶回路のリフレッシュ動作を行うことができる。これにより、画素内蔵記憶回路のリフレッシュ動作のためにコモン電極ＣＯＭの交番を必要とする従来の装置に比べ、消費電力は低減され得る。

［ディスプレイ装置の適用例］
図６は、本発明の一実施例に従うアクティブマトリクス型ディスプレイ装置を有する電子機器の例である。図６の電子機器３００は、ラップトップ型のパーソナルコンピュータ（ＰＣ）として表されているが、例えば、テレビ受像機、携帯電話、腕時計、パーソナルデジタルアシスタント（ＰＤＡ）、デスクトップ型ＰＣ、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器であってもよい。

電子機器３００は、画像等を表示可能な表示パネル１０を備えたディスプレイ装置１を有する。ディスプレイ装置１は、図１乃至５を参照して記載されたディスプレイ装置であり、静止画表示時に画素内蔵記憶回路を用いることで電力消費を抑制することが可能であるから、特に、携帯電話、ＰＤＡ、携帯オーディオプレーヤ及び携帯ゲーム機のような、電力消費が制限されるバッテリー駆動の携帯機器や、ポスターのように広告宣伝を表示するモニター等の電子機器にとって有用である。

また、ディスプレイ装置１は、コモン電極ＣＯＭの電位を一定に保ちながら画素内蔵記憶回路のリフレッシュ動作を行うことが可能であるから、特に、静電容量方式のタッチパネルを有する電子機器に適用される場合に有用である。静電容量方式は、表示パネルの表面全体に静電センサを設け、表示パネル表面に何らかの物体が近づく場合に生ずる放電現象による電荷の変化を検知することで物体の接触位置を特定するものである。この方式は、耐久性及び透過性等に優れているのみならず、マルチタッチが可能となることから、今後ますます需要が見込まれる。しかし、従来、画素内蔵記憶回路を有するディスプレイ装置では、コモン電極ＣＯＭを設けられている面の直ぐ上にタッチパネルが配置されるために、静電センサがコモン電極ＣＯＭの交番による影響を受けることによりタッチパネルで誤作動が生じる可能性があった。これに対し、本発明の一実施例に従うディスプレイ装置１が用いられる場合には、コモン電極ＣＯＭの電位は常に一定であるから、このような問題は起こらない。

以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。

１ アクティブマトリクス型ディスプレイ装置
１０ 表示パネル
２０ ソースドライバ
３０ ゲートドライバ
４０ 電圧供給部
４２ 電源
４４ 電源制御部
４６ 電圧ステップ記憶部
５０ コントローラ
１００ 画素
２００ 記憶回路
３００ 電子機器
Ｃ１１ サンプリングコンデンサ
Ｃｌ 表示素子
Ｃｐｉｘ 画素容量
Ｃｓ 保持容量
ＣＳ＿ｊ 電力供給ライン（ＣＳライン）
Ｑ１１ 駆動制御スイッチ
Ｖ_ＣＯＭ コモン電圧
Ｖｐｉｘ 画素電圧

Claims (9)

1. 行及び列のマトリクス状に配置された複数の画素を有するアクティブマトリクス型ディスプレイ装置であって、
   前記複数の画素の夫々は、
   第１の端子及び第２の端子を有し、該第２の端子が一定電位に接続される表示素子と、
   前記表示素子の第１の端子への画像データの供給を制御する制御スイッチと、
   第１の端子及び第２の端子を有し、該第１の端子が前記表示素子の第１の端子へ接続され、前記表示素子へ前記制御スイッチを介して供給される前記画像データを保持する保持容量と、
   少なくとも一つのトランジスタ及びサンプリング・キャパシタとを有し、前記表示素子の第１の端子での電圧状態を記憶する記憶回路とを有し、
   前記画素は、前記記憶回路での電圧状態をサンプリングするサンプリング期間と、該サンプリング期間の終了後前記表示素子へ前記画像データを書き込むプリチャージ期間と、該プリチャージ期間の終了後、前記記憶回路での電圧状態を前記サンプリング期間における電圧状態に対して反転させるセルフ・リフレッシュ期間とを有するリフレッシュ動作を有し、
   当該ディスプレイ装置は、２以上の多段階に切り替わる電圧を前記保持容量の第２の端子に供給する電圧供給手段を有し、
   前記電圧供給手段は、少なくとも前記サンプリング期間の開始時及び前記セルフ・リフレッシュ期間の終了時に、前記保持容量の第２の端子へ供給される前記電圧の値を他の値へ切り替える、アクティブマトリクス型ディスプレイ装置。
2. 前記電圧供給手段は、前記保持容量の第２の端子に供給する前記電圧の値を、前記サンプリング期間の開始時に第１の電圧値から第２の電圧値へ又は第３の電圧値から前記第２の電圧値へ切り替え、前記リフレッシュ期間の終了時に前記第２の電圧値から前記第３の電圧値へ又は前記第２の電圧値から前記第１の電圧値へ切り替え、
   前記第２の電圧値は、前記第１の電圧値より大きく、前記第３の電圧値より小さい、請求項１記載のアクティブマトリクス型ディスプレイ装置。
3. 前記電圧供給手段は、前記保持容量の第２の端子に供給される前記電圧が２つの値の間で切り替わる場合に、更に、前記サンプリング期間の終了時に前記電圧の値を切り替える、請求項１記載のアクティブマトリクス型ディスプレイ装置。
4. 前記電圧供給手段は、
   前記保持容量の第２の端子に供給する前記電圧を発生する電圧源と、
   前記電圧の値を２以上の多段階に切り替えるよう前記電圧源を制御する電源制御部と
   を有する、請求項１乃至３のうちいずれか一項記載のアクティブマトリクス型ディスプレイ装置。
5. 前記電圧供給手段は、前記保持容量の第２の端子に供給する前記電圧が２以上の多段階に切り替わる電圧ステップを記憶する電圧ステップ記憶部を更に有し、
   前記電源制御部は、前記電圧ステップに従って前記電圧源を制御する、請求項４記載のアクティブマトリクス型ディスプレイ装置。
6. 前記電圧供給手段は、前記複数の画素へコモン電極ラインにより接続され、該コモン電極を介して前記保持容量の第２の端子に前記電圧を供給する、請求項１乃至５のうちいずれか一項記載のアクティブマトリクス型ディスプレイ装置。
7. 前記記憶回路はＤＲＡＭである、請求項１乃６のうちいずれか一項記載のアクティブマトリクス型ディスプレイ装置。
8. 液晶ディスプレイ装置又はＯＬＥＤディスプレイ装置である請求項１乃至７のうちいずれか一項記載のアクティブマトリクス型ディスプレイ装置。
9. 請求項１乃至８のうちいずれか一項記載のアクティブマトリクス型ディスプレイ装置を有する電子機器。

Images