JP5373587B2 - 液晶表示装置とその駆動方法 - Google Patents

Description

本発明は、赤色サブピクセル、緑色サブピクセル、青色サブピクセル及び白色サブピクセルを含むピクセル構造を有するクォードタイプ(Quad type)液晶表示装置とその駆動方法に関する。

アクティブマトリックス(Active Matrix)駆動方式の液晶表示装置はスイッチング素子として薄膜トランジスタ-(Thin Film Transistor：以下“ＴＦＴ”とする)を利用して動画を表示している。この液晶表示装置は陰極線管(Cathode Ray Tube、ＣＲＴ)に比べて小型化が可能でポータブル情報機器、事務機器、コンピューターなどで標示器に応用されることは勿論、テレビにも応用されて、陰極線管に急速に取って代わっている。

液晶表示装置は図１のように、液晶セルＣｌｃごとに形成された薄膜トランジスターを利用して、液晶セルに供給されるデータ電圧をスイッチングしてデータを能動的に制御するため、動画像の表示品質を高めることができる。図１において、図面符号“Ｃｓｔ”は液晶セルＣｌｃに充電されたデータ電圧を維持するためのストレージ キャパシター (Storage Capacitor、Ｃｓｔ)、‘ＤＬ'はデータ電圧が供給されるデータライン、そして‘ＧＬ’はスキャン電圧が供給されるゲートラインをそれぞれ意味する。

このような液晶表示装置は、直流オフセット成分を減少させて液晶の劣化を減らすために、隣合う液晶セルの間から極性が反転されてフレーム期間単位で極性が反転されるインバージョン(Inversion)方式で駆動される。ところで、データ電圧の二つの極性の中、一極性が長期間優勢的(dominant)に供給されると液晶表示装置で残像が発生する。以下、このような残像を、液晶セルに同一極性の電圧が繰り返し的に充電されるため、"直流化残像(ＤＣ Image sticking)"と定義する。このような例の一つは、液晶表示装置にインターレース(Interlace)方式のデータ電圧が供給される場合である。インターレース方式は、奇数フレーム期間の間には、奇数水平ラインの液晶セルに表示される奇数ラインデータ電圧のみを含み、偶数フレーム期間の間には、偶数水平ラインの液晶セルに表示されるデータ電圧のみを含む。

図２は第１乃至第４フレーム期間の間、同一な液晶セルＣｌｃに供給されるインターレース方式のデータ電圧例を示す波形図である。

図２を参照すれば、液晶セルＣｌｃには、奇数フレーム期間の間正極性電圧が供給され、偶数フレーム期間の間負極性電圧が供給される。インターレース方式において、奇数水平ラインに配置された液晶セルＣｌｃには、奇数フレーム期間の間にだけ高い正極性データ電圧が供給されるため、第１乃至第４フレーム期間の間、ボックス内の波形のように正極性データ電圧が負極性データ電圧に比べて優勢的になり、直流化残像が現われるようになる。図３はインターレースデータによって現われる直流化残像の実験結果を示すイメージである。図３の左側イメージのようなオリジナルイメージ(Original image)を、インターレース方式で液晶表示パネルに一定時間間供給すれば、液晶セルに充電されるデータ電圧が図２のように変わり、その結果、一定時間後に全画面の液晶セルＣｌｃに中間階調、例えば127階調のデータ電圧を供給すれば、右側イメージのようにオリジナルイメージのパターンがかすかに見える直流化残像が現われる。

直流化残像の他の例として、同一な画像を一定な速度で移動またはスクロール(scroll)させれば、スクロールされる絵の大きさとスクロール速度(移動速度)の相関関係によって、液晶セルＣｌｃに同一極性の電圧が繰り返し的に蓄積されるため、直流化残像が現われる。このような実例を図４に示す。
図４は斜線パターンと文字パターンを一定な速度に移動させる時現われる直流化残像の実験結果を示すイメージである。

本発明は、前述した問題点に鑑みてなされたものであり、本発明の目的とするところは、直流化残像を防止して表示品質を高めるようにした液晶表示装置とその駆動方法を提供するのにある。

前記課題を解決するために、本発明に係る液晶表示装置は複数のデータライン、前記データラインと交差される複数のゲートライン、及び複数の液晶セルを含み、赤色サブピクセル、緑色サブピクセル、青色サブピクセル及び白色サブピクセルが一つのピクセルを構成するクォードタイプピクセル構造を有する液晶表示パネルと、それぞれ３水平期間ごとに論理が反転されて位相が互いに異なる複数の極性制御信号を順次に出力するロジック回路と、前記ロジック回路から入力される極性制御信号に応答して、データ電圧の極性を反転させて前記データラインに供給するデータ駆動回路と、前記ゲートラインにゲートパルスを順次に供給するゲート駆動回路を備える。

前記液晶表示装置の駆動方法は、それぞれ３水平期間ごとに論理が反転されて位相が互いに異なる複数の極性制御信号を順次に出力する段階と、前記極性制御信号に応答してデータ電圧の極性を反転させて前記データラインに供給する段階と、前記ゲートラインにゲートパルスを順次に供給する段階を含む。

本発明によれば、クォードタイプのピクセル構造を有する液晶表示装置に供給されるデータ電圧の極性を、垂直３ドット及び水平２ドットインバージョン方式で制御して、その極性を制御するための制御信号の位相を１フレーム期間単位に変更し、直流化残像、色歪曲及びフリッカー現象無しにビデオデータを表示することができる。

液晶表示装置の液晶セルを示す等価回路図である。 インターレースデータの一例を示す波形図である。 インターレースデータによる直流化残像を示す実験結果画面である。 スクロールデータによる直流化残像を示す実験結果画面である。 本発明の実施の形態に係る液晶表示装置を示すブロック図である。 図５に示された液晶表示パネルの画素アレイで下部基板に形成されるクォードタイプピクセルを示す等価回路図である。 図５に示されたロジック回路を詳しく示すブロック図である。 図７に示されたＰＯＬ選択回路を詳しく示すブロック図である。 図８に示された極性制御信号の一例を示す波形図である。 図５に示されたデータ駆動回路のＩＣを詳しく示すブロック図である。 図１０に示されたデジタル-アナログ変換器を詳しく示す回路図である。 図５に示されたゲートドライブＩＣを詳しく示す回路図である。 本発明の実施の形態に係る液晶表示装置の駆動方法を適用する時、スクロールデータで直流化残像が現われない原理を説明するための図である。 インターレースデータに対する液晶の直流化抑制効果を示す波形図である。 クォードタイプのピクセル構造を有する液晶表示装置に、垂直２ドット及び水平１ドットインバージョン方式で極性が反転されるデータ電圧が供給される例を示す図である。 クォードタイプのピクセル構造を有する液晶表示装置に、垂直１ドット及び水平２ドットインバージョン方式で極性が反転されるデータ電圧が供給される例を示す図である。 Ｎ番目フレーム期間乃至Ｎ＋３番目フレーム期間の間、図５に示された液晶表示パネルの液晶セルに充電されるデータ電圧の極性変化を示す図である。 Ｎ番目フレーム期間乃至Ｎ＋３番目フレーム期間の間、図５に示された液晶表示パネルの液晶セルに充電されるデータ電圧の極性変化を示す図である。 Ｎ番目フレーム期間乃至Ｎ＋３番目フレーム期間の間、図５に示された液晶表示パネルの液晶セルに充電されるデータ電圧の極性変化を示す図である。 Ｎ番目フレーム期間乃至Ｎ＋３番目フレーム期間の間、図５に示された液晶表示パネルの液晶セルに充電されるデータ電圧の極性変化を示す図である。

以下に図５乃至図１７ｄを参照しながら、本発明の好適な実施の形態について詳細に説明する。

図５乃至図１２は本発明の実施の形態に係る液晶表示装置を示す。

図５及び図６を参照すれば、本発明の実施の形態に係る液晶表示装置は、液晶表示パネル１０、ビデオソース１５、データ変換回路１６、タイミングコントローラ１１、ロジック回路１２、データ駆動回路１３、及びゲート駆動回路１４を備える。

液晶表示パネル１０は、二枚のガラス基板の間に液晶層が形成される。この液晶表示パネル１０の下部ガラス基板には、ｍ(ｍは正の整数) 個のデータライン(Ｄ１乃至Ｄｍ)と、ｎ(ｎは正の整数)個のゲートライン（Ｇ１乃至Ｇｎ)が交差される。データライン（Ｄ１乃至Ｄｍ）とｎ個のゲートライン（Ｇ１乃至Ｇｎ)の交差構造によって、液晶表示パネル１０にはマトリックス形態に配置されたｍ×ｎ個の液晶セルＣｌｃを含む。液晶表示パネル１０の下部ガラス基板には、データライン（Ｄ１乃至Ｄｍ）、ゲートライン（Ｇ１乃至Ｇｎ)、ＴＦＴ、ＴＦＴに接続された液晶セルＣｌｃの画素電極１、及びストレージ キャパシターＣｓｔなどが形成される。ストレージ キャパシターＣｓｔは、Ｎ番目ゲートラインのゲートパルスによって選択されたＮ番目表示ラインの画素電極１と誘電層を間に置いて一部が重畳されたｎ−１番目ゲートラインとによって形成される静電容量を利用したストレージ オンゲート(Storage on gate) 方式のストレージ キャパシター、または、Ｎ番目表示ラインの画素電極１と誘電層を間に置いて重畳された別途の共通ライン（図示せず）とによって形成されたストレージ オンコモン(Storage on common) 方式のストレージ キャパシターに具現されることができる。

液晶表示パネル１０の上部ガラス基板上には、ブラックマトリックス、カラーフィルター及び共通電極２が形成される。共通電極２は、ＴＮ(Twisted Nematic) モードとＶＡ(Vertical Alignment) モードのような垂直電界駆動方式で上部ガラス基板上に形成され、ＩＰＳ(In Plane Switching) モードとＦＦＳ(Fringe Field Switching) モードのような水平電界駆動方式で画素電極１と共に下部ガラス基板上に形成される。液晶表示パネル１０の上部ガラス基板と下部ガラス基板それぞれには、光軸が直交する偏光版が附着して液晶と接する内面に液晶のフリーチルト角を設定するための配向膜が形成される。

液晶表示パネル１０の画素アレイは、図６のようにマトリックス形態に配置されたクォードタイプピクセル(Quad type Pixels、ＱＰＸＬ)を含む。図６で‘ＰＥ’は液晶セルＣｌｃの画素電極である。クォードタイプピクセル（ＱＰＸＬ) それぞれは、奇数番目表示ラインに配置されたＧサブピクセル及びＢサブピクセル、偶数番目表示ラインに配置されたＷサブピクセル及びＲサブピクセルを含む。サブピクセルそれぞれは、図５で破線円の中に描かれた等価回路のような構成を有する。Ｇサブピクセルには緑色光を透過する緑色カラーフィルターが形成され、Ｂサブピクセルには青色光を透過する青色カラーフィルターが形成される。そして、Ｒサブピクセルには赤色光を透過する赤色カラーフィルターが形成される。Ｗサブピクセルにはカラーフィルターが形成されない。Ｗサブピクセルには、カラーフィルターの代りに、すべての波長の光を透過させる有／無機透明層が形成されることができる。

Ｇサブピクセルは奇数番目データラインＤ１、Ｄ３からの緑色データ電圧を充電する液晶セルを含み、Ｂサブピクセルは偶数番目データラインＤ２、Ｄ４からの青色データ電圧を充電する液晶セルを含む。Ｗサブピクセルは奇数番目データラインＤ１、Ｄ３からの白色データ電圧を充電する液晶セルを含み、Ｒサブピクセルは偶数番目データラインＤ２、Ｄ４からの赤色データ電圧を充電する液晶セルを含む。したがって、液晶表示パネル１０の画素アレイの奇数表示ラインには、奇数番目データラインＤ１、Ｄ３からの緑色データ電圧を充電するＧサブピクセルと、偶数番目データラインＤ２、Ｄ４からの青色データ電圧を充電するＢサブピクセルが交互に配置される。そして液晶表示パネル１０の画素アレイの偶数表示ラインには、奇数番目データラインＤ１、Ｄ３からの白色データ電圧を充電するＷサブピクセルと、偶数番目データラインＤ２、Ｄ４からの赤色データ電圧を充電するＲサブピクセルが交互に配置される。

ビデオソース１５は、放送信号受信回路、外部機器インターフェース回路、グラフィック処理回路、ラインメモリーなどを含み、放送信号や外部機器から入力される映像ソースからビデオデータを抽出し、そのビデオデータをデジタルに変換してタイミングコントローラ１１に供給する。ビデオソース１５で受信されるインターレースデータは、ラインメモリーに貯蔵された後、ＬＶＤＳ(Low Voltage Differential Signaling) インターフェース、ＴＭＤＳ(Transition Minimized Differential Signaling) インターフェースなどのインターフェースを通じて、データ変換部１６に供給される。インターレースイメージ信号は、奇数フレーム期間に奇数ラインにだけ存在し、偶数フレーム期間に偶数ラインにだけ存在する。したがって、ビデオソース１５は、放送信号受信回路を通じてインターレースデータを受信すると、ラインメモリーに貯蔵された以前データの平均値またはブラックデータ値でデータが入力されない奇数フレーム期間の偶数ラインデータ、及び偶数フレームの奇数ラインデータを発生する。また、 ビデオソース１５で生成される垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号(Data Enable、ＤＥ)、クロック信号ＣＬＫなどのタイミング信号は、ＬＶＤＳ インターフェース、ＴＭＤＳ インターフェースなどのインターフェースを通じてタイミングコントローラ１１に供給される。

データ変換回路１６は、ビデオソース１５から入力される赤色、緑色及び青色のデジタルビデオデータを含む３原色データを利用した所定のホワイトゲイン算出アルゴリズムで白色データのゲインを算出して白色データを生成する。そしてデータ変換回路１６は、赤色、緑色、青色及び白色のデジタルビデオデータ(以下、ＲＧＢＷデータだとする)をタイミングコントローラ１１に供給する。ホワイトゲイン算出アルゴリズムは公知技術のいずれでも可能である。例えば、本願出願人によって既に出願された大韓民国特許出願第１０−２００５−００３９７２８(2005．05．12)、大韓民国特許出願第１０−２００５−００５２９０６(2005．06．20)、大韓民国特許出願第１０−２００５−００６６４２９(2007．07．21)、大韓民国特許出願第１０−２００６−００１１２９２(2006．02．06)などで提案されたホワイトゲイン算出アルゴリズムが適用可能である。

タイミングコントローラ１１は、デジタルビデオデータの送信周波数を低くするために、データ変換部１６から入力されるＲＧＢＷデータＲＧＢＷを、奇数画素データＲＧＢＷｏｄｄと偶数画素データＲＧＢＷｅｖｅｎに分離する。そしてタイミングコントローラ１１は、データ駆動回路１３とゲート駆動回路１４の動作タイミングを制御するためのタイミング制御信号と同期されるように、６個のデータバスを通じて、ｍｉｎｉ ＬＶＤＳインターフェース方式で、データ（ＲＧＢＷｏｄｄ、ＲＧＢＷｅｖｅｎ）をデータ駆動回路１３に供給する。タイミングコントローラ１１は、ビデオソース１５から入力される垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル(Data Enable)、クロック信号ＣＬＫなどのタイミング信号の入力を受けて、データ駆動回路１３、ゲート駆動回路１４及びロジック回路１２の動作タイミングを制御するためのタイミング制御信号を発生する。タイミングコントローラ１１によって生成される制御信号は、ゲート駆動回路１４の動作タイミングを制御するためのゲートタイミング制御信号と、データ駆動回路１３の動作タイミングを制御するためのデータタイミング制御信号とを含む。ゲートタイミング制御信号は、ゲートスタートパルス(Gate Start Pulse : ＧＳＰ)、ゲートシフトクロック信号(Gate Shift Clock : ＧＳＣ)、ゲート出力イネーブル信号(Gate Output Enable : ＧＯＥ) などを含む。ゲートスタートパルスＧＳＰは、一画面が表示される１垂直期間の中でスキャンが始まる開始水平ラインを制御する。ゲートシフトクロック信号ＧＳＣは、ゲート駆動回路１４内のシフトレジスターに入力され、ゲートスタートパルスＧＳＰを順次にシフトさせるためのクロック信号である。ゲート出力イネーブル信号ＧＯＥは、ゲート駆動回路１４の出力タイミングを制御する。データタイミング制御信号は、ソーススタートパルス(Source Start Pulse : ＳＳＰ)、ソースサンプリングクロック(Source Sampling Clock :ＳＳＣ)、ソース出力イネーブル信号(Source Output Enable : ＳＯＥ)、第１及び第２極性制御信号(Polarity : ＰＯＬ１、ＰＯＬ２)を含む。ソーススタートパルスＳＳＰは、データが表示される１水平ラインで開始画素を制御する。ソースサンプリングクロックＳＳＣは、ライジング(Rising)またはポォーリング(Falling)エッジに基準して、データ駆動回路１３内でデータのラッチ動作を制御する。ソース出力イネーブル信号ＳＯＥは、データ駆動回路１３の出力タイミングを制御する。第１及び第２極性制御信号ＰＯＬ１、ＰＯＬ２のそれぞれは、隣合う３個の表示ラインの液晶セルに同一な極性のデータ電圧が順次に供給されるように、また、３個の表示ライン単位で液晶セルに充電されるデータ電圧の極性が反転されるように液晶セルＣｌｃに供給されるデータ電圧の極性を制御する。このため、第１及び第２極性制御信号ＰＯＬ１、ＰＯＬ２それぞれは、図９のようにおおよそ３水平期間単位で論理が反転されておおよそ１水平期間位の位相差を有する。

ロジック回路１２は、ゲートスタートパルスＧＳＰを入力受け、現在表示される映像のフレーム期間を判断し、図９、図１７a乃至図１７dのように論理反転周期が同一し、位相が互いに異なる複数の極性制御信号ＰＯＬ１、ＰＯＬ２、／ＰＯＬ１、／ＰＯＬ２を順次に出力する。

データ変換部１６とロジック回路１２はタイミングコントローラ１１に内蔵することができる。

データ駆動回路１３は、図１０及び図１１のような回路構成を持ち、従属的に接続された複数のデータドライブ集積回路(Integrated Circuit、ＩＣ)を含む。データ駆動回路１３は、タイミングコントローラ１１の制御の下に ＲＧＢＷデータＲＧＢＷｏｄｄ、ＲＧＢＷｅｖｅｎをラッチしてそのＲＧＢＷデータＲＧＢＷｏｄｄ、 ＲＧＢＷｅｖｅｎをアナログ正極性ガンマ補償電圧と負極性ガンマ補償電圧に変換して、正極性アナログデータ電圧と負極性アナログデータ電圧を発生する。そしてデータ駆動回路１３は、ロジック回路１２からの極性制御信号ＰＯＬに応答してデータ電圧の極性を変換して、ＲＧＢＷ正極性データ電圧とＲＧＢＷ負極性データ電圧をデータラインＤ１乃至Ｄｍに供給する。

ゲート駆動回路１４は、図１２のような回路構成を持ち、従属的に接続された複数のゲートドライブＩＣを含む。このゲート駆動回路１４は、タイミングコントローラ１１の制御の下におおよそ１水平期間のパルス幅を有するゲートパルス(またはスキャンパルス)を順次に出力する。したがって、液晶表示パネル１０のゲートラインＧ１〜Ｇｎにはゲート駆動回路１４からゲートパルスが順次に供給される。液晶表示パネル１０の画素アレイに形成されたＴＦＴそれぞれは、ゲートラインＧ１〜Ｇｎからのゲートパルスに応答してターン-オンされ、データラインＤ１〜Ｄｍからのデータ電圧を画素電極１に供給する。このために、ＴＦＴのゲート電極は、ゲートラインＧ１〜Ｇｎに接続され、ＴＦＴのソース電極とドレーン電極は、それぞれデータラインＤ１〜Ｄｍと画素電極１に接続される。

本発明で適用可能な液晶表示装置はＴＮモード、ＶＡモード、ＩＰＳモード、ＦＦＳモードだけではなく、いずれの液晶モードでも具現されることができる。また、本発明の液晶表示装置は、透過型液晶表示装置、半透過型液晶表示装置、反射型液晶表示装置などいずれの形態でも具現されることができる。透過型液晶表装置と半透過型液晶表示装置は図面で省略されたバックライトユニットが必要である。

図７及び図８はロジック回路１２を詳しく示す回路図である。

図７及び図８を参照すれば、ロジック回路１２はフレームカウンター７１、及びPOL選択回路７３を備える。

フレームカウンター７１は、１フレーム期間の間１回発生されて１フレーム期間の開始と同時に発生されるゲートスタートパルスＧＳＰに応答して、液晶表示パネル１０に表示される画像のフレーム数を指示するフレームカウント情報Ｆｃｎｔを出力する。

ＰＯL選択回路７３は、フレームカウント情報Ｆｃｎｔによって４個のフレーム期間単位に循環される４個の極性制御信号ＰＯＬ１、ＰＯＬ２、／ＰＯＬ１、／ＰＯＬ２を順次に出力する。極性制御信号ＰＯＬ１、ＰＯＬ２、／ＰＯＬ１、／ＰＯＬ２は、Ｎ（Ｎは正の整数）番目フレーム期間の間、データ駆動回路１３から出力されるデータ電圧の極性を制御する第１極性制御信号ＰＯＬ１、Ｎ＋１番目フレーム期間の間データ駆動回路１３から出力されるデータ電圧の極性を制御する第２極性制御信号ＰＯＬ２、Ｎ+２番目フレーム期間の間データ駆動回路１３から出力されるデータ電圧の極性を制御する第１反転極性制御信号／ＰＯＬ１、及びＮ+３番目フレーム期間の間データ駆動回路１３から出力されるデータ電圧の極性を制御する第２反転極性制御信号／ＰＯＬ２を含む。このような極性制御信号は、図６のようなクォードタイプピクセル構造の液晶表示パネルで直流化残像、フリッカー及び色歪曲が発生しないように、液晶セルに供給されるデータ電圧の極性を制御してクォードタイプピクセル構造の液晶表示パネルに対する繰り返し実験結果選択された最適の位相で発生される。このような実験を基礎に最適化された極性制御信号を具体的に説明すると、図９のように第１極性制御信号ＰＯＬ１に引き継いで発生される第２極性制御信号ＰＯＬ２は、第１極性制御信号ＰＯＬ１対比おおよそ１水平期間位相が遅延された信号であり、第２極性制御信号ＰＯＬ２に引き継いで発生される第１反転極性制御信号／ＰＯＬ１は、第２極性制御信号ＰＯＬ２対比おおよそ２水平期間位相が遅延された信号である。第１反転極性制御信号／ＰＯＬ１に引き継いで発生される第２反転極性制御信号／ＰＯＬ２は、第１反転極性制御信号／ＰＯＬ１対比おおよそ１水平期間位相が遅延された信号である。そして第２反転極性制御信号／ＰＯＬ２に引き継いでまた発生される第１極性制御信号ＰＯＬ１は、第２反転極性制御信号／ＰＯＬ２対比おおよそ２水平期間位相が遅延された信号である。

ＰＯＬ選択回路７３は、第１及び第２インバーター８１、８２、フレームコントローラ８３及びマルチフレクサー８４などを具備して図９、図１７a乃至図１７dのような極性制御信号を発生する。

第１インバーター８１は、第１極性制御信号ＰＯＬ１を反転させて第１極性制御信号ＰＯＬ１の逆位相である第１反転極性制御信号／ＰＯＬ１を発生する。第２インバーター８２は、第２極性制御信号ＰＯＬ２を反転させて第２極性制御信号（ＰＯＬ１２）の逆位相である第２反転極性制御信号／ＰＯＬ２を発生する。

フレームコントローラ８３は、フレームカウンター７１からのフレームカウンター情報Ｆｃｎｔの入力を受けて、現在表示される映像のフレーム期間を判断する。そしてフレームコントローラ８３は、フレーム期間の判断結果によってマルチフレクサー８４を制御するための選択信号を発生する。

マルチフレクサー８４は、フレームコントローラ８３の制御の下に図１７a 乃至図１７dのようにＮ番目フレーム期間に第１極性制御信号ＰＯＬ１をデータ駆動回路１３に供給した後、Ｎ＋１番目フレーム期間に第２極性制御信号ＰＯＬ２をデータ駆動回路１３に供給する。引き継いで、マルチフレクサー８４は、Ｎ+２番目フレーム期間に第１反転極性制御信号／ＰＯＬ１をデータ駆動回路１３に供給した後、Ｎ+３番目フレーム期間に第２反転極性制御信号／ＰＯＬ２をデータ駆動回路１３に供給する。

図１０及び図１１はデータ駆動回路ＩＣ１３Ａを詳しく示す回路図である。

図１０及び図１１を参照すれば、データドライブＩＣ１３Ａそれぞれは、ｋ（ｋはｍより小さな正の整数)個のデータラインを駆動して、シフトレジスター１０１、データ復元部１０２、第１ラッチアレイ１０３、第２ラッチアレイ１０４、デジタル−アナログ変換器(以下、“ＤＡＣ”とする)１０５、チャージ シェア回路(Charge Share Circuit)１０６及び出力回路１０７を含む。

データ復元部１０２は、タイミングコントローラ１１からのデジタルビデオデータＲＧＢＷｏｄｄ、ＲＧＢｅｖｅｎをｍｉｎｉ ＬＶＤＳ方式でデータを修復し、第１ラッチアレイ１０３に供給する。

シフトレジスター１０１は、ソースサンプリングクロックＳＳＣによってサンプリング信号をシフトさせる。また、シフトレジスター１０１は、第１ラッチアレイ１０３のラッチ数を超過するデータが供給される時に、キャリー信号(Carry signal、ＣＡＲ)を発生する。

第１ラッチアレイ１０３は、シフトレジスター１０１から順次に入力されるサンプリング信号に応答してデータ復元部１０２からのデジタルビデオデータＲＧＢＷｏｄｄ、ＲＧＢＷｅｖｅｎをサンプリングしてラッチした後、同時に出力する。

第２ラッチアレイ１０４は、第１ラッチアレイ１０３から入力されるデータをラッチした後、ソース出力イネーブル信号ＳＯＥのロー論理期間の間、他のデータドライブ ＩＣ１３Ａの第２ラッチアレイ１０４と同時にラッチされたデータを同時に出力する。

ＤＡＣ１０５は、図１１のように正極性ガンマ補償電圧ＧＨが供給されるＰ−デコーダーＰＤＥＣ１１１、負極性ガンマ補償電圧ＧＬが供給されるＮ−デコーダーＮＤＥＣ１１２、Ｐ−デコーダー１１１の出力とＮ−デコーダー１１２の出力を選択するマルチフレクサー１１３１、１１３２、１１４１、１１４２を含む。

Ｐ−デコーダー１１１は、第２ラッチアレイ１０４から入力されるデータをデコードし、そのデータの階調値にあたる正極性ガンマ補償電圧ＧＨを出力し、Ｎ−デコーダー１１２は、第２ラッチアレイ１０４から入力されるデータをデコードし、そのデータの階調値にあたる負極性ガンマ補償電圧ＧＬを出力する。

マルチフレクサー１１３１、１１３２、１１４１、１１４２は、４ｉ（ｉは正の整数）＋１番目データライン（Ｄ１、Ｄ５．．．Ｄｍ−３）に供給されるデータ電圧を選択する第１マルチフレクサー１１３１、４ｉ＋２番目データライン（Ｄ２、Ｄ６．．．Ｄｍ−２）に供給されるデータ電圧を選択する第２マルチフレクサー１１３２、４ｉ＋３番目データライン（Ｄ３、Ｄ７．．．Ｄｍ−１）に供給されるデータ電圧を選択する第３マルチフレクサー１１４１、及び４ｉ＋４番目データライン（Ｄ４、Ｄ８．．．Ｄｍ）に供給されるデータ電圧を選択する第４ マルチフレクサー１１４２を備える。 第１及び第２マルチフレクサー１１３１、１１３２の制御端子には、ロジック回路１２から入力される極性制御信号ＰＯＬがそのまま入力される一方、第３及び第４マルチフレクサー１１４１、１１４２の制御端子には、ロジック回路１２から入力される極性制御信号ＰＯＬが反転されて入力される。したがって、第１及び第２マルチフレクサー１１３１、１１３２は、極性制御信号ＰＯＬに応答して、Ｐ−デコーダー１１１とＮ−デコーダー１１２から出力される正極性データ電圧と負極性データ電圧を、おおよそ３水平期間単位で交互に選択する。これに対して、第３及び第４マルチフレクサー１１４１、１１４２は、反転された極性制御信号ＰＯＬに応答して、Ｐ−デコーダー１１１とＮ−デコーダー１１２から出力される正極性データ電圧と負極性データ電圧を、おおよそ３水平期間単位で交互に選択する。その結果、４ｉ＋１及び４ｉ＋２番目データラインに供給されるデータ電圧の極性は、４ｉ＋３及び４ｉ＋４番目データラインに供給されるデータ電圧の極性と相反する。

チャージ シェア回路１０６は、ソース出力イネーブル信号ＳＯＥハイ論理期間の間隣合うデータ出力チャンネルを短絡(short)させて、隣合うデータ電圧の平均値をチャージ シェア電圧に出力したり、ソース出力イネーブル信号ＳＯＥのハイ論理期間の間データ出力チャンネルに共通電圧Ｖｃｏｍを供給して、データラインＤ１〜Ｄｍに供給される正極性データ電圧と負極性データ電圧との間の急激なスイング幅変化を減らす。出力回路１０７は、バッファーを利用してデータラインＤ１〜Ｄｍに供給されるデータ電圧の信号減衰を最小化する。

図１２はゲートドライブＩＣ１４Ａを示す。

図１２を参照すれば、ゲートドライブＩＣ１４Ａは、シフトレジスター１２０、レベルシフト１２２、シフトレジスター１２０とレベルシフト１２２の間に接続された複数の論理積ゲート(以下、“ＡＮＤ ゲート"だとする)１２１、及びゲート出力イネーブル信号ＧＯＥを反転させるためのインバーター１２３を備える。

シフトレジスター１２０は、従属的に接続された複数のＤ−フリッププロップを利用して、ゲートスタートパルスＧＳＰをゲートシフトクロックＧＳＣによって順次にシフトさせる。ＡＮＤゲート１２１それぞれは、シフトレジスター１２０の出力信号とゲート出力イネーブル信号ＧＯＥの反転信号を論理積して出力を発生する。インバーター１２３は、ゲート出力イネーブル信号ＧＯＥを反転させてＡＮＤ ゲート１２１に供給する。したがって、ゲートドライブＩＣ１４Ａは、ゲート出力インエブル信号 ＧＯＥのロー論理区間である時、ゲートパルスのハイ論理電圧を出力する。

レベルシフト１２２は、液晶表示パネル１０の画素アレイ内に形成されたＴＦＴの動作電圧範囲位ＡＮＤゲート１２１の出力電圧スイング幅をシフトさせる。レベルシフト１２２の出力信号（Ｇ１乃至Ｇｋ）は、ｋ（ｋは定数）個のゲートラインＧ１〜Ｇｎに順次に供給される。一方、レベルシフト１２２はシフトレジスター１２０の前段に配置されて、シフトレジスター１２０は画素アレイのＴＦＴとともに液晶表示パネル１０のガラス基板に直接形成されることができる。

図１３及び図１４は、本発明の実施の形態に係る液晶表示装置で液晶の直流化残像とフリッカーを抑制する原理を説明するための図である。

図１３及び図１４を参照すれば、本発明は、図９のような極性制御信号ＰＯＬを利用して隣合う液晶セルに充電されるデータ電圧の極性反転時点を行き違うように制御する。液晶セルＣｌｃは、以前フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を現在フレーム期間に充電する第１液晶セル群と、以前フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を現在フレーム期間に充電する第２液晶セル群を含む。したがって、２フレーム期間内で、第１液晶セル群の液晶セルに充電されるデータ電圧の極性は同一に制御される一方、第２液晶セル群の液晶セルに充電されるデータ電圧の極性は一度反転される。第１液晶セル群の液晶セルと第２液晶セル群の液晶セルの位置は図１７a乃至図１７dのように変わる。

インターレース方式のビデオ信号が液晶表示パネルに供給される時、液晶セルに充電されるデータ電圧の極性は図１４のようである。

奇数フレーム期間の間、液晶セルに高いデータ電圧が供給されるインターレースデータを液晶表示装置に表示する時、図１４のように第１及び第２液晶セル群の液晶セルには２フレーム期間周期に極性が反転されるデータ電圧が供給される。そこでは、ボックス内の波形のようにＮ番目及びＮ＋１番目フレーム期間の間液晶セルに供給される正極性データ電圧と、Ｎ+２番目及びＮ＋３番目フレーム期間の間同一な液晶セルに供給される負極性データ電圧が中和され、その液晶セルに偏向された極性の電圧が蓄積されない。したがって、本発明の液晶表示装置は、インターレースデータが供給される時、液晶の直流化を抑制して直流化残像を防止することができる。

記号や文字をフレーム当り８ピクセル(pixel)の速度に移動させるスクロールデータでも液晶セルの電圧が２フレーム期間単位に反転される。したがって、本発明は、一定な速度で記号や文字が移動するスクロールデータで液晶セルＣｌｃに充電される電圧の極性が周期的に反転されることで、同一極性の電圧が累積して現われる直流化残像を予防することができる。

第１液晶セル群は直流化残像を予防することができるが、同一極性のデータ電圧が二つのフレーム期間周期に液晶セルＣｌｃに供給されるので、フリッカーが現われる。第２液晶セル群の液晶セルＣｌｃには、肉眼でフリッカーがほとんど感じられない１フレーム期間周期に、極性が反転されるデータ電圧が印加されて第１液晶セル群によるフリッカー現象を最小化する。これは人間の肉眼は、変化に敏感であるから駆動周波数が互いに異なる第１液晶セル群と第２液晶セル群が共存する液晶表示装置を見れば、駆動周波数が高い第２液晶セル群の駆動周波数で第１液晶セル群の駆動周波数を認識するからである。

一方、一般的な３原色ピクセル構造の液晶表示パネルのインバージョン方式では、水平及び垂直方向でフリッカーと色歪曲が一番小さいため、水平１ドット及び垂直１ドットインバージョン方式が望ましい。しかし、本発明の液晶表示装置のようにクォードタイプの液晶表示装置では、極性制御信号の位相を図９の例のように１フレーム期間単位に変更しても、水平１ドットインバージョンまたは垂直１ドットインバージョン方式でデータ電圧の極性を変換すれば、データ電圧の極性の偏りによってフリッカーと色歪曲が現われる。これを図１５及び図１６で説明する。

液晶セルは、ＴＦＴの寄生用量によって発生されるキックバック電圧(kick back voltage) のため、同一階調の正極性データ電圧と負極性データ電圧を充電する時にデータ電圧の充電量が変わる。一般的に液晶セルは、キックバック電圧によって正極性データ電圧を充電する時より、負極性データ電圧を充電する時のデータ電圧の充電量が大きい。このような傾向を考慮すると、クォードタイプのピクセル構造を有する液晶表示パネルの液晶セルに、図１５のような垂直２ドット及び水平１ドットインバージョン方式で極性が反転されるデータ電圧が供給されれば、図１５で Ｌｉｎｅ＃１、Ｌｉｎｅ＃２、Ｌｉｎｅ＃５、Ｌｉｎｅ＃６等の表示ラインは青色と赤色が相対的に強く見えるマゼンタ(magenta) 色合いで映像が再現される一方、Ｌｉｎｅ＃３、Ｌｉｎｅ＃４等の表示ラインでは緑色と白色が相対的に強く見える緑色調(greenish)に映像が再現されて色歪曲が現われる。また、図１５でＬｉｎｅ＃３、Ｌｉｎｅ＃４等の表示ラインは緑色と白色が相対的に強く見えるので、Ｌｉｎｅ＃１、Ｌｉｎｅ＃２、Ｌｉｎｅ＃５、Ｌｉｎｅ＃６等の表示ラインに比べて輝度が相対的に高くなるようになり、２個の表示ライン単位でフリッカーが感じられる。このような現象は、同一な表示ラインで同一な色のサブピクセルの液晶セルに充電される電圧の極性がある一極性で同一であることためである。

クォードタイプのピクセル構造を有する液晶表示パネルの液晶セルに、図１６のような垂直１ドット及び水平２ドットインバージョン方式で極性が反転されるデータ電圧が供給されれば、図１５において、同一なコラムで同一な色のサブピクセルの液晶セルに充電されるデータ電圧の極性が皆同一になる。その結果、奇数コラムでは緑色調で映像が再現される反面、偶数コラムではマゼンタ色合いで映像が再現されるため、色歪曲が現われ、２個のコラム単位でフリッカーが感じられる。

直流化残像を防止しながら図１５及び図１６のような色歪曲とフリッカーを同時に解決するために、本発明は、図９のような極性制御信号ＰＯＬ１、ＰＯＬ２、／ＰＯＬ１、／ＰＯＬ２を利用してクォードタイプのピクセル構造有する液晶表示装置に供給されるデータ電圧の極性を、図１７a乃至図１７dのように制御する。

図１７aを参照すれば、Ｎ番目フレーム期間の間、ロジック回路１２は第１極性制御信号ＰＯＬ１をデータ駆動回路１３に供給する。その結果、データ駆動回路１３は、Ｎ番目フレーム期間の間図１７aのような極性パターンで、クォードタイプのピクセル構造を有する液晶表示装置のデータラインＤ１〜Ｄｍに供給されるデータ電圧の極性を制御する。

液晶セルに供給されるデータ電圧の極性は、垂直３ドット及び水平２ドットインバージョン方式で反転される。この液晶セルに供給されるデータ電圧の極性は、図７Ｄのような極性パターンから図７aのような極性パターンに変わる。したがって、図７ａ及び図７Ｄの比較を通じて分かるように、Ｎ番目フレーム期間の間、６ｊ(ｊは正の整数)＋１及び６ｊ＋４番目表示ライン（Ｌｉｎｅ＃１、Ｌｉｎｅ＃４）の液晶セルは、第１液晶セル群に駆動する反面、６ｊ＋２、６ｊ＋３、６ｊ＋５及び６ｊ＋６番目表示ライン（Ｌｉｎｅ＃２、Ｌｉｎｅ＃３、Ｌｉｎｅ＃５、Ｌｉｎｅ＃６）の液晶セルは、第２液晶セル群に駆動する。同一ラインと同一コラムで同じ色のサブピクセルの液晶セルには、図１７aのように相反した極性のデータ電圧が供給されて極性の偏りがほとんどない。したがって、クォードタイプのピクセル構造を有する液晶表示装置は、直流化残像、色歪曲及びフリッカー現象なしにビデオデータを表示することができる。

図１７bを参照すれば、Ｎ＋１番目フレーム期間の間、ロジック回路１２は第２極性制御信号ＰＯＬ２をデータ駆動回路１３に供給する。その結果、データ駆動回路１３はＮ＋１番目フレーム期間の間、図１７bのような極性パターンでクォードタイプのピクセル構造を有する液晶表示装置のデータラインＤ１〜Ｄｍに供給されるデータ電圧の極性を制御する。

液晶セルに供給されるデータ電圧の極性は、垂直３ドット及び水平２ドットインバージョン方式で反転される。この液晶セルに供給されるデータ電圧の極性は図７aのような極性パターンから図７Ｂのような極性パターンに変わる。したがって、図７a及び図７Ｂの比較を通じて分かるように、Ｎ＋１番目フレーム期間の間、６ｊ＋２、６ｊ＋３、６ｊ＋５及び６ｊ＋６番目表示ライン（Ｌｉｎｅ＃２、Ｌｉｎｅ＃３、Ｌｉｎｅ＃５、Ｌｉｎｅ＃６）の液晶セルは第１液晶セル群に駆動する反面、６ｊ＋１及び６ｊ＋４番目表示ライン（Ｌｉｎｅ＃１、Ｌｉｎｅ＃４）の液晶セルは第２液晶セル群に駆動する。同一ラインと同一コラムで同じ色のサブピクセルの液晶セルには、図１７bのように相反した極性のデータ電圧が供給されて極性の偏りがほとんどない。したがって、クォードタイプのピクセル構造を有する液晶表示装置は、直流化残像、色歪曲及びフリッカー現象なしにビデオデータを表示することができる。

図１７cを参照すれば、Ｎ+２番目フレーム期間の間、ロジック回路１２は第１反転極性制御信号／ＰＯＬ１をデータ駆動回路１３に供給する。その結果、データ駆動回路１３は、Ｎ+２番目フレーム期間の間、図１７cのような極性パターンでクォードタイプのピクセル構造を有する液晶表示装置のデータラインＤ１〜Ｄｍに供給されるデータ電圧の極性を制御する。

液晶セルに供給されるデータ電圧の極性は垂直３ドット及び水平２ドットインバージョン方式で反転される。この液晶セルに供給されるデータ電圧の極性は図７Ｂのような極性パターンから図７Ｃのような極性パターンに変わる。したがって、図７Ｂ及び図７Ｃの比較を通じて分かるように、Ｎ+２番目フレーム期間の間、６ｊ＋１及び６ｊ＋４番目表示ライン（Ｌｉｎｅ＃１、Ｌｉｎｅ＃４）の液晶セルは第１液晶セル群に駆動する反面、６ｊ＋２、６ｉ＋３、６ｉ＋５及び６ｊ＋６番目表示ライン（Ｌｉｎｅ＃２、Ｌｉｎｅ＃３、Ｌｉｎｅ＃５、Ｌｉｎｅ＃６）の液晶セルは第２液晶セル群に駆動する。同一ラインと同一コラムで同じ色のサブピクセルの液晶セルには、図１７cのように相反した極性のデータ電圧が供給されて極性の偏りがほとんどない。したがって、クォードタイプのピクセル構造を有する液晶表示装置は、直流化残像、色歪曲及びフリッカー現象なしにビデオデータを表示することができる。

図１７dを参照すれば、Ｎ+３番目フレーム期間の間、ロジック回路１２は第２反転極性制御信号／ＰＯＬ２をデータ駆動回路１３に供給する。その結果、データ駆動回路１３は、Ｎ+３番目フレーム期間の間、図１７dのような極性パターンでクォードタイプのピクセル構造を有する液晶表示装置のデータラインＤ１〜Ｄｍに供給されるデータ電圧の極性を制御する。

液晶セルに供給されるデータ電圧の極性は、垂直３ドット及び水平２ドットインバージョン方式で反転される。この液晶セルに供給されるデータ電圧の極性は、図１７cのような極性パターンから図１７dのような極性パターンに変わる。したがって、図１７c及び図１７dの比較を通じて分かるように、Ｎ+３番目フレーム期間の間、６ｊ＋２、６ｊ＋３、６ｊ＋５及び６ｊ＋６番目表示ライン（Ｌｉｎｅ＃２、Ｌｉｎｅ＃３、Ｌｉｎｅ＃５、Ｌｉｎｅ＃６）の液晶セルは第１液晶セル群に駆動する反面、６ｊ＋１及び６ｉ＋４番目表示ライン（Ｌｉｎｅ＃１、Ｌｉｎｅ＃４）の液晶セルは第２液晶セル群に駆動する。同一ラインと同一コラムで同じ色のサブピクセルの液晶セルには、図１７dのように相反した極性のデータ電圧が供給されて極性の偏りがほとんどない。したがって、クォードタイプのピクセル構造を有する液晶表示装置は直流化残像、色歪曲及びフリッカー現象なしにビデオデータを表示することができる。

以上説明した内容を通じて当業者なら本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。

Claims (17)

1. 複数のデータライン、前記データラインと交差される複数のゲートライン、及び複数の液晶セルを含み、赤色サブピクセル、緑色サブピクセル、青色サブピクセル及び白色サブピクセルがマトリクス形態に配置されて一つのピクセルを構成するクォードタイプピクセル構造を有する液晶表示パネルと、
   それぞれ３水平期間ごとに論理が反転されて位相が互いに異なる複数の極性制御信号を順次に出力するロジック回路と、
   前記ロジック回路から入力される極性制御信号に応答してデータ電圧の極性を反転させて前記データラインに供給するデータ駆動回路と、
   前記ゲートラインにゲートパルスを順次に供給するゲート駆動回路を備え、
   前記ロジック回路は、４つのタイプの極性制御信号を前記データ駆動回路に供給し、各極性制御信号の論理が３水平期間毎に反転され、Ｎ番目フレーム期間（Ｎは正の整数）及びＮ＋２番目フレーム期間は同じ反転時間でかつ逆の反転論理を有し、Ｎ＋１番目フレーム期間及びＮ＋３番目フレーム期間は同じ反転時間でかつ逆の反転論理を有し、Ｎ＋１番目フレーム期間はＮ番目フレーム期間とは異なる反転時間を有することを特徴とする液晶表示装置。
2. 前記液晶セルは、垂直３ドット及び水平２ドットインバージョン方式で反転されるデータ電圧を充電することを特徴とする、請求項１記載の液晶表示装置。
3. 前記ロジック回路は、
   Ｎ(Ｎは正の整数)番目フレーム期間の間、前記３水平期間ごとに論理が反転される第１極性制御信号を前記データ駆動回路に供給した後、
   Ｎ＋１番目フレーム期間の間、前記３水平期間ごとに論理が反転され、前記第１極性制御信号対比１水平期間位相が遅延された第２極性制御信号を、前記データ駆動回路に供給した後、
   Ｎ+２番目フレーム期間の間、前記３水平期間ごとに論理が反転され、前記第２極性制御信号対比２水平期間位相が遅延された第１反転極性制御信号を、前記データ駆動回路に供給した後、
   Ｎ+３番目フレーム期間の間、前記３水平期間ごとに論理が反転され、前記第１反転極性制御信号対比１水平期間位相が遅延された第２反転極性制御信号を、前記データ駆動回路に供給することを特徴とする、請求項１記載の液晶表示装置。
4. 前記ロジック回路は、
   前記第１極性制御信号を反転させて前記第１反転極性制御信号を発生する第１インバーターと、
   前記第２極性制御信号を反転させて前記第２反転極性制御信号を発生する第２インバーターと、
   前記フレーム期間をカウントして、選択信号を発生するフレームコントローラと、
   前記選択信号に応答して前記第１極性制御信号、前記第２極性制御信号、前記第１反転極性制御信号及び前記第２反転極性制御信号の順で前記データ駆動回路に供給される極性制御信号を選択するマルチフレクサーを備えることを特徴とする、請求項３記載の液晶表示装置。
5. 前記液晶表示パネルは、
   ６ｊ(ｊは正の整数)＋１番目乃至６ｊ＋６番目表示ラインを含み、
   前記Ｎ番目フレーム期間の間、前記６ｊ＋１及び６ｊ＋４番目表示ラインの液晶セルは、Ｎ−１番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、６ｊ＋２、６ｊ＋３、６ｊ＋５及び６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ−１番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項３記載の液晶表示装置。
6. 前記Ｎ＋１番目フレーム期間の間、前記６ｊ＋２、前記６ｊ＋３、前記６ｊ＋５及び前記６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、前記６ｊ＋１及び前記６ｊ＋４番目表示ラインの液晶セルは、前記Ｎ番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項５記載の液晶表示装置。
7. 前記Ｎ+２番目フレーム期間の間、前記６ｊ＋１及び前記６ｊ＋４番目表示ラインの液晶セルは、前記Ｎ＋１番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、前記 ６ｊ＋２、前記６ｉ＋３、前記６ｉ＋５及び前記６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ＋１番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項６記載の液晶表示装置。
8. 前記Ｎ+３番目フレーム期間の間、前記６ｊ＋２、前記６ｊ＋３、前記６ｊ＋５及び前記６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ＋１番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、前記６ｊ＋１及び前記６ｉ＋４番目表示ラインの液晶セルは、前記Ｎ+２番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項７記載の液晶表示装置。
9. 前記液晶表示パネルは、前記クォードタイプピクセルの前記液晶セルが横方向に配列された複数の表示ラインと、前記クォードタイプピクセルの前記液晶セルが列方向に配列された複数のコラムを含み、
   同一の前記表示ライン上に存在する同じ色のサブピクセルの前記液晶セルには、相反した極性のデータ電圧を充電し、
   同一の前記コラム上に存在する同じ色のサブピクセルの前記液晶セルには、相反した極性のデータ電圧を充電することを特徴とする、請求項１記載の液晶表示装置。
10. 複数のデータライン、前記データラインと交差される複数のゲートライン、及び複数の液晶セルを含み、赤色サブピクセル、緑色サブピクセル、青色サブピクセル及び白色サブピクセルがマトリクス形態に配置されて一つのピクセルを構成するクォードタイプピクセル構造を有する液晶表示パネルを有する液晶表示装置の駆動方法において、
    それぞれ３水平期間ごとに論理が反転されて、位相が互いに異なる複数の極性制御信号を順次出力する段階と、
    前記極性制御信号に応答してデータ電圧の極性を反転させて前記データラインに供給する段階と、
    前記ゲートラインにゲートパルスを順次に供給する段階を含み、
    前記順次出力する段階において、４つのタイプの極性制御信号が出力され、各極性制御信号の論理が３水平期間毎に反転され、Ｎ番目フレーム期間（Ｎは正の整数）及びＮ＋２番目フレーム期間は同じ反転時間でかつ逆の反転論理を有し、Ｎ＋１番目フレーム期間及びＮ＋３番目フレーム期間は同じ反転時間でかつ逆の反転論理を有し、Ｎ＋１番目フレーム期間はＮ番目フレーム期間とは異なる反転時間を有することを特徴とする液晶表示装置の駆動方法。
11. 前記液晶セルは、垂直３ドット及び水平２ドットインバージョン方式で反転されるデータ電圧を充電することを特徴とする、請求項１０記載の液晶表示装置の駆動方法。
12. 前記極性制御信号を順次に出力する段階は、
    Ｎ(Ｎは正の整数)番目フレーム期間の間、前記３水平期間ごとに論理が反転される第１極性制御信号を、前記データラインに前記データ電圧を供給するデータ駆動回路に供給する段階と、
    Ｎ＋１番目フレーム期間の間、前記３水平期間ごとに論理が反転され、前記第１極性制御信号対比１水平期間位相が遅延された第２極性制御信号を、前記データ駆動回路に供給する段階と、
    Ｎ+２番目フレーム期間の間、前記３水平期間ごとに論理が反転され、前記第２極性制御信号対比２水平期間位相が遅延された第１反転極性制御信号を、前記データ駆動回路に供給する段階と、
    Ｎ+３番目フレーム期間の間、前記３水平期間ごとに論理が反転され、前記第１反転極性制御信号対比１水平期間位相が遅延された第２反転極性制御信号を、前記データ駆動回路に供給する段階を含むことを特徴とする、請求項１０記載の液晶表示装置の駆動方法。
13. 前記液晶表示パネルは、
    ６ｊ(ｊは正の整数)＋１番目乃至６ｊ＋６番目表示ラインを含み、
    前記Ｎ番目フレーム期間の間、前記６ｊ＋１及び６ｊ＋４番目表示ラインの液晶セルは、Ｎ−１番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、６ｊ＋２、６ｊ＋３、６ｊ＋５及び６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ−１番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項１２記載の液晶表示装置の駆動方法。
14. 前記Ｎ＋１番目フレーム期間の間、前記６ｊ＋２、前記６ｊ＋３、前記６ｊ＋５及び前記６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、前記６ｊ＋１及び前記６ｊ＋４番目表示ラインの液晶セルは、前記Ｎ番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項１３記載の液晶表示装置の駆動方法。
15. 前記Ｎ+２番目フレーム期間の間、前記６ｊ＋１及び前記６ｊ＋４番目表示ラインの液晶セルは、前記Ｎ＋１番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、前記６ｊ＋２、前記６ｉ＋３、前記６ｉ＋５及び前記６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ＋１番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項１４記載の液晶表示装置の駆動方法。
16. 前記Ｎ+３番目フレーム期間の間、前記６ｊ＋２、前記６ｊ＋３、前記６ｊ＋５及び前記６ｊ＋６番目表示ラインの液晶セルは、前記Ｎ＋１番目フレーム期間に充電したデータ電圧の極性と同一な極性のデータ電圧を充電する第１液晶セル群に駆動する反面、前記６ｊ＋１及び前記６ｉ＋４番目表示ラインの液晶セルは、前記Ｎ+２番目フレーム期間に充電したデータ電圧の極性とは相反した極性のデータ電圧を充電する第２液晶セル群に駆動することを特徴とする、請求項１５記載の液晶表示装置の駆動方法。
17. 前記液晶表示パネルは、前記クォードタイプピクセルの前記液晶セルが横方向に配列された複数の表示ラインと、前記クォードタイプピクセルの前記液晶セルが列方向に配列された複数のコラムを含み、
    同一の前記表示ライン上に存在する同じ色のサブピクセルの前記液晶セルには、相反した極性のデータ電圧を充電し、
    同一の前記コラム上に存在する同じ色のサブピクセルの前記液晶セルには、相反した極性のデータ電圧を充電することを特徴とする、請求項１０記載の液晶表示装置の駆動方法。