[go: up one dir, main page]

JP5347309B2 - Method for evaluating SOI wafer and method for manufacturing SOI wafer - Google Patents

Method for evaluating SOI wafer and method for manufacturing SOI wafer Download PDF

Info

Publication number
JP5347309B2
JP5347309B2 JP2008097008A JP2008097008A JP5347309B2 JP 5347309 B2 JP5347309 B2 JP 5347309B2 JP 2008097008 A JP2008097008 A JP 2008097008A JP 2008097008 A JP2008097008 A JP 2008097008A JP 5347309 B2 JP5347309 B2 JP 5347309B2
Authority
JP
Japan
Prior art keywords
soi wafer
evaluating
active layer
insulating layer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008097008A
Other languages
Japanese (ja)
Other versions
JP2009252880A (en
Inventor
澄夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008097008A priority Critical patent/JP5347309B2/en
Publication of JP2009252880A publication Critical patent/JP2009252880A/en
Application granted granted Critical
Publication of JP5347309B2 publication Critical patent/JP5347309B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a means for detecting the bonding defect of a bonding interface of an SOI wafer with high sensitivity. <P>SOLUTION: The method of evaluating the SOI wafer having an insulating layer and an active layer in this order on a support substrate comprises forming a pattern on the insulating layer after removing part of the active layer from the insulating layer by wet or dry etching; and evaluating the bonding interface between the active layer and insulating layer by observing whether the pattern peels and/or whether a bonding defect is caused. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、SOI(Silicon-on-insulator)ウェーハの活性層と絶縁層の貼り合わせ界面の評価方法に関するものであり、より詳しくは、貼り合せSOIウェーハ作製工程において支持側基板と活性側基板を貼り合せた後の貼り合せ界面の局所的な部分の接着強度を評価することができるSOIウェーハの貼り合せ界面評価法に関する。   The present invention relates to a method for evaluating a bonding interface between an active layer and an insulating layer of an SOI (Silicon-on-Insulator) wafer, and more specifically, a supporting side substrate and an active side substrate in a bonded SOI wafer manufacturing process. The present invention relates to an SOI wafer bonding interface evaluation method capable of evaluating the adhesive strength of a local portion of a bonding interface after bonding.

SOIウェーハは、シリコン基板上に絶縁分離された薄いシリコン層を形成する多層構造のウェーハであり、このシリコン層にデバイス素子を形成することで高速動作、低消費電力動作の半導体装置を作製することができる。   An SOI wafer is a wafer having a multilayer structure in which a thin silicon layer that is insulated and separated is formed on a silicon substrate, and a semiconductor device that operates at high speed and operates at low power consumption is formed by forming device elements on the silicon layer. Can do.

SOIウェーハでは、活性層(SOI層)と絶縁層(BOX層)の界面の未接合部はボイドと呼ばれる空隙となる。このボイドは、デバイス不良等の原因となるため、SOIウェーハの品質に大きく影響することが知られている(例えば特許文献1参照)。
特開平08−250567号公報
In an SOI wafer, an unjoined portion at the interface between an active layer (SOI layer) and an insulating layer (BOX layer) becomes a void called a void. This void is known to greatly affect the quality of SOI wafers because it causes device defects and the like (see, for example, Patent Document 1).
JP-A-08-250567

SOIウェーハの貼り合せ界面のボイドを検出する技術として超音波を利用したボイド検査装置がある。このボイド検査装置は、貼り合せ界面部分の検出限界以上の隙間幅をもつボイドは検出可能であるが、検出限界より小さな隙間幅の空隙や隙間は無いが接着強度が弱い部分は検出できないという問題がある。   As a technique for detecting voids at the bonding interface of SOI wafers, there is a void inspection apparatus using ultrasonic waves. This void inspection device can detect voids with a gap width greater than the detection limit of the bonding interface part, but there is no gap or gap with a gap width smaller than the detection limit, but it cannot detect a part with weak adhesive strength. There is.

ボイドを検出する方法としては、ピーリング検査も採用されている。ピーリング検査は、貼り合せ後に活性層側表面に粘着性のあるシールを貼り付けて剥がす方法である。この方法によれば、貼り合せの接合強度が弱い部分ではシール剥離時に活性層が局所的に剥がれる。しかし、ピーリング検査では、検査に使用するシールの粘着強度を常に一定にすることは非常に困難であるため、検査結果に大きなばらつきがある。そのため、ピーリング検査では製品の品質ばらつきが大きくなってしまうという問題がある。   Peeling inspection is also employed as a method for detecting voids. The peeling inspection is a method in which an adhesive sticker is attached to the surface of the active layer after bonding and peeled off. According to this method, the active layer is locally peeled off when the seal is peeled off at the portion where the bonding strength of the bonding is weak. However, in the peeling inspection, it is very difficult to always keep the adhesive strength of the seal used for the inspection constant, so that the inspection results vary greatly. Therefore, there is a problem that the quality variation of the product becomes large in the peeling inspection.

従来、ボイド検査装置やピーリング検査による検査に合格したSOIウェーハであっても、デバイス工程において不良が起こることがあった。これは、これら検査で検出できなかった場所においてデバイス工程通過後にデバイス素子不良を引き起こすボイドや接着強度の弱い部分があり、これらがデバイス工程での様々な負荷により顕在化されることが原因と考えられる。従って、SOIウェーハにおけるデバイス不良率を低減するために、デバイス工程に近い側で、ボイド検査装置やピーリング検査による検査より更に高感度に貼り合せ界面のボイドや接着強度の弱い部分を検出するための手段が求められている。   Conventionally, even in an SOI wafer that has passed inspection by a void inspection apparatus or peeling inspection, a defect may occur in a device process. This is thought to be because there are voids that cause device element failures after passing through the device process in places that could not be detected by these inspections, and parts with weak adhesive strength, which are manifested by various loads in the device process. It is done. Therefore, in order to reduce the device defect rate in the SOI wafer, on the side closer to the device process, it is more sensitive than the inspection by the void inspection apparatus or peeling inspection, for detecting the void at the bonding interface or the weak portion of the bonding strength. Means are sought.

そこで本発明の目的は、SOIウェーハの貼り合わせ界面の貼り合わせ不良を高感度に検出するための手段を提供することにある。   Accordingly, an object of the present invention is to provide means for detecting a bonding failure at a bonding interface of an SOI wafer with high sensitivity.

本発明者らは上記目的を達成するために鋭意検討を重ねた結果、SOIウェーハにおいて超音波ボイド検査装置、ピーリング検査により検出できなかったボイド部分や接着強度の弱い部分が、デバイス工程を通過することで外部より様々な負荷を受けることがデバイス素子の剥がれやボイドのふくらみによる不良の原因になるとの新たな知見を得た。そこで本発明者は上記知見に基づき更に検討を重ね、SOIウェーハをデバイス工程と近似する工程に付すことにより、デバイスでの素子剥がれ等の原因となる貼り合わせ不良を高感度に評価できることを見出した。
本発明は、以上の知見に基づき完成された。
As a result of intensive studies in order to achieve the above object, the present inventors have found that a void portion that has not been detected by an ultrasonic void inspection apparatus or peeling inspection or a portion having low adhesive strength passes through a device process in an SOI wafer. As a result, we obtained new knowledge that various external loads can cause defects due to device element peeling and void swelling. Therefore, the present inventor has further studied based on the above knowledge, and found that a bonding failure that causes element peeling in the device can be evaluated with high sensitivity by subjecting the SOI wafer to a process that approximates the device process. .
The present invention has been completed based on the above findings.

即ち、上記目的は、下記手段により達成された。
[1]支持基板上に絶縁層と活性層をこの順に有するSOIウェーハの評価方法であって、
活性層の一部を絶縁層上から除去することにより、絶縁層上にパターンを形成し、パターン形成後のSOIウェーハの外観を検査し、上記パターンの剥離および/または接着不良の有無により活性層と絶縁層との貼り合わせ界面を評価することを特徴とするSOIウェーハの評価方法。
[2]前記活性層の一部を、エッチングにより除去する[1]に記載のSOIウェーハの評価方法。
[3]前記エッチングは、アルカリ溶液によるウェットエッチングまたはドライエッチングである[2]に記載のSOIウェーハの評価方法。
[4]活性層の一部を除去したSOIウェーハをフッ酸溶液に浸漬することを更に含む[1]〜[3]のいずれかに記載のSOIウェーハの評価方法。
[5]前記パターンは、10μm角〜100μm角のサイズを有する[1]〜[4]のいずれかに記載のSOIウェーハの評価方法。
[6]前記絶縁層上での前記パターンの間隔は、5μm〜100μmの範囲である[1]〜[5]のいずれかに記載のSOIウェーハの評価方法。
[7]支持基板上に絶縁層と活性層をこの順に有する複数のSOIウェーハからなるSOIウェーハのロットを準備する工程と、
前記ロットから少なくとも1つのSOIウェーハを抽出する工程と、
前記抽出されたSOIウェーハの品質を評価する工程と、
前記評価により良品と判定されたSOIウェーハと同一ロット内の他のSOIウェーハを製品ウェーハとして出荷することを含む、SOIウェーハの製造方法であって、
前記抽出されたSOIウェーハの評価を、[1]〜[6]のいずれかに記載の方法によって行うことを特徴とする、前記方法。
That is, the above object was achieved by the following means.
[1] A method for evaluating an SOI wafer having an insulating layer and an active layer in this order on a support substrate,
By removing a part of the active layer from the insulating layer, a pattern is formed on the insulating layer, and the appearance of the SOI wafer after the pattern formation is inspected. A method for evaluating an SOI wafer, characterized by evaluating a bonding interface between the insulating layer and the insulating layer.
[2] The method for evaluating an SOI wafer according to [1], wherein a part of the active layer is removed by etching.
[3] The method for evaluating an SOI wafer according to [2], wherein the etching is wet etching or dry etching with an alkaline solution.
[4] The method for evaluating an SOI wafer according to any one of [1] to [3], further comprising immersing the SOI wafer from which a part of the active layer has been removed in a hydrofluoric acid solution.
[5] The SOI wafer evaluation method according to any one of [1] to [4], wherein the pattern has a size of 10 μm square to 100 μm square.
[6] The SOI wafer evaluation method according to any one of [1] to [5], wherein an interval between the patterns on the insulating layer is in a range of 5 μm to 100 μm.
[7] preparing a lot of SOI wafers comprising a plurality of SOI wafers having an insulating layer and an active layer in this order on a support substrate;
Extracting at least one SOI wafer from the lot;
Evaluating the quality of the extracted SOI wafer;
A method for manufacturing an SOI wafer, comprising shipping another SOI wafer in the same lot as an SOI wafer determined to be non-defective by the evaluation as a product wafer,
The method according to claim 1, wherein the extracted SOI wafer is evaluated by the method according to any one of [1] to [6].

本発明によれば、SOIウェーハの品質を左右する貼り合わせ界面不良(接着強度の弱い部分および微小空隙が存在する部分)を高感度に検出することができる。   ADVANTAGE OF THE INVENTION According to this invention, the bonding interface defect (part with weak adhesive strength and the part where a micro space | gap exists) which influences the quality of an SOI wafer can be detected with high sensitivity.

本発明は、支持基板上に絶縁層と活性層をこの順に有するSOIウェーハの評価方法に関する。本発明の評価方法は、活性層の一部を絶縁層上から除去することにより、絶縁層上にパターンを形成し、上記パターンの剥離および/または接着不良の有無により活性層と絶縁層との貼り合わせ界面を評価する。
SOIウェーハは、デバイス工程においてエッチング等を経て活性層にデバイス素子が形成される。このようなデバイス工程を通過することで外部より様々な負荷を受けることがデバイス素子の剥がれやボイドのふくらみによる不良の原因と考えられる。そこで本発明では、SOIウェーハの活性層をパターニングすることにより模擬的にデバイス素子(島状のパターン)を作製する。これによりSOIウェーハはデバイス工程に近い状態に置かれるため、デバイス工程で貼り合わせ不良によるデバイス素子の剥がれが起こる部分では島状のパターンの剥離が起こる。これにより、デバイス不良の原因となるSOIウェーハの貼り合わせ不良を検出できる。このような貼り合わせ不良には、微小なボイドや空隙を形成するには至らないものの接着強度が低い部分が含まれる。これらの貼り合わせ不良は、デバイス不良の原因となるにもかかわらず従来の検査方法では検出困難であった。これに対し本発明によれば、上記の貼り合わせ不良であっても高感度に検出することができる。
以下、本発明の評価方法について更に詳細に説明する。
The present invention relates to a method for evaluating an SOI wafer having an insulating layer and an active layer in this order on a support substrate. According to the evaluation method of the present invention, a part of the active layer is removed from the insulating layer to form a pattern on the insulating layer. The bonding interface is evaluated.
In an SOI wafer, device elements are formed in an active layer through etching or the like in a device process. Passing various loads from the outside by passing through such a device process is considered to be a cause of failure due to peeling of device elements or swelling of voids. Therefore, in the present invention, a device element (island pattern) is simulated by patterning the active layer of the SOI wafer. As a result, the SOI wafer is placed in a state close to the device process. Therefore, the island-shaped pattern is peeled off at the portion where the device element is peeled off due to poor bonding in the device process. Thereby, it is possible to detect a bonding failure of the SOI wafer that causes a device failure. Such poor bonding includes a portion having a low adhesive strength that does not form a minute void or void. These bonding defects are difficult to detect by the conventional inspection method, although they cause device defects. On the other hand, according to the present invention, it is possible to detect even the above-mentioned bonding failure with high sensitivity.
Hereinafter, the evaluation method of the present invention will be described in more detail.

本発明の評価方法における評価対象は、支持基板上に絶縁層と活性層をこの順に有するSOIウェーハである。SOIウェーハは、一般に、以下の方法により製造されるが、本発明の評価方法はいずれの方法で製造されたSOIウェーハにも適用可能である。
(1)酸化膜(絶縁膜)が形成された一枚のシリコンウェーハに、もう一枚のシリコンウェーハを貼り合わせ、この貼り合わせたシリコンウェーハの一方を研削・研磨して薄層化してSOI層を形成する方法(研削研磨法)
(2)SOI層側となるシリコンウェーハ(活性層用ウェーハ)の表層部に、水素イオン等を打ち込んでイオン注入層を形成したのち、支持基板用のシリコンウェーハと貼り合わせ、ついで熱処理により上記のイオン注入層で剥離することによって薄層化して、SOI層を形成する方法(スマートカット法)
The evaluation object in the evaluation method of the present invention is an SOI wafer having an insulating layer and an active layer in this order on a support substrate. An SOI wafer is generally manufactured by the following method, but the evaluation method of the present invention can be applied to an SOI wafer manufactured by any method.
(1) Another silicon wafer is bonded to one silicon wafer on which an oxide film (insulating film) is formed, and one of the bonded silicon wafers is ground and polished to reduce the thickness of the SOI layer. Forming method (grinding polishing method)
(2) After forming an ion implantation layer by implanting hydrogen ions or the like into the surface layer of the silicon wafer (active layer wafer) on the SOI layer side, the ion implantation layer is bonded to the silicon wafer for the support substrate, and then subjected to the above heat treatment. A method of forming an SOI layer that is thinned by peeling with an ion implantation layer (smart cut method)

本発明の評価方法の評価対象となるSOIウェーハを構成する材料は特に限定されるものではないが、通常、支持基板はシリコン基板、活性層はシリコン層であり、絶縁層は酸化膜、具体的にはSiO2膜である。上記シリコン基板およびシリコン層は、ボロン等のドーパントを含むものであってもよい。 The material constituting the SOI wafer to be evaluated by the evaluation method of the present invention is not particularly limited. Usually, the support substrate is a silicon substrate, the active layer is a silicon layer, the insulating layer is an oxide film, and specifically Is a SiO 2 film. The silicon substrate and the silicon layer may contain a dopant such as boron.

上記支持基板および絶縁層の厚さは特に限定されるものではない。一方、活性層は過度に厚いと層の一部を除去しパターンを形成するために長時間を要するため、その厚さは30μm以下であることが好ましい。また、SOIウェーハにおける活性層の厚さは、一般に2μm以上である。   The thicknesses of the support substrate and the insulating layer are not particularly limited. On the other hand, if the active layer is excessively thick, it takes a long time to remove a part of the layer and form a pattern. Therefore, the thickness is preferably 30 μm or less. The thickness of the active layer in the SOI wafer is generally 2 μm or more.

SOIウェーハの活性層を一部除去してパターンを形成する方法としては、エッチングを用いることが好ましい。エッチングは、特にアルカリエッチングを行う場合は活性層上にマスクとして酸化膜を形成し行うことが好ましい。アルカリエッチングはシリコンとシリコン酸化膜の選択比が大きいため、薄い酸化膜を形成することにより十分な保護効果を得ることができる。
以下に、エッチングによるパターン形成および貼り合わせ界面評価の工程について説明する。図1にエッチングによるパターン形成と評価工程のフローの一例を示す。図1中、(a)はウェットエッチングの場合、(b)はドライエッチングの場合である。但し、本発明は以下に示す態様に限定されるものではなく、各工程を適宜変更・改変することはもちろん可能である。
Etching is preferably used as a method for forming a pattern by partially removing the active layer of the SOI wafer. Etching is preferably performed by forming an oxide film as a mask on the active layer, particularly when alkaline etching is performed. Alkali etching has a large selection ratio between silicon and a silicon oxide film, so that a sufficient protective effect can be obtained by forming a thin oxide film.
Below, the process of the pattern formation by etching and bonding interface evaluation is demonstrated. FIG. 1 shows an example of a flow of pattern formation by etching and an evaluation process. In FIG. 1, (a) shows the case of wet etching, and (b) shows the case of dry etching. However, the present invention is not limited to the embodiment shown below, and it is of course possible to change or modify each process as appropriate.

(a)ウェットエッチングの場合
貼り合せSOIウェーハの活性層側表面にウェットエッチングに対する保護酸化膜を形成する。保護酸化膜の形成は、ドライ酸化またはウェット酸化で行うことができる。酸化は、酸素のみの雰囲気または酸素と窒素の混合雰囲気で行うことが好ましい。保護酸化膜の厚みは、エッチング時間とシリコン/シリコン酸化膜のエッチングレート比により決定することが好ましい。
(A) In case of wet etching A protective oxide film against wet etching is formed on the active layer side surface of the bonded SOI wafer. The protective oxide film can be formed by dry oxidation or wet oxidation. The oxidation is preferably performed in an oxygen-only atmosphere or a mixed atmosphere of oxygen and nitrogen. The thickness of the protective oxide film is preferably determined by the etching time and the silicon / silicon oxide film etching rate ratio.

次いで、上記保護酸化膜上にフォトレジスト液を塗布した後、露光することにより不要な部分を除去し、保護酸化膜上にエッチングレジストを作製する。上記工程は、公知のフォトリソグラフィーによって行うことができる。   Next, after applying a photoresist solution on the protective oxide film, an unnecessary portion is removed by exposure to produce an etching resist on the protective oxide film. The above process can be performed by known photolithography.

その後、保護酸化膜の表面がレジストに被覆されていない部分を除去する。保護酸化膜は、デバイス工程で通常使用されるフッ酸水溶液(HF液)またはバッファードHF液にウェーハを浸漬することにより除去することができる。   Thereafter, the portion of the surface of the protective oxide film that is not covered with the resist is removed. The protective oxide film can be removed by immersing the wafer in a hydrofluoric acid aqueous solution (HF solution) or a buffered HF solution usually used in the device process.

次いで、上記のようにマスク酸化膜を除去したウェーハをウェットエッチングする。エッチング液としてはデバイス工程で一般に使用されるアルカリ液が好ましく、中でもBOX層(酸化膜層)でエッチングが阻害されかつ異方性エッチングである水酸化テトラメチルアンモニウム(TMAH)、水酸化カリウム(KOH)の水溶液が好ましい。エッチング液の濃度は3質量%〜40質量%の範囲が好ましく、温度は60℃〜90℃の範囲が好ましい。一般的に、TMAH水溶液のエッチングレートは、シリコン/シリコン酸化膜=1000/1、KOH水溶液のエッチングレートは100/1前後である。エッチング液としてTMAHまたはKOH水溶液を使用し、エッチング時間が5分〜30分程度の場合、保護酸化膜の厚さは、200Å〜5000Åとすることが好ましい。   Next, the wafer from which the mask oxide film has been removed as described above is wet etched. As an etchant, an alkali solution generally used in a device process is preferable. Among them, tetramethylammonium hydroxide (TMAH) and potassium hydroxide (KOH), which are anisotropic etching and etching is inhibited by a BOX layer (oxide film layer). ) Is preferred. The concentration of the etching solution is preferably in the range of 3% by mass to 40% by mass, and the temperature is preferably in the range of 60 ° C. to 90 ° C. In general, the etching rate of the TMAH aqueous solution is silicon / silicon oxide film = 1000/1, and the etching rate of the KOH aqueous solution is around 100/1. When an aqueous solution of TMAH or KOH is used as an etchant and the etching time is about 5 to 30 minutes, the thickness of the protective oxide film is preferably 200 to 5000 mm.

ウェットエッチングの場合は、活性層の一部除去により形成するパターン(以下、「模擬島」ともいう)のサイズと活性層厚みの関係に注意すべきである。活性層表面からBOX層までスクラブライン部分をエッチングする場合、模擬島表面は保護酸化膜で覆われているが横方向よりエッチングされる。このためエッチング時間が長いと模擬島がエッチングにより消滅してしまう場合がある。エッチング時間を短くするために、予め活性層厚みを研磨またはエッチングにより、例えば厚さ1μm〜5μm程度まで薄くしておくこともできる。これにより小さなサイズの模擬島が作製可能となる。   In the case of wet etching, attention should be paid to the relationship between the size of a pattern formed by partially removing the active layer (hereinafter also referred to as “simulated island”) and the thickness of the active layer. When the scrub line portion is etched from the active layer surface to the BOX layer, the surface of the simulated island is covered with a protective oxide film, but is etched from the lateral direction. For this reason, if the etching time is long, the simulated island may disappear due to etching. In order to shorten the etching time, the thickness of the active layer can be previously reduced to, for example, about 1 μm to 5 μm by polishing or etching. This makes it possible to produce a small-sized simulated island.

以上の工程により、SOIウェーハにおいて活性層の一部を絶縁層上から除去することにより絶縁層上に活性層のパターンが形成される。パターンは面内の一部、貼り合わせ不良が生じ易い部分のみに作製することもできるが、面内の貼り合わせ不良評価を漏れなく検出するためには、SOIウェーハ全面に作製することが好ましい。模擬島として残すパターンの形状は四角形、円形などいずれの形状であってもよい。例えば四角形のパターンは、10μm角〜100μm角のサイズであることが好ましい。円形のパターンは直径10〜100μmであることが好ましい。各パターンの間隔は5μm〜100μmの範囲であることが好ましい。上記サイズのパターンを上記間隔で形成すれば、ウェーハ内の貼り合わせ不良を精度よく検出することができる。   Through the above steps, a part of the active layer in the SOI wafer is removed from the insulating layer, whereby a pattern of the active layer is formed on the insulating layer. The pattern can be produced only in a part of the surface, or only in a part where bonding failure is likely to occur. However, it is preferable that the pattern is formed on the entire surface of the SOI wafer in order to detect the in-plane bonding failure evaluation without omission. The shape of the pattern to be left as a simulated island may be any shape such as a square or a circle. For example, the square pattern preferably has a size of 10 μm square to 100 μm square. The circular pattern preferably has a diameter of 10 to 100 μm. The interval between the patterns is preferably in the range of 5 μm to 100 μm. If the pattern of the said size is formed at the said space | interval, the bonding defect in a wafer can be detected accurately.

上記のウェットエッチング後のSOIウェーハの外観を検査し、パターン(模擬島)の接着不良(浮き、一部剥がれ)やパターンの剥離の有無を観察することにより界面状態、より詳しくは、接着強度が局所的に弱い部分や接着不良による空隙の有無を評価することができる。例えば、パターンの浮きや一部剥がれ、剥離がある部分には、上記のような界面の貼り合わせ不良があると判定することができる。本発明では、上記判定基準に基づき、接着不良および剥離を起こした模擬島の数がある値以上であるSOIウェーハを、貼り合わせ不良を多数含む不良品と判定することができる。本発明者の検討により、上記評価方法により、従来のボイド検査では良品と判定されていたにもかかわらずデバイス工程で不良を起こすSOIウェーハを検出することができることが明らかとなった。これにより、より信頼性の高いSOIウェーハを提供することができる。
外観検査は目視または光学顕微鏡により行うことができ、集光灯下または蛍光灯下等で行うことが好ましい。
The appearance of the SOI wafer after the above wet etching is inspected, and the interface state is observed by observing the pattern (simulated island) adhesion failure (floating, partial peeling) and the presence or absence of pattern peeling. The presence or absence of voids due to locally weak parts or poor adhesion can be evaluated. For example, it can be determined that there is a bonding failure at the interface as described above in a portion where the pattern is lifted or partially peeled off or peeled off. In the present invention, based on the above determination criteria, an SOI wafer in which the number of simulated islands causing adhesion failure and peeling is equal to or greater than a certain value can be determined as a defective product including many bonding failures. According to the study by the present inventor, it has been clarified that the above evaluation method can detect an SOI wafer which causes a defect in the device process even though it is determined as a non-defective product in the conventional void inspection. Thereby, an SOI wafer with higher reliability can be provided.
The appearance inspection can be performed visually or with an optical microscope, and is preferably performed under a condenser lamp or a fluorescent lamp.

活性層部分に作製した模擬島について接着強度が弱い部分を強調させるために、フッ酸溶液(HF液)に浸漬させることも好ましい。ここで使用されるHF液としては、濃度1質量%〜50質量%のフッ酸水溶液が好ましい。HF液への浸漬時間は、1回の浸漬当たり1分〜50分の範囲が好ましい。浸漬回数については特に制限はなく適宜設定すればよい。接着強度の強弱については、HF浸漬時間と模擬島が剥がれるタイミングの関係により相対的な評価が可能である。サイズについては、模擬島のサイズが貼り合わせ不良部分(ボイドや低接着部)のサイズより十分小さい場合には、模擬島が剥がれた個数を計数することにより評価できる。   It is also preferable to immerse in a hydrofluoric acid solution (HF solution) in order to emphasize the weakly bonded portion of the simulated island produced in the active layer portion. The HF solution used here is preferably a hydrofluoric acid aqueous solution having a concentration of 1% by mass to 50% by mass. The immersion time in the HF liquid is preferably in the range of 1 minute to 50 minutes per immersion. There is no restriction | limiting in particular about the frequency | count of immersion, What is necessary is just to set suitably. The strength of the adhesive strength can be relatively evaluated by the relationship between the HF immersion time and the timing at which the simulated island is peeled off. Regarding the size, when the size of the simulated island is sufficiently smaller than the size of the poorly bonded portion (void or low adhesion portion), it can be evaluated by counting the number of the simulated islands peeled off.

(b)ドライエッチングの場合
ドライエッチングは、マスク酸化膜は不要でレジスト膜をマスクとして用いる。
レジスト膜が除去された部分から等方エッチングを行い、酸化膜でエッチングが阻害されるため、活性層にのみ模擬島を形成することができる。
エッチング以外の工程は、上記ウェットエッチングの場合と同様である。
(B) In the case of dry etching In dry etching, a mask oxide film is unnecessary and a resist film is used as a mask.
Since the isotropic etching is performed from the portion where the resist film is removed and the etching is inhibited by the oxide film, a simulated island can be formed only in the active layer.
Processes other than etching are the same as in the case of the wet etching.

以上の工程により、従来の検査方法では検出できなかった貼り合わせ不良をも高感度に検出することができる。   Through the above steps, it is possible to detect with high sensitivity even a bonding failure that cannot be detected by a conventional inspection method.

[SOIウェーハの製造方法]
本発明のSOIウェーハの製造方法は、支持基板上に絶縁層と活性層をこの順に有する複数のSOIウェーハからなるSOIウェーハのロットを準備する工程と、前記ロットから少なくとも1つのSOIウェーハを抽出する工程と、前記抽出されたSOIウェーハの品質を評価する工程と、前記評価により良品と判定されたSOIウェーハと同一ロット内の他のSOIウェーハを製品ウェーハとして出荷することを含む、SOIウェーハの製造方法であって、前記抽出されたSOIウェーハの評価を、本発明のSOIウェーハの評価方法によって行う。
[SOI wafer manufacturing method]
The method for producing an SOI wafer according to the present invention comprises a step of preparing a lot of SOI wafers comprising a plurality of SOI wafers having an insulating layer and an active layer in this order on a support substrate, and extracting at least one SOI wafer from the lot. A process for evaluating the quality of the extracted SOI wafer, and manufacturing another SOI wafer in the same lot as the SOI wafer determined to be non-defective by the evaluation as a product wafer. In the method, the extracted SOI wafer is evaluated by the SOI wafer evaluation method of the present invention.

前述のように、本発明のSOIウェーハの評価方法によれば、SOIウェーハの活性層と絶縁層との界面の貼り合わせ不良、特に、従来の検査方法では検出できなかった微小ボイドや低接着部、を高感度に検出することができる。本発明のSOIウェーハの製造方法によれば、従来の検査方法では検出できなかったものの実際のデバイス工程で問題となる貼り合わせ不良の有無を評価および確認した上で製品ウェーハを出荷することができるので、高品質なSOIウェーハを高い信頼性をもって提供することができる。なお、良品と判定する基準および1ロットから抽出するサンプルウェーハの数は、ウェーハの用途等に応じてウェーハに求められる物性を考慮して設定することができる。   As described above, according to the SOI wafer evaluation method of the present invention, the bonding failure at the interface between the active layer and the insulating layer of the SOI wafer, in particular, microvoids and low adhesion portions that could not be detected by the conventional inspection method. , Can be detected with high sensitivity. According to the method for manufacturing an SOI wafer of the present invention, a product wafer can be shipped after evaluating and confirming the presence or absence of a bonding defect that cannot be detected by a conventional inspection method but causes a problem in an actual device process. Therefore, a high-quality SOI wafer can be provided with high reliability. In addition, the reference | standard which determines with a non-defective product, and the number of sample wafers extracted from 1 lot can be set in consideration of the physical property calculated | required by a wafer according to the use etc. of a wafer.

以下、本発明を実施例に基づき更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。   Hereinafter, the present invention will be further described based on examples. However, this invention is not limited to the aspect shown in the Example.

[実施例1]
図2にTMAHを用いたウェットエッチングによる模擬島作製工程の説明図を示す。用いたサンプルは活性層厚み15μm、BOX層厚み1.5μm、支持基板厚み600μm、直径150mmのSOIウェーハである。
上記ウェーハを950℃の酸素雰囲気(5L/min)に45分間配置することにより酸化処理を施し、活性層上に厚さ300Åの保護酸化膜を形成した(図2中1)。
次いで、上記保護酸化膜上にフォトレジストを塗布し(図2中2)、フォトマスクを介して塗布面上に露光することにより保護酸化膜のパターニングを行った(図2中3)。次いで、上記パターニング後のウェーハから、マスク酸化膜を除去するためにバッファードHF(HF:フッ化アンモニウム=1:15)液中に70秒間浸漬した。次いで、レジスト膜を除去するために硫酸過水(硫酸:過酸化水=5:1)洗浄を2分間行いその後純水リンス10分間行った。
その後、濃度5質量%、液温85℃のTMAH水溶液に17分間浸漬しウェットエッチングすることにより活性層の一部をパターン状に除去しBOX層上に模擬島を作製した(図2中6)。
[Example 1]
FIG. 2 is an explanatory diagram of a process for preparing a simulated island by wet etching using TMAH. The sample used is an SOI wafer having an active layer thickness of 15 μm, a BOX layer thickness of 1.5 μm, a supporting substrate thickness of 600 μm, and a diameter of 150 mm.
The wafer was subjected to oxidation treatment by placing it in an oxygen atmosphere (5 L / min) at 950 ° C. for 45 minutes to form a protective oxide film having a thickness of 300 mm on the active layer (1 in FIG. 2).
Next, a photoresist was applied on the protective oxide film (2 in FIG. 2), and the protective oxide film was patterned by exposing the coated surface through a photomask (3 in FIG. 2). Next, in order to remove the mask oxide film from the patterned wafer, the wafer was immersed in a buffered HF (HF: ammonium fluoride = 1: 15) solution for 70 seconds. Next, in order to remove the resist film, cleaning with sulfuric acid / hydrogen peroxide (sulfuric acid: peroxide water = 5: 1) was performed for 2 minutes, followed by pure water rinsing for 10 minutes.
After that, by immersing in a TMAH aqueous solution having a concentration of 5% by mass and a liquid temperature of 85 ° C. for 17 minutes and performing wet etching, a part of the active layer was removed in a pattern to produce a simulated island on the BOX layer (6 in FIG. 2). .

[実施例2]
活性層厚み15μm、BOX層厚み1.5μm、支持基板厚み600μm、直径150mmのSOIウェーハを作製する際、BOX層と活性層の貼り合わせ前にBOX層上に故意に異物を付着させ貼り合せを行ったウェーハについて、実施例1と同様の方法でウェットエッチングを行った。貼り合わせ強度が弱い部分を強調するため、ウェットエッチング後のウェーハをフッ酸水溶液(濃度25質量%)に5分間浸漬した。上記処理後のウェーハ表面を光学顕微鏡で観察した結果を図3に示す。図3に示すように、模擬島の剥がれが確認された。
上記と同様に故意に異物を付着させ貼り合わせを行ったSOIウェーハを用いてデバイスを作製したところ、デバイス不良が観察された。
[Example 2]
When manufacturing an SOI wafer having an active layer thickness of 15 μm, a BOX layer thickness of 1.5 μm, a supporting substrate thickness of 600 μm, and a diameter of 150 mm, a foreign substance is intentionally attached to the BOX layer before bonding the BOX layer and the active layer. About the performed wafer, the wet etching was performed by the method similar to Example 1. FIG. The wafer after wet etching was immersed in a hydrofluoric acid aqueous solution (concentration: 25% by mass) for 5 minutes in order to emphasize the weak bonding strength. The result of having observed the wafer surface after the said process with the optical microscope is shown in FIG. As shown in FIG. 3, peeling of the simulated island was confirmed.
A device failure was observed when a device was fabricated using an SOI wafer that was intentionally adhered and bonded together in the same manner as described above.

[実施例3]
図4にドライエッチングにより作製した模擬島の写真を示す。ドライエッチングは等方性のため模擬島断面は富士山の様な形状である。露光後現像を行い100μm角パターンを形成した。その後、ケミカルドライエッチングにより活性層部分に模擬島を形成した。
[Example 3]
FIG. 4 shows a photograph of a simulated island produced by dry etching. Since dry etching is isotropic, the cross section of the simulated island is like Mt. Fuji. Development was performed after exposure to form a 100 μm square pattern. Thereafter, a simulated island was formed in the active layer portion by chemical dry etching.

[実施例4]
実施例2で使用したSOIウェーハと同様に故意に異物を付着させ貼り合わせを行ったSOIウェーハについて、実施例3と同様の方法で模擬島を形成したところ、ウェーハ表面の一部で模擬島の剥がれが確認された。
[Example 4]
As with the SOI wafer used in Example 2, a simulated island was formed by the same method as in Example 3 for a SOI wafer that was intentionally adhered and adhered to a foreign object. Peeling was confirmed.

本発明によれば高品質な貼り合わせSOIウェーハを提供することができる。   According to the present invention, a high-quality bonded SOI wafer can be provided.

エッチングによるパターン形成と評価工程のフローの一例を示す。An example of the flow of pattern formation by etching and an evaluation process is shown. TMAHを用いたウェットエッチングによる模擬島作製工程(実施例1)の説明図である。It is explanatory drawing of the simulation island preparation process (Example 1) by the wet etching using TMAH. 実施例2で処理したウェーハ表面の光学顕微鏡写真である。3 is an optical micrograph of a wafer surface processed in Example 2. FIG. 実施例3で処理したウェーハ表面の光学顕微鏡写真である。4 is an optical micrograph of the wafer surface processed in Example 3. FIG.

Claims (7)

支持基板上に絶縁層と活性層をこの順に有するSOIウェーハの評価方法であって、
活性層の一部を絶縁層上から除去することにより、絶縁層上にパターンを形成し、パターン形成後のSOIウェーハの外観を検査し、上記パターンの剥離および/または接着不良の有無により活性層と絶縁層との貼り合わせ界面を評価することを特徴とするSOIウェーハの評価方法。
A method for evaluating an SOI wafer having an insulating layer and an active layer in this order on a support substrate,
By removing a part of the active layer from the insulating layer, a pattern is formed on the insulating layer, and the appearance of the SOI wafer after the pattern formation is inspected. A method for evaluating an SOI wafer, characterized by evaluating a bonding interface between the insulating layer and the insulating layer.
前記活性層の一部を、エッチングにより除去する請求項1に記載のSOIウェーハの評価方法。 The method for evaluating an SOI wafer according to claim 1, wherein a part of the active layer is removed by etching. 前記エッチングは、アルカリ溶液によるウェットエッチングまたはドライエッチングである請求項2に記載のSOIウェーハの評価方法。 The method for evaluating an SOI wafer according to claim 2, wherein the etching is wet etching or dry etching using an alkaline solution. 活性層の一部を除去したSOIウェーハをフッ酸溶液に浸漬することを更に含む請求項1〜3のいずれか1項に記載のSOIウェーハの評価方法。 The method for evaluating an SOI wafer according to claim 1, further comprising immersing the SOI wafer from which a part of the active layer has been removed in a hydrofluoric acid solution. 前記パターンは、10μm角〜100μm角のサイズを有する請求項1〜4のいずれか1項に記載のSOIウェーハの評価方法。 The SOI pattern evaluation method according to claim 1, wherein the pattern has a size of 10 μm square to 100 μm square. 前記絶縁層上での前記パターンの間隔は、5μm〜100μmの範囲である請求項1〜5のいずれか1項に記載のSOIウェーハの評価方法。 The method for evaluating an SOI wafer according to claim 1, wherein an interval between the patterns on the insulating layer is in a range of 5 μm to 100 μm. 支持基板上に絶縁層と活性層をこの順に有する複数のSOIウェーハからなるSOIウェーハのロットを準備する工程と、
前記ロットから少なくとも1つのSOIウェーハを抽出する工程と、
前記抽出されたSOIウェーハの品質を評価する工程と、
前記評価により良品と判定されたSOIウェーハと同一ロット内の他のSOIウェーハを製品ウェーハとして出荷することを含む、SOIウェーハの製造方法であって、
前記抽出されたSOIウェーハの評価を、請求項1〜6のいずれか1項に記載の方法によって行うことを特徴とする、前記方法。
Preparing a lot of SOI wafers comprising a plurality of SOI wafers having an insulating layer and an active layer in this order on a support substrate;
Extracting at least one SOI wafer from the lot;
Evaluating the quality of the extracted SOI wafer;
A method for manufacturing an SOI wafer, comprising shipping another SOI wafer in the same lot as an SOI wafer determined to be non-defective by the evaluation as a product wafer,
The said method of evaluating the extracted SOI wafer by the method of any one of Claims 1-6 characterized by the above-mentioned.
JP2008097008A 2008-04-03 2008-04-03 Method for evaluating SOI wafer and method for manufacturing SOI wafer Active JP5347309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008097008A JP5347309B2 (en) 2008-04-03 2008-04-03 Method for evaluating SOI wafer and method for manufacturing SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008097008A JP5347309B2 (en) 2008-04-03 2008-04-03 Method for evaluating SOI wafer and method for manufacturing SOI wafer

Publications (2)

Publication Number Publication Date
JP2009252880A JP2009252880A (en) 2009-10-29
JP5347309B2 true JP5347309B2 (en) 2013-11-20

Family

ID=41313320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097008A Active JP5347309B2 (en) 2008-04-03 2008-04-03 Method for evaluating SOI wafer and method for manufacturing SOI wafer

Country Status (1)

Country Link
JP (1) JP5347309B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5861333B2 (en) * 2011-09-05 2016-02-16 信越半導体株式会社 Evaluation method of bonded surface of bonded substrate
CN112951735B (en) * 2021-01-28 2022-11-08 微龛(广州)半导体有限公司 Wafer bonding quality detection method and system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2856030B2 (en) * 1993-06-29 1999-02-10 信越半導体株式会社 Method for manufacturing bonded wafer
JPH1174493A (en) * 1997-08-29 1999-03-16 Sumitomo Metal Ind Ltd SOI wafer defect inspection method
JP3768932B2 (en) * 2002-07-18 2006-04-19 松下電器産業株式会社 Manufacturing method of electronic device
JP4370862B2 (en) * 2003-09-10 2009-11-25 信越半導体株式会社 Laminated substrate cleaning method and substrate laminating method

Also Published As

Publication number Publication date
JP2009252880A (en) 2009-10-29

Similar Documents

Publication Publication Date Title
US8143078B2 (en) Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
US7531462B2 (en) Method of inspecting semiconductor wafer
JP2011124354A (en) Inspection method of soi wafer
JP5347309B2 (en) Method for evaluating SOI wafer and method for manufacturing SOI wafer
US6600557B1 (en) Method for the detection of processing-induced defects in a silicon wafer
JP2010021242A (en) Method of detecting defect in laminating wafer
JP2009295745A (en) Method for manufacturing semiconductor device
JP2001050874A (en) Semiconductor substrate inspection method
TWI390593B (en) Method for evaluation of bonded wafer
CN111137846B (en) Preparation method of micron-level step height standard sample block
JPH1174493A (en) SOI wafer defect inspection method
JP4370812B2 (en) SOI wafer inspection method
JP4087345B2 (en) Method for evaluating crystal defects in SOI wafer
JP5368001B2 (en) Manufacturing method of SOI substrate
JP5689218B2 (en) Defect detection method for SOI substrate with transparent support substrate
JP2004335695A (en) Method for manufacturing thin film soi wafer, and method for evaluating defect thereof
JP7279753B2 (en) Silicon wafer cleaning method and manufacturing method
JP2004273716A (en) Method of evaluating resist stripping performance, method of manufacturing semiconductor device, and semiconductor device
JP2003347374A (en) Hf defect evaluation method of soi substrate
JP2807679B2 (en) Insulating film defect detection method for silicon substrate
JP2008244323A (en) Stencil mask
JP2004327595A (en) Evaluation method of pin hole defect
JP2005166846A (en) Hf defect measuring method for soi substrate
JP2005228848A (en) Method for inspecting and manufacturing simox wafer
JP5385566B2 (en) Method for evaluating metal contamination of polishing cloth

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5347309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250