[go: up one dir, main page]

JP4370812B2 - SOI wafer inspection method - Google Patents

SOI wafer inspection method Download PDF

Info

Publication number
JP4370812B2
JP4370812B2 JP2003143895A JP2003143895A JP4370812B2 JP 4370812 B2 JP4370812 B2 JP 4370812B2 JP 2003143895 A JP2003143895 A JP 2003143895A JP 2003143895 A JP2003143895 A JP 2003143895A JP 4370812 B2 JP4370812 B2 JP 4370812B2
Authority
JP
Japan
Prior art keywords
solution
soi
soi layer
oxide film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003143895A
Other languages
Japanese (ja)
Other versions
JP2004349420A (en
Inventor
進一 富澤
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003143895A priority Critical patent/JP4370812B2/en
Publication of JP2004349420A publication Critical patent/JP2004349420A/en
Application granted granted Critical
Publication of JP4370812B2 publication Critical patent/JP4370812B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、SOIウェーハのSOI層に存在する欠陥の検査方法に関する。
【0002】
【従来の技術】
近年、絶縁性のシリコン酸化膜の上にシリコン活性層が形成されたSOI(Silocon On Insulator)構造を有するSOIウェーハが、SOI層に形成される半導体デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウェーハとして特に注目されている。これは、SOIウェーハではベースウェーハとシリコン活性層(SOI層)の間に絶縁層である埋め込み酸化膜(Buried OXide:BOX)層が存在するため、SOI層に形成される電子デバイスは帯電性が高く放射線耐性も高いので、例えばα線により生ずる少数キャリアにより引き起こされるソフトエラー率も低くなるという大きな利点を有するためである。
【0003】
また、近年の半導体デバイスの高集積化に伴い、高純度かつ低欠陥の半導体ウェーハの製造が求められている。そのためには、半導体ウェーハ中に存在する結晶欠陥等の評価を正確に行うことが重要であり、これらの半導体ウェーハの欠陥を低減するために、その欠陥の実体を正確に把握し、それに対する適切な処置を施す必要がある。すなわち、欠陥の検査を迅速に行い、その結果を製造工程にフィードバックすることが、半導体ウェーハの品質と生産性の向上のために必要である。
【0004】
シリコン単結晶ウェーハの結晶欠陥を検出する方法としては、シリコン単結晶ウェーハの表面をセコ液(Secco液:0.15molのKCr水溶液と49%のフッ酸を1:2の体積比で混合したエッチング液)で選択エッチングしてウェーハ表面に結晶欠陥に起因するエッチピットを発生させ、その後にウェーハ表面のエッチピットを光学顕微鏡で観察することによって欠陥検出を行うという方法がある(特許文献1)。
【0005】
この選択エッチング液は、まず酸化剤であるKCrでシリコン表面を酸化し、続いてフッ酸で酸化シリコンを溶解するというプロセスでエッチングを行なう。通常、欠陥領域は欠陥のない完全領域よりシリコンの酸化速度が速いので、欠陥部のエッチング速度が速くなり、結果として欠陥部が選択的にエッチングされることになる。この選択エッチングはエッチピットが光学顕微鏡で観察可能な大きさになるまで行われる。
【0006】
しかし、SOIウェーハの薄膜化されたSOI層中の結晶欠陥検出を行う場合、上記のようなシリコン単結晶ウェーハ(バルクウェーハ)での欠陥検出とは異なり、SOI層の選択エッチングのエッチング代はSOI層の膜厚により制限されるので、エッチピットが光学顕微鏡で観測可能な大きさになるまで選択エッチングを行うことができない場合がある。また、例えばセコ液などのエッチング速度の速いエッチング液を用いるとエッチング量とSOI層の残膜厚さの適切なコントロールが困難となり、薄膜SOI層のエッチングには適さない場合もある。そこで、希釈したセコ液とフッ酸によるエッチングを組み合わせて薄膜SOIウェーハの欠陥を検出する方法が知られている(以下、希釈セコエッチング法と呼ぶ)。
【0007】
この希釈セコエッチング法では、まず希釈セコ液により薄膜SOIウェーハのSOI層に存在する転位やOSF(Oxidation induced Stacking Fault:酸素誘起積層欠陥)等の結晶欠陥を選択的にエッチングしエッチピットを発生させる。その後SOIウェーハをフッ酸に浸漬すると、フッ酸がSOI層のエッチピットが発生した部分から埋め込み酸化膜に浸透し埋め込み酸化膜を形成する酸化シリコンをエッチングしエッチピットを発生させる。すなわちSOI層の欠陥によるエッチピットが埋め込み酸化膜のエッチピットに転写されるということになる。埋め込み酸化膜のエッチピットを観察可能な大きさになるまでエッチングし、これにより顕在化したエッチピットをSOI層の表面から、あるいは、さらに希釈セコ液によりSOI層を完全に除去して露出した埋め込み酸化膜の表面から光学顕微鏡で観察することで欠陥の検出が可能となる。
【0008】
あるいは、上記のようにフッ酸によるエッチングを施して埋め込み酸化膜にエッチピットを発生させたSOIウェーハをさらに希釈セコ液でエッチングし、SOI層を完全に除去するとともに、埋め込み酸化膜のエッチピットを介してベースウェーハ表面にエッチピットを発生させ、次に残った埋め込み酸化膜をフッ酸でエッチング除去し、ベースウェーハ表面のエッチピットを光学顕微鏡で観察することで欠陥検出を行うこともできる。この方法は四段希釈セコエッチング法と呼ばれる(非特許文献1)。
【0009】
一方、SOI層の欠陥検出において、レーザー光を用いた表面検査装置を用いてSOI層の欠陥測定を行うという方法が開示されている(特許文献2)。この方法は結晶成長過程で導入された原子空孔(シリコン原子が欠落した結晶格子点)が冷却過程で集合または成長してできた0.1μm〜0.3μm前後の大きさの微小な結晶空洞の欠陥、すなわち一般的にCOP(Crystal Originated Particle)と呼ばれる欠陥の検出に適しており、以下に説明する方法で行われる。
【0010】
まず薄膜SOIウェーハをアルカリ系洗浄液で洗浄、エッチングし、SOI層を0.1μm程度の膜厚にするとともに、SOI層にCOP欠陥に起因する微小なエッチピットを発生させ、次にSOIウェーハをフッ酸溶液に浸漬して、SOI層のエッチピットを埋め込み酸化膜に転写し、その後レーザー光を用いた表面検査装置により欠陥の検査を行う。このように表面検査装置を用いることにより短時間で高精度な欠陥検査が可能となる。
【0011】
【特許文献1】
特公平6−103714号公報
【特許文献2】
特開平11−74493号公報
【非特許文献1】
UCS半導体基盤技術研究会編、SOIの科学、p306〜309、株式会社リアライズ社発行
【0012】
【発明が解決しようとする課題】
上記のような希釈エッチング法により、薄膜SOI層の欠陥の観察による検査、例えば欠陥密度の検査や面内分布の検査が可能である。しかし欠陥密度検査を光学顕微鏡によりエッチピットを観察し、それをカウントすることで行う場合、光学顕微鏡で一度に測定できる面積は狭いので、ウェーハ全体の測定をする場合膨大な時間がかかると同時に測定精度も悪くなり、ウェーハ面内の欠陥分布の測定をするのは実質上できない場合がある。特に欠陥密度が低い場合、測定の再現性が悪いという問題も生じる。
【0013】
また、特許文献2で開示されている検査方法は、最初のエッチング工程で非選択性のアルカリ系の洗浄液を用いているので、選択エッチング液を用いて欠陥を選択的にエッチングする場合と異なり、COPのような原子空孔型の欠陥のみを微小なエッチピットとして発生させる。従って例えば転位欠陥のような欠陥からエッチピットを発生させることはできない。すなわち転位欠陥は検出できないということになる。
【0014】
一方、希釈セコエッチング法によりエッチピットを発生させた薄膜SOIウェーハの表面を光散乱式のパーティクルカウンタ等の表面検査装置を用いて測定しようとしても、SOI層又は埋め込み酸化膜の表面が希釈セコエッチングにより面荒れをおこしているので、エッチピットだけでなくその面荒れによってもレーザー光が散乱される。この散乱光は測定対象であるエッチピットからの散乱光に対してノイズとなり、精度の高い測定が困難になり、場合によってはエッチピットからの散乱光がノイズに埋もれてしまい測定不可能になるという問題がある。
【0015】
四段希釈セコエッチング法の場合、最後にフッ酸溶液により埋め込み酸化膜を除去し比較的面荒れの少ないベースウェーハ表面を露出させるので、レーザー光を用いた表面検査が可能である。しかしこの方法では工程数が多くなる上に、薄膜SOI層から埋め込み酸化膜、さらにベースウェーハまでエッチピットを転写することになるので、例えば埋め込み酸化膜に存在する欠陥が重畳するなどの不都合が生じる恐れがある。
このため、高集積化が進む半導体デバイス作製用の薄膜SOI層に存在する様々な種類の欠陥を迅速かつ正確に、再現性よく測定できる方法が望まれていた。
【0016】
本発明は、上記課題を解決し、SOI層に存在する様々な種類の欠陥を高い精度で再現性よく、かつ短時間で測定することを可能にするSOIウェーハの検査方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記目的達成のため、本発明では、少なくともベースウェーハ、埋め込み酸化膜、SOI層を具備するSOIウェーハのSOI層に存在する欠陥の検査方法であって、SOI層の欠陥を選択的にエッチングする選択エッチング液にてSOIウェーハをエッチングすることによりSOI層にエッチピットを形成し、前記SOIウェーハをフッ酸溶液に浸漬して前記SOI層のエッチピットを通して前記埋め込み酸化膜をエッチングすることにより埋め込み酸化膜にエッチピットを形成し、前記SOIウェーハをシリコンのエッチング速度の方が埋め込み酸化膜のエッチング速度より速いエッチング液にて前記SOI層をエッチング除去した後、表面に露出した前記埋め込み酸化膜のエッチピットの測定を行うことを特徴とするSOIウェーハの検査方法を提供する。
【0018】
このように、選択エッチング液にてSOIウェーハのSOI層に欠陥に起因するエッチピットを形成し、SOIウェーハをフッ酸に浸漬して前記SOI層のエッチピットを通して前記埋め込み酸化膜にエッチピットを転写した後、前記SOIウェーハをシリコンのエッチング速度の方が埋め込み酸化膜のエッチング速度より速いエッチング液にて前記SOI層をエッチング除去して表面に面荒れの少ない埋め込み酸化膜を露出させ、これを検査することにより、SOI層の様々な欠陥を面荒れの影響なく精度良く検査することが可能となる。
【0019】
この場合前記エッチピットの測定は、前記埋め込み酸化膜のエッチピットを光散乱式のパーティクルカウンター又は光学顕微鏡を用いることにより行うことができる。
このように、エッチピットの測定を光散乱式のパーティクルカウンターで行うことにより、欠陥の密度や面内分布なども短時間で再現性のよい検出が可能となる。また、光学顕微鏡を用いることによりエッチピットの形状等を直接観察することや密度の計数も可能である。
【0020】
また、選択エッチング液としてジルトル液、ダッシュ液、セコ液、ライト液、サトー液、シメル液、又はフッ酸、硝酸、酢酸を含む混酸液の少なくとも1種を用いることができる。
このように結晶方位や欠陥の種類などの目的に応じて最適な選択エッチング液を用いることにより、より精度の高い欠陥検出が可能となる。
【0021】
また、前記選択エッチング液がさらにヨウ素又はヨウ化物を含むことが好ましい。
このように選択エッチング液に例えばヨウ化カリウム等を含むことによりウェーハ表面に付着するしみ(ステイン)の発生を防止することができると同時に、エッチングレートをコントロールすることができる。
【0022】
また、SOI層をエッチング除去するエッチング液として、水酸化テトラメチルアンモニウム、水酸化ナトリウム、水酸化カリウム、ヒドラジン、エチレンジアミンのうちの少なくとも1種を用いることができる。
このようにアルカリ系のエッチング液を用いることにより埋め込み酸化膜の表面の面荒れを発生させずにSOI層を除去することができる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を説明するが、本発明はこれに限定されるものではない。
前述したように、薄膜SOI層の欠陥をエッチピットとして埋め込み酸化膜やベースウェーハに転写して欠陥を顕在化させ検出することによるウェーハ検査方法において、レーザー光を用いた光散乱式の表面検査装置を用いることにより欠陥の密度や面内分布を高い測定精度や再現性で、しかも短時間での検査が可能となる。
【0024】
しかし、従来の希釈セコエッチング法では埋め込み酸化膜にエッチピットを転写させた後のSOI層のエッチング除去に希釈セコ液を用いており、露出する埋め込み酸化膜表面の面荒れが発生していたので、表面にレーザー光を照射すると面荒れによる光散乱ノイズが発生し表面検査装置が適用できなかった。また四段希釈セコエッチング法では工程数の増加、複数回のエッチピットの転写など別の課題が発生した。
【0025】
本発明者らは上記のような面荒れによる測定上の困難を解消するために鋭意検討した結果、フッ酸による埋め込み酸化膜へのエッチピット転写の後に、シリコンのエッチング速度が酸化シリコンのエッチング速度より速いアルカリ系のエッチング液を使って面荒れしたSOI層をエッチング除去し、埋め込み酸化膜を露出させた後に測定を行なうことにより、上記課題を解消できることを見出し、本発明を完成した。
【0026】
以下、本発明による表面検査方法の工程の一例を図1に従って説明する。
まず、検査用試料として図1(a)に示すような、少なくともSOI層1、埋め込み酸化膜2、ベースウェーハ3からなるSOIウェーハを作製する。SOIウェーハは2枚のシリコン単結晶ウェーハの少なくとも一方にシリコン酸化膜を形成し、該シリコン酸化膜を介して貼り合わせる貼り合わせ法で作製してもよいし、シリコン単結晶ウェーハに表面から酸素イオンを注入しイオン注入層を形成した後高温熱処理することによりシリコン酸化膜を形成するSIMOX(Separation by IMplanted OXide)法等の他の方法により作製してもよい。
【0027】
SOIウェーハのSOI層1を形成するための薄膜化は、研削及び研磨により行うことができるし、あるいはイオン注入剥離法により行ってもよい。イオン注入剥離法は、例えば二枚のシリコンウェーハのうち少なくとも一方にシリコン酸化膜を形成すると共に、ボンドウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ボンドウェーハ内部、例えば表面近傍に微小気泡層(封入層)を形成させた後、ボンドウェーハをイオン注入面側でシリコン酸化膜を介してベースウェーハと密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面(剥離面)としてボンドウェーハを薄膜状に剥離し、さらに熱処理(結合熱処理)を加えて二枚のシリコンウェーハを強固に結合してSOIウェーハとする技術であり、SOI層の膜厚均一性が極めて高い薄膜SOIウェーハが比較的容易に得られる。
【0028】
このSOIウェーハのSOI層1の欠陥を選択的にエッチングする選択エッチング液で処理する(図1(b))。選択エッチング液としては、前述したセコ液の他、ジルトル液(Sirtl液:CrO、水、フッ酸からなるエッチング液)、ダッシュ液(Dash液:硝酸、水、酢酸、フッ酸からなるエッチング液)、ライト液(Wright液:CrO、硝酸、水、酢酸、フッ酸、Cu(NOからなるエッチング液)、サトー液(Sato液:硝酸、水、酢酸、フッ酸からなるエッチング液)、シメル液(Schimmel液:CrO、水、フッ酸からなるエッチング液)、或いは、他の比率の混酸液(フッ酸、硝酸、酢酸の混合液)が使用できる。選択エッチング液は、例えばエッチングするSOI層1の結晶面方位や検出したい欠陥の種類に応じて最適なものを選択できる。また、エッチング速度などを制御するために混酸液の成分比率を変えてもよい。
【0029】
さらに選択エッチング液にヨウ素又はヨウ化物、例えばヨウ化カリウムを適量加えてもよい。このように選択性エッチング液にヨウ素又はヨウ化物を添加することにより、SOI層表面に付着するステインの発生を防止することができると同時にエッチングレートをコントロールすることができる。
【0030】
このエッチング処理により欠陥部が他の欠陥のない部分より速くエッチングされるので、図1(b)に示されるように欠陥部にエッチピット4が発生する。選択される欠陥としては、例えばOSF、Dislocation(転位)、BMD(Bulk MicroDefect)、Shallow Pitsなど、前記の選択エッチング液で選択的にエッチングされるものである。
【0031】
この選択エッチングをSOI層の残膜厚さを10〜50nmになるまで行うのが好ましい。このような厚さまでエッチングを行うことにより、SOI層内の欠陥によるエッチピット4を十分に大きくすることができ、また、エッチピット4が埋め込み酸化膜2にフッ酸が浸透するのに十分な深さとなり、埋め込み酸化膜2に到達する。
【0032】
次にSOIウェーハをフッ酸に浸漬する。すると図1(c)に示されるようにSOI層のエッチピット4を通してフッ酸が埋め込み酸化膜2に浸透し、埋め込み酸化膜2がSOI層のエッチピット4の発生部分を中心にしてエッチングされる。すなわちSOI層1に存在した欠陥は埋め込み酸化膜2のエッチピット5に転写されることとなる。SOIウェーハが浸漬されている間は浸透したフッ酸がSOI層の下で埋め込み酸化膜2のエッチングを続け、このエッチングは埋め込み酸化膜2のエッチピット5が検出するのに十分な程度の大きさに拡大するまで行われる。例えばフッ酸への浸漬時間としてはHF濃度50wt%の場合には5〜20分間程度、25wt%の場合には2〜5時間程度である。
【0033】
こうして埋め込み酸化膜2にエッチピット5が発生したSOIウェーハのSOI層1は、選択エッチング液により面荒れを起こしているのでこのままでは光散乱を利用した測定が行えない。そこでSOI層1の除去を行うが、このときシリコンのエッチング速度の方が埋め込み酸化膜のエッチング速度より速いエッチング液を用いて、面荒れしたSOI層1を十分かつ迅速にエッチング除去し表面に埋め込み酸化膜2を露出させるとともに、埋め込み酸化膜2の表面を適度にエッチングし、後の光学測定の際に十分な表面状態とする。このようなエッチング液としては、水酸化テトラメチルアンモニウム、水酸化ナトリウム、水酸化カリウム、ヒドラジン、エチレンジアミンなどのアルカリ系の溶液や、これにアルコールを混合したものを加熱して使用できる。
こうして図1(d)に示されるようなSOI層1がエッチング除去された試料が得られる。
【0034】
次に得られた試料を表面検査装置で検査するために表面に付いた細かい異物や有機物などのゴミ、汚れを洗浄で取り除く。洗浄はアンモニア水と過酸化水素水の混合溶液(Standard Clean 1:SC1と呼ばれる)等で行われる。
【0035】
こうして、図1(e)のような洗浄された試料の表面は面荒れや表面異物がないので、レーザー光を用いた表面検査装置、例えば光散乱式パーティクルカウンターにより高精度な測定を短時間で再現性よく行うことができる。また、光学顕微鏡によりエッチピットの形状を観察したり、欠陥密度の計測をすることも可能である。
【0036】
【実施例】
以下、本発明の実施例及び比較例を挙げて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
SOI層の膜厚が110nmのSOIウェーハをHF (50wt%) : HNO3 (61wt%) : CH3COOH (99wt%) : H2O: KI (0.1mol 溶液) を 1 : 15 : 6 : 6 : 0.0067の割合で混合した選択エッチング液(23℃)でエッチングしてSOI層の残膜厚を50nmとする。
【0037】
次に50wt%HF溶液中に1分間浸漬して埋め込み酸化膜にエッチピットを形成し、その後水酸化テトラメチルアンモニウム(TMAH)液でSOI層をエッチング除去する。さらにSC1を含む洗浄液で洗浄し、試料を作製した。こうして作製した試料を、光散乱式のパーティクルカウンター(KLA−Tencor社製SP−1)を用いて測定した。その結果を図2に示す(ただしウェーハ周辺3mmは測定対象として除外した)。図2の黒点に示されるようにパーティクルカウンターにより欠陥に起因するピットが検出され、ウェーハ面内の欠陥分布(欠陥マップ)が得られた。図2の欠陥マップによれば、図面下側の周辺部に欠陥がやや密集した領域があることが観察される。
【0038】
(比較例)
実施例と同一の条件で50wt%HF溶液への浸漬までを行い、その後、SOI層をエッチング除去することなくパーティクルカウンター(KLA−Tencor社製SP−1)により測定を行った。しかしながら、SOI層表面の面荒れのため散乱ノイズが強く、測定器の測定レンジをオーバーしてしまい、エッチピットの検出はできなかった。
【0039】
すなわち、実施例と比較例の結果が示すように、本発明に従い、SOI層を非選択性のエッチング液で除去することにより光散乱式のパーティクルカウンタによるエッチピットの検出が可能となり、より迅速かつ精度や再現性の高い欠陥検査が可能となった。従って、この検査方法を用いれば、SOIウェーハの品質の向上、生産性の向上に寄与することとなる。
【0040】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0041】
【発明の効果】
以上説明したように、選択エッチング液にてSOIウェーハのSOI層の欠陥に起因するエッチピットを形成し、SOIウェーハをフッ酸に浸漬して前記SOI層のエッチピットを通して前記埋め込み酸化膜にエッチピットを転写した後、前記SOIウェーハをシリコンのエッチング速度の方が埋め込み酸化膜のエッチング速度より速いエッチング液にて前記SOI層をエッチング除去し面荒れを解消した後に、表面に露出した埋め込み酸化膜のエッチピットの測定を行うことで、エッチピットの測定を光散乱式のパーティクルカウンター等の表面検査装置で行うことが可能になり、欠陥の面内分布や密度などを高精度で、短時間で再現性よく検出が可能となる。
【図面の簡単な説明】
【図1】本発明に従ったSOIウェーハのSOI層の欠陥に起因するエッチピットの測定フローの一例を示す図である。
【図2】本発明の実施例に従い作製したSOIウェーハ試料をパーティクルカウンタにより測定して得られた欠陥マップを示す図である。
【符号の説明】
1...SOI層、
2...埋め込み酸化膜、
3...ベースウェーハ、
4...SOI層に発生したエッチピット、
5...埋め込み酸化膜に発生したエッチピット。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for inspecting defects existing in an SOI layer of an SOI wafer.
[0002]
[Prior art]
In recent years, an SOI wafer having an SOI (Silicon On Insulator) structure in which a silicon active layer is formed on an insulating silicon oxide film is used for a semiconductor device formed on the SOI layer at high speed, low power consumption, and high withstand voltage. In particular, it has attracted attention as a high-performance LSI wafer for electronic devices because of its excellent performance and environmental resistance. This is because an SOI wafer has a buried oxide (BOX) layer, which is an insulating layer, between the base wafer and the silicon active layer (SOI layer), so that an electronic device formed on the SOI layer has a charging property. This is because it has a great advantage that the soft error rate caused by minority carriers generated by, for example, α rays is also low because of high radiation resistance.
[0003]
In addition, with the recent high integration of semiconductor devices, there is a demand for the production of semiconductor wafers with high purity and low defects. For this purpose, it is important to accurately evaluate crystal defects and the like present in the semiconductor wafer. In order to reduce the defects in these semiconductor wafers, the substance of the defects is accurately grasped and appropriate for them. It is necessary to take appropriate measures. That is, it is necessary to improve the quality and productivity of semiconductor wafers by quickly inspecting defects and feeding back the results to the manufacturing process.
[0004]
As a method for detecting a crystal defect in a silicon single crystal wafer, the surface of the silicon single crystal wafer is subjected to a Secco solution (Secco solution: 0.15 mol of K 2 Cr 2 O 7 aqueous solution and 49% hydrofluoric acid in a volume of 1: 2. Etch pits due to crystal defects are generated on the wafer surface by selective etching with an etching solution mixed at a ratio, and then defect detection is performed by observing the etch pits on the wafer surface with an optical microscope ( Patent Document 1).
[0005]
This selective etching solution is etched by a process of first oxidizing the silicon surface with an oxidizing agent K 2 Cr 2 O 7 and then dissolving the silicon oxide with hydrofluoric acid. Usually, the defect region has a higher oxidation rate of silicon than the complete region without defects, so that the etching rate of the defect portion is increased, and as a result, the defect portion is selectively etched. This selective etching is performed until the etch pit becomes a size that can be observed with an optical microscope.
[0006]
However, when detecting a crystal defect in a thin SOI layer of an SOI wafer, unlike the above-described defect detection in a silicon single crystal wafer (bulk wafer), the etching cost for selective etching of the SOI layer is SOI. Since it is limited by the film thickness of the layer, there are cases where selective etching cannot be performed until the etch pit becomes a size that can be observed with an optical microscope. In addition, when an etching solution having a high etching rate such as Seco solution is used, it is difficult to appropriately control the etching amount and the remaining film thickness of the SOI layer, which may not be suitable for etching the thin film SOI layer. Therefore, a method of detecting defects in a thin-film SOI wafer by combining diluted Secco solution and etching with hydrofluoric acid is known (hereinafter referred to as Diluted Secco Etching method).
[0007]
In this diluted Secco etching method, first, crystal defects such as dislocations and OSF (Oxidation Induced Stacking Fault) existing in the SOI layer of the thin-film SOI wafer are selectively etched by the diluted Secco solution to generate etch pits. . Thereafter, when the SOI wafer is immersed in hydrofluoric acid, the hydrofluoric acid penetrates the buried oxide film from the portion where the etch pits of the SOI layer are generated, and the silicon oxide forming the buried oxide film is etched to generate etch pits. That is, the etch pit due to the defect in the SOI layer is transferred to the etch pit of the buried oxide film. Etch the etched oxide etch pits until they become observable, and expose the exposed etch pits from the surface of the SOI layer or by completely removing the SOI layer with a diluted secco solution. Defects can be detected by observing the surface of the oxide film with an optical microscope.
[0008]
Alternatively, the SOI wafer that has been etched with hydrofluoric acid as described above to generate etch pits in the buried oxide film is further etched with a dilute secoc solution to completely remove the SOI layer, and etch pits in the buried oxide film are formed. Then, an etch pit is generated on the surface of the base wafer, and the remaining buried oxide film is removed by etching with hydrofluoric acid, and the defect pit can be detected by observing the etch pit on the surface of the base wafer with an optical microscope. This method is called a four-stage dilution Secco etching method (Non-patent Document 1).
[0009]
On the other hand, a method of measuring defects in an SOI layer using a surface inspection apparatus using laser light is disclosed for detecting defects in the SOI layer (Patent Document 2). This method is a small crystal cavity having a size of about 0.1 μm to 0.3 μm formed by aggregation or growth of atomic vacancies (crystal lattice points lacking silicon atoms) introduced during the crystal growth process. This is suitable for the detection of defects, that is, defects generally called COP (Crystal Originated Particles), and is performed by the method described below.
[0010]
First, the thin-film SOI wafer is cleaned and etched with an alkaline cleaning solution to make the SOI layer about 0.1 μm thick, and minute etch pits due to COP defects are generated in the SOI layer, and then the SOI wafer is hooked. It is immersed in an acid solution, and the etch pits of the SOI layer are transferred to the buried oxide film, and then the defect is inspected by a surface inspection apparatus using laser light. By using the surface inspection apparatus in this way, high-precision defect inspection can be performed in a short time.
[0011]
[Patent Document 1]
Japanese Patent Publication No. 6-103714 [Patent Document 2]
Japanese Patent Laid-Open No. 11-74493 [Non-Patent Document 1]
UCS Semiconductor Fundamental Technology Study Group, SOI Science, p306-309, published by Realize Inc. [0012]
[Problems to be solved by the invention]
By the dilution etching method as described above, inspection by observing defects in the thin film SOI layer, for example, inspection of defect density and in-plane distribution can be performed. However, when defect density inspection is performed by observing etch pits with an optical microscope and counting them, the area that can be measured at once with an optical microscope is small, so it takes a lot of time to measure the entire wafer and at the same time The accuracy also deteriorates, and it may be impossible to measure the defect distribution in the wafer surface. In particular, when the defect density is low, there is a problem that the reproducibility of measurement is poor.
[0013]
In addition, the inspection method disclosed in Patent Document 2 uses a non-selective alkaline cleaning liquid in the first etching step, so that a defect is selectively etched using a selective etching liquid. Only atomic vacancy type defects such as COP are generated as minute etch pits. Therefore, etch pits cannot be generated from defects such as dislocation defects. That is, dislocation defects cannot be detected.
[0014]
On the other hand, even if an attempt is made to measure the surface of a thin-film SOI wafer on which etch pits are generated by a diluted Secco etching method using a surface inspection device such as a light scattering particle counter, the surface of the SOI layer or the buried oxide film is diluted Secco etching Since the surface is roughened, the laser light is scattered not only by the etch pit but also by the rough surface. This scattered light becomes noise with respect to the scattered light from the etch pit to be measured, making it difficult to measure with high accuracy. In some cases, the scattered light from the etch pit is buried in the noise, making it impossible to measure. There's a problem.
[0015]
In the case of the four-stage dilution Secco etching method, the buried oxide film is finally removed with a hydrofluoric acid solution to expose the surface of the base wafer with relatively little surface roughness, so that surface inspection using laser light is possible. However, in this method, the number of steps is increased, and etch pits are transferred from the thin film SOI layer to the buried oxide film and further to the base wafer. For this reason, for example, defects existing in the buried oxide film overlap. There is a fear.
For this reason, there has been a demand for a method capable of measuring various types of defects existing in a thin film SOI layer for manufacturing a semiconductor device, which is highly integrated, quickly, accurately and with good reproducibility.
[0016]
An object of the present invention is to provide an SOI wafer inspection method that solves the above-described problems and enables various types of defects existing in an SOI layer to be measured with high accuracy and good reproducibility in a short time. And
[0017]
[Means for Solving the Problems]
To achieve the above object, according to the present invention, there is provided a method for inspecting defects existing in an SOI layer of an SOI wafer having at least a base wafer, a buried oxide film, and an SOI layer, and selectively etching defects in the SOI layer. An etch pit is formed in the SOI layer by etching the SOI wafer with an etchant, and the buried oxide film is etched by immersing the SOI wafer in a hydrofluoric acid solution and etching the buried oxide film through the etch pit of the SOI layer. Etch pits are formed in the SOI wafer, and the SOI layer is etched away with an etchant whose silicon etching rate is higher than the etching rate of the buried oxide film. Of an SOI wafer characterized by measuring That provides査方method.
[0018]
In this way, etch pits due to defects are formed in the SOI layer of the SOI wafer with a selective etching solution, and the SOI wafer is immersed in hydrofluoric acid and transferred to the buried oxide film through the etch pits of the SOI layer. Then, the SOI wafer is etched away with an etchant whose silicon etching rate is faster than the etching rate of the buried oxide film to expose the buried oxide film with less surface roughness on the surface, and this is inspected. By doing so, various defects in the SOI layer can be inspected with high accuracy without being affected by surface roughness.
[0019]
This measurement when the etch pits, Ru can be performed by using a particle counter or an optical microscope of the light scattering etch pits of the buried oxide film.
In this way, by measuring the etch pits with a light scattering type particle counter, it is possible to detect the defect density and the in-plane distribution with good reproducibility in a short time. Further, by using an optical microscope, it is possible to directly observe the shape of etch pits and to count the density.
[0020]
Further, Jirutoru solution as a selective etchant, dash solution, seco liquid, light liquid, SATO solution, Cymel solution or hydrofluoric acid, nitric acid, Ru can be used at least one kind of mixed acid solution containing acetic acid.
In this way, by using an optimal selective etching solution according to the purpose such as the crystal orientation and the type of defect, it is possible to detect a defect with higher accuracy.
[0021]
Moreover, the selective etching solution further iodine or not preferable to contain an iodide.
Thus, by including, for example, potassium iodide in the selective etching solution, it is possible to prevent the occurrence of stains (stains) adhering to the wafer surface and at the same time to control the etching rate.
[0022]
Further, the SOI layer as an etchant to etch away, tetramethylammonium hydroxide, sodium hydroxide, potassium hydroxide, hydrazine, Ru can be used at least one of ethylenediamine.
Thus, by using an alkaline etching solution, the SOI layer can be removed without causing surface roughness of the buried oxide film.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, although embodiment of this invention is described, this invention is not limited to this.
As described above, a light scattering type surface inspection apparatus using a laser beam in a wafer inspection method in which defects in a thin film SOI layer are transferred as an etch pit to a buried oxide film or a base wafer to reveal the defects. By using this, the defect density and in-plane distribution can be inspected with high measurement accuracy and reproducibility in a short time.
[0024]
However, in the conventional diluted Secco etching method, the diluted Secco solution is used for etching removal of the SOI layer after transferring the etch pits to the buried oxide film, and the surface of the exposed buried oxide film was roughened. When the surface was irradiated with laser light, light scattering noise was generated due to surface roughness, and the surface inspection apparatus could not be applied. In the four-stage dilution Secco etching method, other problems such as an increase in the number of processes and multiple transfer of etch pits occurred.
[0025]
As a result of intensive studies to eliminate the above-described measurement difficulties due to surface roughness, the present inventors have found that after etching pit transfer to a buried oxide film using hydrofluoric acid, the etching rate of silicon becomes the etching rate of silicon oxide. The present invention was completed by finding that the above-mentioned problems can be solved by performing etching after removing the roughened SOI layer using a faster alkaline etching solution and exposing the buried oxide film.
[0026]
Hereinafter, an example of the process of the surface inspection method according to the present invention will be described with reference to FIG.
First, an SOI wafer including at least an SOI layer 1, a buried oxide film 2, and a base wafer 3 as shown in FIG. The SOI wafer may be produced by a bonding method in which a silicon oxide film is formed on at least one of two silicon single crystal wafers and bonded via the silicon oxide film, or oxygen ions are applied to the silicon single crystal wafer from the surface. May be produced by another method such as a SIMOX (Separation by IM planted OXide) method in which a silicon oxide film is formed by high-temperature heat treatment after the ion implantation is formed.
[0027]
Thinning for forming the SOI layer 1 of the SOI wafer can be performed by grinding and polishing, or may be performed by an ion implantation separation method. In the ion implantation separation method, for example, a silicon oxide film is formed on at least one of two silicon wafers, and at least one of hydrogen ions or rare gas ions is implanted from the surface of the bond wafer, and the inside of the bond wafer, for example, near the surface. After the microbubble layer (encapsulation layer) is formed on the substrate, the bond wafer is brought into close contact with the base wafer through the silicon oxide film on the ion implantation surface side, and then heat treatment (peeling heat treatment) is applied to cleave the microbubble layer ( This is a technology that peels the bond wafer into a thin film as a peeling surface, and further heat treatment (bonding heat treatment) to firmly bond the two silicon wafers to form an SOI wafer. A high thin film SOI wafer can be obtained relatively easily.
[0028]
A defect in the SOI layer 1 of this SOI wafer is treated with a selective etching solution for selectively etching (FIG. 1B). As the selective etching solution, in addition to the secco solution described above, a Zirtor solution (Sirtl solution: an etching solution comprising CrO 3 , water and hydrofluoric acid), a dash solution (Dash solution: an etching solution comprising nitric acid, water, acetic acid and hydrofluoric acid). ), Light solution (Wright solution: etching solution made of CrO 3 , nitric acid, water, acetic acid, hydrofluoric acid, Cu (NO 3 ) 2 ), Sato solution (Sato solution: etching solution made of nitric acid, water, acetic acid, hydrofluoric acid) ), Simmel liquid (Schimmel liquid: an etching liquid composed of CrO 3 , water, hydrofluoric acid), or other ratio of mixed acid liquid (mixed liquid of hydrofluoric acid, nitric acid, acetic acid). As the selective etching solution, for example, an optimum one can be selected according to the crystal plane orientation of the SOI layer 1 to be etched and the type of defect to be detected. Further, the component ratio of the mixed acid solution may be changed in order to control the etching rate and the like.
[0029]
Further, an appropriate amount of iodine or iodide, such as potassium iodide, may be added to the selective etching solution. Thus, by adding iodine or iodide to the selective etching solution, it is possible to prevent the occurrence of stains attached to the surface of the SOI layer and at the same time to control the etching rate.
[0030]
By this etching process, the defective portion is etched faster than other portions having no defect, so that etch pits 4 are generated in the defective portion as shown in FIG. As the defects to be selected, for example, OSF, Dislocation (dislocation), BMD (Bulk Micro Defect), Shallow Pits, etc. are selectively etched with the above selective etching solution.
[0031]
This selective etching is preferably performed until the remaining film thickness of the SOI layer becomes 10 to 50 nm. By etching to such a thickness, the etch pits 4 due to defects in the SOI layer can be made sufficiently large, and the etch pits 4 are deep enough to allow the hydrofluoric acid to penetrate into the buried oxide film 2. As a result, the buried oxide film 2 is reached.
[0032]
Next, the SOI wafer is immersed in hydrofluoric acid. Then, as shown in FIG. 1C, hydrofluoric acid permeates the buried oxide film 2 through the etch pits 4 in the SOI layer, and the buried oxide film 2 is etched around the portion where the etch pits 4 in the SOI layer are generated. . That is, the defects existing in the SOI layer 1 are transferred to the etch pits 5 of the buried oxide film 2. While the SOI wafer is immersed, the permeated hydrofluoric acid continues to etch the buried oxide film 2 under the SOI layer, and this etching is large enough to be detected by the etch pits 5 of the buried oxide film 2. It is done until it expands. For example, the immersion time in hydrofluoric acid is about 5 to 20 minutes when the HF concentration is 50 wt% and about 2 to 5 hours when the HF concentration is 25 wt%.
[0033]
In this way, the SOI layer 1 of the SOI wafer in which the etch pits 5 are generated in the buried oxide film 2 is roughened by the selective etching solution, so that measurement using light scattering cannot be performed as it is. Therefore, the SOI layer 1 is removed. At this time, the roughened SOI layer 1 is removed sufficiently and quickly by using an etchant whose silicon etching rate is faster than the etching rate of the buried oxide film, and is buried in the surface. The oxide film 2 is exposed and the surface of the buried oxide film 2 is appropriately etched to obtain a sufficient surface state for subsequent optical measurement. As such an etchant, an alkaline solution such as tetramethylammonium hydroxide, sodium hydroxide, potassium hydroxide, hydrazine, or ethylenediamine, or a mixture of alcohol and this can be used by heating.
Thus, a sample from which the SOI layer 1 is removed by etching as shown in FIG.
[0034]
Next, in order to inspect the obtained sample with a surface inspection apparatus, fine foreign matters and dust such as organic matter and dirt on the surface are removed by washing. Cleaning is performed with a mixed solution of ammonia water and hydrogen peroxide solution (referred to as Standard Clean 1: SC1).
[0035]
Thus, since the surface of the cleaned sample as shown in FIG. 1 (e) is free from surface roughness and surface foreign matter, a highly accurate measurement can be performed in a short time using a surface inspection apparatus using a laser beam, for example, a light scattering particle counter. It can be performed with good reproducibility. It is also possible to observe the shape of etch pits with an optical microscope and to measure the defect density.
[0036]
【Example】
EXAMPLES Hereinafter, although an Example and comparative example of this invention are given and this invention is demonstrated concretely, this invention is not limited to these.
(Example)
An SOI wafer having an SOI layer thickness of 110 nm is made to have HF (50 wt%): HNO 3 (61 wt%): CH 3 COOH (99 wt%): H 2 O: KI (0.1 mol solution) 1: 15: 6: 6: Etching with a selective etching solution (23 ° C.) mixed at a ratio of 0.0067 to set the remaining film thickness of the SOI layer to 50 nm.
[0037]
Next, it is immersed in a 50 wt% HF solution for 1 minute to form etch pits in the buried oxide film, and then the SOI layer is etched away with tetramethylammonium hydroxide (TMAH) solution. Furthermore, it wash | cleaned with the washing | cleaning liquid containing SC1, and produced the sample. The sample thus prepared was measured using a light scattering type particle counter (SP-1 manufactured by KLA-Tencor). The result is shown in FIG. 2 (however, the wafer periphery of 3 mm was excluded as a measurement target). As shown by the black dots in FIG. 2, pits due to defects were detected by the particle counter, and defect distribution (defect map) in the wafer surface was obtained. According to the defect map of FIG. 2, it is observed that there is a region where defects are slightly dense in the peripheral portion on the lower side of the drawing.
[0038]
(Comparative example)
Dipping in a 50 wt% HF solution was performed under the same conditions as in the examples, and then measurement was performed with a particle counter (SP-1 manufactured by KLA-Tencor) without removing the SOI layer by etching. However, the scattering noise was strong due to the rough surface of the SOI layer, and the measurement range of the measuring instrument was exceeded, and etch pits could not be detected.
[0039]
That is, as shown in the results of the examples and comparative examples, according to the present invention, by removing the SOI layer with a non-selective etching solution, it becomes possible to detect etch pits with a light scattering type particle counter, and more quickly and Defect inspection with high accuracy and reproducibility is possible. Therefore, if this inspection method is used, it will contribute to the improvement of the quality and productivity of the SOI wafer.
[0040]
The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0041]
【The invention's effect】
As described above, etch pits caused by defects in the SOI layer of the SOI wafer are formed with a selective etching solution, and the SOI wafer is immersed in hydrofluoric acid and etched into the buried oxide film through the etch pits of the SOI layer. After the SOI wafer is transferred, the SOI layer is etched away with an etchant whose silicon etching rate is higher than the etching rate of the buried oxide film to eliminate surface roughness, and then the buried oxide film exposed on the surface is removed. By measuring etch pits, it is possible to measure etch pits with a surface inspection device such as a light scattering particle counter, and reproduce the in-plane distribution and density of defects with high accuracy in a short time. Detection can be performed with good quality.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a measurement flow of etch pits caused by defects in an SOI layer of an SOI wafer according to the present invention.
FIG. 2 is a diagram showing a defect map obtained by measuring an SOI wafer sample manufactured according to an embodiment of the present invention with a particle counter.
[Explanation of symbols]
1. . . SOI layer,
2. . . Buried oxide film,
3. . . Base wafer,
4). . . Etch pits generated in the SOI layer,
5. . . Etch pits generated in the buried oxide film.

Claims (4)

少なくともベースウェーハ、埋め込み酸化膜、SOI層を具備するSOIウェーハのSOI層に存在する欠陥の検査方法であって、SOI層の欠陥を選択的にエッチングする選択エッチング液にてSOIウェーハをエッチングすることによりSOI層にエッチピットを形成し、前記SOIウェーハをフッ酸溶液に浸漬して前記SOI層のエッチピットを通して前記埋め込み酸化膜をエッチングすることにより埋め込み酸化膜にエッチピットを形成し、前記SOIウェーハをシリコンのエッチング速度の方が埋め込み酸化膜のエッチング速度より速いエッチング液である水酸化テトラメチルアンモニウム、水酸化ナトリウム、水酸化カリウム、ヒドラジン、エチレンジアミンのうちの少なくとも1種を用いて前記SOI層をエッチング除去した後、表面に露出した前記埋め込み酸化膜のエッチピットの測定を光散乱式のパーティクルカウンターで行うことを特徴とするSOIウェーハの検査方法。A method for inspecting defects existing in an SOI layer of an SOI wafer having at least a base wafer, a buried oxide film, and an SOI layer, wherein the SOI wafer is etched with a selective etchant that selectively etches defects in the SOI layer. Etch pits are formed in the SOI layer by immersing the SOI wafer in a hydrofluoric acid solution and etching the buried oxide film through the etch pits of the SOI layer to form etch pits in the buried oxide film. The SOI layer is formed using at least one of tetramethylammonium hydroxide, sodium hydroxide, potassium hydroxide, hydrazine, and ethylenediamine, which is an etchant whose silicon etching rate is higher than that of the buried oxide film. Etched away The inspection method of an SOI wafer, comprising the measurement of etch pits of the buried oxide film exposed on the surface by a particle counter of light scattering. 前記SOI層の選択エッチングを前記SOI層の残膜厚さが10〜50nmになるまで行うことを特徴とする請求項1に記載のSOIウェーハの検査方法。2. The method for inspecting an SOI wafer according to claim 1, wherein the selective etching of the SOI layer is performed until the remaining film thickness of the SOI layer reaches 10 to 50 nm. 前記選択エッチング液としてジルトル液、ダッシュ液、セコ液、ライト液、サトー液、シメル液又はフッ酸、硝酸、酢酸を含む混酸液の少なくとも1種を用いることを特徴とする請求項1又は2に記載のSOIウェーハの検査方法。  3. The selective etching solution according to claim 1 or 2, wherein at least one of a Zirtor solution, a dash solution, a Seco solution, a light solution, a Sato solution, a Simer solution or a mixed acid solution containing hydrofluoric acid, nitric acid, and acetic acid is used. The method for inspecting an SOI wafer according to the description. 前記選択エッチング液がさらにヨウ素又はヨウ化物を含むものを用いることを特徴とする請求項1乃至3のいずれか1項に記載のSOIウェーハの検査方法。  4. The SOI wafer inspection method according to claim 1, wherein the selective etching solution further contains iodine or iodide.
JP2003143895A 2003-05-21 2003-05-21 SOI wafer inspection method Expired - Lifetime JP4370812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003143895A JP4370812B2 (en) 2003-05-21 2003-05-21 SOI wafer inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003143895A JP4370812B2 (en) 2003-05-21 2003-05-21 SOI wafer inspection method

Publications (2)

Publication Number Publication Date
JP2004349420A JP2004349420A (en) 2004-12-09
JP4370812B2 true JP4370812B2 (en) 2009-11-25

Family

ID=33531538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003143895A Expired - Lifetime JP4370812B2 (en) 2003-05-21 2003-05-21 SOI wafer inspection method

Country Status (1)

Country Link
JP (1) JP4370812B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
CN102007394B (en) * 2008-04-25 2013-06-26 S.O.I.Tec绝缘体上硅技术公司 Etching composition, in particular for strained or stressed silicon materials, method for characterizing defects on surfaces of such materials and process of treating such surfaces with the etching composition

Also Published As

Publication number Publication date
JP2004349420A (en) 2004-12-09

Similar Documents

Publication Publication Date Title
JP2002076082A (en) Method for inspecting and manufacturing silicon wafer, method for manufacturing semiconductor device, and silicon wafer
JP2011124354A (en) Inspection method of soi wafer
US4238275A (en) Pyrocatechol-amine-water solution for the determination of defects
CN114509450B (en) Device and method for characterizing the efficiency of silicon wafer gettering of metal impurities by using minority carrier lifetime
JPH10335402A (en) Semiconductor wafer evaluation method, semiconductor device manufacturing method, and semiconductor device manufactured by the method
JP2004179638A (en) Treatment method and inspection method for semiconductor wafer, developing method of semiconductor device, and semiconductor wafer treatment equipment
JP4370812B2 (en) SOI wafer inspection method
US20090130816A1 (en) Method for manufacturing simox wafer and simox wafer manufactured thereby
JPH07263429A (en) Selective etching liquid
JP3717691B2 (en) Silicon wafer evaluation method
JP5463884B2 (en) Crystal defect evaluation method of semiconductor single crystal substrate
JP4087345B2 (en) Method for evaluating crystal defects in SOI wafer
US7799655B2 (en) Method for evaluation of bonded wafer
JP2004235350A (en) Crystal defect evaluating method of soi wafer and etching liquid
JP5347309B2 (en) Method for evaluating SOI wafer and method for manufacturing SOI wafer
JPH1174493A (en) SOI wafer defect inspection method
JPH0862122A (en) Method for evaluating oxygen precipitation defect density of silicon water
JP7279753B2 (en) Silicon wafer cleaning method and manufacturing method
JP2004335695A (en) Method for manufacturing thin film soi wafer, and method for evaluating defect thereof
JP2985583B2 (en) Inspection method of damaged layer on mirror-finished surface of silicon wafer and thickness measurement method
JP2004327595A (en) Evaluation method of pin hole defect
JP2807679B2 (en) Insulating film defect detection method for silicon substrate
KR20020031905A (en) A Method for detecting micro defects
JP2894154B2 (en) Method for measuring the depth of the affected layer on the silicon wafer surface
JP2003194732A (en) Evaluation method for soi wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4370812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term