JP5347222B2

JP5347222B2 - 半導体装置の製造方法

Info

Publication number: JP5347222B2
Application number: JP2007002429A
Authority: JP
Inventors: 義克石月
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-01-10
Filing date: 2007-01-10
Publication date: 2013-11-20
Anticipated expiration: 2027-01-10
Also published as: JP2008171938A

Description

本発明は半導体装置の製造方法に関する。

近年、半導体装置の高密度化、高機能化も進み、一つの半導体装置内に複数の半導体素子を搭載して一体化する実装技術が開発されている。例えば、複数の異なる種類や機能の半導体素子を同じ回路基板上に搭載し、それらを相互に半導体装置内で接続し、更に外部接続用端子が設けられた半導体装置が普及している。

そして、最近では、更なる微細構造に対応した実装技術として、複数の半導体素子や多層配線を有した回路基板を積層構造にしてパッケージする実装技術が注目されている。
このような実装技術では、層間に形成する電極として、例えば、半導体素子の電極上に、材質が銅（Ｃｕ）の銅ポストを形成する。そして、銅ポストを形成させた半導体素子を樹脂で封止し、封止した樹脂の表面を研磨して銅ポストを樹脂から露出させる。さらに、銅ポストが露出した樹脂面に引き回し用の再配線を配設し、再配線上に外部接続用端子を形成する（例えば、特許文献１）。
特開２０００−１２４３５４号公報

しかしながら、特開２０００−１２４３５４号公報に開示される従来の金属ポストの形成方法では、例えば、半導体素子上の同じ高さに位置する電極部から、金属ポストを形成しているに過ぎない。従って、積層構造型の実装において、回路基板の電極部及び半導体素子の電極部の双方から金属ポストを形成させる必要がある場合、高さの異なる下地から同じ高さの金属ポストを形成することができないという問題があった。

その理由は、例えば、電解めっき法では、高さの異なる下地から、同じ高さの金属ポストを制御して形成することは不可能だからである。また、電解めっき法を用いて、金属ポストの高さを揃えようとすると、回路基板の電極部上に形成する金属ポストを、半導体素子の電極部上に形成する金属ポストの高さ以上にするための厚膜レジストを半導体素子を除いた回路基板領域に形成させる必要がある。しかし、このような厚膜レジストを半導体素子が搭載されている領域外の回路基板領域に部分的に形成することは難しい。また、研磨法を用いての金属ポストの高さを調整することもできるが、研磨法を導入すると、製造工程が多工程になり、製造コストの低減ができないという問題があった。

このように、積層構造型の実装では、簡便且つ確実に、回路基板及び半導体素子の表面から、同じ高さの金属ポストを形成できないという問題があった。

本発明の一観点によれば、第１電極を備える基板上に、第２電極を備える半導体素子を配設する工程と、前記第１電極上に前記基板の上方に突出する第１突起部を備えた単一の第１突起電極を配設する工程と、前記第２電極上に、前記半導体素子の上方に突出する第２突起部を備え、上端の高さが前記第１突起電極の上端の高さと同じである単一の第２突起電極を配設する工程と、前記基板及び前記半導体素子の上に、金属膜が一主面に配設された絶縁層を前記絶縁層の側から圧着し、前記第１突起部の上端及び前記第２突起部の上端を前記金属膜に当接させる工程と、前記金属膜をパターニングし、前記第１突起部に接続された第１配線層と、前記第２突起部に接続された第２配線層とを形成する工程とを含む半導体装置の製造方法が提供される。

開示の技術によれば、高さの異なる基板と半導体素子の電極上にそれぞれ配設された突起電極を備えた半導体装置が実現される。また、そのような突起電極を備えた簡便且つ確実な半導体装置の製造方法が実現される。その結果、半導体装置の実装密度をより向上させることができる。

以下、図面を参照して詳細に説明する。
図１は半導体装置の要部断面模式図である。
この図に示す半導体装置１は、回路基板１０上に、接着層２０を介して半導体素子２１が搭載されている。回路基板１０上には、配線パターンが形成され、金属製の電極パッド１１が配設されている。また、半導体素子２１上には、金属製の電極パッド２２が形成されている。

そして、回路基板１０には、少なくとも一つの電極パッド１１が形成され、電極パッド１１上には、金属ポストとして突起電極１２（スタッドバンプ）が形成されている。また、半導体素子２１には、少なくとも一つの電極パッド２２が形成され、電極パッド２２上には、金属ポストとして突起電極２３が形成されている。そして、これらの絶縁層３０の内部に形成された突起電極１２、突起電極２３は、同じ高さであり、均一の高さに形成されている。

また、、回路基板１０及び半導体素子２１上には、突起電極１２及び突起電極２３の側面を被覆するように絶縁層３０が形成されている。
さらに、絶縁層３０上には、配線層３１、配線層３２がパターン形成され、突起電極１２と配線層３１、突起電極２３と配線層３２とがそれぞれ電気的に接続されている。

尚、半導体素子２１の個数は、一つに限ることはなく、少なくとも一つの半導体素子２１が回路基板１０上に搭載されている。また、回路基板１０は、プリント基板またはフィルム基板であってもよい。また、回路基板１０の代わりに、半導体素子２１と同種または異種の半導体素子そのものを用い、半導体素子を積層させてもよい。

また、絶縁層３０の材質は、加熱によって流動性を示す材料を用いる。具体的には、ポリイミド系樹脂、エポキシ系樹脂、アクリル系樹脂またはフェノール系樹脂の少なくとも一つを主成分とする樹脂である。

また、突起電極１２及び突起電極２３の材質は、金（Ａｕ）、銅またはニッケル（Ｎｉ）の少なくとも一つを主成分とする金属である。
このような半導体装置１の実装構造によれば、回路基板１０の電極パッド１１、半導体素子２１の電極パッド２２から直接、突起電極１２、突起電極２３を引き出し、回路基板１０及び半導体素子２１の上層に形成した配線層３１、配線層３２に突起電極１２、突起電極２３をそれぞれ電気的に接続させているので、絶縁層３０内部に半導体素子２１と回路基板１０を接続する金属ワイヤを引き回す必要がなく、実装密度が向上する。

次に、半導体装置１を製造する工程について説明する。最初に、半導体装置１を製造する基本的な原理を説明する。
図２は半導体装置の製造方法の基本原理を説明するフロー図である。先ず、図１に示した回路基板１０及び半導体素子２１に、スタッドバンプ法で用いるキャピラリを接近させる（ステップＳ１）。次に、スタッドバンプ法によって、回路基板１０上に配設された少なくとも一つの電極パッド１１上に、突起電極１２を形成し、半導体素子２１の少なくとも一つの電極パッド２２上に、突起電極１２と同じ高さの突起電極２３を形成する（ステップＳ２）。

次に、回路基板１０及び半導体素子２１上に、金属膜が被覆された絶縁層３０を絶縁層３０の側から熱圧着する(ステップＳ３)。これにより、突起電極１２及び突起電極２３と金属膜とが電気的に接続する。

そして、金属膜をリソグラフィ法によってパターニングし、突起電極１２に電気的に接続された配線層３１と、突起電極２３に電気的に接続された配線層３２とを絶縁層３０上に形成する（ステップＳ４）。

このように、回路基板１０上に配設された電極パッド１１及び半導体素子２１の電極パッド２２に、スタッドバンプ法で同じ高さの突起電極１２、突起電極２３を形成する。
そして、回路基板１０及び半導体素子２１上に、絶縁層３０に金属膜が被膜された金属膜付絶縁層を加熱しながら熱圧着する。このとき、突起電極１２，２３は、金属膜付絶縁層の絶縁層３０を突き抜け、金属膜と接触する。そして、金属膜のパターニングを行い、絶縁層３０上に、突起電極１２と導通する配線層３１、突起電極２３と導通する配線層３２を形成させる。

続いて、上記の基本原理を基に、半導体装置１の具体的な製造方法について説明する。最初に、突起電極１２、突起電極２３の具体的な形成方法から説明する。
図３は突起電極形成工程の要部断面模式図である。

先ず、図３（ａ）に示すように、回路基板１０上の電極パッド１１または半導体素子２１上の電極パッド２２に、キャピラリ４０を接近させる。ここで、キャピラリ４０の内部には、金属ワイヤ４１が備えられている。そして、予め、金属ワイヤ４１の一部を放電によって溶解し、キャピラリ４０の先端に、金属バンプ４２を形成させておく。

尚、回路基板１０としては、半導体パッケージ用のプリント基板またはフレキシブル形状のフィルム基板等を用いる。また、回路基板１０に代えて、半導体素子を用いてもよい。回路基板１０に代えて用いる半導体素子は、半導体素子２１と同種のものでもよく、異種のものでもよい。また、回路基板１０に代えて用いる半導体素子は、半導体素子２１と形状が異なった半導体素子を用いてもよい。

そして、図３（ｂ）に示すように、金属バンプ４２を回路基板１０の電極パッド１１上に押圧させ、超音波接合法によって、金属バンプ４２と電極パッド１１とを電気的に接続させる。

電極パッド１１上に金属バンプ４２を接合した後、図３（ｃ）に示すように、金属ワイヤ４１を上方に引張りながら、適度な位置で、金属ワイヤ４１を切断する。このような接合と切断を繰り返すことにより、図３（ｄ）に示すように、回路基板１０の電極パッド１１から複数の突起電極１２、半導体素子２１の電極パッド２２から複数の突起電極２３を形成させる。

このとき、突起電極１２及び突起電極２３の先端に生成する、それぞれの突起部１２ａ、突起部２３ａの長さを調整することによって、長さの異なる突起電極１２、突起電極２３をそれぞれ電極パッド１１、電極パッド２２上に形成する。

そして、回路基板１０の電極パッド１１上に形成する突起電極１２は、半導体素子２１の電極パッド２２上に形成する突起電極２３より高くなるように形成し、突起電極１２と突起電極２３との高さが同じになるように形成する。

或いは、キャピラリ４０の先端部に形成する金属バンプ４２の体積を調整することによって、突起電極１２と突起電極２３との高さを揃えてもよい。この場合、突起部１２ａ及び突起部２３ａの長さをより短くさせることができるので、後述する熱圧着の工程で、突起部１２ａ、突起部２３ａを樹脂に抗して押圧するときの突起部１２ａ及び突起部２３ａの歪曲を防止することが可能になる。

このように、キャピラリ４０の内部から放出する金属ワイヤ４１の長さ、またはキャピラリ４０の先端に形成する金属バンプ４２の体積を調整することにより、突起電極１２、突起電極２３の長さを調節し、突起電極１２、突起電極２３の高さを均一にする。尚、突起電極１２及び突起電極２３の材質としては、金、銅またはニッケルの少なくとも一つを主成分とする金属を用いる。

次に、絶縁層３０を回路基板１０、半導体素子２１に熱圧着させる工程について説明する。
図４は金属膜付絶縁層の熱圧着工程の要部断面模式図である。

先ず、図４（ａ）に示すように、絶縁層３０の片面に、金属膜３３が被膜された板状の金属膜付絶縁層３４の絶縁層３０側を半導体素子２１及び回路基板１０に向けて対向させる。ここで絶縁層３０を構成する材料は、加熱によって流動性を示す樹脂であり、例えば、ポリイミド系樹脂、エポキシ系樹脂、アクリル系樹脂またはフェノール系樹脂の少なくとも一つを主成分とする樹脂である。金属膜３３の材質は、例えば、銅である。

そして、図４（ｂ）に示すように、金属膜付絶縁層３４を加熱した後、回路基板１０と金属膜付絶縁層３４との平行状態を維持させたまま、金属膜付絶縁層３４を半導体素子２１及び回路基板１０に対して熱圧着させる。

上述したように、絶縁層３０は、樹脂によって構成され、加熱によって絶縁層３０が軟化し、流動性を示す。また、突起電極１２及び突起電極２３の先端には、鋭利な形状の突起部１２ａ、突起部２３ａがそれぞれ形成されている。従って、熱圧着によって、突起電極１２及び突起電極２３を樹脂に抗して押圧させたとしても、突起電極１２、突起電極２３が容易に絶縁層３０の間を突き抜け、突起電極１２及び突起電極２３の側面が樹脂によって被覆される。そして、熱圧着後、突起部１２ａ及び突起部２３ａが金属膜３３と接触し、突起部１２ａ及び突起部２３ａが熱圧着によって金属膜３３に押圧される。

そして、絶縁層３０の温度が常温に戻った後においても、突起部１２ａ及び突起部２３ａが金属膜３３に押圧された状態が保持され、突起電極１２及び突起電極２３と金属膜３３との電気的な導通が確保される。尚、スタッドバンプ法では、突起部１２ａ、突起部２３ａの先端形状に軽微な相違が生じることもあるが、突起部１２ａ、突起部２３ａを構成する金属の延性、可塑性によって、押圧したときに突起部１２ａ、突起部２３ａの先端が容易に変形するので、問題なく全ての突起電極１２及び突起電極２３と金属膜３３との導通を確保することができる。

また、熱圧着では絶縁層３０を構成する樹脂が流動性を示し、半導体素子２１の側面、回路基板１０の表面に充分に回りこむので、絶縁層３０を半導体素子２１、回路基板１０に抗するように圧着させても、金属膜３３が特定の場所で凹凸を形成することなく、平坦形状を維持した金属膜３３が絶縁層３０上に形成される。

次に、図４（ｃ）に示すように、金属膜付絶縁層３４の金属膜３３上にレジスト３５を塗布する。そして、リソグラフィ法によって金属膜３３のパターニングを行い、突起電極１２及び突起電極２３に、それぞれ電気的に接続される配線層を絶縁層３０上に形成する。以上のような工程で、図１に示す半導体装置１が製造される。

（付記１）回路基板上に搭載された、少なくとも一つの半導体素子と、
前記回路基板上に配設された少なくとも一つの電極上に形成された第１の突起電極と、
前記半導体素子の少なくとも一つの電極上に形成された第２の突起電極と、
前記第１の突起電極及び前記第２の突起電極の側面を被覆し、前記回路基板及び前記半導体素子上に形成された絶縁層と、
前記絶縁層上に配設され、前記第１の突起電極と電気的に接続された第１の配線層及び前記第２の突起電極と電気的に接続された第２の配線層と、
を備え、前記第１の突起電極と前記第２の突起電極の高さが均一であることを特徴とする半導体装置。

（付記２）前記回路基板に代えて、前記半導体素子と同種または異種の半導体素子を用いることを特徴とする付記１記載の半導体装置。
（付記３）前記絶縁層の材質がポリイミド系樹脂、エポキシ系樹脂、アクリル系樹脂、フェノール系樹脂の少なくとも一つを主成分とする樹脂であることを特徴とする付記１記載の半導体装置。

（付記４）前記第１の突起電極及び前記第２の突起電極の材質が金、銅、ニッケルの少なくとも一つを主成分とする金属であることを特徴とする付記１記載の半導体装置。
（付記５）スタッドバンプ法によって、回路基板上に配設された電極上に第１の突起電極を形成し、半導体素子の電極上に、前記第１の突起電極と同じ高さの第２の突起電極を形成する工程と、
前記回路基板及び前記半導体素子の上に、金属膜が被覆された絶縁層を前記絶縁層の側から熱圧着する工程と、
前記金属膜をパターニングし、前記第１の突起電極に電気的に接続された第１の配線層と、前記第２の突起電極に電気的に接続された第２の配線層とを前記絶縁層上に形成する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記６）前記スタッドバンプ法によって、前記回路基板上に配設された前記電極上に前記第１の突起電極を形成し、前記半導体素子の前記電極上に、前記第１の突起電極と同じ高さの前記第２の突起電極を形成する工程においては、前記スタッドバンプ法に用いるキャピラリ内部から放出する金属ワイヤの長さまたは前記キャピラリの先端に形成する金属バンプの体積を調整することにより、前記第１の突起電極及び前記第２の突起電極の高さを同じにすることを特徴とする付記５記載の半導体装置の製造方法。

（付記７）前記回路基板に代えて、前記半導体素子と同種または異種の半導体素子を用いることを特徴とする付記５または６記載の半導体装置の製造方法。
（付記８）前記絶縁層の材質がポリイミド系樹脂、エポキシ系樹脂、アクリル系樹脂、フェノール系樹脂の少なくとも一つを主成分とする樹脂であることを特徴とする付記５記載の半導体装置の製造方法。

（付記９）前記第１の突起電極及び前記第２の突起電極の材質が金、銅、ニッケルの少なくとも一つを主成分とする金属であることを特徴とする付記５または６記載の半導体装置の製造方法。

半導体装置の要部断面模式図である。半導体装置の製造方法の基本原理を説明するフロー図である。突起電極形成工程の要部断面模式図である。金属膜付絶縁層の熱圧着工程の要部断面模式図である。

符号の説明

１半導体装置
１０回路基板
１１，２２電極パッド
１２，２３突起電極
１２ａ，２３ａ突起部
２０接着層
２１半導体素子
３０絶縁層
３１，３２配線層
３３金属膜
３４金属膜付絶縁層
３５レジスト
４０キャピラリ
４１金属ワイヤ
４２金属バンプ

Claims

第１電極を備える基板上に、第２電極を備える半導体素子を配設する工程と、
前記第１電極上に前記基板の上方に突出する第１突起部を備えた単一の第１突起電極を配設する工程と、
前記第２電極上に、前記半導体素子の上方に突出する第２突起部を備え、上端の高さが前記第１突起電極の上端の高さと同じである単一の第２突起電極を配設する工程と、
前記基板及び前記半導体素子の上に、金属膜が一主面に配設された絶縁層を前記絶縁層の側から圧着し、前記第１突起部の上端及び前記第２突起部の上端を前記金属膜に当接させる工程と、
前記金属膜をパターニングし、前記第１突起部に接続された第１配線層と、前記第２突起部に接続された第２配線層とを形成する工程と
を含む
ことを特徴とする半導体装置の製造方法。
前記第１突起電極を形成する工程及び前記第２突起電極を形成する工程は、スタッドバンプ法によって前記第１突起電極及び前記第２突起電極を形成する工程を含み、
前記第１突起電極及び前記第２突起電極をそれぞれ、前記スタッドバンプ法に用いるキャピラリの内部から放出するワイヤの長さまたは前記キャピラリの先端に形成するバンプの体積を調整して形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。