JP5330877B2 - 光検出装置及び表示装置 - Google Patents

Description

本発明は、光検出装置及び表示装置に関する。

近年、基板上にＣＶＤ（Chemical Vapor Deposition）法などにより成膜した多結晶シリコンやアモルファスシリコンを用いた光検出素子（例えば、フォトダイオード）の開発が盛んに行われている。光検出素子を基板上にマトリクス状に配置することで、平面型の照度検出器が実現されている。また、液晶ディスプレイ（ＬＣＤ）などに用いられている薄膜トランジスタ（ＴＦＴ）アレイの技術を転用することで、これらの光検出素子をガラス基板などの上に形成することができる。

ＬＣＤなどのアクティブマトリクス型平面表示装置において、画像表示用のＴＦＴと共にフォトダイオードからなる光センサを各画素に配置することで、画像を表示する従来の機能に加え、画素に内蔵した光センサにより、光ペンからの直接光やバックライト光が表示面上の対象物で反射した光や指などが外光を遮断することで生じる影を検出することで、様々な用途の入力機能が実現可能な平面表示装置が提案されている。

特に、表示装置にｐｉｎ（p-intrinsic-n）構造のフォトダイオードからなる光センサを組み込んだデバイスにおいては、光センサのｐｉｎ構造に逆バイアスを印加することでｉ層領域に形成される空乏層に、バックライトなどからの迷光が入射しないよう、遮光膜を形成したフォトダイオードが提案されている（例えば、特許文献１参照）。

このようなフォトダイオードでは、検出したい光を照射した際に流れる電流を光電流、検出したい光を照射しない際に流れる電流を暗電流とした場合の、暗電流に対する光電流の大きさの明暗比が高く、さらに光電流が大きく、ばらつきが小さいことが要求されている。

特開２００６−３３２２８７号公報

本発明では、高い明暗比で、光電流が大きく、ばらつきが小さい光検出装置及びその光検出装置を備えた表示装置を提供することを目的とする。

本発明の一態様によれば、基板と、前記基板の主面上に併設された、第１導電型の第１の半導体領域と、第２導電型の第２の半導体領域と、前記第１の半導体領域と前記第２の半導体領域との間に設けられ前記第１の半導体領域及び前記第２の半導体領域よりも不純物濃度が低い第３の半導体領域と、を有するダイオードと、前記第１の半導体領域、前記第２の半導体領域及び前記第３の半導体領域を被覆する絶縁膜と、前記絶縁膜の上に設けられ、前記第１の半導体領域に電気的に接続された第１の遮光電極と、前記絶縁膜の上に設けられ、前記第２の半導体領域に電気的に接続された第２の遮光電極と、を備え、前記第１の遮光電極は、前記絶縁膜を介して前記第３の半導体領域と相対する第１の領域を有し、前記第２の遮光電極は、前記絶縁膜を介して前記第３の半導体領域と相対する第２の領域を有することを特徴とする光検出装置が提供される。

また、本発明の一態様によれば、マトリクス状に配置された複数の画素と、前記複数の画素の少なくともいずれかに付設された上記の光検出装置と、を備えたことを特徴とする表示装置が提供される。

本発明によれば、明暗比が高く、光電流が大きく、ばらつきが小さい光検出装置及びその光検出装置を搭載した表示装置が実現する。

光検出装置の要部模式図である（その１）。 光検出装置の作用を説明するための図である。 比較例の光検出装置の作用を説明するための図である。 別の比較例の光検出装置の作用を説明するための図である。 遮光電極の長さと間隙との比による明暗比の変化を説明するための図である。 光検出装置の明暗比と光電流を説明するための図である。 光検出装置のキャリアの再結合速度を説明するための図である。 光検出装置の要部模式図である（その２）。 表示装置の要部図である。 表示装置の要部断面模式図である（その１）。 表示装置の要部断面模式図である（その２）。

以下、図面を参照しつつ、本発明の実施の形態について説明する。

図１は、光検出装置の要部模式図である。ここで、図１（ａ）には、光検出装置１の要部断面が示され、図１（ｂ）には、光検出装置１の要部平面が示されている。なお、図１（ａ）には、図１（ｂ）のＸ−Ｙ断面が例示されている。

光検出装置１は、基板１０の上層に、ｐｉｎ型の薄膜ダイオード２０を形成している。この薄膜ダイオード２０に、逆バイアスを印加することにより、薄膜ダイオード２０が受光素子となって、光検出装置１が光を検出することができる。

薄膜ダイオード２０においては、ｐ型半導体層（ｐ^＋層）２０ｐと、ｎ型半導体層（ｎ^＋層）２０ｎと、半導体層（ｉ層またはｐ⁻層）２０ｉと、が基板１０の上に併設されている。半導体層２０ｉは、ｐ^＋層またはｎ^＋層よりも不純物濃度が低いか、あるいは、不純物を含まない構成をしている。なお、これらの半導体層は、半導体領域とも称される。

このような薄膜ダイオード２０は、透明な平面状の基板１０の上層に形成されている。また、薄膜ダイオード２０と基板１０の間には、バリア性を備えたアンダーコート層１１が介在している。このアンダーコート層１１の配置により、基板１０から薄膜ダイオード２０等への不純物拡散が抑制される。

また、薄膜ダイオード２０上には、絶縁膜３０が形成されている。そして、絶縁膜３０に形成したコンタクトホール４０ｐを介し、ｐ型半導体層２０ｐとアノード電極５０ｐが接続され、同様に、コンタクトホール４０ｎを介し、ｎ型半導体層２０ｎとカソード電極５０ｎが接続されている。また、アノード電極５０ｐおよびカソード電極５０ｎは、コンタクトホール４０ｐ、４０ｎの上部だけではなく、絶縁膜３０を介しｉ層（半導体層２０ｉ）と向かい合う位置にも、間隙ｓｐを隔てて配置されている。このとき、カソード電極５０ｎの一部で、ｉ層と向かい合う領域は、遮光電極５１ｎとして機能し、アノード電極５０ｐの一部で、ｉ層と向かい合う領域は、遮光電極５１ｐとして機能する。

すなわち、光検出装置１は、遮光電極５１ｐと遮光電極５１ｎとが互いに対向し合い、遮光電極５１ｐが半導体層２０ｉと絶縁膜３０を介して相対する領域（第１の領域）と、遮光電極５１ｎが半導体層２０ｉと絶縁膜３０を介して相対する領域（第２の領域）とを有している。

また、間隙ｓｐは、例えば、５μｍ以下に構成されている。また、間隙ｓｐ内に、絶縁層を配置してもよい。また、このような遮光電極５１ｐと遮光電極５１ｎとは、プレート状の電極であると同時に、光検出装置１の上方から光検出装置１内に進入するバックライトなどの迷光を遮断するための遮光膜としても機能する。また遮光電極５１ｐと遮光電極５１ｎは、基板１０側から入射した光で半導体層で吸収されなかった一部の光を反射し、再度半導体層へ入射させる反射層としての機能も持つ。そして、基板１０側から検出光（信号光）が入射すると、薄膜ダイオード２０が光電流等を発生させる。この電流を光検出装置１が検出するか否かによって、例えば、基板１０の下方に、ペン、指等の人体等があるか否かを判別することができる。

なお、薄膜ダイオード２０の材質は、例えば、多結晶半導体であるポリシリコンが適用される。ｐ型半導体層２０ｐ、ｎ型半導体層２０ｎ及び半導体層２０ｉは、同一層で形成される（後述）。
また、基板１０の材質は、例えば、ガラスが適用される。また、アンダーコート層１１の材質は、例えば、酸化シリコン（ＳｉＯ_２）、窒化シリコン（Ｓｉ_３Ｎ_４）が適用される。また、絶縁膜３０の材質は、例えば、酸化シリコン（ＳｉＯ_２）、窒化シリコン（Ｓｉ_３Ｎ_４）が適用される。

また、アノード電極５０ｐ及びカソード電極５０ｎの材質は、例えば、アルミニウム（Ａｌ）が適用される。また、これらの電極材には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、Ｍｏ−Ｗ合金、これらの合金を用いてもよい。また、アノード電極５０ｐ、カソード電極５０ｎ、遮光電極５１ｐ及び遮光電極５１ｎの膜厚は、４００ｎｍ〜６００ｎｍに形成されている。
なお、光検出装置１には、上述した絶縁膜３０内にゲート電極を配置してもよい。

このような光検出装置１の製造は、以下のように実施される。
例えば、基板１０上に設けられたアンダーコート層１１上に、ＰＥＣＶＤ法等でアモルファスシリコン層を、例えば５０ｎｍ程度形成する。次いで、このアモルファスシリコン層にエキシマレーザー等を照射することによって結晶化し、ポリシリコン層に変化させる。

次に、フォトリソグラフイ法により、ポリシリコン層のパターニングを行う。例えば、ポリシリコン層上にレジストパターンを形成し、このフォトレジストをマスクとして、ＲＩＥなどのエッチング加工により、ポリシリコン層を基板１０上に形成する。

次に、ＰＥＣＶＤ法等で、ポリシリコン層上に、絶縁膜を形成し、この絶縁膜を介して、ポリシリコン層の全面に、低濃度のボロン（Ｂ）を注入する。そして、パターニングされたフォトレジストをマスクとして、ポリシリコン層の一部に、高濃度のリン（Ｐ）を注入し、ｎ型半導体層２０ｎを形成する。

続いて、パターニングされたフォトレジストをマスクとして、高濃度のボロン（Ｂ）を注入し、ｐ型半導体層２０ｐを形成する。そして、不純物拡散を図るために、５００℃程度でアニールを行なった後、ポリシリコン層の欠陥低減のために水素プラズマ中に基板を晒し、ポリシリコン層の水素化を行う。

ここで、ポリシリコン層中で低濃度のボロン（Ｂ）がドーピングされている領域、すなわち、半導体層２０ｉは、その両側のＰ層、Ｎ層と比較して、不純物が低濃度であるために、ｉ層とみなせる。この時点で、図１に例示する薄膜ダイオード２０が形成されたことになる。

続いて、薄膜ダイオード２０上に、絶縁膜３０を形成し、フォトリソグラフィ法及びエッチング加工を行うことで、絶縁膜３０内に、コンタクトホール４０ｐ、及びコンタクトホール４０ｎを形成する。そして、図１に示すように、アノード電極５０ｐ及びカソード電極５０ｎを形成する。このような方法によって、光検出装置１が製造される。
さらに、光検出装置１には、薄膜ダイオード２０等を保護するために、光検出装置１の表面を覆う、パッシベーション膜を形成してもよい。

次に、光検出装置１の作用について説明する。
図２は、光検出装置の作用を説明するための図である。ここで、図２（ａ）には、光検出装置１の要部断面が示され、図２（ｂ）には、光検出装置１内の薄膜ダイオード２０のバンド構造が示されている。

例えば、光検出装置１のアノード電極５０ｐをＧＮＤ電位とし、カソード電極５０ｎに正電圧であるＶｎｐを印加して、薄膜ダイオード２０に逆バイアスを印加する。この際、カソード電極５０ｎには、遮光電極５１ｎが接続され、アノード電極５０ｐには、遮光電極５１ｐが接続されている。従って、遮光電極５１ｎは、ＧＮＤ電位となり、遮光電極５１ｐは、Ｖｎｐ電位となる。

そして、それぞれの遮光電極５１ｐと遮光電極５１ｎとが間隙ｓｐを隔てて、半導体層２０ｉの上層に配置されている。従って、遮光電極５１ｐ及び遮光電極５１ｎにより形成される電界が半導体層２０ｉにも影響を及す。すなわち、間隙ｓｐの直下の半導体層２０ｉの中央部分からｐ型半導体層２０ｐ側及びｎ型半導体層２０ｎ側の両側に空乏化領域ＤＬ１が拡がる（図２（ａ）参照）。この場合、薄膜ダイオード２０のエネルギーバンド構造は、伝導帯ＣＢと価電子帯ＶＢとの間にエネルギーギャップＥｇを形成しつつ、逆バイアスＶｎｐにより、バンドが曲がる。このとき、ＧＮＤ電位の遮光電極５１ｐとＶｎｐの電位の遮光電極５１ｎの影響で、遮光電極の隙間（間隙ｓｐ）の下を中心に空乏層が発生する（図２（ｂ）参照）。

そして、光検出装置１に検出光が照射されると、半導体全域での対生成によりフォトキャリア（電子、ホール）が発生する。ここで、図中には、ホールを丸印、電子を黒丸として模式的に表示している。
ここで、空乏化領域ＤＬ１内には集中した電界により、光生成した電子とホールは、引き離され、再結合せずにドリフト電流となって光電流に寄与する。

但し、空乏化領域ＤＬ１以外の半導体層２０ｉで発生した光キャリアの一部は、電子とホールの再結合により消滅してしまい、光電流として寄与しなくなる場合がある。例えば、ｐ型半導体層２０ｐ近傍の半導体層２０ｉ、またはｎ型半導体層２０ｎ近傍の半導体層２０ｉで発生した光キャリアは、電子とホールの再結合によって消滅してしまう。

しかしながら、空乏化領域ＤＬ１から光キャリアの拡散長（キャリア拡散長）Ｌ程度までの領域（拡散電流領域）において発生した光キャリアは再結合せず、拡散して空乏化領域ＤＬ１内に流れ込む。すなわち、この拡散長Ｌ程度の範囲の領域（拡散電流領域）で発生した光キャリアについては、その拡散電流が光電流に寄与する。

本実施の形態の光検出装置１では、光電流に寄与する拡散電流をｐ型半導体層２０ｐ側、及びｎ型半導体層２０ｎ側の両側から取り込む構造を有している。
すなわち、光検出装置１では、空乏化領域ＤＬ１のｎ型半導体層２０ｎ側における、拡散長Ｌ程度までの領域（拡散電流領域）において発生したホールが空乏化領域ＤＬ１に流れ込み、拡散電流として光電流に寄与する。また、これと共に、空乏化領域ＤＬ１のｐ型半導体層２０ｐ側における、拡散長Ｌ程度までの領域（拡散電流領域）において発生した電子が空乏化領域ＤＬ１に流れ込み、拡散電流として光電流に寄与する。
このような構成であれば、上述した明暗比が向上し、光電流がより増加する。

比較例として、上述した間隙ｓｐをｐ型半導体層２０ｐの上方に配置した例について説明する。
図３は、比較例の光検出装置の作用を説明するための図である。ここで、図３（ａ）には、光検出装置１００の要部断面が示され、図３（ｂ）には、光検出装置１００内の薄膜ダイオード２０のバンド構造が示されている。

光検出装置１００では、遮光電極５１ｎをｐ型半導体層２０ｐの上方にまで延出し、遮光電極５１ｎとアノード電極５０ｐの間隙ｓｐをｐ型半導体層２０ｐの上方に配置している。ｉ層上部を電位Ｖｎｐの遮光電極５１ｎが覆っているため、空乏化領域ＤＬ２は、例えば、ｐ型半導体層２０ｐと半導体層２０ｉとの界面から、ｎ型半導体層２０ｎ側に主に発生する（図３（ａ）参照）。このとき、電界は空乏層に集中するため、図３（ｂ）のようなバンド構造になる。

このような光検出装置１００に検出光が照射されると、半導体全域での対生成によりフォトキャリア（電子、ホール）が発生する。
ここで、空乏化領域ＤＬ２内には電界が集中しており、空乏化領域ＤＬ２内で発生したフォトキャリアはドリフト電流となって光電流に寄与する。しかし、光検出装置１００では、空乏化領域ＤＬ２をｐ型半導体層２０ｐ側に形成したために、光電流に寄与する拡散電流をｎ型半導体層２０ｎ側の半導体層２０ｉからしか取り込めない。

すなわち、光検出装置１００では、空乏化領域ＤＬ２のｎ型半導体層２０ｎ側における、拡散長Ｌ程度までに発生したホールのみが空乏化領域ＤＬ２に流れ込むに過ぎず、光電流に寄与する拡散電流が光検出装置１に比べて減少してしまう。

図４は、別の比較例の光検出装置の作用を説明するための図である。ここで、図４（ａ）には、光検出装置１０１の要部断面が示され、図４（ｂ）には、光検出装置１０１内の薄膜ダイオード２０のバンド構造が示されている。

光検出装置１０１では、遮光電極５１ｐをｎ型半導体層２０ｎの上方にまで延出し、遮光電極５１ｐとカソード電極５０ｎの間隙ｓｐをｎ型半導体層２０ｎの上方に配置している。ＧＮＤ電位の遮光電極５１ｐがｉ層を覆っているため、空乏化領域ＤＬ３は、例えば、ｎ型半導体層２０ｎと半導体層２０ｉとの界面から、主にｐ型半導体層２０ｐ側に発生する（図４（ａ）参照）。このとき、電界は空乏層に集中するため、図４（ｂ）のようなバンド構造になる。

このような光検出装置１０１に検出光が照射されると、半導体全域での対生成によりフォトキャリア（電子、ホール）が発生する。
ここで、空乏化領域ＤＬ３内には電界が集中しており、空乏化領域ＤＬ３内で発生したフォトキャリアはドリフト電流となって光電流に寄与する。しかし、光検出装置１０１では、空乏化領域ＤＬ３をｎ型半導体層２０ｎ側に形成したために、光電流に寄与する拡散電流をｐ型半導体層２０ｐ側の半導体層２０ｉから取り込むことしかできない。

すなわち、光検出装置１０１では、空乏化領域ＤＬ３のｐ型半導体層２０ｐ側における、拡散長Ｌ程度までに発生した電子のみが空乏化領域ＤＬ３に流れ込むに過ぎず、光電流に寄与する拡散電流が光検出装置１に比べて減少してしまう。
このように、比較例では、いずれか一方の側の拡散長Ｌ程度内で発生した、キャリアが拡散電流となって光電流に寄与するに過ぎない。

これに対し、光検出装置１では、空乏化領域ＤＬ１のｎ型半導体層２０ｎ側における、拡散長Ｌ程度の領域で発生したホールが空乏化領域ＤＬ１に流れ込み、拡散長Ｌ程度における拡散電流が光電流に寄与している。また、これと同時に、空乏化領域ＤＬ１のｐ型半導体層２０ｐ側における、拡散長Ｌ程度の領域で発生した電子が空乏化領域ＤＬ１に流れ込み、拡散長Ｌ程度における拡散電流が光電流に寄与している。すなわち、光検出装置１では、光検出装置１００，１０１よりも明暗比が向上し、光電流がより増加する。

なお、半導体層２０ｉ内に形成する空乏化領域ＤＬ１の幅は、遮光電極５１ｐと遮光電極５１ｎとの間隙ｓｐの幅（ｐ型半導体層２０ｐからｎ型半導体層２０ｎに向かう方向の幅）に依存する。従って、その幅を５μｍ以下とすることが望ましい。
暗電流は、ほぼ空乏層幅に比例するため、明暗比は空乏層幅に対する拡散長の大きさが重要になる。つまり明暗比の向上には空乏層幅が小さいほうが望ましい。例えば、間隙ｓｐが５μｍより大きくなると、これに付随して、空乏化領域ＤＬ１も５μｍより大きくなってしまい、拡散長の典型値である１μｍ〜５μｍより大きくなり、拡散電流の寄与が相対的に小さくなり、明暗比が減少する。

明暗比の変化を遮光電極５１ｐ，５１ｎの長さと間隙ｓｐとの比で説明すると以下のようになる。
図５は、遮光電極の長さと間隙との比による明暗比の変化を説明するための図である。

まず、図５（ａ）に示すように、半導体層２０ｉの上方に延出した遮光電極５１ｐの長さを“ｄ１”、半導体層２０ｉの上方に延出した遮光電極５１ｎの長さを“ｄ２”、間隙ｓｐを“ｄ３”とする。ここで、ｄ１は、ｐ型半導体層２０ｐからｎ型半導体層２０ｎに向かう方向の第１の領域の長さに対応し、ｄ２は、ｐ型半導体層２０ｐからｎ型半導体層２０ｎに向かう方向の第２の領域の長さに対応している。

図５（ｂ）は、ｄ１＝ｄ２とした場合の明暗比のシミュレーション結果である。ここで、ｄ１＝ｄ２としているので、図５（ｂ）の横軸には、ｄ２／ｄ３については表示せず、ｄ１／ｄ３が示されている。また、縦軸には明暗比が示されている。
図示するように、ｄ１／ｄ３が１以下になると、明暗比が急激に減少してしまう。一方、ｄ１／ｄ３が１より大きくなると、明暗比は増加し、飽和する傾向にある。従って、ｄ１、ｄ２、ｄ３においては、ｄ１＞ｄ３且つｄ２＞ｄ３であることが望ましい。
また、間隙ｓｐが５μｍより大きくなると、迷光が間隙ｓｐから入り易くなり、明暗比を低減させてしまうこともある。従って、間隙ｓｐは、５μｍ以下とすることが望ましい。

このように、明暗比を向上させ、光電流を増加させるには、間隙ｓｐが５μｍ以下でより狭く、空乏化領域ＤＬ１の両側に拡散長Ｌ分の半導体層２０ｉが確保されていることが望ましい。このためには、上述したｄ１、ｄ２を少なくとも拡散長Ｌより長くさせることが望ましい。

次に、光検出装置１の効果（シミュレーション結果）について説明する。以下のシミュレーションでは、本実施の形態の光検出装置１と、上述した比較例の光検出装置１００，１０１について行っている。
図６は、光検出装置の明暗比と光電流を説明するための図である。ここで、図６（ａ）には、光検出装置の明暗比の逆バイアス電圧（Ｖｎｐ）依存が示され、図６（ｂ）には、光検出装置の光電流値の逆バイアス電圧（Ｖｎｐ）依存が示されている。なお、図６では、間隙ｓｐを２μｍとしている。

図６（ａ）に示すように、０〜５（Ｖｎｐ）の範囲では、光検出装置１は、光検出装置１００よりも、高い明暗比を得ている。また、逆バイアス電圧（Ｖｎｐ）が大きくなるほど、光検出装置１の明暗比は、比較例の光検出装置１０１の明暗比に近似することが確認されている。すなわち、光検出装置１の明暗比は、光検出装置１００よりも高くなり、逆バイアス電圧が大きくなるほど、光検出装置１０１と同等となることが分かった。

また、図６（ｂ）に示すように、０〜５（Ｖｎｐ）の範囲では、光検出装置１の光電流が光検出装置１００及び光検出装置１０１の光電流よりも、２倍〜３倍高い傾向にあることが確認されている。
光電流は、例えば、ｉ層の不純物濃度で大きく変わる場合があるが、この傾向は、ｉ層の不純物濃度等を、１０^１３／ｃｍ^３、１０^１５／ｃｍ^３と変化させた場合においても同様であった。

センサとしてのＳ／Ｎ比向上のためには明暗比向上とともに、信号のばらつき抑制が必要となる。光電流のばらつきを抑制する必要があるが、ｉ層の不純物濃度等による半導体中の電荷のばらつきがプロセスによる光電流のばらつきの主要因の一つと考えられる。

例えば、光電流は、主に空乏化領域で発生することが知られている。そして、空乏化領域の幅は、ポリシリコン層の内部の電荷量により決まり、例えば、遮光電極等を無視した一次元系で考え、ｐｎ接合を階段接合と仮定すると、空乏化領域の幅Ｗｄは、

Ｗｄ＝√（２・ε_ｓ・Ｖnp／ｑ・Ｎｔｏｔａｌ）

と表せる。ここで、ε_ｓ：シリコンの誘電率、Ｖnp：逆バイアス、Ｎｔｏｔａｌ：ポリシリコン中の総電荷である。
Ｎｔｏｔａｌは、Ｎｔｏｔａｌ＝（ＮＡ−）＋（ＧＡ−）−（ＧＤ＋）−（ＮＦｉｘ）−（ＮＳｈ）とあらわされる。
また、ＮＡ−は、ドーピングによる電荷（ｐ−濃度）であり、ＧＡ−は、“acceptor like”の“deep level”による固定電荷であり、ＧＤ＋は、“donor like”の“deep level”による固定電荷であり、ＮＦｉｘは、界面や絶縁膜中の固定電荷により誘起される電荷である。また、ＮＳｈは、遮光電極の電位により誘起される電荷であり、ＮＳｈは、遮光電極の電位と、ポリシリコン層との電位差で発生し、光検出装置１００（ｎ＋層遮光構造）ではＮＳｈ＞０、光検出装置１０１（ｐ＋層遮光構造）では、ＮＳｈ＜０となる。
このように、空乏化領域の幅が電荷量により変化するので、光電流にばらつきが発生する。
本実施例記載の光検出装置１は、図６（ｂ）に示す通り、ｉ層の不純物濃度変化に対する特性ばらつきが小さくなっている。
この説明をシミュレーションから得られたキャリアの再結合速度から説明を行う。

図７は、光検出装置のキャリアの再結合速度を説明するための図である。ここで、図７（ａ）には、光検出装置１０１の再結合速度の位置依存が示され、図７（ｂ）には、光検出装置１００の再結合速度の位置依存が示されている。また、図７（ｃ）には、光検出装置１の再結合速度の位置依存が示されている。また、図７の横軸には、薄膜ダイオード２０のｐ型半導体層２０ｐからｎ型半導体層２０ｎに向かう方向の位置が示され、縦軸には、キャリアの再結合速度が示されている。

この図７では、ホールと電子の再結合速度が示されている。従って、図７では、縦軸の値が低くなるほど、ホールと電子の再結合が抑制され、光電流の寄与が大きくなることを表している。なお、図７では、間隙ｓｐを２μｍとしている。

まず、図７（ａ）に示す光検出装置１０１では、上述したように、ｎ型半導体層２０ｎの上方にまで、遮光電極５１ｐを延出している。この場合、空乏化領域ＤＬ３は、ｎ型半導体層２０ｎと半導体層２０ｉの界面からｐ型半導体層２０ｐ側に向けて拡がる。
すなわち、その界面から左側では、空乏化領域が拡がって、再結合速度がほぼ０（ｓ^−１・ｃｍ^−３）となる領域（図中のｃ領域）があることが確認された。すなわち、この領域では、光キャリアは、光電流に寄与することが分かった。

しかし、ｃ領域から、ｐ型半導体層２０ｐ側のｂ領域になると、再結合速度が上昇し、光電流への寄与が徐々に低くなることが分かった。そして、半導体層２０ｉの中央付近（約２５μｍ）で再結合速度が飽和し、そこから左側のａ領域においては、半導体層２０ｉとｐ型半導体層２０ｐの界面近傍で、さらに再結合速度が上昇することが分かった。すなわち、Ａ領域では、発生した光キャリアの殆どが再結合して消滅し、光電流に寄与しないことが分かった。

また、シミュレーション結果から、ｉ層の不純物濃度ＮＡ−を、１０^１３／ｃｍ^３、１０^１５／ｃｍ^３と変化させると、ｂ領域では再結合速度が変わり、光電流がばらつくことが分かった。
例えば、ｂ領域では、ｉ層の不純物濃度ＮＡ−が１０^１５／ｃｍ^３の場合の再結合速度は、ｉ層の不純物濃度ＮＡ−が１０^１３／ｃｍ^３の場合の再結合速度に比べ、右側にシフトしている。このように、光検出装置１０１では、ｉ層の不純物濃度ＮＡ−によって、光電流がばらつくことが分かった。

また、図７（ｂ）に示す光検出装置１００では、上述したように、ｐ型半導体層２０ｐの上方にまで、遮光電極５１ｎを延出している。この場合、空乏化領域ＤＬ２は、ｐ型半導体層２０ｐと半導体層２０ｉの界面からｎ型半導体層２０ｎ側に向けて拡がる。
すなわち、その界面から右側では、空乏化領域が拡がって、再結合速度がほぼ０（ｓ^−１・ｃｍ^−３）となる領域（図中のａ’領域）があることが確認された。すなわち、この領域において、光キャリアは、光電流に寄与することが分かった。

しかし、ａ’領域から、ｎ型半導体層２０ｎ側のｂ’領域になると、再結合速度が上昇し、光電流への寄与が徐々に低くなることが分かった。そして、半導体層２０ｉの中央付近（約２５μｍ）で再結合速度が飽和し、そこから右側のｃ’領域においては、半導体層２０ｉとｎ型半導体層２０ｎの界面近傍で、さらに再結合速度が上昇することが分かった。すなわち、ｃ’領域では、発生した光キャリアの殆どが再結合して消滅し、光電流に寄与しないことが分かった。

また、シミュレーション結果から、ｉ層の不純物濃度ＮＡ−を、１０^１３／ｃｍ^３、１０^１５／ｃｍ^３と変化させると、上述したように、ｂ’領域では、光電流がばらつくことが分かった。
例えば、ｂ’領域では、ｉ層の不純物濃度ＮＡ−が１０^１５／ｃｍ^３の場合の再結合速度は、ｉ層の不純物濃度ＮＡ−が１０^１３／ｃｍ^３の場合の再結合速度に比べ、右側にシフトしている。このように、光検出装置１００では、ｉ層の不純物濃度ＮＡ−によって、光電流がばらつくことが分かった。

そして、図７（ｃ）に示す、本実施の形態の光検出装置１では、上述したように、半導体層２０ｉの中央部分の上方にまで、遮光電極５１ｐ及び遮光電極５１ｎを延出している。この場合、空乏化領域ＤＬ１は、半導体層２０ｉの中央部分から、ｐ型半導体層２０ｐ側及びｎ型半導体層２０ｎ側の両側に向けて拡がる。

すなわち、半導体層２０ｉの中央部分で、ｐ型半導体層２０ｐ側及びｎ型半導体層２０ｎ側の両側に空乏化領域が拡がって、再結合速度がほぼ０（ｓ^−１・ｃｍ^−３）となる領域（図中のＡ領域）があることが確認された。すなわち、この領域において、光キャリアが光電流に寄与することが確認された。

そして、Ａ領域から、ｐ型半導体層２０ｐ側のＢ領域になると、再結合速度が上昇し、光電流への寄与が徐々に低くなることが確認された。また、Ａ領域から、ｎ型半導体層２０ｎ側のＢ’領域になると、再結合速度が上昇し、光電流への寄与が徐々に低くなることが確認された。そして、Ｂ領域から左側のＣ領域においては、半導体層２０ｉとｐ型半導体層２０ｐの界面近傍で、さらに再結合速度が上昇することが確認された。また、Ｂ’領域から右側のＣ’領域においては、半導体層２０ｉとｎ型半導体層２０ｎの界面近傍で、さらに再結合速度が上昇することが確認された。

但し、光検出装置１では、ｉ層の不純物濃度ＮＡ−を、１０^１３／ｃｍ^３、１０^１５／ｃｍ^３と変化させても、光電流がばらつき難いことを確認した。
例えば、Ｂ領域では、ｉ層の不純物濃度ＮＡ−が１０^１５／ｃｍ^３の場合の再結合速度は、ｉ層の不純物濃度ＮＡ−が１０^１３／ｃｍ^３の場合の再結合速度に比べ、図の右側にシフトしている。これと同様に、Ｂ’領域でも、ｉ層の不純物濃度ＮＡ−が１０^１５／ｃｍ^３の場合の再結合速度は、ｉ層の不純物濃度ＮＡ−が１０^１３／ｃｍ^３の場合の再結合速度に比べ、図の右側にシフトしている。

すなわち、Ｂ領域及びＢ’領域においては、ｉ層の不純物濃度ＮＡ−が１０^１５／ｃｍ^３の場合の再結合速度が、ｉ層の不純物濃度ＮＡ−が１０^１３／ｃｍ^３の場合の再結合速度から、共に同じ方向にシフトしている。このため、半導体層２０ｉ内での再結合速度の総計は、ｉ層の不純物濃度ＮＡ−を変化させても変わり難くなる。
このように、光検出装置１の光電流は、光検出装置１００及び光検出装置１０１よりも、ｉ層の不純物濃度ＮＡ−の差によってばらつき難くなることが確認された。

次に、光検出装置１の変形例について説明する。この変形例を説明する図では、光検出装置１と同一の部材には、同一の符号を付し、その説明の詳細を省略する。
図８は、光検出装置の要部模式図である。ここで、図８（ａ）には、光検出装置２の要部断面が示され、図８（ｂ）には、光検出装置２の要部平面が示されている。なお、図８（ａ）には、図８（ｂ）のＸ−Ｙ断面が例示されている。

光検出装置２では、光検出装置１を基本構造とし、さらに、アノード電極５０ｐ、カソード電極５０ｎ、遮光電極５１ｐ、遮光電極５１ｎ及び間隙ｓｐ上に、層間絶縁膜６０を配置している。層間絶縁膜６０は、例えば、ＰＥＣＶＤ法によって形成され、酸化シリコン（ＳｉＯ_２）、窒化シリコン（Ｓｉ_３Ｎ_４）が適用される。層間絶縁膜６０には、塗布形成した有機樹脂を用いることもできる。

そして、光検出装置２では、間隙ｓｐを覆うように、金属膜７０を間隙ｓｐの上方の層間絶縁膜６０上に配置している。金属膜７０は、スパッタ法またはＰＥＣＶＤ法によって形成された平面状の金属膜を、フォトリソグラフィ及びエッチングにより加工して形成する。また、金属膜７０の材質は、例えば、アルミニウム（Ａｌ）が適用される。
このような光検出装置２であれば、金属膜７０の遮光効果により、光検出装置２内に迷光が入り難くなり、光検出装置１よりも、明暗比をさらに向上させることができる。

次に、光検出装置１（または、光検出装置２）を搭載した表示装置３について説明する。

図９は、表示装置の要部図であり、図９（ａ）には、表示装置の要部平面図が示され、図９（ｂ）には、画素アレイの１画素分の要部ブロック構成図が示されている。ここで、表示装置３は、一例として、液晶表示装置が示されている。

図９（ａ）に示す表示装置３は、アレイ状の表示領域３ａを備え、この表示領域３ａに信号線及び走査線等が列設されている。また、これらの信号線及び走査線等は、表示領域３ａ外に配置された接続パッド領域３ｂにまで延出されている。そして、表示装置３内には、信号線を駆動する信号線駆動手段と、走査線を駆動する走査線駆動手段と、画像を取り込んで出力する検出回路＆出力手段と、画像取込み用のセンサを制御するセンサ制御手段等を備えている。

また、図９（ｂ）に示す１画素３ａａのブロック構成では、縦横に列設される信号線３ａｂ及び走査線３ａｃの各交点付近に形成される薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴの一端に接続された液晶容量Ｃ１及び保持容量Ｃ２と、が配置されている。この薄膜トランジスタＴＦＴのスイッチング素子としての機能により、電極間に配置させた液晶に電圧を印加することができる。また、１画素３ａａ内には、センサ回路３ａｄ（例えば、光検出装置１）が配置されている。センサ回路３ａｄは、１画素３ａａ分ごとに設けられる。そして、センサ回路３ａｄの一端には、センサ出力線３ａｅが接続されている。なお、センサ回路３ａｄにおいては、１個とは限らず、２個以上のセンサ回路３ａｄを１画素３ａａ内に備えてもよいし、逆に複数の画素に対し１個のセンサ回路を配置してもよい。

図１０は、表示装置の要部断面模式図である。図１０では、表示装置の１画素の要部断面が模式的に示されている。
表示装置３では、基板（アレイ基板）１０上に、アンダーコート層１１を配置し、アンダーコート層１１上に、上述した光検出装置１（または、光検出装置２）が配置されている。また、アンダーコート層１１上に、ｐ＋層、ｉ層、ｐ＋層で構成される薄膜トランジスタＴＦＴが配置されている。そして、光検出装置１及び薄膜トランジスタＴＦＴ上を被覆する、ＳｉＯ_２等によるゲート絶縁膜８０が基板１０上に配置され、ＴＦＴのｉ層上部にＭｏやＡｌやこれらの合金によるゲート電極Ｇを配置している。

また、表示装置３では、ゲート絶縁膜８０上に、層間絶縁膜８１が配置されている。このゲート絶縁膜８０と層間絶縁膜８１が光検出装置１の絶縁膜３０に相当する。そして、薄膜トランジスタＴＦＴのソース領域にコンタクトホール８２ｓ、並びにドレイン領域にコンタクトホール８２ｄがゲート絶縁膜８０及び層間絶縁膜８１内に配置されている。

また、光検出装置１は、基板１０の上に薄膜トランジスタＴＦＴと同層に形成された薄膜ダイオード２０を有する。これら薄膜トランジスタＴＦＴと薄膜ダイオードは、例えば、多結晶シリコンのような同質の半導体により形成することができる。そして、ゲート絶縁膜８０及び層間絶縁膜８１（図１の絶縁膜３０に相当）内にコンタクトホール４０ｐ、コンタクトホール４０ｎを配置している。また、コンタクトホール４０ｐを介し、アノード電極５０ｐを薄膜ダイオード２０のｐ型半導体層２０ｐに接続させ、コンタクトホール４０ｎを介してカソード電極５０ｎをｎ型半導体層２０ｎに接続させている。

また、表示装置３では、層間絶縁膜８１上に、さらに別の層間絶縁膜８４が配置されている。そして、層間絶縁膜８４内に形成したコンタクトホール９２を介して、ドレイン電極８５ｄと導通する画素電極９１を、ＩＴＯ等の透明電極で形成している。また、電極８５ｓは、ソース電極で信号線と導通している。そして、基板１０と対向基板９６とを図示しないシール材料で周辺を張り合せ、図示しないスペーサで保たれたギャップ内に液晶層ＬＣが配置されている。

また、対向基板９６には、ＩＴＯなどの透明導電膜からなる対向電極９５を形成している。そして、対向基板９６上に、図示しない偏光板と導光板９７を配置し、導光板９７に、バックライト光源９８からの光を導光させている。

このような表示装置３によれば、基板１０の下方に、検出対象物（例えば、ペン、指等）が配置されると、導光板９７からのバックライト光が検出対象物に照射する。また、外部が明るい場合は外光による影が発生する。そして、検出対象物で反射されたバックライト光や外光の影を基板１０を介して薄膜ダイオード２０（光検出装置１）で検出することにより、検出対象物の画像の取り込みが行われる。

光検出装置１（または、光検出装置２）を搭載した表示装置については、上述した液晶層を備えた表示装置３のほか、有機ＥＬ素子を備えた表示装置４であってもよい。

図１１は、表示装置の要部断面模式図である。図１１では、表示装置の１画素の要部断面が模式的に示されている。
例えば、表示装置４では、薄膜トランジスタＴＦＴのドレイン領域に導通するコンタクトホール８６ｄが層間絶縁膜８３内に配置されている。また、層間絶縁膜８３上に配置した層間絶縁膜８７には、選択的に有機ＥＬ素子ｅｌを配置している。有機ＥＬ素子ｅｌは、有機物を主成分とする発光層９９ａと、これを挟む電極９９ｂと透光性の電極９９ｃを含む構成をしている。なお、層間絶縁膜８７及び有機ＥＬ素子ｅｌ上には、封止層８８が形成されている。

このような表示装置４によれば、下方に、検出対象物（例えば、ペン、指等）が配置されると、有機ＥＬ素子ｅｌから発せられた光が検出対象物に照射する。そして、検出対象物で反射されたバックライト光が基板１０を介して薄膜ダイオード２０（光検出装置１）で受光されることにより、検出対象物の画像の取り込みが行われる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本実施の形態はこれらの具体例に限定されるものではない。すなわち、以上の具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、光検出装置１（または、光検出装置２）は、上述したディスプレイ以外にも、ラインセンサ、２次元センサを備えた装置にも組み込むことができる。

また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものも含まれる。

１、２ 光検出装置
３、４ 表示装置
３ａ 表示領域
３ａａ 画素
３ａｂ 信号線
３ａｃ 走査線
３ａｄ センサ回路
３ａｅ センサ出力線
３ｂ 接続パッド領域
１０ 基板
１１ アンダーコート層
２０ 薄膜ダイオード
２０ｉ 半導体層
２０ｎ ｎ型半導体層
２０ｐ ｐ型半導体層
３０ 絶縁膜
４０ｎ、４０ｐ コンタクトホール
５０ｎ カソード電極
５０ｐ アノード電極
５１ｎ、５１ｐ 遮光電極
６０ 層間絶縁膜
７０ 金属膜
８０ ゲート絶縁膜
８１、８４、８７ 層間絶縁膜
８２ｄ、８２ｓ、８６ｄ コンタクトホール
８５ｄ ドレイン電極
８５ｓ ソース電極
８８ 封止層
９１ 画素電極
９２ コンタクトホール
９５ 対向電極
９６ 対向基板
９７ 導光板
９８ バックライト光源
９９ａ 発光層
９９ｂ 電極
９９ｃ 電極
１００、１０１ 光検出装置
Ｃ１ 液晶容量
Ｃ２ 保持容量
ＤＬ１、ＤＬ２、ＤＬ３ 空乏化領域
Ｇ ゲート電極
Ｌ 拡散長
ＬＣ 液晶層
ＴＦＴ 薄膜トランジスタ
ｓｐ 間隙
ｅｌ 有機ＥＬ素子

Claims (6)

1. 基板と、
   前記基板の主面上に併設された、第１導電型の第１の半導体領域と、第２導電型の第２の半導体領域と、前記第１の半導体領域と前記第２の半導体領域との間に設けられ前記第１の半導体領域及び前記第２の半導体領域よりも不純物濃度が低い第３の半導体領域と、を有するダイオードと、
   前記第１の半導体領域、前記第２の半導体領域及び前記第３の半導体領域を被覆する絶縁膜と、
   前記絶縁膜の上に設けられ、前記第１の半導体領域に電気的に接続された第１の遮光電極と、
   前記絶縁膜の上に設けられ、前記第２の半導体領域に電気的に接続された第２の遮光電極と、
   を備え、
   前記第１の遮光電極は、前記絶縁膜を介して前記第３の半導体領域と相対する第１の領域を有し、
   前記第２の遮光電極は、前記絶縁膜を介して前記第３の半導体領域と相対する第２の領域を有することを特徴とする光検出装置。
2. 前記第１の領域は、前記第１の遮光電極と前記第２の遮光電極との間隔よりも広く、
   前記第２の領域は、前記間隔よりも広いことを特徴とする請求項１記載の光検出装置。
3. 前記第１の遮光電極と前記第２の遮光電極との間隔は、５μｍ以下であることを特徴とする請求項２記載の光検出装置。
4. 前記第１の遮光電極及び前記第２の遮光電極の上に設けられた保護膜と、
   前記保護膜の上に設けられた遮光層と、
   をさらに備え、
   前記遮光層は、前記第１の遮光電極と前記第２の遮光電極との間隙を覆うことを特徴とする請求項１〜３のいずれか１つに記載の光検出装置。
5. マトリクス状に配置された複数の画素と、
   前記複数の画素の少なくともいずれかに付設された請求項１〜４のいずれか１つに記載の光検出装置と、
   を備えたことを特徴とする表示装置。
6. 前記複数の画素のそれぞれの表示制御を行うスイッチング素子をさらに備え、
   前記スイッチング素子が有する半導体層と前記ダイオードとは、前記基板の上に同層として形成されたことを特徴とする請求項５記載の表示装置。

Images