[go: up one dir, main page]

JP5328931B2 - 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス - Google Patents

低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス Download PDF

Info

Publication number
JP5328931B2
JP5328931B2 JP2011539910A JP2011539910A JP5328931B2 JP 5328931 B2 JP5328931 B2 JP 5328931B2 JP 2011539910 A JP2011539910 A JP 2011539910A JP 2011539910 A JP2011539910 A JP 2011539910A JP 5328931 B2 JP5328931 B2 JP 5328931B2
Authority
JP
Japan
Prior art keywords
gan
growth
pillar
support
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011539910A
Other languages
English (en)
Other versions
JP2012511489A (ja
Inventor
ベルナール・ボーモン
ジャン−ピエール・フォリ
Original Assignee
サン−ゴバン クリストー エ デテクトゥール
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サン−ゴバン クリストー エ デテクトゥール filed Critical サン−ゴバン クリストー エ デテクトゥール
Publication of JP2012511489A publication Critical patent/JP2012511489A/ja
Application granted granted Critical
Publication of JP5328931B2 publication Critical patent/JP5328931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、後続する高効率のデバイス構造の成長に適した高品質の自立窒化ガリウムウエハー、およびその製造方法に関する。
より具体的には、本発明は、基板上での低転位密度ＧａＮの成長のためのプロセス、材料の沿面成長および垂直成長速度が成長条件によって制御されるエピタキシャル成長のためのプロセス、出発基板からの分離プロセスに関する。
本発明は同様に、このような方法によって形成されたＧａＮ結晶を有する窒化物半導体ウエハー、およびそれから生産された窒化物半導体デバイスにも関する。
窒化ガリウム（ＧａＮ）、三元合金、窒化インジウムガリウム（ＩｎＧａＮ）および窒化ガリウムアルミニウム（ＧａＡｌＮ）さらには四元合金（ＡｌＧａＩｎＮ）などのＧａＮ系化合物半導体は、直接バンドギャップ半導体である。そのギャップは、可視光から紫外線まで広がる波長を網羅する。したがって窒化物合金半導体は、短波長発光の潜在的可能性が高いものとして認められている。ＧａＮは、発光ダイオード（ＬＥＤ）、青紫色レーザーダイオード（ＬＤ）およびＵＶ検出器の製造において使用される。次世代の高密度ディスクシステム（ブルーレイＤＶＤおよびＨＤ−ＤＶＤ）では、ＧａＮ青紫色ＬＤが必要になる。光電子工学に加えて、その固有特性（広いギャップ、高い熱および化学安定性、高い電子飽和速度）に起因して、ＧａＮは高温電子工学デバイスの製造においても使用される。
残念なことに、窒化物材料の開発は、このような材料の加工技術における問題によって妨げられてきた。ＩＩＩ−Ｎデバイスの開発における最も重大な問題の１つは、許容できる使用可能面積をもつ窒化ガリウムバルク基板または低欠陥密度のＩＩＩ−Ｎ層の成長向けの格子整合基板が欠如しているということにある。ＧａＮは、通常の圧力でその理論上の溶融温度がその解離温度を上回るため、ケイ素、ガリウム砒素またはサファイアなどのように溶融させてブールから引上げることが不可能である。
デバイス製造向けに適した基板を提供しうる任意の第ＩＩＩ族−窒化物の大面積結晶を得ようとする場合に、実質的な問題点が示されてきた。ＧａＮバルク結晶は、液体Ｇａ中の高圧高温溶融成長によって成長させることができる。この技術は、ＵＮＩＰＲＥＳＳ（ポーランド）で開発されてきたが、基板のサイズ（約１ｃｍ２）および大量生産量の可能性は、工業的ニーズにはるかに及ばない。それでも、この方法を用いて、約１０２〜１０５ｃｍ−２という低い欠陥密度が達成されている（Ｉ．Ｇｒｚｅｇｏｒｙ ａｎｄ Ｓ．Ｐｏｒｏｗｓｋｉ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，３６７，２８１（２０００））。
比較的高品質のＧａＮおよび関連する層の製造のために現在使用されている技術には、適切ではあるが理想的ではない基板上へのＧａＮデバイス層のヘテロエピタキシャル被着が関与している。現在、このような基板には、サファイア、ケイ素または炭化ケイ素が含まれる（ただしこれらに限定されない）。全てのヘテロエピタキシャル基板は、格子および熱不整合の形でＧａＮの高品質被着に対する課題を提示している。格子不整合は、異種結晶中の原子の原子間間隔の差異によってひき起こされる。熱不整合は、異種材料間の熱膨張係数の差異によってひき起こされる。
サファイア基板の格子定数はＧａＮのものと異なっているため、連続的ＧａＮ単結晶膜をサファイア基板上に直接成長させることはできない。したがって、低温でサファイア基板上に成長させたＡｌＮまたはＧａＮの緩衝層内で格子の歪を或る程度緩和させ、その後ＧａＮをその上に成長させるプロセスが提供されてきており、現在日常的に達成されている。緩衝層として低温で成長させた窒化物層を使用することによって、ＧａＮの単結晶エピタキシャル成長が可能となった。しかしながら、この方法でさえ、基板と結晶間の格子不整合を補償できず、ＧａＮ膜はなおも数多くの欠陥を有する。
サファイアとＳｉＣは、有意な格子不整合にも関わらず、ＩＩＩ−Ｎ成長のための標準的基板となった。このような大きな不整合は、非常に高密度の貫通転位（約１０９ｃｍ−２）そして最終的には亀裂の形成を導く。熱不整合も同様に考慮すべきである。典型的には、ＧａＮは例えば１０００〜１１００℃の温度でサファイアまたはＳｉＣ上に成長させられる。試料が室温まで冷えると、熱膨張（収縮）速度の差異により、２つの材料間の界面に高レベルの応力が発生する。サファイアは、ＧａＮに比べ高い熱膨張係数を有する。サファイア基板およびＧａＮ層が冷えるにつれて、界面における不整合は、ＧａＮを圧縮下に置き、サファイアを張力下に置く。したがって、応力量は、被着したＧａＮの厚みに直接関係づけられ、こうして膜の厚みが大きくなればなるほど応力は大きくなる。膜厚がおよそ１０ミクロンを超えると、応力レベルは、ＧａＮの破壊限界を上回り、膜の亀裂および剥離が結果として発生するかもしれない。この層内の亀裂は、高い転位よりもさらに悪いことに、後続する加工ステップ中にデバイス層内へ亀裂が破滅的に伝播するため、回避すべきである。
ＧａＮまたはサファイアまたはＳｉＣのエピタキシーの技術的開発は全て、ＴＤ密度を軽減し、亀裂形成を回避することを目的としている。
拡張欠陥（貫通転位、積層欠陥および逆位相境界）の出現は、性能の著しい劣化を導き、デバイスの動作寿命の短縮を結果としてもたらす。より具体的には、転位は、非放射中心として挙動し、こうしてこれらの材料で作られた発光ダイオードおよびレーザーダイオードの発光効率を低下させる。これらの転位は、同様に暗電流をも増大させる。貫通転位は、高輝度発光ダイオードの開発を妨げることはなかったが、寿命を制限し、レーザーダイオード内の破滅的障害をひき起こす。これはまた、高電子移動度トランジスタ、電界効果トランジスタおよびその他の電子デバイスなどのｐｎ接合デバイス内で過度の逆バイアス漏洩電流をもひき起こす。さらに、転位は担体のための強い散乱中心として作用し、こうして電子およびホールの移動度を不利な形で低減させ、数多くの半導体デバイスの性能を制限する可能性がある。
したがって、貫通転位の等分布を伴う高品質の自立ＧａＮに対する緊急なニーズが存在する。このことは、厚い低転位密度ＧａＮ層を成長させ、厚いＨＶＰＥ層を出発構造から適切に分離することのできる能力を意味している。Ｔａｋｅｙａら、ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ｃ）０，７，２２９２（２００３）は、ＬＤ内で１０４時間の動作時間に達するためには、出発基板に存在するのは、３×１０６ＴＤ・ｃｍ−２未満でなくてはならないことを示している。
ＴＤおよびその他の拡張欠陥密度を低減するための数多くの方法が提案されてきた。
ＭＯＶＰＥは、ＧａＮ系のデバイス構造を成長させるための最も広く使用されている方法であり、当業者にとっては周知のものである。複数ある方法のうち、低温緩衝層、ＳｉＮナノマスキング、低温ＡｌＮ中間層、Ｓｉ−δドーピングを挙げておきたい。これらの方法は、「Ｐ．Ｇｉｂａｒｔ，Ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｕｒ ｐｈａｓｅ ｅｐｉｔａｘｙ ｏｆ ＧａＮ ａｎｄ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ，Ｒｅｐｏｒｔｓ ｏｎ Ｐｒｏｇｒｅｓｓ ｉｎ Ｐｈｙｓｉｃｓ，６７（２００４）６６７」中で精査されている。
エピタキシャル沿面過剰成長（ＥＬＯ）を用いた結晶欠陥密度を削減するための技術は、広く実証されている。例えば「Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ ｏｆ ＧａＮ，Ｂ．Ｂｅａｕｍｏｎｔ，Ｐ．Ｖｅｎｎｅｇｕｅｓ ａｎｄ Ｐ．Ｇｉｂａｒｔ，Ｐｈｙｓ．ｓｔａｔ．ｓｏｌ（ｂ）２２７，１−４３（２００１） Ｓｐｅｃｉａｌ ｉｓｓｕｅ，Ｉｎｔｅｒｆａｃｅ ａｎｄ ｄｅｆｅｃｔｓ ａｔ Ａｔｏｍｉｃ Ｌｅｖｅｌ」を参照。
さらに、「Ｓ．Ｎａｋａｍｕｒａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８（１９９９）ｐ２２６」では、窒化ガリウム青色レーザーダイオードデバイスの１００００時間という動作寿命を、これらの技術の使用を通して得ることができるということが開示されている。
エピタキシャル沿面過剰成長（ＥＬＯ）には、少なくとも２つの成長ステップが関与する。ＥＬＯは、より低い転位密度（およそ１０７ｃｍ−２未満）を生成するために、１つの所与の結晶学的方向におけるＧａＮのより急速な成長をうまく利用している。Ｎａｍら（Ｏ．Ｎａｍ，Ｍ．Ｂｒｅｍｓｅｒ，Ｔ．Ｚｈｅｌｅｖａ，ａｎｄ Ｒ．Ｄａｖｉｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７１（１８），１９９７，２６３８−２６４０）は、ＥＬＯを用いたＩＩＩ−Ｖ半導体材料の生産について記述している。このＥＬＯ方法は、基板上のＧａＮ層の初期成長、ｅｘ−ｓｉｔｕ加工、誘電マスクの被着、および成長反応装置内への再挿入を必要とする。さまざまなエッチングおよびその他の加工ステップが含まれる。
標準的ＥＬＯ技術においては、ＴＤが伝播していない場合沿面成長を促進するように成長プロセスが調整される。しかしながら、ＴＤ転位はマスク内の開口部より上になお伝播しており、ＬＤのようなデバイスは、マスキングされた部域より上のストライプ上に作られるべきである。
２段階ＥＬＯ（米国特許第６３２５８５０号明細書）において、これらの欠点は或る程度回避されている。実際には、第１のステップにおいて、ＧａＮの成長条件は｛１１−２２｝沿面ファセットをもつ三角形ストライプを生成するように調整される。上面（０００１）ファセットの成長速度は、傾斜｛１１２２｝沿面ファセットの成長速度よりも高い。この第１のステップは、上面ファセットが完全に消失するまで続行される。実際、沿面ファセットの出現を伴うこの第１のステップは、ＴＤの９０°での曲げを通してＴＤの削減に有利に作用し、Ｓａｓａｏｋａら、Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ １８９−１９０，６１（１９９８）はこの曲げ挙動について強調している。実際には、貫通転位密度の効率の良い削減を結果としてもたらすこの第１のステップは、必要と判断されるかぎり続行され、これは、ＦＩＥＬＯプロセスにおいて使用される基本的概念である。
その後、第２のステップでは、表面が完全に合体され平滑化されるまで、沿面成長に有利な作用が働く。沿面成長速度の加速は、温度を上昇させるか、または蒸気相中にＭｇを導入するか、または圧力を低下させるかのいずれかによって達成可能である。ウインドウより上の転位はまず最初に垂直方向に伝播する（標準−ＥＬＯの場合と同様に）が、その後９０°だけ曲って（０００１）基底平面に沿った方向をとる。大部分の転位を曲げることは、膜の上部部分において、すなわち第１の成長ステップの終りで得られるピラミッドの高さより大きい厚みについて、その密度の大幅な削減を結果としてもたらす。曲げの後、大部分の転位は、過剰成長したＧａＮが隣接するストライプから来ている状態で、合体境界まで延びる［１−２１０］に平行なラインを有する。したがって、この境界は、欠陥蓄積部域である。
境界において次のようないくつかのタイプの転位挙動が観察されてきた。すなわち、
− 空隙まで下方に曲がり、その結果その中で終結する、
− 境界内で上方に曲がり、表面まで上方へ貫通する。
同じバーガースベクトルを有するものの隣接する過剰成長に由来する２つの転位の間に半ループが形成される。しかしながら、下向きに曲がらないか、または半ループを作り出さなかったＴＤは表面上で融合する。
ＴＤの曲げは、単純な自由エネルギー最小化の観点からみて定性的に説明することができる。すなわち、
− ＴＤのバーガースベクトルは表面に対し垂直ではない；このため、真直ぐな転位ラインは、法線に対し一定の角度でそれを方向づけようとする力を受けることになる。
このようなラインに作用するこれらの力は、表面に対し垂直になるようにラインを回転させるように作用する１つの項と、バーガースベクトルと転位を整列させるように作用する第２の項という２つの項の和である。転位の線エネルギーは、その特性によっても左右され、螺旋エネルギーは最低であるため、エッジの９０°での曲げは最終的に螺旋転位を生成するか、または螺旋成分を導入し、こうして系のエンタルピーを低下させる。２Ｓ−ＥＬＯ技術におけるＴＤのこの挙動は、近年ＧａＮ内の転位エネルギーをそのライン方向の一関数として計算するために、異方性理論を用いて定量化された。Ｓ．Ｇｒａｄcａｋら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８５，４６４８（２００４）。
ＦＡＣＥＬＯ（ＵＳ）またはＦＩＥＬＯ（ＵＳ）とも呼ばれる２段階ＥＬＯおよび米国特許第６５９９３６２号明細書内に記載されている通りのカンチレバーエピタキシー（ＣＥ）も同様に、ＴＤ密度を削減する上で効率的であることが証明された。実際には、この方法にはＥＬＯの場合と同じ基本的機序が関与している。標準技術の数多くの改良が提案されてきた。
Ｌｉｎｔｈｉｃｕｍら（Ｋ．Ｌｉｎｔｈｉｃｕｍ，Ｔ．Ｇｅｈｒｋｅ，Ｄ．Ｔｈｏｍｓｏｎ，Ｋ．Ｔｒａｃｙ，Ｅ．Ｃａｒｌｓｏｎ，Ｔ．Ｓｍｉｔｈ，Ｔ．Ｚｈｅｌｅｖａ，Ｃ．Ｚｏｒｍａｎ，Ｍ．Ｍｅｈｒｅｇａｎｙ，ａｎｄ Ｒ．Ｄａｖｉｓ，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．４Ｓ１，Ｇ４．９，１９９９）およびＺｈｅｌｅｖａら（Ｔ．Ｚｈｅｌｅｖａ，Ｓ．Ｓｍｉｔｈ，Ｄ．Ｔｈｏｍｓｏｎ，Ｔ．Ｇｅｈｒｋｅ，Ｋ．Ｌｉｎｔｈｉｃｕｍ，Ｐ．Ｒａｊａｇｏｐａｌ，Ｅ．Ｃａｒｌｓｏｎ，Ｗ．Ａｓｈｍａｗｉ，ａｎｄ Ｒ．Ｄａｖｉｓ，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．４Ｓ１，Ｇ３．３８，１９９９）によって記述されているペンデオエピタキャル方法は、基板上のＩＩＩ−Ｎ層の初期成長、成長反応装置からの取出し、ｅｘ−ｓｉｔｕ加工、および成長反応装置内への再挿入を必要とする。ＰＥ方法においては、隣接するエッチングされたウエル内およびそれらの上への（０００１）配向ＧａＮカラムの（１１２０）サイドウォールから懸垂したＧａＮ膜の沿面成長が、支持用マスクまたは基板を使用せずに、またはこれと接触することなく、金属−有機蒸気相エピタキシー（ＭＯＶＰＥ）を介して達成された。
ＥＬＯまたはペンデオ技術によりヘテロエピタキシャルＧａＮの品質が著しく改善されたものの、いくつかの欠点はなおも存在し、これを克服することは困難である。ＥＬＯプロセスの如何に関わらず、合体境界が作り出され、これらが低品質の領域である。したがって、光電子工学デバイスは、ＥＬＯ表面の良好な部分の上に製造されなくてはならず、このため複雑な技術が必要となる。
その上、厚いＥＬＯ層が得られた結果として、合体境界が消失するわけではなく、反対にこの欠陥領域が拡散する確率が高くなる。決定的に必要とされているのは、ＴＤが等分布するＧａＮウエハーである。
歴史的に見ると、ＨＶＰＥは、１９７０年代初頭に出現したエピタキシャル層を生産するための初めての方法であった。ＨＶＰＥはｐ型ＧａＮを生産できなかったため、１９８０年代初頭にこれは大部分が放棄された。今日、この方法における新たな関心の的は、高い成長速度でＧａＮを成長させこうして擬似基板または自立ＧａＮの製造を可能にするその能力にある。厚いＨＶＰＥの成長は、典型的には１０７ｃｍ−２未満の低い転位密度を得るために用いられる。Ｍａｔｈｉｓら、Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，２００１によって提案されたＧａＮの削減機序の分析は、ｈ−２／３といった厚みｈの一関数としてのＴＤの減少を予測している。このことはすなわち、ＴＤを１０７ｃｍ−２未満に削減するには非常に厚い層（約３００μｍから最高１ｍｍまで）が必要とされるということを意味している。換言すると、より厚みのある層を成長させることにより、転位間により多くの相互作用が起こり得る。実際、より多くの混合型転位が存在する界面に近いところで、相互作用の効率はより良くなる。層が厚くなるにつれて、より大きな離隔距離を伴うエッジ転位が主として残され、したがって相互作用の確率は増々低くなり、ＴＤの密度のさらなる低下は困難になる。実際には、これらのＴＤ削減機序は非常に効率が悪く、削減機序をさらに詳しく見ると、最も効率の良い削減プロセスは混合型転位に由来することがわかる。
したがって、厚みをより急速に削減する一つの方法は、出発層内の混合型ＴＤの割合を増加させることである。これは、基本的に約１０００℃の比較的低い温度という低表面移動度条件によって混合型ＴＤの割合を増大させたＡＴＭＩの特許（参考文献）において達成された。１０００℃および１０５０℃で成長させたＧａＮについてのそれらのＴＥＭデータは実際に、１０５０℃で成長させた試料においてＴＤの大部分が成長方向に対し平行に走り、一方１０００℃で成長させたＧａＮにおいてはそうではない、ということを示している。同様に、ＡＴＭＩ特許内で、この低温層が亀裂の形成を削減するということも示されている。３×１０６ｃｍ−２のＴＤ密度を有する自立ＧａＮは、このプロセスにしたがって得られた。
ＨＶＰＥにおいても同様にＥＬＯ技術が実施されたが、成長速度が高いため、マスク内のＥＬＯ開口部に広いピッチが必要とされ、多くの場合新たな転位が生成される。ＨＶＰＥは現在、最終的には基板から除去すべき厚いＧａＮ層を成長させるために広く使用されている。
ＥＬＯおよびＰＥは、ＭＯＶＰＥ、ＨＶＰＥまたさらには近接空間蒸気輸送（ＣＳＶＴ）によっても達成可能である。
ＧａＮの厚層は、いずれかの段階において、サファイア基板から適切に分離されるべきである。このことはすなわち、亀裂または歪を導入することがないこと、そして最終的にはエピタキシーのための準備ができていなければならないことを意味する。基板を分離するためのいくつかの手段が実行可能である。最も直接的な手段には、研磨および研削が関与する。しかしながら、これは困難な作業であることが判明した。
レーザーリフトオフ（ＬＬＯ）は、透明サファイア基板を通してＵＶレーザービームを集束させて、サファイア界面に近い薄いＧａＮ領域を加熱により分解して液体ＧａおよびＮ２ガスを生成することにより、サファイア基板からＧａＮ層を分離するための技術である。この技術は、２’’の自立ＧａＮを適切に生産するその能力を証明した。
Ｈ＋のようなイオンが半導体中に注入された場合、イオンのエネルギーによって調整される深さのところに脆性領域が作り出される。Ｓｉ内では、熱アニールの下で水素原子は、薄層の分離を可能にするＨ２の超微粒気泡を作り出す。ＧａＮ中では、機序はまだ完全に立証されていない。しかしながら、水素注入はＥＬＯ品質のＧａＮ／サファイア内に脆性領域を作り出すのに使用される。水素注入は、ＧａＮ出発層の品質を劣化させない。アニールは、この段階では実施されない。反対に、注入されたこの層はＨＶＰＥ反応装置内に導入され、ここで上面に厚い層（数百μｍ）が成長させられる。成長の後、冷却中にＨＶＰＥ層は、出発鋳型から分離される（国際公開第０３１００８３９号パンフレット）。
ＧａＮ鋳型と厚いＨＶＰＥＧａＮ層の間のＴｉ中間層は、容易な分離を可能にする界面における小さな空隙の形成を結果としてもたらす。
出発基板（サファイア）の上に単結晶ケイ素系の中間層が被着させられる。次にこの犠牲層は、ＩＩＩ−窒化物エピタキシーステップの間に自然蒸発させられる。こうして自立ＧａＮが生成される（国際公開第０５０３１０４５号パンフレット）。
自立ＧａＮは、弱いポスト上のＧａＮ層と基板の間の熱膨張係数の不整合に起因して亀裂を発生するように構成されている弱いポスト上のペンデオエピタキシーにより成長させられた層から得ることができる。（米国特許第６５８６７７８号明細書）。
自立ＧａＮウエハーを得るための分離とは別に、複数の方法が報告されており（例えば米国特許第６３５５４９７号明細書、欧州特許第１０５９６６２号明細書を参照のこと）、これらの方法においては、ＬＥＤ構造がＳｉＯ ２ マスク上にあるＥＬＯ品質のＧａＮの上で成長させられ、その後ＳｉＯ ２ マスクの化学エッチングにより分離されている。
本発明は、等分布したＴＤを伴う低転位密度（１０６ＴＤｃｍ−２未満）の自立ＧａＮ基板の製造方法を提供することを目的とする。
このために、本発明はＥＬＯ技術と当初の分離プロセスとを組合わせている。
詳細には、本発明は、成長面を含む支持体１００上でのエピタキシャル成長により窒化物単結晶を製造するための方法において、
− 支持体上に犠牲床１０１を形成するステップと；
− 前記犠牲床１０１上にピラー１０２を形成するステップであって、前記ピラー１０２がＧａＮエピタキシャル成長と相容性のある材料で作られているステップと；
− 窒化物結晶層１０３が、ピラーの間に形成されたホール内を支持体に至るまで延在しないような成長条件の下で、ピラー上１０２に窒化物結晶層１０３を成長させるステップと；
− 支持体１００から窒化物結晶層１０３を除去するステップと、
を含む方法に関する。
したがって、以下の記述からより明確になるように、犠牲床上にピラーを形成することにより、窒化物結晶層中の貫通転位を削減することが可能である。
本発明に係る半導体の好ましい非限定的な態様について、以下で図１１ａおよび１１ｂを参照して記述する。
好ましくは、各々のピラー１０２は壁１０４を含む。その場合、この壁１０４は支持体１００の成長面１０５に対して実質的に垂直である。
以下の記述においては、壁の平均平面が成長面に対し垂直である場合に、壁が「成長面に対して垂直である」ものとみなされると理解される。
好ましくは、ピラー１０２は同じ高さを有する。しかしながら、ピラー１０２は必要であれば異なる高さを有していてもよい。
ピラー１０２の上部面１０６は、ピラー１０２の成長面を画定する。有利にはピラー１０２の成長面１０６の表面は、支持体１００の成長面１０５の全ての表面の２０％超であり得る。さらに、ピラー１０２の成長面１０６の表面は、支持体１００の成長面１０５の全ての表面の８０％未満であり得る。
好ましくは、１本のピラー１０２の高さＤと隣接する２本のピラー１０２の間の距離ｄとの比率Ｄ／ｄは１．５以上、そして好ましくは２以上である。
Ｄ／ｄ比は好ましくは、ピラー間の空間が満たされるのを回避するように選択される。換言すると、Ｄ／ｄ比は、支持体の成長面とピラー１０２上に成長させられた窒化物結晶層１０３の間にホールが残るように選択される。
本発明の一実施形態において、ピラー１０２は分離したピラーである。
有利には、ピラー１０２は支持体１００上に等分布している。
以上で言及した通り、ピラーはＧａＮエピタキシャル成長と相容性のある材料で作られている。こうして、窒化物結晶層１０３内の欠陥を削減することが可能となる。一実施形態においては、ピラーはＧａＮで作られる。
犠牲床１０１を化学的除去が可能な材料で作って、窒化物結晶層１０３の分離を容易にすることができる。例えば、犠牲床１０１をＳｉＯ ２ で作ることができる。
犠牲床１０１は図１ａに示されているように連続的で、支持体１００の成長面１０５の全表面を覆うようになっている可能性がある。
犠牲床１０１は、図１ｂに示されているように不連続で、支持体１００の成長面１０５に対して垂直に延在するホール１０７を含むようになっている可能性もある。
好ましくは、ホール１０７はピラー１０２の間にあり、不連続な犠牲床１０１の各部分はそれぞれのピラー１０２の下にあり、ピラーは前記部分の全ての表面を覆っている。
ピラー１０２は、異なる技術を用いて形成可能である。
第１の実施形態において、ピラー１０２は、
− 犠牲床上にＧａＮ層をエピタキシャル成長させるステップと；
− 複数の開口部を含むマスクをＧａＮ層上に被着するステップと；
− 支持体に至るまでＧａＮ層をエッチングしてＧａＮピラー１０２を形成するステップと、
によって形成される。
第２の実施形態において、ピラー１０２は、
− ピラーを含むＧａＮ層を得るステップと；
− 前記犠牲床上に前記ピラーをボンディングするステップと；
− 前記ピラーの上に延在する前記ＧａＮ層を除去するステップと、
によって形成される。
第２の実施形態の場合、窒化物結晶層を支持体から除去するステップは、犠牲床の化学的エッチングを含み得る。
全ての場合において、この方法は、ピラーの底面上に第２の犠牲層を被着するステップをさらに含むことができる。こうして、窒化物結晶層１０３をピラー１０２から除去することが容易になる。
本発明の別の態様は、エピタキシャル成長により窒化物単結晶を以上で定義された方法によって製造するための基板において、支持体１００および支持体１００上の複数のピラー１０２を含み、ピラー１０２と支持体１００の間の犠牲床１０１をさらに含む基板に関する。
本発明はさらに、以上で定義された方法による基板と基板上の窒化物単結晶１０３を含む半導体材料において、前記基板が支持体１００、支持体１００上の犠牲床１０１および前記犠牲床１０１上の複数のピラー１０２を含む、半導体材料に関する。
最後に、本発明は、以上で定義された方法によって得られる、ピラー１０２を含む窒化物単結晶１０３に関する。
本発明のその他の特徴、目的および利点は、以下の詳細な説明を読んだ時点でかつ非限定的な実施例として示されている添付図面から明らかとなる。
実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。サファイア基板は、明確化を期して省略されている。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。サファイア基板は、明確化を期して省略されている。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。サファイア基板は、明確化を期して省略されている。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。サファイア基板は、明確化を期して省略されている。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。サファイア基板は、明確化を期して省略されている。 実際の実験から取り上げた、完全な合体に至るまでのＥＬＯ技術の異なるステップを示す２段階ＥＬＯにより成長させられたＧａＮの［１−１００］方向に対して垂直な概略的断面図である。サファイア基板は、明確化を期して省略されている。 除去可能な選択的マスク上に低転位密度のＧａＮピラーを得るための技術的ステップを概略的に示す。 除去可能な選択的マスク上に低転位密度のＧａＮピラーを得るための技術的ステップを概略的に示す。 除去可能な選択的マスク上に低転位密度のＧａＮピラーを得るための技術的ステップを概略的に示す。 除去可能な選択的マスク上に低転位密度のＧａＮピラーを得るための技術的ステップを概略的に示す。 ピラーの形成およびエッチングされたＧａＮ上の保護層の被着の後の合体プロセスを示す。 ピラーの形成およびエッチングされたＧａＮ上の保護層の被着の後の合体プロセスを示す。 ピラーの形成およびエッチングされたＧａＮ上の保護層の被着の後の合体プロセスを示す。 ピラーの形成およびエッチングされたＧａＮ上の保護層の被着の後の合体プロセスを示す。 ピラーからの再成長の後の断面構造のＳＥＭ画像である。 パンクロマティックカソードルミネッセンス写真である。 ピラーから再成長させたＧａＮの断面波長分解カソードルミネッセンスマッピングである。 三角形ストライプアレイからの厚いＧａＮ層のＨＶＰＥによる成長を示す。 エピタキシー準備の整ったＧａＮウエハーを得るための最終ステップを概略的に示す。 マスク８が除去されていない場合のピラー形成プロセスの別の変形形態を概略的に示す。 早期分離を可能にするマスクの別の設計を示す。 第２のＭＯＶＰＥ成長の後の複合基板の三次元画像を示す。 本発明に係る開口部について考えられるパターンのいくつかを集めたものである。 エピタキシャル成長により窒化物単結晶を製造するための基板を例示する一実施形態である。 エピタキシャル成長により窒化物単結晶を製造するための基板を例示する別の実施形態である。
本発明の概論
以上で記述した通り、本発明に係る方法は、ＥＬＯ技術と元来の分離プロセスとを組合せたものである。
本発明に係る方法においては、２段階ＥＬＯ技術がまず最初に使用されて、さらなる加工のためのＧａＮ／サファイアを生産する（米国特許第６３２５８５０号明細書中に記載されている通りに）。
ただし、本発明においては、マスクは、さらに適切な除去が可能になるように窒化ケイ素ではなくＳｉＯ ２ または任意の化学除去が容易な選択的マスクで作られている。
このプロセスは、マスキングされた部域の中央で、合体境界の中に残留転位が見られる低転位密度のＧａＮ層を生産する。第１のＥＬＯ層の厚みは約１２μｍに達する。
この段階で、成長させられたままの層の上面に新しいマスクが被着させられる。
ここでこのマスクは、国際公開第０４１０５１０８号パンフレットに記載され図２Ａに示されているＭＡＲＥＬＯ技術の場合のようにＥＬＯ技術のために必要とされる第１の開口部とその開口部域が正確に心合せされた状態でパターン化されている。
その後、開口部を通したディープエッチングが、おおよそサファイア基板に至るまでＲＩＥによって実施される。
これにより、サファイアに直接ではなく化学的除去可能な選択的マスクにボンディングされているＥＬＯ品質のＧａＮピラーが生産される。
別の実施形態においては、選択的マスクパターンは、２次元の開口部アレイで構成されている。
このマスク設計では、最終ＨＶＰＥ成長を可能にするのに充分強くコヒーレンスを保つ一方でＧａＮの部分的さらには完全な合体の後に選択的マスクを完全に除去することが可能である。これについては実施例２で詳細に記述する。
第２のエピタキシャル成長の前に、マスクは、図２Ｂに示される通り、サファイア基板に至るまでＧａＮ ＥＬＯ層内に作られた開口部の底面上に選択的に被着させられる。
上面マスクは最終的に除去される。
ピラーからの成長はＭＯＶＰＥにより実施される。上面マスクが除去された時点で、ピラーの上面（０００１）表面および沿面｛１１−２０｝ファセットから同時に成長が起こる。
したがって、次の複数の手段にしたがって平担な表面を生成することができる：
− 当業者にとって周知の通りに沿面成長を増強するべくＭＯＶＰＥ成長を続行するものの成長パラメータ（温度、圧力、Ｖ／ＩＩＩ比、界面活性剤の導入）を変化させる。
− ＨＶＰＥ反応装置内に成長した状態のこの層を移送する。
− 三角形ストライプ構造を保つものの、より厚みのあるＭＯＶＰＥ層を得て、ＨＶＰＥ反応装置内にさらに安全に移送できるようにする。
− ピラーの上面上に残った選択的マスク。
したがって、管理可能な時間内で充分な厚みのある層を生成するために、ＭＯＶＰＥよりはるかに高い成長速度を達成することのできるエピタキシャル技術が必要とされる。
したがって、このプロセスはさらに、ハロゲン化物蒸気相エピタキシー（ＨＶＰＥ）、最終的には近接空間蒸気輸送（ＣＳＶＴ）または液相エピタキシーによってＭＯＶＰＥ ＧａＮ鋳型上に連続無亀裂層を成長させることによって進行する。
上述の通り、本発明の目的は、ピラー上のＭＯＶＰＥ層から極めて低い欠陥密度およびわずかなゆがみおよび反りしかもたない厚いＧａＮ基板のＨＶＰＥによる製造方法を提供することにある。
本発明は同様に、出発非ＧａＮ未変性基板の分離後の基板または擬似基板としてホモエピタキシーのために後日使用するための、厚く亀裂の無いＧａＮ層を生産する方法をも提供している。
２段階ＥＬＯを達成した後、本発明に係る方法には分離ステップが含まれる。
ＨＶＰＥは、少なくとも２００μｍの厚みに達するまで実施される。
ポスト上でピラーから成長させたＨＶＰＥ層の分離は、マスクを化学エッチングすることで達成される。最終分離は、最終的にブレードを用いた沿面劈開により達成される。
本発明は同様に、本発明の範囲内に包含されるプロセスにより得ることのできるエピタキシャル窒化ガリウム層にも関する。有利には、前記エピタキシャル窒化ガリウム層は、１μｍから最高２ｃｍの間の厚みを有する。
本発明はさらに、本発明の範囲内に包含されるプロセスにより得ることのできる基板から分離されたＧａＮ自立結晶において、１０μｍ〜１０００μｍの厚みを有することを特徴とするＧａＮ自立結晶のみならず、本発明に係るプロセスによって得られたＧａＮエピタキシャル層をＨＶＰＥまたはＣＳＶＴにより肥厚させることによって得られたＧａＮインゴットにも関する。
本発明は同様に、上述の通りの窒化ガリウムのエピタキシャル層が備わっていることを特徴とする、光電子部品、特にダイオードレーザーにも関する。
ＥＬＯ ＧａＮの成長
本発明は、低欠陥密度の自立窒化ガリウム（ＧａＮ）を生産するプロセスにおいて、
− 米国特許第６８０２９０２号明細書（ＵＬＤ）に記載されている通りのサファイア基板上にＭＯＶＰＥによりＧａＮ層を被着させるステップ（図１Ａ参照）と；
− パターンを形成する複数の第１の開口部を伴う第１の選択的マスクを被着させるステップ（図１Ｂおよび１Ｃ参照）と；
− エピタキシャル条件下で前記マスク上に窒化ガリウム層を最初に再成長させるステップ（図１Ｄ−１Ｆ参照）と；
を含むプロセスに関する。
実際のＨＲＴＥＭデータから構築した図より、第１ステップ（図１Ｄ−Ｆ）の間、ＧａＮは下にあるＧａＮ鋳型と見当合せされた状態で成長し、したがって貫通転位（ＴＤ）は主としてｃ軸（成長方向）に対し平行に、沿面｛１１−２２｝ファセットに出会うまで伝播するということを指摘することができる。興味深いことに、これらの貫通転位は、沿面ファセット｛１１−２２｝と遭遇した時点で９０°に曲がり、こうして合体境界に達するまで基板に対して平行に伝播する。
この段階で、窒化ガリウムフィーチャの被着およびこれらのフィーチャの異方性および沿面成長を誘発するべく垂直成長との関係において沿面成長を増強するために成長条件を調整した状態で、窒化ガリウムの第２の再成長が起こる（図１Ｇ〜１Ｉを参照のこと）。
ＴＤ密度は、合体境界間で約５×１０６ｃｍ−２である。
プロセスのこの第１の部分の終りで、米国特許第６３２５８５０号明細書に記載されている通りに、サファイア基板上にＥＬＯ品質のエピ層が得られる（図１Ｉを参照のこと）。合体境界内では、残留ＴＤは或る程度、沿面展開する傾向をもつ。
化学的除去可能な選択的マスク上でのＧａＮピラーの製造
プロセスの次のステップは、第１の開口部のパターンのピッチが第２の開口部のピッチと同一であることを条件として、第１の開口部と同じパターンを形成し、精確に第１の開口部の上にある複数の第２の開口部を伴う第２のマスクの被着である（図２Ａ参照）。
ピッチパターンの複数の変形形態が予測され、実施例中で記述される。
このとき、ＧａＮ基板に至るまでＲＩＥまたは同等の技術により垂直溝が設けられる（図２Ｂ）。
このステップの後、［１−１００］に対して平行に走るＥＬＯ品質のピラーが画定され、このようなピラーは、サファイア上の出発緩衝ＧａＮ出発基板と直接接触しておらず、反対に化学的除去が可能な材料上に載っている。最終的には、第１の開口部より上でのＧａＮエピ層のエッチングを、サファイア基板に至るまで実施することができる。
上面残留マスクは最終的には、化学エッチングにより除去される（図２Ｃ）。プロセスの一部の変形形態においては、この上面マスク層は必ずしも除去されない。
ＨＶＰＥ成長ステップ中のＧａＮの多結晶被着を回避するために、マスクは溝の底面上に選択的に被着される（図２Ｄ参照）。
この時点で、構造は、およそ１００μｍ／時の高い成長速度を提供することのできるＨＶＰＥまたはＣＳＶＴのような成長技術による再成長がいつでもできる状態にある。
選択的マスク上に載っている低転位密度のＧａＮピラーからのＧａＮエピタキシャル層の成長
ＭＯＶＰＥにより実施される第２のエピタキシャル成長ランの間、ＧａＮ成長は、自由なＧａＮ表面９上でのみ発生する。
第２の成長は、低転位密度ＧａＮに由来するため、新しい転位は全く生成されない。このＭＯＶＰＥ成長ステップは、表面が平担であるか否かに関わらず、ピラーの側面から沿面成長したＧａＮの完全な合体に至るまで続行される（図３Ａ、Ｂ、Ｃ、Ｄ）。
合体を得た後、使用可能な自立ＧａＮ層を得るためには、適当な成長速度を得るべくＨＶＰＥ成長が使用される。このＨＶＰＥ成長は、少なくとも３００μｍの層が達成されるまで実施される。
冷却した後、マスクは化学エッチングされこうして、出発基板から厚い層が分離される。
したがって、ＴＤ密度１０６ｃｍ−２未満の低転位密度自立ＧａＮが得られる。
適切な研磨の後、このような自立ＧａＮは、デバイス構造の成長のための基板またはインゴットを成長させるための種基板としていつでも使用できる状態になる。
別の実施形態においては、完全な合体の前に、ピラーの底面にある選択的マスクおよび保護層は除去される。
成長条件を用いて、完全な合体までピラーを覆う三角形ストライプで終わらせる（図４Ａ参照）。
この成長の終りで、表面は三角形ストライプの完全に秩序化したアレイとして現われる。
この方法はさらに、ハロゲン化物蒸気相エピタキシー（ＨＶＰＥ）、最終的には近接空間蒸気輸送（ＣＳＶＴ）またさらには液相エピタキシー（ＬＰＥ）によってＭＯＶＰＥ ＧａＮ鋳型上に連続無亀裂層を成長させることによって進行する。
第４のＨＶＰＥ再成長および分離
先に記述した通りの構造、すなわち選択的マスク上に載っているＥＬＯ品質のＧａＮピラーは、６枚の２’’ウエハーを保持することのできるＨＶＰＥ反応装置の中に導入される。再成長はエピタキシャル条件で実施される。
この方法はさらに、ハロゲン化物蒸気相エピタキシー（ＨＶＰＥ）、最終的には近接空間蒸気輸送（ＣＳＶＴ）またさらには液相エピタキシー（ＬＰＥ）によってＭＯＶＰＥ ＧａＮ鋳型上に連続無亀裂層を成長させることによって進行する。
エピタキシーの準備ができている２’’のウエハーとして使用されるために、分離されたＨＶＰＥの厚い層は、当業者にとって周知の技術を用いてラップ仕上げされ研磨される。
以下の実施例においては、２’’のウエハーを使用した。しかしながら、出発基板のはるかに広い直径までこの方法を拡大縮小することが可能である。
実施例１
このような基板を製造する方法には、図１および図２に概略的に示した通りの複数のステップが含まれる。
エピタキシャル成長は、好ましくはＧａＮピラーの製造用の金属有機蒸気相エピタキシー（ＭＯＶＰＥ）により実施されるが、ハロゲン化物蒸気相エピタキシー（ＨＶＰＥ）および近接空間蒸気相輸送（ＣＳＶＴ、昇華とも呼ばれる）を使用することもできる。
基板１は一般に、数百μｍ（詳細にはおよそ３００μｍ）の厚みを有し、サファイア、ＺｎＯ、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、Ｓｉ、ＬｉＧａＯ２、ＬｉＡｌＯ２、ＭｇＡｌ２Ｏ４、ＺｒＢ２、ＧａＡｓ、ＨｆＢ２、ＡｌＮ、ＧａＮからなる群から選択されてよく、有利にはサファイア（０００１）である。
以下の段落は、ＧａＮ層３を生産するための好ましいプロセスに向けられている。
窒化ガリウム層（ＧａＮ）を生産するためのこのプロセスは、ナノマスクとして機能する窒化ケイ素の層を基板上に被着させるステップおよびエピタキシャル被着条件下でマスキング済み基板上にＧａＮを成長させて窒化ガリウムフィーチャの被着を誘発しさまざまなフィーチャの合体に至るまで異方性成長を続行させるステップを含むという点で、注目に値する。「アイランド」および「フィーチャ」という用語を同様に利用してよい。
気体ビヒクルは、等しい割合の窒素と水素の混合物である。アンモニアはシランと共に、水素中で５０ｐｐｍまで希釈した形で導入される。
これらの条件下で、典型的なＮＨ３およびＳｉＨ４の反応時間は６０〜３６０秒の範囲内にある。
連続するステップを、レーザー反射率測定法（ＬＲ）により監視する。窒化ケイ素が形成された後、その上に２０〜３０ｎｍの厚みを有する連続窒化ガリウム層を被着させる。ＧａＮ層の被着は、６００℃前後の低温で行なう。
ＧａＮ層の被着が完了した後、それを１０８０℃前後の高温でアニールする。温度上昇、気体ビヒクル中の充分な量の水素の存在、およびＧａＮ層の下の非常に薄いＳｉＮ膜の存在の組合せ効果と同時にケイ素の耐界面活性剤効果の下で、前記ＧａＮ層の形態は、物質移動による固相再結晶化の結果としての大幅な修正を受ける。
温度が１０６０℃に近づくと、緩衝層の反射率は突如低下する。このとき、当初連続していた緩衝層は、窒化ガリウムピラミッドから形成された不連続層へと転換される。
この自発的なｉｎ−ｓｉｔｕ再結晶化プロセスの最後に、非常に優れた結晶品質をもつＧａＮフィーチャまたはアイランドが得られ、これらは、ＳｉＮ層の非常に小さい厚みによって基板とのエピタキシャル関係を保持している。
窒化ガリウムでの後続するエピタキシャル成長の間、ＧａＮフィーチャまたはアイランドは沿面または垂直成長により発達する。ＧａＮ層３がこうして、１０８ｃｍ−２前後の欠陥密度を有するＧａＮフィーチャの完全合体により得られた。
その後、このようなＧａＮ層の上にＳｉＯ ２ マスク４を被着する。次に、幅３μｍ、離隔距離７μｍの線形アパーチャをマスク内に作って、下にある層の領域を露出させる。線形アパーチャ５は、ＧａＮ［１−１００］方向に配位するのが有利であるが、この実施例中で記述するプロセスの変形形態を、線形アパーチャのその他の配位について、特にＧａＮ［１１−２０］方向で任意に実施することができる。
ＧａＮフィーチャの［０００１］方向での成長速度が前記フィーチャの傾斜した逃げ面（flank）に垂直な方向の成長速度を充分に上回るような動作条件の下で、非意図的にドープしたＧａＮを用いて、露出領域６上で、エピタキシャル再成長を実施する。このような条件下では、成長の異方性が（０００１）ファセットの消失を結果としてもたらす。
プロセスの第１の実施ステップは、ＧａＮフィーチャの（０００１）ファセットが完全に消失した時点で完了する。第１ステップの終りで、ＧａＮフィーチャは｛１１−２２｝沿面ファセットを伴うストライプの形をしており、その断面は三角形である。
しかしながら、ＧａＮフィーチャの合体に至るまでは第１のステップを続行してマスクを完全に覆うこと、さらにはこれらの条件下での成長を続行することさえ可能である。
次のステップは、沿面成長を増強するように選択された実験的条件を用いたエピタキシャル再成長で構成されている。これらの新しい実験的条件下では、第１ステップで得たＧａＮフィーチャの各々の上面にファセット（０００１）が再度現われる。このステップ中、ＧａＮフィーチャはファセット（０００１）の拡張、逆に言うと逃げ面の面積の減少と共に発達する。この効果は、温度を最高１１５０℃まで上昇させることによってか、または動作圧力を低下させることによって、または蒸気相内のＶ／ＩＩＩ比を増大させるかさらには蒸気相中にＭｇ、ＳｂまたはＢｉを添加することによって得られる。この実施例に係るプロセスの第２ステップは、逃げ面が消失した時に完了し、このとき、合体したドープ済みＧａＮフィーチャにより形成された被着物の上部表面は平坦である（図１I参照）。
ＴＤの９０℃での曲げのため、ＧａＮフィーチャの合体により形成される上部表面には事実上、ＧａＮダイオードレーザーなどの電子デバイスのサイズと相容性のある領域内の欠陥の出現はない。残留ＴＤは、合体境界上に現われる。
このようなプロセスは、合体領域を含めた表面全体で測定された場合４×１０７ｃｍ−２未満であるもののストライプの上面ではわずか５×１０６ｃｍ−２にすぎないＴＤを有するＧａＮを生産する。
このＥＬＯ品質の鋳型の上面表面では、第１のマスクの上に第２のマスク８を精確に被着させる。
第１のマスク層４および第２のマスク層８（図２Ａ参照）は、ＣＶＤにより被着された酸化ケイ素で構成されている。マスクの各々はＧａＮ［１−１００］方向（図２の図面に対し垂直な方向）に延在する複数の開口部を有する。
第１のマスク層４と第２のマスク８の各々において、マスク部域の幅は、例えば２〜５μｍであり、ピッチは例えば５〜１５μｍである。マスクとピッチは、それぞれ第１および第２のマスクの間で同一である。
第１のマスク４レベルあるいはさらに深いレベルに至るまでのディープエッチングは、ＲＩＥ（図２Ｂ参照）により達成され、こうして｛１１−２０｝ファセット９を作り出す。
最終的には、溝の底面において厚いＳｉＯ ２ 被着物１０が達成されて、次の成長ステップ中の多結晶ＧａＮ被着を回避する。
上面マスク８を除去した後（図２Ｃ参照）、ＭＯＶＰＥ反応装置内に再びピラー構造を導入する。［００００］の場合と同様に、沿面成長を増強させるように成長条件を調整する。
成長は上面ファセットと沿面｛１１−２０｝ファセットから同時に始まる（図３Ａ−３Ｂ参照）。ピラーは、高品質ＥＬＯ ＧａＮに溝彫りして作られたものであるため、新たな転位が発生することは全く無い。残留する唯一の転位は、合体境界１１に由来し、これは成長するＧａＮ内を伝播する。
プロセスがさらに進行すると（図３Ｃ参照）、沿面ファセットから成長したＧａＮは、溝の底面に至るまで延在する。ＴＤ１２は最終的に、２つの三角形ストライプが合体する時に形成される（図３Ｄを参照のこと）。
これらの成長条件においては、成長パラメータが変更されるのでないかぎり、三角形ストライプ構造は残る。
ＴＤが９０°曲がって（０００１）基底平面に沿った方向をとりこれらのＴＤが伝播するようになるため、第１の成長に起因するＴＤは三角形成長によって制限され得るということを指摘しておかなくてはならない。曲げの後、大部分の転位は、隣接するストライプに由来する過剰成長したＧａＮとの合体境界１２まで延在する［１−２１０］に平行なラインを有する。したがってこの境界１２は欠陥蓄積部域である。
図４Ａは、このようなアレイの断面ＳＥＭ画像を示している。ほぼ無転位のＧａＮピラーから成長するこのような材料は、ピラーの高い結晶学的品質を保っている。
パンクロマティックカソードルミネッセンス（ＣＬ）画像は、ピラーの上面上の沿面｛１１−２２｝ファセット上に成長した材料が、沿面ファセット上での成長から予想される通りの高いルミネッセンス強度を示すということを示している。実際には、こうしてこれらの沿面ファセット内のＯの取り込みが増強され、その結果高いＣＬ発光がもたらされる。（図４Ｂを参照）。
ピラーからの成長プロセスは、波長分解断面カソードルミネッセンスにより完全に理解できる。
図５は、このようなデータを表示しており、ここでストライプ間に作り出されたホールは、１２に対応する単一の狭いＣＬピークにより２段階ＥＬＯプロセスにより成長された２つの沿面ピラーと共に容易に認識可能である（ドナー束縛励起子）。
成長がさらに沿面ファセットから進行するにつれて、Ｏの取込みが増強された結果としてＣＬ発光は広くなる。合体の後、ＣＬピークはより狭くなり、１２発光は完全に緩和したＧａＮに対応する。さらに、材料品質が高いことに起因して、自由励起子Ａ発光が現われる。
あるいは、平担な表面を得るため数μｍの成長の後に成長条件を変更してよい。
この段階で、合体境界にＴＤが幾分か蓄積する状態で、低転位密度（１０７ｃｍ−２未満）のＧａＮ層が得られる。
ＨＶＰＥ厚層
使用可能な自立ウエハーを得るためには、少なくとも３００μｍの厚みを達成すべきである。このような厚みをＭＯＶＰＥで達成することはできない。したがって、適切な厚みを得、合体境界からＴＤを散乱させ、さらにＴＤ密度を低下させるためには、別の成長技術を実施しなければならない。
厚層成長のための本発明に係るＧａＮの被着は、有利には、高速成長蒸気相エピタキシー（ＨＶＰＥ）技術により実施される。
本発明は、厚いＧａＮエピタキシャル膜の成長のために特別に設計されたＨＶＰＥ窒化物成長反応装置を提供する。より具体的には、このＨＶＰＥ反応装置は、回転サセプタ上に６×２’’のウエハーを保持することを可能にする。
反応装置は、炉が垂直に方向づけされた状態で、従来の要領で、抵抗加熱された炉管内に構成されている。反応装置は、２つの全く異なる部分、すなわちＧａＣｌ合成用の部分と成長用の部分を提供する。この構成によると、ＧａＣｌは、成長チャンバの上流側でｉｎ−ｓｉｔｕで形成され、その後このチャンバ内に送出される。成長チャンバ内では、サセプタが、エピタキシャル層が上で成長されることになる最高６個のＧａＮ／サファイア鋳型を支持している。ＧａＣｌは、成長チャンバのサセプタの近くに送出され、成長プロセスを達成する。ＧａＣｌとの早期混合を回避するように、ＮＨ３も同様に、サセプタの近くに送出される。
ＨＶＰＥプロセスは、高温壁反応装置内で実施される化学蒸着法である。被着プロセスにおいて利用されるガリウム前駆体、一塩化ガリウムＧａＣｌは、高温での液体ＧａとＨＣｌの反応によりＧａＮ／サファイア鋳型から上流側の反応装置内部で形成される。ＧａＣｌはその後キャリヤガスにより反応装置内の下流側の基板まで輸送され、そこで８００〜１２００℃の温度でＮＨ３と反応して、
ＧａＣｌ＋ＮＨ３→ＧａＮ＋ＨＣｌ＋Ｈ２
という反応を介してＧａＮを形成させる。
ＧａＮのＨＶＰＥ成長においては、９９．９９９９％超の純度でＧａ金属を容易に得ることができ、適切に設計された気体送出システムがあれば、適切なインラインゲッターを用いて９９．９９％超の純度をもつＨＣｌガスを提供することができる。
許容可能な全てのプロセス持続時間で所望の高い処理能力を得るためには、５０μｍ／時を上回る成長速度を用いるのが有利である。成長は、約９００〜約１１５０℃の温度で有益に実施される。
ＨＶＰＥにより最高の品質のＧａＮを得るためには、ＴＤの多重曲げが関与する技術が実施される。
しかしながら、恒常な温度（平担な表面を得るための高温、厚層成長が完了するまで三角形ストライプアレイを保つための中温）にとどまることなどのその他の選択肢も実行可能である。
ＭＯＶＰＥ／サファイア鋳型は、清浄またはエッチングなどのさらなる技術的ステップ無しで、低温で作動するマルチウエハーＨＶＰＥ反応装置内に導入される。ＧａＮ／サファイア出発鋳型は、図３Ｄに示されているような三角形ストライプアレイとしての形態をとる。
好ましくは、Ｇａ極性を有する平担な表面を得るため、ＨＶＰＥ成長の終りで成長条件を変更する。
ＮＨ３雰囲気下で冷やした後、複合基板は、エピタキシーのための準備ができている自立ウエハーをいつでも調製できる状態にある。
基板の周囲を面取りして多結晶被着物を除去し、こうして埋込みＳｉＯ ２ マスクを化学エッチングできるようにする。
面取りされた状態の複合基板を、一晩ＨＦ溶液中に浸漬する。
ＳｉＯ ２ は、周囲から始まって溶解し、最後にサファイア基板は分離し、最終的にはこれを再利用することができる。
ラップ仕上げによりＭＯＶＰＥ層を除去し、当業者にとって周知の技術を用いて最終的自立ＧａＮを研磨する。
さらに、ＧａＮ厚層の成長中に不純物（ドーピング種、界面活性剤、遷移金属）を添加し、こうしてｎ型、ｐ型または半絶縁性ＧａＮウエハーの生産を可能にすることができる。
図６Ａ−６Ｄは、ＨＶＰＥ成長中のＧａＮ層の形態学的推移を示し、図７は、エピタキシーのための準備ができているＧａＮウエハーを得るための異なるステップを概略的に示している。
このような自立ＧａＮウエハーは、１０６ｃｍ−２未満のＴＤ密度を呈し、これらは、Ｇａ上面表面上に等分布している。実際、多数のＴＤ曲げを誘発するＨＶＰＥステップは、結果として、ＭＯＶＰＥステップからの合体境界におけるＴＤの再分布をもたらす。
実施例２
しかしながら実施例２では、ピラーを形成するためにストライプを溝彫りした後、上面マスク８は除去されない。ＭＯＶＰＥにおいて成長が再開できる。
予想通り、成長は、ＲＩＥ溝から結果としてもたらされた｛１１−２０｝ファセットから開始し、最後に、実施例１の場合のように｛１１−２２｝沿面ファセットと三角形ストライプへと合体する。図８は、成長が進行するにつれてのファセット構造の推移を示す。
この段階で、マルチウエハーＨＶＰＥ反応装置内に構造を導入し、実施例１で記述した変形形態の１つにしたがって成長が起こる。実施例１で記述した全ての技術的プロセスの後、Ｇａ上面表面上に等分布した１０６ｃｍ−２未満のＴＤ密度を呈する自立ＧａＮウエハーを得る。実際、ここでもまた、多数のＴＤ曲げを誘発するＨＶＰＥステップは結果として、ＭＯＶＰＥステップからの合体境界におけるＴＤの再分布をもたらす。
実施例３
実施例３では、ＥＬＯプロセスおよびピラー溝の両方のためのマスクパターンは、六角形の二次元アレイである（図９Ａ参照）。ＥＬＯ ＧａＮを、実施例１の場合と同様に成長させる。ＭＯＶＰＥ ＥＬＯの第１ステップが達成された時点で、図９Ａに示されている通りの六角形のアレイからなる第２のマスクを、第１のマスクの上に精確に被着させる。ＲＩＥエッチングの後、「ハニカム」構造が形成される（図８Ｂを参照）。先の実施例とは反対に、この段階でエッチングを、上面表面から少なくとも部分的に達成することができる。こうして、最終的分離はより容易になる。
これらのＭＯＶＰＥ／サファイア鋳型は、低温で作動するマルチウエハーＨＶＰＥ反応装置内に導入され、プロセスの残りの部分は、先の実施例にしたがう。実施例１で記述した全ての技術的プロセスの後、Ｇａ上面表面上に等分布した１０６ｃｍ−２未満のＴＤ密度を呈する自立ＧａＮウエハーを得る。
実施例４
実施例４では、その他の開口部アレイを使用する（図１０）。それらのうち、非対称開口部を使用し、こうしてその他のマスク設計におけるＴＤの多重曲げが可能となる。
本発明の範囲内で上述の通りの実施形態に対し、数多くの変更を加えることができるということがわかる。例えば、図１１ａおよび１１ｂは、支持体１００の成長面１０５に対して平行な上部面を含むピラーを示している。しかしながら、本発明は、支持体１００の成長面１０５に対して平行な上部面を含むピラーに限定されるものではない。ピラーは、丸い上部面または鋸歯の上部面または三角形の上部面を含んでいてもよい。
参考文献
− Ｉ．Ｇｒｚｅｇｏｒｙ ａｎｄ Ｓ．Ｐｏｒｏｗｓｋｉ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，３６７，２８１（２０００），
− Ｔａｋｅｙａら、ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ｃ）０，７，２２９２（２００３），
− Ｐ．Ｇｉｂａｒｔ，Ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｕｒ ｐｈａｓｅ ｅｐｉｔａｘｙ ｏｆ ＧａＮ ａｎｄ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ，Ｒｅｐｏｒｔｓ ｏｎ Ｐｒｏｇｒｅｓｓ ｉｎ Ｐｈｙｓｉｃｓ，６７（２００４）６６７，
− Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ ｏｆ ＧａＮ，Ｂ．Ｂｅａｕｍｏｎｔ，Ｐ．Ｖｅｎｎｅｇｕｅｓ ａｎｄ Ｐ．Ｇｉｂａｒｔ，Ｐｈｙｓ．ｓｔａｔ．ｓｏｌ（ｂ）２２７，１−４３（２００１）Ｓｐｅｃｉａｌ ｉｓｓｕｅ，Ｉｎｔｅｒｆａｃｅ ａｎｄ ｄｅｆｅｃｔｓ ａｔ Ａｔｏｍｉｃ Ｌｅｖｅｌ，
− Ｓ．Ｎａｋａｍｕｒａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８（１９９９）ｐ２２６，
− Ｏ．Ｎａｍ，Ｍ．Ｂｒｅｍｓｅｒ，Ｔ．Ｚｈｅｌｅｖａ，ａｎｄ Ｒ．Ｄａｖｉｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７１（１８），１９９７，２６３８−２６４０，
− Ｓａｓａｏｋａら、Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ １８９−１９０，６１（１９９８），
− Ｓ．Ｇｒａｄｃａｋら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８５，４６４８ （２００４），
− Ｋ．Ｌｉｎｔｈｉｃｕｍ，Ｔ．Ｇｅｈｒｋｅ，Ｄ．Ｔｈｏｍｓｏｎ，Ｋ．Ｔｒａｃｙ，Ｅ．Ｃａｒｌｓｏｎ，Ｔ．Ｓｍｉｔｈ，Ｔ．Ｚｈｅｌｅｖａ，Ｃ．Ｚｏｒｍａｎ，Ｍ．Ｍｅｈｒｅｇａｎｙ，ａｎｄ Ｒ．Ｄａｖｉｓ，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．４Ｓ１，Ｇ４．９，１９９９，
− Ｔ． Ｚｈｅｌｅｖａ，Ｓ．Ｓｍｉｔｈ，Ｄ．Ｔｈｏｍｓｏｎ，Ｔ．Ｇｅｈｒｋｅ，Ｋ．Ｌｉｎｔｈｉｃｕｍ，Ｐ．Ｒａｊａｇｏｐａｌ，Ｅ．Ｃａｒｌｓｏｎ，Ｗ．Ａｓｈｍａｗｉ，ａｎｄ Ｒ．Ｄａｖｉｓ，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．４Ｓ１，Ｇ３．３８，１９９９

Claims (16)

  1. 成長面（１０５）を含む支持体（１００）上でのエピタキシャル成長により窒化物単結晶を製造するための方法において、
    − 前記支持体（１００）上に犠牲床（１０１）を形成するステップであって、前記犠牲床は、前記成長面を露出させる開口部を有するステップと；
    − ＧａＮエピタキシャル成長と相溶性を有する材料からなるピラー層をエピタキシャル成長させるステップであって、前記ピラー層は、露出された前記開口部から成長するとともに、前記犠牲床上にも延伸するステップと；
    − 前記ピラー層をパターニングすることにより前記犠牲床上にピラー（１０２）を形成するステップと；
    − 前記ピラーの間の前記成長面の部分が被覆されるように、マスクを形成するステップと；
    − 窒化物結晶層（１０３）が前記ピラーの間に形成されたホール（１０７）の中を支持体に至るまで延在しないような条件の下で、前記ピラー上に前記窒化物結晶層（１０３）を成長させるステップであって、１本のピラーの前記高さＤと隣接する２本のピラー間の距離ｄの比率Ｄ／ｄが１．５以上であるステップと；
    − 前記支持体から前記窒化物結晶層を除去するステップと、
    を含む方法。
  2. 各ピラーが壁（１０４）を含み、前記壁が前記支持体の前記成長面に対して垂直である、請求項１に記載の方法。
  3. 前記ピラーが同じ高さ（Ｄ）を有する、請求項１〜２のいずれか一項に記載の方法。
  4. 前記ピラーの上部面が前記ピラーの成長面を画定し、前記ピラーの前記成長面の表面が、前記支持体の前記成長面の全ての表面の２０％超である、請求項１〜３のいずれか一項に記載の方法。
  5. 前記ピラーの前記上部面が前記ピラーの成長面を画定し、前記ピラーの前記成長面の前記表面が、前記支持体の前記成長面の前記全ての表面の８０％未満である、請求項１〜４のいずれか一項に記載の方法。
  6. 前記Ｄ／ｄ比が２以上である、請求項１に記載の方法。
  7. 前記ピラーが分離したピラーである、請求項１〜６のいずれか一項に記載の方法。
  8. 前記ピラーが前記支持体上に等分布している、請求項１〜７のいずれか一項に記載の方法。
  9. 前記ピラーがＧａＮで作られている、請求項１〜８のいずれか一項に記載の方法。
  10. 前記犠牲床が化学的除去可能な材料で作られている、請求項１〜９のいずれか一項に記載の方法。
  11. 前記犠牲床がＳｉＯ ２ で作られている、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記窒化物結晶層を前記支持体から除去する前記ステップが、前記犠牲床の前記化学的エッチングを含む、請求項１〜１１のいずれか一項に記載の方法。
  13. 前記ピラーの間の前記マスクが、前記窒化物結晶層の成長時に、多結晶の被着を回避する、請求項１〜１１のいずれか一項に記載の方法。
  14. エピタキシャル成長により窒化物単結晶を請求項１〜１１のいずれか一項に記載の方法によって製造するための基板において、支持体および前記支持体上の複数のピラーを含み、前記支持体と前記ピラーとの間の犠牲床をさらに含む、基板。
  15. 請求項１〜１１のいずれか一項に記載の方法による基板と前記基板上の窒化物単結晶を含む半導体材料において、前記基板が支持体、前記支持体上の犠牲床および前記犠牲床上の複数のピラーを含む、半導体材料。
  16. 請求項１〜１１のいずれか一項に記載の方法によって得られる、ピラーを含む窒化物単結晶。
JP2011539910A 2008-12-24 2008-12-24 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス Expired - Fee Related JP5328931B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2008/068290 WO2010072273A1 (en) 2008-12-24 2008-12-24 Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof

Publications (2)

Publication Number Publication Date
JP2012511489A JP2012511489A (ja) 2012-05-24
JP5328931B2 true JP5328931B2 (ja) 2013-10-30

Family

ID=40873313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011539910A Expired - Fee Related JP5328931B2 (ja) 2008-12-24 2008-12-24 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス

Country Status (9)

Country Link
US (1) US9012306B2 (ja)
EP (1) EP2376680A1 (ja)
JP (1) JP5328931B2 (ja)
KR (1) KR101470809B1 (ja)
CN (1) CN102257189B (ja)
CA (1) CA2747574C (ja)
RU (1) RU2485221C2 (ja)
TW (1) TWI427199B (ja)
WO (1) WO2010072273A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102220640B (zh) * 2011-06-09 2013-03-27 青岛铝镓光电半导体有限公司 氮化镓单晶的制备方法
TWI528580B (zh) * 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
EP2837021A4 (en) * 2012-04-13 2016-03-23 Tandem Sun Ab METHOD AND DEVICE FOR PRODUCING A SEMICONDUCTOR BASED ON EPITAXIAL GROWTH
TW201346992A (zh) * 2012-04-23 2013-11-16 Nanocrystal Asia Inc 低缺陷密度平坦基板之製造方法
DE102012223986B4 (de) * 2012-12-20 2015-04-09 Forschungsverbund Berlin E.V. Template für laterales Überwachsen mindestens einer Gruppe-III-Nitrid-basierten Schicht
JP5999443B2 (ja) * 2013-06-07 2016-09-28 豊田合成株式会社 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
US9064699B2 (en) * 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US10204989B2 (en) 2013-12-23 2019-02-12 Intel Corporation Method of fabricating semiconductor structures on dissimilar substrates
WO2015099689A1 (en) 2013-12-23 2015-07-02 Intel Corporation Method of fabricating semiconductor structures on dissimilar substrates
KR102140789B1 (ko) 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
CN104347356B (zh) * 2014-09-09 2017-05-17 北京大学 一种在GaN衬底上同质外延生长的方法
JP2020536033A (ja) 2017-10-05 2020-12-10 ヘキサジェム アーベー プレーナ形ｉｉｉ−ｎ半導体層を有する半導体デバイスおよび製作方法
FR3075833B1 (fr) * 2017-12-22 2022-05-20 Commissariat Energie Atomique Procede permettant d'obtention d'une couche de nitrure
CN110670135B (zh) * 2018-07-03 2021-03-05 中国科学院福建物质结构研究所 一种氮化镓单晶材料及其制备方法
US10566493B1 (en) 2018-07-31 2020-02-18 International Business Machines Corporation Device with integration of light-emitting diode, light sensor, and bio-electrode sensors on a substrate
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
WO2020186205A1 (en) * 2019-03-13 2020-09-17 The Regents Of The University Of California Substrate for removal of devices using void portions
FR3097681B1 (fr) * 2019-06-21 2021-06-18 Commissariat Energie Atomique Procédé de réalisation de vignettes de nitrure destinées chacune à former un dispositif électronique ou optoélectronique
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
WO2021162727A1 (en) 2020-02-11 2021-08-19 SLT Technologies, Inc Improved group iii nitride substrate, method of making, and method of use
JP7467182B2 (ja) 2020-03-18 2024-04-15 住友化学株式会社 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体
CN115036366A (zh) * 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法
CN115347037A (zh) * 2022-08-26 2022-11-15 江苏第三代半导体研究院有限公司 半导体外延结构及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6177359B1 (en) 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JPWO2003015143A1 (ja) * 2001-08-01 2004-12-02 財団法人名古屋産業科学研究所 Ｉｉｉ族窒化物半導体膜およびその製造方法
CA2464083C (en) * 2001-10-26 2011-08-02 Ammono Sp. Z O.O. Substrate for epitaxy
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
US20080163814A1 (en) * 2006-12-12 2008-07-10 The Regents Of The University Of California CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102257189A (zh) 2011-11-23
EP2376680A1 (en) 2011-10-19
CA2747574C (en) 2015-07-14
WO2010072273A1 (en) 2010-07-01
TWI427199B (zh) 2014-02-21
RU2011127319A (ru) 2013-01-27
CA2747574A1 (en) 2010-07-01
JP2012511489A (ja) 2012-05-24
US9012306B2 (en) 2015-04-21
CN102257189B (zh) 2015-08-19
KR20110106876A (ko) 2011-09-29
TW201040330A (en) 2010-11-16
KR101470809B1 (ko) 2014-12-09
RU2485221C2 (ru) 2013-06-20
US20110316000A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
JP6218788B2 (ja) 低転位密度ＧａＮの成長のためのプロセス
US7560296B2 (en) Process for producing an epitalixal layer of galium nitride
US7288830B2 (en) III-V nitride semiconductor substrate and its production method
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2014129225A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP2008150284A (ja) 窒化物半導体基板及びその製造方法
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
Scholz et al. GaN‐Based Materials: Substrates, Metalorganic Vapor‐Phase Epitaxy, and Quantum Well Properties
JP2024119396A (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120823

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130723

R150 Certificate of patent or registration of utility model

Ref document number: 5328931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees