JP5326648B2 - 基準信号発生回路 - Google Patents

Description

本発明は、基準信号発生回路に関する。

アナログ回路には、その動作の基準となる電圧や電流が必要である。このため、一般的に、基準電圧発生回路や基準電流発生回路等の基準信号発生回路が用いられる。特に精度が要求されるアナログ回路では、電源変動及び温度変動に依存しない基準信号発生回路が必要とされる。

例えば、基準信号発生回路としては、２つのカレントミラー回路をループ状に接続し、１つの抵抗で電流値を定める基準電流発生回路が知られている。

特開平７−１４６７２５号公報

半導体装置の電源電圧の低電圧化に伴い、より低電圧で動作する基準信号発生回路が必要とされる。また、基準信号発生回路をチップに実装した場合、なるべく電源変動及び温度変動に依存しないことが必要とされる。

本発明は、低電圧動作が可能で、電源変動及び温度変動に依存しない、バンドギャップリファレンス回路を含む基準信号発生回路を提供することを目的とする。

開示される基準信号発生回路は、バンドギャップリファレンスメイン部と、第１バイアス電圧発生部と、第２バイアス電圧発生部と、出力部とを備える。バンドギャップリファレンスメイン部は、複数の第１導電型のトランジスタにより構成された第１カスコードカレントミラー部と、複数の第２導電型のトランジスタにより構成された第２カスコードカレントミラー部と、バンドギャップを利用して基準信号を生成するリファレンス部とを備え、第１カスコードカレントミラー部を第１電位に接続し、リファレンス部を第２電位に接続し、第２カスコードカレントミラー部を第１カスコードカレントミラー部とリファレンス部との間に接続する。第１バイアス電圧発生部は、第１カスコードカレントミラー部に流れる電流をコピーすることにより、第２カスコードカレントミラー部のバイアス電圧を生成する。第２バイアス電圧発生部は、第２カスコードカレントミラー部に流れる電流をコピーすることにより、第１カスコードカレントミラー部のバイアス電圧を生成する。出力部は、第１カスコードカレントミラー部の複数の第１導電型のトランジスタに対応する複数の第１導電型のトランジスタを含み、第１カスコードカレントミラー部に接続されかつ第２カスコードカレントミラー部に接続されない出力部であって、第１カスコードカレントミラー部からの出力に基づいて基準信号を生成して出力する。
また、開示される基準信号発生回路は、前記バンドギャップリファレンスメイン部と、前記第１バイアス電圧発生部と、前記第２バイアス電圧発生部と、出力部とを備える。出力部は、バンドギャップリファレンスメイン部の出力に基づいて得られる信号を用いて、基準信号を生成して出力する。第１バイアス電圧発生部は、第１カスコードカレントミラー部におけるカスコード接続と同一のカスコード接続とされた複数の第１導電型のトランジスタを含む。第２バイアス電圧発生部は、第２カスコードカレントミラー部におけるカスコード接続と同一のカスコード接続とされた複数の第２導電型のトランジスタを含む。リファレンス部は、第２カスコードカレントミラー部を構成するカレントミラーの一方に接続された第１ダイオードと、第２カスコードカレントミラー部を構成するカレントミラーの他方に接続され、第１ダイオードのＰＮ接合面積のｎ倍のＰＮ接合面積を有する第２ダイオードとを含む。第１バイアス電圧発生部は、更に、第１ダイオードと同一のＰＮ接合面積を有するダイオードを含む。第２バイアス電圧発生部は、更に、第１ダイオードと同一のＰＮ接合面積を有するダイオードを含む。

開示される基準信号発生回路によれば、内部に抵抗が存在しないので、低電圧動作が可能であり、バンドギャップリファレンス回路とは別にバイアス回路を形成する必要がない。このため、バンドギャップリファレンス回路をチップに実装した場合でも、大面積を必要とせず、また、最適な値のバイアス電圧を印可することができる。この結果、回路の構造が単純であり、動作が安定しやすく、低電圧でも動作可能で、電源変動及び温度変動に依存しない基準信号発生回路を実現することができる。

基準信号発生回路の構成の一例を示す図である。 基準信号発生回路の部分的な動作説明図である。 基準信号発生回路の動作説明図である。 基準信号発生回路のシミュレーション結果を示す図である。 基準信号発生回路のシミュレーション結果を示す図である。 基準信号発生回路の構成の他の一例を示す図である。 基準信号発生回路の構成の他の一例を示す図である。 基準信号発生回路の構成の他の一例を示す図である。 基準信号発生回路の構成の他の一例を示す図である。 基準信号発生回路の構成の他の一例を示す図である。 基準信号発生回路の構成の他の一例を示す図である。 基準信号発生回路の構成の他の一例を示す図である。 基準信号発生回路の例を示す図である。

低電圧で動作する他の基準信号発生回路としては、ＰＮ接合ダイオード又はＰＮＰトランジスタのバンドギャップ電圧を用いるバンドギャップリファレンス回路が知られている。バンドギャップリファレンス回路としては、図１３（Ａ）に示す増幅器を用いるタイプと、図１３（Ｂ）に示すカレントミラーを用いるタイプが考えられる。

ここで、前述したように、より低電圧で動作し、かつ、電源変動及び温度変動に依存せず、一定の基準電圧又は電流を外部回路に提供することができる基準信号発生回路が必要とされる。

なお、この明細書では、電源変動及び温度変動に依存せず、一定の基準電圧又は電流を外部回路に提供することを、「高精度」ということとする。

しかし、図１３（Ａ）に示す増幅器を用いるバンドギャップリファレンス回路は、バンドギャップリファレンス回路の内部に増幅器の出力をフィードバックするループが含まれる。このため、ループの動作が安定性し難く、場合によっては発振する危険性がある。また、低電圧動作及び高精度化のためには、高ゲインで低電圧動作可能な増幅器を用いれば良いが、そのような増幅器の実現は難しい。

また、図１３（Ｂ）に示すカレントミラーを用いるバンドギャップリファレンス回路は、回路構造は単純であり、動作も安定し易い。しかし、高精度化のためには、カスコードカレントミラーを使用しなければならないので、低電圧動作には不利である。

図１３（Ｃ）及び（Ｄ）は、本発明者が検討した、カスコードカレントミラーを用いたバンドギャップリファレンス回路を示す。

図１３（Ｃ）のバンドギャップリファレンス回路は、内部に抵抗が存在するため、低電圧動作には向かない。図１３（Ｄ）のバンドギャップリファレンス回路は、低電圧動作には向いている。しかし、バンドギャップリファレンス回路の外部に、これとは別に形成されたバイアス回路が必要になる。このため、バンドギャップリファレンス回路をチップに実装した場合、大面積が必要となる。また、バイアス電圧がバンドギャップリファレンス回路の外部から与えられるため、最適な値のバイアス電圧が印可されることを保証することができない。

（第１の実施態様）
図１は、第１の実施態様である基準信号発生回路の構成を示す図である。

図１の基準信号発生回路は、バンドギャップリファレンスメイン部（以下、メイン部という）１と、第１バイアス電圧発生部２と、第２バイアス電圧発生部３と、出力部４とを備える。図１の基準信号発生回路は、出力部４から基準電圧ＶＲＥＦを出力する基準電圧発生回路である。

なお、図１において、ＰチャネルＭＯＳＦＥＴは、ゲート電極に○を付して表し、符号ＭＰを用いて表す。図１において、ＮチャネルＭＯＳＦＥＴは、ゲート電極に○を付さずに表し、符号ＭＮを用いて表す。他の図においても同様である。

メイン部１は、第１カスコードカレントミラー部１５と、第２カスコードカレントミラー部１６と、リファレンス部１７とを備える。第１カスコードカレントミラー部１５は、複数の第１導電型のトランジスタにより構成される。第２カスコードカレントミラー部１６は、複数の第２導電型のトランジスタにより構成される。

図１の基準電圧発生回路において、第１導電型のトランジスタはＰチャネルＭＯＳＦＥＴであり、第２導電型のトランジスタはＮチャネルＭＯＳＦＥＴである。

メイン部１において、第１カスコードカレントミラー部１５は、ＰチャネルＭＯＳＦＥＴ（以下「ＭＰ」と表記する）ＭＰ０〜ＭＰ３を備える。第１カスコードカレントミラー部１５では、ＭＰ０とＭＰ１とが直列に接続され、ＭＰ２とＭＰ３とが直列に接続される。ＭＰ０のゲート電極とＭＰ２のゲート電極には、共通の信号が入力される。換言すれば、ＭＰ０のゲート電極とＭＰ２のゲート電極とにはＭＰ３のドレインが接続される。これにより、ＭＰ０及びＭＰ１が構成する直列回路と、ＭＰ２及びＭＰ３が構成する直列回路とが、カレントミラーを構成する。換言すれば、例えば、ＭＰ２及びＭＰ３に流れる電流がコピーされて、ＭＰ０及びＭＰ１に流れる。

メイン部１において、第２カスコードカレントミラー部１６は、ＮチャネルＭＯＳＦＥＴ（以下「ＭＮ」と表記する）ＭＮ０〜ＭＮ３を備える。第２カスコードカレントミラー部１６では、ＭＮ３とＭＮ２とが直列に接続され、ＭＮ１とＭＮ０とが直列に接続される。ＭＮ３のゲート電極とＭＮ１のゲート電極には、共通の信号が入力される。換言すれば、ＭＮ３のゲート電極とＭＮ１のゲート電極とにはＭＮ３のドレインが接続される。これにより、ＭＮ３及びＭＮ２が構成する直列回路と、ＭＮ１及びＭＮ０が構成する直列回路とが、カレントミラーを構成する。換言すれば、例えば、ＭＮ３及びＭＮ２に流れる電流がコピーされて、ＭＮ１及びＭＮ０に流れる。

このように、図１の基準電圧発生回路は、基準信号を発生するバンドギャップリファレンス回路即ちメイン部１において、カレントミラーを用いる。これにより、基準信号発生回路の構造の単純化を実現し、基準信号発生回路の安定な動作を実現する。これに加えて、図１の基準電圧発生回路は、更に、メイン部１において、カスコードカレントミラーを用いる。これにより、基準信号発生回路の高精度化を実現する。

なお、後述するように、第１バイアス電圧発生部２及び第２バイアス電圧発生部３は、共に、メイン部１の第１カスコードカレントミラー部１５に対応する回路を含む。換言すれば、メイン部１の第１カスコードカレントミラー部１５と、第１バイアス電圧発生部２及び第２バイアス電圧発生部３における第１カスコードカレントミラー部１５に対応する回路２５及び３５とが、第１カスコードカレントミラー回路５を構成する。

また、後述するように、第１バイアス電圧発生部２及び第２バイアス電圧発生部３は、共に、メイン部１の第２カスコードカレントミラー部１６に対応する回路を含む。換言すれば、メイン部１の第２カスコードカレントミラー部１６と、第１バイアス電圧発生部２及び第２バイアス電圧発生部３における第２カスコードカレントミラー部１６に対応する回路２６及び３６とが、第２カスコードカレントミラー回路６を構成する。

更に、後述するように、第１バイアス電圧発生部２及び第２バイアス電圧発生部３は、共に、メイン部１のリファレンス部１７の一部に対応する回路を含む。ここで、リファレンス部１７の一部とは、リファレンス部１７の中で基本回路１Ａを構成する部分、即ち、ダイオードＤ２及び抵抗Ｒ２２である。換言すれば、メイン部１のリファレンス部１７と、第１バイアス電圧発生部２及び第２バイアス電圧発生部３におけるリファレンス部１７に対応する回路２７及び３７とが、リファレンス回路７を構成する。

以上から、図１の基準電圧発生回路においては、メイン部１と、第１バイアス電圧発生部２及び第２バイアス電圧発生部３とが一体に形成されていると言うことができる。

第１カスコードカレントミラー回路５は、第１電位に接続される。リファレンス回路７は、第２電位に接続される。図１の基準電圧発生回路において、第１電位は、電源電位ＶＤであり、例えば、１．５Ｖである。また、図１において、第２電位は、接地電位であり、例えば、０Ｖである。第２カスコードカレントミラー回路６は、第１カスコードカレントミラー回路５とリファレンス回路７との間に接続される。

従って、第１カスコードカレントミラー回路５は、電源電位ＶＤ側（図示上側）に接続される上段のカレントミラー回路である。第２カスコードカレントミラー回路６は、接地電位側（図示下側）に接続される下段のカレントミラー回路である。

メイン部１において、リファレンス部１７は、ダイオードＤ２、ダイオードＤ３、抵抗Ｒ１、２個の抵抗Ｒ２２及びＲ２３を含む。ダイオードＤ２と抵抗Ｒ２２は、第２カスコードカレントミラー部１６のＭＮ２のソースと接地電位との間に接続される。ダイオードＤ３と抵抗Ｒ１との直列回路と抵抗Ｒ２３とは、それぞれ第２カスコードカレントミラー部１６のＭＮ０のソースと接地電位との間に接続される。

換言すれば、リファレンス部１７において、第１ダイオードＤ２は、第２カスコードカレントミラー部１６を構成するカレントミラーの一方に接続され、第２ダイオードＤ３は、第２カスコードカレントミラー部１６を構成するカレントミラーの他方に接続される。第２ダイオードＤ３は、第１ダイオードＤ２のＰＮ接合面積のｎ倍のＰＮ接合面積を有する。換言すれば、第１ダイオードＤ２のＰＮ接合面積と第２ダイオードＤ３のＰＮ接合面積の比は１：ｎである。ｎは、通常は、２以上の整数とされる。ｎの値は、ダイオードの占有面積、ばらつき等を考慮した値を選択する。

また、リファレンス部１７は、第１ダイオードＤ２に並列に接続された第１補助抵抗Ｒ２２と、第２ダイオードＤ３に並列に接続された第２補助抵抗Ｒ２３とを含む。第１補助抵抗Ｒ２２の値と第２補助抵抗Ｒ２３の値は等しい。なお、図３を参照して後述するように、第１バイアス電圧発生部２における補助抵抗Ｒ２１及び第２バイアス電圧発生部３における補助抵抗Ｒ２４も、補助抵抗Ｒ２２及びＲ２３と同一の抵抗値を有する。

このように、メイン部１のリファレンス部１７は、第１及び第２導電型のトランジスタが形成される半導体基板を構成するシリコンのバンドギャップを利用して、基準信号を生成する。従って、リファレンス部１７は、バンドギャップを利用して基準信号又は参照信号を生成する回路、即ち、バンドギャップリファレンス回路である。

なお、以上から判るように、メイン部１は、内部における電流の流れに着目すると、基本回路１Ａと、ｎ倍回路１Ｂとを備えると言うことができる。基本回路１Ａは、ＭＰ０、ＭＰ１、ＭＮ３、ＭＮ２と、ダイオードＤ２と、抵抗Ｒ２とを含む。ｎ倍回路１Ｂは、ＭＰ２、ＭＰ３、ＭＮ１、ＭＮ０と、抵抗Ｒ１と、ダイオードＤ３と、抵抗Ｒ２とを含む。

第１バイアス電圧発生部２は、ＭＰ５、ＭＰ６、ＭＮ４と、ダイオードＤ１と、抵抗Ｒ２とを備える。ＭＰ５及びＭＰ６は、メイン部１の第１カスコードカレントミラー部１５に対応する回路２５である。ＭＮ４は、メイン部１の第２カスコードカレントミラー部１６に対応する回路２６である。並列に接続されたダイオードＤ１と抵抗Ｒ２とは、メイン部１のリファレンス部１７に対応する回路２７である。従って、ＭＰ５及びＭＰ６と、ＭＮ４と、ダイオードＤ１が、電源電位ＶＤと接地電位との間に、この順に直列に接続される。なお、ダイオードＤ１はダイオードＤ２と同一特性のダイオードである。

このように、第１バイアス電圧発生部２は、メイン部１の第１カスコードカレントミラー部１５におけるカスコード接続即ちＭＰ０及びＭＰ１と同一のカスコード接続とされた複数の第１導電型のトランジスタ、換言すれば、ＭＰ５及びＭＰ６を含む。また、第１バイアス電圧発生部２は、第１ダイオードＤ２と同一のＰＮ接合面積を有するダイオードＤ１を含む。また、第１バイアス電圧発生部２は、第１ダイオードＤ２と同一のＰＮ接合面積を有するダイオードＤ１に並列に接続された補助抵抗Ｒ２１を含む。

以上から、第１バイアス電圧発生部２は、ＭＰ５及びＭＰ６により、メイン部１の第１カスコードカレントミラー部１５に流れる電流をコピーする。このコピーされた電流は、ダイオード接続されたＭＮ４に流れる。これにより、第１バイアス電圧発生部２は、ＭＮ４により、メイン部１の第２カスコードカレントミラー部１６のバイアス電圧ＮＢＩＡＳＣを生成する。バイアス電圧ＮＢＩＡＳＣは、図３に示される。バイアス電圧ＮＢＩＡＳＣは、メイン部１の第２カスコードカレントミラー部１６に供給される。具体的には、バイアス電圧ＮＢＩＡＳＣは、ＭＮ３及びＭＮ１のゲート電極に供給される。これにより、第１バイアス電圧発生部２は、第２カスコードカレントミラー部１６に最適な値のバイアス電圧を印可することができる。

バイアス電圧ＮＢＩＡＳＣによりＭＮ３がオンすると、ＭＮ３を介してダイオード接続されたＭＮ２に電流が流れる。これにより、第１カスコードカレントミラー部１５において、電圧ＮＢＩＡＳが生成される。電圧ＮＢＩＡＳは、バイアス電圧ＮＢＩＡＳＣに基づいて形成された２次的なバイアス電圧であると考えて良い。バイアス電圧ＮＢＩＡＳＣと電圧ＮＢＩＡＳとの差分は、図４に示すようになる。

第２カスコードカレントミラー部１６において、バイアス電圧ＮＢＩＡＳＣはＭＮ１のゲート電極に供給され、電圧ＮＢＩＡＳはＭＮ０のゲート電極に供給される。これにより、第２カスコードカレントミラー部１６において、前述したように、カスコードカレントミラーが構成される。

第２バイアス電圧発生部３において、バイアス電圧ＮＢＩＡＳＣはＭＮ６のゲート電極に供給され、電圧ＮＢＩＡＳはＭＮ５のゲート電極に供給される。これにより、第２バイアス電圧発生部３は、メイン部１の第２カスコードカレントミラー部１６に流れる電流を、正確にコピーすることができる。

以上のように、第１バイアス電圧発生部２の構成は、メイン部１の特に基本回路１Ａと類似の構成とされる。具体的には、ＭＰ５及びＭＰ６は、第１カスコードカレントミラー部１５のＭＰ０及びＭＰ１と同じ構成とされる。ダイオード接続されたＭＮ４は、ダイオード接続されたＭＮＭＮ２に相当し、ダイオードＤ１及び抵抗Ｒ２１は、リファレンス部１７のダイオードＤ２及び抵抗Ｒ２２と同じ構成とされる。従って、第１バイアス電圧発生部２の構成は、メイン部１の特に基本回路１Ａとほぼ同一の構成と言うことができる。これにより、低電圧でも動作可能で、電源変動及び温度変動に依存しない基準電圧発生回路を実現することができる。

第２バイアス電圧発生部３は、ＭＰ４、ＭＮ６、ＭＮ５と、ダイオードＤ４と、抵抗Ｒ２とを備える。ＭＰ４は、メイン部１の第１カスコードカレントミラー部１５に対応する回路３５である。ＭＮ６及びＭＮ５は、メイン部１の第２カスコードカレントミラー部１６に対応する回路３６である。並列に接続されたダイオードＤ４と抵抗Ｒ２４とは、メイン部１のリファレンス部１７に対応する回路３７である。従って、ＭＰ４と、ＭＮ６及びＭＮ５と、ダイオードＤ４が、電源電位ＶＤと接地電位との間に、この順に直列に接続される。なお、ダイオードＤ４はダイオードＤ１又はＤ２と同一特性のダイオードである。

このように、第２バイアス電圧発生部３は、メイン部１の第２カスコードカレントミラー部１６におけるカスコード接続即ちＭＮ１及びＭＮ０と同一のカスコード接続とされた複数の第２導電型のトランジスタ、換言すれば、ＭＮ６及びＭＮ５を含む。また、第２バイアス電圧発生部３は、第１ダイオードＤ２と同一のＰＮ接合面積を有するダイオードＤ４を含む。また、第２バイアス電圧発生部３は、第１ダイオードＤ２と同一のＰＮ接合面積を有するダイオードＤ４に並列に接続された補助抵抗Ｒ２４を含む。

以上から、第２バイアス電圧発生部３は、ＭＮ６及びＭＮ５により、メイン部１の第２カスコードカレントミラー部１６に流れる電流をコピーする。このコピーされた電流は、ダイオード接続されたＭＰ４に流れる。これにより、第２バイアス電圧発生部３は、ＭＰ４により、メイン部１の第１カスコードカレントミラー部１５のバイアス電圧ＰＢＩＡＳＣを生成する。バイアス電圧ＰＢＩＡＳＣは、図３に示される。バイアス電圧ＰＢＩＡＳＣは、メイン部１の第１カスコードカレントミラー部１５に供給される。具体的には、バイアス電圧ＰＢＩＡＳＣは、ＭＰ３及びＭＰ１のゲート電極に供給される。これにより、第２バイアス電圧発生部３は、第１カスコードカレントミラー部１５に最適な値のバイアス電圧を印可することができる。

バイアス電圧ＰＢＩＡＳＣによりＭＰ３がオンすると、ＭＰ３を介してダイオード接続されたＭＰ２に電流が流れる。これにより、第１カスコードカレントミラー部１５において、電圧ＰＢＩＡＳが生成される。電圧ＰＢＩＡＳは、バイアス電圧ＰＢＩＡＳＣに基づいて形成された２次的なバイアス電圧であると考えて良い。バイアス電圧ＰＢＩＡＳＣと電圧ＰＢＩＡＳとの差分は、図４に示すようになる。

第１カスコードカレントミラー部１５において、バイアス電圧ＰＮＢＩＡＳＣはＭＰ１のゲート電極に供給され、電圧ＰＢＩＡＳはＭＰ０のゲート電極に供給される。これにより、第１カスコードカレントミラー部１５において、前述したように、カスコードカレントミラーが構成される。

第１バイアス電圧発生部２において、バイアス電圧ＰＢＩＡＳＣはＭＰ６のゲート電極に供給され、電圧ＰＢＩＡＳはＭＰ５のゲート電極に供給される。これにより、第１バイアス電圧発生部２は、メイン部１の第１カスコードカレントミラー部１５に流れる電流を、正確にコピーすることができる。

以上のように、第２バイアス電圧発生部３の構成は、メイン部１の特に基本回路１Ｂと類似の構成とされる。具体的には、ダイオード接続されたＭＰ４は、ダイオード接続されたＭＰ２に相当し、ＭＮ６及びＭＮ５は、第２カスコードカレントミラー部１６のＭＮ１及びＭＮ０と同じ構成とされる。ダイオードＤ４及び抵抗Ｒ２４は、リファレンス部１７のダイオードＤ３と直接接続された抵抗Ｒ１及び抵抗Ｒ２３と同じ構成とされる。従って、第２バイアス電圧発生部３の構成は、メイン部１の特に基本回路１Ｂとほぼ同一の構成と言うことができる。これにより、低電圧でも動作可能で、電源変動及び温度変動に依存しない基準電圧発生回路を実現することができる。

出力部４は、ＭＰ７、ＭＰ８と、抵抗Ｒ３とを備える。ＭＰ７及びＭＰ８は、メイン部１の第１カスコードカレントミラー部１５に対応する部分である。抵抗Ｒ３は、メイン部１のリファレンス部１７に対応する部分である。従って、ＭＰ５及びＭＰ６と、抵抗Ｒ３が、電源電位ＶＤと接地電位との間に、この順に直列に接続される。

このように、出力部４は、第１カスコードカレントミラー部１５におけるカスコード接続即ちＭＰ０及びＭＰ１と同一のカスコード接続とされた複数の第１導電型のトランジスタ、換言すれば、ＭＰ７及びＭＰ８を含む。これにより、出力部４は、ＭＰ７及びＭＰ８により、第１カスコードカレントミラー部１５に流れる電流をコピーする。このコピーされた電流と抵抗Ｒ３とにより、出力部４は、基準電圧ＶＲＥＦを形成して出力する。

このように、出力部４の構成は、メイン部１の特に基本回路１Ａに近い構成とされる。具体的には、ＭＰ７及びＭＰ８は、第１カスコードカレントミラー部１５のＭＰ０及びＭＰ１と同じ構成とされる。しかし、メイン部１の第２カスコードカレントミラー部１６に相当する部分は備えない。メイン部１のリファレンス部１７に相当する部分は、抵抗Ｒ３とされる。これにより、出力部４は、メイン部１の出力に基づいて得られる信号を用いて、基準信号を生成して出力する。

次に、図１の基準電圧発生回路の動作について、図２及び図３を参照して、簡単に説明する。図２は、バンドギャップリファレンスの基本回路として、電流源を仮定した場合の説明図である。図３は、図１の基準電圧発生回路において、電流値Ｉ１〜Ｉ４、電流コピーループ、抵抗Ｒ１、Ｒ２及びＲ３の値を示した図である。

バンドギャップリファレンスを利用した基準信号発生回路においては、図２において、「各電流源から流れる電流（Ｉ０＋Ｉ１）の値が同一である」ことが必要である。図２において、ノードＮ２に接続された電流源は、メイン部１の基本回路１Ａを電流源として表したものである。ノードＮ３に接続された電流源は、メイン部１のｎ倍回路１Ｂを電流源として表したものである。基準電圧ＶＲＥＦを出力する出力ノードに接続された電流源は、出力部４を電流源として表したものである。

「各電流源から流れる電流（Ｉ０＋Ｉ１）の値が同一である」ことを図３の基準電圧発生回路に当てはめると、電流Ｉ２の値及び電流Ｉ３の値が同一になることである。そこで、図３の基準電圧発生回路は、メイン部１の第１カスコードカレントミラー部１５及び第２カスコードカレントミラー部１６により、電流Ｉ２及びＩ３のコピーをループ状に行う。この時、図３の基準電圧発生回路は、適切な値のバイアス電圧ＰＢＩＡＳＣ及びＮＢＩＡＳＣを、メイン部１の第１カスコードカレントミラー部１５及び第２カスコードカレントミラー部１６に印加する。これにより、電流Ｉ２及びＩ３を正確にコピーすることができる。

図１の基準電圧発生回路において、第１バイアス電圧発生部２のダイオードＤ１及び抵抗Ｒ２１は、メイン部１の基本回路１ＡにおけるダイオードＤ２及び抵抗Ｒ２２と同一の構成とされる。これにより、第１バイアス電圧発生部２において、メイン部１を流れる電流Ｉ２と同一の電流Ｉ１が流れる。第２バイアス電圧発生部３のダイオードＤ４及び抵抗Ｒ２４は、メイン部１の基本回路１ＡにおけるダイオードＤ２及び抵抗Ｒ２２と同一の構成とされる。これにより、第２バイアス電圧発生部３において、メイン部１を流れる電流Ｉ２と同一の電流Ｉ１が流れる。電流Ｉ２及びＩ３は、相互にコピーされた電流である。従って、Ｉ１＝Ｉ２＝Ｉ３＝Ｉ４である。

例えば、ＭＰ２及びＭＰ３に流れる電流は、カレントミラーにより、ＭＰ０及びＭＰ１にコピーされる。ＭＰ０及びＭＰ１に流れる電流は、ＭＮ３及びＭＮ２に流れる。ＭＮ３及びＭＮ２に流れる電流は、カレントミラーにより、ＭＮ１及びＭＮ０にコピーされる。ＭＮ１及びＭＮ０に流れる電流は、ＭＰ２及びＭＰ３に流れる電流と等しい。

一方、ＭＰ２及びＭＰ３に流れる電流は、カレントミラーにより、ＭＰ５及びＭＰ６にコピーされる。これは、ＭＮ４を流れる電流に等しい。これにより、第２カスコードカレントミラー回路６が、第２カスコードカレントミラー回路６を流れる電流と等しい電流に基づいて形成されたバイアス電圧により、バイアスされる。また、ＭＮ１及びＭＮ０に流れる電流は、カレントミラーにより、ＭＮ６及びＭＮ５にコピーされる。これは、ＭＰ４を流れる電流に等しい。これにより、第１カスコードカレントミラー回路５が、第１カスコードカレントミラー回路５を流れる電流と等しい電流に基づいて形成されたバイアス電圧により、バイアスされる。

以上の結果、ＭＮ４及びＭＮ５のソース電圧即ちノードＮ１及びＮ４の電圧が、メイン部１のノードＮ２及びＮ３の電圧と同一になる。これにより、ダイオード接続されたＭＮ４とＭＰ４において、適切なバイアス電圧ＮＢＩＡＳＣ及びＰＢＩＡＳＣを発生させることができる。

更に、出力部４は、抵抗Ｒ３に対して、電流コピーループ内の電流と同一の電流を流すことにより、基準電圧ＶＲＥＦを発生させる。この結果、抵抗Ｒ３の値を選択することにより、基準電圧ＶＲＥＦとして、所望の電圧を発生させることができる。

なお、抵抗Ｒ３に流す電流は、カレントミラーの比で調整された電流であっても良い。ここで、カレントミラーの比とは、メイン部１のＭＰ０及びＭＰ１のサイズと、出力部４のＭＰ７及びＭＰ８のサイズの比である。

次に、メイン部１で使用する抵抗Ｒ１の値及び抵抗Ｒ２１〜Ｒ２４の値、ダイオードの比率ｎ、出力部４の抵抗Ｒ３の値の関係を、図１のバンドギャップリファレンス回路を用いた基準電圧信号発生回路に従って説明する。

各電流源から流れる電流（Ｉ０＋Ｉ１）の値が同一であれば、基準電圧ＶＲＥＦは、次式で表すことができる。

ここで、図２の各電流源において、各ダイオード側に流す電流Ｉ０の値を決めた時、抵抗値Ｒ１は次式で求まる。

次に、抵抗値Ｒ２はダイオードの温度依存性をキャンセルできる値を選択する必要があり、次式によって決定される。

次に、抵抗Ｒ３の値は、所望の出力である基準電圧ＶＲＥＦと、バンドギャップリファレンス回路の出力で得られるシリコンのバンドギャップ電圧との比で決定される。換言すれば、所望の出力である基準電圧ＶＲＥＦは、シリコンのバンドギャップ電圧は定まっているので、抵抗Ｒ３の値により決定することができる。

この式から、例えば、基準電圧ＶＲＥＦ＝１Ｖ を出力する基準電圧源を考えた場合、温度２７℃（＝３００Ｋ）でダイオードに流す電流Ｉ０を２５μＡと決める。この場合、ダイオードの順方向電圧ＶＢＥは、６７０ｍＶとなる。なお、順方向電圧ＶＢＥの値は、厳密には、半導体装置の製造プロセスに依存する。

ここで、ダイオードの比率ｎを、チップ上における基準信号発生回路の占有面積に基づいて、「４」と定めたとする。この場合、抵抗Ｒ１、Ｒ２１〜Ｒ２４、Ｒ３の値は、以下のようになる。

なお、実際の抵抗Ｒ１、Ｒ２１〜Ｒ２４、Ｒ３の値は、ダイオード特性の理想特性からのずれ、抵抗の温度依存性等の影響が有るため、シミュレーションにて値の合わせ込みを行う必要が有る。

図３は、以上の計算の結果に基づいて設計された、基準電圧ＶＲＥＦ＝１．０Ｖを出力する基準電圧発生回路の一例を示す。

図３に示すように、以上の計算の結果に基づいて、ダイオードＤ１、Ｄ２及びＤ４のＰＮ接合面積を１とする場合、ダイオードＤ３のＰＮ接合面積は４とされる。抵抗Ｒ１は、１．５８０ＫΩとされる。出力電圧を定める抵抗Ｒ３は、基準電圧ＶＲＥＦ＝１．０Ｖを得るために、１８．８３０ＫΩとされる。補助抵抗Ｒ２１〜Ｒ２４は、ダイオードＤ１〜Ｄ４の温度依存性をキャンセルするために、２３．８２６ＫΩとされる。

図４及び図５は、図３の基準電圧発生回路のシミュレーション結果を示す。

図４は、基準電圧発生回路に供給される電源電圧ＶＤと、基準電圧発生回路から出力される出力電圧ＶＲＥＦとの関係を示す。図４において、横軸は、電源電圧の値（ボルト：Ｖ）を示し、縦軸は、出力電圧の値（ボルト：Ｖ）を示す。なお、横軸及び縦軸において、共に、１Ｖ未満については、単位をｍＶとして示している。これは、図５についても、同様である。

図４から判るように、基準電圧発生回路に供給される電源電圧ＶＤが１．４Ｖから２．２Ｖまで変化しても、出力電圧ＶＲＥＦは、約１Ｖで、殆ど変化しない。従って、図３の基準電圧発生回路は、電源電圧依存性を持たないことが判る。

なお、図４において、図３に示した、バイアス電圧ＮＢＩＡＳ及びＮＢＩＡＳＣと、バイアス電圧ＰＢＩＡＳ及びＰＢＩＡＳＣも合わせて示した。図４に示すように、バイアス電圧ＰＢＩＡＳ及びＰＢＩＡＳＣは、電源電圧ＶＤと一定の電位差を持って比例して変化する。一方、バイアス電圧ＮＢＩＡＳ及びＮＢＩＡＳＣは、電源電圧ＶＤが１．４Ｖを越えると安定する。以上のようなバイアス電圧により、出力電圧ＶＲＥＦが安定することが判る。

図５は、基準電圧発生回路の動作環境の温度と、基準電圧発生回路から出力される出力電圧ＶＲＥＦとの関係を示す。図５において、横軸は、温度（℃）を示し、縦軸は、出力電圧の値（ボルト：Ｖ）を示す。

図５から判るように、基準電圧発生回路の動作環境の温度が５℃から８５℃まで変化しても、出力電圧ＶＲＥＦは、９９９．８ｍＶから１Ｖまでしか変化しない。換言すれば、温度が８０℃の範囲で変化しても、出力電圧ＶＲＥＦは僅か０．２ｍＶしか変化しない。従って、図３の基準電圧発生回路は、温度依存性を殆ど持たないことが判る。

（第２の実施態様）
図６は、第２の実施態様である基準信号発生回路の構成を示す図である。図６の基準信号発生回路は、図１の基準電圧発生回路において、ＰＮ接合ダイオードＤ１〜Ｄ４に代えて、ＰＮＰトランジスタＴ１〜Ｔ４を備える基準電圧発生回路の例である。

半導体装置の製造プロセスにおいて、基準信号発生回路に適したダイオードＤ１〜Ｄ４を、シリコンからなる半導体基板上に形成できない可能性がある。この場合、図６に示すように、図１に示したＰＮ接合ダイオードＤ１〜Ｄ４に代えて、ＰＮＰトランジスタＴ１〜Ｔ４が用いられる。このために、ＰＮＰトランジスタＴ１〜Ｔ４は、各々、そのベース電極とコレクタ電極とを短絡される。ＰＮＰトランジスタＴ１、Ｔ２及びＴ４のエミッタベース接合の面積とＰＮＰトランジスタＴ４のエミッタベース接合の面積との比は、１：ｎとされる。これにより、図６のＰＮＰトランジスタＴ１〜Ｔ４は、図１のダイオードＤ１〜Ｄ４と同様の動作をする。この結果、図６の基準信号発生回路において、出力部４から基準電圧ＶＲＥＦが出力電圧として得られる。

なお、半導体装置の製造プロセスにおいて、ＰＮＰトランジスタを、シリコンからなる半導体基板上に形成できない可能性もある。この場合、ＰＮ接合ダイオードＤ１〜Ｄ４に代えて、４個のＮＰＮトランジスタが用いられる。このために、ＮＰＮトランジスタは、各々、そのベース電極とコレクタ電極とを短絡される。ＰＮＰトランジスタＴ１、Ｔ２及びＴ４に相当するＮＰＮトランジスタのエミッタベース接合の面積と、ＰＮＰトランジスタＴ４に相当するＮＰＮトランジスタのエミッタベース接合の面積との比は、１：ｎとされる。

（第３の実施態様）
図７は、第３の実施態様である基準信号発生回路の構成を示す図である。図７の基準信号発生回路は、図１の基準電圧発生回路において、更に、スタートアップ部８を備える基準電圧発生回路の例である。

基準電圧発生回路は、回路の動作が安定となる点（動作点）を２点持つ。第１の動作点は、電流が全く流れず回路が動作しない動作点である。第２の動作点は、電流が正しく流れて回路が正常動作する動作点である。基準電圧発生回路の起動時において回路に電流が流れ難い場合、第１の動作点に安定してしまい回路が動作しない場合がある。

スタートアップ部８は、基準電圧発生回路の起動時に、基準電圧発生回路が第１の動作点で動作することを回避するために、基準電圧発生回路に強制的に電流を流す。このために、スタートアップ部８は、ＭＰ９、ＭＮ７〜ＭＮ９を備える。

ＭＰ９のゲート電極は、接地電位に接続される。これにより、ＭＰ９には、電源電位ＶＤから一定の電流が流れる。ＭＰ９とＭＮ７は、電源電位ＶＤと接地電位との間に直列に接続される。ＭＮ７のゲート電極は、ＭＮ４のゲート電極に接続される。ＭＮ８及びＭＮ９のゲート電極は、ＭＰ９とＭＮ７との接続点に接続される。ＭＮ８及びＭＮ９のドレイン電極は、各々、ＭＰ０及びＭＰ１のゲート電極に接続される。換言すれば、ＭＮ８及びＭＮ９のドレイン電極は、第１カスコードカレントミラー回路５においてカスコード接続されたＭＯＳＦＥＴのゲート電極に接続され、これらを駆動する。

基準電圧発生回路の電源が投入されると、ＭＰ９に電流が流れることにより、ＭＮ８及びＭＮ９がオンする。これにより、ＭＰ５及びＭＰ６がそのゲート電極が接地電位に接続されることによりオンする。同様に、ＭＰ０及びＭＰ１、及び、ＭＰ２及びＭＰ３も同様にオンする。

ＭＰ５及びＭＰ６のオンにより、ＭＮ４がそのゲート電極が電源電位ＶＤに接続されることによりオンする。これにより、ＭＮ３、ＭＮ１及びＭＮ６がオンし、更に、ＭＮ２、ＭＮ０及びＭＮ５がオンする。

ＭＮ５及びＭＮ６のオンにより、ＭＰ４がそのゲート電極が接地電位に接続されることによりオンする。以上により、第１カスコードカレントミラー回路５及び第２カスコードカレントミラー回路６に、強制的に電流が流れる。また、第１バイアス電圧発生部２及び第２バイアス電圧発生部３がバイアス電圧を形成して出力する。出力部４は、出力として基準電圧ＶＲＥＦを形成して出力する。これにより、基準電圧発生回路の起動時に、基準電圧発生回路は、第１の動作点から外れて、第２の動作点に安定し正常動作する。

一方、ＭＮ４がオンすることにより、ＭＮ７がそのゲート電極が電源電位ＶＤに接続されることによりオンする。これにより、ＭＮ８及びＭＮ９がそのゲート電極が接地電位に接続されることによりオフする。この結果、スタートアップ部８は、第１カスコードカレントミラー回路５を駆動できなくなり、結果として、基準電圧発生回路から切断される。換言すれば、第２カスコードカレントミラー回路６は、スタートアップ部８を基準電圧発生回路から遮断する。

（第４の実施態様）
図８は、第４の実施態様である基準信号発生回路の構成を示す図である。図８の基準信号発生回路は、基準電流発生回路の例である。

図８の基準電流発生回路は、図１の基準電圧発生回路において、基準電圧ＶＲＥＦを出力する出力部４に代えて、電流出力部９を備える。電流出力部９は、ＭＰ７及びＭＰ８を備える。換言すれば、電流出力部９は、図１の基準電圧発生回路の出力部４において、抵抗Ｒ３を省略した回路である。電流出力部９は、基準信号として、基準電流ＩＲＥＦを、ＭＰ８のドレイン電極から出力する。これにより、基準信号として、基準電流ＩＲＥＦを得ることができる。

（第５の実施態様）
図９は、第５の実施態様である基準信号発生回路の構成を示す図である。図９の基準信号発生回路は、複数の基準電流を取出すことができる基準電流発生回路の例である。

複数の異なる回路に、各々、基準電流を供給する必要がある場合がある。しかし、図８の基準電流発生回路は、１個の基準電流ＩＲＥＦしか出力することができない。そこで、図９の基準電流発生回路は、電流出力部９に代えて、電流出力部１０を備える。

電流出力部１０は、並列に接続された複数のカレントミラー出力回路を含み、複数の基準電流ＩＲＥＦ０〜ｎを出力する。電流出力部１０のカレントミラー出力回路は、例えば、直列に接続されたＭＰ７１及びＭＰ８１を備え、基準電流ＩＲＥＦ０を、基準信号として出力する。電流出力部１０の他のカレントミラー出力回路についても、同様である。

複数の基準電流ＩＲＥＦ０〜ｎの値は、異なっていても、同一であっても良い。基準電流ＩＲＥＦ０〜ｎの値は、メイン部１を流れる電流と同一の値か、又は、電流出力部１０の各カレントミラー回路におけるＭＯＳＦＥＴにより定まる。換言すれば、メイン部１の第１カスコードカレントミラー部１５を構成するＭＰ０〜ＭＰ３のサイズと、例えばＭＰ７１及びＭＰ８１のサイズの比に依存して定まる。例えば、ＭＰ０〜ＭＰ３のサイズとＭＰ７１及びＭＰ８１のサイズの比が１：ｘである場合、メイン部１を流れる電流のｘ倍の出力電流が得られる。ｘは整数である必要は無い。

（第６の実施態様）
図１０は、第６の実施態様である基準信号発生回路の構成を示す図である。図１０の基準信号発生回路は、電圧電流変換回路を備える基準電流発生回路の例である。

図８及び図９の基準電流発生回路においては、複数の基準電流ＩＲＥＦ０〜ｎの値は、前述したように、第１カスコードカレントミラー回路を構成するＭＰ０〜ＭＰ３のサイズと、電流出力部９又は１０のカレントミラー出力回路のＭＯＳＦＥＴのサイズとの比に依存する。従って、図８及び図９の基準電流発生回路においては、複数の基準電流ＩＲＥＦ０〜ｎの値を自由に選択できない。そこで、図１０の基準電流発生回路は、電流出力部９又は１０に代えて、電圧電流変換回路１１を備える。

電圧電流変換回路１１は、バッファ回路と、並列に接続された複数のカレントミラー出力回路とを含み、複数の基準電流ＩＲＥＦ０〜ｎを出力する。バッファ回路は、増幅器ＡＭＰと出力ＭＰ１０と抵抗Ｒとを含む。バッファ回路は、入力された基準電圧ＶＲＥＦをバッファ回路に応じて定まる出力電圧に変換して、ＭＰ１０のゲート電極と、出力用ＭＰ１０〜ＭＰ１３のゲート電極とに印加する。

バッファ回路により、図１０において、基準電流発生回路は、出力用ＭＰ１０〜ＭＰ１３と分離され、この結果、電圧電流変換回路１１と分離される。従って、電圧電流変換回路１１において、複数の基準電流ＩＲＥＦ０〜ｎの値を、自由に設定することができる。換言すれば、電圧電流変換回路１１において、複数の基準電流ＩＲＥＦ０〜ｎの値は、第１カスコードカレントミラー回路を構成するＭＰ０〜ＭＰ３のサイズと、電流出力部１０のカレントミラー出力回路のＭＯＳＦＥＴのサイズとの比に依存せずに、定めることができる。

電圧電流変換回路１１において、複数の基準電流ＩＲＥＦ０〜ｎの値は、抵抗Ｒの値により定まる。換言すれば、抵抗Ｒの値は、Ｒ＝ＶＲＥＦ／ＩＲＥＦ０で求まる。この場合、複数の基準電流ＩＲＥＦ０〜ｎの値は同一である。

なお、基準電流発生回路と電圧電流変換回路１１とが分離されるので、電圧電流変換回路１１の電源電圧は、基準電流発生回路の電源電圧ＶＤと異なっていても良い。例えば、基準電流発生回路の電源電圧ＶＤが１．８Ｖであり、電圧電流変換回路１１の電源電圧が１．０Ｖであっても良い。

（第７の実施態様）
図１１は、第７の実施態様である基準信号発生回路の構成を示す図である。図１１の基準信号発生回路は、複数の基準電圧ＶＲＥＦ１〜ＶＲＥＦ２を取出すことができる基準電圧発生回路の例である。

複数の異なる回路に、各々、基準電圧を供給する必要がある場合がある。しかし、図１の基準電圧発生回路は、１個の基準電圧ＶＲＥＦしか出力することができない。そこで、図１１の基準電圧発生回路は、出力部４において、抵抗Ｒ３に代えて、例えば、３個の分割抵抗Ｒ３１〜Ｒ３３を備える。分割抵抗Ｒ３１〜Ｒ３３の抵抗値の総和が、図１の基準電圧発生回路における抵抗Ｒ３の抵抗値に相当する。

出力部４において、３個の分割抵抗Ｒ３１〜Ｒ３３によりＭＰ８からの出力電流が分割され、２個の基準電圧ＶＲＥＦ１〜ＶＲＥＦ２が生成される。分割抵抗の数は３個に限られず、従って、得られる基準電圧ＶＲＥＦ１〜ＶＲＥＦ２の数も２個に限られない。

（第８の実施態様）
図１２は、第８の実施態様である基準信号発生回路の構成を示す図である。図１２の基準信号発生回路は、大きな負荷を駆動するためのバッファ回路を備える基準電圧発生回路の例である。

図１の基準電圧発生回路において、出力部４は、例えば複数の回路が接続された場合のように、大きな負荷を駆動できない可能性がある。そこで、図１１の基準電流発生回路は、出力部４に加えて、更に、バッファ回路１２を備える。

バッファ回路１２は、例えば、利得が１の増幅器ＡＭＰである。バッファ回路１２は、入力された基準電圧ＶＲＥＦを、これと等しい値の出力電圧ＶＯＵＴに変換して出力する。バッファ回路１２により、図１２において、基準電圧発生回路は、バッファ回路１２の後段に大きな負荷の回路が接続されても、これを駆動することができる。換言すれば、出力電圧ＶＯＵＴは、基準電圧ＶＲＥＦよりも、大きな負荷を駆動することができる。

なお、図１０の基準電圧発生回路と同様に、バッファ回路１２により、基準電流発生回路は、バッファ回路１２の後段に接続される回路と分離される。従って、増幅器ＡＭＰの利得を１以外の値とすることができ、これにより、出力電圧ＶＯＵＴの値を、自由に設定することができる。

１ バンドギャップリファレンスメイン部（メイン部）
２ 第１バイアス電圧発生部
３ 第２バイアス電圧発生部
４ 出力部
５ 第１カスコードカレントミラー回路
６ 第２カスコードカレントミラー回路
７ リファレンス回路
８ スタートアップ部
９、１０ 電流出力部
１１ 電圧電流変換回路
１２ バッファ回路

Claims (5)

1. 複数の第１導電型のトランジスタにより構成された第１カスコードカレントミラー部と、複数の第２導電型のトランジスタにより構成された第２カスコードカレントミラー部と、バンドギャップを利用して基準信号を生成するリファレンス部とを備え、前記第１カスコードカレントミラー部を第１電位に接続し、前記リファレンス部を第２電位に接続し、前記第２カスコードカレントミラー部を前記第１カスコードカレントミラー部と前記リファレンス部との間に接続したバンドギャップリファレンスメイン部と、
   前記第１カスコードカレントミラー部に流れる電流をコピーすることにより、前記第２カスコードカレントミラー部のバイアス電圧を生成する第１バイアス電圧発生部と、
   前記第２カスコードカレントミラー部に流れる電流をコピーすることにより、前記第１カスコードカレントミラー部のバイアス電圧を生成する第２バイアス電圧発生部と、
   前記第１カスコードカレントミラー部の前記複数の第１導電型のトランジスタに対応する複数の第１導電型のトランジスタを含み、前記第１カスコードカレントミラー部に接続されかつ前記第２カスコードカレントミラー部に接続されない出力部であって、前記第１カスコードカレントミラー部からの出力に基づいて基準信号を生成して出力する出力部とを備える
   ことを特徴とする基準信号発生回路。
2. 前記第１導電型のトランジスタはＰチャネルＭＯＳＦＥＴであり、前記第２導電型のトランジスタはＮチャネルＭＯＳＦＥＴであり、前記第１電位は電源電位であり、前記第２電位は接地電位である
   ことを特徴とする請求項１に記載の基準信号発生回路。
3. 前記第１バイアス電圧発生部は、前記第１カスコードカレントミラー部におけるカスコード接続と同一のカスコード接続とされた複数の第１導電型のトランジスタを含み、
   前記第２バイアス電圧発生部は、前記第２カスコードカレントミラー部におけるカスコード接続と同一のカスコード接続とされた複数の第２導電型のトランジスタを含む
   ことを特徴とする請求項１に記載の基準信号発生回路。
4. 複数の第１導電型のトランジスタにより構成された第１カスコードカレントミラー部と、複数の第２導電型のトランジスタにより構成された第２カスコードカレントミラー部と、バンドギャップを利用して基準信号を生成するリファレンス部とを備え、前記第１カスコードカレントミラー部を第１電位に接続し、前記リファレンス部を第２電位に接続し、前記第２カスコードカレントミラー部を前記第１カスコードカレントミラー部と前記リファレンス部との間に接続したバンドギャップリファレンスメイン部と、
   前記第１カスコードカレントミラー部に流れる電流をコピーすることにより、前記第２カスコードカレントミラー部のバイアス電圧を生成する第１バイアス電圧発生部と、
   前記第２カスコードカレントミラー部に流れる電流をコピーすることにより、前記第１カスコードカレントミラー部のバイアス電圧を生成する第２バイアス電圧発生部と、
   前記バンドギャップリファレンスメイン部の出力に基づいて得られる信号を用いて、基準信号を生成して出力する出力部とを備え、
   前記第１バイアス電圧発生部は、前記第１カスコードカレントミラー部におけるカスコード接続と同一のカスコード接続とされた複数の第１導電型のトランジスタを含み、
   前記第２バイアス電圧発生部は、前記第２カスコードカレントミラー部におけるカスコード接続と同一のカスコード接続とされた複数の第２導電型のトランジスタを含み、
   前記リファレンス部は、前記第２カスコードカレントミラー部を構成するカレントミラーの一方に接続された第１ダイオードと、前記第２カスコードカレントミラー部を構成するカレントミラーの他方に接続され、前記第１ダイオードのＰＮ接合面積のｎ倍のＰＮ接合面積を有する第２ダイオードとを含み、
   前記第１バイアス電圧発生部は、更に、前記第１ダイオードと同一のＰＮ接合面積を有するダイオードを含み、
   前記第２バイアス電圧発生部は、更に、前記第１ダイオードと同一のＰＮ接合面積を有するダイオードを含む
   ことを特徴とする基準信号発生回路。
5. 前記リファレンス部は、更に、前記第１ダイオードに並列に接続された第１補助抵抗と、前記第２ダイオードに並列に接続された第２補助抵抗とを含み、
   前記第１バイアス電圧発生部は、更に、前記第１ダイオードと同一のＰＮ接合面積を有するダイオードに並列に接続された補助抵抗を含み、
   前記第２バイアス電圧発生部は、更に、前記第１ダイオードと同一のＰＮ接合面積を有するダイオードに並列に接続された補助抵抗を含む
   ことを特徴とする請求項４に記載の基準信号発生回路。

Images