JP5313601B2 - Semiconductor device unit - Google Patents
Semiconductor device unit Download PDFInfo
- Publication number
- JP5313601B2 JP5313601B2 JP2008237548A JP2008237548A JP5313601B2 JP 5313601 B2 JP5313601 B2 JP 5313601B2 JP 2008237548 A JP2008237548 A JP 2008237548A JP 2008237548 A JP2008237548 A JP 2008237548A JP 5313601 B2 JP5313601 B2 JP 5313601B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- semiconductor
- substrate
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置ユニットに関する。 The present invention relates to a semi-conductor device unit.
ダイオードやトランジスタなどの半導体装置は、たとえばリードや基板に搭載された、いわゆるパッケージの形態として用いられる。近年、携帯機器を中心として電子機器の小型化が進んでいる。そのため、半導体装置が実装された半導体パッケージの小型化が望まれている。 A semiconductor device such as a diode or a transistor is used as a so-called package mounted on a lead or a substrate, for example. In recent years, electronic devices have been downsized mainly in portable devices. Therefore, miniaturization of a semiconductor package on which a semiconductor device is mounted is desired.
従来、半導体パッケージとして特許文献1に示されたものが知られている。図17に示すように、この半導体パッケージは、半導体装置9Aと、モールド樹脂97を備えている。半導体装置9Aは、半導体チップ93、ベース電極941、エミッタ電極942、コレクタ電極943、リード9d1,9d2、Auバンプ981,982およびボンディングワイヤ9wを備えている。半導体チップ93は、バイポーラトランジスタを構成している。ベース電極941およびエミッタ電極942は、半導体チップ93の図下面に配置されている。コレクタ電極943は、半導体チップ93の図上面に配置されている。ベース電極941は、バンプ981を介して、図示しないリードと電気的に接続している。エミッタ電極942は、バンプ982を介して、リード9d1と電気的に接続している。コレクタ電極943は、ボンディングワイヤ9wにより、リード9d2と電気的に接続している。モールド樹脂97は、半導体装置9Aの上記の各構成部品を覆っている。
Conventionally, what was shown by
半導体装置9Aにおいては、ボンディングワイヤ9wを備えていることから、モールド樹脂97を、ボンディングワイヤ9wを十分に覆うことのできる大きさとする必要がある。そのため、半導体装置9Aを備えた半導体パッケージの小型化を図ることが困難となっていた。
Since the
本発明は、上記した事情のもとで考え出されたものであって、半導体パッケージをより小型とすることができる半導体装置を提供することを主たる課題とする。 The present invention has been conceived under the circumstances described above, and it is a main object of the present invention to provide a semiconductor device capable of reducing the size of a semiconductor package.
本発明の第1の側面によって提供される半導体装置は、回路素子の少なくとも一部が形成された半導体基板と、上記半導体基板の表面に配置された1または複数の表面電極と、上記半導体基板の裏面に配置され、上記回路素子と導通している裏面電極と、を備え、1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、上記表面電極と導通しているとともに、上記半導体基板の表面の側および上記半導体基板の裏面の側において露出している導電部と、をさらに備えることを特徴としている。 A semiconductor device provided by the first aspect of the present invention includes a semiconductor substrate on which at least a part of a circuit element is formed, one or a plurality of surface electrodes disposed on the surface of the semiconductor substrate, and the semiconductor substrate. A semiconductor device comprising: a back electrode disposed on a back surface and electrically connected to the circuit element; wherein the one or more surface electrodes are electrically connected to the circuit element, the semiconductor device being disposed on the surface side And a conductive substrate supporting the semiconductor substrate, the front surface electrode, and the back electrode, and being electrically connected to the front surface electrode, and on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate. And an exposed conductive portion.
本発明の好ましい実施の形態においては、上記導電部は上記半導体基板を貫通している。このような構成によれば、上記回路素子を外部端子と接続するためにワイヤボンディングを施す必要がなくなる。そのため、上記半導体装置を実装する半導体パッケージに、ボンディングワイヤのパッドを設ける必要がなくなる。これにより、上記半導体パッケージの小型化を図ることが可能となる。 In a preferred embodiment of the present invention, the conductive portion penetrates the semiconductor substrate. According to such a configuration, it is not necessary to perform wire bonding in order to connect the circuit element to the external terminal. Therefore, there is no need to provide bonding wire pads on the semiconductor package on which the semiconductor device is mounted. This makes it possible to reduce the size of the semiconductor package.
本発明の好ましい実施の形態においては、上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている。 In a preferred embodiment of the present invention, an insulating portion penetrating the conductive portion is formed along a direction in which the conductive portion extends.
本発明の好ましい実施の形態においては、上記半導体基板は、上記導電部が延びる方向に沿って形成された貫通孔と、この貫通孔の内面に形成された絶縁膜と、を備えており、この絶縁膜は上記導電部を被膜している。 In a preferred embodiment of the present invention, the semiconductor substrate includes a through hole formed along a direction in which the conductive portion extends, and an insulating film formed on the inner surface of the through hole. The insulating film coats the conductive part.
本発明の好ましい実施の形態においては、上記裏面の側には、上記導電部と導通している外部接続電極が配置され、上記裏面電極は、上記半導体基板の裏面と接触しており、上記裏面電極と上記裏面との接触部分のうち通電する部分の面積である通電面積が、上記外部接続電極の面積より大きい。 In a preferred embodiment of the present invention, an external connection electrode that is electrically connected to the conductive portion is disposed on the back surface side, and the back electrode is in contact with the back surface of the semiconductor substrate. The energization area, which is the area of the energized portion of the contact portion between the electrode and the back surface, is larger than the area of the external connection electrode.
本発明の好ましい実施の形態においては、上記裏面の側には、上記外部接続電極と導通しているバンプが配置され、このバンプと上記導電部とが、上記半導体基板の面内方向において重ならないように配置されている。 In a preferred embodiment of the present invention, a bump that is electrically connected to the external connection electrode is disposed on the back surface side, and the bump and the conductive portion do not overlap in the in-plane direction of the semiconductor substrate. Are arranged as follows.
本発明の好ましい実施の形態においては、上記半導体基板の裏面の側から上記半導体基板の表面に向かって延出しているとともに上記表面電極または上記裏面電極と導通している延出電極と、上記延出電極と接しているバンプと、をさらに備えている。このような構成によれば、上記半導体装置が上記半導体装置の幅方向に大きくなることを抑制しつつ、上記バンプが接触している電極と上記バンプとの接触面積を、大きくできる。そのため、上記バンプが接触している電極と上記バンプとの接触抵抗の値を、小さくできる。 In a preferred embodiment of the present invention, an extension electrode extending from the back surface side of the semiconductor substrate toward the surface of the semiconductor substrate and electrically connected to the front surface electrode or the back electrode, and the extension And a bump in contact with the output electrode. According to such a configuration, it is possible to increase the contact area between the bump and the electrode in contact with the bump while suppressing the semiconductor device from increasing in the width direction of the semiconductor device. Therefore, the value of the contact resistance between the electrode in contact with the bump and the bump can be reduced.
本発明の好ましい実施の形態においては、上記半導体基板の裏面の側に配置され、かつ、上記延出電極と接しているとともに、上記バンプと接している外部接続電極をさらに備えている。このような構成によれば、上記バンプが接触する電極と上記バンプとの接触面積を、さらに大きくすることができる。そのため、上記バンプが接触する電極と上記バンプとの接触抵抗の値を、さらに小さくできる。 In a preferred embodiment of the present invention, the semiconductor substrate further includes an external connection electrode disposed on the back surface side of the semiconductor substrate and in contact with the extension electrode and in contact with the bump. According to such a configuration, it is possible to further increase the contact area between the bump and the electrode that contacts the bump. Therefore, the value of contact resistance between the bump and the electrode that contacts the bump can be further reduced.
本発明の好ましい実施の形態においては、上記導電部は、上記半導体基板を貫通しており、上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部と異なるものとされている。 In a preferred embodiment of the present invention, the conductive portion penetrates the semiconductor substrate, and the extension electrode is formed on a side surface of the semiconductor device and is different from the conductive portion. Yes.
本発明の好ましい実施の形態においては、上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている。 In a preferred embodiment of the present invention, an insulating portion penetrating the conductive portion is formed along a direction in which the conductive portion extends.
本発明の好ましい実施の形態においては、上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部とされている。このような構成によれば、上記導電部と異なる上記延出電極を形成する必要がない。すなわち、上記半導体装置の上記回路素子が構成されている部分から、上記半導体装置の幅方向において、上記導電部より遠い位置に、上記延出電極を形成する必要がない。そのため、幅方向の大きさがより小さい上記半導体装置を提供できる。 In a preferred embodiment of the present invention, the extension electrode is formed on a side surface of the semiconductor device and serves as the conductive portion. According to such a configuration, it is not necessary to form the extended electrode different from the conductive portion. That is, it is not necessary to form the extension electrode at a position farther from the conductive portion in the width direction of the semiconductor device than a portion where the circuit element of the semiconductor device is configured. Therefore, the semiconductor device having a smaller size in the width direction can be provided.
本発明の好ましい実施の形態においては、上記回路素子は、トランジスタであり、このトランジスタと接続される3つの電極のうちの2つが、上記表面電極とされ、これらの3つの電極のうちの他の1つが、上記裏面電極とされている。 In a preferred embodiment of the present invention, the circuit element is a transistor, and two of the three electrodes connected to the transistor are the surface electrodes, and the other of the three electrodes. One is the back electrode.
本発明の第2の側面によって提供される半導体装置ユニットは、本発明の第1の側面にかかる2つの半導体装置を備え、これら2つの半導体装置の一方である第1の半導体装置の上記表面電極と、これら2つの半導体装置の他方である第2の半導体装置における上記裏面電極とが、対向するように、上記第1および第2の半導体装置が積層されており、上記第1の半導体装置の上記支持基板上に固定されているとともに、上記第2の半導体装置の上記導電部または上記裏面電極と導通しているボンディングリボンを備えている。 A semiconductor device unit provided by the second aspect of the present invention includes two semiconductor devices according to the first aspect of the present invention, and the surface electrode of the first semiconductor device which is one of these two semiconductor devices. The first and second semiconductor devices are stacked so that the back electrode of the second semiconductor device, which is the other of the two semiconductor devices, faces each other. A bonding ribbon which is fixed on the support substrate and is electrically connected to the conductive portion or the back electrode of the second semiconductor device is provided.
このような構成によれば、上記第2の半導体装置の上記導電部または上記裏面電極を、上記半導体装置ユニットの外部と導通させるためのワイヤボンディングを施す必要がない。そのため、上記第1の半導体装置の上に上記第2の半導体装置を積層させた場合でも、上記第1の半導体装置の上記支持基板の面方向の大きさを大きくする必要がない。 According to such a configuration, it is not necessary to perform wire bonding for electrically connecting the conductive portion or the back electrode of the second semiconductor device to the outside of the semiconductor device unit. Therefore, even when the second semiconductor device is stacked on the first semiconductor device, it is not necessary to increase the size of the first semiconductor device in the surface direction of the support substrate.
本発明の好ましい実施の形態においては、上記第2の半導体装置は、請求項6に記載の半導体装置であり、上記ボンディングリボンは、上記第2の半導体装置の上記バンプと接合されており、かつ、上記第1の半導体装置の上記支持基板上に固定されている。 In a preferred embodiment of the present invention, the second semiconductor device is the semiconductor device according to claim 6, the bonding ribbon is bonded to the bump of the second semiconductor device, and The first semiconductor device is fixed on the support substrate.
本発明の好ましい実施の形態においては、上記第1の半導体装置の上記支持基板を貫通している追加の導電部をさらに備え、この追加の導電部は、上記第1の半導体装置の上記表面電極と、上記第2の半導体装置の上記導電部または上記裏面電極であって、上記ボンディングリボンと導通しているものとは異なるものと、いずれとも導通している。このような構成によれば、上記第1の半導体装置の上記表面電極と、上記第2の半導体装置の上記導電部または上記裏面電極とが、上記追加の導電部により、直接、導通させられる。そのため、上記追加の導電部と導通している、上記第2の半導体装置の上記導電部または上記裏面電極を、上記半導体装置ユニットの外部と、上記ボンディングリボンなどを用いて導通させる必要がなくなる。これにより、上記半導体装置ユニットに設ける上記ボンディングリボンの個数を減少させうる。 In a preferred embodiment of the present invention, the semiconductor device further includes an additional conductive portion penetrating the support substrate of the first semiconductor device, and the additional conductive portion is the surface electrode of the first semiconductor device. And the conductive part or the back electrode of the second semiconductor device, which is different from the conductive part or the back electrode, which is different from the conductive part connected to the bonding ribbon. According to such a configuration, the surface electrode of the first semiconductor device and the conductive portion or the back electrode of the second semiconductor device are directly conducted by the additional conductive portion. Therefore, there is no need to conduct the conductive part or the back electrode of the second semiconductor device, which is electrically connected to the additional conductive part, with the outside of the semiconductor device unit using the bonding ribbon or the like. Thereby, the number of the bonding ribbons provided in the semiconductor device unit can be reduced.
本発明の好ましい実施の形態においては、上記第2の半導体装置の上記支持基板の平面視において、上記第2の半導体装置の上記支持基板は、上記第1の半導体装置の上記支持基板からはみ出る部分を有する。 In a preferred embodiment of the present invention, the support substrate of the second semiconductor device protrudes from the support substrate of the first semiconductor device in a plan view of the support substrate of the second semiconductor device. Have
本発明の第3の側面によって提供される半導体装置ユニットは、本発明の第1の側面にかかる2つの半導体装置を備え、これら2つの半導体装置の一方である第1の半導体装置と、これら2つの半導体装置の他方である第2の半導体装置とが積層されており、上記第1および第2の半導体装置が、同一の中間基板を、上記第1の半導体装置の上記支持基板および上記第2の半導体装置の上記支持基板として共有している。 The semiconductor device unit provided by the third aspect of the present invention includes two semiconductor devices according to the first aspect of the present invention, the first semiconductor device being one of these two semiconductor devices, and these two semiconductor devices. A second semiconductor device that is the other of the two semiconductor devices is stacked, and the first and second semiconductor devices have the same intermediate substrate, the support substrate of the first semiconductor device, and the second semiconductor device. This is shared as the support substrate of the semiconductor device.
このような構成によれば、上記第1の半導体装置の上記支持基板および上記第2の半導体装置の上記支持基板を、別個に設ける必要がない。そのため、上記第1および第2の半導体装置を単に積層させた場合と比較して、上記第1または第2の半導体装置の厚さ方向における上記半導体装置ユニットの大きさを、小さくできる。これにより、上記半導体装置ユニットのコンパクト化が図れる。 According to such a configuration, it is not necessary to separately provide the support substrate of the first semiconductor device and the support substrate of the second semiconductor device. Therefore, the size of the semiconductor device unit in the thickness direction of the first or second semiconductor device can be reduced as compared with the case where the first and second semiconductor devices are simply stacked. Thereby, the semiconductor device unit can be made compact.
本発明の好ましい実施の形態においては、上記中間基板は、絶縁性を有し、上記中間基板は、上記第1の半導体装置の上記表面電極または上記裏面電極と、上記第2の半導体装置の上記表面電極または上記裏面電極と、いずれとも導通する、上記中間基板を貫通する導電部を備えている。このような構成によれば、上記第2の半導体装置の上記表面電極または上記裏面電極を上記半導体装置ユニットの外部と導通させるために設ける必要があるワイヤの本数を、少なくできる。 In a preferred embodiment of the present invention, the intermediate substrate has an insulating property, and the intermediate substrate includes the front electrode or the back electrode of the first semiconductor device and the second semiconductor device. A conductive portion that penetrates the intermediate substrate and is electrically connected to the front electrode or the back electrode is provided. According to such a configuration, it is possible to reduce the number of wires that need to be provided in order to electrically connect the front surface electrode or the back surface electrode of the second semiconductor device to the outside of the semiconductor device unit.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図1〜9を用いて、本発明の第1参考例について説明する。 A first reference example of the present invention will be described with reference to FIGS.
図1は本発明の第1参考例にかかる半導体装置A1を概念的に示した要部断面図である。本参考例では半導体装置A1として、バイポーラトランジスタを示している。半導体装置A1は、支持基板1、接着部2a、保護絶縁膜2b、半導体基板3、表面電極41a,41b、裏面電極42、導電部51a,51b、外部接続電極52a,52b、絶縁部61a,61b,62a,62b、および、バンプ8を備えている。表面電極41aがエミッタ電極であり、表面電極41bがベース電極であり、裏面電極42がコレクタ電極である。
FIG. 1 is a sectional view conceptually showing a semiconductor device A1 according to a first reference example of the present invention. In this reference example , a bipolar transistor is shown as the semiconductor device A1. The semiconductor device A1 includes a
支持基板1は、樹脂からなる接着部2a、および、保護絶縁膜2bを介して、半導体基板3、表面電極41a,41b、裏面電極42a、絶縁部61a,61b、と連結している。これにより、支持基板1は、半導体基板3、表面電極41a,41b、裏面電極42、絶縁部61a,61b,62a,62b、および、バンプ8を、支持している。支持基板1の厚さは500μm程度とされている。支持基板1はガラス製である。支持基板1として、放熱性のよい金属を用いてもよい。
The
半導体基板3は、n型半導体層30、p型半導体層31、n型半導体層32、n型半導体層33および絶縁部34を備えている。これらの半導体層により、半導体基板3には、トランジスタが形成されている。本発明でいう回路素子は、本参考例では、バイポーラトランジスタである。半導体基板3の厚さは、たとえば100μm以下であり、30μmや40μmであることが好ましい。p型半導体層31のx方向における大きさは、たとえば、5〜30μmである。絶縁部34は、半導体基板3に形成されたx方向に延びる貫通孔の内面に、形成されている。絶縁部34は、本発明でいう絶縁膜である。
The
表面電極41a,41bは、半導体基板3の図中上面(本発明でいう半導体基板の表面)に配置されている。表面電極41aは、n型半導体層30および導電部51aと導通している。表面電極41aは、絶縁部61aにより、p型半導体層31およびn型半導体層32と絶縁されている。同様に、表面電極41bは、p型半導体層31および導電部51bと導通している。表面電極41bは、絶縁部61bにより、n型半導体層32と絶縁されている。また、表面電極41a,41bは、たとえばSiNなどからなる保護絶縁膜2bにより覆われ、保護されている。なお、製造工程を削減するため、保護絶縁膜2bを形成せず、表面電極41a,41b上に直接、接着部2aを形成してもよい。
The
裏面電極42は、半導体基板3の図中下面(本発明でいう半導体基板の裏面)に配置されている。裏面電極42は、n型半導体層33と導通している。
The
導電部51a,51bは、x方向に沿って、半導体基板3を貫通するように形成されている。また、導電部51a,51bは、半導体基板3の表面の側および半導体基板3の裏面の側において露出しているともいえる。導電部51a,51bは、円筒状である。なお、導電部51a,51bの形状は、x方向視において、円形である必要はない。たとえば、方形状でもよい。また、導電部51a,51bは、円錐筒状であってもよい。導電部51a,51bの周囲には、絶縁部34が形成されている。絶縁部34は、導電部51aとn型半導体層32,33とを絶縁している。同様に、絶縁部34は、導電部51bとn型半導体層32,33とを絶縁している。絶縁部62a,62bが、導電部51a,51bの内側にそれぞれ形成されている。絶縁部62a,62bは、導電部51a,51bが延びる方向(本参考例ではx方向)に沿って、導電部51a,51b、をそれぞれ貫通している。さらに、絶縁部62a,62bは、導電部51a,51bと裏面電極42とを絶縁している。
The
外部接続電極52a,52bは、半導体基板3の裏面に配置されている。外部接続電極52aは導電部51aと、外部接続電極52bは導電部51bと、それぞれ導通している。
The
バンプ8は、本参考例に係る半導体装置A1が外部端子と電気的に接続可能とするために形成されている。バンプ8は、裏面電極42ないし外部接続電極52a,52bと導通している。また、バンプ8は、半導体装置A1が取り付けられる半導体パッケージ(図示略)の配線基板などに接続されている。
The
図2には、図1に示した半導体装置A1の要部上面図を示している。図3には、本参考例にかかる半導体装置A1の要部底面図を示している。図2では、図1に示した支持基板1、接着部2a、保護絶縁膜2b、表面電極41a,41b、絶縁部61a,61bを、理解の便宜上省略している。同様に、図3では、図1に示した絶縁部62a,62bを省略している。図2,3において、導電部51a’は、図1に示した導電部51aに対応する。同様に、導電部51b’は導電部51bに対応する。図3において、裏面電極42’は、図1に示した裏面電極42に対応する。同様に、外部接続電極52a’,52b’は、外部接続電極52a,52bにそれぞれ対応する。また、バンプ8’は、バンプ8に対応する。
FIG. 2 shows a top view of the main part of the semiconductor device A1 shown in FIG. FIG. 3 is a bottom view of the main part of the semiconductor device A1 according to this reference example . In FIG. 2, the
図2に表されているように本参考例では、従来の半導体装置においてワイヤボンディングパッドが形成されていた領域に、導電部51a’,51b’が形成されている。図1で示したように、導電部51a’は、エミッタ電極である表面電極41aに導通している。そのため、導電部51a’は、ベース電極である表面電極41bと導通している導電部51b’と比較して、より大きい電流を流す必要がある。このため、図2および図3によく表われているように、導電部51a’は3つ、導電部51b’は1つ、形成されている。もちろん、導電部51a’,51b’の個数の組み合わせは、これに限られない。
As shown in FIG. 2, in this reference example ,
図3によく表れているように、裏面電極42’の面積は、外部接続電極52a’、または外部接続電極52b’の面積と比較して大きい。また、バンプ8’は、導電部51a’または51b’と重ならないように配置されている。
As clearly shown in FIG. 3, the area of the back electrode 42 'is larger than the area of the
図4〜図9を用いて、半導体装置A1の製造方法について説明する。 A method for manufacturing the semiconductor device A1 will be described with reference to FIGS.
まず、図4に示すように、公知の方法により、半導体基板3を作成する。そして、この半導体基板3に、絶縁部61a,61b、および、表面電極41a,41bを形成する。次に、表面電極41a,41b、または、絶縁部61a,61bの図中上部に、保護絶縁膜2b、接着部2aを形成する。
First, as shown in FIG. 4, a
次に、図5に示すように、接着部2aの図中上部に、支持基板1を接合する。次に、図6に示すように、半導体基板3におけるn型半導体層33の図中下方を研削する。このとき、n型半導体層33の厚さは、500〜800μmとなっている。支持基板1がなければ、以下で述べる導電部51a,51bの形成の際に半導体基板3が折れ曲がったりすることを防ぐために、半導体基板3の厚さは100μm以上である必要がある。しかしながら、本参考例に係る半導体装置A1は支持基板1を備えている。そのため、半導体基板3の厚さが100μm以下、たとえば30μmと薄いものであっても、導電部51a,51bの形成の際に半導体基板3が折れ曲がったりすることはない。
Next, as shown in FIG. 5, the
次に、図7に示すように、半導体基板3の図中下部から孔を形成する。そして、この孔の内面およびn型半導体層33の図中下面に、たとえば酸化処理によってSiO2からな
る絶縁部34を形成する。次に、図8に示すように、絶縁部34の表面に、導電部51a,51bを形成する。その後、外部接続電極52a,52bおよび裏面電極42を形成する。次に、図9に示すように、絶縁部62a,62bを形成する。その後、図1に示したバンプ8を形成し、半導体装置A1が完成する。
Next, as shown in FIG. 7, holes are formed from the lower part of the
次に、半導体装置A1の作用について説明する。 Next, the operation of the semiconductor device A1 will be described.
本参考例によれば、半導体装置A1を外部端子と接続するためのワイヤボンディングを施す必要がなくなる。そのため、ボンディングワイヤを樹脂で覆うことが不要となる。また、半導体装置A1は支持基板1を備えているため、従来の半導体装置に比べて、n型半導体層33をより薄くすることができる。これにより、半導体基板3をより薄くすることができる。その結果、半導体装置A1を実装する半導体パッケージの厚さをより小さくすることが可能となる。また、n型半導体層33が薄くなることから、半導体装置A1の低抵抗化が望める。
According to this reference example, it is not necessary to perform wire bonding for connecting the semiconductor device A1 to the external terminal. Therefore, it is not necessary to cover the bonding wire with resin. Moreover, since the semiconductor device A1 includes the
また、ワイヤボンディングを施すことが不要となることから、半導体装置A1を実装する半導体パッケージにボンディングワイヤを接続するためのパッドを設ける必要がなくなる。そのため、半導体装置A1の平面視において、半導体装置A1を実装する半導体パッケージの小型化を図ることが可能となる。 Further, since it is not necessary to perform wire bonding, there is no need to provide pads for connecting bonding wires to the semiconductor package on which the semiconductor device A1 is mounted. Therefore, in the plan view of the semiconductor device A1, it is possible to reduce the size of the semiconductor package on which the semiconductor device A1 is mounted.
導電部51a,51bの内側にはそれぞれ、絶縁部62a,62bが充填されている。そのため、導電部51a,51bを形成するために用いる導電材料を、より少なくできる。その結果半導体装置A1の製造コストの減少を図ることが可能となる。
Insulating
図3に示したように、裏面電極42’の面積は、外部接続電極52a’、または外部接続電極52b’の面積と比較して大きい。そのため、たとえ外部接続電極52a’や外部接続電極52b’を形成したとしても、これらの外部接続電極を形成しない場合と比較して、裏面電極42’とn型半導体層33との接触面積を大幅に減少させる必要はない。その結果、半導体装置A1において、裏面電極42とn型半導体層33との接触抵抗を低いまま維持しうる。
As shown in FIG. 3, the area of the back electrode 42 'is larger than the area of the
半導体装置A1において発生した熱が、表面電極41a,41b、導電部51a,51b、外部接続電極52a,52bそしてバンプ8と伝導する。その後、この熱は、半導体パッケージに伝導され、外部に放出される。つまり、本参考例では、半導体装置A1で発生した熱を、容易に外部に放出することが可能となっている。
Heat generated in the semiconductor device A1 is conducted to the
バンプ8は、外部接続電極52a,52bを介して、導電部51a,51bと導通している。そのため、バンプ8の形成位置は、導電部51aの位置に拘束されない。すなわち、半導体装置A1を実装する半導体パッケージの形状等に応じて、バンプ8の形成位置を自在に決定できる。
The
図10〜16は、本発明の他の参考例および実施形態を示している。なお、これらの図において、上記参考例と同一または類似の要素には、上記参考例と同一の符号を付している。 10 to 16 show other reference examples and embodiments of the present invention. In these figures, the Reference Example and the same or similar elements are denoted by the same reference numerals as the reference example.
図10,11を用いて、本発明の第2参考例について説明する。 A second reference example of the present invention will be described with reference to FIGS.
図10は本発明の第2参考例にかかる半導体装置A2を示した断面図である。半導体装置A2は、半導体装置A1の基本的な構成に加えて、延出電極53a,53b、外部接続電極54a,54b、バンプ8a,8bを備えている。半導体装置A2は、ほぼ左右対称であるから、以下では、半導体装置A2の図中左側に形成された、延出電極53a、外部接続電極54a、バンプ8aについて、説明する。以下の説明は、半導体装置A2の図中右側に形成された、延出電極53b、外部接続電極54b、バンプ8b、についても同様に適用できる。
FIG. 10 is a cross-sectional view showing a semiconductor device A2 according to a second reference example of the present invention. In addition to the basic configuration of the semiconductor device A1, the semiconductor device A2 includes
延出電極53aは、半導体装置A2の側面(図中左方の面)に形成されている。延出電極53aは、半導体基板3の裏面から半導体基板3の表面に向かって延びている。延出電極53aは、半導体基板3の表面まで達しており、表面電極41aと接している。これにより、延出電極53aは表面電極41aと導通している。
The
外部接続電極54aは、半導体基板3の図中下面に配置されている。外部接続電極54aは、その左端において、延出電極53aと接している。また、外部接続電極54aは、その右端において、導電部51aとも接している。
The
図10に表れているように、バンプ8aは、外部接続電極54aの図中右端の近傍から延出電極53aの図中上端の近傍にわたって、外部接続電極54aおよび延出電極53aと接している。バンプ8aは、半導体装置A2が外部端子と電気的に接続可能とするために形成されている。
As shown in FIG. 10, the
図11を用いて、半導体装置A2の製造方法について説明する。 A method for manufacturing the semiconductor device A2 will be described with reference to FIG.
半導体装置A2の製造は、第1参考例において述べた方法とほぼ同様に行う。そのため、以下では、半導体装置A1の製造方法と異なる工程について主に述べる。まず、図4,5に示した工程を実行し、図6に示されたものを製造する。次に、図7に示したように、半導体基板3に2つの孔を設ける。さらに半導体装置A2の製造においては、半導体基板3に、別の孔を形成する。この孔は、図11で示した孔hである。次に、図11に示すように、孔hの内部に、延出電極53a,53bなどを形成する。その後、外部接続電極54a,54bなどを形成するなどして、図11に示したものを得る。図11は、図8と比べて、孔h、延出電極53a,53bの有無などにおいて異なる。
The semiconductor device A2 is manufactured in substantially the same manner as described in the first reference example . Therefore, in the following, steps different from the manufacturing method of the semiconductor device A1 will be mainly described. First, the steps shown in FIGS. 4 and 5 are executed to manufacture the one shown in FIG. Next, as shown in FIG. 7, two holes are provided in the
次に、図11に示されたものを、孔hで分断されるように線Lに沿って切断する。その後、図10で示した絶縁部62a,62bおよびバンプ8a,8b,8cを形成する。これにより、半導体装置A2が完成する。
Next, what is shown in FIG. 11 is cut along the line L so as to be divided by the hole h. Thereafter, the insulating
次に、半導体装置A2の作用について説明する。 Next, the operation of the semiconductor device A2 will be described.
このような構成によれば、半導体装置A2が半導体装置A2の幅方向に大きくなることを抑制しつつ、たとえば外部接続電極54aおよび延出電極53aとバンプ8aとの接触面積を、大きくできる。そのため、外部接続電極54aおよび延出電極53aとバンプ8aとの接触抵抗の値を、小さくできる。また、上記接触面積が大きくなっていることから、外部接続電極54aおよび延出電極53aと、バンプ8aとを、強固に接合することが可能となっている。
According to such a configuration, for example, the contact area between the
なお、図においては、延出電極53a,53bが真上方向に延びている。もちろん、本発明にかかる延出電極が延びる方向はこれに限られない。たとえば、図斜め上方向に延出電極53a,53bが延びていてもよい。また、外部接続電極54a,54bの形成は必ずしも必要はない。
In the figure, the
さらに、延出電極53aは、半導体基板3の表面まで達していなくてもよい。このとき、延出電極53aを、外部接続電極54aおよび導電部51aを介して、表面電極41aと導通させるとよい。
Further, the
図12を用いて、本発明の第3参考例について説明する。 A third reference example of the present invention will be described with reference to FIG.
本参考例では、延出電極53aが導電部51aとされている。同様に、延出電極53bが導電部51bとされている。延出電極53a,53bは、半導体装置A3の側面(図における左側または右側)に形成されている。半導体装置A3は、半導体装置A2と同様に製造できる。
In this reference example , the
このような構成によれば、導電部51aや導電部51bと異なる延出電極を形成する必要がない。すなわち、導電部51aや導電部51bより外側に、延出電極を形成する必要がない。これにより、幅方向において小さい半導体装置A3を提供できる。
According to such a configuration, it is not necessary to form an extended electrode different from the
図13a,13bを用いて、本発明の第1実施形態について説明する。 A first embodiment of the present invention will be described with reference to FIGS. 13a and 13b.
図13aは、本発明の第1実施形態にかかる半導体装置ユニットの斜視図である。同図に示された半導体装置ユニットB1は、第1参考例で示した半導体装置A1が積層されている。図13bは、図13aに示した半導体装置ユニットの断面図を概念的に示したものである。図13bでは、図13aで示した半導体装置ユニットB1の半導体装置A1のうち、下から2つの半導体装置A1a,A1bを示している。 FIG. 13 a is a perspective view of the semiconductor device unit according to the first embodiment of the present invention. In the semiconductor device unit B1 shown in the figure, the semiconductor device A1 shown in the first reference example is stacked. FIG. 13b conceptually shows a cross-sectional view of the semiconductor device unit shown in FIG. 13a. FIG. 13b shows two semiconductor devices A1a and A1b from the bottom of the semiconductor device A1 of the semiconductor device unit B1 shown in FIG. 13a.
図13a,13bに表れているように、半導体装置ユニットB1は、半導体装置A1aおよび半導体装置A1bが積層されている。半導体装置A1aは、本発明にかかる第1の半導体装置に相当する。半導体装置A1bは、本発明にかかる第2の半導体装置に相当する。図13bに表れているように、半導体装置ユニットB1において、半導体装置A1aの表面電極41a,41bと、半導体装置A1bの裏面電極42とが、対向している。
As shown in FIGS. 13a and 13b, the semiconductor device unit B1 includes a stacked semiconductor device A1a and a semiconductor device A1b. The semiconductor device A1a corresponds to the first semiconductor device according to the present invention. The semiconductor device A1b corresponds to a second semiconductor device according to the present invention. As shown in FIG. 13b, in the semiconductor device unit B1, the
半導体装置ユニットB1は、ボンディングリボンw1、および、導電部55を備えている。
The semiconductor device unit B1 includes a bonding ribbon w1 and a
図13a,13bに表れているように、ボンディングリボンw1は、薄い帯状の導電体である。ボンディングリボンw1は、たとえばアルミニウムから構成されている。図示していないが、ボンディングリボンw1は、半導体装置ユニットB1の外部の電極などと導通している。図13bに表れているように、ボンディングリボンw1は、半導体装置A1aの支持基板1上の固定されている。ボンディングリボンw1は、バンプ8aと接合している。これにより、ボンディングリボンw1は、半導体装置A1bの導電部51aと導通している。
As shown in FIGS. 13a and 13b, the bonding ribbon w1 is a thin strip-shaped conductor. The bonding ribbon w1 is made of aluminum, for example. Although not shown, the bonding ribbon w1 is electrically connected to an external electrode of the semiconductor device unit B1. As shown in FIG. 13b, the bonding ribbon w1 is fixed on the
導電部55は、半導体装置A1aの支持基板1に形成され、この支持基板1を貫通している。導電部55は、本発明でいう追加の導電部に相当する。導電部55は、半導体装置A1aの表面電極41bと導通している。導電部55は、半導体装置A1bのバンプ8bと、電極dを介して導通している。これにより、導電部55は、半導体装置A1bの導電部51bと導通しているといえる。半導体装置A1bのバンプ8bは、ボンディングリボンw1と導通している半導体装置A1bのバンプ8aとは異なるものである。また、半導体装置A1bのバンプ8cには、ボンディングリボンw2が接続されている。
The
このような構成によれば、半導体装置A1bのバンプ8a,8b,8cを、半導体装置ユニットB1の外部と導通させるためのワイヤボンディングを施す必要がない。そのため、半導体装置A1aの上に半導体装置A1bを積層させた場合でも、ワイヤボンディングのためのパッドを設ける必要がなく、半導体装置A1aの支持基板1の面方向の大きさを大きくする必要がない。その結果、半導体装置ユニットB1を実装するために必要な、半導体パッケージにおけるスペースを小さくすることができる。特に、半導体装置ユニットB1を、ディスクリート部品として用いる場合に好適である。
According to such a configuration, it is not necessary to perform wire bonding for electrically connecting the
また上述した構成によれば、半導体装置A1bのバンプ8aの形成する位置を適宜移動させることにより、半導体装置A1aの支持基板1上におけるボンディングリボンw1を形成する位置を、自在に決定できる。
Further, according to the configuration described above, the position where the bonding ribbon w1 is formed on the
半導体装置A1aの表面電極41bと、半導体装置A1bのバンプ8bとが、導電部55により、直接、導通させられる。そのため、半導体装置A1bのバンプ8bを、半導体装置ユニットB1の外部と、ボンディングリボンw1などを用いて導通させる必要がなくなる。これにより、半導体装置ユニットB1に設けるボンディングリボンw1の個数を少なくすることが可能となっている。
The
半導体装置ユニットB1において、半導体装置A1bと半導体装置A1cとの間にも、ボンディングリボンw1,w2が設けられている。半導体装置A1bと半導体装置A1cとの関係は、上述した半導体装置A1aと半導体装置A1bとの関係と同様である。 In the semiconductor device unit B1, bonding ribbons w1 and w2 are also provided between the semiconductor device A1b and the semiconductor device A1c. The relationship between the semiconductor device A1b and the semiconductor device A1c is the same as the relationship between the semiconductor device A1a and the semiconductor device A1b described above.
また、本実施形態では、本発明にかかる第1および第2の半導体装置が同一の回路素子であるバイポーラトランジスタを構成するものを示した。だが、本発明にかかる半導体装置ユニットは、本発明にかかる第1の半導体装置と第2の半導体装置とが異なる回路素子を構成していてもよい。また、第2参考例にかかる半導体装置A2と半導体装置A1とが積層されたものであってもよい。 In the present embodiment, the first and second semiconductor devices according to the present invention constitute a bipolar transistor that is the same circuit element. However, in the semiconductor device unit according to the present invention, the first semiconductor device and the second semiconductor device according to the present invention may constitute different circuit elements. Further, the semiconductor device A2 and the semiconductor device A1 according to the second reference example may be stacked.
また、半導体装置A1bの支持基板1の平面視において、半導体装置A1bの支持基板1は、半導体装置A1aの支持基板1からはみ出る部分を有していてもよい。たとえば、図14で示すように、半導体装置ユニットB1’における半導体装置A1の幅方向の大きさを、半導体装置ユニットB1’の上部にいくにつれて序々に大きくしてもよい。このような構成によれば、ボンディングリボンw1どうし、ならびに、ボンディングリボンw2どうしの干渉を抑制することができる。
Further, in the plan view of the
図15,16を用いて、本発明の第2実施形態について説明する。 A second embodiment of the present invention will be described with reference to FIGS.
図15は、本発明の第2実施形態にかかる半導体装置ユニットの断面図を概念的に示したものである。 FIG. 15 conceptually shows a sectional view of a semiconductor device unit according to the second embodiment of the present invention.
同図に示された半導体装置ユニットB2は、第1参考例で示した半導体装置A1が2つ積層した構成とされている。半導体装置ユニットB2における半導体装置A1のうち、図中下方に示されたものが、半導体装置A1dである。一方、半導体装置ユニットB2における半導体装置A1のうち、図中上方に示されたものが、半導体装置A1eである。半導体装置A1dは、本発明にかかる第1の半導体装置に相当する。半導体装置A1eは、本発明にかかる第2の半導体装置に相当する。 The semiconductor device unit B2 shown in the figure has a configuration in which two semiconductor devices A1 shown in the first reference example are stacked. Of the semiconductor devices A1 in the semiconductor device unit B2, the one shown in the lower part of the drawing is the semiconductor device A1d. On the other hand, among the semiconductor devices A1 in the semiconductor device unit B2, the semiconductor device A1e is shown in the upper part of the drawing. The semiconductor device A1d corresponds to the first semiconductor device according to the present invention. The semiconductor device A1e corresponds to a second semiconductor device according to the present invention.
図15に表れているように、半導体装置ユニットB2において、半導体装置A1dと半導体装置A1eとが、同一の中間基板mbを、半導体装置A1dの支持基板1および半導体装置A1eの支持基板1として共有している。
As shown in FIG. 15, in the semiconductor device unit B2, the semiconductor device A1d and the semiconductor device A1e share the same intermediate substrate mb as the
中間基板mbは、絶縁性を有し、導電部56を備えている。導電部56は、中間基板mbを貫通している。導電部56は、半導体装置A1dの表面電極41bと導通している。また、導電部56は、半導体装置A1eの表面電極41aとも導通している。導電部56の形成は、かならずしも必要ではない。
The intermediate substrate mb has an insulating property and includes a
半導体装置A1dのバンプ8a,8b,8cは、第1参考例で述べたのと同様に、半導体装置ユニットB2が取り付けられるパッケージ(図示略)の配線基板などに接続される。一方、半導体装置A1eのバンプ8a,8b,8cには、たとえば半導体装置ユニットB2の外部と接続するためのボンディングワイヤが接続される。
The
次に、半導体装置ユニットB2の製造方法について説明する。 Next, a method for manufacturing the semiconductor device unit B2 will be described.
まず、第1参考例で説明した方法と同様の方法により、半導体装置A1dを製造する。このとき、半導体装置A1dの支持基板1を貼り付ける際に既に導電部56が形成された支持基板1を用いる。
First, the semiconductor device A1d is manufactured by the same method as that described in the first reference example . At this time, the
次に、図16に示すように、図4で示したものと同一のものを、半導体装置A1dの支持基板1の表面に接合する。次に、半導体装置A1eとなるもののn型半導体層33を研削するなど、第1参考例で説明した方法と同様の方法を用いることで、半導体装置ユニットB2を得る。
Next, as shown in FIG. 16, the same one as shown in FIG. 4 is bonded to the surface of the
次に、半導体装置ユニットB2の作用について説明する。 Next, the operation of the semiconductor device unit B2 will be described.
このような構成によれば、半導体装置A1dおよびA1eの支持基板1を、個別に設ける必要がない。そのため、半導体装置A1d,A1eを単に積層させた場合と比較して、x方向における半導体装置ユニットB2の大きさを、小さくできる。これにより、半導体装置ユニットB2のコンパクト化を図ることができる。
According to such a configuration, it is not necessary to separately provide the
また、半導体装置A1eの表面電極41a,41bや裏面電極42を半導体装置ユニットB2の外部と導通させるために設ける必要があるワイヤの本数を、少なくできる。
In addition, the number of wires that need to be provided in order to connect the
また、本実施形態でも、本発明にかかる第1および第2の半導体装置が同一の回路素子であるバイポーラトランジスタを構成するものを示した。だが、本発明にかかる半導体装置ユニットは、本発明にかかる第1の半導体装置と第2の半導体装置とが異なる回路素子を構成していてもよい。 Also in the present embodiment, the first and second semiconductor devices according to the present invention are configured to constitute a bipolar transistor that is the same circuit element. However, in the semiconductor device unit according to the present invention, the first semiconductor device and the second semiconductor device according to the present invention may constitute different circuit elements.
本発明の範囲は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本発明でいう回路素子は、バイポーラトランジスタに限定されず、MOSFETなどでもよい。また、pn接合ダイオードやショットキー接合ダイオードなどでもよい。ショットキー接合ダイオードが形成されている場合、本発明にかかる半導体基板に回路素子の一部が形成されているといえる。 The scope of the present invention is not limited to the embodiment described above. The specific configuration of each part of the semiconductor device according to the present invention can be modified in various ways. For example, the circuit element referred to in the present invention is not limited to a bipolar transistor, and may be a MOSFET or the like. Further, a pn junction diode or a Schottky junction diode may be used. When the Schottky junction diode is formed, it can be said that a part of the circuit element is formed on the semiconductor substrate according to the present invention.
上記半導体装置の厚さ方向視において、上記導電部を格子状に配置したり、千鳥配置にしたりしても良い。このような構成によれば、上記厚さ方向視において、同一領域内に形成できる上記導電部の数を多くすることができる。これにより、上記導電部全体の内部抵抗を小さくすることができる。また、上記表面電極と上記導電部との接触抵抗をより小さくできる。 In the thickness direction of the semiconductor device, the conductive portions may be arranged in a lattice pattern or in a staggered arrangement. According to such a configuration, the number of the conductive portions that can be formed in the same region can be increased in the thickness direction view. Thereby, the internal resistance of the whole said electroconductive part can be made small. Further, the contact resistance between the surface electrode and the conductive portion can be further reduced.
A1,A2,A3,A1a,A1b,A1c,A1d,A1e 半導体装置
B1,B1’,B2 半導体装置ユニット
1 支持基板
mb 中間基板
2a 接着部
2b 保護絶縁膜
3 半導体基板
30,32,33 n型半導体層
31 p型半導体層
34,61a,61b,62a,62b 絶縁部
41a,41b 表面電極
42 裏面電極
51a,51b,51a’,51b’,55,56 導電部
52a,52b,52a’,52b’,54a,54b 外部接続電極
53a,53b 延出電極
8,8’,8a,8b,8c バンプ
d 電極
h 孔
x 方向
A1, A2, A3, A1a, A1b, A1c, A1d, A1e Semiconductor devices B1, B1 ′, B2
Claims (6)
上記半導体基板の表面に配置された1または複数の表面電極と、
上記半導体基板の裏面に配置され、上記回路素子と導通している裏面電極と、
を備え、
1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
上記表面電極と導通しているとともに、上記半導体基板の表面の側および上記半導体基板の裏面の側において露出している導電部と、
上記裏面電極に対し上記表面電極の位置する側とは反対側に位置する部分であって、上記裏面電極を被覆している部分を有する絶縁部と、を備え、
上記半導体基板には、貫通孔が形成されており、
上記導電部は、上記半導体基板を貫通し、且つ、上記貫通孔に沿って形成されており、
上記絶縁部は、上記導電部を被覆し、且つ、上記貫通孔に充填されている、2つの半導体装置を備え、
これら2つの半導体装置の一方である第1の半導体装置の上記表面電極と、これら2つの半導体装置の他方である第2の半導体装置における上記裏面電極とが、対向するように、上記第1および第2の半導体装置が積層されており、
上記第1の半導体装置の上記支持基板上に固定されているとともに、上記第2の半導体装置の上記導電部または上記裏面電極と導通しているボンディングリボンを備えている、半導体装置ユニット。 A semiconductor substrate on which at least a part of a circuit element is formed;
One or more surface electrodes disposed on the surface of the semiconductor substrate;
A back electrode disposed on the back surface of the semiconductor substrate and in electrical communication with the circuit element;
With
A semiconductor device in which one or more of the surface electrodes are electrically connected to the circuit element,
A support substrate disposed on the front surface side and supporting the semiconductor substrate, the front surface electrode, and the back electrode;
A conductive portion that is electrically connected to the surface electrode and exposed on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate;
A portion located on the opposite side to the side where the front surface electrode is located with respect to the back surface electrode, and an insulating portion having a portion covering the back surface electrode,
A through hole is formed in the semiconductor substrate,
The conductive portion penetrates the semiconductor substrate and is formed along the through hole.
The insulating portion includes two semiconductor devices that cover the conductive portion and are filled in the through hole ,
The first and second electrodes are arranged so that the front electrode of the first semiconductor device, which is one of the two semiconductor devices, and the back electrode of the second semiconductor device, which is the other of the two semiconductor devices, face each other. A second semiconductor device is stacked;
A semiconductor device unit comprising a bonding ribbon fixed on the support substrate of the first semiconductor device and electrically connected to the conductive portion or the back electrode of the second semiconductor device .
上記裏面の側には、上記導電部と導通している外部接続電極が配置され、
上記裏面電極は、上記半導体基板の裏面と接触しており、
上記裏面電極と上記裏面との接触部分のうち通電する部分の面積である通電面積が、上記外部接続電極の面積より大きく、
上記裏面の側には、上記外部接続電極と導通しているバンプが配置され、
このバンプと上記導電部とが、上記半導体基板の面内方向において重ならないように配置されている、半導体装置であり、
上記ボンディングリボンは、上記第2の半導体装置の上記バンプと接合されており、かつ、上記第1の半導体装置の上記支持基板上に固定されている、請求項1に記載の半導体装置ユニット。 The second semiconductor device includes:
On the side of the back surface, an external connection electrode that is electrically connected to the conductive portion is disposed,
The back electrode is in contact with the back surface of the semiconductor substrate;
The energization area, which is the area of the energized portion of the contact portion between the back electrode and the back surface, is larger than the area of the external connection electrode,
On the back side, bumps that are electrically connected to the external connection electrodes are arranged,
A semiconductor device, wherein the bump and the conductive portion are arranged so as not to overlap in the in-plane direction of the semiconductor substrate,
The bonding ribbon, the second of said bump and is bonded semiconductor device, and the and is fixed to the first semiconductor device of said supporting substrate, the semiconductor device unit according to claim 1.
この追加の導電部は、
上記第1の半導体装置の上記表面電極と、
上記第2の半導体装置の上記導電部または上記裏面電極であって、上記ボンディングリボンと導通しているものとは異なるものと、
いずれとも導通している、請求項1または請求項2に記載の半導体装置ユニット。 An additional conductive portion penetrating the support substrate of the first semiconductor device;
This additional conductive part is
The surface electrode of the first semiconductor device;
The conductive part or the back electrode of the second semiconductor device, which is different from the conductive part connected to the bonding ribbon,
The semiconductor device unit according to claim 1, wherein both are electrically connected .
上記半導体基板の表面に配置された1または複数の表面電極と、
上記半導体基板の裏面に配置され、上記回路素子と導通している裏面電極と、
を備え、
1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
上記表面電極と導通しているとともに、上記半導体基板の表面の側および上記半導体基板の裏面の側において露出している導電部と、
上記裏面電極に対し上記表面電極の位置する側とは反対側に位置する部分であって、上記裏面電極を被覆している部分を有する絶縁部と、を備え、
上記半導体基板には、貫通孔が形成されており、
上記導電部は、上記半導体基板を貫通し、且つ、上記貫通孔に沿って形成されており、
上記絶縁部は、上記導電部を被覆し、且つ、上記貫通孔に充填されている、2つの半導体装置を備え、
これら2つの半導体装置の一方である第1の半導体装置と、これら2つの半導体装置の他方である第2の半導体装置とが積層されており、
上記第1および第2の半導体装置が、同一の中間基板を、上記第1の半導体装置の上記支持基板および上記第2の半導体装置の上記支持基板として共有している、半導体装置ユニット。 A semiconductor substrate on which at least a part of a circuit element is formed;
One or more surface electrodes disposed on the surface of the semiconductor substrate;
A back electrode disposed on the back surface of the semiconductor substrate and in electrical communication with the circuit element;
With
A semiconductor device in which one or more of the surface electrodes are electrically connected to the circuit element,
A support substrate disposed on the front surface side and supporting the semiconductor substrate, the front surface electrode, and the back electrode;
A conductive portion that is electrically connected to the surface electrode and exposed on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate;
A portion located on the opposite side to the side where the front surface electrode is located with respect to the back surface electrode, and an insulating portion having a portion covering the back surface electrode,
A through hole is formed in the semiconductor substrate,
The conductive portion penetrates the semiconductor substrate and is formed along the through hole.
The insulating portion includes two semiconductor devices that cover the conductive portion and are filled in the through hole,
A first semiconductor device that is one of these two semiconductor devices and a second semiconductor device that is the other of these two semiconductor devices are stacked,
It said first and second semiconductor device, the same intermediate substrate, that share as the supporting substrate of the supporting substrate and the second semiconductor device of the first semiconductor device, the semiconductor device unit.
上記中間基板は、上記第1の半導体装置の上記表面電極または上記裏面電極と、上記第2の半導体装置の上記表面電極または上記裏面電極と、いずれとも導通する、上記中間基板を貫通する導電部を備えている、請求項5に記載の半導体装置ユニット。 The intermediate substrate has an insulating property,
The intermediate substrate is electrically connected to the front surface electrode or the back surface electrode of the first semiconductor device and the front surface electrode or the back surface electrode of the second semiconductor device, and is electrically conductive through the intermediate substrate. and a semiconductor device unit according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008237548A JP5313601B2 (en) | 2008-07-17 | 2008-09-17 | Semiconductor device unit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008185980 | 2008-07-17 | ||
JP2008185980 | 2008-07-17 | ||
JP2008237548A JP5313601B2 (en) | 2008-07-17 | 2008-09-17 | Semiconductor device unit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013015538A Division JP5465347B2 (en) | 2008-07-17 | 2013-01-30 | Semiconductor device and semiconductor device unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045321A JP2010045321A (en) | 2010-02-25 |
JP5313601B2 true JP5313601B2 (en) | 2013-10-09 |
Family
ID=42016437
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008237548A Active JP5313601B2 (en) | 2008-07-17 | 2008-09-17 | Semiconductor device unit |
JP2013015538A Active JP5465347B2 (en) | 2008-07-17 | 2013-01-30 | Semiconductor device and semiconductor device unit |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013015538A Active JP5465347B2 (en) | 2008-07-17 | 2013-01-30 | Semiconductor device and semiconductor device unit |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5313601B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5646948B2 (en) | 2010-10-19 | 2014-12-24 | ローム株式会社 | Semiconductor device |
JP6662944B2 (en) * | 2018-05-02 | 2020-03-11 | ローム株式会社 | Voltage generator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6392290B1 (en) * | 2000-04-07 | 2002-05-21 | Siliconix Incorporated | Vertical structure for semiconductor wafer-level chip scale packages |
JP4139803B2 (en) * | 2004-09-28 | 2008-08-27 | シャープ株式会社 | Manufacturing method of semiconductor device |
JP4851163B2 (en) * | 2005-10-31 | 2012-01-11 | オンセミコンダクター・トレーディング・リミテッド | Manufacturing method of semiconductor device |
JP5042501B2 (en) * | 2006-01-19 | 2012-10-03 | 株式会社フジクラ | Manufacturing method of semiconductor device |
JP2007317839A (en) * | 2006-05-25 | 2007-12-06 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing method |
-
2008
- 2008-09-17 JP JP2008237548A patent/JP5313601B2/en active Active
-
2013
- 2013-01-30 JP JP2013015538A patent/JP5465347B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013077850A (en) | 2013-04-25 |
JP5465347B2 (en) | 2014-04-09 |
JP2010045321A (en) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10818601B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2017201659A (en) | Electronic component and manufacturing method for the same | |
US10354936B2 (en) | Electronic component having a heat dissipation member formed on a sealing member | |
KR101544508B1 (en) | Printed circuit board and semiconductor package having bond fingers | |
JP2006210777A (en) | Semiconductor device | |
JP5486376B2 (en) | Semiconductor device | |
JP5465347B2 (en) | Semiconductor device and semiconductor device unit | |
JP4165460B2 (en) | Semiconductor device | |
TW200834872A (en) | Semiconductor device | |
JP2007049045A (en) | Semiconductor light emitting device and semiconductor device using the same | |
TWI329901B (en) | Semiconductor device, electronic device and fabrication method of the same | |
US20160240450A1 (en) | Semiconductor device | |
US20070023927A1 (en) | Semiconductor device | |
JP2011146513A (en) | Semiconductor device | |
KR101626534B1 (en) | Semiconductor package and a method of manufacturing the same | |
JP5682511B2 (en) | Semiconductor module | |
US7605475B2 (en) | Semiconductor device | |
JP4366472B2 (en) | Semiconductor device | |
KR20210128295A (en) | Semiconductor packages including capacitors with semiconductor chips | |
JP2012109325A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4622646B2 (en) | Semiconductor device | |
US8089164B2 (en) | Substrate having optional circuits and structure of flip chip bonding | |
KR101463074B1 (en) | Leadless package | |
KR102325217B1 (en) | Multi die stack semiconductor package | |
JP4589743B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5313601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |