JP5311003B2

JP5311003B2 - 半導体装置

Info

Publication number: JP5311003B2
Application number: JP2008174351A
Authority: JP
Inventors: 博明新田; 英幸赤沼; 智之古畑
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-07-03
Filing date: 2008-07-03
Publication date: 2013-10-09
Anticipated expiration: 2028-07-03
Also published as: JP2010016154A

Description

本発明は、半導体装置に関する。

半導体装置の性能を高めるために、高速動作が可能で、耐圧の大きいＭＯＳ（ＭｅｔａｌＯｘｃｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）が求められている。このようなＭＯＳとしては、ＬＤＭＯＳ（ＬａｔｅｒａｌＤｉｆｆｕｓｅｄＭＯＳ）やゲートやドレインをオフセットさせたＭＯＳが提案されている。

これらのＭＯＳでは、たとえばＰ型の基板に、Ｎ型の深いウェルを形成し、このＮ型のウェルの中にＰ型の浅い不純物層を形成し、該浅い不純物層を用いてＦＥＴ（Ｆｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｉｔｏｒ）が形成される。このようなＭＯＳは、浅い不純物層を適宜変形してチャネル長などを調節することができ、これにより、たとえば、動作を高速化することができる。その例として、特開平０６−１６３９２６号公報には、Ｐ型基板にポケットＰウェルと称するＮ型ウェルに包まれたＰ型のウェル構造を有する不揮発性半導体装置が開示されている。
特開平０６−１６３９２６号公報

しかしながら、このようなＭＯＳＦＥＴにおいて、浅い不純物層を包み込む深いウェルは、浅い不純物層と基板との間に十分な耐圧を持たせるように機能する必要がある。そのため、深いウェルは、基板の厚み方向に十分深い必要があり、また、基板の横方向（ＭＯＳＦＥＴが隣り合う方向）にも十分な幅を有することが必要となっていた。特に、深いウェルの横方向の幅は、狭くするほど半導体装置の集積度が向上することになるが、単に横方向の幅を狭くすると、十分な耐圧を確保することが困難になるという問題があった。

本発明の目的の１つは、第１導電型の半導体基板に第２導電型の深いウェルが形成され、該深いウェルを利用して形成されたＬＤＭＯＳまたはオフセットドレインＭＯＳが、基板上で占有する面積を小さくすることにより集積度を向上させた半導体装置を提供することである。

本発明にかかる半導体装置は、
第１導電型の半導体基板と、
前記半導体基板に設けられた、第２導電型のウェルと、
前記ウェルに設けられた、第１導電型の第１不純物領域と、
前記第１不純物領域の周囲に設けられ、少なくとも一部が前記ウェルに設けられた、第２導電型の第２不純物領域と、
を有し、
前記ウェルは、前記第２不純物領域よりも不純物濃度が小さく、かつ、前記半導体基板の厚み方向に前記第１不純物領域および前記第２不純物領域よりも深く形成され、
前記第１不純物領域は、ＬＤＭＯＳのボディ領域またはオフセットドレインＭＯＳのドリフト領域を構成する。

このような半導体装置は、前記第１不純物領域と、前記半導体基板との耐圧性が向上し、ＬＤＭＯＳまたはオフセットドレインＭＯＳが、前記半導体基板上で占有する面積を小さくすることができるため、集積度を高めることができる。

本発明にかかる半導体装置において、
前記第２不純物領域の外周は、前記ウェルの外周よりも外側に存在することができる。

本発明にかかる半導体装置において、
前記ウェルは、ドライブイン拡散法によって形成され、
前記第１不純物領域および前記第２不純物領域は、高エネルギーイオン注入法によって形成されたレトログレイドウェルであることができる。

本発明にかかる半導体装置において、
前記半導体基板に前記ウェルが複数形成され、
複数の前記ウェルを区画するように、第１導電型の第３不純物領域が形成され、
前記第１不純物領域と前記第３不純物領域との間に、前記第２不純物領域が形成されることができる。

以下に本発明の好適な実施形態について、図面を参照しながら説明する。なお、以下に述べる実施形態は、本発明の一例を説明するものである。

図１は、本実施形態の半導体装置１００の要部を模式的に示す断面図である。図２は、本実施形態の半導体装置１００の要部を模式的に示す平面図である。図１は、図２のＡ−Ａ線断面に相当する。また、図２は、ゲート電極７０、素子分離絶縁層８０および導電層９０を省略して描かれている。

本実施形態の半導体装置１００は、図１に示すように、Ｐ型の半導体基板１０と、Ｎ型のウェル２０と、Ｐ型の第１不純物領域３０と、Ｎ型の第２不純物領域４０と、を有する。本実施形態では第１導電型をＰ型とし、第２導電型をＮ型とした例を用いて説明する。

半導体装置１００は、素子分離領域１０２を有し、該素子分離領域１０２によって区画された、素子領域１０４を有する。素子領域１０４には、ＬＤＭＯＳ１０６およびオフセットドレインＭＯＳ１０８のいずれか一方が形成される。本実施形態ではＬＤＭＯＳ１０６は、Ｎ型のチャネルを有し、オフセットドレインＭＯＳ１０８は、Ｐ型のチャネルを有する。

半導体基板１０は、例えば、シリコン基板からなることができる。本実施形態では半導体基板１０は、Ｐ型の導電型を有している。

ウェル２０は、半導体基板１０の素子領域１０４に形成される。ウェル２０は、本実施形態ではＮ型の導電型を有している。ウェル２０は、後述する他の不純物領域よりも半導体基板１０の厚み方向に深く形成される。ウェル２０は、後述するＮ型の第２不純物領域４０よりも不純物濃度が小さい。ウェル２０の形状は、平面視において、素子領域１０４の内側に形成される。ウェル２０の外周は、素子分離領域１０２に接していても接していなくても良い。図２の例では、ウェル２０は、平面視において矩形の形状を有しており、外周のうちの一辺が素子分離領域１０２に接し、他の三辺が素子分離領域１０２に接しないように描かれている（図中破線）。ウェル２０は、素子領域１０４に形成されるＭＯＳを基板から電気的に分離する機能を有する。ウェル２０は、素子領域１０４に形成されるＭＯＳの構成の１つとなることができる。たとえば、素子領域１０４にＬＤＭＯＳ１０６が形成される場合には、ＬＤＭＯＳ１０６のドレインの一部となることができ、素子領域１０４にオフセットドレインＭＯＳ１０８が形成される場合には、オフセットドレインＭＯＳ１０８のゲート（チャネル）を形成することができる。ウェル２０は、素子領域１０４に形成されるＬＤＭＯＳ１０６、またはオフセットドレインＭＯＳ１０８と、半導体基板１０と、を電気的に絶縁する機能を有している。ウェル２０は、ドライブイン拡散法によって形成されたウェルとすることができる。ドライブイン拡散法によれば、Ｎ型不純物を注入させた後、熱によって不純物拡散が行われるため、容易にウェル２０を深く形成することができる。ウェル２０は、高エネルギーイオン注入法によっても形成されることができる（詳細は後述する）。この方法によれば、ウェル２０を深く形成することができ、半導体基板１０の厚み方向に垂直な方向の形状の精度を高めることができる。

第１不純物領域３０は、素子領域１０４のウェル２０内に形成される。本実施形態では第１不純物領域３０は、Ｐ型の導電型を有する。

素子領域１０４にＬＤＭＯＳ１０６が形成される場合には、第１不純物領域３０の一部は、チャネル領域３２を形成することができ、いわゆるボディ領域を構成することができる（図１のＬＤＭＯＳ１０６を参照）。この場合、第１不純物領域３０ａには、ＬＤＭＯＳ１０６のソースとなるＮ型のソース領域３４ａが形成されている。ソース領域３４ａには、Ｎ型の不純物が高濃度に注入されている。またこの場合、第１不純物領域３０ａのうちゲート酸化膜６０ａ下の領域で、Ｎ型のソース領域３４ａの端からＮ型のウェル２０の端までの第１不純物領域３０ａの領域がチャネル領域１０６ｃとなる。また、第１不純物領域３０ａには、コンタクトをとるためのＰ型のコンタクト領域３２ａが形成されていることができる。コンタクト領域３２ａには、Ｐ型の不純物が高濃度に注入されている。

素子領域１０４にオフセットドレインＭＯＳ１０８が形成される場合には、第１不純物領域３０は、ドレイン領域を構成することができる（図１のオフセットドレインＭＯＳ１０８を参照）。この場合、第１不純物領域３０ｂの一部または全部がドレイン領域となる。またこの場合、ゲート酸化膜６０ｂ下の領域で、第１不純物領域３０ｂの端から後述するＰ型のソース領域４４ｂの端までのウェル３０および第２不純物領域４０ｂ（後述）の領域がチャネル領域１０８ｃとなる。また、第１不純物領域３０ｂには、コンタクトをとるためのＰ型のコンタクト領域３２ｂが形成されていることができる。コンタクト領域３２ｂには、Ｐ型の不純物が高濃度に注入されている。また、第１不純物領域３０ｂには、ドレイン領域の導電性を向上させるために、Ｐ型のオフセット領域３４ｂが形成されることができる。オフセット領域３４ｂには、Ｐ型の不純物が高濃度に注入され、その濃度はコンタクト領域３２ｂと同じかそれよりも低くなるように形成されることができる。

ＬＤＭＯＳ１０６またはオフセットドレインＭＯＳ１０８に形成される第１不純物領域３０は、高エネルギーイオン注入法により形成されたレトログレードウェルとすることができる。このようにすれば、第１不純物領域３０は、熱拡散させることなく形成されるため、半導体基板１０の厚み方向と直交する方向の形状の制御が容易となり、ＬＤＭＯＳ１０６およびオフセットドレインＭＯＳ１０８において、精度よく所望のチャネル長を有するように形成することができる。

第２不純物領域４０は、素子領域１０４内において、第１不純物領域３０の周囲に設けられ、その少なくとも一部がウェル２０内に位置するように設けられる。第２不純物領域４０は、第１不純物領域３０と接して形成されていてもよい。本実施形態では第２不純物領域４０は、Ｎ型の導電型を有する。

素子領域１０４にＬＤＭＯＳ１０６が形成される場合には、第２不純物領域４０は、ドレイン領域を構成することができ（図１のＬＤＭＯＳ１０６を参照）、いわゆるドリフト領域を形成することができる。この場合、第２不純物領域４０ａには、コンタクトをとるためのＮ型のコンタクト領域４２ａが形成されることができる。コンタクト領域４２ａには、Ｎ型の不純物が高濃度に注入されている。

素子領域１０４にオフセットドレインＭＯＳ１０８が形成される場合には、第２不純物領域４０は、ゲート（チャネル領域１０８ｃ）の一部を構成することができる（図１のオフセットドレインＭＯＳ１０８を参照）。第２不純物領域４０ｂには、オフセットドレインＭＯＳ１０８のソースとなるＰ型のソース領域４４ｂが形成される。ソース領域４４ｂには、高濃度のＰ型の不純物が注入されている。また、第２不純物領域４０ｂには、コンタクトをとるためのＮ型のコンタクト領域４２ｂが形成されることができる。コンタクト領域４２ｂには、Ｎ型の不純物が高濃度に注入されている。

ＬＤＭＯＳ１０６またはオフセットドレインＭＯＳ１０８に形成される第２不純物領域４０は、第１不純物領域３０と同様に、高エネルギーイオン注入法により形成されたレトログレードウェルとすることができる。このようにすれば、第２不純物領域４０は、熱拡散させることなく形成されるため、半導体基板１０の厚み方向と直交する方向の形状の制御が容易となり、ＬＤＭＯＳ１０６およびオフセットドレインＭＯＳ１０８において、精度よく所望のチャネル長を有するように形成することができる。

本実施形態においては、第１不純物領域３０がＰ型の導電型を有し、半導体基板１０と同じ導電型となる。そのため、第２不純物領域４０が第１不純物領域３０の周囲に設けられることにより、第１不純物領域３０と半導体基板１０とを電気的に絶縁することができる。これにより、いわゆるパンチスルー耐圧を向上させることができる。また、第２不純物領域４０は、チャネルストッパとしての機能も有することができる。

また、ＬＤＭＯＳ１０６またはオフセットドレインＭＯＳ１０８に形成される第２不純物領域４０は、高エネルギーイオン注入法により形成されたレトログレードウェルとすることができる。このようにすれば、レトログレードの深さ方向の濃度プロファイルを調整することによって、例えば、各ＭＯＳトランジスタの閾値を調整する機能、パンチスルーを抑制する機能、およびドレイン側オフセット絶縁層５０下のチャネルストッパとしての機能を有することができる。また、レトログレードウェルとすれば、表面側の抵抗を必要以上に下げないため、各ＭＯＳトランジスタの耐圧を確保することができる。さらに、レトログレードウェルとすることにより、各ＭＯＳトランジスタの動作時の抵抗を下げるという機能を有することができる。すなわち、第２不純物領域４０をレトログレードウェルとすることは、浅い部分で耐圧を確保し、深い部分で動作時の抵抗を下げることができる。つまり、レトログレードの深さ方向の濃度プロファイルを調整することによって、各ＭＯＳトランジスタの耐圧と動作時の抵抗とのバランスを調整することができる。

第２不純物領域４０は、図３に示すように、全部がウェル２０内に設けられていてもよい。また、図１および図２に示すように、第２不純物領域４０の外周は、ウェル２０の外周よりも外側に存在していてもよい。ウェル２０の外周よりも外側に存在させる第２不純物領域４０の外周は、第２不純物領域４０の外周の一部であっても全部であってもよい。図２の例では、第１不純物領域３０が半導体基板１０に近接している辺に形成される第２不純物領域４０の部分の外周のみ（矩形のＭＯＳ領域の３辺）がウェル２０の外周よりも外側に存在している。

ＬＤＭＯＳ１０６は、素子領域１０４に形成されることができる。Ｎ型チャネルのＬＤＭＯＳ１０６のソースは、図１に示すように、Ｎ型のソース領域３４ａから構成される。ＬＤＭＯＳ１０６のドレインは、Ｎ型のウェル２０、Ｎ型の第２不純物領域４０ａ、および必要に応じてＮ型のコンタクト領域４０ａから構成される。ＬＤＭＯＳ１０６のゲートは、Ｐ型の第１不純物領域３０ａ、および必要に応じてＰ型のコンタクト領域３２ａから構成される。さらに、ＬＤＭＯＳ１０６は、ゲート酸化膜６０ａと、ゲート電極７０ａと、必要に応じてドレイン側オフセット絶縁層５０ａと、を有する。そして、Ｎ型の第２不純物領域４０ａは、第１不純物領域３０ａの周囲を取り囲むように形成されている。また、ＬＤＭＯＳ１０６の周囲には、素子分離絶縁層８０が形成されていることができる。以下、上述した構成以外の構成について説明する。

ゲート酸化膜６０ａは、Ｎ型のウェル２０上、Ｐ型の第１不純物領域３０ａ上およびドレイン側オフセット絶縁層５０ａ上に形成されていることができる。ゲート酸化膜６０ａは、例えば、酸化シリコンからなる。ゲート電極７０ａは、ゲート酸化膜６０ａ上に形成されている。ゲート電極７０ａは、例えば、ポリシリコンからなる。

ドレイン側オフセット絶縁層５０ａは、第２不純物領域３０ａに形成されていることができる。ドレイン側オフセット絶縁層５０ａ上には、ゲート絶縁膜６０ａおよびゲート電極７０ａが形成されることができる。すなわち、ＬＤＭＯＳ１０６のゲートは、ドレイン側がオフセットされていることができる。これにより、ＬＤＭＯＳ１０６は、高い耐圧を有することができる。ドレイン側オフセット絶縁層５０ａは、例えば、ＬＯＣＯＳ層、セミリセスＬＯＣＯＳ層、トレンチ絶縁層からなることができる。図示の例では、ドレイン側オフセット絶縁層５０ａをＬＯＣＯＳ層としている。

素子分離絶縁層８０は、ＭＯＳトランジスタを他の素子と分離するために設けられることができる。素子分離絶縁層８０は、半導体基板１０上であって、素子領域１０４の周囲および素子分離領域１０２に設けられることができる。素子分離絶縁層８０は、例えば、例えば、ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）層、セミリセスＬＯＣＯＳ層、トレンチ絶縁層からなることができる。図示の例では、素子分離絶縁層８０は、ＬＯＣＯＳ層として描かれている。

素子分離絶縁層８０上には、導電層９０が形成されていることができる。導電層９０は、例えば、ポリシリコンからなる。導電層９０は、例えば、素子分離絶縁層８０下のウェルの導電型が反転することを防止することができる。本実施形態の半導体装置１００においては、導電層９０は、平面的に見て、素子分離絶縁層８０の下のＮ型の第２不純物領域４０に重なるように形成されることがより好ましい。そして、導電層９０の電位が第１不純物領域３０と同じになるように、第２不純物領域４０と導電層９０と電気的に接続することができる。このようにすれば、第２不純物領域４０のチャネルストッパとしての機能をより高めることができる。

オフセットドレインＭＯＳ１０８は、素子領域１０４に形成されることができる。Ｐ型チャネルのオフセットドレインＭＯＳ１０８のソースは、図１に示すように、Ｐ型のソース領域４４ｂから構成される。オフセットドレインＭＯＳ１０８のドレインは、Ｐ型の第１不純物領域３０ｂ、必要に応じてＰ型のコンタクト領域３２ｂ、および必要に応じて、Ｐ型のオフセット領域３４ｂから構成される。オフセットドレインＭＯＳ１０８のゲートは、Ｎ型の第２不純物領域４０ｂ、およびウェル２０から構成される。さらに、オフセットドレインＭＯＳ１０８は、ゲート酸化膜６０ｂと、ゲート電極７０ｂと、必要に応じてドレイン側オフセット絶縁層５０ｂと、を有する。そして、Ｎ型の第２不純物領域４０ｂは、第１不純物領域３０ｂの周囲を取り囲むように形成されている。また、オフセットドレインＭＯＳ１０８の周囲には、素子分離絶縁層８０が形成されていることができる。以下、上述した構成以外の構成について説明する。

ゲート酸化膜６０ｂは、Ｎ型のウェル２０上、Ｎ型の第２不純物領域４０ｂ上およびドレイン側オフセット絶縁層５０ｂ上に形成されていることができる。ゲート電極７０ｂは、ゲート酸化膜６０ｂ上に形成されている。ゲート酸化膜６０ｂおよびゲート電極７０ａの材質は、ＬＤＭＯＳ１０６の場合と同様である。

ドレイン側オフセット絶縁層５０ｂは、第１不純物領域３０ｂに形成されていることができる。ドレイン側オフセット絶縁層５０ｂ上には、ゲート絶縁膜６０ｂおよびゲート電極７０ｂが形成されることができる。すなわち、オフセットドレインＭＯＳ１０８のゲートは、ドレイン側がオフセットされていることができる。これにより、オフセットドレインＭＯＳ１０８は、高い耐圧を有することができる。ドレイン側オフセット絶縁層５０ｂは、例えば、ＬＯＣＯＳ層、セミリセスＬＯＣＯＳ層、トレンチ絶縁層からなることができる。図示の例では、ドレイン側オフセット絶縁層５０ｂをＬＯＣＯＳ層としている。素子分離絶縁層８０は、ＬＤＭＯＳ１０６の場合と同様である。

オフセット領域３４ｂは、Ｐ型の第１不純物領域４０ｂ内であって、ドレイン側オフセット絶縁層６０ｂの下に形成されることができる。Ｐ型のオフセット領域３４ｂの不純物濃度は、オフセットドレインＭＯＳ１０８の耐圧を確保しつつ、ドレイン側オフセット絶縁層５０ｂ下に電流を流すことができる範囲に、調整されることができる。

図１および図２に示すように、半導体装置１００は、複数の素子領域１０４を有することができる。複数の素子領域１０４には、それぞれ、上述のＬＤＭＯＳ１０６またはＥＤＭＯＳ１０８が形成されることができる。ＬＤＭＯＳ１０６およびＥＤＭＯＳ１０８の配列は、任意である。図示の例では、素子領域１０４の間に、格子状に素子分離領域１０２が配置されている。

素子分離領域１０２のＰ型の半導体基板１０には、例えば、レトログレードウェルであるＰ型の第３不純物領域２２が形成されていることができる。第３不純物領域２２は、素子領域１０２の第２不純物領域４０に接して形成されていてもよい。また、Ｐ型の第３不純物領域２２には、Ｐ型のコンタクトのためのコンタクト領域２４が形成されていることができる。コンタクト領域２４には、Ｐ型の不純物が高濃度に注入されている。これにより、Ｐ型の半導体基板１０の電位をとることができる。

素子分離領域１０２に形成された素子分離絶縁層８０には、半導体基板１０の電位をとるための開口部が形成されていることができる（図示せず）。また、図示しないが、半導体装置１００は、図１に示した構成の上方に、さらに、層間絶縁膜、保護膜と、コンタクトホール、コンタクト、および配線層等を有することができる。

半導体装置１００は、たとえば次のように製造することができる。

まず、Ｐ型の半導体基板１０に、素子分離絶縁層８０を形成する。例えば、素子分離絶縁層８０の形成と同時に、ＬＤＭＯＳ１０６およびオフセットドレインＭＯＳ１０８のドレイン側オフセット絶縁層５０を形成することができる。素子分離絶縁層８０およびドレイン側オフセット絶縁層５０は、例えば、ＬＯＣＯＳ法によって形成される。

次に、Ｎ型のウェル２０を形成する。Ｎ型のウェル２０は、例えば、ドライブイン拡散法によって形成される。すなわち、フォトリソグラフィ等の技術を用いて、Ｎ型の不純物を１回もしくは複数回にわたって半導体基板１０に注入し、その後、注入されたＮ型の不純物を熱処理により熱拡散させることによって形成することができる。また、Ｎ型のウェル２０は、例えば、高エネルギーイオン注入法によって形成されることもできる。高エネルギーイオン注入法では、例えば、１ＭｅＶ〜５ＭｅＶという高い加速電圧を有する。そのため、高エネルギーイオン注入法では、熱拡散させなくても、不純物を深い位置にまで注入することができる。この方法によれば、熱拡散の工程を経ないため、半導体基板１０の厚み方向に垂直な方向の形状の精度をより高めることができる。また、Ｎ型のウェル２０は、複数の素子領域１０４に同時に形成することができる。

次に、Ｐ型の第１不純物領域３０およびＮ型の第２不純物領域４０を、高エネルギーイオン注入法によって形成する。すなわち、フォトリソグラフィ等に技術により、各導電型型の不純物をそれぞれ半導体基板１０に注入して、第１不純物領域３０および第２不純物領域４０を形成する。この注入工程は、複数回にわたって行われ、注入の順序に制限はない。イオンを注入するときの加速電圧は、上述のＮ型のウェル２０を形成するときよりも小さくする。これにより、第１不純物領域３０および第２不純物領域４０を、深さ方向に不純物の濃度プロファイルを有するレトログレードウェルとすることができる。オフセットドレインＭＯＳ１０８にＰ型のオフセット領域３４ｂを形成する場合も、例えば、高エネルギーイオン注入法で形成されることができる。

次に、ゲート絶縁膜６０を形成する。ゲート絶縁膜６０は、たとえば、熱酸化法により形成される。次に、ゲート電極７０および必要に応じて導電層９０を形成する。ゲート電極７０および導電層９０は、たとえば、半導体基板１０の全面にポリシリコン層を形成し、パターニングすることにより形成することができる。

その後、必要に応じて、公知の方法により、層間絶縁膜、保護膜と、コンタクトホール、コンタクト、および配線層等を形成し、半導体装置１００を製造することができる。

以上説明した本実施形態の半導体装置１００は、第２不純物領域４０が、素子領域１０４内において、第１不純物領域３０の周囲に設けられ、その少なくとも一部がウェル２０内に位置するように設けられる。これにより、パンチスルー耐圧を確保するためのウェル２０の半導体基板１０の厚み方向に垂直な方向の厚みを小さくすることができる。そのため、素子領域１０４に形成されるＬＤＭＯＳ１０６およびＥＤＭＯＳ１０８の平面視における面積を小さくすることができる。また、半導体装置１００に複数のＭＯＳトランジスタが形成される場合には、半導体装置１００の集積度を高めることができる。

本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成（たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

実施形態の半導体装置１００を模式的に示す断面図。実施形態の半導体装置１００を模式的に示す平面図。実施形態の半導体装置１００を模式的に示す断面図。

符号の説明

１０半導体基板、２０ウェル、２２第３不純物領域、２４，３２ａ，３２ｂ，４２ａ，４２ｂコンタクト領域、３０，３０ａ，３０ｂ第１不純物領域、３４ａ，４４ｂソース領域、３４ｂオフセット領域、４０，４０ａ，４０ｂ第２不純物領域、５０ａ，５０ｂドレイン側オフセット絶縁層、６０ａ，６０ｂゲート酸化膜、７０ａ，７０ｂゲート電極、８０素子分離絶縁層、９０導電層、１００半導体装置、１０２素子分離領域、１０４素子領域、１０６ＬＤＭＯＳ、１０８オフセットドレインＭＯＳ

Claims

第１導電型の半導体基板と、
前記半導体基板に設けられた、第２導電型のウェルと、
前記ウェルに設けられた、第１導電型の第１不純物領域と、
前記第１不純物領域の周囲に設けられ、少なくとも一部が前記ウェルに設けられた、第２導電型の第２不純物領域と、
を有し、
前記ウェルは、前記第２不純物領域よりも不純物濃度が小さく、かつ、前記半導体基板の厚み方向に前記第１不純物領域および前記第２不純物領域よりも深く形成され、
前記第２不純物領域の外周の少なくとも一部は、前記ウェルの外周よりも外側に存在し、
前記第１不純物領域は、ＬＤＭＯＳのボディ領域またはオフセットドレインＭＯＳのドリフト領域を構成する、半導体装置。
請求項１において、
前記ウェルは、ドライブイン拡散法によって形成され、
前記第１不純物領域および前記第２不純物領域は、高エネルギーイオン注入法によって形成されたレトログレイドウェルである、半導体装置。
請求項１または請求項２のいずれかにおいて、
前記半導体基板に前記ウェルが複数形成され、
複数の前記ウェルを区画するように、第１導電型の第３不純物領域が形成され、
前記第１不純物領域と前記第３不純物領域との間に、前記第２不純物領域が形成された、半導体装置。