JP5304134B2 - 窒化物半導体装置およびその製造方法 - Google Patents

Description

この発明は、ヘテロ接合電界効果型トランジスタ（高電子移動度トランジスタ：ＨＥＭＴともいう）や半導体レーザーダイオードなどの窒化物半導体装置およびその製造方法に関するものである。

従来のＨＥＭＴでは、ＧａＮからなるチャネル層の上にＡｌＧａＮからなる電子供給層が形成されており、電子供給層内下部のヘテロ界面付近に正の電荷が発生するのに対応して、電子供給層内上部の表面付近には負の分極電荷（表面トラップ電荷）が発生する。ＨＥＭＴが大信号動作する際にはこの表面トラップ電荷が、チャネル層内のヘテロ界面付近に形成される２ＤＥＧ（２次元電子ガス）に影響を与え、最大ドレイン電流が抑制される現象、すなわち電流コラプス現象が発生することが問題となっていた。

この電流コラプスの問題を改善するために、例えば特許文献１にあるように、電子供給層のゲート電極形成領域をエッチングによって掘り下げてゲートリセス部を形成し、この部分にゲート電極を充填した構造が提案されている（例えば、特許文献１参照）。

国際公開第２００７／０９１３８３号パンフレット（１２−１６頁、図８）

この構造を採ることで２ＤＥＧとゲート電極間の距離が縮められるのに対して、２ＤＥＧと表面トラップ電荷とは遠い位置関係を保つことができるため、ゲート電圧に対する２ＤＥＧの制御性を改善しつつ、２ＤＥＧの表面トラップ電荷による影響を低減して電流コラプスの問題は改善される。

電子供給層の厚さは５０ｎｍ以下、通常は１５〜３０ｎｍと極めて薄く、ゲートリセスによってゲート電極下に残す電子供給層厚さは更にこれよりも薄くなる。ゲート電極下に残す電子供給層の厚さはデバイス特性に影響するため、これを管理することが極めて重要であるにもかかわらず、この部分の厚みが薄いためデバイス設計値どおりにエッチングすることが困難であるという問題があった。
本発明は上記課題を解決するためになされたものであり、応答特性が良く電流コラプスの問題を改善できると同時に、デバイス設計値どおりのゲートリセス部を再現性よく形成しうる窒化物半導体装置を得ることを目的とする。

この発明に係る窒化物半導体装置は、基板上に形成された第１の窒化物半導体からなるチャネル層と、このチャネル層の上部に形成され、第１の窒化物半導体よりも大きなバンドギャップを有する第２の窒化物半導体からなる第１の電子供給層と、この第１の電子供給層の上部で離隔した２つの領域として形成され、前記第１の窒化物半導体と同じか、又はこれよりも大きなバンドギャップを有する第３の窒化物半導体からなる第２の電子供給層と、この第２の電子供給層の上部に形成され、第３の窒化物半導体よりも小さなバンドギャップを有する第４の窒化物半導体からなるキャップ層とを備えている。
また、第１の電子供給層と第２の電子供給層の間には、第２の電子供給層よりもドライエッチング速度が小さく、かつ、第１の電子供給層と第２の電子供給層の双方よりもバンドギャップの大きい材料からなるエッチングストッパ層が形成されており、このエッチングストッパ層の上部で前記２つの領域に挟まれたゲートリセス部を、ゲート電極が充填するように形成されている。

この発明に係る窒化物半導体装置によると、エッチングストッパ層のドライエッチング速度は、第２の電子供給層よりも小さいため、デバイス設計値どおりのゲートリセス形状を有する半導体装置を再現性よく得ることができる。
更に、第２の電子供給層表面から凹んだゲートリセス部をゲート電極が充填するように形成されており、２ＤＥＧとゲート電極下面との距離が縮められるのに対して、２ＤＥＧと表面トラップ電荷とは遠い位置関係を保つことができるため、ゲート電圧に対する２ＤＥＧの制御性を向上させて半導体素子の応答特性を良くすることができるのと同時に、２ＤＥＧの表面トラップ電荷による影響を低減して電流コラプスの問題が改善される。

実施の形態１．
図１は、本実施の形態に係る窒化物半導体装置の一構成例を示す縦断面図である。図１の窒化物半導体装置は、III族窒化物半導体を用いたＨＥＭＴ（高電子移動度トランジスタ）である。図１に示される通り、同装置は、基板１と、基板１の上面上に形成された第１のIII族窒化物半導体から構成されるチャネル層２と、チャネル層２の上面上に形成された電子供給層３を備えている。
電子供給層３のうち第１の電子供給層３ａは第２のIII族窒化物半導体から構成されており、チャネル層２との間でヘテロ接合されている。

この第１の電子供給層３ａの上部にエッチングストッパ層４が配置され、更にこの上に離隔した２つの領域として形成され、第３のIII族窒化物半導体から構成された第２の電子供給層３ｂが設けられている。
エッチングストッパ層４は第２の電子供給層３ｂと比べてドライエッチング速度が小さく、窒化物、フッ化物、又は酸化物から構成されている。第２の電子供給層３ｂの離隔した２つの領域間の隙間（以下、ゲートリセス部と呼ぶ）は、エッチングストッパ層４の上部の第２の電子供給層３ｂをエッチングにより除去することにより形成される。

このゲートリセス部を充填するようにショットキー電極としてのゲート電極５が形成されており、第２の電子供給層３ｂの２つの領域の各上部にはオーミック電極としてのソース・ドレイン電極６ａ、６ｂが各々形成されている。ここで、ゲート電極５とエッチングストッパ層４とはショットキー接合を成しており、ソース・ドレイン電極６ａ、６ｂと第２の電子供給層３ｂとは、オーミック接触している。
尚、同装置は、ソース・ドレイン電極６ａ、６ｂにおける接触抵抗の低減化のために、各電極６ａ、６ｂの下部に位置する電子供給層３及びチャネル層２の内部にｎ型の高濃度不純物領域７ａ、７ｂを形成してもよい。
また、本装置では半導体表面を保護するための絶縁膜８を設けている。

次に、本実施の形態の一例に係る図１の窒化物半導体装置の製造方法について記載する。図２〜図２１は、本実施の形態に係る窒化物半導体装置の製造方法を工程順に示す縦断面図である。
先ず、図２に示す様に、例えば、サファイヤ、SiC（炭化シリコン）、GaN、又はSi等より成る基板１を準備する。

次に、図３に示す様に、例えば、MBE（Molecular Beam Epitaxy：分子線エピタキシャル成長法）又はCVD（Chemical Vapor Deposition：気相成長法）により、基板１の主表面上に、チャネル層２、第１の電子供給層３ａ、エッチングストッパ層４および第２の電子供給層３ｂを、この順序で積層する。
ここで、チャネル層２は、第１のIII族窒化物半導体として、Al_xIn_yGa_1-x-yN(0≦x≦1, 0≦y≦1，xy≠1，0≦x+y≦1)から成る。これに対して、第１の電子供給層３ａは、第１のIII族窒化物半導体よりもそのバンドギャップ幅が大きい第２のIII族窒化物半導体として、Al_mIn_nGa_1-m-nN(0≦m≦1, 0≦n≦1，mn≠1，0≦m+n≦1)から成る。チャネル層２と第１の電子供給層３ａとの具体的な組み合わせとしては、GaN/ Al_mGa_1-m N（x＝y＝0、n=0の場合）、あるいは、In_yGa_1-yN/Al_mGa_1-mN(x＝0、n=0の場合）等が考えられる。
第２の電子供給層３ｂは、上記第１のIII族窒化物半導体とバンドギャップ幅が等しいか、又はこれよりも大きい第３のIII族窒化物半導体Al_kIn_lGa_1-k-lN(0≦k≦1, 0≦l≦1，kl≠1，0≦k+l≦1)より構成される。

後の工程において、塩素系のガス（Cl₂、BCl₃等）やフッ素系のガス（CF₄、C₂F₆、C₃F₈、CHF₃等）やこれらのガスに酸素やArやメタンを混合したガスを用いたドライエッチングによって、第２の電子供給層３ｂの一部をエッチング除去するが、半導体表面からエッチングが進行しエッチングストッパ層４に到達すると、エッチングストッパ層４とこれらのガスと反応しにくいか、又は、エッチングストッパ層の表面に安定な酸化物を形成することによって、エッチング速度が大きく低下する。このため、ゲートリセス部はその底面をエッチングストッパ層４の上面として制御性よく形成できることとなる。
エッチングストッパ層４を構成する材料としては、AlN、BN、Ca₃N_２、Al₂O₃、CaF_２、B₂O₃、BaF_２、MgF_２、又はLiF等を用いる。特に、AlNはドライエッチングの際、フッ素系ガスにはエッチングされず、また酸素を混合した場合にはAl₂O₃を形成することでエッチングが進行しないという点で最良である。
また、以上述べたエッチングストッパ層４を構成する材料は、第１の電子供給層３ａと第２の電子供給層３ｂの双方よりもそのバンドギャップ幅が大きいという特性も併せ持つ。

各層の厚みについては、次のとおりである。
チャネル層２の厚さとしては、少なくとも電子が流れ得る厚さ(50nm〜3000nm)があれば良い。
電子供給層３の厚さに関しては、第１と第２の電子供給層３ａ、３ｂの合計が5nm〜50nmであれば良く、第１の電子供給層３ａの厚さが薄いほどゲート電極５とチャネル層２までの距離が短くなるため２ＤＥＧ（２次元電子ガス）の制御性が向上する。
エッチングストッパ層４の厚さは、ソース，ドレイン電極６ａ、６ｂとチャネル層２との間を電子が流れやすくするためには、10nm以下が望ましい。

各層の不純物濃度について、チャネル層２において不純物濃度は特に問われないのに対して、第１の電子供給層３ａの不純物濃度は、これを高耐圧層とするために1×10¹⁸cm^-3以下に設定される。ここで、不純物の導電型は常にｎ型である。尚、窒化物半導体では、意図的に不純物を導入しない場合（ノンドープ）においても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はｎ型の不純物を含むこととなる。このため、結晶成長に於いてノンドープであっても、実際の不純物濃度が1×10¹⁸cm^-3以下であれば良い。

次に、図４に示すように、写真製版によりレジストパターン９をソース・ドレイン電極６ａ、６ｂ形成領域以外の第２の電子供給層３ｂの表面上に形成する。そして、レジストパターン９をマスクとして、オーミック金属(例えば、TiとAlとの積層膜、Ti、Al、Mo、Auの積層膜等)を蒸着し、その後にレジストパターン９を除去して、ソース・ドレイン電極６ａ、６ｂを、第２の電子供給層３ｂの表面の所定領域上に形成する(リフトオフ法)（図５）。

この際、ソース・ドレイン電極６ａ、６ｂ直下の各層（チャネル層２、第１、第２の電子供給層３ａ、３ｂ、エッチングストッパ層４）内にｎ型の高濃度不純物領域７ａ、７ｂを形成した後に、ソース・ドレイン電極６ａ、６ｂを形成しても良い。その作製方法は、次の通りである。

即ち、第２の電子供給層３ｂの表面で、ｎ型の高濃度不純物領域７ａ、７ｂを形成する領域以外の部分に、写真製版法によりレジストパターン９を形成する（図６）。このレジストパターン９は、イオン注入用マスクであり、次工程のソース・ドレイン電極６ａ、６ｂ蒸着時のマスクも兼ねる。レジストパターン９の厚みは、1μm〜6μm程度であり、イオンが第２の電子供給層３ｂに達しない厚さであれば良い。
注入されたイオンを遮断出来るのであれば、レジストパターン９に代えて、窒化膜、酸化膜等の膜（例えば、SiO₂やSiN等）を用いても良い。あるいは、第２の電子供給層３ｂの表面上に10nm〜100nm程度の厚みの窒化膜又は酸化膜を形成した後に、レジストパターン９を形成しても良い。この窒化膜又は酸化膜は、イオン注入時に、電子供給層３を構成する原子(Al、Ga、N、In等)がイオンにより真空中に跳ね飛ばされるのを抑制する。

次に、イオン注入装置を用いて電界加速したイオン１０を照射し、イオン注入を行う（図７）。イオン１０としては、ｎ型不純物である原子であれば良い。具体的には、O、C、Si、S、Ge、Se、Sn、Te、Pb等であるが、不純物準位の浅いSi又はGeがドナーになりやすいため望ましい。更にMn、Mg、Cu、Be等のｐ型不純物を同時にイオン注入することで、ｎ型不純物の電気的活性化を増やしても良い。尚、イオン注入の加速エネルギー及び注入濃度は、電子供給層３の領域の内で高濃度不純物領域７ａ、７ｂを形成する領域に於ける不純物濃度が1×10¹⁸cm^-3を超える様に設定すれば良い。

この後、レジストパターン９を剥離し、注入したイオン１０の活性化を行うための熱処理を行う。熱処理は、注入されたイオンと結晶構成原子とを置換させるため、及び、イオン注入で形成されたダメージを回復させるために行われる。このため、1000℃以上の温度で５秒間以上の時間で処理することが望ましい。
又、雰囲気に関しては、第２の電子供給層３ｂの表面から窒素原子が抜けるのを防止するために、窒素ガス、又はアンモニアガス等の窒素が含まれたガス中で、当該熱処理を行うことが望ましいが、更に窒化膜、酸化膜、窒化アルミニウム等の膜で第２の電子供給層３ｂの表面を被った後に、熱処理を行っても良い。

図５に示した方法によって、ソース・ドレイン電極６ａ、６ｂを、ｎ型の高濃度不純物領域７ａ、７ｂの表面上に形成する（図８）。尚、これらのオーミック金属を積層した後に所定の温度でアニールすることで、ソース・ドレイン電極６ａ、６ｂを合金化しても良い。

続いて、ゲート電極５を形成する領域１１（ゲートリセス部に相当）以外の領域上に、レジストパターン９ａを形成する（図９）。
塩素系のガス（Cl₂、BCl₃等）やフッ素系のガス（CF₄、C₂F₆、C₃F₈、CHF₃等）やこれらのガスに酸素やArやメタンを混合したガスを用いたドライエッチングによって第２の電子供給層３ｂをエッチングする。第２の電子供給層３ｂがエッチング除去され、AlN、BN、Ca₃N_２、Al₂O₃、CaF_２、B₂O₃、BaF_２、MgF_２、LiFのいずれかよりなるエッチングストッパ層４まで達すると、エッチングの進行がほぼ停止する（図１０）。

次に、エッチングに使用したレジストパターン９ａを再び用いて、セルフアラインでレジスト開口部内にゲート電極材料（ゲート金属１２）を充填し（図１１）、余分なゲート金属１２とともにレジストパターン９ａを除去することで（リフトオフ法）、ゲート電極５が形成される（図１２）。
また、図１０においてエッチングマスクに使ったレジストパターン９ａをエッチング後に除去し、ゲートリセス部より開口の大きなレジストパターン９ｂを形成し（図１３）、リフトオフ法によってゲート電極５ａを形成してもよい（図１４）。
ここでゲート金属１２としては、ショットキー接合を形成する金属であれば良い。例えば、Pt、Ni等の仕事関数の高い金属、シリサイド、WN等の窒化金属が好ましく、これらがAlN、BN、Ca₃N_２、Al₂O₃、CaF_２、B₂O₃、BaF_２、MgF_２、LiFよりなるエッチングストッパ層７と接してショットキー接合が形成される。

あるいは、ゲート形成領域（ゲートリセス部）１１のエッチングを行う前に、半導体表面の保護のため絶縁膜８による保護膜を形成し、その後にエッチングし、ゲート電極５の形成を行ってもよい。この絶縁膜８を設けた上で、ゲート電極５を形成する方法を以下に二例示す。

第一の例では、まずソース・ドレイン電極６ａ、６ｂ形成後、第２の電子供給層３ｂを含む半導体表面全面に絶縁膜８を形成する（図１５）。このとき、使用する絶縁膜８がSiN_x膜、SiON_x膜、SiO_x膜、AlN_x膜、AlON膜、AlO_x膜、HfO_x膜、GaO_x膜、ZrO_x膜等の無機絶縁膜である場合には、例えばプラズマCVD法やスパッタ法や蒸着法等による堆積によって、絶縁膜８を形成することが可能である。使用する絶縁膜８が有機絶縁膜である場合には、スピンコートによる塗布と熱処理による硬化とにより、絶縁膜８を形成しても良い。
その後、先のゲートリセス部の形成工程でも行ったように、ゲート電極５を形成する領域１１ａ以外の絶縁膜８上にレジストパターン９ｃを形成し、絶縁膜８のエッチングにつづき第２の電子供給層３ｂのエッチングによってゲートリセス部を形成し（図１６）、続けて、前述のような方法でゲート電極５、５ａを形成する（図１７、１８）。

第二の例では、絶縁膜８の形成、ゲートリセス部の形成までは第一の例と同じであるが、その後全面にゲート金属１２を電子ビーム蒸着やスパッタ蒸着等の蒸着法で形成する。更にゲート電極５を保護するレジストパターン９ｄを形成（図１９）し、これをマスクとしてエッチングを行い、レジストパターン９ｄによって覆われていない領域のゲート金属１２を除去することでゲート電極５ｂを形成する（図２０）。
この際のエッチングには、RIE（Reactive Ion Etching）やICP（Inductivity Coupled Plasma）エッチングやECR（Electron Cyclotron Resonance）エッチング、イオンミリング等によるドライエッチングを用いるとよい。

以上においては、下記の窒化物半導体を備えた半導体装置について、説明してきた。
（１）チャネル層２：第１のIII族窒化物半導体（Al_xIn_yGa_1-x-yN）
（２）第１の電子供給層３ａ：第２のIII族窒化物半導体（Al_mIn_nGa_1-m-nN）
（３）第２の電子供給層３ｂ：第３のIII族窒化物半導体（Al_kIn_lGa_1-k-lN）
ここで、Al_pIn_qGa_1-p-qN(0≦p≦1, 0≦q≦1，pq≠1，0≦p+q≦1)で表現され、第３のIII族窒化物半導体よりもバンドギャップ幅が小さい第４のIII族窒化物半導体からなるキャップ層１３を、第２の電子供給層３ｂの上に更に設けてもよい。このような構成例を図２１に示す。
例えば、x＝y=0、n=0、l=0、p=q=0の場合であるGaN/Al_lGa_1-lN/Al_mGa_1-mN/GaN/基板という窒化物半導体の構成において、第１の電子供給層３ａ（Al_mGa_1-mN）と第２の電子供給層３ｂ（Al_lGa_1-lN）との間に、AlNからなるエッチングストッパ層４を介在させたGaN/Al_lGa_1-lN/AlN/Al_mGa_1-mN/GaN/基板という構成においても、エッチングストッパ層４においてエッチング速度が小さくなることから、ゲートリセス部を制御性よく形成することができる。

以上説明した本実施の形態による窒化物半導体装置の奏する効果について、以下に説明する。
第一の効果は以下に示すものである。すなわち、ゲートリセス部を形成する工程において、塩素系のガス（Cl₂、BCl₃等）やフッ素系のガス（CF₄、C₂F₆、C₃F₈、CHF₃等）やこれらのガスに酸素やArやメタンを混合したガスを用いたドライエッチングによって、第２の電子供給層３ｂの一部をエッチング除去してエッチングストッパ層４に到達すると、エッチングストッパ層４とこれらのガスとは反応しにくいか、あるいは、エッチングストッパ層４の表面に安定な酸化物を形成することによって、エッチング速度が大きく低下する。このため、ゲートリセス部はその底面をエッチングストッパ層４の上面として、デバイス設計値どおり制御性よくかつ再現性よく形成できることとなる。

第二の効果は以下に示すものである。すなわち、第２の電子供給層３ｂの表面から凹んだゲートリセス部をゲート電極５が充填するように形成されており、２ＤＥＧとゲート電極５下面との距離が縮められるのに対して、第２の電子供給層３ｂの表面に現れるトラップ電荷と２ＤＥＧとは遠い位置関係を保つことができるため、ゲート電圧に対する２ＤＥＧの制御性を向上させて半導体素子の応答特性を良くすることができるのと同時に、２ＤＥＧの表面トラップ電荷による影響を低減して電流コラプスの問題が改善される。

第三の効果は以下に示すものである。すなわち、ゲート電極５はエッチングストッパ層４とショットキー接合しており、エッチングストッパ層４を構成する材料は第１の電子供給層３ａと第２の電子供給層３ｂを構成する材料の双方よりもバンドギャップが広いという特性を有するため、ショットキー特性を高めることができ、トランジスタにおいてはゲートリーク電流を低減できるという効果がある。

第四の効果は以下に示すものである。すなわち、第２の電子供給層３ｂはヘテロ界面を基点として生じた結晶構造の歪を内部に有するために積層できる厚みに制限があるが、エッチングストッパ層４を第１の電子供給層３ａと第２の電子供給層３ｂの間に介在させることにより、この結晶構造の歪を緩和することができ、更に第２の電子供給層３ｂを厚く積層することができる。このことにより、第２の電子供給層３ｂの表面に現れるトラップ電荷を更に２ＤＥＧから遠ざけることができ、電流コラプスの影響を尚一層低減させることが可能となる。

第五の効果としては以下に示すものである。すなわち、ソース・ドレイン電極６ａ、６ｂ下に高濃度不純物領域７ａ、７ｂを形成することで、この形成領域の抵抗を低減でき、かつ、コンタクト抵抗も低減できるため、トランジスタの効率向上が可能となる。

第六の効果としては以下に示すものである。すなわち、図２１に示すような第２の電子供給層３ｂの上部にキャップ層１３を設けた構成のものについては、両層の界面付近で第２の電子供給層３ｂ内には負のトラップ電荷が現れるが、このトラップ電荷を打ち消すようにキャップ層１３内の界面付近に正の電荷が出現するため、第２の電子供給３ｂ層内の負のトラップ電荷が作り出す電界が弱められ、２ＤＥＧに対する影響が低減される。従って電流コラプスの影響を更に抑えることができる

実施の形態２．
図２２は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。本実施の形態では、実施の形態１で説明したようにゲートリセス部をエッチングするだけでなく、ソース・ドレイン電極６ａ、６ｂを形成する領域の第２の電子供給層３ｂもエッチング除去して、この部分にオーミック金属を充填した構造となっている。
図２３〜図４３の縦断面図を用いて、本実施の形態に係る窒化物半導体装置の製造方法について記載する。尚、各層の形成（図３）までのプロセスは実施の形態１と共通であるため、これ以降の工程について説明する。

図２３に示す様に、ソース・ドレイン電極６ａ、６ｂ形成領域以外の第２の電子供給層３ｂの表面上に、写真製版によりレジストパターン９ｅを形成する。そして、レジストパターン９ｅをマスクとして、エッチングストッパ層４の上層の第２の電子供給層３ｂをエッチング除去し凹部を形成する（図２４）。
続けて、この凹部にオーミック金属１４が充填されるように蒸着し（図２５）、ソース・ドレイン電極６ａ、６ｂ形成領域以外のオーミック金属１４をレジストパターン９ｅとともにリフトオフ法によって除去し、ソース・ドレイン電極６ａ、６ｂを形成する（図２６）。

上記ではエッチングとオーミック金属１４の蒸着を同じレジストパターン９ｅを使用したセルフアライン法によって行ったが、オーミック電極６ａ、６ｂ形成方法としては、図２４においてエッチング後レジストパターン９ｅを除去し、ソース・ドレイン電極６ａ、６ｂを形成すべき所定の領域以外を別のレジストパターン９ｆによって覆ってから、オーミック電極１４を蒸着し（図２７）、リフトオフ法によりソース・ドレイン電極６ａ、６ｂを形成しても良い（図２８）。

ソース・ドレイン電極６ａ、６ｂを形成する前に、これらの電極直下の第１と第２の電子供給層３ａ、３ｂ、チャネル層２、エッチングストッパ層４の各層内にｎ型の高濃度不純物領域７ａ、７ｂを形成しておいてもよい。高濃度不純物領域７ａ、７ｂの形成とソース・ドレイン電極６ａ、６ｂの形成方法は、実施の形態１の図６〜８において説明した方法を用いることが可能である。

また、その工程は、レジストパターン９ｇを用いてオーミック電極６ａ、６ｂを形成する領域直下の各層内に高濃度不純物領域７ａ、７ｂを形成し（図２９）、エッチングストッパ層４上の第２の電子供給層３ｂのエッチングによる除去を行い（図３０）、ソース・ドレイン電極６ａ、６ｂの形成を行う（図３１）順序でもよいし、先に第２の電子供給層３ｂのエッチング除去を行い（図３２）、その後高濃度不純物領域７ａ、７ｂの形成を行う手順を経て（図３３）、ソース・ドレイン電極６ａ、６ｂの形成（図３１）を行ってもよい。
このとき、ソース・ドレイン電極６ａ、６ｂの形成方法は、図２５〜２８で示したものを用いることができる。

続いて、ゲート電極５を形成する領域１１ｂ以外の領域上にレジストパターン９ｉを形成する（図３４）。塩素系のガス（Cl₂、BCl₃等）やフッ素系のガス（CF₄、C₂F₆、C₃F₈、CHF₃等）やこれらのガスに酸素やArやメタンを混合したガスを用いたドライエッチングによって第２の電子供給層３ｂをエッチングする。第２の電子供給層３ｂがエッチング除去され、エッチングストッパ層４にまで達すると、エッチングの進行がほぼ停止する（図３５）。

次に、ソース・ドレイン電極６ａ、６ｂの形成方法と同様な方法で、エッチングを行ったレジストパターン９ｉを用いてセルフアラインでレジスト開口部のゲートリセス部内にゲート金属１２を充填し（図３６）、余分なゲート金属１２とともにレジストを除去することにより（リフトオフ法）、ゲート電極５が形成される（図３７）。
また、エッチングマスクに使ったレジストパターン９ｉをエッチング後に除去し、ゲートリセス部より開口の大きなレジストパターン９ｊを形成し（図３８）、リフトオフ法によってゲート電極５ａを形成してもよい（図３９）。

上記では、ソース・ドレイン電極６ａ、６ｂ形成領域のエッチングとゲート電極５形成領域のエッチングを別々に行う方法について説明したが、これらのエッチングを同時に行うことによって製造工程を簡素化することもできる。ソース・ドレイン電極６ａ、６ｂ形成領域とゲート電極５形成領域以外を覆うレジストパターン９ｋをエッチングマスクとして第２の電子供給層３ｂのエッチングを行い（図４０）、その後、高濃度不純物領域７ａ、７ｂの形成、ソース・ドレイン電極６ａ、６ｂの形成、ゲート電極５の形成を前述した方法で形成しても良い。

以上説明した方法により、各電極を形成した後、あるいは、各電極形成工程の途中において、CVDやスパッタや蒸着等によって絶縁膜８を半導体表面に設け表面保護を行う。この絶縁膜８には、SiN_x膜、SiON_x膜、SiO_x膜、AlN_x膜、AlON膜、AlO_x膜、HfO_x膜、GaO_x膜、ZrO_x膜などがある。
各電極５、６ａ、６ｂを形成後に絶縁膜８ａを設けた場合を図４１に示す。また、ソース・ドレイン電極６ａ、６ｂ形成後、絶縁膜８ｂを設けてから、ゲートリセス部をエッチングしゲート電極５ａの形成を行った場合を図４２に示す。更に、絶縁膜８ｃを設けた後、ゲートリセス部、ソース・ドレイン電極６ａ、６ｂの凹部をエッチングし、各電極５、６ａ、６ｂの形成を行った場合を図４３に示す。

以上説明した本実施の形態による窒化物半導体装置は、実施の形態１において説明した第一から第五の効果を同様に奏する。
さらに、ソース・ドレイン電極６ａ，６ｂを形成する部分の第２の電子供給層３ｂをエッチングによって除去するため、ソース・ドレイン電極６ａ，６ｂと２ＤＥＧとの距離が短くなることによりソース・ドレイン電極６ａ、６ｂ間の抵抗が低減でき、トランジスタの効率を更に向上することができる。

本発明の実施の形態１に係る半導体装置の構造を示す縦断面図である。 実施の形態１に係る半導体装置の基板準備工程を示す縦断面図である。 実施の形態１に係る半導体装置の各層積層工程を示す縦断面図である。 実施の形態１に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態１に係る半導体装置のソース・ドレイン電極形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態１に係る半導体装置のイオン照射工程を示す縦断面図である。 実施の形態１に係る半導体装置のソース・ドレイン電極形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲートリセス部形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲート金属蒸着工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲート電極形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲート電極形成工程を示す縦断面図である。 実施の形態１に係る半導体装置の絶縁膜形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲートリセス部形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲート電極形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲート電極形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態１に係る半導体装置のゲート電極形成工程を示す縦断面図である。 実施の形態１に係る半導体装置のキャップ層形成工程を示す縦断面図である。 実施の形態２に係る半導体装置の構造例を示す縦断面図である。 実施の形態２に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態２に係る半導体装置のソース・ドレイン電極部のエッチング工程を示す縦断面図である。 実施の形態２に係る半導体装置のオーミック金属蒸着工程を示す縦断面図である。 実施の形態２に係る半導体装置のソース・ドレイン電極形成工程を示す縦断面図である。 実施の形態２に係る半導体装置のオーミック金属蒸着工程を示す縦断面図である。 実施の形態２に係る半導体装置のソース・ドレイン電極形成工程を示す縦断面図である。 実施の形態２に係る半導体装置の高濃度不純物領域形成工程を示す縦断面図である。 実施の形態２に係る半導体装置のソース・ドレイン電極部のエッチング工程を示す縦断面図である。 実施の形態２に係る半導体装置のソース・ドレイン電極形成工程を示す縦断面図である。 実施の形態２に係る半導体装置のソース・ドレイン電極部のエッチング工程を示す縦断面図である。 実施の形態２に係る半導体装置の高濃度不純物領域形成工程を示す縦断面図である。 実施の形態２に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態２に係る半導体装置のゲートリセス部形成工程を示す縦断面図である。 実施の形態２に係る半導体装置のゲート電極蒸着工程を示す縦断面図である。 実施の形態２に係る半導体装置のゲート電極形成工程を示す縦断面図である。 実施の形態２に係る半導体装置のレジストパターン準備工程を示す縦断面図である。 実施の形態２に係る半導体装置のゲート電極形成工程を示す縦断面図である。 実施の形態２に係る半導体装置のゲート、ソース・ドレイン電極部の同時エッチング工程を示す縦断面図である。 実施の形態２に係る半導体装置の構造例を示す縦断面図である。 実施の形態２に係る半導体装置の構造例を示す縦断面図である。 実施の形態２に係る半導体装置の構造例を示す縦断面図である。

符号の説明

１ 基板
２ チャネル層
３ 電子供給層
３ａ 第１の電子供給層
３ｂ 第２の電子供給層
４ エッチングストッパ層
５、５ａ、５ｂ ゲート電極
６ａ、６ｂ ソース・ドレイン電極
７ａ、７ｂ 高濃度不純物領域
８ 絶縁膜
１３ キャップ層

Claims (8)

1. 基板上に形成された第１の窒化物半導体からなるチャネル層と、
   このチャネル層の上部に形成され、前記第１の窒化物半導体よりも大きなバンドギャップを有する第２の窒化物半導体からなる第１の電子供給層と、
   この第１の電子供給層の上部で離隔した２つの領域として形成され、前記第１の窒化物半導体と同じか、又はこれよりも大きなバンドギャップを有する第３の窒化物半導体からなる第２の電子供給層と、
   この第２の電子供給層の上部に形成され、前記第３の窒化物半導体よりも小さなバンドギャップを有する第４の窒化物半導体からなるキャップ層と、
   前記第１の電子供給層と第２の電子供給層の間に形成され、前記第２の電子供給層よりもドライエッチング速度が小さく、かつ、前記第１の電子供給層と第２の電子供給層の双方よりもバンドギャップの大きい材料からなるエッチングストッパ層と、
   このエッチングストッパ層の上部で前記２つの領域に挟まれたゲートリセス部を充填するように形成されたゲート電極と、
   を備えた窒化物半導体装置。
2. 第２の電子供給層の離隔した２つの領域の上部に各々形成されたソース電極とドレイン電極とを備え、
   前記第２の電子供給層、エッチングストッパ層、第１の電子供給層、及びチャネル層の各層は、前記ソース電極とドレイン電極の下部にイオン注入された高濃度不純物領域を有することを特徴とする
   請求項１に記載の窒化物半導体装置。
3. エッチングストッパ層の上部に各々形成されたソース電極とドレイン電極とを備え、
   前記エッチングストッパ層、第１の電子供給層、及びチャネル層の各層は、前記ソース電極とドレイン電極の下部にイオン注入された高濃度不純物領域を有することを特徴とする
   請求項１に記載の窒化物半導体装置。
4. 第１乃至第４の窒化物半導体はAl_xIn_yGa_1-x-yN（0≦x≦1，0≦y≦1，xy≠1，0≦x+y≦1）からなるIII族窒化物半導体であることを特徴とする
   請求項１乃至３のいずれか１項に記載の窒化物半導体装置。
5. エッチングストッパ層は、AlN、BN、Ca₃N₂、Al₂O₃、CaF₂、B₂O₃、BaF₂、MgF₂、LiFのいずれかよりなることを特徴とする
   請求項１乃至４のいずれか１項に記載の窒化物半導体装置。
6. 基板上に第１の窒化物半導体によってチャネル層を形成する工程と、
   このチャネル層の上部に、前記第１の窒化物半導体よりも大きなバンドギャップを有する第２の窒化物半導体によって第１の電子供給層を形成する工程と、
   この第１の電子供給層の上部に、エッチングストッパ層を形成する工程と、
   このエッチングストッパ層の上部に、前記第１の窒化物半導体と同じか、又はこれよりも大きなバンドギャップを有する第３の窒化物半導体によって第２の電子供給層を形成する工程と、
   この第２の電子供給層の上部に、前記第３の窒化物半導体よりも小さなバンドギャップを有する第４の窒化物半導体によってキャップ層を形成する工程と、
   このキャップ層及び前記第２の電子供給層をドライエッチングすることによってゲートリセス部を形成する工程と、
   このゲートリセス部にゲート金属を充填してゲート電極を形成する工程と、
   を備え、
   前記エッチングストッパ層を形成する工程は、前記第２の電子供給層よりもドライエッチング速度が小さく、かつ、前記第１の電子供給層と第２の電子供給層の双方よりもバンドギャップの大きい材料によって前記エッチングストッパ層を形成する
   窒化物半導体装置の製造方法。
7. ゲートリセス部を形成する工程は、塩素系ガス、フッ素系ガス、又はこれらに酸素、アルゴン、もしくはメタンを混合したガスを用いてドライエッチングすることを特徴とする
   請求項６に記載の窒化物半導体装置の製造方法。
8. ゲートリセス部を形成する工程は、キャップ層及び第２の電子供給層をドライエッチングすることによってソース・ドレイン電極用の凹部を併せて形成し、
   この凹部にオーミック金属を充填してソース・ドレイン電極を形成する工程を備えることを特徴とする
   請求項６又は７に記載の窒化物半導体装置の製造方法。

Images