JP5301299B2

JP5301299B2 - 半導体装置

Info

Publication number: JP5301299B2
Application number: JP2009011780A
Authority: JP
Inventors: 潤小山; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-01-31
Filing date: 2009-01-22
Publication date: 2013-09-25
Anticipated expiration: 2029-01-22
Also published as: JP2009207129A; US20120145799A1; US20090195387A1; US8144013B2; US9460377B2

Description

本発明は半導体装置に関する。特に無線通信によりデータの交信が可能な半導体装置、所謂ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）用ＩＣチップ（ＩＤチップ、トランスポンダともいう）に関する。

なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。

近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも情報ネットワークにアクセスできる環境整備がなされている。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理に役立てるといった個体認識技術が実用化に向けて研究が行われている。その中でも、無線通信により、外部通信装置（以下、通信装置という。またリーダライタ、リーダ／ライタ、コントローラ、インテロゲータ、質問器ともいわれる）とデータの交信をおこなう、ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用した半導体装置（以下、半導体装置という。ＩＤチップ、ＩＣチップ、トランスポンダともいわれる）が普及し、実用化が進んでいる。

半導体装置の普及を推し進めていく上で、半導体装置の信頼性を高めることは重要である。特許文献１によると、半導体装置の信頼性を高めるために、アンテナが１つ設けられた半導体装置に２つの半導体集積回路を設ける構成について記載されている。

特開２００２−８３２７７号公報

上記特許文献１に記載の発明によると、半導体装置の信頼性を高めることができるものの、半導体集積回路が２つとも破壊されず動作可能である場合には、半導体集積回路を２つ分の動作をすることとなる。そのため、半導体装置の消費電力は、半導体集積回路の数が増加した分、増加してしまう。しかしながら、通信装置が半導体装置に無線信号を送信し、半導体装置のアンテナで受信する電力には、電波法等の点から見ても制限がある。

本発明は上記問題に鑑み、信頼性を高め、かつ消費電力の増加を低減することのできる半導体装置とすることを課題の一とする。

本発明の一は、通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された複数の機能回路と、を有し、複数の機能回路のうち、いずれか一の機能回路を動作させることで、通信装置との無線信号の送受信を行う半導体装置である。

また本発明の一は、通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された複数の機能回路と、を有し、複数の機能回路のうち、いずれか一の機能回路は、いずれか他の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有する半導体装置である。

また本発明の一は、通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された複数の機能回路と、を有し、複数の機能回路のうち、いずれか一の機能回路は、いずれか他の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、いずれか他の機能回路における電源制御回路は、第１端子が電源回路の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されたトランジスタを有し、トランジスタのゲート端子がいずれか一の機能回路が有する電源制御回路に電気的に接続されている半導体装置である。

また本発明の一は、通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された第１の機能回路乃至第４の機能回路と、を有し、第１の機能回路は、第２の機能回路乃至第４の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、第２の機能回路は、第３の機能回路及び第４の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、第３の機能回路は、第４の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有する半導体装置である。

また本発明の一は、通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された複数の機能回路と、を有し、複数の機能回路のうち、いずれか一の機能回路は、論理回路の出力の正誤に応じた判定信号を出力する判定回路と、論理回路に電源電圧を供給するための電源回路と、判定回路及び電源回路の動作に基づいて、いずれか他の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、いずれか他の機能回路における電源制御回路は、第１端子が電源回路の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されたトランジスタを有し、トランジスタのゲート端子がいずれか一の機能回路が有する電源制御回路に電気的に接続されている半導体装置である。

また本発明の一は、通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された第１の機能回路乃至第４の機能回路と、を有し、第１の機能回路は、論理回路の出力の正誤に応じた判定信号を出力する判定回路と、論理回路に電源電圧を供給するための電源回路と、判定回路及び電源回路の動作に基づいて、第２の機能回路乃至第４の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、第２の機能回路は、第２の機能回路が具備する判定回路及び電源回路の動作に基づいて、第３の機能回路及び第４の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、第３の機能回路は、第２の機能回路が具備する判定回路及び電源回路の動作に基づいて、第４の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有する半導体装置である。

また、判定回路は不揮発性の記憶素子を有する半導体装置でもよい。

また、不揮発性の記憶素子は、一回のみ書き込み可能であってもよい。

また、機能回路には、薄膜トランジスタが設けられていてもよい。

また、アンテナ及び機能回路は、封止層に覆われて設けられていてもよい。

また、封止層は、繊維層および有機樹脂層で構成されていてもよい。

また、機能回路は、アンテナと重畳して設けられていてもよい。

本発明では、複数の機能回路で構成される半導体装置に外力や衝撃が加わった際にも、通信装置との無線信号の送受信を行うことができるため、信頼性の高い半導体装置を提供することが出来る。加えて本発明の半導体装置は、通信装置との無線信号の送受信を行わない機能回路の機能を停止させて動作することが可能であるため、通信装置と半導体装置との通信距離の増加及び低消費電力化をはかることができる。

実施の形態１を説明するための図。実施の形態１を説明するための図。実施の形態１を説明するための図。実施の形態１を説明するための図。実施の形態２を説明するための図。実施の形態２を説明するための図。実施の形態２を説明するための図。実施の形態２を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態４を説明するための図。実施の形態３を説明するための図。実施の形態４を説明するための図。実施の形態５を説明するための図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
図１を用いて、本発明の半導体装置の構成について説明する。図１は本発明の半導体装置のブロック図である。本発明の半導体装置１００は、アンテナ１０１と、第１の機能回路１０２Ａと、第２の機能回路１０２Ｂと、第３の機能回路１０２Ｃと、第４の機能回路１０２Ｄとを有している。第１の機能回路１０２Ａは、送受信回路１０３Ａと、電源回路１０４Ａと、電源制御回路１０５Ａと、論理回路１０６Ａを有している。第２の機能回路１０２Ｂは、送受信回路１０３Ｂと、電源回路１０４Ｂと、電源制御回路１０５Ｂと、論理回路１０６Ｂを有している。第３の機能回路１０２Ｃは、送受信回路１０３Ｃと、電源回路１０４Ｃと、電源制御回路１０５Ｃと、論理回路１０６Ｃを有している。第４の機能回路１０２Ｄは、送受信回路１０３Ｄと、電源回路１０４Ｄと、電源制御回路１０５Ｄと、論理回路１０６Ｄを有している。なお、アンテナ１０１は、第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄと電気的に接続されているものである。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

図１に示すブロック図において、アンテナ１０１は、外部にある通信装置（図示せず）からの電波による無線信号の受信、及び通信装置への信号の送信を行うものである。

なお、図１において、アンテナ１０１の形状は、特に限定されない。つまり、半導体装置１００におけるアンテナ１０１に適用する信号の伝送方式は、実施者が適宜使用用途を考慮して選択すればよく、伝送方式に伴って最適な長さや形状のアンテナを設ければよい。

例えば、伝送方式として、電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。

また、伝送方式としてマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよく、アンテナとして機能する導電膜を、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。

次に第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄについて説明する。なお、本実施の形態においては説明をわかりやすくするため、具体的に機能回路を４つ用いるものとして説明をおこなうが、本発明が機能回路の数に特に限定されない。本発明において機能回路は半導体装置において２以上有する構成であれば本発明の適用が可能である。

図１に示すように、本実施の形態における第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄは、送受信回路１０３Ａ乃至送受信回路１０３Ｄ、電源回路１０４Ａ乃至電源回路１０４Ｄ、電源制御回路１０５Ａ乃至電源制御回路１０５Ｄ、論理回路１０６Ａ乃至論理回路１０６Ｄを有している。

なお、本明細書において説明する機能回路とは、通信装置と無線信号によるデータの送受信を行うための機能を有する回路である。また送受信回路とは、アンテナで受信した信号の復調、アンテナに送信する信号の変調、及びアンテナより出力される交流信号の整流化及び平滑化、を行うための機能を有する回路である。また電源回路とは、送受信回路において生成された直流の信号（以下、直流信号という）に基づいて、論理回路を動作するための電源電位を生成し出力するための回路である。また論理回路とは、論理回路に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路、抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路、判定されたコードに基づいて送信エラー等の有無を検出する回路、及び論理回路より出力される信号を符号化して出力する回路を有する回路である。また論理回路には記憶回路を有し、機能回路毎に異なるＩＤ（識別コード）が記憶されているものである。

次に本発明の半導体装置における第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄにおける回路構成について示し、本発明について詳細に説明していく。

図２に図１で説明した第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄのブロック図において、一部回路構成を示した図を示す。図２に示す第１の機能回路１０２Ａにおいて、送受信回路から出力された直流信号が電源回路１０４Ａに入力される。電源回路１０４Ａは、論理回路１０６Ａを動作するための電源電位を生成する回路として、ｐチャネル型トランジスタ２０１、ｐチャネル型トランジスタ２０２、ｎチャネル型トランジスタ２０３、ｎチャネル型トランジスタ２０４、抵抗素子２０５を有する構成を一例として示している。なお、図２に示す電源回路１０４Ａの回路構成は一例であって、本発明がこの回路構成に限定されないものであることを付記する。

図２に示す電源回路１０４Ａにおいて、ｐチャネル型トランジスタ２０１及びｐチャネル型トランジスタ２０２の第１端子は高電位線ＶＤＤに電気的に接続され、ゲート端子が互いに電気的に接続されている。また、ｐチャネル型トランジスタ２０１の第２端子は、ｎチャネル型トランジスタ２０３の第１端子及びｎチャネル型トランジスタ２０４のゲート端子に電気的に接続されている。またｐチャネル型トランジスタ２０２の第２端子は、ｐチャネル型トランジスタ２０２のゲート端子及びｎチャネル型トランジスタ２０４の第１端子に電気的に接続されている。またｎチャネル型トランジスタ２０３のゲート端子は、ｎチャネル型トランジスタ２０４の第２端子、抵抗素子２０５の一方の端子、及び電源回路１０４Ａの出力端子に電気的に接続されている。また、ｎチャネル型トランジスタ２０３の第２端子は、抵抗素子２０５の他方の端子及びグラウンド線（ＧＮＤ）に電気的に接続されている。また電源回路１０４Ａの出力端子は、電源制御回路１０５Ａ及び論理回路１０６Ａに電気的に接続されている。

なお図２で一例として示した、ｐチャネル型トランジスタ２０１、ｐチャネル型トランジスタ２０２、ｎチャネル型トランジスタ２０３、ｎチャネル型トランジスタ２０４のようにトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本実施の形態においては、一例として、ソース及びドレインとして機能する端子のそれぞれを、第１端子、第２端子と表記するものとする。またゲートとして機能する端子については、ゲート端子と表記するものとする。

なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが電気的に接続されているものを含むものとする。なお、ＡとＢとが電気的に接続されている場合には、ＡとＢとの間に何らかの電気的作用を有する対象物が存在する場合も含むものとする。

次に図２に示す第１の機能回路１０２Ａにおける電源制御回路１０５Ａの構成について説明する。電源制御回路１０５Ａには、電源回路１０４Ａより高電位の信号（Ｈ信号ともいう）が入力されるか、または送受信回路１０３Ａ、電源回路１０４Ａが外力や衝撃により破壊された場合には、グラウンド線と等電位の信号（Ｌ信号ともいう）が入力される。また電源制御回路１０５Ａには、Ｈ信号またはＬ信号の外部出力の駆動能力を向上するためのバッファ回路２０６を有する。すなわち電源制御回路１０５Ａにおいては、送受信回路１０３Ａ、及び電源回路１０４Ａが正常に動作する場合にバッファ回路２０６がＨ信号を出力し、送受信回路１０３Ａ、及び電源回路１０４Ａが外力や衝撃により破壊された場合にバッファ回路２０６がＬ信号を出力する。

なお本明細書においては、説明のため、各回路より出力される信号及びトランジスタの極性について具体的に規定し説明を行うものである。そのため、以下に説明する本発明と同等の機能を実現する構成であれば、信号のＨ信号またはＬ信号、若しくはトランジスタの極性が特に限定されるものではないことを付記する。

次に図２に示した第２の機能回路１０２Ｂにおける電源制御回路１０５Ｂの構成について説明を行う。なお送受信回路１０３Ｂ、電源回路１０４Ｂ、論理回路１０６Ｂに関する説明は、第１の機能回路１０２Ａと同様である。

第２の機能回路１０２Ｂにおける電源制御回路１０５Ｂには、第１の機能回路１０２Ａと同様に、電源回路１０４ＢよりＨ信号が入力されるか、または送受信回路１０３Ｂ、電源回路１０４Ｂが外力や衝撃により破壊された場合には、Ｌ信号が入力される。第２の機能回路１０２Ｂにおける電源制御回路１０５Ｂは、ｎチャネル型トランジスタ２０７、及びバッファ回路２０８を有する。バッファ回路２０８は、バッファ回路２０６と同様に、入力されるＨ信号またはＬ信号の外部出力の駆動能力を向上するための回路である。またｎチャネル型トランジスタ２０７の第１端子が電源回路１０４Ｂの出力端子に電気的に接続され、ゲート端子が第１の機能回路１０２Ａにおける電源制御回路１０５Ａのバッファ回路２０６の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。

次に図２に示した第３の機能回路１０２Ｃにおける電源制御回路１０５Ｃの構成について説明を行う。なお送受信回路１０３Ｃ、電源回路１０４Ｃ、論理回路１０６Ｃに関する説明は、第１の機能回路１０２Ａと同様である。

第３の機能回路１０２Ｃにおける電源制御回路１０５Ｃには、第１の機能回路１０２Ａと同様に、電源回路１０４ＣよりＨ信号が入力されるか、または送受信回路１０３Ｃ、電源回路１０４Ｃが外力や衝撃により破壊された場合には、Ｌ信号が入力される。第３の機能回路１０２Ｃにおける電源制御回路１０５Ｃは、ｎチャネル型トランジスタ２０９、ｎチャネル型トランジスタ２１０、及びバッファ回路２１１を有する。バッファ回路２１１は、バッファ回路２０６と同様に、入力されるＨ信号またはＬ信号の外部出力の駆動能力を向上するための回路である。またｎチャネル型トランジスタ２０９の第１端子が電源回路１０４Ｃの出力端子に電気的に接続され、ゲート端子が第１の機能回路１０２Ａにおける電源制御回路１０５Ａのバッファ回路２０６の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。またｎチャネル型トランジスタ２１０の第１端子が電源回路１０４Ｃの出力端子に電気的に接続され、ゲート端子が第２の機能回路１０２Ｂにおける電源制御回路１０５Ｂのバッファ回路２０８の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。

次に図２に示した第４の機能回路１０２Ｄにおける電源制御回路１０５Ｄの構成について説明を行う。なお送受信回路１０３Ｄ、電源回路１０４Ｄ、論理回路１０６Ｄに関する説明は、第１の機能回路１０２Ａと同様である。

第４の機能回路１０２Ｄにおける電源制御回路１０５Ｄには、第１の機能回路１０２Ａと同様に、電源回路１０４ＤよりＨ信号が入力されるか、または送受信回路１０３Ｄ、電源回路１０４Ｄが外力や衝撃により破壊された場合には、Ｌ信号が入力される。第４の機能回路１０２Ｄにおける電源制御回路１０５Ｄは、ｎチャネル型トランジスタ２１２、ｎチャネル型トランジスタ２１３、及びｎチャネル型トランジスタ２１４を有する。ｎチャネル型トランジスタ２１２の第１端子が電源回路１０４Ｄの出力端子に電気的に接続され、ゲート端子が第１の機能回路１０２Ａにおける電源制御回路１０５Ａのバッファ回路２０６の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。またｎチャネル型トランジスタ２１３の第１端子が電源回路１０４Ｄの出力端子に電気的に接続され、ゲート端子が第２の機能回路１０２Ｂにおける電源制御回路１０５Ｂのバッファ回路２０８の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。またｎチャネル型トランジスタ２１４の第１端子が電源回路１０４Ｄの出力端子に電気的に接続され、ゲート端子が第３の機能回路１０２Ｃにおける電源制御回路１０５Ｃのバッファ回路２１１の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。

なお図２に示す第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄでの各電源制御回路はいずれも異なる構成になっている。ここで半導体装置が第１の機能回路乃至第Ｎの機能回路（Ｎは３以上の自然数）を具備する構成として考えると、第１の機能回路の電源制御回路は、電源回路の出力端子に接続された１つのバッファ回路を有する構成となる。ついで第ｉの機能回路（ｉは２以上Ｎ未満の自然数）の電源制御回路は、ｉ個のｎチャネル型トランジスタと、１つのバッファ回路を有する構成となる。ついで第Ｎの機能回路の電源制御回路は、（Ｎ−１）個のｎチャネル型トランジスタを有する構成となる。なお、ｎチャネル型トランジスタ及びバッファ回路の電源回路等との接続については、図２で説明した接続を取り得るものである。

なお、半導体装置が第１の機能回路及び第２の機能回路のみを具備する構成の場合には、第１の機能回路の電源制御回路は、電源回路の出力端子に接続された１つのバッファ回路を有する構成となり、第２の機能回路の電源制御回路は、１個のｎチャネル型トランジスタを有する構成となる。なお、ｎチャネル型トランジスタ及びバッファ回路の電源回路等との接続については、図２で説明した接続を取り得るものである。

図２に示した半導体装置における第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄの動作について図３及び図４に示すフローチャートを用いて説明する。

まず半導体装置１００では通信装置より、アンテナ１０１に無線信号が送信され、当該無線信号より交流信号が生成され、第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄの送受信回路１０３Ａ乃至送受信回路１０３Ｄに入力される（図３，ステップＳ０１）。アンテナ１０１は、第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄのそれぞれの送受信回路１０３Ａ乃至送受信回路１０３Ｄに電気的に接続されているため、第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄには等しく交流信号が入力されることとなる。

次に、第１の機能回路１０２Ａにおける送受信回路１０３Ａより電源回路１０４Ａに直流信号が入力されることとなるが、このとき、第１の機能回路１０２Ａの電源回路１０４Ａで不良動作が起きているか否かが判断される（図３，ステップＳ０２）。なお、このときステップＳ０２では、電源回路１０４Ａの不良動作と共に送受信回路１０３Ａの不良動作についての判断も同じくなされていることにもなる。

ステップＳ０２で第１の機能回路１０２Ａの電源回路１０４Ａで不良動作がない場合には、電源回路１０４ＡはＨ信号を出力する。そのため、第１の機能回路１０２Ａの電源制御回路１０５Ａは、バッファ回路２０６よりＨ信号を出力することとなる（図３，ステップＳ０３）。

図２で説明したように第１の機能回路１０２Ａの電源制御回路１０５Ａにおけるバッファ回路２０６の出力端子は、第２の機能回路１０２Ｂ乃至第４の機能回路１０２Ｄの電源制御回路１０５Ｂ乃至電源制御回路１０５Ｄに電気的に接続されており、当該バッファ回路２０６の出力に応じてそれぞれ処理が行われる（図３，ステップＳ０４）。ステップＳ０４における処理について具体的には、ｎチャネル型トランジスタ２０７、ｎチャネル型トランジスタ２０９、及びｎチャネル型トランジスタ２１２をオンにする処理が行われる。

ステップＳ０４における処理によって、第１の機能回路１０２Ａで電源電位が論理回路１０６Ａに供給され動作が行われる一方、第２の機能回路１０２Ｂ乃至第４の機能回路１０２Ｄの電源制御回路１０５Ｂ乃至電源制御回路１０５Ｄは、電源回路１０４Ｂ乃至電源回路１０４Ｄの出力端子をグラウンド線と電気的に導通させることとなり、電源電位が論理回路１０６Ｂ乃至論理回路１０６Ｄに供給されず非動作となる（図３，ステップＳ０５）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第１の機能回路１０２Ａのみで行うことができ、アンテナ１０１で受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ０２にもどる。ステップＳ０２で第１の機能回路１０２Ａの電源回路１０４Ａで不良動作がある場合には、電源電位を生成することができず、電源回路１０４ＡはＬ信号を出力する。そのため、第１の機能回路１０２Ａの電源制御回路１０５Ａは、バッファ回路２０６よりＬ信号を出力することとなる（図３，ステップＳ０６）。

図２で説明したように第１の機能回路１０２Ａの電源制御回路１０５Ａにおけるバッファ回路２０６の出力端子は、第２の機能回路１０２Ｂ乃至第４の機能回路１０２Ｄの電源制御回路１０５Ｂ乃至電源制御回路１０５Ｄに電気的に接続されており、当該バッファ回路２０６の出力に応じてそれぞれ処理が行われる（図３，ステップＳ０７）。ステップＳ０７における処理について具体的には、ｎチャネル型トランジスタ２０７、ｎチャネル型トランジスタ２０９、及びｎチャネル型トランジスタ２１２をオフにする処理が行われる。

第１の機能回路１０２Ａの電源回路が不良動作であることにより、電源電位が論理回路に供給されず、非動作となる。一方、第２の機能回路１０２Ｂ乃至第４の機能回路１０２Ｄの電源制御回路１０５Ｂ乃至電源制御回路１０５Ｄは、電源回路１０４Ｂ乃至電源回路１０４Ｄの出力端子をグラウンド線と電気的に導通させない。すなわちステップＳ０７は、通信装置との無線信号の送受信を行う機能回路として、不良動作のある第１の機能回路１０２Ａ以外の第２の機能回路１０２Ｂ乃至第４の機能回路１０２Ｄから一つを選択していくためのステップである。

次に、第２の機能回路１０２Ｂにおける送受信回路１０３Ｂより電源回路１０４Ｂに直流信号が入力される際に、第２の機能回路１０２Ｂの電源回路１０４Ｂで不良動作が起きているか否かが判断される（図３，ステップＳ０８）。なお、このとき電源回路１０４Ｂの不良動作と共に送受信回路１０３Ｂの不良動作についての判断も同じくなされていることにもなる。

ステップＳ０８で第２の機能回路１０２Ｂの電源回路１０４Ｂで不良動作がない場合には、電源回路１０４ＢはＨ信号を出力する。そのため、第２の機能回路１０２Ｂの電源制御回路１０５Ｂは、バッファ回路２０８よりＨ信号を出力することとなる（図３，ステップＳ０９）。

図２で説明したように第２の機能回路１０２Ｂの電源制御回路１０５Ｂにおけるバッファ回路２０８の出力端子は、第３の機能回路１０２Ｃ及び第４の機能回路１０２Ｄの電源制御回路１０５Ｃ及び電源制御回路１０５Ｄに電気的に接続されており、当該バッファ回路２０８の出力に応じてそれぞれ処理が行われる（図３，ステップＳ１０）。ステップＳ１０における処理について具体的には、ｎチャネル型トランジスタ２１０及びｎチャネル型トランジスタ２１３をオンにする処理が行われる。

ステップＳ１０における処理によって、第２の機能回路１０２Ｂで電源電位が論理回路１０６Ｂに供給され動作が行われる一方、第３の機能回路１０２Ｃ及び第４の機能回路１０２Ｄの電源制御回路１０５Ｃ及び電源制御回路１０５Ｄは、電源回路の出力端子をグラウンド線と電気的に導通させることとなり、電源電位が論理回路１０６Ｃに供給されず非動作となる（図３，ステップＳ１１）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第２の機能回路１０２Ｂのみで行うことができ、アンテナ１０１で受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ０８にもどる。ステップＳ０８で第２の機能回路１０２Ｂの電源回路１０４Ｂで不良動作がある場合には（図３、図４中のＡ）、電源電位を生成することができず、電源回路１０４ＢはＬ信号を出力する。そのため、第２の機能回路１０２Ｂの電源制御回路１０５Ｂは、バッファ回路２０８よりＬ信号を出力することとなる（図４，ステップＳ１２）。

図２で説明したように第２の機能回路１０２Ｂの電源制御回路１０５Ｂにおけるバッファ回路２０８の出力端子は、第３の機能回路１０２Ｃ及び第４の機能回路１０２Ｄの電源制御回路１０５Ｃ及び電源制御回路１０５Ｄに電気的に接続されており、当該バッファ回路２０８の出力に応じてそれぞれ処理が行われる（図４，ステップＳ１３）。ステップＳ１３における処理について具体的には、ｎチャネル型トランジスタ２１０、及びｎチャネル型トランジスタ２１３をオフにする処理が行われる。

第２の機能回路１０２Ｂの電源回路１０４Ｂが不良動作であることにより、電源電位が論理回路１０６Ｂに供給されず、非動作となる。一方、第３の機能回路１０２Ｃ及び第４の機能回路１０２Ｄの電源制御回路１０５Ｃ及び電源制御回路１０５Ｄは、電源回路１０４Ｃ及び電源回路１０４Ｄの出力端子をグラウンド線と電気的に導通させない。すなわちステップＳ１３は、通信装置との無線信号の送受信を行う機能回路として、不良動作のある第１の機能回路１０２Ａ及び第２の機能回路１０２Ｂ以外の第３の機能回路１０２Ｃ及び第４の機能回路１０２Ｄから一つを選択していくためのステップである。

次に、第３の機能回路１０２Ｃにおける送受信回路１０３Ｃより電源回路１０４Ｃに直流信号が入力される際に、第３の機能回路１０２Ｃの電源回路１０４Ｃで不良動作が起きているか否かが判断される（図４，ステップＳ１４）。なお、このとき電源回路１０４Ｃの不良動作と共に送受信回路１０３Ｃの不良動作についての判断も同じくなされていることにもなる。

ステップＳ１４で第３の機能回路１０２Ｃの電源回路１０４Ｃで不良動作がない場合には、電源回路１０４ＣはＨ信号を出力する。そのため、第３の機能回路１０２Ｃの電源制御回路１０５Ｃは、バッファ回路２１１よりＨ信号を出力することとなる（図４，ステップＳ１５）。

図２で説明したように第３の機能回路１０２Ｃの電源制御回路１０５Ｃにおけるバッファ回路２１１の出力端子は、第４の機能回路１０２Ｄの電源制御回路１０５Ｄに電気的に接続されており、当該バッファ回路２１１の出力に応じてそれぞれ処理が行われる（図４，ステップＳ１６）。ステップＳ１６における処理について具体的には、ｎチャネル型トランジスタ２１４をオンにする処理が行われる。

ステップＳ１６における処理によって、第３の機能回路１０２Ｃで電源電位が論理回路１０６Ｃに供給され動作が行われる一方、第４の機能回路１０２Ｄの電源制御回路１０５Ｄは、電源回路１０４Ｄの出力端子をグラウンド線と電気的に導通させることとなり、電源電位が論理回路１０６Ｄに供給されず非動作となる（図４，ステップＳ１７）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第３の機能回路１０２Ｃのみで行うことができ、アンテナ１０１で受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ１４にもどる。ステップＳ１４で第３の機能回路１０２Ｃの電源回路１０４Ｃで不良動作がある場合には、電源電位を生成することができず、電源回路１０４ＣはＬ信号を出力する。そのため、第３の機能回路１０２Ｃの電源制御回路１０５Ｃは、バッファ回路２１１よりＬ信号を出力することとなる（図４，ステップＳ１８）。

図２で説明したように第３の機能回路１０２Ｃの電源制御回路１０５Ｃにおけるバッファ回路２１１の出力端子は、第４の機能回路１０２Ｄの電源制御回路１０５Ｄに電気的に接続されており、当該バッファ回路２１１の出力に応じてそれぞれ処理が行われる（図４，ステップＳ１９）。ステップＳ１９における処理について具体的には、ｎチャネル型トランジスタ２１４をオフにする処理が行われる。

第３の機能回路１０２Ｃの電源回路１０４Ｃが不良動作であることにより、電源電位が論理回路１０６Ｃに供給されず、非動作となる。一方第４の機能回路１０２Ｄの電源制御回路１０５Ｄは、電源回路１０４Ｄの出力端子をグラウンド線と電気的に導通させない。すなわちステップＳ１９は、通信装置との無線信号の送受信を行う機能回路として、不良動作のある第１の機能回路１０２Ａ乃至第３の機能回路１０２Ｃ以外の第４の機能回路１０２Ｄを選択していくためのステップである。

次に、第４の機能回路１０２Ｄにおける送受信回路１０３Ｄより電源回路１０４Ｄに直流信号が入力される際に、第４の機能回路１０２Ｄの電源回路１０４Ｄで不良動作が起きているか否かが判断される（図４，ステップＳ２０）。なお、このとき電源回路１０４Ｄの不良動作と共に送受信回路１０３Ｄの不良動作についての判断も同じくなされていることにもなる。

ステップＳ２０で第４の機能回路１０２Ｄの電源回路１０４Ｄで不良動作がない場合には、電源電位が論理回路１０６Ｄに供給され動作が行われる（図４，ステップＳ２１）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第４の機能回路１０２Ｄのみで行うことができ、アンテナで受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ２０にもどる。ステップＳ２０で第４の機能回路１０２Ｄの電源回路１０４Ｄで不良動作がある場合には、電源電位を生成することができない。すなわち、第１の機能回路１０２Ａ乃至第４の機能回路１０２Ｄのいずれにおいても、動作することは出来ない。（図４，ステップＳ２２）。なお、半導体装置が有する機能回路の数を増やすことで、全ての機能回路が動作しない確率を低減することが出来る。

つまり、図１及び図２に示す複数の機能回路を具備する半導体装置は、図３及び図４のフローを実行して、送受信回路、及び電源回路を具備する複数の機能回路で構成される半導体装置に外力や衝撃が加わった際にも、通信装置との無線信号の送受信を行うことができるため、信頼性の高い半導体装置とすることが出来る。加えて図１及び図２に示す複数の機能回路を具備する半導体装置は、図３及び図４のフローに示すように、通信装置との無線信号の送受信を行わない機能回路の機能を停止させて動作することが可能であるため、通信装置と半導体装置との通信距離の増加及び低消費電力化をはかることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態２）
本実施の形態では、上記実施の形態で示す機能回路の構成に判定回路を加えて設けることにより、論理回路の信頼性を向上させることができる半導体装置の構成について説明する。

図５を用いて、本実施の形態で説明する本発明の半導体装置の構成について説明する。図５は本発明の半導体装置のブロック図である。本発明の半導体装置５００は、アンテナ５０１と、第１の機能回路５０２Ａと、第２の機能回路５０２Ｂと、第３の機能回路５０２Ｃと、第４の機能回路５０２Ｄとを有している。第１の機能回路５０２Ａは、送受信回路５０３Ａと、電源回路５０４Ａと、電源制御回路５０５Ａと、論理回路５０６Ａと、判定回路５０７Ａを有している。第２の機能回路５０２Ｂは、送受信回路５０３Ｂと、電源回路５０４Ｂと、電源制御回路５０５Ｂと、論理回路５０６Ｂと、判定回路５０７Ｂを有している。第３の機能回路５０２Ｃは、送受信回路５０３Ｃと、電源回路５０４Ｃと、電源制御回路５０５Ｃと、論理回路５０６Ｃと、判定回路５０７Ｃを有している。第４の機能回路５０２Ｄは、送受信回路５０３Ｄと、電源回路５０４Ｄと、電源制御回路５０５Ｄと、論理回路５０６Ｄ、判定回路５０７Ｄを有している。なお、アンテナ５０１は、第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄと電気的に接続されているものである。

図５に示すブロック図において、アンテナ５０１は、外部にある通信装置（図示せず）からの電波による無線信号の受信、及び通信装置への信号の送信を行うものである。

なお、図５において、アンテナ５０１の形状は、特に限定されない。つまり、半導体装置５００におけるアンテナ５０１に適用する信号の伝送方式は、実施者が適宜使用用途を考慮して選択すればよく、伝送方式に伴って最適な長さや形状のアンテナを設ければよい。

次に第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄについて説明する。なお、本実施の形態においては説明をわかりやすくするため、具体的に機能回路を４つ用いるものとして説明をおこなうが、本発明の機能回路の数は特に限定されない。本発明において機能回路は半導体装置において２以上有する構成であれば本発明の適用が可能である。

図５に示すように、本実施の形態における第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄは、送受信回路５０３Ａ乃至送受信回路５０３Ｄ、電源回路５０４Ａ乃至電源回路５０４Ｄ、電源制御回路５０５Ａ乃至電源制御回路５０５Ｄ、論理回路５０６Ａ乃至論理回路５０６Ｄ、判定回路５０７Ａ乃至判定回路５０７Ｄを有している。

なお、本明細書において説明する機能回路とは、通信装置と無線信号によるデータの送受信を行うための機能を有する回路である。また送受信回路とは、アンテナで受信した信号の復調、アンテナに送信する信号の変調、及びアンテナより出力される交流信号の整流化及び平滑化、を行うための機能を有する回路である。また電源回路とは、送受信回路において生成された直流信号に基づいて、論理回路を動作するための電源電位を生成し出力するための回路である。また論理回路とは、論理回路に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路、抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路、判定されたコードに基づいて送信エラー等の有無を検出する回路、及び論理回路より出力される信号を符号化して出力する回路を有する回路である。また論理回路には記憶回路を有し、機能回路毎に異なるＩＤ（識別コード）が記憶されているものである。また判定回路とは、論理回路より出力される信号が正常な信号か、または異常な信号であるかが、半導体装置の外部の通信装置により判定された際、論理素子が不良動作か否かに関する当該判定の結果を判定回路が具備する記憶素子に記憶する機能を有する回路である。

次に本実施の形態の半導体装置における第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄにおける回路構成について示し、本発明について詳細に説明していく。

図６に図５で説明した第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄのブロック図において、一部回路構成を示した図を示す。図６に示す第１の機能回路５０２Ａにおいて、送受信回路から出力された直流信号が電源回路５０４Ａに入力される。電源回路５０４Ａは、実施の形態１の図２に関する説明で示した電源回路１０４Ａと同様である。図６に示す電源回路５０４Ａの出力端子は、電源制御回路５０５Ａ及び論理回路５０６Ａに電気的に接続されている。図６に示す論理回路５０６Ａの出力端子は、判定回路５０７Ａに電気的に接続されている。

次に図６に示す第１の機能回路５０２Ａにおける判定回路５０７Ａの構成について説明する。判定回路５０７Ａは、論理回路５０６Ａより出力される信号が正常な信号か、または異常な信号であるかが、半導体装置の外部の通信装置により判定された際、論理素子が不良動作か否かに関する当該判定の結果を判定回路が具備するための記憶素子を有する。具体的には、１ビットの不揮発性の記憶素子、好適には読み出しと一回だけの書き込みが可能である記憶素子であるライトワンスメモリを有する構成とすればよい。判定回路５０７Ａが有する記憶素子に対し、１回だけ書き込む際は、半導体装置の製造時における動作確認時に、通信装置による検査の段階で書き込みを行うことが好適である。もちろん、複数回書き込み可能な記憶素子を用いてもよく、この場合は逐次論理回路５０６Ａが不良動作であるか否かの書き込みを行うことが出来るため、半導体装置の信頼性を高める際に好適である。なお、本実施の形態においては、論理回路５０６Ａが不良動作である際に判定回路５０７Ａからの出力信号がＬ信号となり、論理回路５０６Ａが不良動作でない際に判定回路５０７Ａからの出力信号がＨ信号を出力する構成とするものとして以下説明する。

なおライトワンスメモリとしては、導通状態及び非導通状態によりデータを書き込むことができるフューズやアンチフューズなどのフューズ型素子を用いればよい。アンチフューズは、製造時は非導通状態であり、所定の閾値以上の電気信号を与えることにより導通状態に変化する素子である。また、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）等の不揮発性メモリとロジックを組み合わせてライトワンスメモリを実現してもよい。

次に図６に示す第１の機能回路５０２Ａにおける電源制御回路５０５Ａの構成について説明する。電源制御回路５０５Ａには、電源回路５０４ＡよりＨ信号が入力されるか、または送受信回路５０３Ａ、電源回路５０４Ａが外力や衝撃により破壊された場合には、Ｌ信号が入力される。また、判定回路５０７Ａより、論理回路５０６Ａが不良動作である際にＬ信号が入力され、論理回路５０６Ａが不良動作でない際にＨ信号が入力される。また電源制御回路５０５Ａには、Ｈ信号またはＬ信号の外部出力の駆動能力を向上するためのバッファ回路６０１、及び判定回路５０７Ａからの信号及び電源回路５０４Ａからの信号の論理積をとるためのアンド回路６０２（ＡＮＤ回路ともいう）を有する。すなわち電源制御回路５０５Ａにおいては、送受信回路５０３Ａ及び電源回路５０４Ａ、並びに論理回路５０６Ａが共に正常に動作する場合には、アンド回路６０２がＨ信号を出力し、送受信回路５０３Ａ及び電源回路５０４Ａ、並びに論理回路５０６Ａのいずれかが外力や衝撃により破壊された場合には、アンド回路６０２がＬ信号を出力する。なお本実施の形態においてバッファ回路６０１は、アンド回路６０２の入力端子側に設ける構成としたが、出力端子側に設ける構成としてもよい。

次に図６に示した第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂの構成について説明を行う。なお送受信回路５０３Ｂ、電源回路５０４Ｂ、論理回路５０６Ｂ、判定回路５０７Ｂに関する説明は、第１の機能回路５０２Ａと同様である。

第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂには、第１の機能回路５０２Ａと同様に、電源回路５０４ＢよりＨ信号が入力されるか、または送受信回路５０３Ｂ、電源回路５０４Ｂが外力や衝撃により破壊された場合には、Ｌ信号が入力される。また第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂには、第１の機能回路５０２Ａと同様に、判定回路５０７Ｂより、論理回路５０６Ｂが不良動作である際にＬ信号が入力され、論理回路５０６Ｂが不良動作でない際にＨ信号が入力される。第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂは、ｎチャネル型トランジスタ６０３、バッファ回路６０４、及びアンド回路６０５を有する。バッファ回路６０４は、バッファ回路６０１と同様に、入力されるＨ信号またはＬ信号の外部出力の駆動能力を向上するための回路である。またアンド回路６０５は、アンド回路６０２と同様に、送受信回路５０３Ｂ及び電源回路５０４Ｂ、並びに論理回路５０６Ｂが共に正常に動作する場合にＨ信号を出力し、送受信回路５０３Ｂ及び電源回路５０４Ｂ、並びに論理回路５０６Ｂのいずれかが外力や衝撃により破壊された場合にＬ信号を出力するための回路である。またｎチャネル型トランジスタ６０３の第１端子が電源回路５０４Ｂの出力端子に電気的に接続され、ゲート端子が第１の機能回路５０２Ａにおける電源制御回路５０５Ａのアンド回路６０２の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。

次に図６に示した第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃの構成について説明を行う。なお送受信回路５０３Ｃ、電源回路５０４Ｃ、論理回路５０６Ｃ、判定回路５０７Ｃに関する説明は、第１の機能回路５０２Ａと同様である。

第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃには、第１の機能回路５０２Ａと同様に、電源回路５０４ＣよりＨ信号が入力されるか、または送受信回路５０３Ｃ、電源回路５０４Ｃが外力や衝撃により破壊された場合には、Ｌ信号が入力される。また第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃには、第１の機能回路５０２Ａと同様に、判定回路５０７Ｃより、論理回路５０６Ｃが不良動作である際にＬ信号が入力され、論理回路５０６Ｃが不良動作でない際にＨ信号が入力される。第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃは、ｎチャネル型トランジスタ６０６、ｎチャネル型トランジスタ６０７、バッファ回路６０８、及びアンド回路６０９を有する。バッファ回路６０８は、バッファ回路６０１と同様に、入力されるＨ信号またはＬ信号の外部出力の駆動能力を向上するための回路である。またアンド回路６０９は、アンド回路６０２と同様に、送受信回路５０３Ｃ及び電源回路５０４Ｃ、並びに論理回路５０６Ｃが共に正常に動作する場合にＨ信号を出力し、送受信回路５０３Ｃ及び電源回路５０４Ｃ、並びに論理回路５０６Ｃのいずれかが外力や衝撃により破壊された場合にＬ信号を出力するための回路である。またｎチャネル型トランジスタ６０６の第１端子が電源回路５０４Ｃの出力端子に電気的に接続され、ゲート端子が第１の機能回路５０２Ａにおける電源制御回路５０５Ａのアンド回路６０２の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。またｎチャネル型トランジスタ６０７の第１端子が電源回路５０４Ｃの出力端子に電気的に接続され、ゲート端子が第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂのアンド回路６０５の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。

次に図６に示した第４の機能回路５０２Ｄにおける電源制御回路５０５Ｄの構成について説明を行う。なお送受信回路５０３Ｄ、電源回路５０４Ｄ、論理回路５０６Ｄ、判定回路５０７Ｄに関する説明は、第１の機能回路５０２Ａと同様である。

第４の機能回路５０２Ｄにおける電源制御回路５０５Ｄには、第１の機能回路５０２Ａと同様に、電源回路５０４ＤよりＨ信号が入力されるか、または送受信回路５０３Ｄ、電源回路５０４Ｄが外力や衝撃により破壊された場合には、Ｌ信号が入力される。第４の機能回路５０２Ｄにおける電源制御回路５０５Ｄは、ｎチャネル型トランジスタ６１０、ｎチャネル型トランジスタ６１１、及びｎチャネル型トランジスタ６１２を有する。なお図５では、判定回路５０７Ｄを具備する構成について記載したが、第４の機能回路５０２Ｄは判定回路５０７Ｄを具備しなくてもよい。ｎチャネル型トランジスタ６１０の第１端子が電源回路５０４Ｄの出力端子に電気的に接続され、ゲート端子が第１の機能回路５０２Ａにおける電源制御回路５０５Ａのアンド回路６０２の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。またｎチャネル型トランジスタ６１１の第１端子が電源回路５０４Ｄの出力端子に電気的に接続され、ゲート端子が第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂのアンド回路６０５の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。またｎチャネル型トランジスタ６１２の第１端子が電源回路５０４Ｄの出力端子に電気的に接続され、ゲート端子が第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃのアンド回路６０９の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されている。

なお図６に示す第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄでの電源制御回路５０５Ａ乃至電源制御回路５０５Ｄはいずれも異なる構成になっている。ここで半導体装置が第１の機能回路乃至第Ｎの機能回路（Ｎは３以上の自然数）を具備する構成として考えると、第１の機能回路の電源制御回路は、電源回路の出力端子に接続された１つのバッファ回路及びアンド回路を有する構成となる。ついで第ｉの機能回路（ｉは２以上Ｎ未満の自然数）の電源制御回路は、ｉ個のｎチャネル型トランジスタと、１つのバッファ回路と、１つのアンド回路を有する構成となる。ついで第Ｎの機能回路の電源制御回路は、（ｉ−１）個のｎチャネル型トランジスタを有する構成となる。なお、ｎチャネル型トランジスタ、バッファ回路、及びアンド回路の電源回路等との接続については、図６で説明した接続を取り得るものである。

なお、半導体装置が第１の機能回路及び第２の機能回路を具備する構成の場合には、第１の機能回路の電源制御回路は、電源回路の出力端子に接続された１つのバッファ回路、及び１つのアンド回路を有する構成となり、第２の機能回路の電源制御回路は、１個のｎチャネル型トランジスタ、１つのバッファ回路、及び１つのアンド回路を有する構成となる。なお、ｎチャネル型トランジスタ及びバッファ回路の電源回路等との接続については、図６で説明した接続を取り得るものである。

図６に示した半導体装置における第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄの動作について図７及び図８に示すフローチャートを用いて説明する。

まず半導体装置では通信装置より、アンテナ５０１に無線信号が送信され、当該無線信号より交流信号が生成され、第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄの送受信回路５０３Ａ乃至送受信回路５０３Ｄに入力される（図７、ステップＳ１０１）。アンテナは、第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄのそれぞれの送受信回路５０３Ａ乃至送受信回路５０３Ｄに電気的に接続されているため、第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄには等しく交流信号が入力されることとなる。

次に、第１の機能回路５０２Ａにおける送受信回路５０３Ａより電源回路５０４Ａに直流信号が入力されることとなるが、このとき、第１の機能回路の電源回路５０４Ａで不良動作が起きているか否かが判断される（図７，ステップＳ１０２）。なお、このとき電源回路５０４Ａの不良動作と共に送受信回路５０３Ａの不良動作についての判断も同じくなされていることにもなる。

次に、第１の機能回路５０２Ａの論理回路５０６Ａで不良動作が起きているか否かが判断される（図７，ステップＳ１０３）。なお実際には、論理回路５０６Ａの不良動作を直接判定するのではなく、半導体装置製造時に予め論理回路の検査を行い、検査結果が判定回路５０７Ａ内部の記憶素子に書き込まれている。

なおステップＳ１０２及びステップＳ１０３について図７では分けて記載をしているが、実際にはアンド回路６０２による論理積により判定されており、順序が逆でも良いし、同時に判定がされるものであってもよい。

ステップＳ１０２で第１の機能回路５０２Ａの電源回路５０４Ａで不良動作がない場合、且つステップＳ１０３で論理回路５０６Ａに不良動作がない場合には、第１の機能回路５０２Ａの電源制御回路５０５Ａにおけるアンド回路６０２はＨ信号を出力する（図７，ステップＳ１０４）。

図６で説明したように第１の機能回路５０２Ａの電源制御回路５０５Ａにおけるアンド回路６０２の出力端子は、第２の機能回路５０２Ｂ乃至第４の機能回路５０２Ｄの電源制御回路５０５Ｂ乃至電源制御回路５０５Ｄに電気的に接続されており、当該アンド回路６０２の出力に応じてそれぞれ処理が行われる（図７，ステップＳ１０５）。ステップＳ１０５における処理について具体的には、ｎチャネル型トランジスタ６０３、ｎチャネル型トランジスタ６０６、及びｎチャネル型トランジスタ６１０をオンにする処理が行われる。

ステップＳ１０５における処理によって、第１の機能回路５０２Ａで電源電位が論理回路５０６Ａに供給され動作が行われる一方、第２の機能回路５０２Ｂ乃至第４の機能回路５０２Ｄの電源制御回路５０５Ｂ乃至電源制御回路５０５Ｄは、電源回路５０４Ｂ乃至電源回路５０４Ｄの出力端子をグラウンド線と電気的に導通させることとなり、電源電位が論理回路５０６Ｂ乃至論理回路５０６Ｄに供給されず非動作となる（図７，ステップＳ１０６）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第１の機能回路５０２Ａのみで行うことができ、アンテナ５０１で受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ１０２またはステップＳ１０３にもどる。ステップＳ１０２で第１の機能回路５０２Ａの電源回路５０４Ａで不良動作がある場合、またはステップＳ１０３で第１の機能回路５０２Ａの論理回路５０６Ａで不良動作がある場合には、第１の機能回路５０２Ａの電源制御回路５０５Ａにおけるアンド回路６０２はＬ信号を出力する（図７，ステップＳ１０７）。

図６で説明したように第１の機能回路５０２Ａの電源制御回路５０５Ａにおけるアンド回路６０２の出力端子は、第２の機能回路５０２Ｂ乃至第４の機能回路５０２Ｄの電源制御回路５０５Ｂ乃至電源制御回路５０５Ｄに電気的に接続されており、当該アンド回路６０２の出力に応じてそれぞれ処理が行われる（図７，ステップＳ１０８）。ステップＳ１０８における処理について具体的には、ｎチャネル型トランジスタ６０３、ｎチャネル型トランジスタ６０６、及びｎチャネル型トランジスタ６１０をオフにする処理が行われる。

第１の機能回路５０２Ａの電源回路５０４Ａまたは論理回路５０６Ａが不良動作であることにより、第１の機能回路５０２Ａは非動作となる。一方、第２の機能回路５０２Ｂ乃至第４の機能回路５０２Ｄの電源制御回路５０５Ｂ乃至電源制御回路５０５Ｄは、電源回路５０４Ｂ乃至電源回路５０４Ｄの出力端子をグラウンド線と電気的に導通させない。すなわちステップＳ１０８は、通信装置との無線信号の送受信を行う機能回路として、不良動作のある第１の機能回路５０２Ａ以外の第２の機能回路５０２Ｂ乃至第４の機能回路５０２Ｄより以降を選択していくためのステップである。

次に、第２の機能回路５０２Ｂにおける送受信回路５０３Ｂより電源回路５０４Ｂに直流信号が入力される際に、第２の機能回路５０２Ｂの電源回路５０４Ｂで不良動作が起きているか否かが判断される（図７，ステップＳ１０９）。なお、このとき電源回路５０４Ｂの不良動作と共に送受信回路５０３Ｂの不良動作についての判断も同じくなされていることにもなる。

次に、第２の機能回路５０２Ｂの論理回路５０６Ｂで不良動作が起きているか否かが判断される（図７，ステップＳ１１０）。なお実際には、論理回路５０６Ｂの不良動作を直接判定するのではなく、半導体装置製造時に予め論理回路５０６Ｂの検査を行い、検査結果が判定回路５０７Ｂ内部の記憶素子に書き込まれている。

なおステップＳ１０９及びステップＳ１１０について図７では分けて記載をしているが、実際にはアンド回路６０５による論理積により判定されており、順序が逆でも良いし、同時に判定がされるものであってもよい。

ステップＳ１０９で第２の機能回路５０２Ｂの電源回路５０４Ｂで不良動作がない場合、且つステップＳ１１０で論理回路５０６Ｂに不良動作がない場合には、第２の機能回路５０２Ｂの電源制御回路５０５Ｂにおけるアンド回路６０５はＨ信号を出力する（図７，ステップＳ１１１）。

図６で説明したように第２の機能回路５０２Ｂの電源制御回路５０５Ｂにおけるアンド回路６０５の出力端子は、第３の機能回路５０２Ｃ及び第４の機能回路５０２Ｄの電源制御回路５０５Ｃ及び電源制御回路５０５Ｄに電気的に接続されており、当該アンド回路６０５の出力に応じてそれぞれ処理が行われる（図７，ステップＳ１１２）。ステップＳ１１２における処理について具体的には、ｎチャネル型トランジスタ６０７及びｎチャネル型トランジスタ６１１をオンにする処理が行われる。

ステップＳ１１２における処理によって、第２の機能回路５０２Ｂで電源電位が論理回路５０６Ｂに供給され動作が行われる一方、第３の機能回路５０２Ｃ及び第４の機能回路５０２Ｄの電源制御回路５０５Ｃ及び電源制御回路５０５Ｄは、電源回路５０４Ｃ及び電源回路５０４Ｄの出力端子をグラウンド線と電気的に導通させることとなり、電源電位が論理回路５０６Ｃ乃至論理回路５０６Ｄに供給されず非動作となる（図７，ステップＳ１１３）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第２の機能回路５０２Ｂのみで行うことができ、アンテナ５０１で受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ１０９またはステップＳ１１０にもどる。ステップＳ１０９で第２の機能回路５０２Ｂの電源回路５０４Ｂで不良動作がある場合、またはステップＳ１１０で第２の機能回路５０２Ｂの論理回路５０６Ｂで不良動作がある場合には（図７、図８中のＡ）、第２の機能回路５０２Ｂの電源制御回路５０５Ｂにおけるアンド回路６０５はＬ信号を出力する（図８，ステップＳ１１４）。

図６で説明したように第２の機能回路５０２Ｂの電源制御回路５０５Ｂにおけるアンド回路６０５の出力端子は、第３の機能回路５０２Ｃ及び第４の機能回路５０２Ｄの電源制御回路５０５Ｃ及び電源制御回路５０５Ｄに電気的に接続されており、当該アンド回路６０５の出力に応じてそれぞれ処理が行われる（図８，ステップＳ１１５）。ステップＳ１１５における処理について具体的には、ｎチャネル型トランジスタ６０７、及びｎチャネル型トランジスタ６１１をオフにする処理が行われる。

第２の機能回路５０２Ｂの電源回路５０４Ｂまたは論理回路５０６Ｂが不良動作であることにより、第２の機能回路５０２Ｂは非動作となる。一方、第３の機能回路５０２Ｃ及び第４の機能回路５０２Ｄの電源制御回路５０５Ｃ及び電源制御回路５０５Ｄは、電源回路５０４Ｃ及び電源回路５０４Ｄの出力端子をグラウンド線と電気的に導通させない。すなわちステップＳ１１５は、通信装置との無線信号の送受信を行う機能回路として、不良動作のある第１の機能回路５０２Ａ及び第２の機能回路５０２Ｂ以外の第３の機能回路５０２Ｃ及び第４の機能回路５０２Ｄから一つを選択していくためのステップである。

次に、第３の機能回路５０２Ｃにおける送受信回路５０３Ｃより電源回路５０４Ｃに直流信号が入力される際に、第３の機能回路５０２Ｃの電源回路５０４Ｃで不良動作が起きているか否かが判断される（図８，ステップＳ１１６）。なお、このとき電源回路５０４Ｃの不良動作と共に送受信回路５０３Ｃの不良動作についての判断も同じくなされていることにもなる。

次に、第３の機能回路５０２Ｃの論理回路５０６Ｃで不良動作が起きているか否かが判断される（図７，ステップＳ１１７）。なお実際には、論理回路５０６Ｃの不良動作を直接判定するのではなく、半導体装置製造時に予め論理回路５０６Ｃの検査を行い、検査結果が判定回路５０７Ｃ内部の記憶素子に書き込まれている。

なおステップＳ１１６及びステップＳ１１７について図８では分けて記載をしているが、実際にはアンド回路６０９による論理積により判定されており、順序が逆でも良いし、同時に判定がされるものであってもよい。

ステップＳ１１６で第３の機能回路５０２Ｃの電源回路５０４Ｃで不良動作がない場合、且つステップＳ１１７で論理回路５０６Ｃに不良動作がない場合には、第３の機能回路５０２Ｃにおけるアンド回路６０９はＨ信号を出力する（図８，ステップＳ１１８）。

図６で説明したように第３の機能回路５０２Ｃの電源制御回路５０５Ｃにおけるアンド回路６０９の出力端子は、第４の機能回路５０２Ｄの電源制御回路５０５Ｄに電気的に接続されており、当該アンド回路６０９の出力に応じてそれぞれ処理が行われる（図８，ステップＳ１１９）。ステップＳ１１９における処理について具体的には、ｎチャネル型トランジスタ６１２をオンにする処理が行われる。

ステップＳ１１９における処理によって、第３の機能回路５０２Ｃで電源電位が論理回路５０６Ｃに供給され動作が行われる一方、第４の機能回路５０２Ｄの電源制御回路５０５Ｄは、電源回路５０４Ｄの出力端子をグラウンド線と電気的に導通させることとなり、電源電位が論理回路５０６Ｄに供給されず非動作となる（図８，ステップＳ１２０）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第３の機能回路５０２Ｃのみで行うことができ、アンテナ５０１で受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ１１６またはステップＳ１１７にもどる。ステップＳ１１６で第３の機能回路５０２Ｃの電源回路５０４Ｃで不良動作がある場合、またはステップＳ１１７で第３の機能回路５０２Ｃの論理回路５０６Ｃで不良動作がある場合には、第３の機能回路５０２Ｃの電源制御回路５０５Ｃにおけるアンド回路６０９はＬ信号を出力する（図８，ステップＳ１２１）。

図６で説明したように第３の機能回路５０２Ｃの電源制御回路５０５Ｃにおけるアンド回路６０９の出力端子は、第４の機能回路５０２Ｄの電源制御回路５０５Ｄに電気的に接続されており、当該アンド回路６０９の出力に応じてそれぞれ処理が行われる（図８，ステップＳ１２２）。ステップＳ１２２における処理について具体的には、ｎチャネル型トランジスタ６１２をオフにする処理が行われる。

第３の機能回路５０２Ｃの電源回路５０４Ｃまたは論理回路５０６Ｃが不良動作であることにより、第３の機能回路５０２Ｃは非動作となる。一方第４の機能回路５０２Ｄの電源制御回路５０５Ｄは、電源回路５０４Ｄの出力端子をグラウンド線と電気的に導通させない。すなわちステップＳ１２２は、通信装置との無線信号の送受信を行う機能回路として、不良動作のある第１の機能回路５０２Ａ乃至第３の機能回路５０２Ｃ以外の第４の機能回路５０２Ｄを選択していくためのステップである。

次に、第４の機能回路５０２Ｄにおける送受信回路５０３Ｄより電源回路５０４Ｄに直流信号が入力される際に、第４の機能回路５０２Ｄの電源回路５０４Ｄで不良動作が起きているか否かが判断される（図８，ステップＳ１２３）。なお、このとき電源回路５０４Ｄの不良動作と共に送受信回路５０３Ｄの不良動作についての判断も同じくなされていることにもなる。

ステップＳ１２３で第４の機能回路５０２Ｄの電源回路５０４Ｄで不良動作がない場合には、電源電位が論理回路５０６Ｄに供給され動作が行われる（図８，ステップＳ１２４）。すなわち半導体装置において、通信装置との無線信号の送受信を行う機能回路として、第４の機能回路５０２Ｄのみで行うことができ、アンテナ５０１で受信する電力を効率的に利用することができるため、消費電力の低減を図ることができる。

再度ステップＳ１２３にもどる。ステップＳ１２３で第４の機能回路５０２Ｄの電源回路５０４Ｄで不良動作がある場合には、電源電位を生成することができない。すなわち、第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄのいずれにおいても、動作することは出来ない。（図８，ステップＳ１２５）。半導体装置が有する機能回路の数を増やすことで、全ての機能回路が動作しない確率を低減することが出来る。

上記述べたように、図５及び図６に示す複数の機能回路を具備する半導体装置は、図７及び図８のフローを実行して、送受信回路、電源回路、及び論理回路を具備する複数の機能回路で構成される半導体装置に外力や衝撃が加わった際にも、通信装置との無線信号の送受信を行うことができるため、信頼性の高い半導体装置とすることが出来る。加えて図５及び図５に示す複数の機能回路を具備する半導体装置は、図７及び図８のフローに示すように、通信装置との無線信号の送受信を行わない機能回路の機能を停止させて動作することが可能であるため、通信装置と半導体装置との通信距離の増加及び低消費電力化をはかることができる。

（実施の形態３）
本実施の形態では、上記実施の形態２で示す電源制御回路の構成について、実施の形態２とは異なる構成について説明する。なお、半導体装置について説明するブロック図は図５、動作について説明するフローチャートについては、実施の形態２で述べた説明と同様である。そのため、本実施の形態では、各機能回路における電源制御回路の構成について説明するものとする。

図１８に上記実施の形態２で説明した第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄのブロック図において、実施の形態２とは異なる電源制御回路の構成を示した図を示す。図１８に示す第１の機能回路５０２Ａにおいては、実施の形態２の図６と同様に、送受信回路から出力された直流信号が電源回路５０４Ａに入力される。電源回路５０４Ａは、実施の形態１の図２に関する説明で示した電源回路１０４Ａと同様である。図１８に示す電源回路５０４Ａの出力端子は、電源制御回路５０５Ａ及び論理回路５０６Ａに電気的に接続されている。図１８に示す論理回路５０６Ａの出力端子は、判定回路５０７Ａに電気的に接続されている。

次に図１８に示す第１の機能回路５０２Ａにおける判定回路５０７Ａの構成について説明する。判定回路５０７Ａは、実施の形態２の判定回路５０７Ａと同様に、論理回路５０６Ａの論理素子が不良動作か否かに関する当該判定の結果を記憶するための記憶素子を有する。なお、本実施の形態においては、論理回路５０６Ａが不良動作である際に判定回路５０７Ａからの出力信号がＨ信号となり、論理回路５０６Ａが不良動作でない際に判定回路５０７Ａからの出力信号がＬ信号を出力する構成とするものとして以下説明する。

次に図１８に示す第１の機能回路５０２Ａにおける電源制御回路５０５Ａの構成について説明する。電源制御回路５０５Ａには、実施の形態２と同様に、電源回路５０４ＡよりＨ信号が入力されるか、または送受信回路５０３Ａ、電源回路５０４Ａが外力や衝撃により破壊された場合には、Ｌ信号が入力される。また、判定回路５０７Ａより、論理回路５０６Ａが不良動作である際にＨ信号が入力され、論理回路５０６Ａが不良動作でない際にＬ信号が入力される。また電源制御回路５０５Ａには、判定回路５０７Ａからの信号に基づいて電源回路５０４Ａの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７０１、及びＨ信号またはＬ信号の外部出力の駆動能力を向上するためのバッファ回路１７０２を有する。

なお本明細書において、Ｃからの信号に基づいてＡとＢとの電気的な接続を制御するためのトランジスタとは、トランジスタの第１端子がＡに電気的に接続され、トランジスタの第２端子がＢに電気的に接続され、トランジスタのゲート端子がＣに電気的に接続されている場合のことをいうものとする。

電源制御回路５０５Ａにおいては、まず論理回路５０６Ａが正常に動作するか否かに応じてｎチャネル型トランジスタのオンまたはオフを選択して、電源回路５０４Ａの出力がＨ信号またはＬ信号にかかわらず、電源回路５０４Ａの出力端子の電位を制御する。続いて電源回路５０４Ａが正常に動作する場合にはバッファ回路１７０２がＨ信号を出力し、送受信回路５０３Ａ及び電源回路５０４Ａが外力や衝撃により破壊された場合には、バッファ回路１７０２がＬ信号を出力する。

すなわち電源制御回路５０５Ａは、論理回路５０６Ａが不良動作である場合に判定回路５０７Ａからの信号により、ｎチャネル型トランジスタ１７０１をオンにする。そして電源回路５０４Ａの出力端子をＬ信号にし、バッファ回路１７０２からの出力信号をＬ信号にする。また電源制御回路５０５Ａは、論理回路５０６Ａが不良動作でない場合に判定回路５０７Ａからの信号により、ｎチャネル型トランジスタ１７０１をオフにする。そして電源回路５０４Ａの出力が正常に動作する場合に、バッファ回路１７０２からの出力信号をＨ信号とする。または、電源回路５０４Ａの出力が不良動作の場合に、バッファ回路１７０２からの出力信号をＬ信号とする。

次に図１８に示した第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂの構成について説明を行う。なお送受信回路５０３Ｂ、電源回路５０４Ｂ、論理回路５０６Ｂ、判定回路５０７Ｂに関する説明は、第１の機能回路５０２Ａと同様である。

第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂには、第１の機能回路５０２Ａと同様に、電源回路５０４ＢよりＨ信号が入力されるか、または送受信回路５０３Ｂ、電源回路５０４Ｂが外力や衝撃により破壊された場合には、Ｌ信号が入力される。また第２の機能回路５０２Ｂにおける電源制御回路５０５Ｂには、論理回路５０６Ｂが不良動作である際に判定回路５０７ＢよりＨ信号が入力され、論理回路５０６Ｂが不良動作でない際に判定回路５０７ＢよりＬ信号が入力される。また電源制御回路５０５Ｂには、バッファ回路１７０２からの信号に基づいて電源回路５０４Ｂの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７０３、判定回路５０７Ｂからの信号に基づいて電源回路５０４Ｂの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７０４、及びＨ信号またはＬ信号の外部出力の駆動能力を向上するためのバッファ回路１７０５を有する。

次に図１８に示した第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃの構成について説明を行う。なお送受信回路５０３Ｃ、電源回路５０４Ｃ、論理回路５０６Ｃ、判定回路５０７Ｃに関する説明は、第１の機能回路５０２Ａと同様である。

第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃには、第１の機能回路５０２Ａと同様に、電源回路５０４ＣよりＨ信号が入力されるか、または送受信回路５０３Ｃ、電源回路５０４Ｃが外力や衝撃により破壊された場合には、Ｌ信号が入力される。また第３の機能回路５０２Ｃにおける電源制御回路５０５Ｃには、論理回路５０６Ｃが不良動作である際に判定回路５０７ＣよりＨ信号が入力され、論理回路５０６Ｃが不良動作でない際に判定回路５０７ＣよりＬ信号が入力される。また電源制御回路５０５Ｃには、バッファ回路１７０２からの信号に基づいて電源回路５０４Ｃの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７０６、バッファ回路１７０５からの信号に基づいて電源回路５０４Ｃの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７０７、判定回路５０７Ｃからの信号に基づいて電源回路５０４Ｃの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７０８、及びＨ信号またはＬ信号の外部出力の駆動能力を向上するためのバッファ回路１７０９を有する。

次に図１８に示した第４の機能回路５０２Ｄにおける電源制御回路５０５Ｄの構成について説明を行う。なお送受信回路５０３Ｄ、電源回路５０４Ｄ、論理回路５０６Ｄ、判定回路５０７Ｄに関する説明は、第１の機能回路５０２Ａと同様である。

第４の機能回路５０２Ｄにおける電源制御回路５０５Ｄには、第１の機能回路５０２Ａと同様に、電源回路５０４ＤよりＨ信号が入力されるか、または送受信回路５０３Ｄ、電源回路５０４Ｄが外力や衝撃により破壊された場合には、Ｌ信号が入力される。また第４の機能回路５０２Ｄにおける電源制御回路５０５Ｄには、論理回路５０６Ｄが不良動作である際に判定回路５０７ＤよりＨ信号が入力され、論理回路５０６Ｄが不良動作でない際に判定回路５０７ＤよりＬ信号が入力される。また電源制御回路５０５Ｄには、バッファ回路１７０２からの信号に基づいて電源回路５０４Ｄの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７１０、バッファ回路１７０５からの信号に基づいて電源回路５０４Ｄの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７１１、バッファ回路１７０９からの信号に基づいて電源回路５０４Ｄの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７１２、及び判定回路５０７Ｄからの信号に基づいて電源回路５０４Ｄの出力端子とグラウンド線との電気的な接続を制御するためのｎチャネル型トランジスタ１７１３を有する。

なお図１８に示す第１の機能回路５０２Ａ乃至第４の機能回路５０２Ｄでの電源制御回路５０５Ａ乃至電源制御回路５０５Ｄはいずれも異なる構成になっている。ここで半導体装置が第１の機能回路乃至第Ｎの機能回路（Ｎは３以上の自然数）を具備する構成として考えると、第１の機能回路の電源制御回路は、電源回路の出力端子に接続された１つのバッファ回路と、判定回路からの信号に基づいて電源回路の出力端子とグラウンド線の電気的な接続を制御するための１つのｎチャネル型トランジスタと、を有する構成となる。ついで第ｉの機能回路（ｉは２以上Ｎ未満の自然数）の電源制御回路は、ｉ個のｎチャネル型トランジスタと、１つのバッファ回路と、判定回路からの信号に基づいて電源回路の出力端子とグラウンド線の電気的な接続を制御するための１つのｎチャネル型トランジスタと、を有する構成となる。ついで第Ｎの機能回路の電源制御回路は、（ｉ−１）個のｎチャネル型トランジスタと、判定回路からの信号に基づいて電源回路の出力端子とグラウンド線の電気的な接続を制御するための１つのｎチャネル型トランジスタと、を有する構成となる。なお、ｎチャネル型トランジスタ、及びバッファ回路の電源回路等との接続については、図１８で説明した接続を取り得るものである。

本実施の形態においては、上記実施の形態２の図６で説明した構成と異なり、電源制御回路において、判定回路からの信号に基づいて電源回路の出力端子とグラウンド線の電気的な接続を制御するための１つのｎチャネル型トランジスタを有する構成である。そのため、本実施の形態における半導体装置は、論理回路に不良動作があった場合、電源回路からの出力をＬ信号にすることができ、不良動作のある機能回路の動作を止めて、他の機能回路による動作を行わせることができる。

また本実施の形態で説明した電源制御回路の構成においてはいずれの機能回路においても判定回路を具備し、論理回路の不良動作について検査することができる。そのため、半導体装置の信頼性を高めることができる。

なお本実施の形態においても、上記実施の形態２と同様に、図７及び図８のフローを実行して、送受信回路、電源回路、及び論理回路を具備する複数の機能回路で構成される半導体装置に外力や衝撃が加わった際にも、通信装置との無線信号の送受信を行うことができるため、信頼性の高い半導体装置とすることが出来る。加えて図１８に示す複数の機能回路を具備する半導体装置は、図７及び図８のフローに示すように、通信装置との無線信号の送受信を行わない機能回路の機能を停止させて動作することが可能であるため、通信装置と半導体装置との通信距離の増加及び低消費電力化をはかることができる。

（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３で述べた半導体装置の作製方法について説明する。本実施の形態では、特に絶縁基板上に形成された半導体膜により薄膜トランジスタ（ＴＦＴ）を具備する半導体装置の断面図、斜視図、及び上面図について示し、説明していくこととする。

まず、本実施の形態で示す半導体装置の斜視図について図９（Ａ）に示す。図９（Ａ）に示すように、本発明の半導体装置は、封止層９００内に第１の機能回路９０１Ａ、第２の機能回路９０１Ｂ、第３の機能回路９０１Ｃ、第４の機能回路９０１Ｄ、及びアンテナ９０２を具備する構成である。なおアンテナの他に、ブースターアンテナを具備する構成としてもよい。ブースターアンテナを具備する構成とすることにより、通信装置との無線信号による通信距離を伸ばすことが出来るため好適である。

次に、図９（Ａ）で示した半導体装置の斜視図を上面図とした際の図について図９（Ｂ）に示す。図９（Ｂ）に示す半導体装置は、図９（Ａ）と同様に、封止層９００内に第１の機能回路９０１Ａ、第２の機能回路９０１Ｂ、第３の機能回路９０１Ｃ、第４の機能回路９０１Ｄ、及びアンテナ９０２を具備する構成である。なお第１の機能回路９０１Ａ乃至第４の機能回路９０１Ｄにおける封止層９００内での配置は特に限定されず、図９（Ｂ）に示すように、機能回路同士が配線９０３を介して電気的に接続され、且つ複数の機能回路がそれぞれアンテナと電気的に接続されていればよい。例えばアンテナに重畳するように設けた機能回路同士を隣接して基板上に設けることによって、配線９０３を短くすることにより半導体装置を小型化することが出来、且つアンテナによる外力や衝撃による機能回路の保護を行うことができる。また機能回路同士を離間して設けることによって、半導体装置にかかる外力や衝撃による機能回路の破壊の機会を分散することができ信頼性の向上を図ることが出来る。

次に本実施の形態の半導体装置及びその作製方法を、図１０乃至図１７に記載の上面図、及び断面図を用いて説明する。なお図１０乃至図１５に示す断面図は、図１６及び図１７に示す上面図における一点鎖線のＡ−Ｂ間及びＣ−Ｄ間について説明することとする。なお図１６（Ａ）においては、基板１０００上に領域１００１及び領域１００２を有し、領域１００１内に第１の機能回路乃至第４の機能回路が有するトランジスタ等の素子を形成し、領域１００２を切り出すことによって半導体装置とする形態について説明するものとする。

まず剥離層１１０１を有する基板１１００上に、絶縁膜１１０２、及び、下層下地膜１１０３ａ及び上層下地膜１１０３ｂを有する下地膜１１０３を形成する（図１０（Ａ）参照）。

基板１１００はガラス基板、石英基板、半導体基板のいずれか、剥離層１１０１は金属膜、金属酸化膜を用いればよい。本実施の形態では、基板１１００としてガラス基板、剥離層１１０１としてタングステン層を用いる。

絶縁膜１１０２は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いればよい。本実施の形態では、絶縁膜１１０２として窒素を含む酸化珪素膜を形成する。

下地膜１１０３は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜の２つ以上の積層膜を用いる。本実施の形態では、下層下地膜１１０３ａとして酸素を含む窒化珪素膜、上層下地膜１１０３ｂとして窒素を含む酸化珪素膜を形成する。

なお、窒素を含む酸化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、酸素を含む窒化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。

次いで下地膜１１０３上に、半導体膜を形成し、エッチングして島状半導体膜１１０４を形成する（図１０（Ｂ）参照）。

次いで下地膜１１０３、島状半導体膜１１０４を覆って、ゲート絶縁膜１１０５を形成する。

ゲート絶縁膜１１０５は、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いればよい。本実施の形態では、ゲート絶縁膜１１０５として、窒素を含む酸化珪素膜を形成する。

島状半導体膜１１０４上にゲート絶縁膜１１０５を介してゲート電極１１０６を形成する。本実施の形態では、ゲート電極１１０６として、窒化タンタル膜とタングステン膜の積層膜を用いる。

次いでゲート電極１１０６をマスクとして、島状半導体膜１１０４にそれぞれ、一導電性を付与する不純物元素を添加し、島状半導体膜１１０４に、チャネル形成領域、ソース領域及びドレイン領域を形成する。

一導電性を付与する不純物元素として、ｎ型を付与する不純物元素であれば、リン（Ｐ）、ヒ素（Ａｓ）を用いればよい。またｐ型を付与する不純物元素であれば、ホウ素（Ｂ）を用いればよい。

また島状半導体膜１１０４のそれぞれに同じ導電型を付与する不純物元素を添加してもよいし、それぞれ異なる導電型を付与する不純物元素を添加してもよい。

次いで下地膜１１０３、ゲート絶縁膜１１０５、ゲート電極１１０６を覆って、パシベーション膜１１０７を形成する。酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜のいずれか１つ、あるいは２つ以上の積層膜を用いればよい。本実施の形態では、パシベーション膜１１０７として、窒素を含む酸化珪素膜を形成する。

次いで、パシベーション膜１１０７上に層間絶縁膜１１０８を形成する（図１０（Ｃ）参照）。本実施の形態では層間絶縁膜１１０８として、酸素を含む窒化珪素膜を形成する。

次いで上層下地膜１１０３ｂ、ゲート絶縁膜１１０５、パシベーション膜１１０７、及び層間絶縁膜１１０８の一部を含む領域１１０９をエッチングする（図１０（Ｄ）参照）。

層間絶縁膜１１０８上に、島状半導体膜１１０４のソース領域またはドレイン領域の一方と電気的に接続される電極１１１０、ゲート電極１１０６と電気的に接続される電極１１１１、島状半導体膜１１０４のソース領域またはドレイン領域の他方と電気的に接続される電極１１１２が形成される（図１１（Ａ）参照）。これにより薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ（ＴＦＴ）が形成される。

なお、電極１１１０、電極１１１１、及び電極１１１２と共に、第１の機能回路乃至第４の機能回路間の電極１１１０または電極１１１２を電気的に接続するための電極１１１３も形成される。電極１１１３は図１９に示すように、図１０（Ｄ）の基板１１００上でエッチングされる領域１１０９の上層下地膜１１０３ｂ、ゲート絶縁膜１１０５、パシベーション膜１１０７、及び層間絶縁膜１１０８を一部残して、前記複数の膜と重畳するように機能回路間に設けることで、複数の機能回路間の電気的接続を図ることが出来る。

なお図１１（Ａ）、及び図１９に示す断面図は、図１６（Ｂ）に示す上面図に対応する。すなわち、なお図１６（Ｂ）における第１の機能回路１００３Ａ乃至第４の機能回路１００３Ｄ及び機能回路の間の電気的接続をするための配線、各機能回路を構成する薄膜トランジスタを形成するものである。

なお本実施の形態では、電極１１１０乃至電極１１１３は、チタン膜、アルミニウム膜、チタン膜の三層積層膜を用いて形成する。

次いで、下層下地膜１１０３ａ、層間絶縁膜１１０８、電極１１１０乃至電極１１１２を覆って、窒化珪素膜からなる層間絶縁膜１１１４を形成する。なお下層下地膜１１０３ａと層間絶縁膜１１１４が接する領域１１０９において、下層下地膜１１０３ａの表面に凹凸を設けることにより、下層下地膜１１０３ａと層間絶縁膜１１１４との密着性を向上することが出来るため好適である。

次いで有機樹脂を用いて層間絶縁膜１１１５を形成する（図１１（Ｂ）参照）。本実施の形態では、層間絶縁膜１１１５の材料としてポリイミドを用いる。図１１（Ｂ）において、層間絶縁膜１１１５は領域１１０９に開口部を有している。この開口部は、層間絶縁膜１１１５をエッチングして形成されるが、後述するパシベーション膜１１１７を形成する前に形成すればよく、必ずしも図１１（Ｂ）の工程で層間絶縁膜１１１５をエッチングしなくてもよい。

層間絶縁膜１１１５上に、電極１１１２と電気的に接続されるアンテナ１１１６を形成する（図１１（Ｃ）参照）。本実施の形態では、アンテナ１１１６はチタン膜とアルミニウム膜の積層膜を用いて形成する。

なお図１１（Ｃ）に示す断面図は、図１６（Ｃ）に示す上面図に対応する。すなわち、なお図１６（Ｃ）におけるアンテナ１００５を形成するものである。

次いで層間絶縁膜１１１４、層間絶縁膜１１１５、アンテナ１１１６を覆って、パシベーション膜１１１７を形成する（図１２（Ａ）参照）。

パシベーション膜１１１７は、窒化珪素膜、非晶質珪素膜、窒化珪素膜を順次形成して形成する。パシベーション膜１１１７中の非晶質珪素膜は、一導電性を付与する不純物元素を添加しなくてもよいし、一導電性を付与する不純物元素を添加してもよい。一導電性型を付与する不純物元素として、ｎ型を付与する不純物元素を用いる場合はリン（Ｐ）やヒ素（Ａｓ）、ｐ型を付与する不純物元素を用いる場合はホウ素（Ｂ）を添加すればよい。パシベーション膜１１１７を導電性が付与された非晶質珪素膜にすることにより、素子内で静電気破壊が起きるのを防止することができる。

図１２（Ａ）の積層構造を得られたら、パシベーション膜１１１７上に、繊維体と有機樹脂層を有する封止層１１１８をプレスにより接着する（図１２（Ｂ）参照）。

なお図１２（Ｂ）に示す断面図は、図１７（Ａ）に示す上面図に対応する。すなわち、なお図１７（Ａ）における封止層１００６を形成するものである。

封止層１１１８は、繊維体及び有機樹脂層を含むものである。繊維体は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布である。高強度繊維としては、具体的には引張弾性率が高い繊維である。または、ヤング率が高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、繊維体は、一種類の上記高強度繊維で形成されてもよい。また、複数の上記高強度繊維で形成されてもよい。

また繊維体として、カーボン繊維を用いて、繊維体に導電性を持たせると、静電破壊を抑制することができる。

また、繊維体は、繊維（単糸）の束（以下、糸束という）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布で構成されてもよい。

糸束の断面は、円形でも楕円形でもよい。繊維糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維糸束を用いてもよい。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束として低撚糸を用いることで、糸束が扁平化やすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体の厚さを薄くすることが可能である。このため、封止層の厚さを薄くすることが可能であり、薄型の半導体装置を作製することができる。繊維の糸束径は４μｍ以上４００μｍ以下、さらには４μｍ以上２００μｍ以下であればよいが、原理上は更に薄くてもよい。また、繊維の太さは、４μｍ以上２０μｍ以下であればよいが、原理上は更に細くても良く、それらは繊維の材料に依存する。

次いで封止層１１１８上に、光または熱により剥離可能な粘着テープ１１１９を設けて、粘着テープ１１１９上にローラ１１２０を回転させながら（図１３（Ａ）参照）、剥離層１１０１を剥離して、基板１１００を分離する（図１３（Ｂ）参照）。

このとき、基板１１００の剥離層１１０１に達する溝を形成し、その溝から液体を注入すると、剥離時に発生する静電気を防止することができ、剥離がより容易となる。

次いで、絶縁膜１１０２が形成されている面からレーザ１１２１を照射し、絶縁膜１１０２、下層下地膜１１０３ａ、層間絶縁膜１１１４、パシベーション膜１１１７、封止層１１１８の一部に溝１１２２を形成する（図１４（Ａ）参照）。なお粘着テープ１１１９は、溝１１２２を形成後に剥離してもよいし、溝１１２２を形成する前に剥離してもよい。

次いで絶縁膜１１０２に接して、繊維体と有機樹脂層を有する封止層１１２３をプレスにより接着させる（図１４（Ｂ）参照）。これにより溝１１２２に、封止層１１２３中の有機樹脂が入り込む。

さらに図１６（Ａ）で示した領域１００２で、隣り合う溝１１２２の間にレーザ１１２４を照射して切断し（図１５（Ａ）参照）、半導体装置にあたるチップを切りだす（図１５（Ｂ）参照）。

なお図１５（Ｂ）に示す断面図は、図１７（Ｂ）に示す上面図に対応する。すなわち、なお図１７（Ｂ）における半導体装置にあたるチップ１００７を形成するものである。

本実施の形態では、封止層１１１８及び封止層１１２３でＴＦＴ等の素子を覆う構成をとることによって、不純物の混入を抑制し、曲げに対するストレスを緩和することができ、信頼性の高い半導体装置を得ることが可能となる。

また下層下地膜１１０３ａと、層間絶縁膜１１１４と、パシベーション膜１１１７により、ＴＦＴを囲むことができるので、不純物の混入をより抑制し、さらに信頼性の高い半導体装置を得ることができる。

なお本実施の形態においても、上記実施の形態１乃至３と同様に、送受信回路、電源回路、及び論理回路を具備する複数の機能回路で構成される半導体装置に外力や衝撃が加わった際にも、通信装置との無線信号の送受信を行うことができるため、信頼性の高い半導体装置とすることが出来る。

（実施の形態５）
本実施の形態では、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設ける、いわゆるＩＣラベル、ＩＣタグ、ＩＣカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。以下、本発明の半導体装置の使用形態の一例について、図面を用いて説明する。

表示部２０５１を含む携帯端末の側面には、リーダ／ライタ２０５４が設けられ、品物２０５２の側面には半導体装置２０５３が設けられる（図２０（Ａ）参照）。品物２０５２が含む半導体装置２０５３にリーダ／ライタ２０５４をかざすと、表示部２０５１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に品物の説明等の商品に関する情報が表示される。また、品物２０５２をベルトコンベアにより搬送する際にリーダ／ライタ２０５４と、品物２０５２に設けられた半導体装置２０５３を用いて、該品物２０５２の検品を行うことができる（図２０（Ｂ）参照）。半導体装置２０５３としては、上記実施の形態１乃至４で説明した半導体装置を適用することができる。このように、システムに本発明に係る半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本発明に係る半導体装置は、送受信回路、電源回路、及び論理回路を具備する複数の機能回路で構成される半導体装置に外力や衝撃が加わった際にも、通信装置との無線信号の送受信を行うことができるため、信頼性の高い半導体装置とすることが出来る。

なお、上述した以外にも本発明に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。

１００半導体装置
１０１アンテナ
Ｓ０１ステップ
Ｓ０２ステップ
Ｓ０３ステップ
Ｓ０４ステップ
Ｓ０５ステップ
Ｓ０６ステップ
Ｓ０７ステップ
Ｓ０８ステップ
Ｓ０９ステップ
Ｓ１０ステップ
Ｓ１１ステップ
Ｓ１２ステップ
Ｓ１３ステップ
Ｓ１４ステップ
Ｓ１５ステップ
Ｓ１６ステップ
Ｓ１７ステップ
Ｓ１８ステップ
Ｓ１９ステップ
Ｓ２０ステップ
Ｓ２１ステップ
Ｓ２２ステップ
Ｓ１０１ステップ
Ｓ１０２ステップ
Ｓ１０３ステップ
Ｓ１０４ステップ
Ｓ１０５ステップ
Ｓ１０６ステップ
Ｓ１０７ステップ
Ｓ１０８ステップ
Ｓ１０９ステップ
Ｓ１１０ステップ
Ｓ１１１ステップ
Ｓ１１２ステップ
Ｓ１１３ステップ
Ｓ１１４ステップ
Ｓ１１５ステップ
Ｓ１１６ステップ
Ｓ１１７ステップ
Ｓ１１８ステップ
Ｓ１１９ステップ
Ｓ１２０ステップ
Ｓ１２１ステップ
Ｓ１２２ステップ
Ｓ１２３ステップ
Ｓ１２４ステップ
２０１ｐチャネル型トランジスタ
２０２ｐチャネル型トランジスタ
２０３ｎチャネル型トランジスタ
２０４ｎチャネル型トランジスタ
２０５抵抗素子
２０６バッファ回路
２０７ｎチャネル型トランジスタ
２０８バッファ回路
２０９ｎチャネル型トランジスタ
２１０ｎチャネル型トランジスタ
２１１バッファ回路
２１２ｎチャネル型トランジスタ
２１３ｎチャネル型トランジスタ
２１４ｎチャネル型トランジスタ
５００半導体装置
５０１アンテナ
５０４電源回路
６０１バッファ回路
６０２アンド回路
６０３ｎチャネル型トランジスタ
６０４バッファ回路
６０５アンド回路
６０６ｎチャネル型トランジスタ
６０７ｎチャネル型トランジスタ
６０８バッファ回路
６０９アンド回路
６１０ｎチャネル型トランジスタ
６１１ｎチャネル型トランジスタ
６１２ｎチャネル型トランジスタ
９００封止層
９０２アンテナ
９０３配線
１０００基板
１００１領域
１００２領域
１００５アンテナ
１００６封止層
１００７チップ
１０２Ａ第１の機能回路
１０２Ｂ第２の機能回路
１０２Ｃ第３の機能回路
１０２Ｄ第４の機能回路
１０３Ａ送受信回路
１０３Ｂ送受信回路
１０３Ｃ送受信回路
１０３Ｄ送受信回路
１０４Ａ電源回路
１０４Ｂ電源回路
１０４Ｃ電源回路
１０４Ｄ電源回路
１０５Ａ電源制御回路
１０５Ｂ電源制御回路
１０５Ｃ電源制御回路
１０５Ｄ電源制御回路
１０６Ａ論理回路
１０６Ｂ論理回路
１０６Ｃ論理回路
１０６Ｄ論理回路
１１００基板
１１０１剥離層
１１０２絶縁膜
１１０３下地膜
１１０４島状半導体膜
１１０５ゲート絶縁膜
１１０６ゲート電極
１１０７パシベーション膜
１１０８層間絶縁膜
１１０９領域
１１１０電極
１１１１電極
１１１２電極
１１１３電極
１１１４層間絶縁膜
１１１５層間絶縁膜
１１１６アンテナ
１１１７パシベーション膜
１１１８封止層
１１１９粘着テープ
１１２０ローラ
１１２１レーザ
１１２２溝
１１２３封止層
１１２４レーザ
１７０１ｎチャネル型トランジスタ
１７０２バッファ回路
１７０３ｎチャネル型トランジスタ
１７０４ｎチャネル型トランジスタ
１７０５バッファ回路
１７０６ｎチャネル型トランジスタ
１７０７ｎチャネル型トランジスタ
１７０８ｎチャネル型トランジスタ
１７０９バッファ回路
１７１０ｎチャネル型トランジスタ
１７１１ｎチャネル型トランジスタ
１７１２ｎチャネル型トランジスタ
１７１３ｎチャネル型トランジスタ
２０５０リーダ／ライタ
２０５１表示部
２０５２品物
２０５３半導体装置
２０５４リーダ／ライタ
５０２Ａ第１の機能回路
５０２Ｂ第２の機能回路
５０２Ｃ第３の機能回路
５０２Ｄ第４の機能回路
５０３Ａ送受信回路
５０３Ｂ送受信回路
５０３Ｃ送受信回路
５０３Ｄ送受信回路
５０４Ａ電源回路
５０４Ｂ電源回路
５０４Ｃ電源回路
５０４Ｄ電源回路
５０５Ａ電源制御回路
５０５Ｂ電源制御回路
５０５Ｃ電源制御回路
５０５Ｄ電源制御回路
５０６Ａ論理回路
５０６Ｂ論理回路
５０６Ｃ論理回路
５０６Ｄ論理回路
５０７Ａ判定回路
５０７Ｂ判定回路
５０７Ｃ判定回路
５０７Ｄ判定回路
９０１Ａ第１の機能回路
９０１Ｂ第２の機能回路
９０１Ｃ第３の機能回路
９０１Ｄ第４の機能回路
１００３Ａ第１の機能回路
１００３Ｂ第２の機能回路
１００３Ｃ第３の機能回路
１００３Ｄ第４の機能回路
１１０３ａ下層下地膜
１１０３ｂ上層下地膜

Claims

通信装置と無線信号の送受信を行うためのアンテナと、
前記アンテナに電気的に接続された少なくとも第１及び第２の機能回路と、を有し、
前記第１の機能回路は、第１の論理回路、第１の判定回路、第１の電源回路、第１の電源制御回路と、を有し、
前記第２の機能回路は、第２の電源回路と、第２の電源制御回路と、を有し、
前記第１の判定回路は、前記第１の論理回路の出力の正誤に応じた判定信号を出力することができる機能を有し、
前記第１の電源回路は、前記第１の論理回路に第１の電源電圧を供給することができる機能を有し、
前記第１の電源制御回路は、前記第１の判定回路及び前記第１の電源回路の動作に基づいて、前記第２の電源回路より出力される第２の電源電圧を制御することができる機能を有し、
前記第２の電源制御回路は、第１端子が第２の電源回路の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続され、ゲート端子が前記第１の電源制御回路に電気的に接続されているトランジスタを有することを特徴とする半導体装置。
請求項１において、前記第１の判定回路は、不揮発性の記憶素子を有することを特徴とする半導体装置。
請求項１又は２において、
前記トランジスタの前記ゲート端子は、前記第１の電源制御回路が有するバッファに電気的に接続されていることを特徴とする半導体装置。
請求項１乃至３のいずれか一において、前記第１及び前記第２の機能回路は、前記アンテナと重畳して設けられていることを特徴とする半導体装置。
請求項１乃至４のいずれか一において、前記アンテナ、前記第１の機能回路、及び第２の機能回路は、封止層に覆われて設けられていることを特徴とする半導体装置。