JP5300730B2 - 表示装置 - Google Patents

Description

本発明は、例えば有機エレクトロルミネッセンス（ＥＬ）素子などの自発光素子を具備する発光素子回路、およびその発光素子回路を備えるアクティブマトリクス型表示装置に関する。

近年では、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に代わり、ＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）に対する関心が高まってきている。代表的なＦＰＤとしては、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｐｌａｙ）およびＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）が既に実用化されている。しかし、これらのＦＰＤには、次のような問題点があることが指摘されている。

すなわち、ＬＣＤはそれ自体が非発光であるため、高輝度のバックライトを必要とし、その結果、消費電力が高くなる傾向がある。また、視野角および応答速度に関しても、ＣＲＴと比べて、ＬＣＤは劣っている。他方、ＰＤＰは自発光素子を用いており、しかも、視野角および応答速度についてもＣＲＴと同等以上の性能を有している。しかしながら、ＰＤＰの場合、駆動するために高電圧が必要となるため、低消費電力化を実現することが困難であるという問題がある。

ＬＣＤおよびＰＤＰが上記のような問題を有しているのに対して、有機ＥＬデバイスは、これらの問題を解決しうる可能性がある。そのため、次世代のＦＰＤの候補として、有機ＥＬデバイスを備える表示装置が注目されている。

有機ＥＬデバイスは、通常、次のような方法で作成される。まず、洗浄されたガラス、石英、またはプラスティックなどの支持基板上に、陽極（アノード）を形成し、パターニングを行う。一般的に、陽極としては、仕事関数の大きいＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が選ばれるが、その他の金属であってもよい。陽極の形成には、通常、スパッタ法が用いられる。

このようにして陽極を形成した後、有機ＥＬ層（発光層）の形成を行う。一般的に、低分子有機ＥＬの場合であれば、真空蒸着法により有機ＥＬ層が形成され、他方、高分子有機ＥＬの場合であれば、スピンコート法またはインクジェット法により形成される。ここで、インクジェット法は、有機ＥＬの塗り分けが必要な場合に選択される。

なお、有機ＥＬ層を形成する前後において、発光効率を高めるために、中間層（インターレイヤー）及びホール注入層を形成する場合もある。

有機ＥＬ層の形成後、陰極（カソード）を真空蒸着などによって形成し、封止する。これにより、有機ＥＬデバイスが完成する。

このようにして作成される有機ＥＬデバイスを表示装置に適用する場合、一般的には、有機ＥＬデバイスがマトリクス状に配設される。有機ＥＬデバイスとともに薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を形成し、このＴＦＴによって有機ＥＬを駆動するものをアクティブマトリクス駆動型の表示装置と呼び、ＴＦＴを形成せずに電極のみで駆動するものをパッシブマトリクス駆動型の表示装置と呼ぶ。

アクティブマトリクス駆動の場合、各画素に設けられたＴＦＴによりスイッチングを行うため、クロストークが極めて小さいという利点、及びパッシブマトリクス駆動のように高輝度で発光させる必要がないため、寿命を延ばすことができるという利点等がある。その一方で、アクティブマトリクス駆動の場合、ＴＦＴの閾値及び移動度等のバラツキに起因して輝度ムラが発生するという欠点がある。そのため、良好な画像表示を実現するためには、このような輝度ムラの補償（初期輝度補償）を行う必要が生じる。

この初期輝度補償には、ＴＦＴを用いて構成されるプログラム回路により電圧プログラムを行うことにより補償を行う内部補償方式（例えば、特許文献１を参照。）と、パネルの外部メモリに輝度データを持たせることにより補償を行う外部補償方式（例えば、特許文献２を参照。）とがある。

上記の初期輝度補償が問題となる一方で、ＴＦＴ及び有機ＥＬの特性の経時劣化も問題となる。有機ＥＬデバイスは直流電流駆動型のデバイスであり、駆動時間に応じてＴＦＴ及び有機ＥＬの特性が劣化し、ひいては輝度ムラが発生してしまう。これについては有機ＥＬを流れる電流をフィードバックすることで輝度ムラの補償（経時輝度補償）を行う対策が考えられている（特許文献３参照）。

特開２００４−３４１４４４号公報 特開平９−３０５１４６号公報 特開２００２−２７８５１３号公報

しかしながら、上記のような従来の駆動方法および表示装置の場合、次のような問題があった。すなわち、初期輝度補償の対策としての、電圧プログラム及び電流プログラムに代表される内部補償方式においては、各画素に必要となるＴＦＴ数及び配線数が大幅に増加するため、歩留まりの低下をもたらす。また、外部補償方式においては、表示に必要となるデータビット以外に、輝度補償用のデータビットが必要となるため、データを出力するソースドライバが高価になるという問題があった。

また、経時輝度補償の場合であっても、上記の外部補償方式と同様に輝度補償用のデータビットが必要となるため、ソースドライバが高価になるという問題があった。

さらに、インクジェットに代表される印刷手段により有機ＥＬを形成する場合、印刷方向に沿って膜厚ムラが発生しやすく、それによりライン状に輝度ムラが発生しやすいという問題がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的は高価なソースドライバを使用することなく、また、各画素のＴＦＴ数を大幅に増加させることなく簡易に輝度補償を実現することができる発光素子回路、及びその発光素子回路を備えるアクティブマトリクス型表示装置を提供することにある。

また、本発明の他の目的は、印刷に起因する輝度ムラを簡易且つ安価に補償することができる発光素子回路及びアクティブマトリクス型表示装置を提供することにある。

上述した課題を解決するために、本発明の発光素子回路は、互いに交差するように配列された複数のゲートラインおよび複数のソースラインの交点に対応してそれぞれ配設される発光素子回路において、供給される電流に応じて発光する発光素子と、前記発光素子に供給する電流を制御する駆動用トランジスタと、前記駆動用トランジスタのオンオフ動作を制御する制御用トランジスタとを備え、前記駆動用トランジスタは、ボディ端子を備えており、当該ボディ端子に与えられる電圧を用いて、前記発光素子の輝度補正を行うように構成されている。

このように、駆動用トランジスタがボディ端子を備え、そのボディ端子に与えられる電圧により発光素子の輝度補正を行うことによって、簡易な構成で輝度ムラを補償することが可能になる。

本発明のアクティブマトリクス型表示装置は、互いに交差するように配列された複数のゲートラインおよび複数のソースラインと、当該複数のゲートラインおよび当該複数のソースラインの交点に対応してそれぞれ配設される発光素子回路とを備えるアクティブマトリクス型表示装置において、前記発光素子回路のそれぞれは、供給される電流に応じて発光する発光素子と、前記発光素子に供給する電流を制御する駆動用トランジスタと、前記駆動用トランジスタのオンオフ動作を制御する制御用トランジスタとを備え、前記駆動用トランジスタは、ボディ端子を備えており、当該ボディ端子に与えられる電圧を用いて、前記発光素子の輝度補正を行うように構成されている。

また、前記発明に係るアクティブマトリクス型表示装置において、列方向または行方向に並設された複数の前記発光素子回路が備える前記駆動用トランジスタの前記ボディ端子が共通接続されていてもよい。

また、前記発明に係るアクティブマトリクス型表示装置において、マトリクス状に配設された複数の前記発光素子回路が備える前記駆動用トランジスタの前記ボディ端子が共通接続されていてもよい。

また、前記発明に係るアクティブマトリクス型表示装置が、前記発光素子回路が備える前記発光素子の劣化状態に応じて、前記駆動用トランジスタの前記ボディ端子に電圧が与えられるように構成されていてもよい。この場合、発光素子の劣化状態は、当該発光素子の輝度、当該発光素子を流れる電流、及び／または当該発光素子の両端の電位を用いて検出されることが好ましい。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

本発明によれば、ＴＦＴ数の増加及びソースドライバの高コスト化等を伴うことなく、有機ＥＬ素子を始めとする発光素子の輝度ムラを補償することができる。

図１は本発明の実施の形態１に係るアクティブマトリクス型表示装置の構成を示すブロック図である。 図２は本発明の実施の形態１に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。 図３は駆動用トランジスタのレイアウト例を示した平面図である。 図４は４端子の駆動用トランジスタにおけるゲート・ソース間のドレイン電流とボディ電位との関係を示すグラフである。 図５は本発明の実施の形態２に係る表示装置が備えるアクティブマトリクス基板の構成を示す回路図である。 図６は印刷装置であるインクジェット装置のヘッドの構成を模式的に示す図である。 図７は本発明の実施の形態３に係る表示装置が備えるアクティブマトリクス基板の構成を示す回路図である。 図８は本発明の実施の形態４に係る発光素子回路の構成を示す図である。 図９は本発明の実施の形態４に係る発光素子回路の動作例を示すタイミングチャートである。 図１０は駆動用トランジスタのソース電流−ゲート・ソース間電圧特性を示すグラフである。

以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。

（実施の形態１）
［表示装置の構成］
図１は、本発明の実施の形態１に係るアクティブマトリクス型表示装置（以下、単に「表示装置」という）の構成を示すブロック図である。図１に示すように、表示装置１は、ＥＬ表示パネル２１１と、このＥＬ表示パネル２１１を駆動するゲートドライバ２１２、ソースドライバ２１３、及びムラ補正ドライバ２１４とを備えている。

ＥＬ表示パネル２１１は、アクティブマトリクス駆動型の有機ＥＬ表示素子である。このＥＬ表示パネル２１１には、ゲートライン１０６およびソースライン１０７が交互に交差するように配設されるとともに、それらのゲートライン１０６およびソースライン１０７の交点に対応して後述する発光素子回路が配設されている。すなわち、複数の発光素子回路がマトリクス状に配設されている。

ゲートライン１０６及びソースライン１０７は、ゲートドライバ２１２及びソースドライバ２１３によってそれぞれ駆動される。

上記の発光素子回路は後述するようにボディ端子を有する駆動用トランジスタを有しており、このボディ端子はムラ補正用の電圧印加ライン１０５と接続されている。この電圧印加ライン１０５は、ムラ補正ドライバ２１４と接続されており、このムラ補正ドライバ２１４によって駆動される。

［発光素子回路の構成］
次に、上述したようにしてマトリクス状に配設されている発光素子回路の構成について説明する。

図２は、本発明の実施の形態１に係る表示装置１が備える発光素子回路の構成の一例を示す回路図である。図２に示すように、発光素子回路１００は、ダイオード特性を有する発光素子である有機ＥＬ素子１０３と、有機ＥＬ素子１０３の陽極に接続され、有機ＥＬ素子１０３に供給する電流を制御する駆動用トランジスタ１０２と、この駆動用トランジスタ１０２のオンオフ動作を制御する制御用トランジスタ１０１とを備えている。

制御用トランジスタ１０１は３端子のトランジスタであり、ゲート端子は上述したゲートラインに、ソース端子は上述したソースラインにそれぞれ接続され、また、ドレイン端子は駆動用トランジスタ１０２のゲート端子に接続されている。

また、駆動用トランジスタ１０２は４端子のトランジスタであり、ゲート端子は上記のとおり制御用トランジスタ１０１のソース端子に、ソース端子は電源線ｖｄｄに、ドレイン端子は発光素子１０３の陽極に、ボディ端子は上記のとおり電圧印加ライン１０５にそれぞれ接続されている。

発光素子回路１００は、制御用トランジスタ１０１と駆動用トランジスタ１０２との間に容量素子１０４を備えている。この容量素子１０４は必ずしも設けられていなくてもよく、設計の際の必要に応じて設けられる。また、容量素子１０４は、制御用トランジスタ１０１のドレインと駆動用トランジスタ１０２のゲートとの間の電圧を保持することができればよく、したがって、駆動用トランジスタ１０２と電源ラインｖｄｄとの間に設けられるようにしてもよい。

図３は、駆動用トランジスタ１０２のレイアウト例を示した平面図である。駆動用トランジスタ１０２は、上述したとおり、半導体層３０５と、その半導体層３０５に接続された、ゲート端子３０１、ソース・ドレイン端子３０２及び３０３、並びにボディ端子３０４とを備えている。ここでは、半導体層３０５が、アモルファスシリコンで形成されたボトムゲート構造を示している。ボディ端子３０４はソース・ドレインと同じレイヤーで構成されているため、４端子トランジスタを作るために新たなプロセスの増加が発生することはない。

なお、半導体層３０５はアモルファスシリコンでなく、マイクロクリスタルシリコン等であっても同様のボトムゲート構造であれば本レイアウトをそのまま適用することが可能である。

このように、４端子トランジスタは本実施の形態で示したアモルファスシリコントランジスタ以外の場合でも形成することができ、ポリシリコン、または単結晶シリコンのみならず、マイクロクリスタルシリコン、ナノクリスタルシリコン、有機物、酸化物化合物、またはカーボンナノチューブ等のナノ物質等で構成されていてもよい。すなわち、トランジスタ動作を示すものであれば何れのもので構成されていてもよい。但し、本実施の形態に示したボトムゲート構造ではなく、図示しないトップゲート構造のものの方がトランジスタとして望ましい場合もある。どちらの構造を採用するにせよ、４端子トランジスタを構成するために新たなプロセスの増加が発生することはない。

なお、制御用トランジスタ１０１の半導体層も、一般的に用いられるアモルファスシリコン、ポリシリコン、または単結晶シリコンのみならず、マイクロクリスタルシリコン、ナノクリスタルシリコン、有機物、酸化物化合物、またはカーボンナノチューブ等のナノ物質等で構成されていてもよい。

ところで、本実施の形態において、制御用トランジスタ１０１及び駆動用トランジスタ１０２は、ホールがキャリアであるＰチャネル型のトランジスタにより構成されている。しかし、これに限定されるわけではなく、電子がキャリアとなるＮチャネル型のトランジスタによってこれらのトランジスタが構成されていてもよい。

このように、Ｐチャネル型およびＮチャネル型の何れのトランジスタも用いることが可能である。ただし、製造プロセスを考慮した場合、Ｐチャネル型およびＮチャネル型の両方で構成するよりも、何れか一方のみで構成する方が、製造コスト、タクトタイム、および歩留まり等の観点から好ましい。

［表示装置の動作］
以上のように構成された表示装置１において、図示しない制御回路が、外部の装置から入力される映像信号に基づいて、ソースドライバ２１３に対して出力する映像信号を生成する。そして、その制御回路は、そのようにして生成された映像信号をソースドライバ２１３に出力すると共に、ゲートドライバ２１２及びソースドライバ２１３に制御信号を出力する。その結果、ゲートドライバ２１２が、各発光素子回路１００が備える制御用トランジスタ１０１をオンにするための電圧に対応する走査信号を、ゲートライン１０６に出力することにより、各発光素子回路１００の制御用トランジスタ１０１を順次オンにする。他方、ソースドライバ２１３が、そのタイミングに合わせて、ソースライン１０７を介し、各発光素子回路１００に映像信号を書き込む。その結果、各発光素子回路１００の駆動用トランジスタ１０２が動作して、有機ＥＬ素子１０３に対して映像信号に応じた電流が流れる。これにより、各発光素子回路１００の有機ＥＬ素子１０３が発光し、その結果、ＥＬ表示パネル２１１において、映像信号に対応する画像が表示される。

上記のような表示装置の動作において、ムラ補正ドライバ２１４が電圧印加ライン１０５を駆動することにより、各発光素子回路１００の駆動用トランジスタ１０２のボディ端子に適宜電圧が印加される。これにより、発光素子１０３の輝度調整が可能となり、輝度ムラ補償が実現される。以下、この原理について説明する。

図４は、４端子の駆動用トランジスタ１０２におけるゲート・ソース間のドレイン電流とボディ電位との関係を示すグラフである。換言すると、ボディ電位を変化させたときにドレイン電流がどのように変化するのかを示したものである。

図４に示すように、ボディ電位を増加させた場合（図中の矢印方向）、駆動用トランジスタ１０２の閾値電圧が低下する（基板バイアス効果）。トランジスタが薄膜トランジスタ（ＴＦＴ）の場合でも同様の効果が起こることが確認されている。

なお、この図４に示されているのは、電子がキャリアとなるＮ型トランジスタの例である。

このように、ボディ電位を調整することにより、駆動用トランジスタ１０２の閾値電圧を調整することが可能となる。したがって、上述したとおり、ムラ補正ドライバ２１４によって駆動用トランジスタ１０２のボディ端子に電圧を印加することにより、発光素子１０３の輝度調整が可能となる。

以上のように、本実施の形態の発光素子回路及びその発光素子回路を備える表示装置の場合、ＴＦＴ数を大幅に増加させたり、高価なソースドライバを使用したりすることなく、簡易な構成で輝度補償を実現することができる。

（実施の形態２）
図５は、本発明の実施の形態２に係る表示装置が備えるアクティブマトリクス基板の構成を示す回路図である。図５に示すとおり、このアクティブマトリクス基板１１０は、実施の形態１において説明した発光素子回路１００をマトリクス状に並べて、各発光素子回路１００のボディ端子を列方向で電圧印加ライン１０５に共通に接続して構成される。

このように、各発光素子回路１００のボディ端子を列方向で共通接続した場合、輝度ムラ補正ドライバによる電圧印加によって、列方向に並ぶ複数の発光素子回路１００の輝度ムラの補償を一度に行うことができる。

この構成は、アクティブマトリクス基板１１０の上部から下部（または下部から上部）に向かって列方向に印刷を行って発光素子が形成される場合に有効である。

図６は、印刷装置であるインクジェット装置のヘッドの構成を模式的に示す図である。図６に示すように、ヘッド１２０には、複数個のノズル（インク吐出孔）１２１がアレイ状に形成されている。１つの画素を構成する複数のサブ画素それぞれが、１つのノズル１２１で形成される。ヘッド１２０の場合、行方向に並ぶ複数のサブ画素の発光素子を一度に形成することができる。したがって、このヘッド１２０を、アクティブマトリクス基板１１０の上部から下部（または下部から上部）に向かって列方向に移動させることにより、アクティブマトリクス基板１１０の全面に発光素子が形成されることになる。

一般的に、このような印刷により発光素子を形成する場合、各ノズルのバラツキにより、各ノズルで形成された発光層の膜厚がばらつくことが多い。その結果、アクティブマトリクス基板１１０に形成された発光素子の輝度が列ライン毎にばらつくため、列方向にライン状のムラが発生してしまう。このような場合に、図５に示したように、列方向で共通接続されているボディ端子の電圧を列ライン毎に与えることにより、上記ライン状のムラを解消することが可能になる。なお、ボディ端子には、発光素子が発光している期間中常に電圧をかけておく必要がある。

本実施の形態では、各発光素子回路１００の駆動用トランジスタ１０２のボディ端子が列方向で共通接続しているが、行方向に共通接続している構成も当然考えられる。この構成は、列方向に並ぶ複数のサブ画素の発光素子を一度に形成することができるヘッドを、アクティブマトリクス基板１１０の左部から右部（または右部から左部）に向かって行方向に移動させることによりアクティブマトリクス基板１１０の全面に発光素子を形成する場合に有効である。すなわち、発光素子を形成する場合の印刷方向に応じて（膜厚ムラが発生する方向に応じて）、ボディ端子を行方向に共通接続するか列方向に共通接続するかを決定すればよい。

（実施の形態３）
図７は、本発明の実施の形態３に係る表示装置が備えるアクティブマトリクス基板の構成を示す回路図である。図７に示すとおり、このアクティブマトリクス基板１３０は、実施の形態１において説明した発光素子回路１００をマトリクス状に並べて、各発光素子回路１００のボディ端子をすべて電圧印加ライン１０５に共通に接続して構成される。

このように、各発光素子回路１００のボディ端子をすべて共通接続した場合、輝度ムラ補正ドライバによる電圧印加によって、すべての発光素子回路１００の輝度ムラの補償を一度に行うことができる。

この構成は、各発光素子が初期の状態よりも劣化したために、表示装置全体の輝度補償を行う必要がある場合などに有効になる。ここで、発光素子の劣化を検出する手段としては、発光素子の輝度、発光素子を流れる電流、及び／または発光素子の両端に発生する電位を検出し、その検出した値と所定の閾値とを比較するものが考えられる。

また、本実施の形態においては発光素子回路１００以外の一般的な発光素子回路であっても適用することが出来る。具体的には電圧プログラム回路、電流プログラム回路等が挙げられる。但し、少なくとも発光素子を駆動するためのトランジスタ（一般的に駆動トランジスタと呼ばれる）は４端子構成にしておく必要がある。

（実施の形態４）
図８は、本発明の実施の形態４に係る発光素子回路の構成を示す図である。図８に示すように、発光素子回路２００は、ダイオード特性を有する発光素子である有機ＥＬ素子２０５と、有機ＥＬ素子２０５の陽極に接続され、有機ＥＬ素子２０５を駆動する駆動用トランジスタ２０４と、この駆動用トランジスタ２０４の動作を制御する制御用トランジスタ２０１とを備えている。

また、発光素子回路２００は、駆動量トランジスタ２０４のボディ端子に接続されたトランジスタ２０３と、そのトランジスタ２０３の動作を制御するトランジスタ２０２とを備えている。

制御用トランジスタ２０１は３端子のトランジスタであり、ゲート端子はゲートラインに、ソース端子はソースラインにそれぞれ接続され、また、ドレイン端子は駆動用トランジスタ２０４のゲート端子に接続されている。

また、駆動用トランジスタ２０４は４端子のトランジスタであり、ゲート端子は上記のとおり制御用トランジスタ２０１のソース端子に、ソース端子は電源線ｖｄｄに、ドレイン端子は発光素子２０５の陽極に、ボディ端子は上記のとおりトランジスタ２０３にそれぞれ接続されている。

また、トランジスタ２０２は３端子のトランジスタであり、ゲート端子はゲートラインに、ソース端子２０８は図示しないムラ補正ドライバに、ドレイン端子はトランジスタ２０３のゲート端子にそれぞれ接続されている。

さらに、トランジスタ２０３は４端子のトランジスタであり、ゲート端子は上記のとおりトランジスタ２０２のソース端子に、ソース端子は電源線ｖｄｄに、ドレイン端子は駆動用トランジスタ２０４のボディ端子にそれぞれ接続されている。

図８に示すとおり、発光素子回路２００は、制御用トランジスタ２０１と駆動用トランジスタ２０４との間に容量素子２０６を、トランジスタ２０２と２０３との間に容量素子２０７をそれぞれ備えている。これらの容量素子２０６及び２０７は必ずしも設けられていなくてもよい点は、実施の形態１の場合と同様である。

上述したように構成された発光素子回路２００の場合、ムラ補正ドライバによって端子２０８に電圧を印加することで発光素子２０５の輝度調整を行うことができる。

図９は、本発明の実施の形態４に係る発光素子回路の動作例を示すタイミングチャートである。図９に示すように、端子２０８には、輝度ムラを補正するための電圧がムラ補正ドライバから入力される。ここで、ゲートラインにゲート信号が入力されて制御用トランジスタ２０１がオンとなったとき（駆動用トランジスタ２０４に対してデータ電圧を書き込むとき）、トランジスタ２０２も同時にオンとなる。その結果、発光素子２０５を駆動する駆動用トランジスタ２０４の閾値電圧が上述の基板バイアス効果により変化し、輝度ムラを解消する電流が発光素子２０５に流れる。制御用トランジスタ２０１及びトランジスタ２０２がオフになった場合でも、端子２０８の電位は容量素子２０７で保持されるため、各画素のムラを補正することが可能となる。

（実施の形態５）
本発明の実施の形態５は、実施の形態２において、ムラ補正ドライバ２１４におけるムラ補償を行うための構成を例示したものである。

ＥＬ表示パネル２１１の製造工程において、一般的に、発光素子を形成した後、検査工程において点灯表示によりディスプレイ（ＥＬ表示パネル２１１）の良否が判定される。本実施の形態では、この検査工程において点灯表示によりディスプレイの良否を判定する際に、発光状態にある各画素の輝度（発光素子の輝度）を輝度計により測定する。ここで、印刷による輝度ムラを補正することに特化する場合、輝度ムラは印刷方向に垂直な方向において生じるので、全画素の輝度を測定する必要はない。そこで、本実施の形態では、印刷による輝度ムラを補正することに特化し、印刷方向に垂直な方向において、印刷方向に垂直な方向に配置され全画素分の輝度を測定する。これは必須である。そして、印刷方向の画素間におけるバラツキをも補償するために、これに加えて、印刷方向においても、印刷方向に沿って配置された数画素分の輝度を測定する。すなわち、（印刷方向に沿った数画素）×（印刷方向に垂直な方向の全画素）分の輝度を測定する。印刷方向に沿った測定画素の数を増加させれば、その分、補償精度は向上するが、検査時間も増加する。このトレードオフを勘案して測定画素数が決定される。

その後、測定した輝度データをもとに、各電圧印加ライン１０５毎に、各電圧印加ラインに属する発光回路１００の駆動用トランジスタ１０２のボディ端子に印加すべき電圧（以下、補償電圧という）が算出される。この補償電圧は、各駆動用トランジスタ１０２が、その対応する発光素子１０３を所定の輝度で発光させるようなドレイン電流を流す電圧である。この算出した補償電圧がムラ補正ドライバ２１４に組みこまれたメモリ（図示せず）に書き込まれる（記憶される）。そして、表示装置１の動作時において、ムラ補正ドライバ２１４は、このメモリに書き込まれた補償電圧を参照し、各電圧印加ライン１０５にその対応する補償電圧を印加する。これにより、各電圧印加ライン１０５に属する発光回路１００において、駆動用トランジスタ１０２のボディ端子に補償電圧が印加され、輝度ムラが補償される。

（実施例）
本発明の作用効果を実証するために、本発明の実施例を例示する。本実施例は、本発明の実施形態３を具体化した例を示すものである。
本実施例では、図７の構成を有するアクティブマトリクス基板１３０を作成した。このアクティブマトリクス基板１３０においては、１６行１６列に画素が配置されている。換言すると、行方向に１６の発光素子回路１００が配置され、列方向に１６の発光素子回路１００が配置されている。各発光素子回路１００は、図２の構成を有している。制御用トランジスタ１０１及び駆動用トランジスタ１０２はＮチャネル型のアモルファスシリコンＴＦＴでそれぞれ構成されている。発光素子１０３は、有機ＥＬ素子で構成されている。全てのソースラインは相互に接続された。全てのゲートラインは相互に接続された。全ての発光素子回路１００の駆動用トランジスタ１０１のボディ端子は、実施の形態３で述べたように、共通の電圧印加ライン１０５に接続されている。

そして、ゲートラインに＋３０Ｖ、ソースラインに＋１０Ｖ、電源線ｖｄｄに＋２０Ｖ、電源端子ｖｓｓに０Ｖの電圧が、それぞれ、印加された。また、電圧印加ライン１０５に、−１０Ｖから＋２０Ｖまで変化させて電圧が印加された。

ここで、事前のＴＦＴ単体の評価によって、制御用トランジスタ１０１は、ゲート・ソース間電圧として＋２０Ｖが印加されるとトランジスタが導通することが判っている。それ故、駆動用トランジスタ１０２のゲート端子に＋１０Ｖ、ドレイン端子に＋２０Ｖ、ソース端子に発光素子１０３の両端電圧がかかる。これにより、駆動用トランジスタ１０２を流れる電流が決定され、ひいては発光素子１０３を流れる電流が決定される。また、一般的に発光素子１０３の発光輝度は発光素子１０３を流れる電流に比例する。

図１０は駆動用トランジスタ１０２のソース電流−ゲート・ソース間電圧特性を示すグラフである。４本の曲線は、ボディ端子（電圧印加ライン１０５）の電圧を、それぞれ、−１０Ｖ、０Ｖ、＋１０Ｖ、＋２０Ｖとした場合におけるソース電流−ゲート・ソース間電圧特性曲線である。ボディ端子の電圧を−１０Ｖから増やしていくと駆動用トランジスタ１０２の閾値が＋方向に増加し、その結果、駆動用トランジスタ１０２として流れる電流が増加する。これによりボディ端子の電圧を変化させることで駆動用トランジスタ１０２を流れる電流、ひいては発光素子１０３を流れるが変化し、結果としてＥＬ表示パネル２１１（図１参照）の輝度を変化させることができる。本実施例においては約２倍の輝度変化を実現することができた。これにより、輝度ムラを本発明によって補償できることが実証された。

なお、上述した各実施の形態においては、発光素子回路が備える発光素子として有機ＥＬ素子を例示したが、本発明はこれに限られるわけではなく、自発光の素子であればその他の素子を用いることが可能である。そのような発光素子としては、例えば無機ＥＬ素子および発光ダイオード（ＬＥＤ）などを挙げることができる。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。

本発明の発光素子回路及びアクティブマトリクス型表示装置は、輝度ムラの補償を容易に行うことができ、コンピュータ用および家電用を始めとする種々のディスプレイにとして有用である。

１ 表示装置
１０１ 制御用トランジスタ
１０２ 駆動用トランジスタ
１０３ 有機ＥＬ素子
１０４ 容量素子
１０５ 電圧印加ライン
１０６ ゲートライン
１０７ ソースライン
１１０ アクティブマトリクス基板
１２０ ヘッド
１２１ ノズル
１３０ アクティブマトリクス基板
２０１ 制御用トランジスタ
２０２，２０３ トランジスタ
２０４ 駆動用トランジスタ
２０５ 有機ＥＬ素子
２０６，２０７ 容量素子
２１２ ゲートドライバ
２１３ ソースドライバ
２１４ ムラ補正ドライバ
３０１ ゲート端子
３０２ ソース端子
３０３ ドレイン端子
３０４ ボディ端子
３０５ 半導体層

Claims (7)

1. 互いに交差するように配列された複数のゲートラインおよび複数のソースラインと、当該複数のゲートラインおよび当該複数のソースラインの交点に対応してそれぞれ配設される発光素子回路とを備えるアクティブマトリクス型表示装置において、
   前記発光素子回路のそれぞれは、供給される電流に応じて発光する発光素子と、ボディ端子を具備し、映像信号に応じて前記発光素子に供給する電流を制御する駆動用トランジスタと、前記ソースラインを介した前記駆動用トランジスタへの前記映像信号の書き込みを、前記ゲートラインを介して入力される走査信号に応じて制御する制御用トランジスタとを備え、
   前記表示装置は、さらに、前記ボディ端子に接続され、前記ボディ端子に電圧を印加するドライバを備え、
   前記ドライバは、前記ボディ端子に印加する前記電圧を調整して、前記発光素子の輝度ムラを補償することを特徴とする、
   アクティブマトリクス型表示装置。
2. 列方向または行方向に並設された複数の前記発光素子回路が備える前記駆動用トランジスタの前記ボディ端子が、共通接続されかつ前記ドライバに接続されている、請求項１に記載のアクティブマトリクス型表示装置。
3. マトリクス状に配設された複数の前記発光素子回路が備える前記駆動用トランジスタの前記ボディ端子が、共通接続されかつ前記ドライバに接続されている、請求項１に記載のアクティブマトリクス型表示装置。
4. 前記ドライバは、前記発光素子回路が備える前記発光素子の劣化状態に応じて、前記駆動用トランジスタの前記ボディ端子に印加する前記電圧を調整する、請求項１から３のいずれかに記載のアクティブマトリクス型表示装置。
5. 前記発光素子の劣化状態は、当該発光素子の輝度、当該発光素子を流れる電流、及び／または当該発光素子の両端の電位を用いて検出される、請求項４に記載のアクティブマトリクス型表示装置。
6. 前記ドライバは、前記発光素子における発光層の膜厚ばらつきに応じて、前記ボディ端子に印加する前記電圧を調整する、請求項１または２に記載のアクティブマトリクス型表示装置。
7. 前記発光層は、印刷により形成されたものである、請求項６に記載のアクティブマトリクス型表示装置。

Images