JP5299775B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関し、特に、アクティブマトリクス型の液晶表示装置とその駆動方法に関する。

液晶表示装置の中で特に各画素にアクティブ素子であるＴＦＴ（Thin Film Transistor）を設けたアクティブマトリクス型液晶表示装置は、低消費電力で高画質が得られることから携帯電話をはじめとする携帯機器から、薄型テレビに至るまで幅広く用いられるようになった。ＣＲＴ（Cathode Ray Tube）方式のテレビと液晶表示装置を用いたテレビとを比較した場合、液晶表示装置を用いたテレビは、薄型で大面積を実現できること、高精細であること、消費電力が小さいことなどの多くのメリットを有するが、動画を表示させた場合に、画像の輪郭がぼけて見えるという課題が指摘されている。

この動画表示時の輪郭のぼけの原因は幾つかあるが、本質的な問題として液晶表示装置がホールド型の表示装置であるからだといわれている。ホールド型とは、各画素の輝度が次のフレームの信号に書き換えられるまでホールドされる表示方法のことを言う。一方、ＣＲＴは、蛍光体面に電子ビームが照射されると、その領域の蛍光体が発光し、その後ある時定数で急激に輝度が下がるという特性であり、ホールド型と対比してインパルス型と呼ばれる。

ホールド型の表示装置の場合、次のフレームの信号が書き込まれるまでの間、前のフレームの信号が表示し続けられるため、動きのある画像の輪郭部分では、前後のフレームの信号を人間が時間的に積分して認識してしまうため、画像がぼけたように感じるのである。このホールド型の課題に対して、主に二つのアプローチがなされてきた。一つは、フレーム周波数を高くして、前後のフレームの中間に当たる本来は存在しないフレーム画像を生成し表示するというものであり、通常の二倍の速度で表示を行うことから倍速駆動と呼ばれている。これにより連続するフレーム間の画像の変化が小さくなり、輪郭部のぼけを低減することが可能となる。もう一つの方法は、インパルス型に近い表示特性になるように駆動方法を変える方法であり、擬似インパルス駆動と呼ばれる技術である。この両者を比較すると、倍速駆動では、表示する映像信号の分析、中間画像の生成等の高度な信号処理技術が用いられるため、回路部品のコスト増が課題となる。一方の擬似インパルス駆動では、高度な信号処理は不要であるが、液晶表示装置に対して、倍速駆動と同様に映像信号を高速に書き込むことができる特性が要求される。

このような擬似インパルス駆動を行う液晶表示装置について図面を用いて説明する。図２７は、擬似インパルス駆動を行う液晶表示装置の一構成例を示したブロック図及び回路図である。図２８は、図２７における画素の一個分を拡大して示した回路図である。以下、図２７及び図２８に基づき説明する。なお、ゲート線Ｇ１とゲート線Ｇ２との間に配置されデータ線Ｄ４に接続された画素に限らず、他の全ての画素も画素９１０という。

この液晶表示装置は、画素マトリクス９０１と、データ線Ｄ１〜Ｄ４を駆動するデータドライバ回路９０２と、ゲート線Ｇ１〜Ｇ４を駆動するゲートドライバ回路９０３とで構成されている。画素マトリクス９０１は、マトリクス状に配置されたデータ線Ｄ１〜Ｄ４とゲート線Ｇ１〜Ｇ４との各交点に、画素スイッチであるＴＦＴ９１１、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔからなる画素９１０が、マトリクス状に配置されている。ここで、液晶容量Ｃｌｃとは、各画素９１０に配置された画素電極９１２及び共通電極９１３と、その間に配置された液晶物質９１４とで構成される容量である。蓄積容量Ｃｓｔとは、一端が画素電極９１２と電気的に接続された電極９１５、他端が配線ＶＣＳに接続された電極９１６の２つの電極で構成される容量である。配線ＶＣＳには、定電位電源から電圧が印加されている。

図２９のタイミングチャートを用いて、この液晶表示装置で擬似インパルス駆動を行う動作について説明する。液晶表示装置に外部から一画面分の映像信号が入力される周期に対応したフレーム期間Ｔｖを、少なくとも二つの期間Ｔｄ，Ｔｂに分割する。期間Ｔｄは液晶表示装置に映像信号を書き込む期間であり、期間Ｔｂは液晶表示装置に黒の信号を書き込む期間である。

次に、期間Ｔｄの動作について説明する。ゲートドライバ回路９０３は、期間Ｔｄにおいて、各ゲート線Ｇ１〜Ｇ４を順次選択するという動作を行う。例えば、ゲートドライバ回路９０３によりゲート線Ｇ１が選択されている期間では、データドライバ回路９０２が各データ線Ｄ１〜Ｄ４に映像信号に応じた信号を書き込むことで、ゲート線Ｇ１に接続された全ての画素９１０に映像信号を書き込むことができる。この動作を全てのゲート線Ｇ１〜Ｇ４に対して行うことで、一画面分の映像信号が液晶表示装置に書き込まれる。

期間Ｔｂでも、ゲートドライバ回路９０３は、各ゲート線Ｇ１〜Ｇ４を順次選択するという動作を行う。例えば、ゲートドライバ回路９０３によりゲート線Ｇ１が選択されている期間に、データドライバ回路９０２が各データ線Ｄ１〜Ｄ４に黒信号を書き込むことで、ゲート線Ｇ１に接続された全ての画素９１０に黒信号を書き込むことができる。この動作を全てのゲート線Ｇ１〜Ｇ４に対して行うことで、液晶表示装置の全ての画素９１０に黒信号を書き込むことができる。

なお、図２９中において、電圧Ｖｌｃ１，１は、ゲート線Ｇ１とゲート線Ｇ２との間に配置され、データ線Ｄ１に接続された画素９１０の電圧を示したものである。電圧Ｖｌｃ１，２も同様に、ゲート線Ｇ２とゲート線Ｇ３の間に配置され、データ線Ｄ１に接続された画素９１０の電圧を示したものである。

このような動作により、液晶表示装置は、１フレーム期間の前半である期間Ｔｄに映像信号を表示して、後半の期間Ｔｂに黒を表示することになる。液晶表示装置の応答速度が十分である場合、液晶表示装置の各画素９１０は、映像信号が書き込まれるとその信号に応じた輝度に変化し、次に黒信号が書き込まれると映像信号に無関係に輝度が低下して黒が表示される。つまり、ＣＲＴのようなインパルス型に近い表示特性となるのである。よって、ホールド型に起因した動画を表示させた際のぼけを低減することが可能となる。

しかしながら、この擬似インパルス駆動を実現するには、液晶表示装置にフレーム期間よりも短い期間で高速に映像信号を書き込み、さらに残りの期間で黒信号を書き込む必要があるため、ゲートドライバ回路やデータドライバ回路を高速に動作させる必要があった。また、液晶表示装置に入力される映像信号の周波数とは異なる周波数で、映像信号を液晶表示装置に書き込むため、この周波数変換のためのフレームメモリが必要となる。このように、高速に動作できるゲートドライバ回路やデータドライバ回路が必要となること、フレームメモリが必要となることなどから、液晶表示装置の製造コストが高くなるという問題が生じていた。

上記の問題を解決し、擬似インパルス駆動を実現する液晶表示装置の例が、特許文献１に記載されている。特許文献１に記載された液晶表示装置は、マトリクス状に配置された信号線（データ線）と走査線（ゲート線）との交点に二つのＴＦＴを有する画素がマトリクス状に配置され、各信号線（データ線）に平行して黒信号供給配線が配置され、各走査線（ゲート線）に平行して黒信号供給指令信号配線が配置され、画素に配置された二つのＴＦＴのうち一方のＴＦＴのゲート端子が走査線（ゲート線）に接続され、そのドレイン端子がデータ線に接続され、もう一方のＴＦＴのゲート端子が黒信号供給指令信号配線に接続され、そのドレイン端子が黒信号供給配線に接続され、二つのＴＦＴのソース端子はともに液晶容量に接続された構成を有している。

次に動作について説明する。１フレーム期間において、各走査線がゲートドライバにより順次走査される。これに対応してソースドライバが各信号線に映像信号を供給することで、映像信号が走査に沿った行単位で順次、液晶表示装置に書き込まれる。先述の各走査線が走査されるタイミングとずれた時間に、別のゲートドライバにより黒信号供給指令信号配線が走査される。すると今度は、黒信号供給配線の電位が行単位で順次、液晶表示装置に書き込まれる。

このように、この液晶表示装置では、映像信号の書き込みと黒信号の書き込みとを異なる二つの制御線（走査線及び黒信号供給指令信号配線）により独立に、異なるタイミングで実行することができる。そのため、液晶表示装置に供給される映像信号と同じ周波数で、映像信号の書き込みと黒信号の書き込みとを行うことが可能となっている。したがって、ゲートドライバ回路やデータドライバ回路は通常の速度で動作すればよく、フレームメモリも不要となり、低コストで擬似インパルス駆動が実現できる。

特開平９−１２７９１７号公報（第３〜４頁、図１）

しかしながら、特許文献１の液晶表示装置では、下記のような課題が生ずる。一つは液晶表示装置の輝度が低下するという課題であり、もう一つは二つのゲートドライバを設けることにより液晶表示装置のコストが上昇するという課題である。その理由を以下に説明する。

輝度が低下する理由は次の通りである。液晶表示装置は、バックライトと呼ばれる光源からの光の透過光量を、液晶表示装置の各画素で制御することにより、表示を行うのが一般的である。そのため、液晶表示装置で表示できる最大輝度は、バックライトの最大輝度と液晶表示装置の画素の最大透過率とで決まる。画素の最大透過率を決定する重要な項目の一つに開口率がある。ここでいう開口率とは、一つの画素を規定する縦横の画素ピッチの積で決まる面積に対する、各画素の光が透過する部分の面積の比率である。当然、開口率が高いほど、画素の最大透過率が高くなり、結果として液晶表示装置の最大輝度も高くなる。

特許文献１の液晶表示装置では、各画素に映像信号の書き込みに必要なＴＦＴ及びそれを制御する配線（走査線及び信号線）の他に、黒書き込み用のＴＦＴ及びそれを制御する黒信号供給指令信号配線、黒信号供給配線等が必要となり、開口率が低下する。特に、配線に要する面積は、配線の多層化を行わない限り、劇的に小さくすることはできない。一方、配線の多層化を行うと、液晶表示装置のプロセスコストが上昇するという問題も生ずるため、ここに開示された方法では低コストで輝度を向上させることが困難である。

液晶表示装置のコストが上昇する理由は次の通りである。液晶表示装置のゲート線等を走査する回路は、ドライバＩＣを液晶表示装置の基板に実装するか、画素ＴＦＴと同一のプロセスを用い基板上に同時に作製するのが一般的である。

特許文献１の液晶表示装置では、通常の映像信号の書き込みに用いる走査回路の他に、黒信号を書き込むための走査回路が必要となる。これら二つの走査回路に別々のドライバＩＣを用いると当然コストが上昇する。一方、ＴＦＴで走査回路を基板上に作製した場合でも、走査回路をレイアウトするために余分な基板面積が必要となる。液晶表示装置は通常、大型のマザー基板の上に複数の液晶表示装置を配置して作製される。この作製に必要なプロセスコストは、マザー基板単位で決まっており、個々の液晶表示装置のコストは、一枚のマザー基板のコストを、一枚のマザー基板上に配置できる液晶表示装置の個数で割った値に比例する。したがって、液晶表示装置の面積が大きくなると、一枚のマザー基板上に配置できる個数が減少するため、製造コストが上昇するという問題が生ずる。以上の理由から、二つの走査回路が必要となる方法では、液晶表示装置のコストが上昇するのである。

そこで、本発明の目的は、擬似インパルス駆動を行う液晶表示装置の高輝度化を実現し、低コストで動画特性を改善することが可能な液晶表示装置を提供することである。

前記課題を解決するために、本発明に係る液晶表示装置は、第１の基板と第２の基板との間に液晶を挟んだ構成を有し、前記第１の基板には、複数のデータ線と複数のゲート線とで区画された各々の領域に、第１のスイッチング手段と、第２のスイッチング手段と、画素容量及び蓄積容量とを有する画素が複数配置された液晶表示装置であって、前記画素容量及び前記蓄積容量は前記第１のスイッチング手段を介して前記データ線に接続され、前記画素容量及び前記蓄積容量は前記第２のスイッチング手段を介して黒信号供給配線に接続され、前記第１のスイッチング手段は異なる２本の前記ゲート線で制御され、前記第２のスイッチング手段は前記異なる２本のゲート線で制御され、前記異なる２本のゲート線は、１フレーム期間内に、互いの電位レベルが一致する２つの期間と、互いの電位レベルが一致しない２つの期間との４つの期間を有し、前記第１のスイッチング手段は、前記４つの期間の１つの期間で導通し、前記第２のスイッチング手段は、前記４つの期間の中で、前記第１のスイッチング手段が導通する期間とは異なる１つの期間で導通する、ことを特徴とする。

本発明に係る液晶表示装置の駆動方法は、本発明に係る液晶表示装置を駆動する方法であって、前記液晶表示装置に一画面分の前記映像信号が供給されるフレーム期間において、前記データ線から前記第１のスイッチング手段を介して前記各画素に前記映像信号を書き込んだ後、前記映像信号を書き込む周波数と同じ周波数で、前記黒信号供給配線から前記第２のスイッチング手段を介して前記各画素に黒信号を書き込む、ことを特徴とする。

本発明によれば、通常の動作速度かつ通常のゲート線を使って画素に黒信号を書き込むことができることにより、黒信号書き込み用のゲート線やゲートドライバ回路を設ける必要が無いので、次のいずれかの効果を奏する。
（１）輝度の低下を低減しながら擬似インパルス駆動を実現することで、動画特性を改善することができる。
（２）液晶表示装置のコスト上昇を招くことなく、擬似インパルス駆動を実現することができる。
（３）表示画像に応じて輝度を調整することが可能となり、消費電力を低減することができる。

本発明に係る液晶表示装置の構成図である。 本発明に係る液晶表示装置のブロック図及び回路図である。 図２における画素の一個分を拡大して示す回路図である。 本発明に係る液晶表示装置の第一実施形態を示すブロック図及び回路図である。 図４の液晶表示装置の動作を示すタイミングチャートである。 本発明に係る液晶表示装置の第一実施形態の詳細なブロック図及び回路図である。 図６における画素の一個分を拡大して示す回路図である。 図６におけるゲートドライバ回路の一例を示すブロック図である。 図８におけるフリップフロップの一例を示す回路図である。 図６の液晶表示装置の動作を示すタイミングチャートである。 図６の液晶表示装置の動作を示す別のタイミングチャートである。 本発明に係る液晶表示装置の第二実施形態を示すブロック図及び回路図である。 図１２の液晶表示装置の動作を示すタイミングチャートである。 本発明に係る液晶表示装置の第二実施形態の詳細なブロック図及び回路図である。 図１４における画素の二個分を拡大して示す回路図である。 図１４におけるゲートドライバ回路の一例を示すブロック図である。 図１４の液晶表示装置の動作を示すタイミングチャートである。 図１４の液晶表示装置の動作を示す別のタイミングチャートである。 本発明に係る液晶表示装置の第三実施形態を示すブロック図及び回路図である。 図１９における画素の二個分を拡大して示す回路図である。 本発明に係る液晶表示装置の第三実施形態の詳細なブロック図及び回路図である。 図２１の液晶表示装置の動作を示すタイミングチャートである。 本発明に係る液晶表示装置の第四実施形態を示すブロック図及び回路図である。 図２３における画素の一個分を拡大して示す回路図である。 本発明に係る液晶表示装置の第四実施形態の詳細なブロック図及び回路図である。 図２５の液晶表示装置の動作を示すタイミングチャートである。 擬似インパルス駆動に用いられる液晶表示装置を示すブロック図及び回路図である。 図２７における画素の一個分を拡大して示す回路図である。 図２７の液晶表示装置の動作を示すタイミングチャートである。

次に、本発明の実施形態について図面を参照して詳細に説明する。

図１は本発明の実施形態に係る液晶表示装置の構成図である。図２は、図１に示した第１の基板１１のブロック図及び回路図である。図３は、図２における画素の一個分を拡大して示した回路図である。以下、図１、図２及び図３に基づき説明する。なお、ゲート線Ｇ１とゲート線Ｇ２との間に配置されデータ線Ｄ４に接続された画素に限らず、他の全ての画素も画素１０という。

図１に示すように、本発明の実施形態に係る液晶表示装置は、第１の基板１１と第２の基板１９との間に液晶１３（図２）を挟んだ構成を有している。また図２に示すように、第１の基板１１には、複数のデータ線Ｄ１〜Ｄ４と複数のゲート線Ｇ１〜Ｇ５とが配置され、データ線Ｄ１，…とゲート線Ｇ１，…とで区画された各々の領域に、画素１０がマトリクス状に配置された画素マトリクス１４が配置されている。画素マトリクス１４の周囲には、それぞれデータ線Ｄ１，…、ゲート線Ｇ１，…を駆動するデータドライバ回路１５、ゲートドライバ回路１６が配置されている。

図３に示すように画素１０は、第１のスイッチング手段３１、第２のスイッチング手段３２、画素容量Ｃｌｃ及び蓄積容量Ｃｓｔ等を含んでいる。第１のスイッチング手段３１は２本の制御端子Ａ，Ｂを有し、制御端子Ａ，Ｂは各々隣接する互いに異なるゲート線Ｇ２，Ｇ１に接続されている。第２のスイッチング手段３２は２本の制御端子Ｃ，Ｄを有し、制御端子Ｃ，Ｄは各々隣接する互いに異なるゲート線Ｇ２、Ｇ１に接続されている。画素容量Ｃｌｃ及び蓄積容量Ｃｓｔは、第１のスイッチング手段３１を介してデータ線Ｄ４に接続され、第２のスイッチング手段３２を介して黒信号供給配線ＶＢＫ１に接続されている。画素容量Ｃｌｃは、第１の基板１１（図２）上に配置され、第１及び第２のスイッチング手段３１，３２に接続された電極１３１と、もう一方の電極である共通電極ＣＯＭと、これら２つの電極間に配置された液晶１３とで構成される容量である。共通電極ＣＯＭは、液晶モードにより、第１の基板１１（図２）あるいは第２の基板１９（図１）の何れかに配置される。蓄積容量Ｃｓｔの、第１及び第２のスイッチング手段３１，３２に接続された端子２６１とは異なる、もう一方の端子２６２は、配線ＶＣＳに接続されている。

本発明の実施形態に係る液晶表示装置では、１フレーム期間内において、第１のスイッチング手段と第２のスイッチング手段とに接続される２本のゲート線の互いの電位レベルが一致する２つの期間、互いの電位レベルが一致しない２つの期間がある。そして、第１のスイッチング手段は、前記４つの期間の中の１つの期間で導通し、第２のスイッチング手段は、前記４つの期間の中で第１のスイッチング手段が導通する期間とは異なる１つの期間で導通する機能を有している。そのため、本発明の実施形態に係る液晶表示装置では、前記４つの期間の中の１つの期間において、データ線より供給される映像信号を第１のスイッチング手段により液晶容量Ｃｌｃに書き込み、黒信号供給配線ＶＢＫ１より供給される黒信号を、前記４つの期間の中で第１のスイッチング手段が液晶容量に映像信号を書き込む期間とは異なる期間に書き込む動作を行うことができる。

本発明の実施形態によれば、コストを上昇や輝度の低下を招くこと無く、液晶表示装置の動画特性を改善させることができる。

先に述べたとおり、共通電極ＣＯＭが配置される基板は液晶モードにより異なるが、通常、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment)モードでは第２の基板上に配置され、ＩＰＳ（In-plane Switching)モード、ＦＦＳ（Fringe Field Switching)モードでは第１の基板上に配置され、共通の電圧が供給される。しかしながら、本発明の特徴は、先述したゲート線、データ線、第１及び第２のスイッチング素子、液晶容量、蓄積容量、黒信号供給配線との接続関係、ゲート線の駆動方法並びに、第１及び第２のスイッチング素子の機能に有り、液晶モードや、共通電極ＣＯＭがどちらの基板に配置されているか、に関して何ら影響を受けるものではない。

次に本発明に係る液晶表示装置を、具体例を用いて更に詳細に説明する。なお、特許請求の範囲における「トランジスタ」は、各実施形態における「ＴＦＴ」に相当する。

＜第一実施形態＞

第一実施形態は、本発明の最良の形態において、第１のスイッチング手段が、２本のゲート線の電位レベルが互いに異なる２つの期間の一方で導通し、第２のスイッチング手段が、２本のゲート線の電位レベルが互いに異なる２つの期間のもう一方で導通することで、データ線より供給される映像信号を第１のスイッチング手段により液晶容量Ｃｌｃに書き込み、第２のスイッチング手段により黒信号供給配線ＶＢＫ１より供給される黒信号を液晶容量に書き込む動作を行う本発明の液晶表示装置の形態を示したものである。以降、第１のスイッチング手段が導通する条件としてＡがハイレベル、Ｂがハイレベルで導通する場合を「Ａ・Ｂ」、Ａがローレベル、Ｂがローレベルで導通する場合を「/Ａ・/Ｂ」、Ａがローレベル、Ｂがハイレベルで導通する場合を「/Ａ・Ｂ」、Ａがハイレベル、Ｂがローレベルで導通する場合を「Ａ・/Ｂ」のように表記することにする。同様の手法で第２のスイッチング手段についても表記する。

図４は第一実施形態である液晶表示装置のブロック図及び回路図である。この第一実施形態の液晶表示装置では、各画素２０を構成する第１のスイッチング手段３１ａは、制御端子Ａがゲート線Ｇ２に接続され、制御端子Ｂがゲート線Ｇ１に接続され、制御端子Ａがローレベル、制御端子Ｂがハイレベルの際に導通する。第２のスイッチング手段３２ａは、制御端子Ｃがゲート線Ｇ２に接続され、制御端子Ｄがゲート線Ｇ１に接続されている。画素容量Ｃｌｃ及び蓄積容量Ｃｓｔは、第１のスイッチング手段３１ａを介してデータ線（Ｄ１〜Ｄ４）に接続され、第２のスイッチング手段３２ａを介して黒信号供給配線ＶＢＫ１に接続されている。この黒信号供給配線ＶＢＫ１は全ての画素に共通である。

図５は第一実施形態の液晶表示装置の動作を示したタイミングチャートである。図５中の期間Ｔｖは、１フレーム分の映像信号が外部から供給されるフレーム期間を示しており、各ゲート線（Ｇ１〜Ｇ５）へは、ハイレベルの時間がＴｄａｔ、ローレベルの時間がＴｂｌｋであるパルスが、時間的にずらして出力される。

次に、本液晶表示装置への映像信号の書き込み動作について説明する。まずゲート線Ｇ１とＧ２の間に配置された１番目の画素行の動作について説明する。期間Ｔｄ１において、ゲート線Ｇ１がハイレベル、ゲート線Ｇ２がローレベルである。そのため、１番目の画素行の各画素では、第１のスイッチング手段３１ａが導通し、第２のスイッチング手段３２ａがオープンの状態となる。この期間に、データ線（Ｄ１〜Ｄ４）に１番目の画素行に対応した映像信号を供給することで、１番目の画素行の各画素では、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに映像信号が書き込まれる。期間Ｔｄ２においては、ゲート線Ｇ１がハイレベル、ゲート線Ｇ２もハイレベルとなる。そのため、１番目の画素行の各画素では、第１、第２のスイッチング手段３１ａ，３２ａが共にオープン状態となり、期間Ｔｄ１において書き込まれた映像信号が保持される。一方、ゲート線Ｇ２とＧ３の間に配置された２番目の画素行の各画素では、第１のスイッチング手段３１ａが導通し、第２のスイッチング手段３２ａがオープンの状態となる。そのため、データ線（Ｄ１〜Ｄ４）に供給された映像信号が、２番目の画素行の各画素の液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。この様な動作を全ての画素行に対して行うことで、１画面分の映像信号を書き込むことができる。

次に、本液晶表示装置への黒信号の書き込み動作について説明する。期間Ｔｂ１では、ゲート線Ｇ１がローレベル、ゲート線Ｇ２がハイレベルとなる。そのため、１番目の画素行の各画素では、第２のスイッチング手段３２ａが導通状態となり、黒信号供給配線ＶＢＫ１の電圧が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。期間Ｔｂ２ではゲート線Ｇ１、Ｇ２共にローレベルとなり、１番目の画素行の各画素の第２のスイッチング手段３２ａはオープン状態となる。そのため、黒信号が保持される。一方、ゲート線Ｇ３はハイレベルであるため、２番目の画素行では、第２のスイッチング手段３２ａが導通状態となり、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに黒信号が書き込まれる。この様な動作を全ての画素行に対して行うことで、全ての画素に黒信号を書き込むことができる。ここで注目すべき点は、期間Ｔｂ１と期間Ｔｄ４が時間的にオーバーラップしていることである。これは、１番目の画素行への黒信号の書き込みと、４番目の画素行への映像信号への書き込みが同時に行われていることを意味している。

本液晶表示装置の動作をまとめると以下のようになる。
本液晶表示装置では、各画素への映像信号及び黒信号の書き込みが隣接する２本のゲート線により制御されている。１フレーム期間中に、前記２本のゲート線の電圧レベルが異なる２つの期間、同じとなる２つの期間が存在し、映像信号の書き込みは、前記電圧レベルが異なる２つの期間の一方で行われ、黒信号の書き込みは、前記電圧レベルが異なる２つの期間のもう一方の期間で行われる。そして、任意の画素行へ映像信号への書き込みが行われている期間においては、他の画素行への映像信号の書き込みは行われないが、黒信号の書き込みは行うことが可能である。

図６は第一実施形態である液晶表示装置のより具体的な構成を示した図であり、図７は、図６における画素の１個分を拡大して示す回路図である。

本実施形態の液晶表示装置は、第１の基板１１と第２の基板１２との間に液晶を挟んだ構成を有している。基板１１には、画素３０がマトリクス状に配置された画素マトリクス１４と、Ｄ１〜Ｄ４データ線を駆動するデータドライバ回路１５と、ゲート線Ｇ１〜Ｇ５を駆動するゲートドライバ回路１６とが配置されている。画素３０は、マトリクス状に配置された複数のデータ線Ｄ１〜Ｄ４と複数のゲート線Ｇ１〜Ｇ５との各交点に、複数の画素ＴＦＴとしてのＴＦＴ２１〜２４と、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔとを少なくとも有している。

次に、各画素３０における接続関係を説明するため、ゲート線Ｇ１とＧ２の間の画素行における画素の接続について説明する。

第１のスイッチング手段を構成するＴＦＴ２１，２２は、互いに導電型が異なり、隣接する互いに異なるゲート線Ｇ２，Ｇ１に、それぞれのゲート電極２１ｇ，２２ｇ接続されている。ＴＦＴ２１のソース電極及びドレイン電極の一方の電極がデータ線Ｄ４に接続され、他方の電極がＴＦＴ２２のソース電極及びドレイン電極の一方の電極に接続されている。ＴＦＴ２２のソース電極及びドレイン電極の他方の電極が、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに接続されている。

第２のスイッチング手段を構成するＴＦＴ２３，２４は、互いに導電型が異なり、隣接する互いに異なるゲート線Ｇ２，Ｇ１に、それぞれのゲート電極２３ｇ，２４ｇが接続されている。ＴＦＴ２３のソース電極及びドレイン電極の一方の電極が黒信号供給配線ＶＢＫ１に接続され、他方の電極がＴＦＴ２４のソース電極及びドレイン電極の一方の電極に接続されている。ＴＦＴ２４のソース電極及びドレイン電極の他方の電極が、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに接続されている。ＴＦＴ２１，２４は、互いに導電型が同じである。ＴＦＴ２１，２３はそれぞれのゲート電極２１ｇ，２３ｇが同じゲート線Ｇ２に接続されている。

つまり、第一実施形態である液晶表示装置では、各画素の第１及び第２のスイッチング手段を構成する各々２つのＴＦＴの導電型が互いに異なっていることになる。

他の画素行における各画素３０の構成も、接続されるゲート線Ｇ１〜Ｇ５及びデータ線Ｄ１〜Ｄ４を除き、図５に示す画素２０の構成と同じである。なお、図示した構成では、例えばＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードなどの場合を示しているので、第１の基板１１に共通電極ＣＯＭが形成されている。

ゲートドライバ回路１６は、少なくともスタート信号ＳＴＤ及びクロック信号ＣＬＫによって制御され、クロック信号に同期してスタート信号ＳＴＤを順次シフトさせ各ゲート線Ｇ１〜Ｇ５へ出力する機能を有している。また、二つのスタート信号ＳＴＤ，ＳＴＵとシフト方向制御信号ＤＩＲとにより走査方向を可変できる機能を有しているゲートドライバ回路１６を用いても良い。図６では、シフト方向を可変できる機能を有したゲートドライバ回路１６を用いた例を示す。

このような機能を有するゲートドライバ回路１６の構成例として、図８に示した回路がある。このゲートドライバ回路１６は、直列に接続された複数の双方向シフト可能なフリップフロップＦＦと、各フリップフロップＦＦの出力側に設けられたバッファ回路３３とで構成されている。図８では、バッファ回路３３として、二段のインバータＩＮＶ１，ＩＮＶ２で構成した例を示している。しかし、バッファ回路３３は、ゲート線Ｇ１，…の負荷に応じて、必ずしも必要としない場合もある。

双方向シフト可能なフリップフロップＦＦの構成例として、図９に示した回路を用いることができる。この双方向シフト可能なフリップフロップＦＦは、ＤフリップフロップＤ−ＦＦとスイッチＳＷ１〜ＳＷ４とインバータＩＮＶ３〜ＩＮＶ５とで構成され、シフト方向制御信号ＤＩＲによりスイッチＳＷ１〜ＳＷ４の開閉を制御することで、端子Ｔｍ１，Ｔｍ２の一方をＤフリップフロップＤ−ＦＦの入力端子Ｄに接続し、端子Ｔｍ１，Ｔｍ２の他方を出力端子Ｑに接続する制御をしている。

例えば、シフト方向制御信号ＤＩＲがハイレベルの場合、スイッチＳＷ１，ＳＷ４が導通状態、スイッチＳＷ２，ＳＷ３が非導通状態になるとすると、端子Ｔｍ１はＤフリップフロップＤ−ＦＦの入力端子Ｄに接続され、端子Ｔｍ２はＤフリップフロップＤ−ＦＦの出力端子Ｑに接続される。そのため、フリップフロップＦＦは、端子Ｔｍ１の信号をクロック信号ＣＬＫに同期してラッチし、１クロック分遅延させて端子Ｔｍ２及び端子ＯＵＴに出力するというシフト動作を行う。

この規則に従えば、シフト方向制御信号ＤＩＲがローレベルの場合、端子Ｔｍ２の信号をクロック信号ＣＬＫに同期してラッチし、１クロック分遅延させて端子Ｔｍ１及び端子ＯＵＴに出力するという動作になるので、シフト方向制御信号ＤＩＲによりシフト方向を可変させることが可能となる。ここで、ＤフリップフロップＤ−ＦＦは、クロック信号ＣＬＫに同期して入力端子Ｄの信号をラッチし次のクロック信号ＣＬＫで出力端子Ｑへ出力する、という動作を行うものとしている。

次に、図１０のタイミングチャートを中心に用い、本実施形態の液晶表示装置の動作すなわち本実施形態の液晶表示装置の駆動方法について説明する。

図１０中の期間Ｔｖは、１フレーム分の映像信号が外部から供給されるフレーム期間を示している。この期間Ｔｖに同期して、ゲートドライバ回路１６のスタート信号ＳＴＤをハイレベルにする。すると、スタート信号ＳＴＤがクロック信号ＣＬＫに同期して転送されゲートドライバ回路１６の各出力端子（ゲート線Ｇ１，…）から出力される。

図１０中の期間Ｔｄ１では、ゲート線Ｇ１がハイレベルになり、ゲート線Ｇ２がローレベルのままであるので、ゲート線Ｇ１とゲート線Ｇ２との間の画素行の画素３０では、ＴＦＴ２１，２２がともに導通状態となり、データ線Ｄ１〜Ｄ４に供給された映像信号が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。このとき、ＴＦＴ２３，２４はともにオープン状態である。

図１０中の期間Ｔｄ２では、ゲート線Ｇ１はハイレベルのままであるが、ゲート線Ｇ２がハイレベルとなる。そのため、ＴＦＴ２２が導通状態かつＴＦＴ２１が非導通状態となることにより、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔはデータ線Ｄ１〜Ｄ４と電気的に切断される。このとき、ＴＦＴ２３は導通状態になるがＴＦＴ２４は非導通状態であるため、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１と電気的に切断されたままであり、期間Ｔｄ１で書き込まれた映像信号は画素３０に保持される。

この動作を全ての画素行に対して行うことで、画素マトリクス１４に一画面分の映像信号を書き込むことができる。期間Ｔｖにおいて、スタート信号ＳＴＤは期間Ｔｄａｔの時にハイレベルである。そのため、ゲートドライバ回路１６の各出力も期間Ｔｄａｔと同じ時間だけハイレベルとなる。

したがって、図１０中の期間Ｔｂ１では、ゲート線Ｇ１がローレベルに変化する。このとき、ゲート線Ｇ１とゲート線Ｇ２との間の画素行の画素３０では、ＴＦＴ２１，２２ともにオープン状態である。しかし、ＴＦＴ２３，２４がともに導通状態となることにより、黒信号供給配線ＶＢＫ１の電圧が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。

図１０中の期間Ｔｂ２では、ゲート線Ｇ２もローレベルに変化するためＴＦＴ２３が非導通状態に変わり、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１と電気的に切断される。このとき、ＴＦＴ２１は導通状態に変わるが、ＴＦＴ２２がオープン状態のままであるので、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔはデータ線Ｄ１〜Ｄ４に対しても電気的に切断されたままである。これにより、期間Ｔｂ１で書き込まれた黒信号は画素３０に保持される。

これら動作を全ての画素行に対して行うことで、全ての画素３０に行単位で黒信号を順次書き込むことができる。ここで、図１０中の電圧Ｖｌｃ１，１はゲート線Ｇ１とゲート線Ｇ２との間に配置され、データ線Ｄ１に接続された画素３０の電圧を示したものである。電圧Ｖｌｃ１，２も同様に、ゲート線Ｇ２とゲート線Ｇ３の間に配置され、データ線Ｄ１に接続された画素３０の電圧を示したものである。

図１１は、映像信号をゲート線Ｇ５の画素行から書き込みを開始する動作を示したものである。図１１中の１フレームの期間Ｔｖにおいて、ゲートドライバ回路１６のスタート信号ＳＴＵをローレベルにする。すると、スタート信号ＳＴＵがクロック信号ＣＬＫに同期して転送されゲートドライバ回路１６の各出力端子（ゲート線Ｇ１，…）から出力される。

図１１中の期間Ｔｄ１では、ゲート線Ｇ５がハイレベルからローレベルへと変化し、ゲート線Ｇ４はハイレベルのままである。そのため、ゲート線Ｇ４とゲート線Ｇ５との間の画素行の画素３０では、ＴＦＴ２１，２２が導通状態となり、ＴＦＴ２３，２４がオープン状態であるため、データ線Ｄ１〜Ｄ４に書き込まれた映像信号が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。

図１１中の期間Ｔｄ２では、ゲート線Ｇ４がローレベルに変化するため、ＴＦＴ２１は導通状態であるが、ＴＦＴ２２はオープン状態に変わる。そのため、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは、データ線Ｄ１〜Ｄ４と電気的に切断される。また、ＴＦＴ２３は非導通状態かつＴＦＴ２４は導通状態であるため、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１に対しても電気的に切断されたままである。これにより、期間Ｔｄ１に書き込まれた映像信号は画素２０に保持される。

この動作を全ての画素行に対して行うことで、画素マトリクス１４に一画面分の映像信号を書き込むことができる。期間Ｔｖにおいて、スタート信号ＳＴＵは期間Ｔｄａｔの時にローレベルである。そのため、ゲートドライバ回路１６の各出力も期間Ｔｄａｔと同じ時間だけローレベルとなる。

したがって、図１１中の期間Ｔｂ１では、ゲート線Ｇ５がハイレベルに変化する。このときゲート線Ｇ４とゲート線Ｇ５との間の画素行の画素３０では、ＴＦＴ２１，２２はともにオープン状態であるが、ＴＦＴ２３，２４がともに導通状態となることにより、黒信号供給配線ＶＢＫ１の電圧が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。

図１１中の期間Ｔｂ２では、ゲート線Ｇ４もハイレベルに変化するためＴＦＴ２４がオープン状態に変わり、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１と電気的に切断される。このとき、ＴＦＴ２２は導通状態に変わるが、ＴＦＴ２１は非導通状態のままであるので、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔはデータ線Ｄ１〜Ｄ４に対しても電気的に切断されたままである。これにより、期間Ｔｂ１に書き込まれた黒信号は画素３０に保持される。

これら動作を全ての画素行に対して行うことで、全ての画素３０に行単位で黒信号を順次書き込むことができる。図１１においても、電圧Ｖｌｃ１，４はゲート線Ｇ５とゲート線Ｇ４との間に配置され、データ線Ｄ１に接続された画素３０の電圧を示したものである。電圧Ｖｌｃ１，３も同様に、ゲート線Ｇ４とゲート線Ｇ３との間に配置され、データ線Ｄ１に接続された画素３０の電圧を示したものである。

上記で説明したように、本実施形態の液晶表示装置では、１フレーム期間において全ての画素３０に映像信号を行単位で書き込み、期間Ｔｄａｔの長さだけ映像信号を表示した後に、全ての画素３０に黒信号を行単位で書き込み、期間Ｔｂｌｋの長さだけ黒を表示するという動作を行うことになる。

また、映像信号を表示させる期間及び黒信号を表示させる期間は、ゲートドライバ回路１６のスタート信号ＳＴＤ，ＳＴＵをハイレベル又はローレベルにする時間で可変できる。また、ゲートドライバ回路１６の走査方向を変えることで、液晶表示装置に表示させる画像を上下反転することもできる。

また、黒信号供給配線ＶＢＫ１は全ての画素３０に共通であるため、各画素３０に書き込まれる黒信号の、液晶容量Ｃｌｃを構成するもう一方の電極である共通電極ＣＯＭに対する極性を、画素行毎に等しくし、上下に隣接する画素行で異ならせる方法や、１フレーム期間において、全ての画素３０に書き込まれる黒信号の共通電極ＣＯＭに対する極性を等しくする方法を使用できる。図１０及び図１１では、画素行毎に黒信号の共通電極ＣＯＭに対する極性が等しくなる方法の例を示している。

このように、本実施形態の液晶表示装置の駆動方法は、本実施形態の液晶表示装置に一画面分の映像信号が供給されるフレーム期間において、データ線Ｄ１〜Ｄ４から前記第１のスイッチング手段を構成するＴＦＴ２１、２２を介して各画素３０に映像信号を書き込んだ後、映像信号を書き込む周波数と同じ周波数で、黒信号供給配線ＶＢＫ１から第２のスイッチング手段を構成するＴＦＴ２３、２４を介して各画素３０に黒信号を書き込む、ことを特徴とする。換言すると、本実施形態の液晶表示装置の駆動方法は、本実施形態の液晶表示装置に一画面分の映像信号が供給されるフレーム期間において、データ線Ｄ１〜Ｄ４から第１のスイッチング手段を介して各画素３０に映像信号を書き込み、黒信号供給配線ＶＢＫ１から第２のスイッチング手段を介して各画素３０に黒信号を書き込み、映像信号を書き込む周波数と黒信号を書き込む周波数が等しく、映像信号を書き込むタイミングと黒信号を書き込むタイミングが異なる、ことを特徴とする。

なお、上記の説明では、画素３０が縦横にそれぞれ四つずつ配置された例で示したが、画素３０の数は本発明の本質には何ら影響を与えるものではない。また、ＴＦＴ２１〜２４の導電型についても、ＴＦＴ２１，２４をｎチャネル型にし、ＴＦＴ２２，２３をｐチャネル型にすることも可能である。その際は、ゲートドライバ回路１６の論理を反転させればよい。ゲートドライバ回路１６の構成についても、スタート信号ＳＴＤ，ＳＴＵをクロック信号ＣＬＫに同期して順次転送できる機能を有していれば、先に説明した構成に限定されるものではない。

次に、本実施形態の液晶表示装置の効果について詳しく説明する。

本実施形態の液晶表示装置では、輝度を低下させること無く擬似インパルス駆動を実現することで、動画特性を改善することができる。その理由は、各画素３０の液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに黒信号を書き込むために、特許文献１と異なり黒信号の専用のゲート線を設ける必要が無く、そのため、画素３０の開口率を高くすることが可能となり、輝度の低下を防ぐことが可能となるからである。

また、本実施形態の液晶表示装置では、従来の液晶表示装置に比較してコスト上昇を招くことなく、擬似インパルス駆動を実現することができる。その理由は下記の通りである。第一に、黒信号書き込み用のゲートドライバを必要とせず、各画素３０の液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに黒信号を書き込むことができるためにコスト上昇が無い。基板１１上に画素ＴＦＴ（ＴＦＴ２１〜２４）と同様のプロセスでゲートドライバ回路１６を構成した場合でも、黒信号書き込み用のゲートドライバ回路を基板上にレイアウトする必要が無いため、液晶表示装置の外形寸法を小さくすることができる。よって、本発明の機能のために一枚のマザー基板に配置できる液晶表示装置の数を減らす必要も無いためコスト上昇が無い。第二に、液晶表示装置の動作周波数を高くすることなく、１フレーム期間に映像信号と黒信号を表示させることができるため、データドライバ回路１５やゲートドライバ回路１６に高速動作可能なものを用いる必要が無く、また映像信号を周波数変換するためのフレームメモリも不要である。そのため、コスト上昇が無い。

更に、本実施形態の液晶表示装置では、表示画像に応じて輝度を調整することが可能となり、消費電力を低減させることができる。その理由は、１フレーム期間内において映像信号を表示させる期間と黒信号を表示させる期間の割合を、スタート信号ＳＴＤ，ＳＴＵにおける期間Ｔｄａｔ及び期間Ｔｂｌｋの長さを変えることで調整できる。例えば、静止画を主に表示させる場合には、期間Ｔｄａｔを長く設定することで、輝度を高くするか、液晶表示装置の輝度を変えずにバックライトの輝度を低下させることで消費電力を低減することが可能となる。

＜第二実施形態＞

図１２は第二実施形態である液晶表示装置のブロック図及び回路図である。この第二実施形態の液晶表示装置では、各画素４０を構成する第１のスイッチング手段３１ｂは、制御端子Ａがゲート線Ｇ２に接続され、制御端子Ｂがゲート線Ｇ１に接続される。ゲート線Ｇ１とＧ２に挟まれた画素行を１番目の画素行とした場合、奇数番目の画素行では、第１のスイッチング手段３１ｂは、制御端子Ａ、Ｂが共にハイレベルの際に導通し、第２のスイッチング手段３２ｂは、制御端子Ｃ、Ｄが共にローレベルの際に導通する。偶数番目の画素行では、第１のスイッチング手段３１ｃは、制御端子Ａ、Ｂが共にローレベルの際に導通し、第２のスイッチング手段３２ｃは、制御端子Ｃ、Ｄが共にハイレベル際に導通する。画素容量Ｃｌｃ及び蓄積容量Ｃｓｔは、第１のスイッチング手段３１ｂ，３１ｃを介してデータ線（Ｄ１〜Ｄ４）に接続され、第２のスイッチング手段３２ｂ，３２ｃを介して黒信号供給配線ＶＢＫ１に接続されている。この黒信号供給配線ＶＢＫ１は全ての画素に共通である。

図１３は第一実施形態の液晶表示装置の動作を示したタイミングチャートである。図１３中の期間Ｔｖは、１フレーム分の映像信号が外部から供給されるフレーム期間を示しており、奇数番目のゲート線（Ｇ１、Ｇ３、Ｇ５）では、ハイレベルの時間がＴｄａｔ、ローレベルの時間がＴｂｌｋであるパルスが、時間的にずらして出力され、偶数番目のゲート線（Ｇ２、Ｇ４）では、ローレベルの時間がＴｄａｔ、ハイレベルの時間がＴｂｌｋであるパルスが時間的にずらして出力される。

次に、本液晶表示装置への映像信号の書き込み動作について説明する。まずゲート線Ｇ１とＧ２の間に配置された１番目の画素行の動作について説明する。期間Ｔｄ１において、ゲート線Ｇ１、Ｇ２が共にハイレベルである。そのため、１番目の画素行の各画素では、第１のスイッチング手段３１ｂが導通し、第２のスイッチング手段３２ｂがオープンの状態となる。この期間に、データ線（Ｄ１〜Ｄ４）に１番目の画素行に対応した映像信号を供給することで、１番目の画素行の各画素では、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに映像信号が書き込まれる。期間Ｔｄ２においては、ゲート線Ｇ１がハイレベル、Ｇ２がローレベルとなる。そのため、１番目の画素行の各画素では、第１、第２のスイッチング手段３１ｂ，３２ｂが共にオープン状態となり、期間Ｔｄ１において書き込まれた映像信号が保持される。一方、ゲート線Ｇ２とＧ３の間に配置された２番目の画素行の各画素では、ゲート線Ｇ３がローレベルであるため、第１のスイッチング手段３１ｃが導通し、第２のスイッチング手段３２ｃがオープンの状態となる。そのため、データ線（Ｄ１〜Ｄ４）に供給された映像信号が、２番目の画素行の各画素の液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。この様な動作を全ての画素行に対して行うことで、１画面分の映像信号を書き込むことができる。

次に、本液晶表示装置への黒信号の書き込み動作について説明する。期間Ｔｂ１では、ゲート線Ｇ１、Ｇ２が共にローレベルとなる。そのため、１番目の画素行の各画素では、第２のスイッチング手段３２ｂが導通状態となり、黒信号供給配線ＶＢＫ１の電圧が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。期間Ｔｂ２ではゲート線Ｇ１がローレベル、Ｇ２がハイレベルとなり、１番目の画素行の各画素の第２のスイッチング手段３２ｂはオープン状態となる。そのため、黒信号が保持される。一方、ゲート線Ｇ３はハイレベルであるため、２番目の画素行では、第２のスイッチング手段３２ｃが導通状態となり、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに黒信号が書き込まれる。この様な動作を全ての画素行に対して行うことで、全ての画素に黒信号を書き込むことができる。ここで注目すべき点は、期間Ｔｂ１と期間Ｔｄ４が時間的にオーバーラップしていることである。これは、１番目の画素行への黒信号の書き込みと、４番目の画素行への映像信号への書き込みが同時に行われていることを意味している。

本液晶表示装置の動作をまとめると以下のようになる。
本液晶表示装置では、各画素への映像信号及び黒信号の書き込みが隣接する２本のゲート線により制御されている。１フレーム期間中に、前記２本のゲート線の電圧レベルが異なる２つの期間、同じとなる２つの期間が存在し、映像信号の書き込みは、前記電圧レベルが同じとなる２つの期間の一方で行われ、黒信号の書き込みは、前記電圧レベルが同じとなる２つの期間のもう一方の期間で行われる。そして、任意の画素行へ映像信号への書き込みが行われている期間においては、他の画素行への映像信号の書き込みは行われないが、黒信号の書き込みは行うことが可能である。

図１４は第二実施形態である液晶表示装置のより具体的な構成を示した図であり、図１５は、図１４における画素の上下に隣接した２個分を拡大して示す回路図である。

本実施形態の液晶表示装置は、第１の基板１１と第２の基板１２との間に液晶を挟んだ構成を有している。基板１１には、画素４０がマトリクス状に配置された画素マトリクス１４と、Ｄ１〜Ｄ４データ線を駆動するデータドライバ回路１５と、ゲート線Ｇ１〜Ｇ５を駆動するゲートドライバ回路１６とが配置されている。画素５０は、マトリクス状に配置された複数のデータ線Ｄ１〜Ｄ４と複数のゲート線Ｇ１〜Ｇ５との各交点に、複数の画素ＴＦＴとしてのＴＦＴ２１〜２４と、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔとを少なくとも有している。

次に、各画素５０における接続関係を説明するため、奇数画素行と偶数画素行の各画素の接続関係について説明する。ここで、奇数画素行、偶数画素行とは、ゲート線に平行に配置された画素行で、ゲート線Ｇ１とＧ２との間の画素行を１として順番を付けた場合に、奇数番目の画素行、偶数番目の画素行のことである。

奇数画素行である第１の画素行の各画素では、第１のスイッチング手段を構成するＴＦＴ２１Ａ，２２Ａは、互いに導電型が等しく、隣接する互いに異なるゲート線Ｇ２，Ｇ１に、それぞれのゲート電極２１Ａｇ，２２Ａｇ接続されている。ＴＦＴ２１Ａのソース電極及びドレイン電極の一方の電極がデータ線Ｄ１〜Ｄ４の何れかに接続され、他方の電極がＴＦＴ２２Ａのソース電極及びドレイン電極の一方の電極に接続されている。ＴＦＴ２２Ａのソース電極及びドレイン電極の他方の電極が、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに接続されている。

奇数画素行の第２のスイッチング手段を構成するＴＦＴ２３Ａ，２４Ａは、互いに導電型が等しく、隣接する互いに異なるゲート線Ｇ２，Ｇ１に、それぞれのゲート電極２３Ａｇ，２４Ａｇが接続されている。ＴＦＴ２３Ａのソース電極及びドレイン電極の一方の電極が黒信号供給配線ＶＢＫ１に接続され、他方の電極がＴＦＴ２４Ａのソース電極及びドレイン電極の一方の電極に接続されている。ＴＦＴ２４Ａのソース電極及びドレイン電極の他方の電極が、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに接続されている。第１のスイッチング手段を構成するＴＦＴ２１Ａ，２２Ａと第２のスイッチング手段を構成するＴＦＴ２３Ａ，２４Ａは、互いに導電型が異なり、ＴＦＴ２１Ａ，２３Ａはそれぞれのゲート電極２１Ａｇ，２３Ａｇが同じゲート線Ｇ２に接続されている。

偶数画素行である第２の画素行の各画素でも、第１のスイッチング手段を構成するＴＦＴ２１Ｂ，２２Ｂは、互いに導電型が等しく、隣接する互いに異なるゲート線Ｇ３，Ｇ２に、それぞれのゲート電極２１Ｂｇ，２２Ｂｇ接続されている。ＴＦＴ２１Ｂのソース電極及びドレイン電極の一方の電極がデータ線Ｄ１〜Ｄ４に接続され、他方の電極がＴＦＴ２２Ｂのソース電極及びドレイン電極の一方の電極に接続されている。ＴＦＴ２２Ｂのソース電極及びドレイン電極の他方の電極が、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに接続されている。

偶数画素行の各画素の第２のスイッチング手段を構成するＴＦＴ２３Ｂ，２４Ｂは、互いに導電型が等しく、隣接する互いに異なるゲート線Ｇ３，Ｇ２に、それぞれのゲート電極２３Ｂｇ，２４Ｂｇが接続されている。ＴＦＴ２３Ｂのソース電極及びドレイン電極の一方の電極が黒信号供給配線ＶＢＫ１に接続され、他方の電極がＴＦＴ２４Ｂのソース電極及びドレイン電極の一方の電極に接続されている。ＴＦＴ２４Ｂのソース電極及びドレイン電極の他方の電極が、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに接続されている。第１のスイッチング手段を構成するＴＦＴ２１Ｂ，２２Ｂと第２のスイッチング手段を構成するＴＦＴ２３Ｂ，２４Ｂは、互いに導電型が異なり、ＴＦＴ２１Ｂ，２３Ｂはそれぞれのゲート電極２１Ｂｇ，２３Ｂｇが同じゲート線Ｇ２に接続されている。

奇数画素行、偶数画素行の各画素とも、第１及び第２のスイッチング手段を構成する２つのＴＦＴの導電型は互いに等しく、第１のスイッチング手段を構成するＴＦＴと第２のスイッチング手段を構成するＴＦＴの導電型は異なっており、さらに、第１のスイッチング手段及び第２のスイッチング手段を構成するＴＦＴの導電型が、奇数画素行の画素と偶数画素行の画素とでは異なっている。

他の画素行における各画素５０の構成も、接続されるゲート線Ｇ１〜Ｇ５及びデータ線Ｄ１〜Ｄ４を除き、図１５に示す画素５０の構成と同じである。なお、図示した構成では、第一実施形態と同様に、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードなどの場合を示しているので、第１の基板１１に共通電極ＣＯＭが形成されている。

ゲートドライバ回路４６は、少なくともスタート信号ＳＴＤ及びクロック信号ＣＬＫによって制御され、クロック信号に同期してスタート信号ＳＴＤを順次シフトさせ各ゲート線Ｇ１〜Ｇ５へ出力する機能を有している。また、二つのスタート信号ＳＴＤ，ＳＴＵとシフト方向制御信号ＤＩＲとにより走査方向を可変できる機能を有しているゲートドライバ回路４６を用いても良い。ただし、奇数番目の出力と偶数番目の出力の論理が反転している。図１４では、シフト方向を可変できる機能を有したゲートドライバ回路４６を用いた例を示す。

このような機能を有するゲートドライバ回路４６の構成例として、図１６に示した回路がある。このゲートドライバ回路４６は、基本的に図８で示したゲートドライバ回路と同じ構成である。ただし、偶数番目のゲート線を駆動するフリップフロップＦＦとバッファ回路３３との間に、インバータＩＮＶ１０が挿入されている点が異なっている。このインバータＩＮＶ１０により、偶数番目と奇数番目の論理が反転する。図１６に示した回路においても、バッファ回路３３は、ゲート線Ｇ１，…の負荷に応じて、必ずしも必要としない場合もある。

次に、図１７のタイミングチャートを中心に用い、本実施形態の液晶表示装置の動作すなわち本実施形態の液晶表示装置の駆動方法について説明する。

図１７中の期間Ｔｖは、１フレーム分の映像信号が外部から供給されるフレーム期間を示している。この期間Ｔｖに同期して、ゲートドライバ回路４６のスタート信号ＳＴＤをハイレベルにする。すると、スタート信号ＳＴＤがクロック信号ＣＬＫに同期して転送されゲートドライバ回路４６の各出力端子（ゲート線Ｇ１，…）から出力される。ただし、偶数番目のゲート線（Ｇ２，Ｇ４）の電位レベルは論理が反転している。

まず、奇数画素行の動作について説明する。図１７中の期間Ｔｄ１では、ゲート線Ｇ１がハイレベルになり、ゲート線Ｇ２がハイレベルのままであるので、ゲート線Ｇ１とゲート線Ｇ２との間の画素行の画素４０では、ＴＦＴ２１Ａ，２２Ａがともに導通状態となり、データ線Ｄ１〜Ｄ４に供給された映像信号が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。このとき、ＴＦＴ２３Ａ，２４Ａはともにオープン状態である。

図１７中の期間Ｔｄ２では、ゲート線Ｇ１はハイレベルのままであるが、ゲート線Ｇ２がローレベルとなる。そのため、ＴＦＴ２２Ａが導通状態かつＴＦＴ２１Ａがオープン状態となることにより、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔはデータ線Ｄ１〜Ｄ４と電気的に切断される。このとき、ＴＦＴ２３Ａは導通状態になるがＴＦＴ２４Ａはオープン状態であるため、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１と電気的に切断されたままであり、期間Ｔｄ１で書き込まれた映像信号は画素５０に保持される。

期間Ｔｖにおいて、スタート信号ＳＴＤは期間Ｔｄａｔの時にハイレベルである。そのため、ゲートドライバ回路４６の奇数番目の各出力も期間Ｔｄａｔと同じ時間だけハイレベルとなり、偶数番目の各出力は期間Ｔｄａｔと同じ時間だけローレベルとなる。

したがって、図１７中の期間Ｔｂ１では、ゲート線Ｇ１がローレベルに変化する。このとき、ゲート線Ｇ１とゲート線Ｇ２との間の画素行の画素５０では、ＴＦＴ２１Ａ，２２Ａともにオープン状態である。しかし、ＴＦＴ２３Ａ，２４Ａがともに導通状態となることにより、黒信号供給配線ＶＢＫ１の電圧が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。

図１７中の期間Ｔｂ２では、ゲート線Ｇ２がハイレベルに変化するためＴＦＴ２３Ａがオープン状態に変わり、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１と電気的に切断される。このとき、ＴＦＴ２１Ａは導通状態に変わるが、ＴＦＴ２２Ａがオープン状態のままであるので、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔはデータ線Ｄ１〜Ｄ４に対しても電気的に切断されたままである。これにより、期間Ｔｂ１で書き込まれた黒信号は画素５０に保持される。

次に偶数画素行の動作について説明する。期間Ｔｄ２ではゲート線Ｇ２がローレベルに変わり、ゲート線Ｇ３がローレベルのままである。そのため、ＴＦＴ２１Ｂ，２２Ｂが共に導通し、データ線Ｄ１〜Ｄ４に供給された映像信号が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。このとき、ＴＦＴ２３Ｂ，２４Ｂは共にオープン状態のままである。次の期間Ｔｄ３では、ゲート線Ｇ３がハイレベルに変わるため、ＴＦＴ２１Ｂがオープン状態となり、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔはデータ線Ｄ１〜Ｄ４と電気的に切断される。このとき、ＴＦＴ２３Ｂは導通状態になるがＴＦＴ２４Ｂはオープン状態であるため、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１と電気的に切断されたままであり、期間Ｔｄ２で書き込まれた映像信号は画素５０に保持される。

期間Ｔｂ２では、ゲート線Ｇ２がハイレベルに変わり、ゲート線Ｇ３がハイレベルであるため、ＴＦＴ２３Ｂ，２４Ｂが共に導通し、黒信号供給配線ＶＢＫ１の電圧が液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに書き込まれる。次の期間Ｔｂ３では、ゲート線Ｇ３がローレベルに変わるため、ＴＦＴ２３Ｂがオープン状態となり、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは黒信号供給配線ＶＢＫ１と電気的に切断される。このとき、ＴＦＴ２１Ｂは導通状態に変わるが、ＴＦＴ２２Ｂがオープン状態のままであるので、液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔはデータ線Ｄ１〜Ｄ４に対しても電気的に切断されたままである。これにより、期間Ｔｂ２で書き込まれた黒信号は画素５０に保持される。

この動作を全ての画素行に対して行うことで、画素マトリクス１４に一画面分の映像信号と黒信号とを、全ての画素５０に対して画素行毎に順次書き込むことができる。ここで、図１７中の電圧Ｖｌｃ１，１はゲート線Ｇ１とゲート線Ｇ２との間に配置され、データ線Ｄ１に接続された画素５０の電圧を示したものである。電圧Ｖｌｃ１，２も同様に、ゲート線Ｇ２とゲート線Ｇ３の間に配置され、データ線Ｄ１に接続された画素５０の電圧を示したものである。

図１８は、映像信号をゲート線Ｇ５の画素行から書き込みを開始する動作を示したものである。図１８中の１フレームの期間Ｔｖにおいて、ゲートドライバ回路４６のスタート信号ＳＴＵをローレベルにする。すると、スタート信号ＳＴＵがクロック信号ＣＬＫに同期して転送されゲートドライバ回路４６の各出力端子（ゲート線Ｇ１，…）から出力される。ただし、偶数番目のゲート線（Ｇ２，Ｇ４）の電位レベルは論理が反転している。各画素に映像信号及び黒信号を書き込む動作については、映像信号をゲート線Ｇ１の画素行から書き込んだ場合と同様であるため、詳細な動作については説明を省略する。

上記で説明したように、本実施形態の液晶表示装置では、１フレーム期間において全ての画素５０に映像信号を行単位で書き込み、期間Ｔｄａｔの長さだけ映像信号を表示した後に、全ての画素５０に黒信号を行単位で書き込み、期間Ｔｂｌｋの長さだけ黒を表示するという動作を行うことになる。

また、映像信号を表示させる期間及び黒信号を表示させる期間は、ゲートドライバ回路４６のスタート信号ＳＴＤ，ＳＴＵをハイレベル又はローレベルにする時間で可変できる。また、ゲートドライバ回路４６の走査方向を変えることで、液晶表示装置に表示させる画像を上下反転することもできる。

また、黒信号供給配線ＶＢＫ１は全ての画素５０に共通であるため、各画素５０に書き込まれる黒信号の、液晶容量Ｃｌｃを構成するもう一方の電極である共通電極ＣＯＭに対する極性を、画素行毎に等しくし、上下に隣接する画素行で異ならせる方法や、１フレーム期間において、全ての画素５０に書き込まれる黒信号の共通電極ＣＯＭに対する極性を等しくする方法を使用できる。図１７及び図１８では、画素行毎に黒信号の共通電極ＣＯＭに対する極性が等しくなる方法の例を示している。

なお、上記の説明では、画素５０が縦横にそれぞれ四つずつ配置された例で示したが、画素５０の数は本発明の本質には何ら影響を与えるものではない。また、ＴＦＴ２１Ａ〜２４Ａ，２１Ｂ〜２４Ｂの導電型についても、ＴＦＴ２１Ａ，２２Ａ，２３Ｂ，２４Ｂをｐチャネル型にし、ＴＦＴ２３Ａ，２４Ａ，２１Ｂ，２２Ｂをｎチャネル型にすることも可能である。その際は、ゲートドライバ回路４６の論理を反転させればよい。ゲートドライバ回路４６の構成についても、スタート信号ＳＴＤ，ＳＴＵをクロック信号ＣＬＫに同期して順次転送でき、奇数番目の出力と偶数番目の論理レベルが反転する機能を有していれば、先に説明した構成に限定されるものではない。

本実施形態の液晶表示装置では、液晶表示装置のコスト上昇を招くことなく、擬似インパルス駆動を実現することができる。その理由は、第一実施形態で説明したことと同様である。

＜第三実施形態＞
図１９は、本発明に係る液晶表示装置の第三実施形態を示すブロック図及び回路図である。図２０は、図１９における画素６０の２個分を拡大して示す回路図である。以下、図１９及び図２０に基づき説明する。なお、図４と同じ部分は同じ符号を付すことにより詳しい説明を省略する。また、ゲート線Ｇ１とゲート線Ｇ２との間に配置されデータ線Ｄ３及びＤ４に接続された画素に限らず、他の全ての画素も画素６０という。

本実施形態と図４で示した形態と異なる点は、画素マトリクス１４に二本の黒信号供給配線ＶＢＫ１，ＶＢＫ２が設けられていること、及び、各画素６０が黒信号供給配線ＶＢＫ１に接続されたものと黒信号供給配線ＶＢＫ２に接続されたものとに分けられることである。すなわち、黒信号供給配線ＶＢＫ１，ＶＢＫ２は、データ線Ｄ１〜Ｄ４に沿った隣接する画素行毎に異なる。

本実施形態のより具体的な構成を図２１に示す。これは図２０で示した各画素を構成する第１のスイッチング手段３１Ｃ，３１Ｄ及び第２のスイッチング手段３２Ｃ，３２Ｄをそれぞれ、導通型が異なる２つのＴＦＴで構成した例である。

以下に、本実施形態の液晶表示装置について、更に詳しく説明する。本実施形態の液晶表示装置の構成は、二本の黒信号供給配線ＶＢＫ１，ＶＢＫ２が設けられている点を除き、図４で示した第一実施形態の液晶表示装置の構成とほぼ同じである。二つの黒信号供給配線ＶＢＫ１，ＶＢＫ２は、データ線Ｄ１〜Ｄ４に平行な画素列毎に共通になっており、隣接する画素列間で異なるように配置されている。

図２２は本実施形態の液晶表示装置の動作を示したタイミングチャートである。基本的な動作は第一実施形態の液晶表示装置の動作と同じである。異なる点は、画素列毎に映像信号及び黒信号の共通電極ＣＯＭに対する極性が異なっている点である。そのため、１フレームの特定期間では、データ線Ｄ１，Ｄ３の映像信号の共通電極ＣＯＭに対する極性が等しく、データ線Ｄ２，Ｄ４の映像信号の共通電極ＣＯＭに対する極性が等しく、データ線Ｄ１とデータ線Ｄ２とでは映像信号の共通電極ＣＯＭに対する極性が異なっている。また、同様に黒信号供給配線ＶＢＫ１と黒信号供給配線ＶＢＫ２とでは黒信号の共通電極ＣＯＭに対する極性が異なっている。そのため、液晶表示装置の上下左右に隣接する画素４０間で、映像信号及び黒信号の共通電極ＣＯＭに対する極性が異なっている。ここで、図２２中、電圧Ｖｌｃ１，１はゲート線Ｇ１とゲート線Ｇ２との間に配置され、データ線Ｄ１接続された画素７０の電圧を示したものである。電圧Ｖｌｃ１，２も同様に、ゲート線Ｇ２とゲート線Ｇ３との間に配置され、データ線Ｄ１に接続された画素７０の電圧を示したものである。

ここに示した例は、液晶表示装置に映像信号及び黒信号をゲート線Ｇ１に接続された画素行から順次書き込む際の動作を示している。しかし、第一実施形態の液晶表示装置の動作の説明の際に用いた図１０及び図１１の関係と同様に、スタート信号ＳＴＤ，ＳＴＵ及びシフト方向制御信号ＤＩＲを変えることで、ゲート線Ｇ５に接続された画素行から映像信号及び黒信号を書き込む動作も実現できる。

さらに、ここで示した例以外にも第二実施形態で示したように、第１のスイッチング手段と第２のスイッチング手段を構成する２つのＴＦＴを、同じ導通型で構成することも可能である。その場合は、ゲートドライバ回路１６を図１６で示した回路に変更する必要がある。動作については、図１７、図１８で説明した動作と同様に行えばよい。

次に、本実施形態の液晶表示装置の効果について詳しく説明する。

本実施形態の液晶表示装置では、輝度を低下させること無く擬似インパルス駆動を実現することで、動画特性を改善することができる。その理由は、第一実施形態で説明したことと同様である。

また、本実施形態の液晶表示装置では、液晶表示装置のコスト上昇を招くことなく、擬似インパルス駆動を実現することができる。その理由は、第一実施形態で説明したことと同様である。

本実施形態の液晶表示装置では、表示画像に応じて輝度を調整することが可能となり、消費電力を低減させることができる。その理由は、第一実施形態で説明したことと同様である。

更に、本実施形態の液晶表示装置では、フリッカを低減することが可能である。その理由は、液晶表示装置では、上下左右に隣接する画素７０間で、映像信号の共通電極ＣＯＭに対する極性が異なるからである。液晶表示装置では、液晶にＤＣ（direct current）電界が印加され続けないようにする目的で、各画素７０に書き込まれる映像信号の共通電極ＣＯＭに対する極性を１フレーム期間毎に変えるのが一般的である。しかしながら、共通電極ＣＯＭに対する極性により、画素７０に書き込まれる映像信号の電圧誤差が、画素ＴＦＴのフィードスルーの差、画素ＴＦＴのリーク電流の差などにより、変わってしまう場合がある。その場合、映像信号の極性が共通電極ＣＯＭに対して正の場合と負の場合とで、輝度差が生じてしまいフリッカが発生する。しかしながら、隣接する画素７０間で映像信号の極性が異なっていると、電圧誤差に伴う輝度差を平準化することができフリッカを低減することが可能となる。本実施形態の液晶表示装置では、上下左右に隣接する画素７０間で映像信号の共通電極ＣＯＭに対する極性が異なるため、よりフリッカを低減できる。

＜第四実施形態＞
図２３は、本発明に係る液晶表示装置の第四実施形態を示すブロック図及び回路図である。図２４は、図２３における画素の一個分を拡大して示す回路図である。以下、図２３及び図２４に基づき説明する。なお、図４と同じ部分は同じ符号を付すことにより詳しい説明を省略する。また、ゲート線Ｇ１とゲート線Ｇ２との間に配置されデータ線Ｄ４に接続された画素に限らず、他の全ての画素も画素８０という。

本実施形態の第一実施形態と異なる点は、画素マトリクス１４に黒信号供給配線ＶＢＫ１（図４）が設けられていないこと、及び、蓄積容量配線ＶＣＳが黒信号供給配線ＶＢＫ１（図４）を兼ねていることである。すなわち、蓄積容量Ｃｓｔを形成する二つの電極のうち、一つが第１のスイッチング手段３１及び第２のスイッチング手段３２に接続され、もう一方の電極が全ての画素８０に共通の蓄積容量配線ＶＣＳに接続されている。本実施形態の液晶の配向状態は画素容量Ｃｌｃを構成する２つの電極間に発生する電界により制御され、画素容量Ｃｌｃに電圧が印加されていない場合に黒が表示される。蓄積容量配線ＶＣＳの電位は、共通電極ＣＯＭの電位とほぼ等しい。

本実施形態のより具体的な構成を図２５に示す。これは図２４で示した各画素を構成する第１のスイッチング手段３１、第２のスイッチング手段３２を、導通型が異なる２つのＴＦＴで構成した例である。

以下に、本実施形態の液晶表示装置について、更に詳しく説明する。本実施形態の液晶表示装置の構成は、黒信号供給配線ＶＢＫ１（図４）が設けられておらず、その代りに各画素９０の第２のスイッチング手段を構成するＴＦＴが蓄積容量配線ＶＣＳに接続されている点を除き、第一実施形態の液晶表示装置の構成とほぼ同じである。また、本発明の液晶表示装置では、液晶に電圧が印加されていない場合に黒を表示するＶＡモード、あるいはＩＰＳモードなどの方式を用いる。ここで、蓄積容量配線ＶＣＳには共通電極ＣＯＭとほほ等しい電圧を印加する。

図２６は、本実施形態の液晶表示装置の動作を示したタイミングチャートである。本実施形態の液晶表示装置の基本的な動作は、第一実施形態の液晶表示装置の動作と同じである。しかし、画素列毎に映像信号の共通電極ＣＯＭに対する極性が異なっている点と、黒信号の代わりに蓄積容量配線ＶＣＳの電圧が画素９０に順次書き込まれる点とが、第一実施形態の液晶表示装置の動作と異なっている。

図２６中の電圧Ｖｌｃ１，１はゲート線Ｇ１とゲート線Ｇ２との間に配置され、データ線Ｄ１接続された画素９０の電圧を示したものである。電圧Ｖｌｃ１，２はゲート線Ｇ２とゲート線Ｇ３との間に配置され、データ線Ｄ１に接続された画素９０の電圧を示したものである。これからも明らかなように、電圧Ｖｌｃ１，１は、期間Ｔｄ１において映像信号が書き込まれ、その後、書き込まれた信号を保持し続け、期間Ｔｂ１において蓄積容量配線ＶＣＳの電圧が書き込まれ保持される。

このように、本実施形態の液晶表示装置の駆動方法は、本実施形態の液晶表示装置に一画面分の映像信号が供給されるフレーム期間において、データ線Ｄ１〜Ｄ４から第１のスイッチング手段を構成する２つのＴＦＴを介して各画素９０に映像信号を書き込んだ後、映像信号を書き込む周波数と同じ周波数で、蓄積容量配線ＶＣＳから第２のスイッチング手段を構成する２つのＴＦＴを介して各画素９０に電圧を書き込む、ことを特徴とする。

図２６では、隣接する上下左右の画素９０に書き込まれる映像信号の共通電極ＣＯＭに対する極性が異なる駆動方法の例を示している。しかし、これに限らず、上下の画素９０で極性が異なり左右の画素９０の極性が等しい駆動方法、上下の画素９０で極性が等しく左右の画素９０の極性が異なる駆動方法、及び、隣接する全ての画素９０で極性が等しくなる駆動方法の何れにも対応することができる。その際には、データ線Ｄ１〜Ｄ４へ供給する映像信号の極性を駆動方法に応じて変えればよい。

また、図２６に示した例は、液晶表示装置に映像信号及び黒信号をゲート線Ｇ１に接続された画素行から順次書き込む際の動作を示している。しかし、第一実施形態の液晶表示装置の動作の説明で用いた図１０及び図１１の関係と同様に、スタート信号ＳＴＤ，ＳＴＵ及びシフト方向制御信号ＤＩＲを変えることで、ゲート線Ｇ５に接続された画素行から映像信号及び黒信号を書き込む動作も同様に実現できる。

さらに、ここで示した例以外にも第二実施形態で示したように、第１のスイッチング手段と第２のスイッチング手段を構成する２つのＴＦＴを、同じ導通型で構成することも可能である。その場合は、ゲートドライバ回路１６を図１６で示した回路に変更する必要がある。動作については、図１７、図１８で説明した動作と同様に行えばよい。

次に、本実施形態の液晶表示装置の効果について詳しく説明する。

本実施形態の液晶表示装置では、輝度の低下を更に低減しながら擬似インパルス駆動を実現することで、動画特性を改善することができる。その理由は、本実施形態の液晶表示装置では、第一及び第二実施形態の液晶表示装置よりも開口率を高くすることが可能となるからである。それは、各画素９０に黒信号を供給する専用の配線（ＶＢＫ１及びＶＢＫ２）を設ける必要が無いためである。既に説明したとおり、ＶＡモードや、ＩＰＳモードではノーマリーブラックモード（液晶への印加電圧が無い場合に黒を表示するモード）で使用する場合がほとんどである。本実施形態の液晶表示装置では、蓄積容量配線ＶＣＳの電位を共通電極ＣＯＭと等しくすることで、画素９０に蓄積容量配線ＶＣＳの電位を書き込むと黒を表示するようにすることができる。そのため、一つの画素ＴＦＴの接続先を蓄積容量配線ＶＣＳにすることで、専用の黒信号供給配線を設ける必要が無くなる。したがって開口率を高くすることが可能となるのである。

また、本実施形態の液晶表示装置では、液晶表示装置のコスト上昇を招くことなく、擬似インパルス駆動を実現することができる。その理由は、第一実施形態で説明したことと同様である。

また、本実施形態の液晶表示装置では、表示画像に応じて輝度を調整することが可能となり、消費電力を低減させることができる。その理由は、第一実施形態で説明したこと同様である。

更に、本実施形態の液晶表示装置では、フリッカを低減することが可能である。その理由は、第二実施形態で説明したことと同様である。

＜その他＞
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。

以上に述べたように、本発明によると、動画を表示させた場合でも画像の輪郭部分のぼけが生じない、明るい液晶表示装置を低コストで実現できるので、ＴＶ、ビデオ、携帯端末、プロジェクタなどをはじめとして液晶表示装置を用いる広範な産業分野に広く用いることができ、利用の可能性が高い。

１１ 第１の基板
１３ 液晶
１４ 画素マトリクス
１５ データドライバ回路
１６ ゲートドライバ回路
１９ 第２の基板
２０ 画素
２１ ＴＦＴ
２２ ＴＦＴ
２３ ＴＦＴ
２４ ＴＦＴ
２５ 画素電極
３０ 画素
３１ 第１のスイッチング手段
３２ 第２のスイッチング手段
３１ａ 第１のスイッチング手段
３２ａ 第２のスイッチング手段
３１ｂ 第１のスイッチング手段
３２ｂ 第２のスイッチング手段
３１ｃ 第１のスイッチング手段
３２ｃ 第２のスイッチング手段
３１Ｃ 第１のスイッチング手段
３２Ｃ 第２のスイッチング手段
３１Ｄ 第１のスイッチング手段
３２Ｄ 第２のスイッチング手段
４０ 画素
４６ ゲートドライバ回路
５０ 画素
６０ 画素
７０ 画素
８０ 画素
９０ 画素
Ｃｌｃ 液晶容量
Ｃｓｔ 蓄積容量
ＣＯＭ 共通電極
Ｄ１，Ｄ２，Ｄ３，Ｄ４ データ線
Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５ ゲート線
ＶＢＫ１，ＶＢＫ２ 黒信号供給配線
ＶＣＳ 蓄積容量配線

Claims (12)

1. 第１の基板と第２の基板との間に液晶を挟んだ構成を有し、
   前記第１の基板には、複数のデータ線と複数のゲート線との各交点に画素がマトリクス状に配置され、
   前記画素は、第１のトランジスタ及び第２のトランジスタを有する第１の組のトランジスタと、第３のトランジスタ及び第４のトランジスタを有する第２の組のトランジスタと、画素電極及び蓄積容量とを含み、
   前記第１のトランジスタ及び前記第２のトランジスタは、互いに導電型が異なり、隣接する互いに異なる前記ゲート線にそれぞれのゲート電極が接続され、
   前記第１のトランジスタのソース電極及びドレイン電極の一方が前記データ線の一つに接続され他方が前記第２のトランジスタのソース電極及びドレイン電極の一方に接続され、前記第２のトランジスタのソース電極及びドレイン電極の他方が前記画素電極及び蓄積容量に接続され、
   前記第３のトランジスタ及び前記第４のトランジスタは、互いに導電型が異なり、隣接する互いに異なる前記ゲート線にそれぞれのゲート電極が接続され、
   前記第３のトランジスタのソース電極及びドレイン電極の一方が黒信号供給配線に接続され他方が前記第４のトランジスタのソース電極及びドレイン電極の一方に接続され、前記第４のトランジスタのソース電極及びドレイン電極の他方が前記画素電極及び蓄積容量に接続され、
   前記第１のトランジスタ及び前記第４のトランジスタは互いに導電型が同じであり、
   前記第１のトランジスタ及び前記第３のトランジスタはそれぞれのゲート電極が同じ前記ゲート線に接続され、
   前記液晶表示装置に一画面分の映像信号が供給されるフレーム期間において、
   前記データ線から前記第１の組のトランジスタを介して前記画素のそれぞれに前記映像信号を書き込んだ後、
   前記映像信号を書き込む周波数と同じ周波数で、前記黒信号供給配線から前記第２の組のトランジスタを介して前記画素のそれぞれに黒信号を書き込む、
   ことを特徴とする液晶表示装置。
2. 前記黒信号供給配線は全ての前記画素に共通である、
   ことを特徴とする請求項１記載の液晶表示装置。
3. 前記蓄積容量を形成する二つの電極のうち、一方の電極が前記第４のトランジスタのソース電極及びドレイン電極の他方に接続され、他方の電極が全ての前記画素に共通の蓄積容量配線に接続され、
   この蓄積容量配線が前記黒信号供給配線を兼ねる、
   ことを特徴とする請求項２記載の液晶表示装置。
4. 前記液晶の配向状態は、前記画素電極と共通電極との電界により制御され、
   前記液晶に電界が印加されていない場合に黒が表示され、
   前記蓄積容量配線の電位は前記共通電極とほぼ等しい、
   ことを特徴とする請求項３に記載の液晶表示装置。
5. 前記黒信号供給配線を複数設け、前記データ線に沿った隣接する画素行毎に異なる黒信号供給配線に接続した、
   ことを特徴とする請求項１に記載の液晶表示装置。
6. 第１の基板と第２の基板との間に液晶を挟んだ構成を有し、前記第１の基板には、複数のデータ線と複数のゲート線とで区画された各々の領域に、第１のスイッチング手段と、第２のスイッチング手段と、画素容量及び蓄積容量とを有する画素が複数配置された液晶表示装置であって、
   前記画素容量及び前記蓄積容量は前記第１のスイッチング手段を介して前記データ線に接続され、
   前記画素容量及び前記蓄積容量は前記第２のスイッチング手段を介して黒信号供給配線に接続され、
   前記第１及び第２のスイッチング手段はそれぞれ、導電型の異なる２つの直列に接続されたトランジスタで構成され、
   前記第１のスイッチング手段は異なる２本の前記ゲート線で制御され、
   前記第２のスイッチング手段は前記異なる２本のゲート線で制御され、
   前記異なる２本のゲート線は、１フレーム期間内に、互いの電位レベルが一致する２つの期間と、互いの電位レベルが一致しない２つの期間との４つの期間を有し、
   前記第１のスイッチング手段は、前記４つの期間の中の１つの期間で導通し、
   前記第２のスイッチング手段は、前記４つの期間の中で、前記第１のスイッチング手段が導通する期間とは異なる１つの期間で導通し、
   前記液晶表示装置に一画面分の映像信号が供給されるフレーム期間において、
   前記データ線から前記第１のスイッチング手段を介して前記画素のそれぞれに前記映像信号を書き込んだ後、
   前記映像信号を書き込む周波数と同じ周波数で、前記黒信号供給配線から前記第２のスイッチング手段を介して前記画素のそれぞれに黒信号を書き込む、
   ことを特徴とする液晶表示装置。
7. 第１の基板と第２の基板との間に液晶を挟んだ構成を有し、前記第１の基板には、複数のデータ線と複数のゲート線とで区画された各々の領域に、第１のスイッチング手段と、第２のスイッチング手段と、画素容量及び蓄積容量とを有する画素が複数配置された液晶表示装置であって、
   前記画素容量及び前記蓄積容量は前記第１のスイッチング手段を介して前記データ線に接続され、
   前記画素容量及び前記蓄積容量は前記第２のスイッチング手段を介して黒信号供給配線に接続され、
   前記第１のスイッチング手段は、導電型の等しい２つの直列に接続されたトランジスタで構成され、
   前記第２のスイッチング手段は、前記第１のスイッチング手段の前記トランジスタの導電型とは異なる導電型の２つの直列に接続されたトランジスタで構成され、
   前記第１及び第２のスイッチング手段を構成する前記２つのトランジスタは、前記異なる２本のゲート線のそれぞれ別々のゲート線で制御され、
   前記異なる２本のゲート線は、１フレーム期間内に、互いの電位レベルが一致する２つの期間と、互いの電位レベルが一致しない２つの期間との４つの期間を有し、
   前記異なる２本のゲート線の前記電位レベルが互いに一致する２つの期間のうち、一方の期間で前記第１のスイッチング手段が導通し、もう一方の期間で前記第２のスイッチング手段が導通し、
   前記液晶表示装置に一画面分の映像信号が供給されるフレーム期間において、
   前記データ線から前記第１のスイッチング手段を介して前記画素のそれぞれに前記映像信号を書き込んだ後、
   前記映像信号を書き込む周波数と同じ周波数で、前記黒信号供給配線から前記第２のスイッチング手段を介して前記画素のそれぞれに黒信号を書き込む、
   ことを特徴とする液晶表示装置。
8. 前記黒信号供給配線は全ての前記画素に共通である、
   ことを特徴とする請求項６又は７記載の液晶表示装置。
9. 前記蓄積容量を形成する二つの電極のうち、一方の電極が前記第２のスイッチング手段に接続され、他方の電極が全ての前記画素に共通の蓄積容量配線に接続され、
   この蓄積容量配線が前記黒信号供給配線を兼ねる、
   ことを特徴とする請求項８記載の液晶表示装置。
10. 前記液晶の配向状態は、前記画素電極と共通電極との電界により制御され、
    前記液晶に電界が印加されていない場合に黒が表示され、
    前記蓄積容量配線の電位は前記共通電極とほぼ等しい、
    ことを特徴とする請求項９に記載の液晶表示装置。
11. 前記黒信号供給配線を複数設け、前記データ線に沿った隣接する画素行毎に異なる黒信号供給配線に接続した、
    ことを特徴とする請求項６又は７記載の液晶表示装置。
12. 複数のゲート線、複数のデータ線、画素電極を有する複数の画素及び黒信号供給配線を備え、前記複数のゲート線と前記複数のデータ線との各交点に前記画素がマトリクス状に配置されて成る液晶表示装置において、
    前記複数のゲート線のうち隣接する二本を第１及び第２のゲート線としたとき前記各画素は、
    直列に接続された複数のトランジスタを有するとともに、前記第１のゲート線が選択されかつ前記第２のゲート線が選択されない時にのみ当該複数のトランジスタの全てがオンとなって、前記複数のデータ線の一本から供給された電圧を前記画素電極に印加する第１のスイッチング手段と、
    直列に接続された複数のトランジスタを有するとともに、前記第１のゲート線が選択されずかつ前記第２のゲート線が選択される時にのみ当該複数のトランジスタの全てがオンとなって、前記黒信号供給配線から供給された電圧を前記画素電極に印加する第２のスイッチング手段とを備え、
    前記液晶表示装置に一画面分の映像信号が供給されるフレーム期間において、
    前記データ線から前記第１のスイッチング手段を介して前記画素のそれぞれに前記映像信号を書き込んだ後、
    前記映像信号を書き込む周波数と同じ周波数で、前記黒信号供給配線から前記第２のスイッチング手段を介して前記画素のそれぞれに黒信号を書き込む、
    ことを特徴とする液晶表示装置。

Images