JP5299190B2 - 光マトリックスデバイスの製造方法 - Google Patents
光マトリックスデバイスの製造方法 Download PDFInfo
- Publication number
- JP5299190B2 JP5299190B2 JP2009216829A JP2009216829A JP5299190B2 JP 5299190 B2 JP5299190 B2 JP 5299190B2 JP 2009216829 A JP2009216829 A JP 2009216829A JP 2009216829 A JP2009216829 A JP 2009216829A JP 5299190 B2 JP5299190 B2 JP 5299190B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- optical matrix
- matrix device
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、テレビやパーソナルコンピュータのモニターとして用いられる薄型画像表示装置、あるいは医療分野や、非破壊検査、RI(Radio Isotope)検査を含む産業分野などに用いられる放射線撮像装置に備わる放射線検出器など、表示素子または受光素子で形成される画素を二次元マトリックス状に配列した構造を有する光マトリックスデバイスの製造方法に関するものである。
現在、薄膜トランジスタ(TFT)等で形成されるアクティブ素子とコンデンサとを備えた光に関する素子を二次元マトリックス状に配列した光マトリックスデバイスが汎用されている。光に関する素子として、受光素子と表示素子とが挙げられる。また、この光マトリックスデバイスを大別すると、受光素子で構成されたデバイスと表示素子で構成されたデバイスとに分けられる。受光素子で構成されたデバイスとしては、光撮像センサや、医療分野または産業分野などで用いられる放射線撮像センサなどがある。表示素子で構成されたデバイスとしては、透過光の強度を調節する素子を備えた液晶型や、発光素子を備えたEL型などの、テレビやパーソナルコンピュータのモニターとして用いられる画像ディスプレイがある。ここで光とは、赤外線、可視光線、紫外線、放射線(X線)、γ線等をいう。
従来、光マトリックスデバイスの薄膜トランジスタの製造方法として、基板上に形成された半導体膜上のソース・ドレイン部分の領域を選択的に処理を施すため、半導体膜上にレジスト膜を形成し、フォトマスクを介して露光し、そして現像することで、半導体膜上のソース・ドレイン領域以外のゲートチャネルが形成される領域に、マスクとして機能するレジスト膜パターンを形成していた。
しかしながら、このような製造方法では、専用のフォトマスクが必要となるため、製造コストが高くなってしまう問題点があった。このような問題点の解決方法として、例えば、特許文献1が開示されている。
特許文献1では、凹凸パターンを有する転写型の凸部分に金属を含む溶液を付着させ、それを基板上に形成された半導体膜上に転写することで、半導体膜上のソース・ドレイン部分の領域に選択的に溶液を付着することができる。それにより、溶液を塗布するために使用していたフォトマスクを使用しないで処理を行うことができる。
また、フォトマスクを使用しない製造方法として、次のようなものがある。図22を参照する。基板101上には、ゲート電極102、絶縁膜103、ゲート絶縁膜108、および半導体膜107が形成されている。ここで、これらをおおうようにレジスト膜106を形成する。そして、基板101を挟んでレジスト膜106の反対側から、すなわち、基板101越しに紫外線(UV)等を照射して露光する。このとき、ゲート電極102がマスクとして機能し、ゲート電極102で影になった部分のレジスト膜106には、紫外線が照射されず、ゲート電極102の影にならなかった部分のレジスト膜106には、紫外線が照射される。そのため、現像すると、図23に示すように、ゲート電極102で影になった部分のレジスト膜106が残り、その他のレジスト膜106は除去される。これにより、ゲート電極102上方の、ゲートチャネルが形成される領域にあたる半導体膜107上に、ソース・ドレイン部分の領域の半導体膜107を選択的に処理するためのマスクとして機能するレジスト膜106パターンを形成することができる。
しかしながら、このような製造方法では、次のような問題点がある。レジスト膜108を塗布する工程、露光する工程、または現像する工程が必要であること、また、塗布・露光または現像するための基板101の大きさに対応した製造装置が必要であること、また、基板101を挟んでレジスト膜108の反対側から露光しなければならないので、ゲート電極102以外の基板101、絶縁膜103、ゲート絶縁膜108、半導体膜107を透明な材料で、または、光が十分透過する厚みで形成しなければならないこと、等により、製造工程が多くて複雑であり、製造コストが高くなってしまう。
本発明は、このような事情に鑑みてなされたものであって、製造工程が簡単であり低コスト化を可能にする光マトリックスデバイスの製造方法を提供することを目的とする。
本発明は、このような目的を達成するために、次のような構成をとる。すなわち、本発明に係る光マトリックスデバイスの製造方法は、薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、少なくとも深さの異なる2種類の段差パターンを有する転写型に、前記転写型の、所定の物質を形成させる転写面上に設けられた段差を平坦化させるための平坦化膜を形成する平坦化膜形成ステップと、前記平坦化膜が形成された転写型に半導体膜を形成する半導体膜形成ステップと、前記半導体膜が形成された前記転写型にゲート絶縁膜を形成する絶縁膜形成ステップと、基板上に予め形成されたゲート線上に、接着用樹脂を介して、前記平坦化膜、前記半導体膜、および前記ゲート絶縁膜を転写する転写ステップと、を備えていることを特徴とする。
本発明に係る光マトリックスデバイスの製造方法によれば、少なくとも深さの異なる2種類の段差パターンを有する転写型に、転写型の、物質を形成させる転写面に設けられた段差が平坦化するように平坦化膜を形成する。そのため、半導体膜およびゲート絶縁膜に段差をつけることなく、物質を形成させる転写型の転写面に設けられた段差により、所定のパターンの平坦化膜を半導体膜に接して形成することができる。これにより、フォトリソグラフィ法を使用しないで、半導体膜上にマスクとして機能する平坦化膜パターンを形成することができるので、製造工程が簡単で低コスト化を可能にすることができる。
また、本発明に係る光マトリックスデバイスの製造方法において、前記平坦化膜形成ステップは、前記転写型に、前記転写面上まで積層して平坦化膜を形成することが好ましい。転写型の転写面に設けられた段差を埋めて、転写面上まで積層して平坦化膜を形成することにより、平坦化膜を簡易に平坦化させることができる。
また、本発明に係る光マトリックスデバイスの製造方法において、前記転写ステップの後に、不活性ガスと水素を供給してプラズマ処理するプラズマ処理ステップを備えていることが好ましい。不活性ガスと水素ガスは、電磁波を印加することによりプラズマ状態になる。不活性ガスがプラズマ状態になりイオン化されたものは、半導体膜上のソース・ドレイン部分の領域に薄く被膜している平坦化膜を除去することができる。また、水素ガスがプラズマ状態になりイオン化された水素イオンは、半導体膜内にドープされる。そのため、半導体膜の抵抗率を低下することができる。このとき、転写型の転写面に設けられた段差に形成され、半導体膜上に厚く被膜している平坦化膜がマスクとして機能するので、半導体膜上のソース・ドレイン部分の領域に水素イオンを選択的にドープさせることができる。
また、本発明に係る光マトリックスデバイスの製造方法において、前記プラズマ処理ステップは、前記不活性ガスを供給してプラズマ処理した後に、前記水素ガスを供給してプラズマ処理することが好ましい。不活性ガスを供給してプラズマ処理をして、半導体膜上のソース・ドレイン部分の領域に被膜している平坦化膜を除去した後に、水素ガスを供給してプラズマ処理して半導体膜内に水素イオンをドープさせる。それにより、効果的にプラズマ処理をすることができる。
また、本発明に係る光マトリックスデバイスの製造方法において、前記転写ステップの後に、水蒸気および水素の少なくともいずれか一方を供給して紫外線を照射する処理を行う紫外線処理ステップを備えていることが好ましい。水蒸気および水素のいずれか一方を供給して紫外線を照射すると、水蒸気の場合は、水分子と、大気中の酸素と二酸化炭素等とが、水素の場合は、水素と、大気中の酸素と二酸化炭素等とが紫外線のエネルギーを吸収して励起し、オゾンや原子状酸素等の酸素ラジカルと水素イオンが生成される。酸素ラジカルは、半導体膜上のソース・ドレイン部分の領域に薄く被膜している平坦化膜と反応し除去することができる。また、水素イオンは半導体膜内にドープされ、半導体膜の抵抗率を低下することができる。このとき、転写型の転写面に設けられた段差に形成され、半導体膜上に厚く被膜している平坦化膜がマスクとして機能するので、半導体膜上のソース・ドレイン部分の領域に水素イオンを選択的にドープさせることができる。
また、本発明に係る光マトリックスデバイスの製造方法において、前記紫外線処理ステップは、紫外線を所定時間照射した後に、水蒸気および水素の少なくともいずれか一方を供給して紫外線を照射する処理を行うことが好ましい。基板上に紫外線を照射して、大気中の酸素と二酸化炭素等からオゾンや原子状酸素等の酸素ラジカルを生成させ、半導体膜上のソース・ドレイン部分の領域に被膜している平坦化膜を除去した後に、水蒸気を供給して紫外線を照射することで、半導体膜内に水素イオンをドープさせる。それにより、効果的に紫外線を照射する処理をすることができる。
また、本発明に係る光マトリックスデバイスの製造方法において、前記光マトリックスデバイスは、放射線検出器であることが好ましい。転写型に、半導体膜のマスクとして機能する平坦化膜を形成することにより、製造工程が簡単であり低コスト化を可能にする放射線検出器を製造することができる。
また、本発明に係る光マトリックスデバイスの製造方法において、前記光マトリックスデバイスは、画像表示装置であることが好ましい。転写型に、半導体膜のマスクとして機能する平坦化膜を形成することにより、製造工程が簡単であり低コスト化を可能にする画像表示装置を製造することができる。
本発明に係る光マトリックスデバイスの製造方法によれば、深さの異なる2種類の段差パターンを有する転写型に、転写型の、物質を形成させる転写面に設けられた段差が平坦化するように平坦化膜を形成する。そのため、半導体膜およびゲート絶縁膜に段差をつけることなく、転写型の、物質を形成させる転写面に設けられた段差により、所定パターンの平坦化膜を半導体膜に接して形成することができる。これにより、フォトリソグラフィ法を使用しないで、半導体膜上にマスクとして機能する平坦化膜パターンを形成することができるので、製造工程が簡単で低コスト化を可能にすることができる。
<フラットパネル型X線検出器製造方法>
以下、図面を参照して、本発明の光マトリックスデバイスの一例として、フラットパネル型X線検出器(以下、FPDと称す)の製造方法を説明する。図1は実施例1に係るFPDの製造工程を示すフローチャート図であり、図2から図17までは実施例1に係る各ステップの説明に供する図である。なお、図2は図3のA−A視縦断面図であり、図10は図11のA−A視縦断面図であり、図14は図15のA−A視縦断面図である。
以下、図面を参照して、本発明の光マトリックスデバイスの一例として、フラットパネル型X線検出器(以下、FPDと称す)の製造方法を説明する。図1は実施例1に係るFPDの製造工程を示すフローチャート図であり、図2から図17までは実施例1に係る各ステップの説明に供する図である。なお、図2は図3のA−A視縦断面図であり、図10は図11のA−A視縦断面図であり、図14は図15のA−A視縦断面図である。
図1を参照する。本実施例におけるFPDの製造方法として、大別して2つの工程がある。1つは、基板上にアクティブマトリックス基板および放射線変換層などを形成する工程(ステップS01,S02、およびステップS21〜S30)であり、もう1つは、薄膜トランジスタ(以下、TFTと称す)の半導体膜およびゲート絶縁膜を形成する工程(ステップS11〜S13)である。なお、説明は、図1のフローチャートに沿って行い、必要に応じて図2〜図18を参照する。
先ず、転写前までの基板側における製造工程(ステップS01,S02)について説明する。
(ステップS01)ゲート線・グランド線の形成
図2および図3に示すように、基板1の表面上にゲート線2およびグランド線3を形成する。基板1は、ガラス、合成樹脂、金属等のいずれのものでもよい。合成樹脂の場合は、PI(ポリイミド)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルホン)、PET(ポリエチレンテレフタレート)等が挙げられるが、耐熱性に優れたPIが好ましい。金属を採用する場合は、ゲート線2およびグランド線3を形成する前に、基板1上に絶縁膜を形成する必要がある。また、基板1をグランド線3として兼用することもできる。ゲート線2およびグランド線3は、インクジェット法、凸版印刷法、凹版印刷法、ロール・ツー・ロール法等により所定のパターンを形成する。
図2および図3に示すように、基板1の表面上にゲート線2およびグランド線3を形成する。基板1は、ガラス、合成樹脂、金属等のいずれのものでもよい。合成樹脂の場合は、PI(ポリイミド)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルホン)、PET(ポリエチレンテレフタレート)等が挙げられるが、耐熱性に優れたPIが好ましい。金属を採用する場合は、ゲート線2およびグランド線3を形成する前に、基板1上に絶縁膜を形成する必要がある。また、基板1をグランド線3として兼用することもできる。ゲート線2およびグランド線3は、インクジェット法、凸版印刷法、凹版印刷法、ロール・ツー・ロール法等により所定のパターンを形成する。
(ステップS02)接着用樹脂の形成
図4に示すように、基板1上に形成されたゲート線2およびグランド線3をおおうように接着用樹脂4を形成する。接着用樹脂4の形成は、インクジェット法、ディスペンサ法、スピンコート法等により形成する。接着用樹脂4の厚みは、0.1μm〜1.0μmの範囲内であることが好ましい。接着用樹脂4の材料としては、アクリル系の樹脂やPIなどの合成樹脂が挙げられる。接着用樹脂4の硬化は、形成後に直ぐには行わず、粘度を保った状態にしておく。それは、後述する転写の工程の際に、接着用樹脂4の粘着力を利用して、転写型に形成された転写物質を転写型から基板1側に転写させるためである。接着用樹脂4の粘度は、10mPa・s〜5000mPa・sの範囲内であることが好ましい。なお、硬化後の接着用樹脂4は絶縁膜として機能する。
図4に示すように、基板1上に形成されたゲート線2およびグランド線3をおおうように接着用樹脂4を形成する。接着用樹脂4の形成は、インクジェット法、ディスペンサ法、スピンコート法等により形成する。接着用樹脂4の厚みは、0.1μm〜1.0μmの範囲内であることが好ましい。接着用樹脂4の材料としては、アクリル系の樹脂やPIなどの合成樹脂が挙げられる。接着用樹脂4の硬化は、形成後に直ぐには行わず、粘度を保った状態にしておく。それは、後述する転写の工程の際に、接着用樹脂4の粘着力を利用して、転写型に形成された転写物質を転写型から基板1側に転写させるためである。接着用樹脂4の粘度は、10mPa・s〜5000mPa・sの範囲内であることが好ましい。なお、硬化後の接着用樹脂4は絶縁膜として機能する。
なお、接着用樹脂4の形成は、図4では全面に形成されているが、製造方法によっては、TFTが形成される近傍のみに形成してもよい。また、後述する転写型に形成する転写物質の最上層に形成してもよい。転写の際に最上層に形成された接着用樹脂4の粘着力により、接着用樹脂4を含む転写物質を転写型から基板1側に転写することができる。
次に、上記ステップS01,S02とは別工程である、転写型に平坦化膜、半導体膜、およびゲート絶縁膜を形成する工程について説明する。
図5に示すように、転写型5は、深さの異なる2種類の段差(凹凸)パターンを有している。基板1上に2次元マトリックス状に配置されるTFTが形成される位置に転写物質を転写するように、転写型5は、例えば、物質を形成して転写させる転写面が、転写型5の凸部分の表面にある凸部5aと、凸部5aの転写面(表面)に設けられた凹部5bと、を有する構成となっている。転写型5の段差パターンの形成は、ナノインプリント法、またはフォトリソグラフィ法により行われる。転写型5の材料としては、例えば、金属であれば、Ni(ニッケル)、無機物であれば、Si(シリコン)、SiO2(酸化シリコン)やSiC(炭化ケイ素)、そして、合成樹脂であれば、PDMS(Polydimethylsiloxane)やPMMA(Poly methylmethacrylate)が挙げられる。
(ステップS11)平坦化膜の形成
図6に示すように、転写型5上に平坦化膜6を形成する。本実施例では、平坦化膜6は、転写型5の凸部5aの転写面に設けられた凹部5bを平坦化膜6の材料で埋めるとともに、転写型5の凹部5bを含み凸部5aの転写面上まで平坦化膜6を積層して、その表面が平坦化するように形成する。平坦化膜6の材料は、レジスト、PI、アクリル系の樹脂等が挙げられる。平坦化膜6の形成は、スピンコート法、ディップ法等で行われる。なお、先に凹部5bをインクジェット法、ディスペンサ法で満たした後に、スピンコート法、ディップ法等で平坦化膜6を形成してもよい。凹部5bを平坦化膜6の材料で満たして形成された平坦化膜6は、後述する水素イオンのドープ処理工程でマスクとして機能する。
図6に示すように、転写型5上に平坦化膜6を形成する。本実施例では、平坦化膜6は、転写型5の凸部5aの転写面に設けられた凹部5bを平坦化膜6の材料で埋めるとともに、転写型5の凹部5bを含み凸部5aの転写面上まで平坦化膜6を積層して、その表面が平坦化するように形成する。平坦化膜6の材料は、レジスト、PI、アクリル系の樹脂等が挙げられる。平坦化膜6の形成は、スピンコート法、ディップ法等で行われる。なお、先に凹部5bをインクジェット法、ディスペンサ法で満たした後に、スピンコート法、ディップ法等で平坦化膜6を形成してもよい。凹部5bを平坦化膜6の材料で満たして形成された平坦化膜6は、後述する水素イオンのドープ処理工程でマスクとして機能する。
(ステップS12)半導体膜の形成
図7に示すように、平坦化膜6が形成された転写型5の平坦化膜6上に、真空中にて半導体膜7を形成する。半導体膜7の形成は、チャンバー内に転写型5を収容し、チャンバー内を減圧して行う。チャンバー内の真空度は、約1Pa以下であることが好ましい。また、約0.1Pa以下に減圧した後、Ar(アルゴン)、O2(酸素)、N2(窒素)等のガスを別途供給することで、約1Pa以下にしてもよい。半導体膜7の形成は、スパッタリング法、真空蒸着法、イオンプレーティング法、PECVD法等で行われる。半導体膜7の材料としては、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の少なくとも一つを有する酸化物半導体、例えば、ZnO(酸化亜鉛)、InGaZnO4(ガリウム・インジウム酸化亜鉛)が挙げられる。
図7に示すように、平坦化膜6が形成された転写型5の平坦化膜6上に、真空中にて半導体膜7を形成する。半導体膜7の形成は、チャンバー内に転写型5を収容し、チャンバー内を減圧して行う。チャンバー内の真空度は、約1Pa以下であることが好ましい。また、約0.1Pa以下に減圧した後、Ar(アルゴン)、O2(酸素)、N2(窒素)等のガスを別途供給することで、約1Pa以下にしてもよい。半導体膜7の形成は、スパッタリング法、真空蒸着法、イオンプレーティング法、PECVD法等で行われる。半導体膜7の材料としては、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の少なくとも一つを有する酸化物半導体、例えば、ZnO(酸化亜鉛)、InGaZnO4(ガリウム・インジウム酸化亜鉛)が挙げられる。
(ステップS13)ゲート絶縁膜の形成
図8に示すように、半導体膜7が形成された転写型5の半導体膜7上に、真空中にて連続してゲート絶縁膜8を形成する。ゲート絶縁膜8の形成は、引き続きチャンバー内に転写型5を収容した状態で行う。チャンバー内の真空度は、約1Pa以下であることが好ましい。また、約0.1Pa以下に減圧した後、Ar、O2、N2等のガスを別途供給することで、約1Pa以下にしてもよい。ゲート絶縁膜8の形成は、スパッタリング法、真空蒸着法、イオンプレーティング法、PECVD法等で行われる。ゲート絶縁膜8の材料としては、無機物であれば、Al2O3(アルミナ)、TiO2(酸化チタン)、SiO2やSiNX(窒化シリコン)、有機物であれば、PIやアクリル系樹脂が挙げられる。また、Y(イットリウム)やHf(ハフニウム)を有する強誘電体材料を用いるものであってもよい。これにより、ゲート線2に与える電圧を低くすることができる。
図8に示すように、半導体膜7が形成された転写型5の半導体膜7上に、真空中にて連続してゲート絶縁膜8を形成する。ゲート絶縁膜8の形成は、引き続きチャンバー内に転写型5を収容した状態で行う。チャンバー内の真空度は、約1Pa以下であることが好ましい。また、約0.1Pa以下に減圧した後、Ar、O2、N2等のガスを別途供給することで、約1Pa以下にしてもよい。ゲート絶縁膜8の形成は、スパッタリング法、真空蒸着法、イオンプレーティング法、PECVD法等で行われる。ゲート絶縁膜8の材料としては、無機物であれば、Al2O3(アルミナ)、TiO2(酸化チタン)、SiO2やSiNX(窒化シリコン)、有機物であれば、PIやアクリル系樹脂が挙げられる。また、Y(イットリウム)やHf(ハフニウム)を有する強誘電体材料を用いるものであってもよい。これにより、ゲート線2に与える電圧を低くすることができる。
上述のように、転写型5をチャンバー内に収容し、チャンバー内を真空にした状態で、転写型5に連続して半導体膜7とゲート絶縁膜8を形成する。そのため、半導体膜7とゲート絶縁膜8との界面に、有機物等の汚れが付着することで生じる界面の欠陥の欠陥密度を低減させることができる。それにより、ゲートOFF時の漏れ電流値、ON/OFF電流比、モビリティ等の特性が良好なTFTを形成することができる。
次に、ステップS11〜S13において、転写型5に積層して形成した平坦化膜6、半導体膜7、およびゲート絶縁膜8を、ステップS01,S02後の基板1上に転写する工程から、それ以降のTFTの製造方法について説明する。
(ステップS21)転写
図9に示すように、基板1上に予め形成されたゲート線2上に、接着用樹脂4を介して、平坦化膜6、半導体膜7、およびゲート絶縁膜8を転写する。これらの転写は、ゲート線2上に所定の位置に位置合せしてから転写型5を押圧して行う。接着用樹脂4に押圧された平坦化膜6、半導体膜7、およびゲート絶縁膜8は、ゲート絶縁膜8が接着用樹脂4に粘着し、基板1から転写型5を離して行う離型の際に、転写型5と平坦化膜6との界面で剥離することで転写される。それにより、図10および図11に示すように、基板1のゲート線2上に、接着用樹脂4を介して、平坦化膜6、半導体膜7、およびゲート絶縁膜8が形成される。
図9に示すように、基板1上に予め形成されたゲート線2上に、接着用樹脂4を介して、平坦化膜6、半導体膜7、およびゲート絶縁膜8を転写する。これらの転写は、ゲート線2上に所定の位置に位置合せしてから転写型5を押圧して行う。接着用樹脂4に押圧された平坦化膜6、半導体膜7、およびゲート絶縁膜8は、ゲート絶縁膜8が接着用樹脂4に粘着し、基板1から転写型5を離して行う離型の際に、転写型5と平坦化膜6との界面で剥離することで転写される。それにより、図10および図11に示すように、基板1のゲート線2上に、接着用樹脂4を介して、平坦化膜6、半導体膜7、およびゲート絶縁膜8が形成される。
なお、平坦化膜6、半導体膜7、およびゲート絶縁膜8の転写は、基板1全面に一括して転写してもよいし、小面積に分けて、複数回繰り返すことにより転写してもよい。この場合、例えば、複数枚の小面積の転写型5に平坦化膜6、半導体膜7、およびゲート絶縁膜8を形成したものを準備し、順次、大面積の基板1上に複数回転写してもよい。また、小面積の転写型5に平坦化膜6、半導体膜7、およびゲート絶縁膜8を形成して大面積の基板1上に転写し、再度、転写型5に平坦化膜6、半導体膜7、およびゲート絶縁膜8を形成して基板1上に転写し、これを複数回繰り返してもよい。それにより、小面積の転写型5でも大面積の基板1上に2次元マトリックス状にアレイ化して形成することができる。そのため、基板1全面に一括して転写する方法のように、大面積の転写型5や、大面積の転写型5が収容できる真空蒸着装置を必要としない利点がある。
(ステップS22)接着用樹脂の硬化
基板1上に平坦化膜6、半導体膜7、およびゲート絶縁膜8を転写した後、接着用樹脂4を硬化させる。接着用樹脂4の硬化は、加熱して、または紫外線を照射して行う。なお、接着用樹脂4の硬化は、半導体膜7とゲート絶縁膜8の転写中、すなわち、半導体膜7とゲート絶縁膜8を未硬化の接着用樹脂4に押圧している途中で行ってもよい。また、半導体膜7とゲート絶縁膜8を未硬化の接着用樹脂4に押圧して所定の高さに保持した状態で行ってもよい。
基板1上に平坦化膜6、半導体膜7、およびゲート絶縁膜8を転写した後、接着用樹脂4を硬化させる。接着用樹脂4の硬化は、加熱して、または紫外線を照射して行う。なお、接着用樹脂4の硬化は、半導体膜7とゲート絶縁膜8の転写中、すなわち、半導体膜7とゲート絶縁膜8を未硬化の接着用樹脂4に押圧している途中で行ってもよい。また、半導体膜7とゲート絶縁膜8を未硬化の接着用樹脂4に押圧して所定の高さに保持した状態で行ってもよい。
(ステップS23)絶縁膜の形成
図12に示すように、接着用樹脂4の硬化の後、平坦化膜6上以外の接着用樹脂上4に絶縁膜9を形成する。絶縁膜9の形成はインクジェット法で行うのが好ましい。これにより、グランド線3上に絶縁体を形成するとともに、平坦化膜6、半導体膜7、およびゲート絶縁膜8の転写で生じた基板1上の段差を解消する。
図12に示すように、接着用樹脂4の硬化の後、平坦化膜6上以外の接着用樹脂上4に絶縁膜9を形成する。絶縁膜9の形成はインクジェット法で行うのが好ましい。これにより、グランド線3上に絶縁体を形成するとともに、平坦化膜6、半導体膜7、およびゲート絶縁膜8の転写で生じた基板1上の段差を解消する。
(ステップS24)水素イオンのドープ処理
図13に示すように、基板1上の半導体膜6に水素イオン(H+)をドープする処理を行う。この処理で、TFTのゲートがON状態のときのソース・ドレイン間の接続抵抗を低下させることができる。
図13に示すように、基板1上の半導体膜6に水素イオン(H+)をドープする処理を行う。この処理で、TFTのゲートがON状態のときのソース・ドレイン間の接続抵抗を低下させることができる。
水素イオンをドープする処理は、Arガス等の不活性ガスとH2(水素)ガスを供給してプラズマ処理して行われる。ArガスとH2ガスに電磁波を印加して励起させることによりプラズマ状態になり、Arイオンと水素イオンが生成される。Arイオンは、基板1表面に衝突して半導体膜7上に形成されたソース・ドレイン部分の領域の平坦化膜6を除去する。このとき、ゲート線2上方の、ゲートチャネルが形成される領域にあたる半導体膜7に形成された平坦化膜6もArイオンの衝突により削られるが、平坦化膜6は完全に除去されないような厚みを有している。なお、平坦化膜6が除去された半導体膜7上に有機物等の汚れが付着している場合には、その汚れも除去することができる。一方、水素イオンは、Arイオンにより平坦化膜6が除去された半導体膜7内に、ドナーとしてドープされる。これにより、酸化物半導体である半導体膜7の抵抗率を低下させることができる。なお、この処理は、ArガスとH2ガスは同時に供給してプラズマ状態にして処理してもよいし、Arガスを供給してプラズマ状態にして所定時間処理した後に、H2ガスを供給してプラズマ状態にして処理してもよい。これにより、効果的な処理を行うことができる。
また、水素イオンをドープする処理は、次のような方法で行ってもよい。すなわち、水素イオンをドープする処理は、水蒸気を供給して低水銀ランプ等で紫外線を照射して行われる。紫外線を照射すると、水蒸気中の水分子、または大気中のO2(酸素)、CO2(二酸化炭素)等が、紫外線のエネルギーを吸収して励起して、O3(オゾン)や原子状酸素等のラジカル、および水素イオンを生成させる。酸素ラジカルは、ソース・ドレイン部分の領域の半導体膜7上に形成された平坦化膜6と反応して、これを除去する。このとき、上述したように、ゲート線2上方の、ゲートチャネルが形成される領域にあたる半導体膜7に形成された平坦化膜6も反応して除去されるが、平坦化膜6は完全に除去されないような厚みを有している。なお、平坦化膜6が除去された半導体膜7上に有機物等の汚れが付着している場合には、その汚れも除去することができる。一方、水素イオンは、Arイオンにより平坦化膜6が除去されて露出した半導体膜7内に、ドナーとしてドープされる。そのため、酸化物半導体である半導体膜7の抵抗率を低下させることができる。なお、水蒸気の他に、H2ガスを供給して行ってもよい。この場合、紫外線の照射により、H2、または大気中の大気中のO2、CO2等から、酸素ラジカルと水素イオンが生成される。また、処理の開始時から水蒸気やH2ガスを供給し、紫外線を照射してラジカルとイオンの状態にして処理してもよい。また、紫外線を所定時間照射した後に、水蒸気およびH2ガスのいずれか一方を供給して紫外線を照射する処理を行ってもよい。これにより、効果的な処理を行うことができる。なお、水蒸気と水素を両方供給してもよい。
なお、図13において、ゲートチャネルが形成される領域にあたる半導体膜7は、半導体膜7上に形成された平坦化膜6によりマスクされる。これにより、ソース・ドレイン部分の領域を選択して、上述の水素イオンをドープする処理が行われる。この処理がされていない部分(ゲートチャネルが形成される領域に相当する)を未処理部分7aとして示し、この処理がされて低抵抗化した部分を処理部分7bとして示す。なお、未処理部分7aと処理部分7bを特に区別しないで説明するときは、半導体膜7として説明する。
なお、水素イオンをドープする処理は、大気圧で行うことが好ましい。これにより、大きな真空チャンバーを備える必要がなくなり、装置の設置スペースを抑える等の利点がある。
(ステップS25)データ線・容量電極の形成
図14および図15に示すように、水素イオンをドープする処理がされた半導体膜7上に、ゲート線2を挟んで、データ線10と容量電極11を形成する。また、容量電極11は、接着用樹脂4と絶縁膜9を挟んでグランド線3と対向するように形成する。データ線10と容量電極11の形成は、インクジェット法で行われることが好ましい。
図14および図15に示すように、水素イオンをドープする処理がされた半導体膜7上に、ゲート線2を挟んで、データ線10と容量電極11を形成する。また、容量電極11は、接着用樹脂4と絶縁膜9を挟んでグランド線3と対向するように形成する。データ線10と容量電極11の形成は、インクジェット法で行われることが好ましい。
なお、半導体膜7に対向する部分のゲート線2と、半導体膜7に接続する部分のデータ線10と、半導体膜7に接続する部分の容量電極11と、半導体膜7と、ゲート絶縁膜8と、を備えたTFT12を構成する。また、容量電極11と、グランド線3と、容量電極11とグランド線3との間に介在する接着用樹脂4および絶縁膜9と、を備えたコンデンサ13を構成する。これにより、基板1、ゲート線2、グランド線3、接着用樹脂4、平坦化膜6、半導体膜7、ゲート絶縁膜8、絶縁膜9、データ線10、容量電極11、TFT12およびコンデンサ13を備えたアクティブマトリックス基板14を構成する。
なお、データ線10と容量電極11の形成後、ゲート線2直上の平坦化膜6は、除去してもよいし、除去せずにそのまま封止用のキャップとしてもよい。
(ステップS26)絶縁膜の形成
図16に示すように、データ線10、容量電極11、平坦化膜6、および絶縁膜9上に絶縁膜15を形成する。この後に形成する画素電極と接続するため、容量電極11上の中央部を除き、容量電極11上の外周部まで絶縁膜15を形成する。絶縁膜15はTFT12のパッシべーション膜としても機能する。
図16に示すように、データ線10、容量電極11、平坦化膜6、および絶縁膜9上に絶縁膜15を形成する。この後に形成する画素電極と接続するため、容量電極11上の中央部を除き、容量電極11上の外周部まで絶縁膜15を形成する。絶縁膜15はTFT12のパッシべーション膜としても機能する。
(ステップS27)画素電極の形成
図16に示すように、容量電極11および絶縁膜15上に画素電極16を形成する。これにより、画素電極16は、容量電極11と電気的に接続される。
図16に示すように、容量電極11および絶縁膜15上に画素電極16を形成する。これにより、画素電極16は、容量電極11と電気的に接続される。
(ステップS28)絶縁膜の形成
図16に示すように、画素電極16および絶縁膜15上に絶縁膜17を形成する。この後に形成するX線変換層によって生成されたキャリアを画素電極16に収集するため、X線変換層と直接、電気的に接触させる画素電極16の中央部には、絶縁膜17を形成せずに、画素電極16の外周部まで絶縁膜17を形成する。
図16に示すように、画素電極16および絶縁膜15上に絶縁膜17を形成する。この後に形成するX線変換層によって生成されたキャリアを画素電極16に収集するため、X線変換層と直接、電気的に接触させる画素電極16の中央部には、絶縁膜17を形成せずに、画素電極16の外周部まで絶縁膜17を形成する。
なお、絶縁膜15,17の形成方法は、インクジェット法が好ましい。また、このほかにも、凸版印刷法、グラビア印刷法、フレキソ印刷法等により形成してもよい。
(ステップS29)X線変換層の形成
図17に示すように、画素電極16および絶縁膜17上にX線変換層18を形成する。本実施例の場合、受光素子であるX線変換層18としてアモルファスセレン(a‐Se)を積層するので、真空蒸着法等を用いる。X線変換層18にどのような半導体を用いるかで形成方法を変えてもよい。
図17に示すように、画素電極16および絶縁膜17上にX線変換層18を形成する。本実施例の場合、受光素子であるX線変換層18としてアモルファスセレン(a‐Se)を積層するので、真空蒸着法等を用いる。X線変換層18にどのような半導体を用いるかで形成方法を変えてもよい。
(ステップS30)電圧印加電極の形成
図17に示すように、X線変換層18上に電圧印加電極19を形成する。この後、図18に示すように、ゲート駆動回路20、電荷‐電圧変換器群21、マルチプレクサ22等の周辺回路を接続することでFPD23の一連の製造を終了する。
図17に示すように、X線変換層18上に電圧印加電極19を形成する。この後、図18に示すように、ゲート駆動回路20、電荷‐電圧変換器群21、マルチプレクサ22等の周辺回路を接続することでFPD23の一連の製造を終了する。
<フラットパネル型X線検出器>
以上のようにして製造されたFPD23は、図17および図18に示すように、X線が入射されるX線検出部SCには、XY方向に2次元マトリックス状にX線検出素子DUが配列されている。X線検出素子DUは、入射されたX線に感応して電荷信号を画素ごとに出力するものである。なお、説明の都合上、図18では、X線検出素子DUが3×3画素分の2次元状マトリックス構成としているが、実際のX線検出部SCにはX線検出素子DUが、例えば、4096×4096画素分程度に、FPD23の画素数に合わせたマトリックス構成としている。なお、X線検出素子DUは本発明における光に関する素子に相当する。
以上のようにして製造されたFPD23は、図17および図18に示すように、X線が入射されるX線検出部SCには、XY方向に2次元マトリックス状にX線検出素子DUが配列されている。X線検出素子DUは、入射されたX線に感応して電荷信号を画素ごとに出力するものである。なお、説明の都合上、図18では、X線検出素子DUが3×3画素分の2次元状マトリックス構成としているが、実際のX線検出部SCにはX線検出素子DUが、例えば、4096×4096画素分程度に、FPD23の画素数に合わせたマトリックス構成としている。なお、X線検出素子DUは本発明における光に関する素子に相当する。
また、X線検出素子DUは、図17に示されるように、バイアス電圧が印加される電圧印加電極19の下層に、X線の入射によりキャリア(電子・正孔対)を生成するX線変換層18が形成されている。そして、X線変換層18の下層には、画素ごとにキャリアを収集する画素電極16が形成され、さらに、画素電極16に収集されたキャリアにより発生した電荷を蓄積するコンデンサ13と、コンデンサ13と電気的に接続されたTFT12と、TFT12へスイッチ作用の信号を送るゲート線2と、TFT12を通してコンデンサ13に蓄積された電荷をX線検出信号として読み出すデータ線10と、それらを支持する基板1とを備えるアクティブマトリックス基板14が形成されている。このアクティブマトリックス基板14によりX線変換層18にて生成したキャリアからX線検出信号を画素ごとに読み出すことができる。このように、各X線検出素子DUには、X線変換層18と、画素電極16と、コンデンサ13と、TFT12とが備えられている。
X線変換層18は、X線感応型半導体からなり、例えば、非晶質のアモルファスセレン(a‐Se)膜で形成されている。また、X線変換層18にX線が入射すると、このX線のエネルギーに比例した所定の個数のキャリアが直接生成される構成(直接変換型)となっている。このa‐Se膜は特に検出エリアの大面積化を容易にすることができる。X線変換層18として、上記以外にも他の半導体膜、例えば、CdTe(テルル化カドミウム)等の多結晶半導体膜でもよい。
このように、本実施例1のFPD23は、X線検出画素である検出素子DUがX,Y方向に沿って多数配列された2次元アレイ構成のフラットパネル型X線センサとなっているので、検出素子DUごとに局所的なX線検出を行うことができ、X線強度の2次元分布測定が可能となる。
本実施例1のFPD23によるX線検出動作は以下の通りである。
すなわち、被検体にX線を照射してX線撮像を行う場合には、被検体を透過した放射線像がa‐Se膜上に投影されて、像の濃淡に比例したキャリアがa‐Se膜内に発生する。発生したキャリアは、バイアス電圧が生じる電界により画素電極16に収集され、キャリアの生成した数に相応して電荷がコンデンサ13に誘起されて所定時間蓄積される。その後、ゲート駆動回路20からゲート線2を介して送られるゲート電圧により、TFT12は、スイッチング作用をして、コンデンサ13に蓄積された電荷が、TFT12を経由し、データ線10を介して電荷‐電圧変換器群21で電圧信号に変換され、マルチプレクサ22によりX線検出信号として順に外部に読み出される。
すなわち、被検体にX線を照射してX線撮像を行う場合には、被検体を透過した放射線像がa‐Se膜上に投影されて、像の濃淡に比例したキャリアがa‐Se膜内に発生する。発生したキャリアは、バイアス電圧が生じる電界により画素電極16に収集され、キャリアの生成した数に相応して電荷がコンデンサ13に誘起されて所定時間蓄積される。その後、ゲート駆動回路20からゲート線2を介して送られるゲート電圧により、TFT12は、スイッチング作用をして、コンデンサ13に蓄積された電荷が、TFT12を経由し、データ線10を介して電荷‐電圧変換器群21で電圧信号に変換され、マルチプレクサ22によりX線検出信号として順に外部に読み出される。
上述したFPD23におけるデータ線10、ゲート線2、グランド線3、画素電極16、容量電極11および電圧印加電極19を形成する導電体は、Ag、Au、Cu、Al等の金属をペースト状にした金属インクで形成したものでもよいし、ITOインクや、ポリスチレンスルホン酸をドープしたポリエチレンジオキシチオフェン(PEDOT/PSS)などに代表される光電導性の有機物インクを印刷することで形成してもよい。また、ITOとAu薄膜などの構成でもよい。
以上のような各工程を備えた光マトリックスデバイスの製造方法によれば、深さの異なる2種類の段差パターンを有する転写型5に、転写型の、物質を形成させる転写面に設けられた段差を埋めて転写面を平坦化するように平坦化膜を形成する。そのため、平坦化膜を形成した後に転写型に形成する半導体膜7およびゲート絶縁膜8に段差をつけることなく、転写型の転写面に設けられた段差により、マスクとして機能する所定パターンの平坦化膜を半導体膜に接して形成することができる。これにより、フォトリソグラフィ法を使用しないで、半導体膜上にマスクとして機能する平坦化膜パターンを形成することができるので、製造工程が簡単であり低コスト化を可能にすることができる。
次に、図面を参照して本発明の実施例2を説明する。図19は、実施例2に係るステップS11′(平坦化膜の形成)〜S13′(ゲート絶縁膜の形成)の説明に供する縦断面図であり、図20および図21は、実施例2に係るステップS21′(転写)の説明に供する縦断面図である。
実施例1では、凸版印刷のように、転写型5の凸部の転写面に形成された物質を基板1側に転写していたが、凹版印刷のように、転写型の凹部の転写面に形成された物質を基板側に転写してもよい。以下に説明する。なお、上述した実施例1と重複する部分の説明は省略する。
実施例2のFPDの製造方法は、実施例1のステップS01、S02、そして、ステップS22〜S30のステップが同じであり、ステップS11〜S13、およびステップS21が異なる。ステップS11〜S13、およびステップS21の代わりにそれぞれ、以下のステップS11′〜S13′、およびステップS21′が実施される。
先ず、使用する転写型について説明する。図19に示すように、転写型30は、深さの異なる2種類の段差(凹凸)を有している。基板1上に2次元マトリックス状に配置されるTFTが形成される位置に転写物質を転写するように、転写型30は、例えば、物質を形成して転写させる転写面が、転写型30の凹部分の表面にある第1凹部30aと、第1凹部30aの転写面(内側の表面)にさらに設けられた第2凹部30bと、を有する構成となっている。
(ステップS11′)平坦化膜の形成
図19に示すように、転写型30上に平坦化膜6を形成する。本実施例では、平坦化膜6は、転写型30の第1凹部30aの転写面に設けられた第2凹部30bを平坦化膜6の材料で埋めるとともに、第2凹部30bを含み第1凹部30aの転写面上まで平坦化膜を積層して、その表面が平坦化するように形成される。平坦化膜6の形成は、インクジェット法、ディスペンサ法等で行われる。
図19に示すように、転写型30上に平坦化膜6を形成する。本実施例では、平坦化膜6は、転写型30の第1凹部30aの転写面に設けられた第2凹部30bを平坦化膜6の材料で埋めるとともに、第2凹部30bを含み第1凹部30aの転写面上まで平坦化膜を積層して、その表面が平坦化するように形成される。平坦化膜6の形成は、インクジェット法、ディスペンサ法等で行われる。
(ステップS12′)半導体膜の形成
平坦化膜6が形成された転写型30の平坦化膜6上に半導体膜7を形成する。半導体膜7の形成は、インクジェット法により転写型30の第1凹部30a内に形成された平坦化膜6上に選択的に形成される。
平坦化膜6が形成された転写型30の平坦化膜6上に半導体膜7を形成する。半導体膜7の形成は、インクジェット法により転写型30の第1凹部30a内に形成された平坦化膜6上に選択的に形成される。
(ステップS13′)ゲート絶縁膜の形成
半導体膜7が形成された転写型30の半導体膜7上にゲート絶縁膜8を形成する。ゲート絶縁膜8の形成は、上述した半導体膜7の形成方法と同様に、インクジェット法により転写型30の第1凹部30a内に形成された半導体膜7上に選択的に形成される。
半導体膜7が形成された転写型30の半導体膜7上にゲート絶縁膜8を形成する。ゲート絶縁膜8の形成は、上述した半導体膜7の形成方法と同様に、インクジェット法により転写型30の第1凹部30a内に形成された半導体膜7上に選択的に形成される。
(ステップS21′)転写
図20および図21に示すように、基板1上に予め形成されたゲート線2上に、接着用樹脂4を介して、平坦化膜6、半導体膜7、およびゲート絶縁膜8を転写する。これらの転写は、ゲート線2上に所定の位置に位置合せしてから転写型30を押圧して行う。接着用樹脂4に押圧された平坦化膜6、半導体膜7、およびゲート絶縁膜8は、ゲート絶縁膜8が接着用樹脂4に粘着し、基板1から転写型30を離して行う離型の際に、転写型30の第1凹部30aおよび第2凹部30bから剥離することで転写される。なお、転写型30を、曲面に第1凹部30aおよび第2凹部30bが形成された円筒状のものを採用して、ロール・ツー・ロール法で、平坦化膜6、半導体膜7、およびゲート絶縁膜8をそれぞれ形成し、基板1上に所定の位置に押圧して転写してもよい。これにより、生産性を向上させることができる。
図20および図21に示すように、基板1上に予め形成されたゲート線2上に、接着用樹脂4を介して、平坦化膜6、半導体膜7、およびゲート絶縁膜8を転写する。これらの転写は、ゲート線2上に所定の位置に位置合せしてから転写型30を押圧して行う。接着用樹脂4に押圧された平坦化膜6、半導体膜7、およびゲート絶縁膜8は、ゲート絶縁膜8が接着用樹脂4に粘着し、基板1から転写型30を離して行う離型の際に、転写型30の第1凹部30aおよび第2凹部30bから剥離することで転写される。なお、転写型30を、曲面に第1凹部30aおよび第2凹部30bが形成された円筒状のものを採用して、ロール・ツー・ロール法で、平坦化膜6、半導体膜7、およびゲート絶縁膜8をそれぞれ形成し、基板1上に所定の位置に押圧して転写してもよい。これにより、生産性を向上させることができる。
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
(1)上述した各実施例では、転写型5,30転写面上まで平坦化膜6を形成していたが、転写面に設けられた段差である凹部5b,30bを埋めることのみで平坦化することができるときは、転写面上まで積層して平坦化膜を形成しなくともよい。
(2)上述した各実施例では、転写型5,30の転写面に設けられた段差である凹部5b,30bは、断面形状が矩形であるが、これに限られない。断面形状が例えば、矩形の角を面取りした形状もの、矩形の角を丸めた形状のもの、矩形の対向する2辺にテーパーがついている形状のもの(例えば、台形状)、半円状のもの、半楕円状のもの、多段状のものであってもよい。
(3)上述した各実施例では、転写型5,30の転写面に設けられた段差は1つであったが、これに限られない。2つ以上の段差を有していてもよいし、2つ以上の異なる深さの段差を有していてもよい。
(4)上述した各実施例では、X線変換層18はX線によりキャリアを生成するものであったが、これに限られない。γ線等の放射線に感応する放射線変換層や光に感応する光変換層を用いてもよい。また、光変換層の代わりにフォトダイオードを用いてもよい。こうすれば、同じ構造でありながら放射線検出器や光検出器を製造することができる。
(5)上述した各実施例では、光マトリックスデバイスの一例に、受光素子で構成されたデバイスとしてフラットパネル型X線検出器の製造方法を説明したが、これに限られない。表示素子で構成されるデバイスとして、例えば、液晶ディスプレイ、カラー液晶ディスプレイや有機ELディスプレイの製造方法に適用してもよい。
(6)上述した各実施例では、転写型5,30に平坦化膜6をそのまま形成したが、転写型5,30からの離型性が良好でない場合は、剥離層を設けてもよい。剥離層としては、フッ素プラズマ処理を施して形成されるものであってもよいし、例えば80度程度に加熱すると粘着性が低下する樹脂や、紫外線が照射されると粘着性が低下する樹脂であってもよいし、また、フッ素系やシリコーン系の剥離剤を塗布するものであってもよい。
1 …基板
2 …ゲート線
3 …グランド線
4 …接着用樹脂
5 …転写型
5a …凸部
5b …凹部
6 …平坦化膜
7 …半導体膜
7a …未処理部分
7b,7c …処理部分
8 …ゲート絶縁膜
9 …絶縁膜
10 …データ線
11 …容量電極
12 …薄膜トランジスタ(TFT)
13 …コンデンサ
14 …アクティブマトリックス基板
23 …フラットパネル型X線検出器(FPD)
30 …転写型
30a…第1凹部
30b…第2凹部
2 …ゲート線
3 …グランド線
4 …接着用樹脂
5 …転写型
5a …凸部
5b …凹部
6 …平坦化膜
7 …半導体膜
7a …未処理部分
7b,7c …処理部分
8 …ゲート絶縁膜
9 …絶縁膜
10 …データ線
11 …容量電極
12 …薄膜トランジスタ(TFT)
13 …コンデンサ
14 …アクティブマトリックス基板
23 …フラットパネル型X線検出器(FPD)
30 …転写型
30a…第1凹部
30b…第2凹部
Claims (8)
- 薄膜トランジスタを備えた光に関する素子を基板上に2次元マトリックス状に配列して構成された光マトリックスデバイスの製造方法であって、
少なくとも深さの異なる2種類の段差パターンを有する転写型に、前記転写型の、所定の物質を形成させる転写面上に設けられた段差を平坦化させるための平坦化膜を形成する平坦化膜形成ステップと、
前記平坦化膜が形成された転写型に半導体膜を形成する半導体膜形成ステップと、
前記半導体膜が形成された前記転写型にゲート絶縁膜を形成する絶縁膜形成ステップと、
基板上に予め形成されたゲート線上に、接着用樹脂を介して、前記平坦化膜、前記半導体膜、および前記ゲート絶縁膜を転写する転写ステップと、
を備えていることを特徴とする光マトリックスデバイスの製造方法。 - 請求項1に記載の光マトリックスデバイスの製造方法において、
前記平坦化膜形成ステップは、前記転写型に、前記転写面上まで積層して平坦化膜を形成することを特徴とする光マトリックスデバイスの製造方法。 - 請求項1または2に記載の光マトリックスデバイスの製造方法において、
前記転写ステップの後に、不活性ガスと水素を供給してプラズマ処理するプラズマ処理ステップを備えていることを特徴とする光マトリックスデバイスの製造方法。 - 請求項3に記載の光マトリックスデバイスの製造方法において、
前記プラズマ処理ステップは、前記不活性ガスを供給してプラズマ処理した後に、前記水素ガスを供給してプラズマ処理することを特徴とする光マトリックスデバイスの製造方法。 - 請求項1または2に記載の光マトリックスデバイスの製造方法において、
前記転写ステップの後に、水蒸気および水素の少なくともいずれか一方を供給して紫外線を照射する処理を行う紫外線処理ステップを備えていることを特徴とする光マトリックスデバイスの製造方法。 - 請求項5に記載の光マトリックスデバイスの製造方法において、
前記紫外線処理ステップは、紫外線を所定時間照射した後に、水蒸気および水素の少なくともいずれか一方を供給して紫外線を照射する処理を行うことを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から6のいずれかに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスは、放射線検出器であることを特徴とする光マトリックスデバイスの製造方法。 - 請求項1から6のいずれかに記載の光マトリックスデバイスの製造方法において、
前記光マトリックスデバイスは、画像表示装置であることを特徴とする光マトリックスデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009216829A JP5299190B2 (ja) | 2009-09-18 | 2009-09-18 | 光マトリックスデバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009216829A JP5299190B2 (ja) | 2009-09-18 | 2009-09-18 | 光マトリックスデバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011066280A JP2011066280A (ja) | 2011-03-31 |
JP5299190B2 true JP5299190B2 (ja) | 2013-09-25 |
Family
ID=43952203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009216829A Expired - Fee Related JP5299190B2 (ja) | 2009-09-18 | 2009-09-18 | 光マトリックスデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5299190B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6190192B2 (ja) * | 2013-07-16 | 2017-08-30 | ソニーセミコンダクタソリューションズ株式会社 | 放射線撮像装置および放射線撮像表示システム |
JP6052313B2 (ja) * | 2015-02-26 | 2016-12-27 | 株式会社島津製作所 | 放射線検出器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002268585A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
JP4830362B2 (ja) * | 2005-06-22 | 2011-12-07 | 株式会社島津製作所 | 光または放射線検出器の製造方法および撮像装置 |
JP2007073855A (ja) * | 2005-09-09 | 2007-03-22 | Toshiba Corp | 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 |
JP2009051178A (ja) * | 2007-08-29 | 2009-03-12 | Ricoh Co Ltd | シリコーン・エラストマー・スタンプ及びスタンプを用いた薄膜トランジスタの製造方法 |
-
2009
- 2009-09-18 JP JP2009216829A patent/JP5299190B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011066280A (ja) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3976915B2 (ja) | 二次元画像検出器およびその製造方法 | |
US9343503B2 (en) | Electromagnetic wave detecting element | |
US9640718B2 (en) | Method for manufacturing display element, display element, and display device | |
CN102257617B (zh) | 光矩阵器件的制造方法 | |
JP4205134B2 (ja) | 二次元画像検出器 | |
KR101899481B1 (ko) | 전자 장치의 배선 형성 방법 | |
JP5299190B2 (ja) | 光マトリックスデバイスの製造方法 | |
JP5445590B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2012138547A (ja) | フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材 | |
KR20150018668A (ko) | 이미지센서 및 이의 제조방법 | |
JP5333046B2 (ja) | アクティブマトリックスアレイの製造方法 | |
JP2009130127A (ja) | 放射線検出器およびその製造方法 | |
JP2010258348A (ja) | 光マトリックスデバイスの製造方法 | |
US12066580B2 (en) | Photodetection device | |
US8415634B2 (en) | Apparatus and method for detecting radiation | |
JP5516196B2 (ja) | 薄膜トランジスタの製造方法 | |
US20120142132A1 (en) | Method of manufacturing optical matrix device | |
JP2015118984A (ja) | 半導体装置およびその製造方法 | |
JP5360431B2 (ja) | 光マトリックスデバイスの製造方法 | |
JP3670161B2 (ja) | 二次元画像検出器 | |
JP2005167260A (ja) | 二次元画像検出器 | |
JP2010267719A (ja) | 薄膜電子素子の製造方法 | |
JP2007214236A (ja) | X線検出器の製造方法およびx線検出器 | |
JP2006303070A (ja) | 二次元画像検出器およびその製造方法 | |
JP2009032864A (ja) | 放射線検出器の製造方法および放射線検出器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
LAPS | Cancellation because of no payment of annual fees |