[go: up one dir, main page]

JP5238641B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5238641B2
JP5238641B2 JP2009189868A JP2009189868A JP5238641B2 JP 5238641 B2 JP5238641 B2 JP 5238641B2 JP 2009189868 A JP2009189868 A JP 2009189868A JP 2009189868 A JP2009189868 A JP 2009189868A JP 5238641 B2 JP5238641 B2 JP 5238641B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
film
droplet discharge
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009189868A
Other languages
English (en)
Other versions
JP2009290227A (ja
Inventor
舜平 山崎
徹 高山
哲司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009189868A priority Critical patent/JP5238641B2/ja
Publication of JP2009290227A publication Critical patent/JP2009290227A/ja
Application granted granted Critical
Publication of JP5238641B2 publication Critical patent/JP5238641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0241Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は配線、導電層を作製する技術に関し、特に絶縁表面上に液滴吐出法を用いて配
線や導電層、半導体装置及び表示装置を作製する技術に関する。
絶縁表面上の薄膜を用いて形成された薄膜トランジスタ(TFT)は集積回路等に広く
応用されている。そのうち、TFTを使用した表示パネルは、特に大型の表示装置に用途
が大きく拡大していることから、更に、画面サイズの高精細化、高開口率化、高信頼性、
大型化の要求が高まっている。
また、それらの要求に対する研究も進んできており、これからはそれら要求に応えるの
はもちろん、コスト的にも秀でた製品を作製することがより競争力をつけるためには必須
の条件となりつつある。
このような薄膜トランジスタにおける配線の作製方法としては、基板の全面に導電層の
被膜を形成し、その後マスクを用いてエッチング処理を行う方法がある(特許文献1参照
)。
また、高機能化に対する要求も高まっており、パネルと同一基板上に駆動回路やCPU
等を同時に形成する試みもなされている。
特開2002-359246号公報
上記の特許文献1のように配線を形成する場合、ICPエッチング装置を例に挙げると
、バイアス電力密度、ICP電力密度、圧力、エッチングガスの総流量、酸素添加率およ
び下部電極の温度などのエッチング条件によってレジストと導電層との選択比が変化し、
基板内で導電層の幅や長さがばらつく場合がある。
また、エッチング処理を行う場合、フォトレジスト等を用いたマスクを作製する工程が
必要となるため、工程が長くなってしまう。さらに、一旦全面に導電層を形成後、所望の
形状になるようにエッチング処理を行うため、無駄となる材料が発生する。特に、パター
ニングの際に使用するレジスト材料はその価格が非常に高価であることもあり、最終的な
製品のコストに大きな影響を及ぼす一因となっている。
その上、エッチングされる部分、もしくは使用しない部分に用いられる材料は除去され
、廃液となる。近年は、環境に関する意識も高まってきているため、適切な処理を行い、
適切に廃棄することが必須となるが、それには大きな設備投資と費用がかかってしまう。
これも、商品の低価格化を目指すためには大きな障害となる。もちろん、それら材料はた
だ捨てられるのみであるため、資源の無駄ともなっている。
このような問題は、メータ角の大型基板上に配線を形成する場合に、より深刻な問題と
なる。
これに対し、最近液滴吐出法を用いて、基板上に直接パターニングを施す方法が検討さ
れ始めている。これに関しては、例えば金属の超微粒子を溶液に分散させた特殊なインク
を用いて、直接基板上に配線あるいは電極パターンを形成する方法等が考えられている。
また、従来のフォトリソグラフィ法のようにマスクを用いてパターニングを行う代わりに
、直接液滴吐出法でレジストを吐出しパターンを形成する方法も提案されている。
しかしながら、液滴吐出法を用いて配線を形成すると、コンタクトホールに完全に充填
ができなかったり、段差が発生してしまったりすることが考えられる。コンタクトホール
が完全に充填できていないとその部分のコンタクトがとれず断線した状態になってしまう
恐れがある。また、コンタクトがとれていたとしても、高抵抗化したり、中に取り込まれ
ている気体(空気など)が後の工程において加熱をした際に膨張して不都合を引き起こし
てしまったりする恐れががある。段差に関しては、大きな段差が発生したまま層を積み重
ねてゆき、凹部同士、凸部同士が重なると段差も大きくなり、最終的には断線などの不良
を起こす原因となる。これらのことは信頼性の面で大きな問題である。
さらに、導電性組成物を含む液滴が基板に着弾してから薄膜パターンになるまでの現象
は非常に複雑であり、乾燥課程がその特性に大きく関係する。すなわち、着弾した液滴が
乾燥した後、どのような形状を取るかにより特性が変化し、それは液滴の乾燥課程に依存
するのである。この乾燥課程を制御するのは非常に困難であり、安定した製品を提供する
ための一つの大きな課題となる。
このような問題を鑑み、本発明では信頼性とコストパフォーマンスに秀でた半導体装置
を提供するための配線形成法を提供することを目的とする。さらに、本発明の配線形成法
を用いた半導体装置の作製方法、表示装置の作製方法を提供することを目的とする。
そこで本発明は、液滴吐出法により配線を形成する配線の作製方法において、配線を作製
した後リフローする。
これにより、平坦化、リペア及び配線形状を整えることができ、信頼性とコストパフォ
ーマンスに秀でた半導体装置を提供するための配線形成法、半導体装置の作製方法、表示
装置の作製方法を提供することが可能となる。
本発明は、液滴吐出法を用いた配線の形成方法において、下層部とのコンタクトを形成す
る開口部が設けられた絶縁膜上に、液滴吐出法により導電性組成物よりなる液滴を滴下す
ることで少なくとも前記開口部を含む位置に配線を作製し、前記配線が作製された基板に
加熱処理を行うことで、前記開口部上の前記配線の表面位置とそれ以外の部分の前記配線
の表面位置における高さを概略一致させることを特徴とする。
また、本発明は、液滴吐出法を用いた配線の形成方法において、下層部とのコンタクトを
形成する開口部が設けられた絶縁膜上に、液滴吐出法により導電性組成物よりなる液滴を
滴下することで少なくとも前記開口部を含む位置に配線を作製し、前記配線が作製された
基板に加熱処理を行うことで前記開口部を充填することを特徴とする。
また、本発明は、液滴吐出法を用いた配線の形成方法において、下層部とのコンタクトを
形成する開口部が設けられた絶縁膜上に、液滴吐出法により導電性組成物よりなる液滴を
滴下することで少なくとも前記開口部を含む位置に配線を作製し、前記配線が作製された
基板に加熱処理を行うことで、前記開口部上の前記配線の表面位置とそれ以外の部分の前
記配線の表面位置における高さを概略一致させ、かつ前記開口部を充填することを特徴と
する。
また、本発明は、上記構成において、前記加熱処理の後、前記配線上にマスクを形成し、
前記マスクを用いて前記配線のエッチングを行うことを特徴とする。
また、本発明は、上記構成において、前記配線が形成される前に前記基板上に隔壁を形成
し、前記液滴吐出法により形成される配線は前記隔壁に囲まれた内部に形成されることを
特徴とする。
また、本発明は、上記構成において、前記マスクは液滴吐出法により形成されることを特
徴とする。
また、本発明は、上記構成において、前記隔壁は液滴吐出法により作製されることを特徴
とする。
また、本発明は、上記構成において、前記配線を作製する工程は減圧下で行われることを
特徴とする。
また、本発明は、上記構成において、前記加熱処理はランプを用いて行うことを特徴とす
る。
また、本発明は、上記構成において、前記加熱処理はレーザを照射することにより行うこ
とを特徴とする。
また、本発明は、上記構成において、前記導電性組成物は、ナノメタル粒子を含む材料を
溶媒に分散させたものであることを特徴とする。
また、本発明は、上記されたの配線の作成方法を用いたことを特徴とする表示装置の作成
方法である。
本発明を利用することによって配線の凹凸やコンタクト不良を大幅に低減することが可
能となり、製品の信頼性、安定性が大幅に向上する。
また、液滴吐出法により配線を形成しているため、材料を必要部分にのみ塗布することが
可能となり、材料費の削減につながる。さらに配線のエッチングによる廃液もなくなるた
め、廃棄物処理に要する負担も軽くなり製品の低価格化に貢献することができる。
実施の形態1を表す図。 実施の形態2を表す図。 実施の形態3を表す図。 実施の形態4を表す図。 実施例1を表す図。 実施例1を表す図。 実施例2を表す図。 実施例2を表す図。 実施例4を表す図。 実施例5を表す図。 液滴吐出法による多層配線形成の例を表す図。 液滴吐出法によるコンタクトホール形成の例を表す図。 本発明に用いられる装置を表す図。 コンピュータ制御に関するブロック図。 電子機器の一例を表す図。 電子機器の一例を表す図。 多層配線形成の例を表す図。 実施の形態4を表す図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発 明は多
くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱する
ことなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に 理解される
。従って、本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
図1(A)に本発明の実施の一形態を示す。基板101上に形成された下地絶縁膜10
2上の導電層103に層間絶縁膜104を介して導通をとる例を示す。
層間絶縁膜104に形成された下層部とのコンタクトを形成する開口部であるコンタク
トホール111上にインクジェットのノズル105より導電性組成物をが分散した液滴1
06を滴下し、配線107を形成する。その際、層間絶縁膜104に下層の導電層103
の形状を反映して形成された凸部を反映した配線上の凸部112、コンタクトホールの形
状を反映して形成された凹部113により、段差114が形成されてしまう。
この段差114は何らかの平坦化の処理を行わないとそのまま上層に反映されていって
しまう。表示装置の画素部で大きな段差が発生してしまうと表示ムラや欠陥の原因となる
ことがある。また、CPUなど高密度に集積する必要がある場合に有効である多層配線を
形成する場合にも、段差が存在すると積層するうちに段差が深くなり、断線などによる不
良が発生しやすくなる。
そこで、液滴吐出法により形成された配線115に、配線に使用されている導電性組成
物の軟化点以上の温度をかけてリフローする。配線に使用された導電性組成物は有機溶媒
などの溶媒に分散している状態であるが、熱をかけることで溶媒は蒸発し分散されていた
導電性組成物は凝集する。さらに熱を加えてゆくと導電性組成物の融点に近づくため、再
度、流動性が増してくる。流動性が増し、配線の形状が変わり始める温度を軟化点と呼ぶ
ことにする。
軟化点以上の熱が加えられたことによって導電性組成物は、流動性を増し、表面張力や位
置エネルギーなどの推進力によって凹部113に配線材料が移動する。これにより配線1
15は配線109のように段差114が小さくなり平坦化する。
図11にはリフローを行った場合と行わなかった場合の積層された配線の模式図を示す
。おのおのの層間絶縁膜の厚さ、コンタクトホールの場所、コンタクト径は同一となって
いる。図11(A)のように多層配線化した場合、積層する毎に凹凸が大きくなっていっ
ていることがわかる。一方、図11(B)のようにリフローを行うことによって明らかに
凹凸が少なくなり平坦化されている。
このように配線が平坦化されると、前述の問題は起こりにくくなり、結果として信頼性
の向上につながる。また、液滴吐出法により配線を形成しているため、材料を必要部分に
のみ塗布することが可能となり、材料費の削減につながる。さらに配線のエッチングによ
る廃液もなくなるため、廃棄物処理に要する負担も軽くなり製品の低価格化に貢献するこ
とができる。
図1(B)は減圧下での液滴吐出法による配線形成の様子を表したものである。減圧下
での液滴吐出法による塗布は、分散媒の揮発が早いため、迅速に作製工程が進められるな
どメリットが大きいが、液滴の粘度が高くなり110の様に配線表面が平坦にならない場
合も考えられる。この場合でも、リフローを行うことで段差の改善とともに表面の平坦性
も得られるため、減圧下での恩恵を享受した上大きな信頼性も得ることができる。
(実施の形態2)
本発明の他の実施の形態について図2を用いて説明する。
基板上201上の下地絶縁膜202上に形成したTFT(半導体層203、ゲート絶縁
膜206、ゲート電極205)に層間絶縁膜207に開けた下層部とのコンタクトを形成
する開口部であるコンタクトホールを介して液滴吐出法により必要とする部分配線を形成
した。
ノズル208から導電性組成物が分散された液滴209を滴下し配線210を形成する
。配線210は実施の形態1で説明した様にコンタクトホールの形状を反映して凹部21
2が形成されてしまう。また、アスペクト比の大きいコンタクトホールなどでは液滴が完
全に充填されず、コンタクト不良211を起こす可能性もある。コンタクト不良は特に減
圧下において液滴吐出法により配線を形成した場合に予想される。
ここで、配線210を構成する導電性組成物が軟化し、流動性を増す温度(軟化点)以
上の熱を加えることによってリフローさせると、凹部212の段差は緩和され、コンタク
トホールは充填され、それぞれ214、213の様にリペアされる。
このように、液滴吐出法により形成された配線の不良をリフローすることにより回復さ
せることが可能となり、コスト的にも工程的にも、信頼性的にも秀でた製品を作製するこ
とが可能となる。
(実施の形態3)
本実施の形態では他の実施の形態について図3を用いて説明する。TFTに接続するよ
うに開けられたコンタクトホールに液滴吐出法を用いてノズル301から導電性組成物が
分散された液滴を滴下し、配線302を形成する。
配線302は今まで述べてきたように、コンタクトホールの形状を反映した凹凸部、及
びコンタクト不良306ができてしまっている可能性がある。
そこで、配線を形成した導電性組成物の軟化点以上の温度で加熱を行い、リフローする
ことによってそれらの不都合を解消することができる。(図3(B))
ところが、駆動回路や集積回路など、微細なパターンが必要である部分においては、図
3(B)304に示したように、リフローによって広がってしまった配線がショートを起
こしてしまう可能性がある。また、非常に微細なパターンが要求される様な部分では液滴
吐出法により滴下した時点でショートを起こす可能性も考えられる。
そこで、これら駆動回路や集積回路など、微細なパターンを要求されるような部分には
選択的にマスク305を使用し(図3(C))、エッチングを行うことにより(図3(D
))、高度な集積を要する回路であっても信頼性高く作製することが可能となる。また、
液滴吐出法のみで配線を作成する方法に比べるとエッチング工程が増えてしまうが、マス
クを液滴吐出法により作製すれば、マスク材料の削減ができ、コスト的に有利である。
また、さらに微細なパターンが要求される場合には液滴吐出法によりレジストなどの感
光性の材料でマスクを作製し、マスクの露光、現像工程を経てエッチングを行うとよい。
この場合であっても従来の全面にレジストを塗布し、露光、現像を行う場合と比較し、大
幅なレジスト使用量の削減になる。
もちろん、レジストによるマスクは全面に塗布しても、本発明の適用は可能である。
(実施の形態4)
本発明の他の実施の形態について図4を参照して説明する。図4(A)は図4(B)を
A−A‘で切断した場合の斜視図である。なお、この図面の膜圧などの比率はわかりやす
さのために変更してあるため、実際の比率と異なる場合がある。また、記載を省略してい
る部分もある。
本実施の形態では、TFTを作製して層間絶縁膜などを作製し、コンタクトホールを開
けた後、配線のパターンに沿って隔壁401を形成する。隔壁401は液滴吐出法を用い
て材料を滴下して作製するとよいが、それに限ることでは無い。また、材料としては、リ
フローの熱に耐えることができ隔壁の役割を果たす絶縁物よい。また、この隔壁401は
リフロー後、選択的に除去が可能な材料であり、除去することが前提であれば絶縁物で無
くともよい。これら材料は使用者が適宜選択することが可能である。この隔壁作製の工程
はコンタクトホールを開ける前に形成してもよい。
続いて、液滴吐出法により導電性組成物の分散した液滴を、隔壁の内側に滴下し、40
2に代表されるような配線を形成する。配線は前述してきたとおり、コンタクトホールの
形状を反映し凹部403が形成される。また、場所によっては404の様にコンタクトホ
ールが完全に充填されず、コンタクト不良を起こす場合もある。
液滴吐出法により液滴を配線のパターンに沿って形成したら、配線を構成している導電
性組成物の軟化点以上の温度に加熱処理を行ってリフローする。
結果、凹部の凹凸は緩和され、配線表面は平坦化し、コンタクトホールが充填されるこ
とでコンタクト不良はリペアされこれら起因の不都合が解消される。これによって飛躍的
に信頼性が向上することとなる。また、隔壁が設けられていることでリフローされた配線
が不都合な部分に広がり、ショートしてしまうことも防止でき精密なパターンを形成する
際にも信頼性を損なうことが無い。もちろん、これらの工程は液滴吐出法を使用している
ため材料の無駄が少なくコスト的にも非常に優秀な方法である。また、必要な部分のみの
加工であるため大面積基板であっても迅速に処理を行うことが可能である。
本実施の形態には表示装置の画素部を例にとって説明したが、もちろんそれに限らず駆
動回路部においても、CPUを代表とする集積回路にも適用することが可能である。
また、本実施の形態は図18に示したように隔壁の代わりに溝1401を設けることに
よっても実現が可能である。
本発明の実施の一例として、アクティブマトリクス型液晶表示装置の作成方法を図5,
6により詳細に説明する。本実施例では従来使用していたフォトリソグラフィ法によるパ
ターニングを用いていないが、適宜前述した実施の形態3〜4と組み合わせることによっ
て、より信頼性の向上した液晶表示装置を提供することができるようになる。また、必要
に応じて従来のプロセスを使用することは使用者の判断にゆだねるところである。
ここでは、本発明を用いて、アクティブマトリクス液晶表示装置のうち、Nチャネル型
TFT(スイッチ用)と容量を同一基板上に形成する作製工程について説明する。
基板601には、ガラス基板、プラスチック基板に代表される可撓性基板など、本工程
の処理温度に耐えうる基板を用いる(図5(A))。具体的には、透光性を有する基板6
01を用いてアクティブマトリクス基板を作製する。基板サイズとしては、600mm×
720mm、680mm×880mm、1000mm×1200mm、1100mm×1
250mm、1150mm×1300mm、1500mm×1800mm、1800mm
×2000mm、2000mm×2100mm、2200mm×2600mm、または2
600mm×3100mmのような大面積基板を用い、製造コストを削減することが好ま
しい。用いることのできる基板として、コーニング社の#7059ガラスや#1737ガ
ラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの
透光性基板を用いることもできる。
本実施例ではガラス基板601を用いた。続いて基板601上に、絶縁膜から成る下地
膜602を形成する。下地膜602は単層又は積層構造のいずれでもよく、本実施例では
、2層構造として、スパッタリング法を用い、1層目として窒化酸化珪素膜を50nm、
2層目として酸化窒化珪素膜を50nmの厚さに形成し、その後CMP法などの方法によ
り表面を平坦化した(図5(A))。
次いで、下地膜602上に半導体層603を形成する。半導体層603は、まず公知の
方法(スパッタリング法、LPCVD法、プラズマCVD法等)により25〜80nmの厚
さで半導体膜を成膜する。次いで前記半導体膜を公知の結晶化法(レーザー結晶化法、R
TA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる
熱結晶化法等)を用いて結晶化させる。なお前記半導体膜としては、非晶質半導体膜、微
結晶半導体膜、結晶質半導体膜又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する
化合物半導体膜などを用いても良い。
本実施例では、プラズマCVD法を用いて、膜厚50nmの非晶質珪素膜を成膜した。そ
の後、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(
500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行って結晶質珪素膜を
形成した。その後、本発明による液滴吐出法によって、インクジェットノズル604より
吐出したレジスト605によりマスクパターンを形成した。さらに、該マスクパターンを
使用してドライエッチング法により半導体層603を形成した(図5(B))。
なお、レーザー結晶化法で結晶質半導体膜を作製する場合のレーザーは、連続発振また
はパルス発振の気体レーザー又は固体レーザーを用いれば良い。前者の気体レーザーとし
ては、エキシマレーザー、YAGレーザー等が挙げられ、後者の固体レーザーとしては、
Cr、Nd等がドーピングされたYAG、YVO4等の結晶を使ったレーザー等が挙げら
れる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可
能な固体レーザーを用い、基本波の第2〜第4高調波を適用するのが好ましい。上記レー
ザーを用いる場合には、レーザー発振器から放射されたレーザービームを光学系で線状に
集光して、半導体膜に照射すると良い。
但し、本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行っ
たため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪素膜上
に50〜100nmの非晶質珪素膜を形成し、加熱処理(RTA法、ファーネスアニール炉
を用いた熱アニール等)を行って、該非晶質珪素膜中に前記金属元素を拡散させ、前記非
晶質珪素膜は加熱処理後にエッチングを行って除去する。その結果、前記結晶質珪素膜中
の金属元素の含有量を低減または除去することができる。また半導体層603を形成後、
TFTのしきい値を制御するために微量な不純物元素(ボロン)のドーピング(チャネル
ドーピング)を行ってもよい。
次いで、半導体層603を覆うゲート絶縁膜606を形成する。ゲート絶縁膜606は
プラズマCVD法やスパッタ法を用いて、膜厚を40〜150nmとして珪素を含む絶縁膜
で形成する。本実施例では、ゲート絶縁膜606としてプラズマCVD法により酸化窒化
珪素膜を115nmの厚さに形成した。
さらに、同様に液滴吐出法により、減圧又は真空中で第1の導電層(ゲート配線、ゲー
ト電極、キャパシタ電極)608を形成する(図5(C))。
インクジェットには多数の液滴噴射ノズルを有している。また、ノズル径の異なるインク
ヘッドを複数用意し、用途に応じて、ノズル径の異なるインクヘッドを使い分けてもよい
。なお、通常のインクヘッドのノズル径は50〜100μmであり、このノズル径にも依
存するが、スループットを考慮して、一度の走査で形成できるようにするために、一行又
は一列と同じ長さになるように、複数のノズルを並列に配置してもよい。また、任意の個
数のノズルを配置して、複数回走査しても構わないし、また同じ箇所を複数回走査するこ
とで重ね塗りをしてもよい。さらに、インクヘッドを走査することが好ましいが、基板を
移動させても構わない。なお基板とインクヘッドとの距離は、所望の箇所に滴下するため
に、できるだけ近づけておくことが好ましく、具体的には、0.1〜2ミリ程度が好まし
い。
インクヘッドから1回に吐出する組成物の量は10〜70pl、粘度は100cp以下
、粒径0.1μm以下が好ましい。これは、乾燥が起こることを防ぎ、また粘度が高すぎ
ると、吐出口から組成物を円滑に吐出できなくなったりするためである。用いる溶媒や、
用途に合わせて組成物の粘度、表面張力、乾燥速度などは適宜調節する。またインクヘッ
ドから吐出される組成物は、基板上で連続して滴下して線状又はストライプ状に形成する
ことが好ましい。しかし、例えば1ドット毎などの所定の箇所毎に滴下してもよい。
インクヘッドから吐出する組成物は、タンタル(Ta)、タングステン(W)、チタン
(Ti)、モリブデン(Mo)、アルミニウム(Al)、銀(Ag)、銅(Cu)、クロ
ム(Cr)、ニオブ(Nd)から選択された元素、または前記元素を主成分とする合金材
料若しくは化合物材料、AgPdCu合金などのAg合金、もしくはAl合金から適宜選
択された導電性の材料を溶媒に溶解又は分散させたものを用いる。溶媒には、酢酸ブチル
、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコー
ル類、メチルエチルケトン、アセトン等の有機溶剤などを用いる。溶媒の濃度は、導電性
材料の種類などに適宜決定するとよい。
また、インクヘッドから吐出する組成物として、銀(Ag)、金(Au)、白金(Pt
)を粒径10nm以下で分散させた超微粒子(ナノメタル粒子)を用いてもよい。このよ
うに、粒径の微細な粒子を溶媒に分散又は溶解した組成物を用いると、ノズルの目詰まり
という問題を解決することができる。なお、液滴吐出法を用いる本発明では、組成物の構
成材料の粒径は、ノズルの粒径よりも小さいことが必要となる。また、ポリエチレンジオ
キシチオフェン/ポリスチレンスルホン酸(PEDT/PSS)水溶液などの導電性ポリマー(導
電性高分子)を用いてもよい。
また、銀または銅といった低抵抗金属を配線材料として用いると、配線抵抗の低抵抗化
を図ることができるため、大型の基板を用いる場合に好ましい。しかも、これらの金属材
料は通常のドライエッチング法によって加工することが難しいため、液滴吐出法で直接パ
ターニングを行うことは、極めて効果的である。但し、例えば銅などの場合には、トラン
ジスタの電気的特性に悪影響を及ぼさないようにするために、拡散を防ぐバリア性の導電
膜を設けることが好ましい。バリア性の導電膜により、トランジスタが有する半導体に銅
が拡散することなく、配線を形成することができる。このバリア性の導電膜としては、窒
化タンタル(TaN)、窒化チタン(TiN)又は窒化タングステン(WN)から選ばれ
た一種又は複数種の積層膜を用いることができる。また、銅は酸化しやすいため、酸化防
止剤などを併用することが好ましい。
その後、第1の導電層が形成された基板に常圧または減圧、あるいは真空中で、150
〜300度の範囲で加熱処理を施すことで、その溶媒を揮発させて、その組成物密度を向
上させて、抵抗値が低くなるようにする。但し、インクジェットノズル604から吐出す
る組成物における溶媒は、基板に滴下後に揮発するものが適している。本実施例の様に真
空下で吐出が行われている場合は、通常の大気圧下の場合に比べて、蒸発速度が早いのが
特徴であるが、特にトルエンなどの揮発性の高い溶媒を用いると、組成物を基板に滴下後
、瞬時に揮発する。そのような場合には、加熱処理の工程は削除しても構わない。しかし
、組成物の溶媒は特に限定されず、滴下後に揮発する溶媒を用いた場合であっても、加熱
処理を施すことで、その組成物密度を向上させて、所望の抵抗値になるようにしてもよい
。またこの加熱処理は、液滴吐出法により薄膜を形成した毎に行ってもよいし、任意の工
程毎に行ってもよいし、全ての工程が終了した後に一括して行ってもよい。また、リフロ
ーを行う場合には省略しもかまわない。
加熱処理は、加熱源にハロゲンなどのランプを用いて、直接基板を高速加熱するランプ
アニール装置や、レーザー光を照射するレーザー照射装置を用いる。両者とも加熱源を走
査することで、所望の箇所のみに加熱処理を施すことができる。その他の方法として、所
定の温度に設定されたファーネスアニールを用いてもよい。但し、ランプを用いる場合に
は、加熱処理を行う薄膜の組成を破壊せず、加熱のみを可能とする波長の光であり、例え
ば、400nmよりも波長の長い光、即ち赤外光以上の波長の光が好ましい。取り扱いの
面からは、遠赤外線(代表的な波長は4〜25μm)を用いることが好ましい。またレー
ザー光を用いる場合、レーザー発振装置から発振されるレーザー光の基板におけるビーム
スポットの形状は、列又は行の長さと同じ長さになるように線状に成形することが好まし
い。そうすると、一度の走査でレーザー照射を終了させることができる。本実施例では、
加熱処理として、通常のファーネスアニールを用いた。
続いて、ゲート電極608をマスクとして、半導体層603に、N型又はP型を付与す
る不純物元素を添加するドーピング処理を行う。本実施例では、半導体層603にN型を
付与する不純物元素を添加し、半導体層603にP型を付与する不純物元素を添加して、
不純物領域を形成した。同時に、不純物元素が全く添加されない領域又は微量の不純物元
素が添加された領域(チャネル形成領域と総称)を形成した。
この後、一旦全面を覆う第1の層間絶縁膜609を形成する。該第1の層間絶縁膜60
9はプラズマCVD法やスパッタ法を用いて、膜厚を40〜150nmとして珪素を含む絶
縁膜で形成する。本実施例では、第1の層間絶縁膜609としてプラズマCVD法により
窒化珪素膜を100nmの厚さに形成した。さらに、同様にして全面を覆う第2の層間絶縁
膜610を形成する。第2の層間絶縁膜610としては、CVD法によって形成された酸
化珪素膜、SOG(Spin On Glass)法又はスピンコート法によって塗布された酸化珪素
膜、アクリル等の有機絶縁膜又は非感光性の有機絶縁膜が0.7〜5μmの厚さで形成す
る。本実施例では、塗布法で膜厚1.6μmのアクリル膜50を形成した。なお第2の層間
絶縁膜610は、基板601上に形成されたTFTによる凹凸を緩和し、平坦化する意味
合いが強いので、平坦性に優れた膜が好ましい。さらに、第3の層間絶縁膜611となる
窒化珪素膜を0.1μmの厚さで形成する。
しかる後に、コンタクトホール613を形成するためのレジストパターン612を、上
述の場合と同様に液滴吐出法によって形成する。ついで、該レジストパターンをマスクと
して異方性ドライエッチング法によってコンタクトホール613を形成した(図5(D)
)。
このコンタクトホールの形成は、上記の様にレジストを塗布することによって形成して
もよいが、他の方法として図12の様にインクジェット装置のノズル505からエッチン
グ液506を滴下することによって層間絶縁膜503をエッチングし、コンタクトホール
を形成してもよい。コンタクトホールが形成されたら下層の配線または導電層504への
ダメージを最小限に抑えるためにインクジェットのノズルを換えて洗浄液508を滴下す
るなどし、洗浄するとよい。
この後、レジストパターン612を除去した後、液滴吐出法により、第2の導電層(ソー
ス配線、ドレイン配線)615を前記コンタクトホール613の底部まで延在するように
形成する。本実施例において、吐出する組成物はとしては、銀とアルミニウムの合金の微
粒子を分散剤を用いて有機溶媒中に分散させた液を用いた。銀とアルミニウムの比率は銀
に対しアルミニウムが40〜80atom%程度のものを使用するとよい。他にアルミニウム
単体、アルミニウムとゲルマニウムの合金、銀とゲルマニウムの合金や銀と錫の合金等の
材料を使用することが可能である。材料については使用者が適宜選択することが可能であ
る。このときの断面図を図6(A)に示す。
この場合、コンタクトホールの底部には、Alで形成されたゲート電極パターンあるいは
Siパターン上のソース/ドレイン領域が露出している。コンタクトホール内には、十分
の液滴を与える必要が有るため、この部分に対してより多くの液滴の吐出を行うことが必
要である。あるいは、重ね塗りにより、この部分の塗布量を増すことも、コンタクト抵抗
不良を抑制する点で重要となる。なお、第2の導電層を形成する場合には、吐出する組成
物の粘度を最適な値に設定することが必要である。
引き続いて、加熱処理を行う。加熱処理はRTA、GRTA法、レーザ照射、ランプ加熱
などにより行うとよい。本実施例ではAgとAlの合金で配線を作製しているため500
〜600℃で瞬間的に加熱を行うことによってリフローする。(図6(B))これにより
、コンタクトホールの形状を反映した凹凸や乾燥課程によって発生した配線形状の差異が
緩和される。また、コンタクトホールへの組成物の充填が不十分であったとしてもリペア
が可能である。ここまでの工程により、絶縁表面を有する基板601上にトランジスタを
形成することができた。
続いて、全面に第2の導電層615と電気的に接続されるように、透明導電体からなる画
素電極616を形成する(図6(B))。画素電極616には、一例として、酸化インジ
ウムと酸化スズの化合物(ITO)、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸
化スズ、酸化インジウム、窒化チタンなどが挙げられる。本実施例では画素電極616と
して、液滴吐出法で、0.1μmの厚さでITO膜を形成した(図6(C))。
以上、画素部においてはソース配線と、画素部のTFT及び保持容量と、端子部で構成さ
れたアクティブマトリクス基板を作製することができる。そして、必要があれば、アクテ
ィブマトリクス基板または対向基板を所望の形状に分断する。
この後、共通電極617、カラーフィルタ618、ブラックマトリックス619などが形
成された対向基板620と貼り合わせる。そして所定の方法で液晶621を注入し、液晶
表示装置を完成する。(図6(D))。
以上の工程によって得られた液晶モジュールに、バックライト、導光板を設け、カバー
で覆えば、アクティブマトリクス型液晶表示装置(透過型)が完成する。なお、カバーと
液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板は
、アクティブマトリクス基板と対向基板の両方に貼り付ける。
また、本実施の形態は透過型の例を示したが、特に限定されず、反射型や半透過型の液晶
表示装置も作製することができる。反射型の液晶表示装置を得る場合は、画素電極として
光反射率の高い金属膜、代表的にはアルミニウムまたは銀を主成分とする材料膜、または
それらの積層膜等を用いればよい。
また、必要に応じて駆動回路部など高度な集積が必要な部分において、実施の形態3や
実施の形態4と組み合わせて配線を作製するとより信頼性が向上する。もちろん部分的に
だけではなく全面に適用してもよい。
以上、本発明の第1の実施例について、アクティブマトリックス型の液晶表示装置につい
て説明したが、本実施実施例に限定されることなく、本発明の趣旨に基づき適用が可能と
なる。例えばアクティブマトリクス型有機EL表示装置の場合についても同様に適用する
ことが可能である。また、本実施例で取り上げた材料、形成方法に関しても、本発明の趣
旨に則り適宜選択して用いることが可能である。
本発明の第二の実施例について、図7、8を用いて詳細に説明する。本発明においても
、従来使用していたフォトリソグラフィ法によるパターニングを用いていないが、適宜前
述した実施の形態3〜4と組み合わせることによって、より信頼性の向上した液晶表示装
置を提供することができるようになる。また、必要に応じて従来のプロセスを使用するこ
とは使用者の判断にゆだねるところである。
基板801には、ガラス基板、プラスチック基板に代表される可撓性基板など、本工程
の処理温度に耐えうる基板を用いる(図8(A))。本実施例ではガラス基板801を用
いた。続いて基板801上に、絶縁膜から成る下地膜802を形成する。下地膜802は
単層又は積層構造のいずれでもよく、本実施例では、2層構造として、スパッタリング法
を用い、1層目として窒化酸化珪素膜を50nm、2層目として酸化窒化珪素膜を50n
mの厚さに形成し、その後CMP法などの方法により表面を平坦化した(図7(A))。
次いで、下地膜802上に半導体層803を形成する。半導体層803は、まず公知の
方法(スパッタリング法、LPCVD法、プラズマCVD法等)により25〜80nmの厚
さで半導体膜を成膜する。次いで前記半導体膜を公知の結晶化法(レーザー結晶化法、R
TA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる
熱結晶化法等)を用いて結晶化させる。なお前記半導体膜としては、非晶質半導体膜、微
結晶半導体膜、結晶質半導体膜又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する
化合物半導体膜などを用いても良い。
本実施例では第一の実施例と同様にして、プラズマCVD法を用いて、膜厚50nmの非
晶質珪素膜を成膜した。その後、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この
非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間
)を行って結晶質珪素膜を形成した。その後、減圧又は真空中でインクジェットヘッド8
07より吐出したレジストのパターニングを行い、該レジストパターンをマスクレジスト
のパターニングを行い、該レジストパターンをマスクとしてドライエッチング法によって
半導体層804〜806を形成した(図7(B))
続いて、ゲート絶縁膜809を形成する。ゲート絶縁膜809はプラズマCVD法により
酸化窒化珪素膜を115nmの厚さに形成した(図7(B))。
ついで、第一の実施例と同様にして、減圧又は真空中で第1の導電層(ゲート配線、ゲ
ート電極)810〜813をタングステン膜で形成する。(図7(B))
その後、第1の導電層が形成された基板に常圧または減圧、あるいは真空中で、150
〜300度の範囲で加熱処理を施すことで、その溶媒を揮発させ良好な導電特性を得る。
但し、インクヘッド807から吐出する組成物における溶媒は、基板に滴下後に揮発する
ものが適している。特にトルエンなどの揮発性の高い溶媒を用いると、組成物を基板に滴
下後、揮発する。そのような場合には、加熱処理の工程は削除しても構わない。しかし、
組成物の溶媒は特に限定されず、滴下後に揮発する溶媒を用いた場合であっても、加熱処
理を施すことで、その組成物の粘度を低下させて、所望の粘度になるようにしてもよい。
またこの加熱処理は、液滴吐出法により薄膜を形成した毎に行ってもよいし、任意の工程
毎に行ってもよいし、全ての工程が終了した後に一括して行ってもよい。また、リフロー
を行う場合省略してもかまわない。
さらに、ゲート電極811〜813をマスクとして、半導体層804〜806に、N型
又はP型を付与する不純物元素を添加するドーピング処理を行う。本実施例では、半導体
層804にN型を付与する不純物元素を添加し、半導体層805、806にP型を付与す
る不純物元素を添加して、不純物領域を形成した。同時に、不純物元素が全く添加されな
い領域又は微量の不純物元素が添加された領域(チャネル形成領域と総称)を形成した。
この後、一旦全面を覆う第1の層間絶縁膜814を形成する。該第1の層間絶縁膜81
4はプラズマCVD法やスパッタ法を用いて、膜厚を40〜150nmとして珪素を含む絶
縁膜で形成する。本実施例では、第1の層間絶縁膜814としてプラズマCVD法により
窒化珪素膜を100nmの厚さに形成した。さらに、同様にして全面を覆う第2の層間絶縁
膜815を形成する。第2の層間絶縁膜815としては、塗布法で膜厚1.6μmのアクリ
ル膜を形成した。さらに、第3の層間絶縁膜816となる窒化珪素膜を0.1μmの厚さ
で形成する。
しかる後に、コンタクトホールを形成するためのレジストパターンを、上述の場合と同
様に液滴吐出法によって形成する。ついで、該レジストパターンをマスクとして異方性ド
ライエッチング法によってコンタクトホールを形成した。(図7(C))
この後、第2の導電層(ソース配線、ドレイン配線)817〜822を前記コンタクトホ
ールの底部まで延在するように形成する。本実施例においては、第2の導電層は銀と錫の
微粒子を界面活性剤を用いて有機溶媒中に分散させた液を吐出して配線パターンを形成し
た。銀とアルミニウムの比率は銀に対しアルミニウムが40〜80atom%程度のものを使
用するとよい。他にアルミニウム単体、アルミニウムとゲルマニウムの合金、銀とゲルマ
ニウムの合金や銀と錫の合金等の材料を使用することが可能である。材料については使用
者が適宜選択することが可能である。
このようにして形成された配線パターンにはコンタクトホールなどを反映して凹凸が形
成されていたり、有機溶媒の乾燥状況によって形状に差異が生じてしまっていたり、完全
にコンタクトホールが充填されていなかったりなどの不都合が発生している可能性がある
この不都合を解消するために、引き続いて加熱処理を行う。加熱処理はRTA、GRTA
法、レーザ照射、ランプ加熱などにより行うとよい。本実施例ではAgとAlの合金で配
線を作製しているため500〜600℃で瞬間的に加熱を行うことによってリフローする
。これにより、コンタクトホールの形状を反映した凹凸や乾燥課程によって発生した配線
形状の差異が緩和される。また、コンタクトホールへの組成物の充填が不十分であったと
してもリペアが可能である。ここまでの工程により、絶縁表面を有する基板801上にト
ランジスタを形成することができた。このときの断面図を図7(D)に示す。
続いて、全面に第2の導電層820、822と電気的に接続されるように、透明導電体か
らなる画素電極901、902を形成する。画素電極901、902には、一例として、
酸化インジウムと酸化スズの化合物(ITO)、酸化インジウムと酸化亜鉛の化合物、酸
化亜鉛、酸化スズ、酸化インジウム、窒化チタンなどが挙げられる。本実施例では画素電
極901、902として、液滴吐出法を使用して、0.1μmの厚さでITO膜を形成し
た(図8(A))。
この後、有機ELによる発光素子の形成工程に入ることになる。画素電極901、90
2の端面を覆うように絶縁膜903を形成する。絶縁膜903を形成する材料は特に限定
されず、無機又は有機の材料で形成することができる。この後、発光層となる有機ELを
含む領域を形成することになるが、画素電極901、902と接するように発光層904
、905を減圧又は真空中で順次形成する(図8(B、C))。発光層904、905の
材料は特に限定されるものではないが、カラー表示を行う場合には、赤、緑、青の各色の
材料を用いる。ついで、第2の画素電極(陰極)906を減圧又は真空中で蒸着法により
形成する(図8(D))。
第2の画素電極(陰極)906は、仕事関数の小さい金属(リチウム(Li)、マグネ
シウム(Mg)、セシウム(Cs))を含む薄膜、Li、Mg等を含む薄膜上に積層した
透明導電膜との積層膜で形成する。膜厚は陰極として作用するように適宜設定すればよい
が、0.01〜1μm程度の厚さで形成する。本実施例では、第2の画素電極906とし
てアルミニウムとリチウムの合金膜(Al-Li)を0.1μmの厚さで形成した。なお
第2の画素電極906は、全面に成膜する。
陰極として良く用いられる金属膜は、周期律表の1族若しくは2族に属する元素を含む
金属膜であるが、これらの金属膜は酸化しやすいので表面を保護しておくことが望ましい
。また、必要な膜厚も薄いため、抵抗率の低い導電膜を補助的に設けて陰極の抵抗を下げ
、加えて陰極の保護を図るとよい。抵抗率の低い導電膜としてはアルミニウム、銅又は銀
を主成分とする金属膜が用いられる。
発光層904、905と第2の画素電極906の形成は、インクヘッド807から吐出
される組成物の変更、又は組成物が充填されたインクヘッド807の変更により実現する
。この場合、大気開放されることなく行うことができるため、水分などに弱い発光素子の
高信頼性につながる。
これまでの工程において形成された、第1の画素電極901、902、発光層904、
905及び第2の画素電極906の積層体が発光素子に相当する。第1の画素電極901
、902は陽極、第2の画素電極906は陰極に相当する。発光素子の励起状態には一重
項励起と三重項励起があるが、発光はどちらの励起状態を経てもよい。
本実施例では、発光素子から発せられる光を基板801側(底面)側から取り出す、所
謂下面出射を行う場合を示した。しかし、基板801の表面から光を取り出す、所謂上面
出射を行うようにしてもよい。その場合、第1の画素電極901、902を陰極、第2の
画素電極906を陽極に相当するように形成し、さらに第2の画素電は透明材料で形成す
るとよい。また、駆動用TFTはNチャネル型TFTで形成することが好ましい。なお、
駆動用TFTの導電型は適宜変更しても構わないが、容量素子は該駆動用TFTのゲート
・ソース間電圧を保持するように配置する。なお本実施例では、発光素子を用いた表示装
置の場合を例示したが、液晶素子を用いた液晶表示装置やその他の表示装置に本発明を適
用してもよい。
また、必要に応じて駆動回路部など高度な集積が必要な部分において、実施の形態3や
実施の形態4と組み合わせて配線を作製するとより信頼性が向上する。もちろん部分的に
だけではなく全面に適用してもよい。
上記構成を有する本発明は、基板の大型化に対応可能で、スループットや材料の利用効
率を向上させた上で高い信頼性を備えた配線、導電層及び表示装置の作製方法を提供する
ことができる。
本発明における他の実施例を図17を用いて説明する。図17はCPU等の高度な集積
を必要とする場合に有効である多層配線を形成した例である。
本実施例では最上層第7層目の配線1700のみ液滴吐出法を使用して形成しており、
1層目から6層目までの配線は従来の感光性のレジストをマスクに使用したフォトリソグ
ラフィ工程を経て形成している。このように精密性を要求される配線の形成には従来通り
スパッタリングによる膜を形成し、フォトリソ工程を経てエッチングにより配線パターン
を形成し、上層の比較的太い配線パターンのみ液滴吐出法を用いて形成してもよい。本実
施の形態では一例として最上層のみ液滴吐出法を使用して形成した例を示す。
図17は集積された回路のごく一部の断面の模式図を示したものであり、本発明の趣旨を
逸脱しない限り、この構造に限られるものではなく、もちろん積層数もこれに限ったこと
ではないことを明記しておく。
下地絶縁膜1702が形成された基板1701の上に半導体層1703を形成し、ゲー
ト絶縁膜1704を介して一層目の配線としてゲート電極1705を形成する。続いて酸
化シリコン、アクリル、ポリイミドなどの材料を使用して層間絶縁膜1706を形成し、
感光性のレジスとを露光、現像することにより作製したマスクを用いてエッチングを行い
コンタクトホールを形成する。
続いて半導体層の不純物領域に接続する様にして第2層目の配線を形成する。配線の材
料としてはアルミニウムやチタン、アルミニウムとチタンの合金そしてそれらの積層膜な
どがよく用いられるが、本実施例ではアルミニウムとゲルマニウムの合金を配線として使
用する。アルミニウムとゲルマニウムの合金を使用することでリフローを行って平坦化す
ることが可能となる。
第2層目の配線を形成したら、配線の軟化点以上の熱を瞬間的に加えることによりリフ
ローする。具体的な温度については配線に使用したアルミニウムとチタンの合金における
それぞれの比率で変わってくるがだいたい250〜400℃程度である。リフローするこ
とによって平坦性が良好となり、コンタクト不良も回復するため信頼性の面で大きな改善
が期待できる。
次に、再度層間絶縁膜を形成し、第3層目の配線を第2の配線と同様に形成する。ここ
でもアルミニウムとゲルマニウムの合金を使用し、リフローを行うとよい。
その後も順次同様に積層を重ね、最上層の配線1700に液滴吐出法を適用した。使用
する吐出する組成物はとしては、銀とアルミニウムの合金の微粒子を分散剤を用いて有機
溶媒中に分散させた液を用いた。形成した配線は500℃から600℃の熱をレーザやラ
ンプを用いることによって瞬間的に加熱し、リフローする。この際、瞬間的に加熱される
ことで熱的非平衡な状態でリフローされるため、下層の配線には熱はほとんど伝わらない
。配線1700はリフローされ、配線1707のように平坦性を増す。
このように、順次積層しリフローを重ねることによって、多層構造の集積回路を形成し
たとしても平坦性と信頼性に優れたものを作製することが可能となる。
また、本発明のように最上層の配線まで平坦性が良好なものを作製すれば、その転写技
術への応用が期待できる。最近研究されているプラスチック基板などへの素子の形成法の
一つとして転写技術がある。
その技術は、一度通常と同様にガラス基板などに素子を形成し、形成した素子を支持体
に貼り付けて元のガラス基板から剥離する技術がある。この際、素子の表面に大きな凹凸
があったとすると、支持体との密着性が悪くなり、剥離が正常に行われないなどの不都合
が発生する恐れがある。本発明を使用することで、素子表面の平坦性が増し、そのような
不都合の発生を抑制する効果を期待することができる。
本実施例ではチャネルエッチ型のボトムゲート型TFTに本発明を適用した例について
図9を用いて説明する。
基板1600上にTa、Cr、Mo、Alなどでゲート電極1610を形成する。その
後、窒化シリコン膜、酸化シリコン膜、または酸化タンタル膜などでゲート絶縁膜160
1を形成し、その上にゲート電極1610と一部が重なるように非晶質構造を有する半導
体膜1602を形成する。非晶質構造を有する半導体膜1602の代表的な材料は非晶質
シリコンであり、プラズマCVD法で100〜250nmの厚さに形成する。続いてn型ま
たはp型不純物が添加されたは、非晶質構造を有する半導体膜1602と重ねて設ける。
この2層を島状に加工してから次いで、Cr、Ti、Taなどで膜を形成する。この膜は
パターニングされソース・ドレイン電極1605,1606となる。このソース・ドレイ
ン電極1605,1606をマスクとしてn型またはp型不純物が添加された半導体層を
エッチング処理して1603,1604の2つの領域に分割する。このエッチング処理は
、非晶質構造を有する半導体層1602との選択加工ができないので、その一部もエッチ
ングして除去される。その後、絶縁膜を成膜しソース・ドレイン電極1605,1606
に接続するようにコンタクトホールを形成する。(図9(A))
コンタクトホールを介してソース・ドレイン電極1606に接続するように配線160
8を液滴吐出法を用いて形成する。吐出する液滴の組成物としては、銀とアルミニウムの
合金の微粒子を分散剤を用いて有機溶媒中に分散させた液を用いるとよい。(図9(B)
形成した配線は500℃から600℃の熱をレーザやランプを用いることによって瞬間的
に加熱し、リフローする。(図9(C))この際、瞬間的に加熱されることで熱的非平衡
な状態でリフローされるため、下層の配線には熱はほとんど伝わらない。配線1608は
配線の凹凸やコンタクト不良が発生していてもリフローすることでそれら起因の不都合を
低減することができる。結果として信頼性高い製品を材料の無駄を省き低コストで提供す
ることが可能となる。
液滴吐出法により形成された導電層や絶縁膜の表面の凹凸や盛り上がりを平坦化するに
は図10のような方法も考えられる。基板1000上に下地絶縁膜1001、半導体層1
002、ゲート絶縁膜1003まで形成されたところに液滴吐出法を用いてノズル100
4から導電性組成物を含む液滴1005を滴下し導電層1006を形成する。
形成した導電層を加熱してからテフロン(登録商標)等により被服された基板1007
やローラー1008などでプレスしたり(図10(A)(B))することにより表面の微
細な凹凸が平坦化される。この際、プレス処理ではなく、バフ研磨や電解研磨、複合電解
研磨などを用いてもよい。
図13は液滴吐出法により配線等を形成するための装置の一例である。装置全体は、基
板1101をメカニカルチャック等の手法で固定しY方向に正確に移動させるための手段
1106、インクヘッド1102に組成物を供給する手段1107、処理室を真空にする
真空排気手段1103などから構成される。
まず、前記真空排気手段1103は、チャンバー内を排気し高真空下に保つことができる
。さらに、チャンバー内において、インクヘッド1102は基板1101上に所望のパタ
ーン形成するための材料を含んだ微小な液適を吐出する手段で、多数のノズルを有し、位
置の微調整ができるようになっている。一方、基板1101はY軸方向に移動可能であり
、基板上で連続した配線のパターンが形成されるように、インクヘッド1102から吐出
する周期と基板1101の移動距離及びインクヘッド1102の位置の微調整を同時に調
節することによって、種々のパターンを基板上に形成することができる。
その他、付随する要素として、処理する基板を保持する基板保持手段1105から搬出入
させる搬送手段、清浄な空気を送り出し作業領域の埃を低減するクリーンユニットなどを
備えても良い。
真空排気手段1103においては、排気ポンプとして、ターボ分子ポンプ、メカニカル
ブースターポンプ、油回転ポンプ、若しくはクライオポンプを用いることが可能であるが
、それらを適宜組み合わせて使用することが望ましい。
本発明では、配線、導電膜、あるいはレジスト材料のパターン形成は、インクジェット
用処理室1108で行う。インクヘッド1102から1回に吐出する組成物の量は10〜
70pl、粘度は100cp以下、粒径0.1μm以下が好ましい。これは、乾燥が起こ
ることを防ぎ、また粘度が高すぎると、吐出口から組成物を円滑に吐出できなくなったり
するためである。用いる溶媒や、用途に合わせて組成物の粘度、表面張力、乾燥速度など
は適宜調節する。またインクヘッドから吐出される組成物は、基板上で連続して滴下して
線状又はストライプ状に形成することが好ましい。しかし、例えば1ドット毎などの所定
の箇所毎に滴下してもよい。インクジェット用処理室1108には基板保持手段1105
やインクヘッド1102等が設けられている。
本実施の形態における装置に関しては、図13には記載していないが、さらに基板11
01や基板上のパターンへの位置合わせのためのセンサや、インクジェット用処理室11
08へのガス導入手段、インクジェット用処理室1108内部の排気手段、基板を加熱処
理する手段、基板へ光照射する手段、加えて温度、圧力等、種々の物性値を測定する手段
等を、必要に応じて設置しても良い。またこれら手段も、インクジェット用処理室110
8外部に設置した制御手段1109によって一括制御することが可能である。さらに制御
手段1109をLANケーブル、無線LAN、光ファイバ等で生産管理システム等に接続す
れば、工程を外部から一律管理することが可能となり、生産性を向上させることに繋がる
以上、本発明は上記の実施形態の手段を様々に応用して自由に組み合わせて用いること
が可能である。また、吐出に用いる材料としては、溶媒に溶かすことあるいは加温によっ
て液化することができ、液滴として吐出が可能である材料であればよく、例えば、配線と
なる導電性材料、レジスト材料、配向膜となる樹脂材料、発光素子に用いる発光材料、ウ
エットエッチングに用いるエッチング溶液などと、用途に応じて使用が可能である。
一方、本発明で用いられる基板としては、所望のサイズのガラス基板の他、プラスチッ
ク基板に代表される樹脂基板、或いはシリコンに代表される半導体ウエハ等の被処理物に
適用することができる。さらに、表面が平坦な基板あるいは凹凸パターンが形成された基
板のいずれであっても構わない。また、基板表面の親水性基板、疎水性に関しては、上述
の如くその適用範囲において適宜選択しても良いし、そうでなくとも良い。
なお、制御手段1109をパソコンなどに接続することで、入力された回路配線を即座
に作製することができる。このときのシステムについて、図14を用いて簡単に説明する
基幹となる構成要素としては、CPU3100、揮発性メモリ3101、不揮発性メモ
リ3102及びキーボードや操作ボタンなどの入力手段3103、液滴吐出手段3104
を有する液滴吐出装置が挙げられる。その動作について簡単に説明すると、入力手段31
03により、回路配線のデータが入力されたら、このデータはCPU3100を介して揮
発性メモリ3101又は不揮発性メモリ3102に記憶される。そして、このデータを基
に、液滴吐出手段3104が選択的に液滴組成物を吐出することで、配線を形成すること
ができる。
上記構成により、露光を目的としたマスクが不要となり、露光、現像などの工程を大幅
に削減することができる。その結果、スループットが高くなり、大幅に生産性を向上させ
ることができる。また本構成は、配線の断線箇所や、配線と電極間の電気的接続の不良箇
所などをリペアする目的で使用してもよい。この場合、例えばパソコンなどにリペア箇所
を入力し、該箇所にノズルから液滴組成物を吐出させることが好適である。また、メータ
角の大型基板に対しても簡単に配線を形成することができ、さらに所望の箇所に必要な量
の材料のみを塗布すればよいため、無駄な材料が僅かとなることから材料の利用効率の向
上、作製費用の削減を実現する。
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディ
スプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カ
ーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、
記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録
媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。そ
れらの電子機器の具体例を図15、16に示す。
図15(A)は表示装置であり、筐体2001、支持台2002、表示部2003、ス
ピーカー部2004等を含む。本発明は、表示部2003の作製に適用される。特に、本
発明は20〜80インチの大画面の表示装置に好適である。

図15(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2
103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本
発明は、表示部2102に適用することができる。
図15(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202
、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウ
ス2206等を含む。本発明は、表示部2203に適用することができる。
図15(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッ
チ2303、操作キー2304、赤外線ポート2305等を含む。本発明は、表示部23
02に適用することができる。
図15(E)は携帯型のゲーム機であり筐体2801、表示部2802、スピーカ部2
803、操作キー2804、記録媒体挿入部2805等を含む。本発明は表示部2802
に適用することができる。
図16(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)
であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体
(DVD等)読込部2405、操作キー2406、スピーカー部2407等を含む。表示
部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示
するが、本発明は表示部A、B2403、2404に適用することができる。なお、記録
媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図16(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体
2501、表示部2502、アーム部2503を含む。本発明は、表示部2502に適用
することができる。
図16(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、
外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー260
7、音声入力部2608、操作キー2609等を含む。本発明は、表示部2602に適用
することができる。
図16(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声
入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、ア
ンテナ2708等を含む。本発明は、表示部2703及びCPU2709に適用すること
ができる。CPU2709はパネルに同時形成され、多層配線化されている。本発明は特
にこのCPU2709に好適に適用される。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。さらに不良も少なくなるため低価格化の実現にも貢献する。また、製品の信
頼性も向上するためメーカーとしての信頼度も高めることができる。

Claims (1)

  1. 絶縁膜に溝とコンタクトホールとを形成し、
    前記溝及び前記コンタクトホールに液滴を滴下して配線を形成し、
    加熱処理を行って、前記配線をリフローして、前記配線の表面を平坦化する半導体装置の作製方法であって、
    前記平坦化された配線は、前記絶縁膜と表面位置が揃
    前記コンタクトホールでは、前記配線は下層部と電気的に接続されることを特徴とする半導体装置の作製方法。
JP2009189868A 2003-05-16 2009-08-19 半導体装置の作製方法 Expired - Fee Related JP5238641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009189868A JP5238641B2 (ja) 2003-05-16 2009-08-19 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003139680 2003-05-16
JP2003139680 2003-05-16
JP2009189868A JP5238641B2 (ja) 2003-05-16 2009-08-19 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004147036A Division JP4593969B2 (ja) 2003-05-16 2004-05-17 配線の作製方法及び表示装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009290227A JP2009290227A (ja) 2009-12-10
JP5238641B2 true JP5238641B2 (ja) 2013-07-17

Family

ID=34090594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189868A Expired - Fee Related JP5238641B2 (ja) 2003-05-16 2009-08-19 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US7192859B2 (ja)
JP (1) JP5238641B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
US7446054B2 (en) * 2003-10-28 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN100451797C (zh) * 2003-11-14 2009-01-14 株式会社半导体能源研究所 显示装置及其制造法
US7592207B2 (en) * 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US20050255905A1 (en) * 2004-05-17 2005-11-17 Duke Dana K Electronic lottery game card
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
KR101220102B1 (ko) 2004-12-06 2013-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4888991B2 (ja) * 2005-01-18 2012-02-29 新科實業有限公司 面形状形成方法及び装置、磁気ヘッドの浮上面形成方法及び装置
JP4380552B2 (ja) * 2005-02-04 2009-12-09 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
US7811638B2 (en) * 2005-12-22 2010-10-12 Palo Alto Research Center Incorporated Multi-printed etch mask process to pattern features
US7569406B2 (en) 2006-01-09 2009-08-04 Cree, Inc. Method for coating semiconductor device using droplet deposition
JP4211842B2 (ja) * 2006-11-16 2009-01-21 セイコーエプソン株式会社 電子基板の製造方法及び多層配線基板の製造方法
US8083956B2 (en) * 2007-10-11 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10359871B2 (en) * 2014-09-26 2019-07-23 Lg Display Co., Ltd. Display panel and method of manufacturing the same
US10743620B2 (en) 2015-05-28 2020-08-18 Nike, Inc. Automated tensioning system for an article of footwear
US11202484B2 (en) * 2016-03-15 2021-12-21 Nike, Inc. Standoff unit for a control device in an article of footwear
CN107608149B (zh) * 2017-08-25 2019-07-09 惠科股份有限公司 一种有源矩阵衬底及显示装置
CN107589605A (zh) * 2017-08-25 2018-01-16 惠科股份有限公司 一种有源矩阵衬底的缺陷修正方法及显示装置的制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JPH0536683A (ja) 1991-08-01 1993-02-12 Hitachi Ltd 配線装置の製造方法
JPH05338187A (ja) 1992-06-11 1993-12-21 Olympus Optical Co Ltd レジストパターン形成方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
JPH06237063A (ja) 1993-02-12 1994-08-23 Mitsubishi Rayon Co Ltd プリント配線板の製造方法
KR100479000B1 (ko) * 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
JPH10270442A (ja) 1997-03-27 1998-10-09 Seiko Epson Corp 半導体集積装置の製造方法、および半導体集積装置
JPH10270843A (ja) 1997-03-28 1998-10-09 Vacuum Metallurgical Co Ltd 導電パターンの補修方法と装置
ATE434259T1 (de) 1997-10-14 2009-07-15 Patterning Technologies Ltd Methode zur herstellung eines elektrischen kondensators
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP4741045B2 (ja) * 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JPH11340129A (ja) 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6294401B1 (en) 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
CN100385682C (zh) 1999-03-30 2008-04-30 精工爱普生株式会社 薄膜晶体管的制造方法
US6362507B1 (en) 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP2001052864A (ja) 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
WO2001018596A1 (fr) * 1999-09-08 2001-03-15 Matsushita Electric Industrial Co., Ltd. Dispositif d'affichage et son procede de fabrication
CN100375310C (zh) 1999-12-21 2008-03-12 造型逻辑有限公司 喷墨制作的集成电路
JP2001217245A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP3896770B2 (ja) 2000-07-07 2007-03-22 セイコーエプソン株式会社 配線間接続孔の形成方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
GB2379083A (en) 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
EP1291932A3 (en) 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
JP2003109914A (ja) * 2001-10-01 2003-04-11 Fujitsu Ltd 金属層の形成方法、半導体装置の製造方法
JP2003133691A (ja) 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
WO2003038002A1 (en) * 2001-11-01 2003-05-08 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ink-jet inks containing metal nanoparticles
JP4058969B2 (ja) * 2002-03-15 2008-03-12 セイコーエプソン株式会社 製膜装置及びヘッドクリーニング方法及びデバイス製造装置及びデバイス
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
US7601406B2 (en) * 2002-06-13 2009-10-13 Cima Nanotech Israel Ltd. Nano-powder-based coating and ink compositions
US7405033B2 (en) 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device

Also Published As

Publication number Publication date
US7192859B2 (en) 2007-03-20
US20070178687A1 (en) 2007-08-02
US7575993B2 (en) 2009-08-18
US20050026410A1 (en) 2005-02-03
JP2009290227A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
JP5238641B2 (ja) 半導体装置の作製方法
US7648897B2 (en) Method for manufacturing conductive layer and semiconductor device
JP4731913B2 (ja) パターンの形成方法および半導体装置の製造方法
US7358183B2 (en) Method for manufacturing wiring and method for manufacturing semiconductor device
US7405033B2 (en) Method for manufacturing resist pattern and method for manufacturing semiconductor device
JP5256315B2 (ja) 表示装置の作製方法
JP4748955B2 (ja) パターンの作製方法
US8760594B2 (en) Display device and manufacturing method thereof
JP4741192B2 (ja) 半導体装置の作製方法
JP4619060B2 (ja) 半導体装置の作製方法
US7384862B2 (en) Method for fabricating semiconductor device and display device
JP4593969B2 (ja) 配線の作製方法及び表示装置の作製方法
JP4623986B2 (ja) 表示装置の作製方法
JP2004241769A (ja) レジストパターンの作製方法及び半導体装置の作製方法
JP4619050B2 (ja) 表示装置の作製方法
JP5184607B2 (ja) 配線を形成する方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5238641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees