JP5231288B2 - Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device - Google Patents
Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device Download PDFInfo
- Publication number
- JP5231288B2 JP5231288B2 JP2009044864A JP2009044864A JP5231288B2 JP 5231288 B2 JP5231288 B2 JP 5231288B2 JP 2009044864 A JP2009044864 A JP 2009044864A JP 2009044864 A JP2009044864 A JP 2009044864A JP 5231288 B2 JP5231288 B2 JP 5231288B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- antireflection film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 238000000034 method Methods 0.000 claims description 92
- 229920002120 photoresistant polymer Polymers 0.000 claims description 92
- 239000011229 interlayer Substances 0.000 claims description 60
- 238000003384 imaging method Methods 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 53
- 238000012545 processing Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 42
- 229920005591 polysilicon Polymers 0.000 description 42
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000005755 formation reaction Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000000059 patterning Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、フォトリソグラフィ工程で用いるレジストパターンの形成方法、これを用いた半導体装置の製造方法、この半導体装置の製造方法として、例えば被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子の製造方法、この固体撮像素子の製造方法により作製された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に関する。 The present invention relates to a method for forming a resist pattern used in a photolithography process, a method for manufacturing a semiconductor device using the resist pattern, and a method for manufacturing the semiconductor device, including, for example, a semiconductor element that photoelectrically converts image light from a subject and images it Manufacturing method of the solid-state imaging device, a solid-state imaging device manufactured by the manufacturing method of the solid-state imaging device, and a digital such as a digital video camera and a digital still camera using the solid-state imaging device as an image input device in an imaging unit The present invention relates to an electronic information device such as a camera, an image input camera such as a surveillance camera, a scanner device, a facsimile device, a television telephone device, and a camera-equipped mobile phone device.
従来の半導体装置の製造方法におけるリソグラフィ工程のレジストパターンの形成方法を固体撮像素子の製造方法に適用した場合について説明する。 A case where a resist pattern forming method in a lithography process in a conventional method for manufacturing a semiconductor device is applied to a method for manufacturing a solid-state imaging device will be described.
図9(a)〜図9(d)は、従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための第1ゲート電極形成工程までを示す要部縦断面図、図10(a)〜図10(c)は、図9(d)に続く従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための第2ゲート電極形成工程までを示す要部縦断面図、図11(a)〜図11(c)は、図10(c)に続く従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための窒化膜成膜工程までを示す要部縦断面図、図12(a)〜図12(c)は、図11(c)に続く従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための窒化膜形成工程までを示す要部縦断面図である。 FIG. 9A to FIG. 9D are main part longitudinal cross-sectional views showing a first gate electrode forming step for explaining a method of manufacturing a solid-state imaging device using a conventional resist pattern forming method. 10 (a) to 10 (c) show the steps up to the second gate electrode forming step for explaining the manufacturing method of the solid-state imaging device using the conventional resist pattern forming method following FIG. 9 (d). 11 (a) to 11 (c) are nitride film formations for explaining a method of manufacturing a solid-state imaging device using a conventional resist pattern forming method following FIG. 10 (c). FIG. 12A to FIG. 12C are diagrams for explaining a method for manufacturing a solid-state imaging device using a conventional resist pattern forming method subsequent to FIG. 11C. It is a principal part longitudinal cross-sectional view which shows to the nitride film formation process of this.
まず、図9(a)に示すように、半導体基板としてのシリコン基板101上にSiO2膜であるゲート酸化膜102を形成し、さらにゲート酸化膜102上にゲート窒化膜103を形成し、さらにゲート窒化膜103上にゲートHTO膜104を形成し、さらにゲートHTO膜104上に第1ポリシリコン膜105を形成する。この第1ポリシリコン膜105は第1ゲート電極となるためドーピングされて導電性を持たせる。
First, as shown in FIG. 9A, a
さらに、図9(b)に示すように、ドーピングされた第1ポリシリコン膜105上に第1ゲート電極の加工のためにマスクとなるフォトレジストパターン106を形成する。即ち、第1ポリシリコン膜105上にフォトレジスト膜材料を成膜し、第1ゲート電極が形成される第1ポリシリコン膜105上の位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第1ポリシリコン膜105上に、第1ゲート電極の加工のためのフォトレジストパターン106を形成する。
Further, as shown in FIG. 9B, a
続いて、図9(c)に示すように、第1ポリシリコン膜105上のフォトレジストパターン106をマスクとして、予めドーピングされた第1ポリシリコン膜105をエッチング処理して所定位置にそれぞれ第1ゲート電極105Aを形成する。
Subsequently, as shown in FIG. 9C, the pre-doped
このようにして、図9(a)〜図9(c)の各工程によってゲートHTO膜104上に第1ゲート電極105Aを形成することができる。このとき、第1ゲート電極105Aを自己整合的に不純物イオンをドーピングして、隣接する第1ゲート電極105A間のシリコン基板101の表面側にフォトダイオードPDの不純物拡散領域を形成することができる。
In this manner, the
その後、図9(d)に示すように、予めドーピングされた第1ポリシリコン膜105から所定形状に形成された第1ゲート電極105Aを表面熱酸化して、第1ゲート電極105Aの上面および側面を覆う第1層間絶縁膜107を形成する。
Thereafter, as shown in FIG. 9D, the
次に、図10(a)に示すように、第1層間絶縁膜107およびゲートHTO膜104上に第2ポリシリコン膜108を成膜し、成膜した第2ポリシリコン膜108は第2ゲート電極となるためドーピングされて導電性を持たせる。
Next, as shown in FIG. 10A, a
続いて、図10(b)に示すように、ドーピングされた第2ポリシリコン膜108上に第2ゲート電極の加工のためにフォトレジストパターン109を形成する。即ち、第2ポリシリコン膜108上にフォトレジスト膜を成膜し、第2ゲート電極が形成される第1ゲート電極105Aの上方位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第2ポリシリコン膜108上にフォトレジストパターン109を形成する。
Subsequently, as shown in FIG. 10B, a
その後、図10(c)に示すように、第2ポリシリコン膜108上のフォトレジストパターン109をマスクとして、予めドーピングされた第2ポリシリコン膜108をエッチング処理して、ゲートHTO膜104からゲート窒化膜103さらにゲート酸化膜102の途中までエッチング除去し、第1ゲート電極105Aの位置に対応する第1層間絶縁膜107上の所定位置にそれぞれ第2ゲート電極108Aを形成する。
Thereafter, as shown in FIG. 10C, the pre-doped
このようにして、図10(a)〜図10(c)の各工程によって第1層間絶縁膜107上に第2ゲート電極108Aを形成することができる。これによって、フォトトランジスタPDの周辺高さを合わせるために、2段の第1ゲート電極105Aおよび第2ゲート電極108Aが形成されている。
In this manner, the
次に、図11(a)に示すように、第2ゲート電極108A上に残ったフォトレジストパターン109を除去した後に、図11(b)に示すように、予めドーピングされた第2ポリシリコン膜108から島状に形成された第2ゲート電極108Aを表面熱酸化して、第2ゲート電極108Aの上面および側面を覆う第2層間絶縁膜110を形成すると共に、ゲート電極間に残ったゲート酸化膜102も熱酸化されて第2層間絶縁膜110が形成される。
Next, as shown in FIG. 11A, after removing the
続いて、図11(c)に示すように、第2層間絶縁膜110上の基板全面にSiN膜の窒化膜111を所定の厚さだけ成膜する。
Subsequently, as shown in FIG. 11C, a
次に、図12(a)に示すように、ゲート電極間の窒化膜111の中央領域上に、窒化膜111の形状加工のためにフォトレジストパターン112を形成する。即ち、窒化膜111上にフォトレジスト膜材料を成膜し、ゲート電極間の中央領域であって、フォトダイオードPDの中央領域の上方にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、窒化膜111上に、窒化膜加工用のフォトレジストパターン112を形成する。このとき、窒化膜111およびポリシリコン膜からの露光の反射光を受けてフォトレジスト膜112の側面にくびれB(ハレーション)が発生する。
Next, as shown in FIG. 12A, a
続いて、図12(b)に示すように、ゲート電極間の中央領域の窒化膜111上のフォトレジストパターン112をマスクとして、窒化膜111さらに第2層間絶縁膜110をドライエッチング処理して、窒化膜111さらに第2層間絶縁膜110の途中までエッチング除去して第2層間絶縁膜110Aとして所定膜厚だけ残し、ゲート電極間の中央領域であって、フォトダイオードPDの中央領域の上方に、角部がテーパ状になった島形状の窒化膜111Aを形成する。このように、島形状の窒化膜111Aの線幅制御が悪化してしまう。
Subsequently, as shown in FIG. 12B, the
さらに、図12(c)に示すように、所定形状の窒化膜111A上に残ったフォトレジストパターン112を剥離して除去する。
Further, as shown in FIG. 12C, the
近年、LSIの高集積化および微細化に伴って、寸法精度に対する要求も厳しくなっている。 In recent years, with the high integration and miniaturization of LSI, the demand for dimensional accuracy has become strict.
上記従来の構成では、段差部を有する半導体基板上に反射膜となる膜が形成されると、レジスト膜厚変動に起因する多重干渉効果や、図12(a)に示すような段差側面からの紫外線の反射光Aによるフォトレジスト膜112の側面にくびれB(ハレーション)が生じやすくなる。このように、フォトレジスト膜112の側面にくびれB(ハレーション)が発生すると、その後のエッチングによる窒化膜111Aの線幅制御の寸法精度に悪影響が生じる。可視光域の反射防止膜として作用する窒化膜111Aの線幅寸法精度の悪化によって、固体撮像素子のフォトダイオードPDにおける受光効率が悪化する虞がある。なお、この窒化膜111Aは、有機系の反射防止膜であって、可視光域の反射防止膜であるが、紫外線露光時の紫外線は反射してしまうため、フォトレジスト膜112の側面にくびれB(ハレーション)が生じることになる。
In the above-described conventional configuration, when a film serving as a reflective film is formed on a semiconductor substrate having a stepped portion, the multiple interference effect due to the resist film thickness variation and the stepped side surface as shown in FIG. Constriction B (halation) tends to occur on the side surface of the
このような段差部からの反射の影響を低減するために、反射基板上に露光光を吸収する反射防止膜を形成した後に、フォトレジスト膜の塗布を行う反射防止膜法は、レジストパターン形成後の反射防止膜の除去の際に、問題を生ずる。このレジストパターンの形成方法が特許文献1の図13(a)および図13(b)に記載されている。
In order to reduce the influence of reflection from such a stepped portion, an antireflection film method of applying a photoresist film after forming an antireflection film that absorbs exposure light on a reflective substrate is used after a resist pattern is formed. Problems arise when removing the antireflection film. This resist pattern forming method is described in FIGS. 13A and 13B of
図13(a)および図13(b)は、特許文献1に記載されている従来のレジストパターンの形成方法の問題点を説明するための要部縦断面図である。
FIG. 13A and FIG. 13B are longitudinal sectional views of main parts for explaining the problems of the conventional resist pattern forming method described in
まず、図13(a)に示すように、シリコン基板201の表面にゲート酸化膜202を形成した後に、基板全面にポリシリコン膜203を堆積し、このポリシリコン膜203上に、特に紫外線を吸収可能とする反射防止膜材料を成膜する。さらに、この成膜された反射防止膜材料上の基板全面にポジ型レジスト膜を塗布して形成する。
First, as shown in FIG. 13A, after forming a
さらに、露光、現像によってポジ型レジストパターン205を得る。続いて、ウェットエッチング処理によりポジ型レジストパターン205直下以外の領域の反射防止膜材料を除去すると、アンダーカットされた姿態を有する反射防止膜204が形成されるか,もしくはテーパー状のスカム(scum)の発生が起り、寸法精度が著しく劣化する。
Further, a positive resist
逆に、図13(b)に示すように、寸法精度向上のために、上述した不用領域の反射防止膜材料の除去をドライ(プラズマ)エッチング処理で行うと、残留形成される反射防止膜204Aにはアンダーカットは持たないが、ポジ型レジストパターン205がポジ型レジストパターン205Aに変形する。これは、上記ドライエッチング処理が酸素を主体とする異方性プラズマエッチングであるため、ポジ型レジスト膜上部もエッチング除去されて角落ちが起る。このような形状のポジ型レジスト膜205Aでは、後の下地のポリシリコン膜203のドライエッチングの際に、寸法が変動する虞がある。特に、解像力,焦点深度向上のためにレジスト膜を薄膜化した場合には、この現象は深刻な問題となる。
On the other hand, as shown in FIG. 13B, when the removal of the antireflection film material in the above-described unnecessary area is performed by dry (plasma) etching processing in order to improve the dimensional accuracy, the
何れにせよ、図13(b)の場合、ポジ型レジストパターン205Aをマスクとしてドライ(プラズマ)エッチングする対象は、反射防止膜下地のポリシリコン膜203であり、残留形成される反射防止膜204Aがポジ型レジストパターン205A下に埋もれているため、別工程で反射防止膜204Aを別途エッチング除去しなければならない。
In any case, in the case of FIG. 13B, the target for dry (plasma) etching using the positive resist
本発明は、上記従来の問題を解決するもので、別工程を設ける必要がなく、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができるレジストパターンの形成方法、これを用いた半導体装置の製造方法、この半導体装置としての固体撮像素子の製造方法、この固体撮像素子の製造方法により製造された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。 The present invention solves the above-described conventional problems, and it is not necessary to provide a separate process, and the film pattern immediately below the resist pattern can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy. Resist pattern forming method, semiconductor device manufacturing method using the same, solid-state image sensor manufacturing method as the semiconductor device, solid-state image sensor manufactured by the solid-state image sensor manufacturing method, and solid-state image sensor An object of the present invention is to provide an electronic information device such as a camera-equipped mobile phone device used as an image input device in an imaging unit.
本発明のレジストパターンの形成方法は、半導体装置が形成された半導体基板全面に、露光を反射防止すると共に現像液に溶ける第2反射防止膜を成膜し、該第2反射防止膜上に所定形状のレジストパターンを形成するものであり、そのことにより上記目的が達成される。 According to the method of forming a resist pattern of the present invention, a second antireflection film is formed on the entire surface of a semiconductor substrate on which a semiconductor device is formed to prevent exposure from being reflected and to dissolve in a developer. A resist pattern having a shape is formed, whereby the above object is achieved.
また、好ましくは、本発明のレジストパターンの形成方法において、半導体装置が形成された半導体基板全面に、可視光を反射防止する第1反射防止膜を成膜する第1反射防止膜成膜工程と、該第1反射防止膜上に前記第2反射防止膜を成膜する第2反射防止膜成膜工程と、該半導体装置を構成するゲート電極に隣接する半導体基板の所定表面領域の中央領域上に、該第1反射防止膜の形状加工用のフォトレジストパターンを形成するフォトレジストパターン形成工程とを有する。 Preferably, in the resist pattern forming method of the present invention, a first antireflection film forming step of forming a first antireflection film for preventing reflection of visible light on the entire surface of the semiconductor substrate on which the semiconductor device is formed; A second antireflection film forming step of forming the second antireflection film on the first antireflection film, and a central region of a predetermined surface region of the semiconductor substrate adjacent to the gate electrode constituting the semiconductor device And a photoresist pattern forming step of forming a photoresist pattern for shape processing of the first antireflection film.
さらに、好ましくは、本発明のレジストパターンの形成方法におけるフォトレジストパターン形成工程において、前記第2反射防止膜によって露光が吸収されて該露光の反射光が抑制され、該反射光によるフォトレジスト膜側面のくびれを防止する。 Further preferably, in the photoresist pattern forming step in the resist pattern forming method of the present invention, exposure is absorbed by the second antireflection film to suppress the reflected light of the exposure, and the side surface of the photoresist film by the reflected light is suppressed. Prevent constriction.
さらに、好ましくは、本発明のレジストパターンの形成方法におけるフォトレジストパターン形成工程において、前記フォトレジストパターン直下以外の第2反射防止膜を現像液により溶解して除去する。 Further preferably, in the photoresist pattern forming step in the resist pattern forming method of the present invention, the second antireflection film other than just under the photoresist pattern is dissolved and removed by a developer.
さらに、好ましくは、本発明のレジストパターンの形成方法における第1反射防止膜は有機系膜であり、前記第2反射防止膜は無機系膜である。 Further preferably, in the method for forming a resist pattern of the present invention, the first antireflection film is an organic film, and the second antireflection film is an inorganic film.
さらに、好ましくは、本発明のレジストパターンの形成方法における露光は紫外線光である。 Further preferably, the exposure in the method for forming a resist pattern of the present invention is ultraviolet light.
本発明の半導体装置の製造方法は、本発明の上記レジストパターンの形成方法により形成されたフォトレジストパターンをマスクとして、可視光を反射防止する第1反射防止膜をエッチング処理して、前記ゲート電極に隣接する半導体基板の所定表面領域の中央領域に、端縁部がテーパ状になることなく角状になった島形状の第1反射防止膜を形成する第1反射防止膜形成工程を有するものであり、そのことにより上記目的が達成される。 According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: etching the first antireflection film for preventing visible light reflection using the photoresist pattern formed by the resist pattern forming method of the present invention as a mask; Having a first antireflection film forming step of forming an island-shaped first antireflection film in which the edge portion is formed in a square shape without being tapered in a central region of a predetermined surface region of a semiconductor substrate adjacent to Thus, the above object is achieved.
また、好ましくは、本発明の半導体装置の製造方法における第2反射防止膜は、前記フォトレジストパターンの現像液の他に、該フォトレジストパターンの剥離液にも溶ける材料で構成されている。 Preferably, the second antireflection film in the method for manufacturing a semiconductor device of the present invention is made of a material that is soluble in the photoresist pattern stripper in addition to the photoresist pattern developer.
さらに、好ましくは、本発明の半導体装置の製造方法における第1反射防止膜形成工程は、前記エッチング処理後に、前記第2反射防止膜上のフォトレジストパターンを剥離して除去するときに、該フォトレジストパターン直下の該第2反射防止膜も溶解して除去する。 Further preferably, in the method of manufacturing a semiconductor device according to the present invention, the first antireflection film forming step may be performed when the photoresist pattern on the second antireflection film is peeled and removed after the etching process. The second antireflection film directly under the resist pattern is also dissolved and removed.
さらに、好ましくは、本発明の半導体装置の製造方法において、半導体基板上に形成されたゲート酸化膜上に、前記半導体装置を構成する第1ゲート電極を形成する第1ゲート電極形成工程と、該第1ゲート電極の上面および側面を覆う第1層間絶縁膜を形成する第1層間絶縁膜形成工程と、該第1ゲート電極の位置に対応する該第1層間絶縁膜上に第2ゲート電極を形成する第2ゲート電極形成工程と、該第2ゲート電極の上面および側面を覆う第2層間絶縁膜を形成する第2層間絶縁膜形成工程とを有し、該第2層間絶縁膜が形成された基板全面に、可視光を反射防止する第1反射防止膜を成膜し、該第1反射防止膜上に前記第2反射防止膜を成膜する。 Further preferably, in the method for manufacturing a semiconductor device of the present invention, a first gate electrode forming step of forming a first gate electrode constituting the semiconductor device on a gate oxide film formed on a semiconductor substrate; A first interlayer insulating film forming step of forming a first interlayer insulating film covering an upper surface and a side surface of the first gate electrode; and a second gate electrode on the first interlayer insulating film corresponding to the position of the first gate electrode. A second gate electrode forming step for forming, and a second interlayer insulating film forming step for forming a second interlayer insulating film covering the upper surface and the side surface of the second gate electrode, wherein the second interlayer insulating film is formed. A first antireflection film for preventing reflection of visible light is formed on the entire surface of the substrate, and the second antireflection film is formed on the first antireflection film.
本発明の固体撮像素子の製造方法は、本発明の上記半導体装置の製造方法により製造された半導体装置は、前記第1ゲート電極に隣接する半導体基板の所定表面領域毎に、入射光を光電変換して信号電荷を生成する受光部が配設され、該受光部の中央領域上に、可視光を反射防止する島形状の第1反射防止膜を形成するものであり、そのことにより上記目的が達成される。 According to another aspect of the present invention, there is provided a method for manufacturing a solid-state imaging device, wherein the semiconductor device manufactured by the method for manufacturing a semiconductor device of the present invention photoelectrically converts incident light for each predetermined surface region of a semiconductor substrate adjacent to the first gate electrode. A light receiving portion for generating a signal charge is formed, and an island-shaped first antireflection film for preventing visible light reflection is formed on the central region of the light receiving portion. Achieved.
本発明の固体撮像素子は、本発明の上記固体撮像素子の製造方法により製造された固体撮像素子において、電荷転送電極として動作する第1ゲート電極に隣接する半導体基板の所定表面領域の中央領域以外には層間絶縁膜を形成し、該第1ゲート電極に隣接する半導体基板の所定表面領域の中央領域は、前記第1反射防止膜として、可視光域の島形状の反射防止膜の端縁部がテーパ状になることなく角状に形成されているものであり、そのことにより上記目的が達成される。 The solid-state imaging device of the present invention is a solid-state imaging device manufactured by the above-described solid-state imaging device manufacturing method of the present invention, except for the central region of the predetermined surface region of the semiconductor substrate adjacent to the first gate electrode that operates as the charge transfer electrode. An interlayer insulating film is formed, and a central region of a predetermined surface region of the semiconductor substrate adjacent to the first gate electrode is an edge portion of an island-shaped antireflection film in a visible light region as the first antireflection film Is formed in a square shape without becoming a taper shape, thereby achieving the above object.
また、好ましくは、本発明の固体撮像素子において、前記第1ゲート電極の上面および側面に第1層間絶縁膜が配設され、該第1ゲート電極に対応した第1層間絶縁膜上には第2ゲート電極が配設され、該第2ゲート電極の上面および側面に第2層間絶縁膜が配設されている。 Preferably, in the solid-state imaging device according to the present invention, a first interlayer insulating film is disposed on an upper surface and a side surface of the first gate electrode, and a first interlayer insulating film corresponding to the first gate electrode is formed on the first interlayer insulating film. Two gate electrodes are disposed, and a second interlayer insulating film is disposed on the top and side surfaces of the second gate electrode.
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。 The electronic information device of the present invention uses the solid-state imaging device of the present invention as an image input device in an imaging unit, and thereby achieves the above object.
上記構成により、以下、本発明の作用を説明する。 With the above configuration, the operation of the present invention will be described below.
本発明においては、半導体装置が形成された半導体基板全面に、露光を反射防止すると共に現像液に溶ける第2反射防止膜を成膜し、該第2反射防止膜上に所定形状のレジストパターンを形成する。 In the present invention, a second antireflection film is formed on the entire surface of the semiconductor substrate on which the semiconductor device is formed to prevent exposure from being reflected and to dissolve in a developer, and a resist pattern having a predetermined shape is formed on the second antireflection film. Form.
これによって、露光を反射防止すると共に現像液に溶ける第2反射防止膜上に所定形状のレジストパターンを形成することから、第2反射防止膜によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することが可能であり、フォトレジストパターン直下以外の第2反射防止膜を現像液により容易に溶解して除去することが可能であるので、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができる。 Thereby, since the resist pattern having a predetermined shape is formed on the second antireflection film which prevents the reflection of the exposure and dissolves in the developer, the exposure is absorbed by the second antireflection film and the reflected light of the exposure is suppressed. It is possible to prevent constriction of the side surface of the photoresist film due to reflected light, and it is possible to easily dissolve and remove the second antireflection film other than directly under the photoresist pattern with a developer. The film pattern directly below can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy.
以上により、本発明によれば、露光を反射防止すると共に現像液に溶ける第2反射防止膜上に所定形状のレジストパターンを形成するから、第2反射防止膜によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することが可能であり、フォトレジストパターン直下以外の第2反射防止膜を現像液により容易に溶解して除去することが可能であるため、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができる。 As described above, according to the present invention, since the resist pattern having a predetermined shape is formed on the second antireflection film that prevents exposure and reflects the developer, the second antireflection film absorbs the exposure and reflects the exposure. Light is suppressed, it is possible to prevent constriction of the side surface of the photoresist film due to reflected light, and it is possible to easily dissolve and remove the second antireflection film other than just under the photoresist pattern with a developer. Therefore, the film pattern immediately below the resist pattern can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy.
以下に、本発明のレジストパターンの形成方法を用いた半導体装置の製造方法の実施形態1について図面を参照しながら詳細に説明し、本発明のレジストパターンの形成方法を用いた半導体装置の製造方法の実施形態2を固体撮像素子の製造方法に適用した場合について図面を参照しながら詳細に説明した後に、この固体撮像素子の製造方法により製造された固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態3について、図面を参照しながら詳細に説明する。
(実施形態1)
図1は、本発明の実施形態1における半導体装置の製造方法により製造された半導体装置の要部構成例を模式的に示す縦断面図である。
(Embodiment 1)
FIG. 1 is a longitudinal cross-sectional view schematically showing an exemplary configuration of a main part of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to
図1において、本実施形態1の半導体装置20は、半導体基板としてのシリコン基板1上に、島状に、ゲート酸化膜2、ゲート窒化膜3およびゲートHTO膜4をこの順に積層した積層上に第1ゲート電極5Aが配設され、その第1ゲート電極5Aの上面および側面に第1層間絶縁膜7が配設され、同様に、その上に第2ゲート電極8Aが配設され、その第2ゲート電極8Aの上面および側面に第2層間絶縁膜10が配設されている。このように、上下2段に第1ゲート電極5Aおよび第2ゲート電極8Aが積み上げられて形成されている。隣接する第1ゲート電極5A間の中央領域以外には、第2層間絶縁膜10Aを所定膜厚だけ残し、隣接する第1ゲート電極5A間の中央領域には、可視光域の反射防止膜として作用する島形状の窒化膜11Aが、角部がテーパ状になることなく、高寸法精度に形成されている。
In FIG. 1, the
この場合の第1ゲート電極5Aは、信号処理や素子制御を行うための周辺回路部におけるトランジスタのゲート電極に対応し、第2ゲート電極8Aは、この周辺回路部を構成するトランジスタの各駆動領域やゲート電極に接続される回路配線に対応している。隣接する第1ゲート電極5A間のシリコン基板1の表面側には、固体撮像素子の受光部(フォトダイオード)以外のものとして、例えばピックアップ装置からの光データを受光する受光素子が配設されていてもよい。これ以外のものとして、本発明のレジストパターンの形成方法を、周りに段差部を有するチャージポンプ回路などのキャパシタの形成に適用することもできる。
In this case, the
以下に、上記構成の半導体装置20の製造方法について、図2〜図5を参照して詳細に説明する。
Hereinafter, a method for manufacturing the
図2(a)〜図2(d)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための第1ゲート電極形成工程までを模式的に示す要部縦断面図、図3(a)〜図3(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための図2(d)に続く第2ゲート電極形成工程までを模式的に示す要部縦断面図、図4(a)〜図4(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための図3(c)に続く窒化膜成膜工程までを模式的に示す要部縦断面図、図5(a)〜図5(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための図4(c)に続く窒化膜形成工程までを模式的に示す要部縦断面図である。
2A to 2D schematically illustrate the first gate electrode formation process for explaining the method for manufacturing the
まず、図2(a)に示すように、半導体基板としてのシリコン基板1上にSiO2膜であるゲート酸化膜2を形成し、さらにゲート酸化膜上にゲート窒化膜3を形成し、さらにゲート窒化膜3上にゲートHTO膜4を形成し、さらにゲートHTO膜4上に第1ポリシリコン膜5を形成する。この第1ポリシリコン膜5は、第1ゲート電極となるためドーピングされて導電性を持たせる。
First, as shown in FIG. 2A, a
さらに、図2(b)に示すように、ドーピングされた第1ポリシリコン膜5上に第1ゲート電極の加工のためにマスクとなるフォトレジストパターン6を形成する。即ち、第1ポリシリコン膜5上にフォトレジスト膜材料を成膜し、第1ゲート電極が形成される第1ポリシリコン膜5上の所定位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第1ポリシリコン膜5上に、第1ゲート電極の加工のためのフォトレジストパターン6を形成する。
Further, as shown in FIG. 2B, a
続いて、図2(c)に示すように、第1ポリシリコン膜5上のフォトレジストパターン6をマスクとして、予めドーピングされた第1ポリシリコン膜5をエッチング処理して所定位置にそれぞれ第1ゲート電極5Aを形成する。
Subsequently, as shown in FIG. 2C, the pre-doped
このようにして、図2(a)〜図2(c)の各工程によってゲートHTO膜4上に第1ゲート電極5Aをそれぞれ形成することができる。
In this way, the
その後、図2(d)に示すように、予めドーピングされた第1ポリシリコン膜5から所定形状に形成された第1ゲート電極5Aを表面熱酸化して、第1ゲート電極5Aの上面および側面を覆う第1層間絶縁膜7を形成する。
Thereafter, as shown in FIG. 2D, the
次に、図3(a)に示すように、第1層間絶縁膜7およびゲートHTO膜4上に第2ポリシリコン膜8を成膜し、成膜した第2ポリシリコン膜8は第2ゲート電極となるためドーピングされて導電性を持たせる。
Next, as shown in FIG. 3A, a
続いて、図3(b)に示すように、ドーピングされた第2ポリシリコン膜8上に第2ゲート電極の加工のためにフォトレジストパターン9を形成する。即ち、第2ポリシリコン膜8上にフォトレジスト膜材料を成膜し、第2ゲート電極が形成される第1ゲート電極5Aの上方位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第2ポリシリコン膜8上に所定形状のフォトレジストパターン9を形成する。
Subsequently, as shown in FIG. 3B, a
その後、図3(c)に示すように、第2ポリシリコン膜8上のフォトレジストパターン109をマスクとして、予めドーピングされた第2ポリシリコン膜8をエッチング処理して、ゲートHTO膜4からゲート窒化膜3さらにゲート酸化膜2の途中までエッチング除去し、第1ゲート電極5Aの位置に対応する第1層間絶縁膜7上の所定中央位置にそれぞれ第2ゲート電極8Aを形成する。
Thereafter, as shown in FIG. 3C, the pre-doped
このようにして、図3(a)〜図3(c)の各工程によって第1層間絶縁膜7上に第2ゲート電極8Aを形成することができる。これによって、上下2段の第1ゲート電極105Aおよび第2ゲート電極108Aによる段差部が形成される。
In this way, the
次に、図4(a)に示すように、島状に形成された第2ゲート電極8A上に残ったフォトレジストパターン9を除去した後に、図4(b)に示すように、第1ゲート電極8Aを表面熱酸化して、第1ゲート電極8Aの上面および側面を覆う第2層間絶縁膜10を形成すると共に、ゲート電極間に残ったゲート酸化膜2も熱酸化されて第2層間絶縁膜10が形成される。
Next, as shown in FIG. 4A, after removing the
続いて、図4(c)に示すように、第2層間絶縁膜10上の基板全面に、第1反射防止膜として、無機系膜であるSiN膜の可視光域の窒化膜11を所定の厚さだけ成膜する。さらに、その窒化膜11上の基板全面に、第2反射防止膜として、紫外線光を吸収して反射防止すると共に現像液および剥離液で溶ける有機系膜である紫外線反射防止膜12を成膜する。
Subsequently, as shown in FIG. 4C, a
この有機系の紫外線反射防止膜12は、現像液(アルカリ)に反応して溶解する紫外線反射防止膜(日産化学社製)である。
The organic
次に、図5(a)に示すように、ゲート電極間の紫外線反射防止膜12の中央領域上(またはゲート電極に隣接するシリコン基板1の所定表面領域の中央領域上)に、窒化膜11の形状加工のためにフォトレジストパターン13を形成する。即ち、紫外線反射防止膜12上の基板全面にフォトレジスト膜材料を成膜し、ゲート電極間の中央領域(またはゲート電極に隣接するシリコン基板1の所定表面領域の中央領域上)の上方にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、紫外線反射防止膜12上に、窒化膜加工用のフォトレジストパターン13を形成する。このとき、下地の紫外線反射防止膜12によって紫外線露光が吸収されるため、紫外線露光の反射光が発生しにくく、従来のような段差部から反射光でフォトレジスト膜の側面にくびれB(ハレーション)が発生するようなことはない。さらに、このフォトレジストパターン13直下以外の破線で示す紫外線反射防止膜12は、その後の現像液により溶解して除去できる。
Next, as shown in FIG. 5A, the
続いて、図5(b)に示すように、ゲート電極間の中央領域の窒化膜11さらに紫外線反射防止膜12上のフォトレジストパターン13をマスクとして、窒化膜11から第2層間絶縁膜10をドライエッチング処理して、窒化膜11さらに第2層間絶縁膜10の途中までエッチング除去してSiOn膜の第2層間絶縁膜10Aとして所定膜厚だけ残し、ゲート電極間の中央領域の上方に、端縁部(角部)がテーパ状になることなく角状になって、高寸法精度に形成された可視光域反射防止膜である島形状の窒化膜11Aを形成することができる。これによって、島形状の窒化膜11Aを精度よく線幅制御できる。
Subsequently, as shown in FIG. 5B, the second
さらに、図5(c)に示すように、所定形状の紫外線反射防止膜12上に残ったフォトレジストパターン13を剥離して除去する。このとき、フォトレジストパターン13直下の紫外線反射防止膜12も剥離液に容易に溶解して除去される。このように、高段差パターンであってもレジストパターン形成後、レジスト剥離処理時に紫外線反射防止膜12も除去できる。
Further, as shown in FIG. 5C, the
以上により、本実施形態1の半導体装置20の製造方法は、シリコン基板1上に形成されたゲート酸化膜2上に第1ゲート電極5Aを形成する第1ゲート電極形成工程と、第1ゲート電極5Aの上面および側面を覆う第1層間絶縁膜7を形成する第1層間絶縁膜形成工程と、第1ゲート電極5Aの位置に対応する第1層間絶縁膜7上に第2ゲート電極8Aを形成する第2ゲート電極形成工程と、第2ゲート電極8Aの上面および側面を覆う第2層間絶縁膜10を形成する第2層間絶縁膜形成工程と、第2層間絶縁膜10が形成された基板全面に窒化膜11を成膜する窒化膜成膜工程と、窒化膜11が形成された基板全面に、紫外線を吸収して反射防止すると共に現像液で溶ける紫外線反射防止膜12を成膜する紫外線反射防止膜成膜工程と、ゲート電極間の紫外線反射防止膜12の中央領域上に、窒化膜11の形状加工のためにフォトレジストパターン13を形成するフォトレジストパターン形成工程と、フォトレジストパターン13をマスクとして、窒化膜11をエッチング処理してゲート電極間の中央領域の上方に、角部がテーパ状になることなく、高寸法精度に形成された島形状の窒化膜11Aを形成する窒化膜形成工程とを有している。
As described above, in the method of manufacturing the
この半導体装置20の製造方法に用いるレジストパターン13の形成方法は、半導体装置が形成されたシリコン基板1の全面に、露光を反射防止すると共に現像液に溶ける第2反射防止膜としての紫外線反射防止膜12を成膜し、この紫外線反射防止膜12上に所定形状のレジストパターン13を形成するものである。即ち、シリコン基板1の全面に、可視光を反射防止する第1反射防止膜としての窒化膜11を成膜する窒化膜成膜工程と、窒化膜11上に、露光を反射防止すると共に現像液に溶ける紫外線反射防止膜12を成膜する紫外線反射防止膜成膜工程と、半導体装置を構成するゲート電極に隣接するシリコン基板1の所定表面領域の中央領域上に、紫外線反射防止膜12の形状加工用のフォトレジストパターン13を形成するフォトレジストパターン形成工程とを有している。このとき、紫外線反射防止膜12によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することができる。また、フォトレジストパターン13直下以外の紫外線反射防止膜12を現像液により溶解して除去することができる。
The method of forming the resist
したがって、本発明のレジストパターンの形成方法は、WETで溶解する紫外線反射防止膜12上にフォトレジスト膜材料を塗布して、所定形状に露光、現像処理してフォトレジストパターン13を形成し、ドライエッチング後のフォトレジストパターン13の剥離時に紫外線反射防止膜12も溶解して除去することができる。これによって、レジストパターン13の直下の紫外線反射防止膜12および窒化膜11の膜パターンを、寸法精度を高精度にフォトレジストパターン13と同形状の膜パターンとして形成することができる。
Therefore, in the resist pattern forming method of the present invention, a photoresist film material is applied on the
(実施形態2)
上記実施形態1では、本発明のレジストパターンの形成方法を用いた半導体装置の製造方法について説明したが、本実施形態2では、本発明のレジストパターンの形成方法を用いた固体撮像素子の製造方法について説明する。
(Embodiment 2)
In the first embodiment, the semiconductor device manufacturing method using the resist pattern forming method of the present invention has been described. In the second embodiment, a solid-state imaging device manufacturing method using the resist pattern forming method of the present invention. Will be described.
図6は、本発明の実施形態2における固体撮像素子の製造方法により製造された固体撮像素子の要部構成例を模式的に示す縦断面図である。
FIG. 6 is a vertical cross-sectional view schematically illustrating an exemplary configuration of a main part of a solid-state image sensor manufactured by the solid-state image sensor manufacturing method according to
図6において、本実施形態2の固体撮像素子30は、半導体基板としてのシリコン基板1上に、島状に、ゲート酸化膜2、ゲート窒化膜3およびゲートHTO膜4をこの順に積層した積層上に第1ゲート電極5Aが配設され、その第1ゲート電極5Aの上面および側面に第1層間絶縁膜7が配設され、同様に、その上に第2ゲート電極8Aが配設され、その第2ゲート電極8Aの上面および側面に第2層間絶縁膜10が配設されて2段の段差部が配設されている。このように、上下2段に第1ゲート電極5Aおよび第2ゲート電極8Aが積み上げられて形成されている。隣接する第1ゲート電極5A間のシリコン基板1の表面側には、第1ゲート電極5Aを自己整合的に不純物イオンをドーピングして、受光素子として入射光を光電変換して信号電荷を生成するフォトダイオードPDの不純物拡散領域を形成している。このフォトダイオードPD上の中央領域以外には、第2層間絶縁膜10Aを所定膜厚だけ残し、このフォトダイオードPD上の中央領域には、可視光域の第1反射防止膜として作用する島形状の窒化膜11Aが、従来のように端縁部(角部)がテーパ状になることなく角状に、高寸法精度に形成されている。
In FIG. 6, the solid-
この場合、第1ゲート電極5Aは、受光部であるフォトダイオードPDの信号電荷を読み出して電荷転送するための電荷転送電極である。第1ゲート電極5Aの上の第2ゲート電極8Aは配線を構成していてもよい。
In this case, the
この第2ゲート電極8Aおよび第2層間絶縁膜10A上には、入射光が第1ゲート電極5Aや第2ゲート電極8Aにより反射してノイズが発生するのを防ぐために遮光膜14が形成されている。また、フォトダイオードPDの上方には、遮光膜14の開口部が形成されている。これらの隣接する遮光膜14間の段差部を埋めるように層間絶縁膜が設けられ、この層間絶縁膜のフォトダイオードPD上方の凹みを利用して層内レンズ15が配設されている。さらに層内レンズ15上の平坦化膜16を介してカラーフィルタ17が配置されている。このカラーフィルタ17上には平坦化膜18を介して、層内レンズ15と共に、フォトダイオードPDの平面視中央部上(島形状の窒化膜11A)に入射光を集光させるためのマイクロレンズ19が配置されている。以上により、本実施形態2の固体撮像素子30が構成される。
A
以下に、本発明のレジストパターンの形成方法を用いた固体撮像素子30の製造方法について、前述した図2から図5は本実施形態2においてもフォトトランジスタPDの構成以外は同様であるが、図5に対応した図7を参照して詳細に説明する。
In the following, the manufacturing method of the solid-
図7(a)〜図7(c)は、本発明の実施形態2に係るレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための図4(c)に続く窒化膜形成工程までを模式的に示す要部縦断面図である。 FIG. 7A to FIG. 7C are views showing a nitride film formation subsequent to FIG. 4C for explaining a method for manufacturing a solid-state imaging device using the resist pattern forming method according to the second embodiment of the present invention. It is a principal part longitudinal cross-sectional view which shows to a process typically.
図7(a)に示すように、フォトダイオードPDの上方において、紫外線を吸収して反射防止すると共に現像液で溶ける無機系の紫外線反射防止膜12の中央領域上に、窒化膜11の形状加工のためにフォトレジストパターン13を形成する。即ち、紫外線反射防止膜12上の基板全面にフォトレジスト膜材料を成膜し、ゲート電極間の紫外線反射防止膜12の中央領域上(またはゲート電極に隣接するシリコン基板1の所定表面領域(受光領域)の中央領域上)に、フォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、紫外線反射防止膜12上に、窒化膜加工用のフォトレジストパターン13を形成する。このとき、下地の紫外線反射防止膜12によって紫外線露光が吸収されるため、段差部による紫外線露光の反射光が発生しにくく、従来のような段差部からの反射光によりフォトレジスト膜の側面にくびれB(ハレーション)が発生するようなことはない。さらに、フォトレジストパターン13直下以外の破線で示す紫外線反射防止膜12は、その後のパターン形成時の現像液により溶解して除去される。
As shown in FIG. 7A, the shape of the
続いて、図7(b)に示すように、フォトダイオードPD上方の中央領域の窒化膜11さらに紫外線反射防止膜12上のフォトレジストパターン13をマスクとして、窒化膜11から第2層間絶縁膜10をドライエッチング処理して、窒化膜11さらに第2層間絶縁膜10の途中までエッチング除去してSiOn膜の第2層間絶縁膜10Aとして所定膜厚だけ残し、フォトダイオードPD上方の中央領域に、角部がテーパ状になることなく、高寸法精度に形成された島形状の窒化膜11Aを形成することができる。これによって、島形状の窒化膜11Aを精度よく線幅制御できる。
Subsequently, as shown in FIG. 7B, the
さらに、図7(c)に示すように、所定形状の紫外線反射防止膜12上に残ったフォトレジストパターン13を剥離して除去する。このとき、フォトレジストパターン13直下の紫外線反射防止膜12も剥離液に溶解して除去される。このように、高段差パターンであってもレジストパターン形成後、エッチング後のレジストの剥離で紫外線反射防止膜12も除去できる。
Further, as shown in FIG. 7C, the
したがって、本実施形態2によれば、上記実施形態1の場合と同様に、フォトレジストパターン13の直下の紫外線反射防止膜12および窒化膜11の膜パターンを、寸法精度を高精度にフォトレジストパターン13と同形状の膜パターンとして形成することができる。
Therefore, according to the second embodiment, as in the case of the first embodiment, the
(実施形態3)
本実施形態3では、上記実施形態2の固体撮像素子の製造方法により製造された固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器の一例について詳細に説明する。
(Embodiment 3)
In the third embodiment, an example of an electronic information device in which the solid-state imaging device manufactured by the solid-state imaging device manufacturing method of the second embodiment is used as an image input device for an imaging unit will be described in detail.
図8は、本発明の実施形態3として、本発明の実施形態2の固体撮像素子30を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
FIG. 8 is a block diagram illustrating a schematic configuration example of an electronic information device using the solid-
図8において、本実施形態3の電子情報機器90は、上記実施形態2の固体撮像素子30からの撮像信号を所定の信号処理をしてカラー画像信号を得る固体撮像装置91と、この固体撮像装置91からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部92と、この固体撮像装置91からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段93と、この固体撮像装置91からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段94と、この固体撮像装置91からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力手段95とを有している。なお、この電子情報機器90として、これに限らず、固体撮像装置91の他に、メモリ部92と、表示手段93と、通信手段94と、プリンタなどの画像出力手段95とのうちの少なくともいずれかを有していてもよい。
In FIG. 8, an
この電子情報機器90としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置(PDA)などの画像入力デバイスを有した電子機器が考えられる。
As described above, the
したがって、本実施形態3によれば、この固体撮像装置91からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力手段95により良好にプリントアウト(印刷)したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部92に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
Therefore, according to the third embodiment, on the basis of the color image signal from the solid-
なお、本実施形態1、2では、詳細には説明しなかったが、レジストパターン13の形成方法として、半導体装置が形成されたシリコン基板1の全面に、露光を反射防止すると共に現像液に溶ける紫外線反射防止膜12を成膜し、この紫外線反射防止膜12上に所定形状のレジストパターン13を形成する。即ち、半導体装置が形成されたシリコン基板1の全面に、可視光を反射防止する窒化膜11を成膜する窒化膜成膜工程と、窒化膜11上に紫外線反射防止膜12を成膜する紫外線反射防止膜成膜工程と、半導体装置を構成するゲート電極に隣接するシリコン基板の所定表面領域の中央領域上に、窒化膜11の形状加工用のフォトレジストパターン13を形成するフォトレジストパターン形成工程とを有している。これによって、レジストパターン13の直下の窒化膜11の膜パターンを、寸法精度を高精度にレジストパターン13と同形状の窒化膜11の膜パターンとして正確に形成することができる本発明の目的を達成することができる。
Although not described in detail in the first and second embodiments, as a method of forming the resist
以上のように、本発明の好ましい実施形態1〜3を用いて本発明を例示してきたが、本発明は、この実施形態1〜3に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜3の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
As mentioned above, although this invention has been illustrated using preferable Embodiment 1-3 of this invention, this invention should not be limited and limited to this Embodiment 1-3. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range based on the description of the present invention and the common general technical knowledge from the description of specific
本発明は、リソグラフィ工程のレジストパターンの形成方法、これを用いた半導体装置の製造方法、この半導体装置の製造方法として、例えば被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子の製造方法、この固体撮像素子の製造方法により作製された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、露光を反射防止すると共に現像液に溶ける第2反射防止膜上に所定形状のレジストパターンを形成することから、第2反射防止膜によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することが可能であり、フォトレジストパターン直下以外の第2反射防止膜を現像液により容易に溶解して除去することが可能であるため、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができる。 The present invention is a method for forming a resist pattern in a lithography process, a method for manufacturing a semiconductor device using the resist pattern, and a method for manufacturing the semiconductor device. The semiconductor device includes, for example, a semiconductor element that captures an image by photoelectrically converting image light from a subject. Manufacturing method of solid-state imaging device, solid-state imaging device manufactured by this manufacturing method of solid-state imaging device, and digital cameras such as digital video cameras and digital still cameras using this solid-state imaging device as an image input device in an imaging unit, In a field of electronic information equipment such as an image input camera such as a surveillance camera, a scanner device, a facsimile device, a television telephone device, a camera-equipped mobile phone device, etc., on the second antireflection film that prevents reflection from being reflected and dissolves in the developer. A resist pattern having a predetermined shape is formed on the second antireflection film. As a result, the exposure light is absorbed and the reflected light of the exposure is suppressed, so that the constriction of the side surface of the photoresist film due to the reflected light can be prevented. Since it can be dissolved and removed, the film pattern immediately below the resist pattern can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy.
1 シリコン基板
2 ゲート酸化膜
3 ゲート窒化膜
4 ゲートHTO膜
5 第1ポリシリコン膜
5A 第1ゲート電極
6、9、13 フォトレジストパターン
7 第1層間絶縁膜
8 第2ポリシリコン膜
8A 第2ゲート電極
10、10A 第2層間絶縁膜
11、11A 窒化膜
12 紫外線反射防止膜
14 遮光膜
15 層内レンズ
16、18 平坦化膜
17 カラーフィルタ
19 マイクロレンズ
20 半導体装置
30 固体撮像素子
PD フォトダイオード
90 電子情報機器
91 固体撮像装置
92 メモリ部
93 表示手段
94 通信手段
95 画像出力手段
DESCRIPTION OF
Claims (12)
該第2反射防止膜は、該フォトレジストパターンの現像液の他に、該フォトレジストパターンの剥離液にも溶ける材料で構成されている半導体装置の製造方法。 A second antireflection film is formed on the entire surface of the semiconductor substrate on which the semiconductor device is formed to prevent reflection of exposure and to dissolve in a developer, and a resist pattern having a predetermined shape is formed on the second antireflection film. Using the photoresist pattern formed by the forming method as a mask, the first antireflection film that prevents reflection of visible light is etched, and a central region of a predetermined surface region of the semiconductor substrate adjacent to the gate electrode constituting the semiconductor device , the edge portion have a first anti-reflection film forming step for forming a first antireflection film island shape became angular without tapers,
The method of manufacturing a semiconductor device, wherein the second antireflection film is made of a material that is soluble not only in the photoresist pattern developer but also in the photoresist pattern stripping solution .
該第1反射防止膜上に前記第2反射防止膜を成膜する第2反射防止膜成膜工程と、
該半導体装置を構成するゲート電極に隣接する半導体基板の所定表面領域の中央領域上に、該第1反射防止膜の形状加工用のフォトレジストパターンを形成するフォトレジストパターン形成工程とを有する請求項1に記載の半導体装置の製造方法。 The resist pattern forming method includes: a first antireflection film forming step of forming a first antireflection film for preventing visible light reflection over the entire surface of the semiconductor substrate on which the semiconductor device is formed;
A second antireflection film forming step of forming the second antireflection film on the first antireflection film;
And a photoresist pattern forming step of forming a photoresist pattern for shape processing of the first antireflection film on a central region of a predetermined surface region of a semiconductor substrate adjacent to a gate electrode constituting the semiconductor device. 2. A method for manufacturing a semiconductor device according to 1.
該第1ゲート電極の上面および側面を覆う第1層間絶縁膜を形成する第1層間絶縁膜形成工程と、
該第1ゲート電極の位置に対応する該第1層間絶縁膜上に第2ゲート電極を形成する第2ゲート電極形成工程と、
該第2ゲート電極の上面および側面を覆う第2層間絶縁膜を形成する第2層間絶縁膜形成工程とを有し、
該第2層間絶縁膜が形成された基板全面に、可視光を反射防止する第1反射防止膜を成膜し、該第1反射防止膜上に前記第2反射防止膜を成膜する請求項1に記載の半導体装置の製造方法。 A first gate electrode forming step of forming a first gate electrode constituting the semiconductor device on a gate oxide film formed on a semiconductor substrate;
A first interlayer insulating film forming step of forming a first interlayer insulating film covering the upper surface and side surfaces of the first gate electrode;
A second gate electrode forming step of forming a second gate electrode on the first interlayer insulating film corresponding to the position of the first gate electrode;
A second interlayer insulating film forming step of forming a second interlayer insulating film covering the upper surface and the side surface of the second gate electrode,
The first antireflection film for preventing reflection of visible light is formed on the entire surface of the substrate on which the second interlayer insulating film is formed, and the second antireflection film is formed on the first antireflection film. 2. A method for manufacturing a semiconductor device according to 1 .
An electronic information device using the solid-state imaging device according to claim 10 as an image input device in an imaging unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009044864A JP5231288B2 (en) | 2009-02-26 | 2009-02-26 | Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009044864A JP5231288B2 (en) | 2009-02-26 | 2009-02-26 | Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199442A JP2010199442A (en) | 2010-09-09 |
JP5231288B2 true JP5231288B2 (en) | 2013-07-10 |
Family
ID=42823842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009044864A Expired - Fee Related JP5231288B2 (en) | 2009-02-26 | 2009-02-26 | Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5231288B2 (en) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6379322A (en) * | 1986-09-24 | 1988-04-09 | Hitachi Ltd | Resist pattern forming method |
JPS63300516A (en) * | 1987-05-30 | 1988-12-07 | Rohm Co Ltd | Formation of resist pattern of semiconductor device |
JP2833906B2 (en) * | 1992-01-31 | 1998-12-09 | 九州日本電気株式会社 | Solid-state imaging device |
JPH0620943A (en) * | 1992-07-02 | 1994-01-28 | Nec Corp | Forming method for resist pattern |
JPH07211616A (en) * | 1994-01-21 | 1995-08-11 | Matsushita Electric Ind Co Ltd | Fine pattern formation method |
JP3326663B2 (en) * | 1994-04-05 | 2002-09-24 | ソニー株式会社 | Method for manufacturing semiconductor device |
JPH11238866A (en) * | 1998-02-20 | 1999-08-31 | Sharp Corp | Solid-state image sensing device |
JP4232222B2 (en) * | 1998-07-13 | 2009-03-04 | ソニー株式会社 | Manufacturing method of semiconductor device |
JP2002124659A (en) * | 2000-10-13 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Solid-state imaging device |
JP2004361832A (en) * | 2003-06-06 | 2004-12-24 | Renesas Technology Corp | Method for manufacturing electronic device |
JP2005277359A (en) * | 2004-03-26 | 2005-10-06 | Sharp Corp | Manufacturing method of solid imaging device, manufacturing method of semiconductor device |
JP2008135649A (en) * | 2006-11-29 | 2008-06-12 | Toshiba Corp | Method for manufacturing semiconductor device |
-
2009
- 2009-02-26 JP JP2009044864A patent/JP5231288B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010199442A (en) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070155043A1 (en) | Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system | |
JP5486838B2 (en) | Lens forming method, semiconductor device manufacturing method, and electronic information device | |
JP2012108327A (en) | Lens and method for manufacturing the same, solid-state image sensor and method for manufacturing the same, and electronic information equipment | |
CN108807443B (en) | An image sensor with an embedded color filter array | |
JP2011124501A (en) | Solid-state imaging apparatus and method of manufacturing the same | |
JP2012186396A (en) | Solid state image pickup device and manufacturing method of the same | |
JP5224685B2 (en) | Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system | |
TWI294179B (en) | ||
CN105762160B (en) | Back-illuminated global pixel unit structure and preparation method thereof | |
JP5231288B2 (en) | Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device | |
JP5002906B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4964418B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2009200297A (en) | Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment | |
JP5368070B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic information device | |
JP2008041958A (en) | Solid-state imaging device, manufacturing method thereof, and electronic information device | |
JP2009129931A (en) | Solid-state image sensor and method of manufacturing the same, and electronic information device | |
JP6099345B2 (en) | LENS AND ITS MANUFACTURING METHOD, SOLID-STATE IMAGING DEVICE, ELECTRONIC INFORMATION DEVICE | |
JP5349372B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic information device | |
JP2011109033A (en) | In-layer lens and method for manufacturing the same, color filter and method for manufacturing the same, solid-state image pickup element and method for manufacturing the same and electronic information equipment | |
JP2010129786A (en) | Method of manufacturing solid-state imaging apparatus, and electronic information apparatus | |
JP5697961B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic information device | |
JP5651364B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic information device | |
CN107507773B (en) | Method for optimizing transistor structure of CMOS image sensor | |
CN110112162B (en) | Image sensor and forming method thereof | |
JP4840850B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic information device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |