[go: up one dir, main page]

JP5231288B2 - Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device - Google Patents

Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device Download PDF

Info

Publication number
JP5231288B2
JP5231288B2 JP2009044864A JP2009044864A JP5231288B2 JP 5231288 B2 JP5231288 B2 JP 5231288B2 JP 2009044864 A JP2009044864 A JP 2009044864A JP 2009044864 A JP2009044864 A JP 2009044864A JP 5231288 B2 JP5231288 B2 JP 5231288B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
antireflection film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009044864A
Other languages
Japanese (ja)
Other versions
JP2010199442A (en
Inventor
繁 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009044864A priority Critical patent/JP5231288B2/en
Publication of JP2010199442A publication Critical patent/JP2010199442A/en
Application granted granted Critical
Publication of JP5231288B2 publication Critical patent/JP5231288B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、フォトリソグラフィ工程で用いるレジストパターンの形成方法、これを用いた半導体装置の製造方法、この半導体装置の製造方法として、例えば被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子の製造方法、この固体撮像素子の製造方法により作製された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に関する。   The present invention relates to a method for forming a resist pattern used in a photolithography process, a method for manufacturing a semiconductor device using the resist pattern, and a method for manufacturing the semiconductor device, including, for example, a semiconductor element that photoelectrically converts image light from a subject and images it Manufacturing method of the solid-state imaging device, a solid-state imaging device manufactured by the manufacturing method of the solid-state imaging device, and a digital such as a digital video camera and a digital still camera using the solid-state imaging device as an image input device in an imaging unit The present invention relates to an electronic information device such as a camera, an image input camera such as a surveillance camera, a scanner device, a facsimile device, a television telephone device, and a camera-equipped mobile phone device.

従来の半導体装置の製造方法におけるリソグラフィ工程のレジストパターンの形成方法を固体撮像素子の製造方法に適用した場合について説明する。   A case where a resist pattern forming method in a lithography process in a conventional method for manufacturing a semiconductor device is applied to a method for manufacturing a solid-state imaging device will be described.

図9(a)〜図9(d)は、従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための第1ゲート電極形成工程までを示す要部縦断面図、図10(a)〜図10(c)は、図9(d)に続く従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための第2ゲート電極形成工程までを示す要部縦断面図、図11(a)〜図11(c)は、図10(c)に続く従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための窒化膜成膜工程までを示す要部縦断面図、図12(a)〜図12(c)は、図11(c)に続く従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための窒化膜形成工程までを示す要部縦断面図である。   FIG. 9A to FIG. 9D are main part longitudinal cross-sectional views showing a first gate electrode forming step for explaining a method of manufacturing a solid-state imaging device using a conventional resist pattern forming method. 10 (a) to 10 (c) show the steps up to the second gate electrode forming step for explaining the manufacturing method of the solid-state imaging device using the conventional resist pattern forming method following FIG. 9 (d). 11 (a) to 11 (c) are nitride film formations for explaining a method of manufacturing a solid-state imaging device using a conventional resist pattern forming method following FIG. 10 (c). FIG. 12A to FIG. 12C are diagrams for explaining a method for manufacturing a solid-state imaging device using a conventional resist pattern forming method subsequent to FIG. 11C. It is a principal part longitudinal cross-sectional view which shows to the nitride film formation process of this.

まず、図9(a)に示すように、半導体基板としてのシリコン基板101上にSiO膜であるゲート酸化膜102を形成し、さらにゲート酸化膜102上にゲート窒化膜103を形成し、さらにゲート窒化膜103上にゲートHTO膜104を形成し、さらにゲートHTO膜104上に第1ポリシリコン膜105を形成する。この第1ポリシリコン膜105は第1ゲート電極となるためドーピングされて導電性を持たせる。 First, as shown in FIG. 9A, a gate oxide film 102 which is a SiO 2 film is formed on a silicon substrate 101 as a semiconductor substrate, and a gate nitride film 103 is further formed on the gate oxide film 102. A gate HTO film 104 is formed on the gate nitride film 103, and a first polysilicon film 105 is further formed on the gate HTO film 104. Since this first polysilicon film 105 becomes the first gate electrode, it is doped to have conductivity.

さらに、図9(b)に示すように、ドーピングされた第1ポリシリコン膜105上に第1ゲート電極の加工のためにマスクとなるフォトレジストパターン106を形成する。即ち、第1ポリシリコン膜105上にフォトレジスト膜材料を成膜し、第1ゲート電極が形成される第1ポリシリコン膜105上の位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第1ポリシリコン膜105上に、第1ゲート電極の加工のためのフォトレジストパターン106を形成する。   Further, as shown in FIG. 9B, a photoresist pattern 106 serving as a mask for processing the first gate electrode is formed on the doped first polysilicon film 105. That is, a photoresist film material is formed on the first polysilicon film 105, and exposed and developed so that the photoresist film remains at a position on the first polysilicon film 105 where the first gate electrode is formed. By patterning into a shape, a photoresist pattern 106 for processing the first gate electrode is formed on the first polysilicon film 105.

続いて、図9(c)に示すように、第1ポリシリコン膜105上のフォトレジストパターン106をマスクとして、予めドーピングされた第1ポリシリコン膜105をエッチング処理して所定位置にそれぞれ第1ゲート電極105Aを形成する。   Subsequently, as shown in FIG. 9C, the pre-doped first polysilicon film 105 is etched by using the photoresist pattern 106 on the first polysilicon film 105 as a mask, and each of the first polysilicon film 105 is in a predetermined position. A gate electrode 105A is formed.

このようにして、図9(a)〜図9(c)の各工程によってゲートHTO膜104上に第1ゲート電極105Aを形成することができる。このとき、第1ゲート電極105Aを自己整合的に不純物イオンをドーピングして、隣接する第1ゲート電極105A間のシリコン基板101の表面側にフォトダイオードPDの不純物拡散領域を形成することができる。   In this manner, the first gate electrode 105A can be formed on the gate HTO film 104 by the steps of FIGS. 9A to 9C. At this time, the first gate electrode 105A can be doped with impurity ions in a self-aligned manner, and an impurity diffusion region of the photodiode PD can be formed on the surface side of the silicon substrate 101 between the adjacent first gate electrodes 105A.

その後、図9(d)に示すように、予めドーピングされた第1ポリシリコン膜105から所定形状に形成された第1ゲート電極105Aを表面熱酸化して、第1ゲート電極105Aの上面および側面を覆う第1層間絶縁膜107を形成する。   Thereafter, as shown in FIG. 9D, the first gate electrode 105A formed in a predetermined shape from the pre-doped first polysilicon film 105 is subjected to surface thermal oxidation so that the upper surface and side surfaces of the first gate electrode 105A are obtained. A first interlayer insulating film 107 is formed to cover the substrate.

次に、図10(a)に示すように、第1層間絶縁膜107およびゲートHTO膜104上に第2ポリシリコン膜108を成膜し、成膜した第2ポリシリコン膜108は第2ゲート電極となるためドーピングされて導電性を持たせる。   Next, as shown in FIG. 10A, a second polysilicon film 108 is formed on the first interlayer insulating film 107 and the gate HTO film 104, and the formed second polysilicon film 108 is a second gate. Since it becomes an electrode, it is doped to provide conductivity.

続いて、図10(b)に示すように、ドーピングされた第2ポリシリコン膜108上に第2ゲート電極の加工のためにフォトレジストパターン109を形成する。即ち、第2ポリシリコン膜108上にフォトレジスト膜を成膜し、第2ゲート電極が形成される第1ゲート電極105Aの上方位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第2ポリシリコン膜108上にフォトレジストパターン109を形成する。   Subsequently, as shown in FIG. 10B, a photoresist pattern 109 is formed on the doped second polysilicon film 108 for processing the second gate electrode. That is, a photoresist film is formed on the second polysilicon film 108, and exposed and developed so that the photoresist film remains above the first gate electrode 105A where the second gate electrode is formed. By patterning, a photoresist pattern 109 is formed on the second polysilicon film 108.

その後、図10(c)に示すように、第2ポリシリコン膜108上のフォトレジストパターン109をマスクとして、予めドーピングされた第2ポリシリコン膜108をエッチング処理して、ゲートHTO膜104からゲート窒化膜103さらにゲート酸化膜102の途中までエッチング除去し、第1ゲート電極105Aの位置に対応する第1層間絶縁膜107上の所定位置にそれぞれ第2ゲート電極108Aを形成する。   Thereafter, as shown in FIG. 10C, the pre-doped second polysilicon film 108 is etched using the photoresist pattern 109 on the second polysilicon film 108 as a mask, and the gate HTO film 104 is gated. The nitride film 103 is further etched away to the middle of the gate oxide film 102 to form second gate electrodes 108A at predetermined positions on the first interlayer insulating film 107 corresponding to the positions of the first gate electrodes 105A.

このようにして、図10(a)〜図10(c)の各工程によって第1層間絶縁膜107上に第2ゲート電極108Aを形成することができる。これによって、フォトトランジスタPDの周辺高さを合わせるために、2段の第1ゲート電極105Aおよび第2ゲート電極108Aが形成されている。   In this manner, the second gate electrode 108A can be formed on the first interlayer insulating film 107 by the steps of FIGS. 10A to 10C. Thus, in order to match the peripheral height of the phototransistor PD, a two-stage first gate electrode 105A and second gate electrode 108A are formed.

次に、図11(a)に示すように、第2ゲート電極108A上に残ったフォトレジストパターン109を除去した後に、図11(b)に示すように、予めドーピングされた第2ポリシリコン膜108から島状に形成された第2ゲート電極108Aを表面熱酸化して、第2ゲート電極108Aの上面および側面を覆う第2層間絶縁膜110を形成すると共に、ゲート電極間に残ったゲート酸化膜102も熱酸化されて第2層間絶縁膜110が形成される。   Next, as shown in FIG. 11A, after removing the photoresist pattern 109 remaining on the second gate electrode 108A, as shown in FIG. 11B, a pre-doped second polysilicon film is formed. The second gate electrode 108A formed in an island shape from the surface 108 is thermally oxidized to form the second interlayer insulating film 110 that covers the upper surface and the side surface of the second gate electrode 108A, and the remaining gate oxidation between the gate electrodes The film 102 is also thermally oxidized to form the second interlayer insulating film 110.

続いて、図11(c)に示すように、第2層間絶縁膜110上の基板全面にSiN膜の窒化膜111を所定の厚さだけ成膜する。   Subsequently, as shown in FIG. 11C, a nitride film 111 of a SiN film is formed to a predetermined thickness on the entire surface of the substrate on the second interlayer insulating film 110.

次に、図12(a)に示すように、ゲート電極間の窒化膜111の中央領域上に、窒化膜111の形状加工のためにフォトレジストパターン112を形成する。即ち、窒化膜111上にフォトレジスト膜材料を成膜し、ゲート電極間の中央領域であって、フォトダイオードPDの中央領域の上方にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、窒化膜111上に、窒化膜加工用のフォトレジストパターン112を形成する。このとき、窒化膜111およびポリシリコン膜からの露光の反射光を受けてフォトレジスト膜112の側面にくびれB(ハレーション)が発生する。   Next, as shown in FIG. 12A, a photoresist pattern 112 is formed on the central region of the nitride film 111 between the gate electrodes for the shape processing of the nitride film 111. That is, a photoresist film material is formed on the nitride film 111, and is exposed and developed into a predetermined shape so that the photoresist film remains in the central region between the gate electrodes and above the central region of the photodiode PD. By patterning, a photoresist pattern 112 for nitride film processing is formed on the nitride film 111. At this time, constriction B (halation) occurs on the side surface of the photoresist film 112 in response to exposure reflected light from the nitride film 111 and the polysilicon film.

続いて、図12(b)に示すように、ゲート電極間の中央領域の窒化膜111上のフォトレジストパターン112をマスクとして、窒化膜111さらに第2層間絶縁膜110をドライエッチング処理して、窒化膜111さらに第2層間絶縁膜110の途中までエッチング除去して第2層間絶縁膜110Aとして所定膜厚だけ残し、ゲート電極間の中央領域であって、フォトダイオードPDの中央領域の上方に、角部がテーパ状になった島形状の窒化膜111Aを形成する。このように、島形状の窒化膜111Aの線幅制御が悪化してしまう。   Subsequently, as shown in FIG. 12B, the nitride film 111 and the second interlayer insulating film 110 are dry-etched using the photoresist pattern 112 on the nitride film 111 in the central region between the gate electrodes as a mask. The nitride film 111 is further etched away to the middle of the second interlayer insulating film 110 to leave a predetermined thickness as the second interlayer insulating film 110A, and is a central region between the gate electrodes, above the central region of the photodiode PD. An island-shaped nitride film 111A having a tapered corner is formed. Thus, the line width control of the island-shaped nitride film 111A is deteriorated.

さらに、図12(c)に示すように、所定形状の窒化膜111A上に残ったフォトレジストパターン112を剥離して除去する。   Further, as shown in FIG. 12C, the photoresist pattern 112 remaining on the nitride film 111A having a predetermined shape is peeled off and removed.

特開平6−20943号公報JP-A-6-20943

近年、LSIの高集積化および微細化に伴って、寸法精度に対する要求も厳しくなっている。   In recent years, with the high integration and miniaturization of LSI, the demand for dimensional accuracy has become strict.

上記従来の構成では、段差部を有する半導体基板上に反射膜となる膜が形成されると、レジスト膜厚変動に起因する多重干渉効果や、図12(a)に示すような段差側面からの紫外線の反射光Aによるフォトレジスト膜112の側面にくびれB(ハレーション)が生じやすくなる。このように、フォトレジスト膜112の側面にくびれB(ハレーション)が発生すると、その後のエッチングによる窒化膜111Aの線幅制御の寸法精度に悪影響が生じる。可視光域の反射防止膜として作用する窒化膜111Aの線幅寸法精度の悪化によって、固体撮像素子のフォトダイオードPDにおける受光効率が悪化する虞がある。なお、この窒化膜111Aは、有機系の反射防止膜であって、可視光域の反射防止膜であるが、紫外線露光時の紫外線は反射してしまうため、フォトレジスト膜112の側面にくびれB(ハレーション)が生じることになる。   In the above-described conventional configuration, when a film serving as a reflective film is formed on a semiconductor substrate having a stepped portion, the multiple interference effect due to the resist film thickness variation and the stepped side surface as shown in FIG. Constriction B (halation) tends to occur on the side surface of the photoresist film 112 due to the reflected light A of ultraviolet rays. Thus, when the constriction B (halation) occurs on the side surface of the photoresist film 112, the dimensional accuracy of the line width control of the nitride film 111A by the subsequent etching is adversely affected. There is a possibility that the light receiving efficiency in the photodiode PD of the solid-state imaging device is deteriorated due to the deterioration of the line width dimensional accuracy of the nitride film 111A that acts as an antireflection film in the visible light region. The nitride film 111A is an organic antireflection film and is an antireflection film in the visible light region. However, since the ultraviolet rays at the time of ultraviolet exposure are reflected, the side surface of the photoresist film 112 is constricted B. (Halation) will occur.

このような段差部からの反射の影響を低減するために、反射基板上に露光光を吸収する反射防止膜を形成した後に、フォトレジスト膜の塗布を行う反射防止膜法は、レジストパターン形成後の反射防止膜の除去の際に、問題を生ずる。このレジストパターンの形成方法が特許文献1の図13(a)および図13(b)に記載されている。   In order to reduce the influence of reflection from such a stepped portion, an antireflection film method of applying a photoresist film after forming an antireflection film that absorbs exposure light on a reflective substrate is used after a resist pattern is formed. Problems arise when removing the antireflection film. This resist pattern forming method is described in FIGS. 13A and 13B of Patent Document 1. FIG.

図13(a)および図13(b)は、特許文献1に記載されている従来のレジストパターンの形成方法の問題点を説明するための要部縦断面図である。   FIG. 13A and FIG. 13B are longitudinal sectional views of main parts for explaining the problems of the conventional resist pattern forming method described in Patent Document 1. FIG.

まず、図13(a)に示すように、シリコン基板201の表面にゲート酸化膜202を形成した後に、基板全面にポリシリコン膜203を堆積し、このポリシリコン膜203上に、特に紫外線を吸収可能とする反射防止膜材料を成膜する。さらに、この成膜された反射防止膜材料上の基板全面にポジ型レジスト膜を塗布して形成する。   First, as shown in FIG. 13A, after forming a gate oxide film 202 on the surface of a silicon substrate 201, a polysilicon film 203 is deposited on the entire surface of the substrate, and particularly ultraviolet rays are absorbed on the polysilicon film 203. A possible antireflection film material is formed. Further, a positive resist film is applied to the entire surface of the formed antireflection film material.

さらに、露光、現像によってポジ型レジストパターン205を得る。続いて、ウェットエッチング処理によりポジ型レジストパターン205直下以外の領域の反射防止膜材料を除去すると、アンダーカットされた姿態を有する反射防止膜204が形成されるか,もしくはテーパー状のスカム(scum)の発生が起り、寸法精度が著しく劣化する。   Further, a positive resist pattern 205 is obtained by exposure and development. Subsequently, when the antireflection film material in a region other than the region immediately below the positive resist pattern 205 is removed by wet etching, an antireflection film 204 having an undercut state is formed or a tapered scum is formed. Occurs and the dimensional accuracy deteriorates significantly.

逆に、図13(b)に示すように、寸法精度向上のために、上述した不用領域の反射防止膜材料の除去をドライ(プラズマ)エッチング処理で行うと、残留形成される反射防止膜204Aにはアンダーカットは持たないが、ポジ型レジストパターン205がポジ型レジストパターン205Aに変形する。これは、上記ドライエッチング処理が酸素を主体とする異方性プラズマエッチングであるため、ポジ型レジスト膜上部もエッチング除去されて角落ちが起る。このような形状のポジ型レジスト膜205Aでは、後の下地のポリシリコン膜203のドライエッチングの際に、寸法が変動する虞がある。特に、解像力,焦点深度向上のためにレジスト膜を薄膜化した場合には、この現象は深刻な問題となる。   On the other hand, as shown in FIG. 13B, when the removal of the antireflection film material in the above-described unnecessary area is performed by dry (plasma) etching processing in order to improve the dimensional accuracy, the antireflection film 204A that remains is formed. Although there is no undercut, the positive resist pattern 205 is deformed into a positive resist pattern 205A. This is because the dry etching process is anisotropic plasma etching mainly composed of oxygen, so that the upper part of the positive resist film is also etched away, resulting in a corner drop. In the positive resist film 205A having such a shape, there is a possibility that the dimensions of the positive resist film 205A may fluctuate during the subsequent dry etching of the underlying polysilicon film 203. In particular, this phenomenon becomes a serious problem when the resist film is thinned to improve the resolution and the depth of focus.

何れにせよ、図13(b)の場合、ポジ型レジストパターン205Aをマスクとしてドライ(プラズマ)エッチングする対象は、反射防止膜下地のポリシリコン膜203であり、残留形成される反射防止膜204Aがポジ型レジストパターン205A下に埋もれているため、別工程で反射防止膜204Aを別途エッチング除去しなければならない。   In any case, in the case of FIG. 13B, the target for dry (plasma) etching using the positive resist pattern 205A as a mask is the polysilicon film 203 under the antireflection film, and the remaining antireflection film 204A is formed. Since it is buried under the positive resist pattern 205A, the antireflection film 204A must be separately removed by etching in a separate process.

本発明は、上記従来の問題を解決するもので、別工程を設ける必要がなく、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができるレジストパターンの形成方法、これを用いた半導体装置の製造方法、この半導体装置としての固体撮像素子の製造方法、この固体撮像素子の製造方法により製造された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。   The present invention solves the above-described conventional problems, and it is not necessary to provide a separate process, and the film pattern immediately below the resist pattern can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy. Resist pattern forming method, semiconductor device manufacturing method using the same, solid-state image sensor manufacturing method as the semiconductor device, solid-state image sensor manufactured by the solid-state image sensor manufacturing method, and solid-state image sensor An object of the present invention is to provide an electronic information device such as a camera-equipped mobile phone device used as an image input device in an imaging unit.

本発明のレジストパターンの形成方法は、半導体装置が形成された半導体基板全面に、露光を反射防止すると共に現像液に溶ける第2反射防止膜を成膜し、該第2反射防止膜上に所定形状のレジストパターンを形成するものであり、そのことにより上記目的が達成される。   According to the method of forming a resist pattern of the present invention, a second antireflection film is formed on the entire surface of a semiconductor substrate on which a semiconductor device is formed to prevent exposure from being reflected and to dissolve in a developer. A resist pattern having a shape is formed, whereby the above object is achieved.

また、好ましくは、本発明のレジストパターンの形成方法において、半導体装置が形成された半導体基板全面に、可視光を反射防止する第1反射防止膜を成膜する第1反射防止膜成膜工程と、該第1反射防止膜上に前記第2反射防止膜を成膜する第2反射防止膜成膜工程と、該半導体装置を構成するゲート電極に隣接する半導体基板の所定表面領域の中央領域上に、該第1反射防止膜の形状加工用のフォトレジストパターンを形成するフォトレジストパターン形成工程とを有する。   Preferably, in the resist pattern forming method of the present invention, a first antireflection film forming step of forming a first antireflection film for preventing reflection of visible light on the entire surface of the semiconductor substrate on which the semiconductor device is formed; A second antireflection film forming step of forming the second antireflection film on the first antireflection film, and a central region of a predetermined surface region of the semiconductor substrate adjacent to the gate electrode constituting the semiconductor device And a photoresist pattern forming step of forming a photoresist pattern for shape processing of the first antireflection film.

さらに、好ましくは、本発明のレジストパターンの形成方法におけるフォトレジストパターン形成工程において、前記第2反射防止膜によって露光が吸収されて該露光の反射光が抑制され、該反射光によるフォトレジスト膜側面のくびれを防止する。   Further preferably, in the photoresist pattern forming step in the resist pattern forming method of the present invention, exposure is absorbed by the second antireflection film to suppress the reflected light of the exposure, and the side surface of the photoresist film by the reflected light is suppressed. Prevent constriction.

さらに、好ましくは、本発明のレジストパターンの形成方法におけるフォトレジストパターン形成工程において、前記フォトレジストパターン直下以外の第2反射防止膜を現像液により溶解して除去する。   Further preferably, in the photoresist pattern forming step in the resist pattern forming method of the present invention, the second antireflection film other than just under the photoresist pattern is dissolved and removed by a developer.

さらに、好ましくは、本発明のレジストパターンの形成方法における第1反射防止膜は有機系膜であり、前記第2反射防止膜は無機系膜である。   Further preferably, in the method for forming a resist pattern of the present invention, the first antireflection film is an organic film, and the second antireflection film is an inorganic film.

さらに、好ましくは、本発明のレジストパターンの形成方法における露光は紫外線光である。   Further preferably, the exposure in the method for forming a resist pattern of the present invention is ultraviolet light.

本発明の半導体装置の製造方法は、本発明の上記レジストパターンの形成方法により形成されたフォトレジストパターンをマスクとして、可視光を反射防止する第1反射防止膜をエッチング処理して、前記ゲート電極に隣接する半導体基板の所定表面領域の中央領域に、端縁部がテーパ状になることなく角状になった島形状の第1反射防止膜を形成する第1反射防止膜形成工程を有するものであり、そのことにより上記目的が達成される。   According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: etching the first antireflection film for preventing visible light reflection using the photoresist pattern formed by the resist pattern forming method of the present invention as a mask; Having a first antireflection film forming step of forming an island-shaped first antireflection film in which the edge portion is formed in a square shape without being tapered in a central region of a predetermined surface region of a semiconductor substrate adjacent to Thus, the above object is achieved.

また、好ましくは、本発明の半導体装置の製造方法における第2反射防止膜は、前記フォトレジストパターンの現像液の他に、該フォトレジストパターンの剥離液にも溶ける材料で構成されている。   Preferably, the second antireflection film in the method for manufacturing a semiconductor device of the present invention is made of a material that is soluble in the photoresist pattern stripper in addition to the photoresist pattern developer.

さらに、好ましくは、本発明の半導体装置の製造方法における第1反射防止膜形成工程は、前記エッチング処理後に、前記第2反射防止膜上のフォトレジストパターンを剥離して除去するときに、該フォトレジストパターン直下の該第2反射防止膜も溶解して除去する。   Further preferably, in the method of manufacturing a semiconductor device according to the present invention, the first antireflection film forming step may be performed when the photoresist pattern on the second antireflection film is peeled and removed after the etching process. The second antireflection film directly under the resist pattern is also dissolved and removed.

さらに、好ましくは、本発明の半導体装置の製造方法において、半導体基板上に形成されたゲート酸化膜上に、前記半導体装置を構成する第1ゲート電極を形成する第1ゲート電極形成工程と、該第1ゲート電極の上面および側面を覆う第1層間絶縁膜を形成する第1層間絶縁膜形成工程と、該第1ゲート電極の位置に対応する該第1層間絶縁膜上に第2ゲート電極を形成する第2ゲート電極形成工程と、該第2ゲート電極の上面および側面を覆う第2層間絶縁膜を形成する第2層間絶縁膜形成工程とを有し、該第2層間絶縁膜が形成された基板全面に、可視光を反射防止する第1反射防止膜を成膜し、該第1反射防止膜上に前記第2反射防止膜を成膜する。   Further preferably, in the method for manufacturing a semiconductor device of the present invention, a first gate electrode forming step of forming a first gate electrode constituting the semiconductor device on a gate oxide film formed on a semiconductor substrate; A first interlayer insulating film forming step of forming a first interlayer insulating film covering an upper surface and a side surface of the first gate electrode; and a second gate electrode on the first interlayer insulating film corresponding to the position of the first gate electrode. A second gate electrode forming step for forming, and a second interlayer insulating film forming step for forming a second interlayer insulating film covering the upper surface and the side surface of the second gate electrode, wherein the second interlayer insulating film is formed. A first antireflection film for preventing reflection of visible light is formed on the entire surface of the substrate, and the second antireflection film is formed on the first antireflection film.

本発明の固体撮像素子の製造方法は、本発明の上記半導体装置の製造方法により製造された半導体装置は、前記第1ゲート電極に隣接する半導体基板の所定表面領域毎に、入射光を光電変換して信号電荷を生成する受光部が配設され、該受光部の中央領域上に、可視光を反射防止する島形状の第1反射防止膜を形成するものであり、そのことにより上記目的が達成される。   According to another aspect of the present invention, there is provided a method for manufacturing a solid-state imaging device, wherein the semiconductor device manufactured by the method for manufacturing a semiconductor device of the present invention photoelectrically converts incident light for each predetermined surface region of a semiconductor substrate adjacent to the first gate electrode. A light receiving portion for generating a signal charge is formed, and an island-shaped first antireflection film for preventing visible light reflection is formed on the central region of the light receiving portion. Achieved.

本発明の固体撮像素子は、本発明の上記固体撮像素子の製造方法により製造された固体撮像素子において、電荷転送電極として動作する第1ゲート電極に隣接する半導体基板の所定表面領域の中央領域以外には層間絶縁膜を形成し、該第1ゲート電極に隣接する半導体基板の所定表面領域の中央領域は、前記第1反射防止膜として、可視光域の島形状の反射防止膜の端縁部がテーパ状になることなく角状に形成されているものであり、そのことにより上記目的が達成される。   The solid-state imaging device of the present invention is a solid-state imaging device manufactured by the above-described solid-state imaging device manufacturing method of the present invention, except for the central region of the predetermined surface region of the semiconductor substrate adjacent to the first gate electrode that operates as the charge transfer electrode. An interlayer insulating film is formed, and a central region of a predetermined surface region of the semiconductor substrate adjacent to the first gate electrode is an edge portion of an island-shaped antireflection film in a visible light region as the first antireflection film Is formed in a square shape without becoming a taper shape, thereby achieving the above object.

また、好ましくは、本発明の固体撮像素子において、前記第1ゲート電極の上面および側面に第1層間絶縁膜が配設され、該第1ゲート電極に対応した第1層間絶縁膜上には第2ゲート電極が配設され、該第2ゲート電極の上面および側面に第2層間絶縁膜が配設されている。   Preferably, in the solid-state imaging device according to the present invention, a first interlayer insulating film is disposed on an upper surface and a side surface of the first gate electrode, and a first interlayer insulating film corresponding to the first gate electrode is formed on the first interlayer insulating film. Two gate electrodes are disposed, and a second interlayer insulating film is disposed on the top and side surfaces of the second gate electrode.

本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。   The electronic information device of the present invention uses the solid-state imaging device of the present invention as an image input device in an imaging unit, and thereby achieves the above object.

上記構成により、以下、本発明の作用を説明する。   With the above configuration, the operation of the present invention will be described below.

本発明においては、半導体装置が形成された半導体基板全面に、露光を反射防止すると共に現像液に溶ける第2反射防止膜を成膜し、該第2反射防止膜上に所定形状のレジストパターンを形成する。   In the present invention, a second antireflection film is formed on the entire surface of the semiconductor substrate on which the semiconductor device is formed to prevent exposure from being reflected and to dissolve in a developer, and a resist pattern having a predetermined shape is formed on the second antireflection film. Form.

これによって、露光を反射防止すると共に現像液に溶ける第2反射防止膜上に所定形状のレジストパターンを形成することから、第2反射防止膜によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することが可能であり、フォトレジストパターン直下以外の第2反射防止膜を現像液により容易に溶解して除去することが可能であるので、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができる。   Thereby, since the resist pattern having a predetermined shape is formed on the second antireflection film which prevents the reflection of the exposure and dissolves in the developer, the exposure is absorbed by the second antireflection film and the reflected light of the exposure is suppressed. It is possible to prevent constriction of the side surface of the photoresist film due to reflected light, and it is possible to easily dissolve and remove the second antireflection film other than directly under the photoresist pattern with a developer. The film pattern directly below can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy.

以上により、本発明によれば、露光を反射防止すると共に現像液に溶ける第2反射防止膜上に所定形状のレジストパターンを形成するから、第2反射防止膜によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することが可能であり、フォトレジストパターン直下以外の第2反射防止膜を現像液により容易に溶解して除去することが可能であるため、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができる。   As described above, according to the present invention, since the resist pattern having a predetermined shape is formed on the second antireflection film that prevents exposure and reflects the developer, the second antireflection film absorbs the exposure and reflects the exposure. Light is suppressed, it is possible to prevent constriction of the side surface of the photoresist film due to reflected light, and it is possible to easily dissolve and remove the second antireflection film other than just under the photoresist pattern with a developer. Therefore, the film pattern immediately below the resist pattern can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy.

本発明の実施形態1における半導体装置の製造方法により製造された半導体装置の要部構成例を模式的に示す縦断面図である。It is a longitudinal cross-sectional view which shows typically the example of a principal part structure of the semiconductor device manufactured by the manufacturing method of the semiconductor device in Embodiment 1 of this invention. (a)〜(d)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置の製造方法を説明するための第1ゲート電極形成工程までを模式的に示す要部縦断面図である。(A)-(d) is the principal part longitudinal section which shows typically to the 1st gate electrode formation process for demonstrating the manufacturing method of the semiconductor device using the formation method of the resist pattern which concerns on Embodiment 1 of this invention. FIG. (a)〜(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置の製造方法を説明するための図2(d)に続く第2ゲート電極形成工程までを模式的に示す要部縦断面図である。(A)-(c) is to the 2nd gate electrode formation process following FIG.2 (d) for demonstrating the manufacturing method of the semiconductor device using the formation method of the resist pattern which concerns on Embodiment 1 of this invention. It is a principal part longitudinal cross-sectional view shown typically. (a)〜(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置の製造方法を説明するための図3(c)に続く窒化膜成膜工程までを模式的に示す要部縦断面図である。(A)-(c) is a model until the nitride film formation process following FIG.3 (c) for demonstrating the manufacturing method of the semiconductor device using the formation method of the resist pattern which concerns on Embodiment 1 of this invention. It is a principal part longitudinal cross-sectional view shown in figure. (a)〜(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置の製造方法を説明するための図4(c)に続く窒化膜形成工程までを模式的に示す要部縦断面図である。FIGS. 4A to 4C are schematic diagrams up to a nitride film forming step subsequent to FIG. 4C for explaining a method for manufacturing a semiconductor device using the resist pattern forming method according to the first embodiment of the present invention. It is a principal part longitudinal cross-sectional view shown in FIG. 本発明の実施形態2における固体撮像素子の製造方法により製造された固体撮像素子の要部構成例を模式的に示す縦断面図である。It is a longitudinal cross-sectional view which shows typically the example of a principal part structure of the solid-state image sensor manufactured by the manufacturing method of the solid-state image sensor in Embodiment 2 of this invention. (a)〜(c)は、本発明の実施形態2に係るレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための反射防止膜形成工程を模式的に示す要部縦断面図である。(A)-(c) is the principal part longitudinal cross-section which shows typically the anti-reflective film formation process for demonstrating the manufacturing method of the solid-state image sensor using the formation method of the resist pattern which concerns on Embodiment 2 of this invention. FIG. 本発明の実施形態3として、本発明の実施形態2の固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。It is a block diagram which shows the example of schematic structure of the electronic information device which used the solid-state image sensor of Embodiment 2 of this invention for the imaging part as Embodiment 3 of this invention. (a)〜(d)は、従来のレジストパターンの形成方法を含む固体撮像素子の製造方法を説明するための第1ゲート電極形成工程までを模式的に示す要部縦断面図である。(A)-(d) is a principal part longitudinal cross-sectional view which shows typically to the 1st gate electrode formation process for demonstrating the manufacturing method of the solid-state image sensor including the formation method of the conventional resist pattern. (a)〜(c)は、従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための図9(d)に続く第2ゲート電極形成工程までを模式的に示す要部縦断面図である。FIGS. 9A to 9C schematically show a process up to a second gate electrode formation step subsequent to FIG. 9D for explaining a method for manufacturing a solid-state imaging device using a conventional resist pattern formation method. FIG. (a)〜(c)は、従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための図10(c)に続く窒化膜成膜工程までを模式的に示す要部縦断面図である。(A)-(c) are the principal parts which show typically to the nitride film film-forming process following FIG.10 (c) for demonstrating the manufacturing method of the solid-state image sensor using the formation method of the conventional resist pattern. It is a longitudinal cross-sectional view. (a)〜(c)は、従来のレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための図11(c)に続く窒化膜形成工程までを模式的に示す要部縦断面図である。(A)-(c) is a principal part longitudinal section which shows typically to the nitride film formation process following FIG.11 (c) for demonstrating the manufacturing method of the solid-state image sensor using the formation method of the conventional resist pattern. FIG. (a)および(b)は、特許文献1に記載されている従来のレジストパターンの形成方法の問題点を説明するための要部縦断面図である。(A) And (b) is a principal part longitudinal cross-sectional view for demonstrating the problem of the formation method of the conventional resist pattern described in patent document 1. FIG.

以下に、本発明のレジストパターンの形成方法を用いた半導体装置の製造方法の実施形態1について図面を参照しながら詳細に説明し、本発明のレジストパターンの形成方法を用いた半導体装置の製造方法の実施形態2を固体撮像素子の製造方法に適用した場合について図面を参照しながら詳細に説明した後に、この固体撮像素子の製造方法により製造された固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態3について、図面を参照しながら詳細に説明する。   Embodiment 1 of a semiconductor device manufacturing method using the resist pattern forming method of the present invention will be described in detail below with reference to the drawings, and a semiconductor device manufacturing method using the resist pattern forming method of the present invention will be described below. The second embodiment is applied to a method for manufacturing a solid-state image sensor, and is described in detail with reference to the drawings. Then, the solid-state image sensor manufactured by the method for manufacturing a solid-state image sensor is used as an image input device for an imaging unit. Embodiment 3 of an electronic information device such as a camera-equipped mobile phone device will be described in detail with reference to the drawings.

(実施形態1)
図1は、本発明の実施形態1における半導体装置の製造方法により製造された半導体装置の要部構成例を模式的に示す縦断面図である。
(Embodiment 1)
FIG. 1 is a longitudinal cross-sectional view schematically showing an exemplary configuration of a main part of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to Embodiment 1 of the present invention.

図1において、本実施形態1の半導体装置20は、半導体基板としてのシリコン基板1上に、島状に、ゲート酸化膜2、ゲート窒化膜3およびゲートHTO膜4をこの順に積層した積層上に第1ゲート電極5Aが配設され、その第1ゲート電極5Aの上面および側面に第1層間絶縁膜7が配設され、同様に、その上に第2ゲート電極8Aが配設され、その第2ゲート電極8Aの上面および側面に第2層間絶縁膜10が配設されている。このように、上下2段に第1ゲート電極5Aおよび第2ゲート電極8Aが積み上げられて形成されている。隣接する第1ゲート電極5A間の中央領域以外には、第2層間絶縁膜10Aを所定膜厚だけ残し、隣接する第1ゲート電極5A間の中央領域には、可視光域の反射防止膜として作用する島形状の窒化膜11Aが、角部がテーパ状になることなく、高寸法精度に形成されている。   In FIG. 1, the semiconductor device 20 according to the first embodiment is formed on a silicon substrate 1 as a semiconductor substrate, and is formed by stacking a gate oxide film 2, a gate nitride film 3, and a gate HTO film 4 in this order. The first gate electrode 5A is disposed, the first interlayer insulating film 7 is disposed on the upper surface and the side surface of the first gate electrode 5A, and similarly, the second gate electrode 8A is disposed thereon. A second interlayer insulating film 10 is disposed on the top and side surfaces of the two-gate electrode 8A. Thus, the first gate electrode 5A and the second gate electrode 8A are stacked and formed in two upper and lower stages. Except for the central region between the adjacent first gate electrodes 5A, the second interlayer insulating film 10A is left with a predetermined thickness, and the central region between the adjacent first gate electrodes 5A is used as an antireflection film in the visible light region. The acting island-shaped nitride film 11A is formed with high dimensional accuracy without the corners being tapered.

この場合の第1ゲート電極5Aは、信号処理や素子制御を行うための周辺回路部におけるトランジスタのゲート電極に対応し、第2ゲート電極8Aは、この周辺回路部を構成するトランジスタの各駆動領域やゲート電極に接続される回路配線に対応している。隣接する第1ゲート電極5A間のシリコン基板1の表面側には、固体撮像素子の受光部(フォトダイオード)以外のものとして、例えばピックアップ装置からの光データを受光する受光素子が配設されていてもよい。これ以外のものとして、本発明のレジストパターンの形成方法を、周りに段差部を有するチャージポンプ回路などのキャパシタの形成に適用することもできる。   In this case, the first gate electrode 5A corresponds to the gate electrode of the transistor in the peripheral circuit section for performing signal processing and element control, and the second gate electrode 8A corresponds to each drive region of the transistor constituting the peripheral circuit section. And circuit wiring connected to the gate electrode. On the surface side of the silicon substrate 1 between the adjacent first gate electrodes 5A, a light receiving element that receives, for example, optical data from a pickup device is disposed as a part other than the light receiving portion (photodiode) of the solid-state imaging element. May be. In addition to this, the method for forming a resist pattern of the present invention can be applied to the formation of a capacitor such as a charge pump circuit having a stepped portion around it.

以下に、上記構成の半導体装置20の製造方法について、図2〜図5を参照して詳細に説明する。   Hereinafter, a method for manufacturing the semiconductor device 20 having the above configuration will be described in detail with reference to FIGS.

図2(a)〜図2(d)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための第1ゲート電極形成工程までを模式的に示す要部縦断面図、図3(a)〜図3(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための図2(d)に続く第2ゲート電極形成工程までを模式的に示す要部縦断面図、図4(a)〜図4(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための図3(c)に続く窒化膜成膜工程までを模式的に示す要部縦断面図、図5(a)〜図5(c)は、本発明の実施形態1に係るレジストパターンの形成方法を用いた半導体装置20の製造方法を説明するための図4(c)に続く窒化膜形成工程までを模式的に示す要部縦断面図である。   2A to 2D schematically illustrate the first gate electrode formation process for explaining the method for manufacturing the semiconductor device 20 using the resist pattern forming method according to the first embodiment of the present invention. 3A to FIG. 3C are diagrams for explaining a method of manufacturing the semiconductor device 20 using the resist pattern forming method according to the first embodiment of the present invention. FIG. 4A to FIG. 4C schematically illustrate a main pattern longitudinal sectional view up to the second gate electrode forming step subsequent to (d), and FIGS. 4A to 4C illustrate a resist pattern forming method according to the first embodiment of the present invention. FIG. 5A to FIG. 5C are main part longitudinal sectional views schematically showing a nitride film forming process subsequent to FIG. 3C for explaining the manufacturing method of the semiconductor device 20 used. Manufacturing method of semiconductor device 20 using the resist pattern forming method according to Embodiment 1 of the present invention Until the nitride film forming process subsequent to FIG. 4 (c) for explaining to an essential part longitudinal cross sectional view schematically showing.

まず、図2(a)に示すように、半導体基板としてのシリコン基板1上にSiO膜であるゲート酸化膜2を形成し、さらにゲート酸化膜上にゲート窒化膜3を形成し、さらにゲート窒化膜3上にゲートHTO膜4を形成し、さらにゲートHTO膜4上に第1ポリシリコン膜5を形成する。この第1ポリシリコン膜5は、第1ゲート電極となるためドーピングされて導電性を持たせる。 First, as shown in FIG. 2A, a gate oxide film 2 which is a SiO 2 film is formed on a silicon substrate 1 as a semiconductor substrate, a gate nitride film 3 is further formed on the gate oxide film, and a gate is further formed. A gate HTO film 4 is formed on the nitride film 3, and a first polysilicon film 5 is formed on the gate HTO film 4. The first polysilicon film 5 is doped to provide conductivity because it becomes the first gate electrode.

さらに、図2(b)に示すように、ドーピングされた第1ポリシリコン膜5上に第1ゲート電極の加工のためにマスクとなるフォトレジストパターン6を形成する。即ち、第1ポリシリコン膜5上にフォトレジスト膜材料を成膜し、第1ゲート電極が形成される第1ポリシリコン膜5上の所定位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第1ポリシリコン膜5上に、第1ゲート電極の加工のためのフォトレジストパターン6を形成する。   Further, as shown in FIG. 2B, a photoresist pattern 6 serving as a mask for processing the first gate electrode is formed on the doped first polysilicon film 5. That is, a photoresist film material is formed on the first polysilicon film 5, and exposed and developed so that the photoresist film remains at a predetermined position on the first polysilicon film 5 where the first gate electrode is formed. By patterning into a predetermined shape, a photoresist pattern 6 for processing the first gate electrode is formed on the first polysilicon film 5.

続いて、図2(c)に示すように、第1ポリシリコン膜5上のフォトレジストパターン6をマスクとして、予めドーピングされた第1ポリシリコン膜5をエッチング処理して所定位置にそれぞれ第1ゲート電極5Aを形成する。   Subsequently, as shown in FIG. 2C, the pre-doped first polysilicon film 5 is etched by using the photoresist pattern 6 on the first polysilicon film 5 as a mask, and each of the first polysilicon film 5 is in a predetermined position. A gate electrode 5A is formed.

このようにして、図2(a)〜図2(c)の各工程によってゲートHTO膜4上に第1ゲート電極5Aをそれぞれ形成することができる。   In this way, the first gate electrode 5A can be formed on the gate HTO film 4 by the steps of FIGS. 2A to 2C, respectively.

その後、図2(d)に示すように、予めドーピングされた第1ポリシリコン膜5から所定形状に形成された第1ゲート電極5Aを表面熱酸化して、第1ゲート電極5Aの上面および側面を覆う第1層間絶縁膜7を形成する。   Thereafter, as shown in FIG. 2D, the first gate electrode 5A formed in a predetermined shape from the pre-doped first polysilicon film 5 is subjected to surface thermal oxidation so that the upper surface and side surfaces of the first gate electrode 5A are obtained. A first interlayer insulating film 7 is formed to cover.

次に、図3(a)に示すように、第1層間絶縁膜7およびゲートHTO膜4上に第2ポリシリコン膜8を成膜し、成膜した第2ポリシリコン膜8は第2ゲート電極となるためドーピングされて導電性を持たせる。   Next, as shown in FIG. 3A, a second polysilicon film 8 is formed on the first interlayer insulating film 7 and the gate HTO film 4, and the formed second polysilicon film 8 is a second gate. Since it becomes an electrode, it is doped to provide conductivity.

続いて、図3(b)に示すように、ドーピングされた第2ポリシリコン膜8上に第2ゲート電極の加工のためにフォトレジストパターン9を形成する。即ち、第2ポリシリコン膜8上にフォトレジスト膜材料を成膜し、第2ゲート電極が形成される第1ゲート電極5Aの上方位置にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、第2ポリシリコン膜8上に所定形状のフォトレジストパターン9を形成する。   Subsequently, as shown in FIG. 3B, a photoresist pattern 9 is formed on the doped second polysilicon film 8 for processing the second gate electrode. That is, a photoresist film material is formed on the second polysilicon film 8, and exposed and developed so that the photoresist film remains above the first gate electrode 5A where the second gate electrode is formed. A photoresist pattern 9 having a predetermined shape is formed on the second polysilicon film 8 by patterning.

その後、図3(c)に示すように、第2ポリシリコン膜8上のフォトレジストパターン109をマスクとして、予めドーピングされた第2ポリシリコン膜8をエッチング処理して、ゲートHTO膜4からゲート窒化膜3さらにゲート酸化膜2の途中までエッチング除去し、第1ゲート電極5Aの位置に対応する第1層間絶縁膜7上の所定中央位置にそれぞれ第2ゲート電極8Aを形成する。   Thereafter, as shown in FIG. 3C, the pre-doped second polysilicon film 8 is etched using the photoresist pattern 109 on the second polysilicon film 8 as a mask, and the gate HTO film 4 is gated. The nitride film 3 is further etched away to the middle of the gate oxide film 2, and second gate electrodes 8A are formed at predetermined central positions on the first interlayer insulating film 7 corresponding to the positions of the first gate electrodes 5A.

このようにして、図3(a)〜図3(c)の各工程によって第1層間絶縁膜7上に第2ゲート電極8Aを形成することができる。これによって、上下2段の第1ゲート電極105Aおよび第2ゲート電極108Aによる段差部が形成される。   In this way, the second gate electrode 8A can be formed on the first interlayer insulating film 7 by the steps of FIGS. 3A to 3C. As a result, a step portion is formed by the upper and lower two-stage first gate electrode 105A and second gate electrode 108A.

次に、図4(a)に示すように、島状に形成された第2ゲート電極8A上に残ったフォトレジストパターン9を除去した後に、図4(b)に示すように、第1ゲート電極8Aを表面熱酸化して、第1ゲート電極8Aの上面および側面を覆う第2層間絶縁膜10を形成すると共に、ゲート電極間に残ったゲート酸化膜2も熱酸化されて第2層間絶縁膜10が形成される。   Next, as shown in FIG. 4A, after removing the photoresist pattern 9 remaining on the second gate electrode 8A formed in an island shape, as shown in FIG. The surface of the electrode 8A is thermally oxidized to form a second interlayer insulating film 10 that covers the top and side surfaces of the first gate electrode 8A, and the gate oxide film 2 remaining between the gate electrodes is also thermally oxidized to form a second interlayer insulating film. A film 10 is formed.

続いて、図4(c)に示すように、第2層間絶縁膜10上の基板全面に、第1反射防止膜として、無機系膜であるSiN膜の可視光域の窒化膜11を所定の厚さだけ成膜する。さらに、その窒化膜11上の基板全面に、第2反射防止膜として、紫外線光を吸収して反射防止すると共に現像液および剥離液で溶ける有機系膜である紫外線反射防止膜12を成膜する。   Subsequently, as shown in FIG. 4C, a nitride film 11 in a visible light region of a SiN film, which is an inorganic film, is formed as a first antireflection film on the entire surface of the substrate on the second interlayer insulating film 10. Only the thickness is deposited. Further, an ultraviolet antireflection film 12 that is an organic film that absorbs ultraviolet light to prevent reflection and dissolves with a developing solution and a stripping solution is formed on the entire surface of the nitride film 11 as a second antireflection film. .

この有機系の紫外線反射防止膜12は、現像液(アルカリ)に反応して溶解する紫外線反射防止膜(日産化学社製)である。   The organic ultraviolet antireflection film 12 is an ultraviolet antireflection film (manufactured by Nissan Chemical Co., Ltd.) that dissolves in response to a developer (alkali).

次に、図5(a)に示すように、ゲート電極間の紫外線反射防止膜12の中央領域上(またはゲート電極に隣接するシリコン基板1の所定表面領域の中央領域上)に、窒化膜11の形状加工のためにフォトレジストパターン13を形成する。即ち、紫外線反射防止膜12上の基板全面にフォトレジスト膜材料を成膜し、ゲート電極間の中央領域(またはゲート電極に隣接するシリコン基板1の所定表面領域の中央領域上)の上方にフォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、紫外線反射防止膜12上に、窒化膜加工用のフォトレジストパターン13を形成する。このとき、下地の紫外線反射防止膜12によって紫外線露光が吸収されるため、紫外線露光の反射光が発生しにくく、従来のような段差部から反射光でフォトレジスト膜の側面にくびれB(ハレーション)が発生するようなことはない。さらに、このフォトレジストパターン13直下以外の破線で示す紫外線反射防止膜12は、その後の現像液により溶解して除去できる。   Next, as shown in FIG. 5A, the nitride film 11 is formed on the central region of the ultraviolet antireflection film 12 between the gate electrodes (or on the central region of the predetermined surface region of the silicon substrate 1 adjacent to the gate electrode). A photoresist pattern 13 is formed for the shape processing. That is, a photoresist film material is deposited on the entire surface of the substrate on the ultraviolet antireflection film 12, and the photo is formed above the central region between the gate electrodes (or on the central region of the predetermined surface region of the silicon substrate 1 adjacent to the gate electrode). A photoresist pattern 13 for processing a nitride film is formed on the ultraviolet antireflection film 12 by patterning into a predetermined shape by exposure and development so that the resist film remains. At this time, since the ultraviolet exposure is absorbed by the underlying ultraviolet antireflection film 12, the reflected light of the ultraviolet exposure is less likely to occur and the constriction B (halation) is constricted on the side surface of the photoresist film by the reflected light from the stepped portion as in the prior art. Will not occur. Further, the ultraviolet antireflection film 12 indicated by a broken line other than directly under the photoresist pattern 13 can be dissolved and removed by a subsequent developer.

続いて、図5(b)に示すように、ゲート電極間の中央領域の窒化膜11さらに紫外線反射防止膜12上のフォトレジストパターン13をマスクとして、窒化膜11から第2層間絶縁膜10をドライエッチング処理して、窒化膜11さらに第2層間絶縁膜10の途中までエッチング除去してSiOn膜の第2層間絶縁膜10Aとして所定膜厚だけ残し、ゲート電極間の中央領域の上方に、端縁部(角部)がテーパ状になることなく角状になって、高寸法精度に形成された可視光域反射防止膜である島形状の窒化膜11Aを形成することができる。これによって、島形状の窒化膜11Aを精度よく線幅制御できる。   Subsequently, as shown in FIG. 5B, the second interlayer insulating film 10 is formed from the nitride film 11 using the nitride film 11 in the central region between the gate electrodes and the photoresist pattern 13 on the ultraviolet antireflection film 12 as a mask. A dry etching process is performed to remove the nitride film 11 and the second interlayer insulating film 10 in the middle to leave a predetermined thickness as the second interlayer insulating film 10A of the SiOn film, above the central region between the gate electrodes, It is possible to form an island-shaped nitride film 11 </ b> A that is a visible light region antireflection film formed with high dimensional accuracy by forming an edge portion (corner portion) without forming a taper shape. Thus, the line width of the island-shaped nitride film 11A can be accurately controlled.

さらに、図5(c)に示すように、所定形状の紫外線反射防止膜12上に残ったフォトレジストパターン13を剥離して除去する。このとき、フォトレジストパターン13直下の紫外線反射防止膜12も剥離液に容易に溶解して除去される。このように、高段差パターンであってもレジストパターン形成後、レジスト剥離処理時に紫外線反射防止膜12も除去できる。   Further, as shown in FIG. 5C, the photoresist pattern 13 remaining on the ultraviolet reflection preventing film 12 having a predetermined shape is peeled off and removed. At this time, the ultraviolet antireflection film 12 directly under the photoresist pattern 13 is also easily dissolved and removed in the stripping solution. In this way, even when the pattern is a high step pattern, the ultraviolet antireflection film 12 can be removed after the resist pattern is formed during the resist peeling process.

以上により、本実施形態1の半導体装置20の製造方法は、シリコン基板1上に形成されたゲート酸化膜2上に第1ゲート電極5Aを形成する第1ゲート電極形成工程と、第1ゲート電極5Aの上面および側面を覆う第1層間絶縁膜7を形成する第1層間絶縁膜形成工程と、第1ゲート電極5Aの位置に対応する第1層間絶縁膜7上に第2ゲート電極8Aを形成する第2ゲート電極形成工程と、第2ゲート電極8Aの上面および側面を覆う第2層間絶縁膜10を形成する第2層間絶縁膜形成工程と、第2層間絶縁膜10が形成された基板全面に窒化膜11を成膜する窒化膜成膜工程と、窒化膜11が形成された基板全面に、紫外線を吸収して反射防止すると共に現像液で溶ける紫外線反射防止膜12を成膜する紫外線反射防止膜成膜工程と、ゲート電極間の紫外線反射防止膜12の中央領域上に、窒化膜11の形状加工のためにフォトレジストパターン13を形成するフォトレジストパターン形成工程と、フォトレジストパターン13をマスクとして、窒化膜11をエッチング処理してゲート電極間の中央領域の上方に、角部がテーパ状になることなく、高寸法精度に形成された島形状の窒化膜11Aを形成する窒化膜形成工程とを有している。   As described above, in the method of manufacturing the semiconductor device 20 according to the first embodiment, the first gate electrode forming step of forming the first gate electrode 5A on the gate oxide film 2 formed on the silicon substrate 1, and the first gate electrode A first interlayer insulating film forming step for forming a first interlayer insulating film 7 covering the upper surface and side surfaces of 5A, and a second gate electrode 8A is formed on the first interlayer insulating film 7 corresponding to the position of the first gate electrode 5A A second gate electrode forming step, a second interlayer insulating film forming step for forming a second interlayer insulating film 10 covering the upper surface and side surfaces of the second gate electrode 8A, and the entire surface of the substrate on which the second interlayer insulating film 10 is formed. A nitride film forming step for forming a nitride film 11 on the substrate; and an ultraviolet reflection film for forming an ultraviolet antireflection film 12 that absorbs ultraviolet rays to prevent reflection and dissolves with a developing solution over the entire surface of the substrate on which the nitride film 11 is formed. A protective film forming step; A photoresist pattern forming step for forming a photoresist pattern 13 for processing the shape of the nitride film 11 on the central region of the ultraviolet antireflection film 12 between the gate electrodes, and the nitride film 11 using the photoresist pattern 13 as a mask. And a nitride film forming step of forming an island-shaped nitride film 11A formed with high dimensional accuracy without tapering the corners above the central region between the gate electrodes by etching. Yes.

この半導体装置20の製造方法に用いるレジストパターン13の形成方法は、半導体装置が形成されたシリコン基板1の全面に、露光を反射防止すると共に現像液に溶ける第2反射防止膜としての紫外線反射防止膜12を成膜し、この紫外線反射防止膜12上に所定形状のレジストパターン13を形成するものである。即ち、シリコン基板1の全面に、可視光を反射防止する第1反射防止膜としての窒化膜11を成膜する窒化膜成膜工程と、窒化膜11上に、露光を反射防止すると共に現像液に溶ける紫外線反射防止膜12を成膜する紫外線反射防止膜成膜工程と、半導体装置を構成するゲート電極に隣接するシリコン基板1の所定表面領域の中央領域上に、紫外線反射防止膜12の形状加工用のフォトレジストパターン13を形成するフォトレジストパターン形成工程とを有している。このとき、紫外線反射防止膜12によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することができる。また、フォトレジストパターン13直下以外の紫外線反射防止膜12を現像液により溶解して除去することができる。   The method of forming the resist pattern 13 used in the method for manufacturing the semiconductor device 20 is to prevent the reflection of ultraviolet rays on the entire surface of the silicon substrate 1 on which the semiconductor device is formed as an antireflection film as a second antireflection film that is soluble in the developer. A film 12 is formed, and a resist pattern 13 having a predetermined shape is formed on the ultraviolet antireflection film 12. That is, a nitride film forming step for forming a nitride film 11 as a first antireflection film for preventing reflection of visible light on the entire surface of the silicon substrate 1, and exposing the exposure on the nitride film 11 and developing the developer The ultraviolet antireflection coating film forming step for forming the ultraviolet antireflection coating 12 that is soluble in the film and the shape of the ultraviolet antireflection coating 12 on the central region of the predetermined surface region of the silicon substrate 1 adjacent to the gate electrode constituting the semiconductor device A photoresist pattern forming step for forming a photoresist pattern 13 for processing. At this time, the ultraviolet ray antireflection film 12 absorbs the exposure, and the reflected light of the exposure is suppressed, so that the constriction of the side surface of the photoresist film due to the reflected light can be prevented. Further, the ultraviolet antireflection film 12 other than just below the photoresist pattern 13 can be dissolved and removed with a developer.

したがって、本発明のレジストパターンの形成方法は、WETで溶解する紫外線反射防止膜12上にフォトレジスト膜材料を塗布して、所定形状に露光、現像処理してフォトレジストパターン13を形成し、ドライエッチング後のフォトレジストパターン13の剥離時に紫外線反射防止膜12も溶解して除去することができる。これによって、レジストパターン13の直下の紫外線反射防止膜12および窒化膜11の膜パターンを、寸法精度を高精度にフォトレジストパターン13と同形状の膜パターンとして形成することができる。   Therefore, in the resist pattern forming method of the present invention, a photoresist film material is applied on the UV antireflection film 12 that is dissolved by WET, and is exposed and developed to a predetermined shape to form a photoresist pattern 13. The ultraviolet antireflection film 12 can also be dissolved and removed when the photoresist pattern 13 is removed after the etching. Accordingly, the film pattern of the ultraviolet antireflection film 12 and the nitride film 11 immediately below the resist pattern 13 can be formed as a film pattern having the same shape as the photoresist pattern 13 with high dimensional accuracy.

(実施形態2)
上記実施形態1では、本発明のレジストパターンの形成方法を用いた半導体装置の製造方法について説明したが、本実施形態2では、本発明のレジストパターンの形成方法を用いた固体撮像素子の製造方法について説明する。
(Embodiment 2)
In the first embodiment, the semiconductor device manufacturing method using the resist pattern forming method of the present invention has been described. In the second embodiment, a solid-state imaging device manufacturing method using the resist pattern forming method of the present invention. Will be described.

図6は、本発明の実施形態2における固体撮像素子の製造方法により製造された固体撮像素子の要部構成例を模式的に示す縦断面図である。   FIG. 6 is a vertical cross-sectional view schematically illustrating an exemplary configuration of a main part of a solid-state image sensor manufactured by the solid-state image sensor manufacturing method according to Embodiment 2 of the present invention.

図6において、本実施形態2の固体撮像素子30は、半導体基板としてのシリコン基板1上に、島状に、ゲート酸化膜2、ゲート窒化膜3およびゲートHTO膜4をこの順に積層した積層上に第1ゲート電極5Aが配設され、その第1ゲート電極5Aの上面および側面に第1層間絶縁膜7が配設され、同様に、その上に第2ゲート電極8Aが配設され、その第2ゲート電極8Aの上面および側面に第2層間絶縁膜10が配設されて2段の段差部が配設されている。このように、上下2段に第1ゲート電極5Aおよび第2ゲート電極8Aが積み上げられて形成されている。隣接する第1ゲート電極5A間のシリコン基板1の表面側には、第1ゲート電極5Aを自己整合的に不純物イオンをドーピングして、受光素子として入射光を光電変換して信号電荷を生成するフォトダイオードPDの不純物拡散領域を形成している。このフォトダイオードPD上の中央領域以外には、第2層間絶縁膜10Aを所定膜厚だけ残し、このフォトダイオードPD上の中央領域には、可視光域の第1反射防止膜として作用する島形状の窒化膜11Aが、従来のように端縁部(角部)がテーパ状になることなく角状に、高寸法精度に形成されている。   In FIG. 6, the solid-state imaging device 30 according to the second embodiment has a stacked structure in which a gate oxide film 2, a gate nitride film 3, and a gate HTO film 4 are stacked in this order on a silicon substrate 1 as a semiconductor substrate. The first gate electrode 5A is disposed on the upper surface and the side surface of the first gate electrode 5A. Similarly, the second gate electrode 8A is disposed on the first gate electrode 5A. The second interlayer insulating film 10 is disposed on the upper surface and the side surface of the second gate electrode 8A, and two step portions are disposed. Thus, the first gate electrode 5A and the second gate electrode 8A are stacked and formed in two upper and lower stages. On the surface side of the silicon substrate 1 between the adjacent first gate electrodes 5A, the first gate electrode 5A is doped with impurity ions in a self-aligning manner, and incident light is photoelectrically converted as a light receiving element to generate a signal charge. An impurity diffusion region of the photodiode PD is formed. Except for the central region on the photodiode PD, the second interlayer insulating film 10A is left to a predetermined thickness, and the central region on the photodiode PD has an island shape that acts as a first antireflection film in the visible light region. The nitride film 11A is formed in a square shape with a high dimensional accuracy without the edge portion (corner portion) being tapered as in the prior art.

この場合、第1ゲート電極5Aは、受光部であるフォトダイオードPDの信号電荷を読み出して電荷転送するための電荷転送電極である。第1ゲート電極5Aの上の第2ゲート電極8Aは配線を構成していてもよい。   In this case, the first gate electrode 5A is a charge transfer electrode for reading the signal charge of the photodiode PD which is a light receiving portion and transferring the charge. The second gate electrode 8A on the first gate electrode 5A may constitute a wiring.

この第2ゲート電極8Aおよび第2層間絶縁膜10A上には、入射光が第1ゲート電極5Aや第2ゲート電極8Aにより反射してノイズが発生するのを防ぐために遮光膜14が形成されている。また、フォトダイオードPDの上方には、遮光膜14の開口部が形成されている。これらの隣接する遮光膜14間の段差部を埋めるように層間絶縁膜が設けられ、この層間絶縁膜のフォトダイオードPD上方の凹みを利用して層内レンズ15が配設されている。さらに層内レンズ15上の平坦化膜16を介してカラーフィルタ17が配置されている。このカラーフィルタ17上には平坦化膜18を介して、層内レンズ15と共に、フォトダイオードPDの平面視中央部上(島形状の窒化膜11A)に入射光を集光させるためのマイクロレンズ19が配置されている。以上により、本実施形態2の固体撮像素子30が構成される。   A light shielding film 14 is formed on the second gate electrode 8A and the second interlayer insulating film 10A in order to prevent incident light from being reflected by the first gate electrode 5A and the second gate electrode 8A and generating noise. Yes. Further, an opening of the light shielding film 14 is formed above the photodiode PD. An interlayer insulating film is provided so as to fill a step portion between the adjacent light shielding films 14, and an inner lens 15 is disposed using a recess above the photodiode PD of the interlayer insulating film. Further, a color filter 17 is disposed via a planarizing film 16 on the in-layer lens 15. On the color filter 17, a microlens 19 for condensing incident light on the central portion of the photodiode PD in plan view (island-shaped nitride film 11 </ b> A) together with the intralayer lens 15 via the planarizing film 18. Is arranged. As described above, the solid-state imaging device 30 of the second embodiment is configured.

以下に、本発明のレジストパターンの形成方法を用いた固体撮像素子30の製造方法について、前述した図2から図5は本実施形態2においてもフォトトランジスタPDの構成以外は同様であるが、図5に対応した図7を参照して詳細に説明する。   In the following, the manufacturing method of the solid-state imaging device 30 using the resist pattern forming method of the present invention is the same as in FIG. 2 to FIG. 5 except for the configuration of the phototransistor PD in the second embodiment. This will be described in detail with reference to FIG.

図7(a)〜図7(c)は、本発明の実施形態2に係るレジストパターンの形成方法を用いた固体撮像素子の製造方法を説明するための図4(c)に続く窒化膜形成工程までを模式的に示す要部縦断面図である。   FIG. 7A to FIG. 7C are views showing a nitride film formation subsequent to FIG. 4C for explaining a method for manufacturing a solid-state imaging device using the resist pattern forming method according to the second embodiment of the present invention. It is a principal part longitudinal cross-sectional view which shows to a process typically.

図7(a)に示すように、フォトダイオードPDの上方において、紫外線を吸収して反射防止すると共に現像液で溶ける無機系の紫外線反射防止膜12の中央領域上に、窒化膜11の形状加工のためにフォトレジストパターン13を形成する。即ち、紫外線反射防止膜12上の基板全面にフォトレジスト膜材料を成膜し、ゲート電極間の紫外線反射防止膜12の中央領域上(またはゲート電極に隣接するシリコン基板1の所定表面領域(受光領域)の中央領域上)に、フォトレジスト膜が残るように露光および現像して所定形状にパターニングすることにより、紫外線反射防止膜12上に、窒化膜加工用のフォトレジストパターン13を形成する。このとき、下地の紫外線反射防止膜12によって紫外線露光が吸収されるため、段差部による紫外線露光の反射光が発生しにくく、従来のような段差部からの反射光によりフォトレジスト膜の側面にくびれB(ハレーション)が発生するようなことはない。さらに、フォトレジストパターン13直下以外の破線で示す紫外線反射防止膜12は、その後のパターン形成時の現像液により溶解して除去される。   As shown in FIG. 7A, the shape of the nitride film 11 is formed on the center region of the inorganic ultraviolet antireflection film 12 that absorbs ultraviolet rays to prevent reflection and dissolves in the developer above the photodiode PD. For this purpose, a photoresist pattern 13 is formed. That is, a photoresist film material is formed on the entire surface of the substrate on the ultraviolet antireflection film 12, and is formed on the central region of the ultraviolet antireflection film 12 between the gate electrodes (or a predetermined surface region of the silicon substrate 1 adjacent to the gate electrode (light receiving). A photoresist pattern 13 for processing a nitride film is formed on the ultraviolet antireflection film 12 by patterning into a predetermined shape by exposure and development so that the photoresist film remains in the central region of the region). At this time, since the UV exposure is absorbed by the underlying UV antireflection film 12, the reflected light from the UV exposure by the stepped portion is hardly generated, and the light reflected from the stepped portion is constricted on the side surface of the photoresist film. B (halation) does not occur. Further, the ultraviolet antireflection film 12 indicated by a broken line other than just below the photoresist pattern 13 is dissolved and removed by a developer at the time of subsequent pattern formation.

続いて、図7(b)に示すように、フォトダイオードPD上方の中央領域の窒化膜11さらに紫外線反射防止膜12上のフォトレジストパターン13をマスクとして、窒化膜11から第2層間絶縁膜10をドライエッチング処理して、窒化膜11さらに第2層間絶縁膜10の途中までエッチング除去してSiOn膜の第2層間絶縁膜10Aとして所定膜厚だけ残し、フォトダイオードPD上方の中央領域に、角部がテーパ状になることなく、高寸法精度に形成された島形状の窒化膜11Aを形成することができる。これによって、島形状の窒化膜11Aを精度よく線幅制御できる。   Subsequently, as shown in FIG. 7B, the nitride film 11 in the central region above the photodiode PD and the photoresist pattern 13 on the ultraviolet antireflection film 12 are used as a mask from the nitride film 11 to the second interlayer insulating film 10. Is etched away to the middle of the nitride film 11 and the second interlayer insulating film 10 to leave a predetermined thickness as the second interlayer insulating film 10A of the SiOn film, and in the central region above the photodiode PD, The island-shaped nitride film 11A formed with high dimensional accuracy can be formed without the portion being tapered. Thus, the line width of the island-shaped nitride film 11A can be accurately controlled.

さらに、図7(c)に示すように、所定形状の紫外線反射防止膜12上に残ったフォトレジストパターン13を剥離して除去する。このとき、フォトレジストパターン13直下の紫外線反射防止膜12も剥離液に溶解して除去される。このように、高段差パターンであってもレジストパターン形成後、エッチング後のレジストの剥離で紫外線反射防止膜12も除去できる。   Further, as shown in FIG. 7C, the photoresist pattern 13 remaining on the ultraviolet reflection preventing film 12 having a predetermined shape is peeled off and removed. At this time, the ultraviolet antireflection film 12 directly under the photoresist pattern 13 is also dissolved in the stripping solution and removed. As described above, even if the pattern is a high step pattern, the ultraviolet antireflection film 12 can be removed by removing the resist after etching after forming the resist pattern.

したがって、本実施形態2によれば、上記実施形態1の場合と同様に、フォトレジストパターン13の直下の紫外線反射防止膜12および窒化膜11の膜パターンを、寸法精度を高精度にフォトレジストパターン13と同形状の膜パターンとして形成することができる。   Therefore, according to the second embodiment, as in the case of the first embodiment, the ultraviolet antireflection film 12 and the nitride film 11 immediately below the photoresist pattern 13 are formed with the same dimensional accuracy as the photoresist pattern. 13 can be formed as a film pattern having the same shape as 13.

(実施形態3)
本実施形態3では、上記実施形態2の固体撮像素子の製造方法により製造された固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器の一例について詳細に説明する。
(Embodiment 3)
In the third embodiment, an example of an electronic information device in which the solid-state imaging device manufactured by the solid-state imaging device manufacturing method of the second embodiment is used as an image input device for an imaging unit will be described in detail.

図8は、本発明の実施形態3として、本発明の実施形態2の固体撮像素子30を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。   FIG. 8 is a block diagram illustrating a schematic configuration example of an electronic information device using the solid-state imaging device 30 according to the second embodiment of the present invention as an imaging unit as the third embodiment of the present invention.

図8において、本実施形態3の電子情報機器90は、上記実施形態2の固体撮像素子30からの撮像信号を所定の信号処理をしてカラー画像信号を得る固体撮像装置91と、この固体撮像装置91からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部92と、この固体撮像装置91からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段93と、この固体撮像装置91からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段94と、この固体撮像装置91からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力手段95とを有している。なお、この電子情報機器90として、これに限らず、固体撮像装置91の他に、メモリ部92と、表示手段93と、通信手段94と、プリンタなどの画像出力手段95とのうちの少なくともいずれかを有していてもよい。   In FIG. 8, an electronic information device 90 according to the third embodiment includes a solid-state imaging device 91 that obtains a color image signal by performing predetermined signal processing on an imaging signal from the solid-state imaging device 30 according to the second embodiment, and the solid-state imaging. A memory unit 92 such as a recording medium that enables data recording after the color image signal from the device 91 is subjected to predetermined signal processing for recording, and the color image signal from the solid-state imaging device 91 is subjected to predetermined signal processing for display A display means 93 such as a liquid crystal display device that can be displayed on a display screen such as a liquid crystal display screen later, and a color image signal from the solid-state image pickup device 91 are subjected to predetermined signal processing for communication, and then communication processing is enabled. A communication unit 94 such as a transmission / reception device, and a printer that can perform print processing after performing predetermined print signal processing on a color image signal from the solid-state imaging device 91 for printing. And an image output unit 95. The electronic information device 90 is not limited to this, but in addition to the solid-state imaging device 91, at least one of a memory unit 92, a display unit 93, a communication unit 94, and an image output unit 95 such as a printer. You may have.

この電子情報機器90としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置(PDA)などの画像入力デバイスを有した電子機器が考えられる。   As described above, the electronic information device 90 includes, for example, a digital camera such as a digital video camera and a digital still camera, an in-vehicle camera such as a surveillance camera, a door phone camera, and an in-vehicle rear surveillance camera, and a video phone camera. An electronic device having an image input device such as an image input camera, a scanner device, a facsimile device, a camera-equipped mobile phone device, and a portable terminal device (PDA) is conceivable.

したがって、本実施形態3によれば、この固体撮像装置91からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力手段95により良好にプリントアウト(印刷)したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部92に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。   Therefore, according to the third embodiment, on the basis of the color image signal from the solid-state imaging device 91, the image is displayed on the display screen, or the image is output by the image output means 95 on the paper. (Printing), communicating this as communication data in a wired or wireless manner, performing a predetermined data compression process in the memory unit 92 and storing it in a good manner, or performing various data processings satisfactorily Can do.

なお、本実施形態1、2では、詳細には説明しなかったが、レジストパターン13の形成方法として、半導体装置が形成されたシリコン基板1の全面に、露光を反射防止すると共に現像液に溶ける紫外線反射防止膜12を成膜し、この紫外線反射防止膜12上に所定形状のレジストパターン13を形成する。即ち、半導体装置が形成されたシリコン基板1の全面に、可視光を反射防止する窒化膜11を成膜する窒化膜成膜工程と、窒化膜11上に紫外線反射防止膜12を成膜する紫外線反射防止膜成膜工程と、半導体装置を構成するゲート電極に隣接するシリコン基板の所定表面領域の中央領域上に、窒化膜11の形状加工用のフォトレジストパターン13を形成するフォトレジストパターン形成工程とを有している。これによって、レジストパターン13の直下の窒化膜11の膜パターンを、寸法精度を高精度にレジストパターン13と同形状の窒化膜11の膜パターンとして正確に形成することができる本発明の目的を達成することができる。   Although not described in detail in the first and second embodiments, as a method of forming the resist pattern 13, exposure is prevented from being reflected on the entire surface of the silicon substrate 1 on which the semiconductor device is formed and is dissolved in a developer. An ultraviolet antireflection film 12 is formed, and a resist pattern 13 having a predetermined shape is formed on the ultraviolet antireflection film 12. That is, a nitride film forming step for forming a nitride film 11 for preventing visible light reflection on the entire surface of the silicon substrate 1 on which the semiconductor device is formed, and an ultraviolet ray for forming an ultraviolet antireflection film 12 on the nitride film 11. Antireflection film forming step and photoresist pattern forming step of forming a photoresist pattern 13 for shape processing of nitride film 11 on a central region of a predetermined surface region of a silicon substrate adjacent to a gate electrode constituting a semiconductor device And have. Thus, the object of the present invention is achieved, in which the film pattern of the nitride film 11 immediately below the resist pattern 13 can be accurately formed as the film pattern of the nitride film 11 having the same shape as the resist pattern 13 with high dimensional accuracy. can do.

以上のように、本発明の好ましい実施形態1〜3を用いて本発明を例示してきたが、本発明は、この実施形態1〜3に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜3の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。   As mentioned above, although this invention has been illustrated using preferable Embodiment 1-3 of this invention, this invention should not be limited and limited to this Embodiment 1-3. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range based on the description of the present invention and the common general technical knowledge from the description of specific preferred embodiments 1 to 3 of the present invention. Patents, patent applications, and documents cited herein should be incorporated by reference in their entirety, as if the contents themselves were specifically described herein. Understood.

本発明は、リソグラフィ工程のレジストパターンの形成方法、これを用いた半導体装置の製造方法、この半導体装置の製造方法として、例えば被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子の製造方法、この固体撮像素子の製造方法により作製された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、露光を反射防止すると共に現像液に溶ける第2反射防止膜上に所定形状のレジストパターンを形成することから、第2反射防止膜によって露光が吸収されて露光の反射光が抑制され、反射光によるフォトレジスト膜側面のくびれを防止することが可能であり、フォトレジストパターン直下以外の第2反射防止膜を現像液により容易に溶解して除去することが可能であるため、レジストパターンの直下の膜パターンを、寸法精度を高精度にレジストパターンと同形状の膜パターンとして形成することができる。   The present invention is a method for forming a resist pattern in a lithography process, a method for manufacturing a semiconductor device using the resist pattern, and a method for manufacturing the semiconductor device. The semiconductor device includes, for example, a semiconductor element that captures an image by photoelectrically converting image light from a subject. Manufacturing method of solid-state imaging device, solid-state imaging device manufactured by this manufacturing method of solid-state imaging device, and digital cameras such as digital video cameras and digital still cameras using this solid-state imaging device as an image input device in an imaging unit, In a field of electronic information equipment such as an image input camera such as a surveillance camera, a scanner device, a facsimile device, a television telephone device, a camera-equipped mobile phone device, etc., on the second antireflection film that prevents reflection from being reflected and dissolves in the developer. A resist pattern having a predetermined shape is formed on the second antireflection film. As a result, the exposure light is absorbed and the reflected light of the exposure is suppressed, so that the constriction of the side surface of the photoresist film due to the reflected light can be prevented. Since it can be dissolved and removed, the film pattern immediately below the resist pattern can be formed as a film pattern having the same shape as the resist pattern with high dimensional accuracy.

1 シリコン基板
2 ゲート酸化膜
3 ゲート窒化膜
4 ゲートHTO膜
5 第1ポリシリコン膜
5A 第1ゲート電極
6、9、13 フォトレジストパターン
7 第1層間絶縁膜
8 第2ポリシリコン膜
8A 第2ゲート電極
10、10A 第2層間絶縁膜
11、11A 窒化膜
12 紫外線反射防止膜
14 遮光膜
15 層内レンズ
16、18 平坦化膜
17 カラーフィルタ
19 マイクロレンズ
20 半導体装置
30 固体撮像素子
PD フォトダイオード
90 電子情報機器
91 固体撮像装置
92 メモリ部
93 表示手段
94 通信手段
95 画像出力手段
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Gate oxide film 3 Gate nitride film 4 Gate HTO film 5 1st polysilicon film 5A 1st gate electrode 6, 9, 13 Photoresist pattern 7 1st interlayer insulation film 8 2nd polysilicon film 8A 2nd gate Electrode 10, 10A Second interlayer insulating film 11, 11A Nitride film 12 Ultraviolet antireflection film 14 Light shielding film 15 In-layer lens 16, 18 Planarization film 17 Color filter 19 Micro lens 20 Semiconductor device 30 Solid-state imaging device PD Photodiode 90 Electron Information equipment 91 Solid-state imaging device 92 Memory unit 93 Display means 94 Communication means 95 Image output means

Claims (12)

半導体装置が形成された半導体基板全面に、露光を反射防止すると共に現像液に溶ける第2反射防止膜を成膜し、該第2反射防止膜上に所定形状のレジストパターンを形成するレジストパターンの形成方法により形成されたフォトレジストパターンをマスクとして、可視光を反射防止する第1反射防止膜をエッチング処理して、該半導体装置を構成するゲート電極に隣接する半導体基板の所定表面領域の中央領域に、端縁部がテーパ状になることなく角状になった島形状の第1反射防止膜を形成する第1反射防止膜形成工程を有し、
該第2反射防止膜は、該フォトレジストパターンの現像液の他に、該フォトレジストパターンの剥離液にも溶ける材料で構成されている半導体装置の製造方法。
A second antireflection film is formed on the entire surface of the semiconductor substrate on which the semiconductor device is formed to prevent reflection of exposure and to dissolve in a developer, and a resist pattern having a predetermined shape is formed on the second antireflection film. Using the photoresist pattern formed by the forming method as a mask, the first antireflection film that prevents reflection of visible light is etched, and a central region of a predetermined surface region of the semiconductor substrate adjacent to the gate electrode constituting the semiconductor device , the edge portion have a first anti-reflection film forming step for forming a first antireflection film island shape became angular without tapers,
The method of manufacturing a semiconductor device, wherein the second antireflection film is made of a material that is soluble not only in the photoresist pattern developer but also in the photoresist pattern stripping solution .
前記レジストパターンの形成方法は、前記半導体装置が形成された半導体基板全面に、可視光を反射防止する第1反射防止膜を成膜する第1反射防止膜成膜工程と、
該第1反射防止膜上に前記第2反射防止膜を成膜する第2反射防止膜成膜工程と、
該半導体装置を構成するゲート電極に隣接する半導体基板の所定表面領域の中央領域上に、該第1反射防止膜の形状加工用のフォトレジストパターンを形成するフォトレジストパターン形成工程とを有する請求項1に記載の半導体装置の製造方法
The resist pattern forming method includes: a first antireflection film forming step of forming a first antireflection film for preventing visible light reflection over the entire surface of the semiconductor substrate on which the semiconductor device is formed;
A second antireflection film forming step of forming the second antireflection film on the first antireflection film;
And a photoresist pattern forming step of forming a photoresist pattern for shape processing of the first antireflection film on a central region of a predetermined surface region of a semiconductor substrate adjacent to a gate electrode constituting the semiconductor device. 2. A method for manufacturing a semiconductor device according to 1.
前記フォトレジストパターン形成工程において、前記第2反射防止膜によって露光が吸収されて該露光の反射光が抑制され、該反射光によるフォトレジスト膜側面のくびれを防止する請求項1または2に記載の半導体装置の製造方法3. The photoresist pattern forming step according to claim 1, wherein exposure is absorbed by the second antireflection film and reflected light of the exposure is suppressed to prevent constriction of a side surface of the photoresist film due to the reflected light. A method for manufacturing a semiconductor device . 前記フォトレジストパターン形成工程において、前記フォトレジストパターン直下以外の第2反射防止膜を現像液により溶解して除去する請求項1または2に記載の半導体装置の製造方法3. The method of manufacturing a semiconductor device according to claim 1, wherein, in the photoresist pattern forming step, the second antireflection film other than immediately below the photoresist pattern is dissolved and removed with a developer. 前記第1反射防止膜は無機系膜であり、前記第2反射防止膜は有機系膜である請求項2に記載の半導体装置の製造方法The method of manufacturing a semiconductor device according to claim 2, wherein the first antireflection film is an inorganic film, and the second antireflection film is an organic film. 前記露光は紫外線光である請求項1または3に記載の半導体装置の製造方法The method of manufacturing a semiconductor device according to claim 1, wherein the exposure is ultraviolet light. 前記第1反射防止膜形成工程は、前記エッチング処理後に、前記第2反射防止膜上のフォトレジストパターンを剥離して除去するときに、該フォトレジストパターン直下の該第2反射防止膜も溶解して除去する請求項に記載の半導体装置の製造方法。 In the first antireflection film forming step, when the photoresist pattern on the second antireflection film is peeled and removed after the etching process, the second antireflection film immediately below the photoresist pattern is also dissolved. The method of manufacturing a semiconductor device according to claim 1 , wherein the semiconductor device is removed. 半導体基板上に形成されたゲート酸化膜上に、前記半導体装置を構成する第1ゲート電極を形成する第1ゲート電極形成工程と、
該第1ゲート電極の上面および側面を覆う第1層間絶縁膜を形成する第1層間絶縁膜形成工程と、
該第1ゲート電極の位置に対応する該第1層間絶縁膜上に第2ゲート電極を形成する第2ゲート電極形成工程と、
該第2ゲート電極の上面および側面を覆う第2層間絶縁膜を形成する第2層間絶縁膜形成工程とを有し、
該第2層間絶縁膜が形成された基板全面に、可視光を反射防止する第1反射防止膜を成膜し、該第1反射防止膜上に前記第2反射防止膜を成膜する請求項に記載の半導体装置の製造方法。
A first gate electrode forming step of forming a first gate electrode constituting the semiconductor device on a gate oxide film formed on a semiconductor substrate;
A first interlayer insulating film forming step of forming a first interlayer insulating film covering the upper surface and side surfaces of the first gate electrode;
A second gate electrode forming step of forming a second gate electrode on the first interlayer insulating film corresponding to the position of the first gate electrode;
A second interlayer insulating film forming step of forming a second interlayer insulating film covering the upper surface and the side surface of the second gate electrode,
The first antireflection film for preventing reflection of visible light is formed on the entire surface of the substrate on which the second interlayer insulating film is formed, and the second antireflection film is formed on the first antireflection film. 2. A method for manufacturing a semiconductor device according to 1 .
請求項1〜8のいずれかに記載の半導体装置の製造方法により製造された半導体装置は、前記第1ゲート電極に隣接する半導体基板の所定表面領域毎に、入射光を光電変換して信号電荷を生成する受光部が配設され、該受光部の中央領域上に、可視光を反射防止する島形状の第1反射防止膜を形成する固体撮像素子の製造方法。 The semiconductor device manufactured by the method of manufacturing a semiconductor device according to any one of claims 1-8, wherein the predetermined surface region of the semiconductor substrate adjacent to the first gate electrode, the signal charges by photoelectric conversion of incident light A solid-state imaging device manufacturing method in which an island-shaped first antireflection film that prevents reflection of visible light is formed on a central region of the light receiving unit. 請求項に記載の固体撮像素子の製造方法により製造された固体撮像素子において、電荷転送電極として動作する第1ゲート電極に隣接する半導体基板の所定表面領域の中央領域以外には層間絶縁膜を形成し、該第1ゲート電極に隣接する半導体基板の所定表面領域の中央領域は、前記第1反射防止膜として、可視光域の島形状の反射防止膜の端縁部がテーパ状になることなく角状に形成されている固体撮像素子。 10. The solid-state imaging device manufactured by the method for manufacturing a solid-state imaging device according to claim 9 , wherein an interlayer insulating film is formed in a region other than a central region of a predetermined surface region of the semiconductor substrate adjacent to the first gate electrode that operates as a charge transfer electrode. In the central region of the predetermined surface region of the semiconductor substrate that is formed and adjacent to the first gate electrode, the edge portion of the island-shaped antireflection film in the visible light region is tapered as the first antireflection film. A solid-state image sensor formed in a square shape. 前記第1ゲート電極の上面および側面に第1層間絶縁膜が配設され、該第1ゲート電極に対応した第1層間絶縁膜上には第2ゲート電極が配設され、該第2ゲート電極の上面および側面に第2層間絶縁膜が配設されている請求項10に記載の固体撮像素子。 A first interlayer insulating film is disposed on the top and side surfaces of the first gate electrode, a second gate electrode is disposed on the first interlayer insulating film corresponding to the first gate electrode, and the second gate electrode The solid-state imaging device according to claim 10 , wherein a second interlayer insulating film is disposed on the upper surface and side surfaces of the solid-state imaging device. 請求項10または11に記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
An electronic information device using the solid-state imaging device according to claim 10 as an image input device in an imaging unit.
JP2009044864A 2009-02-26 2009-02-26 Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device Expired - Fee Related JP5231288B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009044864A JP5231288B2 (en) 2009-02-26 2009-02-26 Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009044864A JP5231288B2 (en) 2009-02-26 2009-02-26 Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device

Publications (2)

Publication Number Publication Date
JP2010199442A JP2010199442A (en) 2010-09-09
JP5231288B2 true JP5231288B2 (en) 2013-07-10

Family

ID=42823842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009044864A Expired - Fee Related JP5231288B2 (en) 2009-02-26 2009-02-26 Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device

Country Status (1)

Country Link
JP (1) JP5231288B2 (en)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379322A (en) * 1986-09-24 1988-04-09 Hitachi Ltd Resist pattern forming method
JPS63300516A (en) * 1987-05-30 1988-12-07 Rohm Co Ltd Formation of resist pattern of semiconductor device
JP2833906B2 (en) * 1992-01-31 1998-12-09 九州日本電気株式会社 Solid-state imaging device
JPH0620943A (en) * 1992-07-02 1994-01-28 Nec Corp Forming method for resist pattern
JPH07211616A (en) * 1994-01-21 1995-08-11 Matsushita Electric Ind Co Ltd Fine pattern formation method
JP3326663B2 (en) * 1994-04-05 2002-09-24 ソニー株式会社 Method for manufacturing semiconductor device
JPH11238866A (en) * 1998-02-20 1999-08-31 Sharp Corp Solid-state image sensing device
JP4232222B2 (en) * 1998-07-13 2009-03-04 ソニー株式会社 Manufacturing method of semiconductor device
JP2002124659A (en) * 2000-10-13 2002-04-26 Matsushita Electric Ind Co Ltd Solid-state imaging device
JP2004361832A (en) * 2003-06-06 2004-12-24 Renesas Technology Corp Method for manufacturing electronic device
JP2005277359A (en) * 2004-03-26 2005-10-06 Sharp Corp Manufacturing method of solid imaging device, manufacturing method of semiconductor device
JP2008135649A (en) * 2006-11-29 2008-06-12 Toshiba Corp Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2010199442A (en) 2010-09-09

Similar Documents

Publication Publication Date Title
US20070155043A1 (en) Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
JP5486838B2 (en) Lens forming method, semiconductor device manufacturing method, and electronic information device
JP2012108327A (en) Lens and method for manufacturing the same, solid-state image sensor and method for manufacturing the same, and electronic information equipment
CN108807443B (en) An image sensor with an embedded color filter array
JP2011124501A (en) Solid-state imaging apparatus and method of manufacturing the same
JP2012186396A (en) Solid state image pickup device and manufacturing method of the same
JP5224685B2 (en) Photoelectric conversion device, manufacturing method thereof, imaging module, and imaging system
TWI294179B (en)
CN105762160B (en) Back-illuminated global pixel unit structure and preparation method thereof
JP5231288B2 (en) Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device
JP5002906B2 (en) Solid-state imaging device and manufacturing method thereof
JP4964418B2 (en) Solid-state imaging device and manufacturing method thereof
JP2009200297A (en) Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment
JP5368070B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
JP2008041958A (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
JP2009129931A (en) Solid-state image sensor and method of manufacturing the same, and electronic information device
JP6099345B2 (en) LENS AND ITS MANUFACTURING METHOD, SOLID-STATE IMAGING DEVICE, ELECTRONIC INFORMATION DEVICE
JP5349372B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
JP2011109033A (en) In-layer lens and method for manufacturing the same, color filter and method for manufacturing the same, solid-state image pickup element and method for manufacturing the same and electronic information equipment
JP2010129786A (en) Method of manufacturing solid-state imaging apparatus, and electronic information apparatus
JP5697961B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
JP5651364B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
CN107507773B (en) Method for optimizing transistor structure of CMOS image sensor
CN110112162B (en) Image sensor and forming method thereof
JP4840850B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic information device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees