[go: up one dir, main page]

JP5194334B2 - Ｉｉｉ族窒化物半導体デバイスの製造方法 - Google Patents

Ｉｉｉ族窒化物半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5194334B2
JP5194334B2 JP2005117967A JP2005117967A JP5194334B2 JP 5194334 B2 JP5194334 B2 JP 5194334B2 JP 2005117967 A JP2005117967 A JP 2005117967A JP 2005117967 A JP2005117967 A JP 2005117967A JP 5194334 B2 JP5194334 B2 JP 5194334B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
semiconductor crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117967A
Other languages
English (en)
Other versions
JP2006005331A (ja
Inventor
成二 中畑
英章 中幡
康二 上松
誠 木山
陽一 永井
孝夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005117967A priority Critical patent/JP5194334B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN2010101712683A priority patent/CN101882571B/zh
Priority to EP05739204A priority patent/EP1748470A4/en
Priority to KR1020067022342A priority patent/KR101218869B1/ko
Priority to US10/598,934 priority patent/US7732236B2/en
Priority to PCT/JP2005/008745 priority patent/WO2005112080A1/ja
Priority to CN2005800160353A priority patent/CN1957447B/zh
Priority to TW094116106A priority patent/TWI395341B/zh
Publication of JP2006005331A publication Critical patent/JP2006005331A/ja
Priority to US12/767,783 priority patent/US8362521B2/en
Application granted granted Critical
Publication of JP5194334B2 publication Critical patent/JP5194334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、ＩＩＩ族窒化物半導体デバイスの製造方法に関する。
ＩＩＩ族窒化物半導体結晶は、発光ダイオード（Light Emitting Diode、以下ＬＥＤという）、レーザダイオード（Laser Diode、以下ＬＤという）などの半導体デバイスに広く用いられている。
ＩＩＩ族窒化物半導体結晶を含むＩＩＩ族窒化物半導体デバイスは、従来、以下の多くの工程を経て製造されていた。すなわち、下地基板上に厚いＩＩＩ族窒化物半導体結晶を形成する工程、この結晶から下地基板を除去する工程、および上記結晶をスライスする工程、スライスされた結晶を研削盤および／または研磨盤の結晶ホルダに取り付ける工程、砥粒径を小さくしながら上記結晶の一方の主面を表面加工する（研削および／または研磨することをいう、以下同じ）工程、結晶ホルダから一方の主面が加工された結晶を取り外す工程、一方の主面が加工された結晶を他方の主面が加工されるように結晶ホルダに取り付ける工程、砥粒径を小さくしながら上記結晶の他方の主面を加工する工程、結晶ホルダから両方の主面が加工された結晶を取り外す工程、両方の主面が加工された結晶を洗浄する工程を経て清浄度の高い所定厚さのＩＩＩ族窒化物半導体結晶基板を得る。さらに、このＩＩＩ族窒化物半導体結晶基板上に１層以上のＩＩＩ族半導体結晶層を形成する工程および所定の大きさのチップに切り出す工程を経て所定の大きさの半導体デバイスを得る（たとえば、特許文献１を参照）。
ここで、下地基板が成長させようとするＩＩＩ族窒化物以外の材料によって構成されている異種基板である場合に、大きなＩＩＩ族窒化物半導体結晶を得ようとすると、異種基板上にＩＩＩ族窒化物半導体結晶を１００μｍ〜２００μｍ程度成長する工程、異種基板の一部を除去する工程、再度ＩＩＩ族窒化物半導体結晶を１００μｍ〜２００μｍ程度成長させる工程、残った異種基板を除去する工程、さらにその上にＩＩＩ族窒化物半導体結晶を成長させる工程などをさらに必要とする（たとえば、特許文献２を参照）。
このように、従来の製造方法は、上記のように製造工程が多く、特に、ＩＩＩ族窒化物半導体結晶のスライスおよび研削・研磨工程、チップへの切り出し工程には、長時間を要するため、非効率的なものであった。
そこで、より効率よく所定の大きさのＩＩＩ族窒化物半導体デバイスを製造することが要望されていた。
特開２００２−２６１０１４号公報 特開平１１−１３９９号公報
上記の状況に鑑み、本発明は、ＩＩＩ族窒化物半導体デバイスの効率的な製造方法を提供することを目的とする。
本発明は、下地基板上に複数のＩＩＩ族窒化物半導体結晶基板を成長させる工程と、ＩＩＩ族窒化物半導体結晶基板のそれぞれの上に１層以上のＩＩＩ族窒化物半導体結晶層をそれぞれ成長させる工程と、ＩＩＩ族窒化物半導体結晶基板およびＩＩＩ族窒化物半導体結晶層から構成される複数のＩＩＩ族窒化物半導体結晶を下地基板から分離する工程とを含み、複数のＩＩＩ族窒化物半導体結晶基板を成長させる工程は、下地基板上に複数の開口幅が０．２ｍｍ以上５０ｍｍ以下の開口部を有するマスク層を形成する工程と、少なくともマスク層の開口部下に位置する下地基板の開口面上にＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含むか、あるいは、下地基板上に複数の種結晶を配置する工程と、種結晶を核としてＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含み、ＩＩＩ族窒化物半導体結晶の厚さが１０μｍ以上６００μｍ以下、幅が０．２ｍｍ以上５０ｍｍ以下であるＩＩＩ族窒化物半導体デバイスの製造方法である。
本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法において、ＩＩＩ族窒化物半導体結晶基板の主面の面積を前記下地基板の主面の面積より小さくすることができる。
また、本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法において、上記開口部は、２個以上の小開口部の群により形成することができる。すなわち、１個以上のＩＩＩ族窒化物半導体結晶基板を成長させる工程が、下地基板上に２個以上の小開口部の群により形成される開口部を１個以上有するマスク層を形成する工程と、少なくともこのマスク層の開口部下に位置する下地基板の開口面上にＩＩＩ族窒化物半導体結晶を成長させる工程とを含むことができる。
また、本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法においては、ＩＩＩ族窒化物半導体結晶基板およびＩＩＩ族窒化物半導体結晶層から構成されるＩＩＩ族窒化物半導体結晶を下地基板から分離する工程において、エッチング、レーザおよびへき開のうちいずれかの方法を用いることができる。
また、本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法において、複数のＩＩＩ族窒化物半導体結晶基板を成長させる工程が、下地基板上に複数の開口幅が０．２ｍｍ以上５０ｍｍ以下の開口部を有するマスク層を形成する工程と、少なくともマスク層の開口部下に位置する下地基板の開口面上にＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含む場合は、マスク層の開口部の形状が、六角形状、四角形状または三角形状であり、ＩＩＩ族窒化物半導体結晶基板およびＩＩＩ族窒化物結晶層の形状を、六角平板状、四角平板状または三角平板状とすることができる。また、複数のＩＩＩ族窒化物半導体結晶基板を成長させる工程が、下地基板上に複数の種結晶を配置する工程と、種結晶を核としてＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含む場合は、ＩＩＩ族窒化物半導体結晶基板およびＩＩＩ族窒化物半導体結晶層の形状を、六角平板状、四角平板状または三角平板状とすることができる。
また、本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法において、ＩＩＩ族窒化物結晶基板の主面と、（０００１）面、（１−１００）面、（１１−２０）面、（１−１０１）面、（１−１０２）面、（１１−２１）面および（１１−２２）面のうちのいずれかの面とのなすオフ角を０°以上４°以下とすることができる。
上記のように、本発明によると、ＩＩＩ族窒化物半導体デバイスの効率的な製造方法を提供することができる。
（実施形態１）
本発明にかかる一つのＩＩＩ族窒化物半導体結晶の製造方法は、図１を参照して、図１（ａ）および図１（ｂ）に示すように、下地基板１上に１個以上のＩＩＩ族窒化物結晶１０を成長させる工程と、図１（ｃ）または図１（ｄ）に示すように、このＩＩＩ族窒化物結晶１０を下地基板１から分離する工程とを含み、ＩＩＩ族窒化物半導体結晶の厚さが１０μｍ以上６００μｍ以下、幅が０．２ｍｍ以上５０ｍｍ以下という半導体デバイス程度の大きさであるＩＩＩ族窒化物半導体結晶の製造方法である。ここで、ＩＩＩ族窒化物半導体結晶の幅とは、ＩＩＩ族窒化物半導体結晶の形状が、円形状の場合はその直径をいい、多角形状の場合は一つの辺と向かい合う辺または角との距離をいう。かかる製造方法により、従来の製造方法のようなＩＩＩ族窒化物半導体結晶のスライス、表面加工およびチップ化などの工程を得ることなく、直接的かつ効率的に半導体デバイス程度の大きさのＩＩＩ族窒化物半導体結晶が得られる。
本実施形態におけるＩＩＩ族窒化物半導体結晶の製造方法においては、図１を参照して、ＩＩＩ族半導体結晶の主面（図１における下面１０または上面１０ｂに相当）の面積は、下地基板１の主面１ｈの面積より小さくできる。これにより、大きな下地基板を用いても、直接的かつ効率的に半導体デバイス程度の大きさのＩＩＩ族窒化物結晶を製造することができる。
本実施形態におけるＩＩＩ族窒化物半導体結晶の製造方法は、詳しくは、下地基板１上に１個以上のＩＩＩ族窒化物結晶１０を成長させる工程として、図１（ａ）に示す下地基板１に１個以上の開口部２ａを有するマスク層２を形成する工程と、図１（ｂ）に示すマスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上にＩＩＩ族窒化物半導体結晶１０を成長させる工程とを含む。
図１（ａ）に示す開口部２ａを有するマスク層２を形成する工程において、開口部２ａの大きさには、特に制限はないが、開口部２ａの開口幅Ｗwは０．２ｍｍ以上５０ｍｍ以下であることが、幅が０．２ｍｍ以上５０ｍｍ以下であるＩＩＩ族窒化物半導体結晶を容易に得る点から好ましい。また、開口部の分布にも、特に制限はないが、均一に分散していることが、大きさの均一なＩＩＩ族窒化物半導体結晶を容易に得る点から好ましい。開口部の形状は、特に制限はなく、円形状であると多角形状であるとを問わないが、六方晶系または立方晶系に属するＩＩＩ族窒化物半導体結晶は、六角平板状、四角平板状または三角平板状の形状をとりやすいことから、六角形状、四角形状または三角形状であることが好ましい。ここで、開口部の開口幅とは、円状の開口部の場合は直径、多角形の場合は一つの辺と向かい合う辺または角との距離をいう。さらに、マスク層は、ＩＩＩ族窒化物半導体結晶の成長を抑制するものであれば特に制限はなく、ＳｉＯ2、Ｓｉ3Ｎ4、Ｗ、Ｎｉ、Ｔｉなどが好ましく用いられる。
図１（ｂ）に示す下地基板１の開口面１ａ上にＩＩＩ族窒化物半導体結晶を成長させる工程において、成長させられるＩＩＩ族窒化物半導体結晶１０は、１層の結晶層とは限らず、２層以上の結晶層であってもよい。たとえば、ＩＩＩ族窒化物半導体結晶１０が、ＩＩＩ族窒化物半導体結晶基板１１およびそのＩＩＩ族窒化物半導体結晶基板１１上に形成された１層以上のＩＩＩ族窒化物半導体結晶層１２から構成されるものであってもよい。この場合は、ＩＩＩ族窒化物半導体結晶を成長させる工程は、下地基板１の開口面１ａ上にＩＩＩ族窒化物半導体結晶基板１１を成長させる工程、ＩＩＩ族窒化物半導体結晶基板１１上に１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる工程を含むことになる。
また、ＩＩＩ族窒化物結晶の成長方法には、特に制限がなく、ＨＶＰＥ（Hydride Vapor Phase Epitaxy；ハイドライド気相成長法）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition；有機金属化学気相堆積法）法、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシ）法などの各種気相成長法が好ましく用いられる。なかでも、ＩＩＩ族窒化物半導体結晶基板１１のように厚い層を形成する場合は成長速度の大きいＨＶＰＥ法が、薄くても表面の平坦性が求められるＩＩＩ族窒化物半導体結晶層１２の成長には、ＭＯＣＶＤ法が特に好ましく用いられる。
本実施形態においては、ＩＩＩ族窒化物半導体結晶１０は、下地基板の開口面１ａ上のみに成長し、マスク層２上には成長しない。このような、ＩＩＩ族窒化物半導体結晶の成長は、マスク層において開口部の間隔Ｐwと開口部の開口幅Ｗwとの差が小さいとき、マスク層の材質としてＳｉ3Ｎ4またはＷを使用したときに起こりやすく、また結晶の成長温度が高く、成長時間が短いときに起こりやすい。
ＩＩＩ族窒化物半導体結晶１０を上記下地基板１から分離する方法には、特に制限はないが、レーザ、へき開などによって機械的に分離する方法、エッチングなどによって化学的に分離する方法が、ＩＩＩ族窒化物半導体結晶１０のダメージが少ない点から、好ましく用いられる。
レーザによって機械的に分離する方法とは、図１（ｃ）を参照して、ＩＩＩ族窒化物半導体結晶１０において下地基板１に接する下面（下地基板側表面）１０ａと下地基板の開口面１ａとをレーザにより切断することにより、ＩＩＩ族窒化物半導体結晶１０を下地基板１から分離する方法である。
上記のレーザによる分離方法は、たとえばＩＩＩ族窒化物半導体結晶１０のバンドギャップエネルギーが、下地基板１のバンドギャップエネルギーより小さい場合に好ましく用いられる。この場合、下地基板１側からレーザを照射することにより、下地基板にダメージを与えることなくＩＩＩ族窒化物結晶１０と下地基板１とを分離することができるため、下地基板を再度利用することができる。
また、ＩＩＩ族窒化物半導体結晶のバンドギャップエネルギーと下地基板のバンドギャップエネルギーとが等しいまたはそれらの差が少ない場合には、ＩＩＩ族窒化物半導体結晶および下地基板のバンドギャップエネルギーよりバンドギャップエネルギーの小さい分離層を、マスク層形成後の下地基板とＩＩＩ族窒化物結晶との間に予め形成し、下地基板側からレーザを照射して分離層を切断することにより、ＩＩＩ族窒化物結晶と下地基板とをダメージを与えることなく分離することができる。
へき開によって機械的に分離する方法とは、ＩＩＩ族窒化物半導体結晶が特定の指数面（たとえば、（０００１）面、（１−１００）面、ここで指数面とは、その面指数を有する面をいう、以下同じ）において割れやすい性質を利用してＩＩＩ族窒化物半導体結晶１０を下地基板１から分離する方法である。たとえば、（１−１００）面を主面とする下地基板上に（１−１００）面を主面とするＩＩＩ族窒化物半導体結晶を成長させ、下地基板とＩＩＩ族窒化物半導体結晶の界面をへき開することにより、ＩＩＩ族窒化物結晶と下地基板とをダメージを与えることなく分離することができる。
他の機械的に分離する方法として、下地基板１とその上に成長させるＩＩＩ族窒化物半導体結晶の間に機械的に脆弱な層を挿入させる方法もある。具体的には、下地基板１上に炭素（Ｃ）をドーピングした厚さ数μｍ〜数十μｍのＩＩＩ族窒化物結晶層（機械的に脆弱な層）を成長した後、所望のＩＩＩ族窒化物結晶を成長させる方法である。すなわち、ＣをドープしたＩＩＩ族窒化物結晶は、Ｃをドープしていない結晶に比べて脆弱であるため、弱い力を加えることで下地基板１から分離することができる。なお、脆弱な層を得るためのドーパントはＣだけに限られるものではなく、結晶を脆弱にするドーパントであればよい。
また、エッチングによって化学的に分離する方法としては、図１（ｄ）を参照して、エッチング剤を用いてマスク層２およびＩＩＩ族窒化物半導体結晶において下地基板１に接する下面１０ａをエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０を下地基板１から分離する方法がある。ここで、Ｓｉ3Ｎ4、ＳｉＯ2などのマスク層２をエッチングするためのエッチング剤としてはフッ酸などの腐食性酸が用いられ、Ｗ、Ｎｉ、Ｔｉなどのマスク層２をエッチングするためのエッチング剤としては硝酸、フッ酸、硫酸銅などからなる混酸が用いられ、ＩＩＩ族窒化物半導体結晶１０において下地基板１に接する下面１０ａをエッチングするためのエッチング剤としてはＫＯＨなどの強塩基が用いられる。
ここで、ウルツ鉱構造を有するＩＩＩ族窒化物半導体結晶は、結晶の＜０００１＞方向に窒素元素からなる原子層とＩＩＩ族元素からなる原子層とが交互に配列された結晶構造を有しており、結晶の＜０００１＞方向に垂直な面には、窒素元素からなる原子面と、ＩＩＩ族元素からなる原子面とが存在する。下地基板上にＩＩＩ族窒化物半導体結晶が＜０００１＞方向に成長する際には、通常、下地基板上から結晶の成長方向に窒素元素からなる原子層、ＩＩＩ族元素からなる原子層、窒素元素からなる原子層、ＩＩＩ族元素からなる原子層・・・の順で結晶成長するため、図１（ｄ）を参照して、ＩＩＩ族窒化物半導体結晶１０において下地基板１に接する下面１０ａは窒素元素からなる原子面となり、上面１０ｂはＩＩＩ族元素からなる原子面となる。ＩＩＩ族窒化物半導体結晶は化学的に安定な結晶であり、ＩＩＩ族元素からなる原子面である上面１０ｂの方からはエッチングされにくいが、窒素元素からなる原子面である下面１０ａの方からはＫＯＨなどの強塩基によって容易にエッチングされる。
なお、図示はしないが、エッチングによって化学的に分離する方法としては、下地基板１をエッチングによって除去することもできる。Ｓｉなどの下地基板をエッチングするためのエッチング剤としてはフッ酸などの腐食性酸が用いられる。
本実施形態のＩＩＩ族窒化物半導体結晶の成長速度は、１０μｍ／ｈｒ以上３００μｍ／ｈｒ以下であることが好ましい。ＩＩＩ族窒化物半導体結晶の成長速度が、１０μｍ／ｈｒ未満であると製造効率が低下し、３００μｍ／ｈｒを超えるとＩＩＩ族窒化物半導体結晶に空孔などの欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のＩＩＩ族窒化物結晶の不純物濃度は、５×１０19ｃｍ-3以下であることが好ましい。ＩＩＩ族窒化物結晶の不純物濃度は、５×１０19ｃｍ-3を超えると、ＩＩＩ族窒化物半導体結晶に欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のＩＩＩ族窒化物結晶の主面と、（０００１）面、（１−１００）面、（１１−２０）面、（１−１０１）面、（１−１０２）面、（１１−２１）面および（１１−２２）面のうちのいずれかの面とのなすオフ角が、０°以上４°以下であることが好ましい。ここで、オフ角が０°とは、ＩＩＩ族窒化物結晶の主面と、（０００１）面、（１−１００）面、（１１−２０）面、（１−１０１）面、（１−１０２）面、（１１−２１）面および（１１−２２）面のうちのいずれかの面とが平行であることを意味する。このオフ角が４°を超えると、ＩＩＩ族窒化物結晶に欠陥が導入されやすくなりクラックが発生しやすくなる。
ここで、結晶系が六方晶系の下地基板の場合は、通常、下地基板の主面の指数面と同一の指数面を主面とするＩＩＩ族窒化物結晶が成長しやすい。また、下地基板がそれ以外の場合は、下地基板の表面の原子配列を模した面、たとえばＳｉ（１１１）面ならばＩＩＩ族窒化物結晶は（０００１）面が成長しやすい。また、下地基板の主面とある指数面とのオフ角とＩＩＩ族窒化物結晶の主面とその指数面とのオフ角はおおむね一致する。
（実施形態２）
本発明にかかる別のＩＩＩ族窒化物半導体結晶の製造方法は、図２を参照して、下地基板１上に１以上のＩＩＩ族窒化物結晶１０を成長させる工程として、図２（ａ）に示す下地基板１に１以上の開口部２ａを有するマスク層２を形成する工程と、図２（ｂ）に示すマスク層２の開口部２ａ下に位置する下地基板の開口面１ａおよび開口部２ａを取り囲むマスク層の一部上面２ｂ上にＩＩＩ族窒化物半導体結晶１０を成長させる工程とを含む。
実施形態１はＩＩＩ族窒化物半導体結晶をマスク層の開口部下に位置する下地基板１の開口面１ａ上のみに成長させるのに対し、本実施形態はマスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上のみならず開口部２ａを取り囲むマスク層２の一部上面２ｂ上にもＩＩＩ族窒化物半導体結晶１０が成長する点で異なる。このような、ＩＩＩ族窒化物半導体結晶の成長は、マスク層において開口部の間隔Ｐwと開口部の開口幅Ｗwとの差が大きいときに起こりやすく、また結晶の成長温度が高く、原料ガス圧力が低く、成長時間が短いときに起こりやすい。
本実施形態においては、ＩＩＩ族窒化物半導体結晶１０を上記下地基板１から分離する方法としては、図２（ｃ）および図２（ｄ）に示すようなエッチングによって化学的に分離する方法が好ましい。すなわち、図２（ｃ）に示すように、フッ酸などの腐食性酸を用いてＳｉＯ2、Ｓｉ3Ｎ4などのマスク層２をエッチングした後、図２（ｄ）に示すように、ＫＯＨなどの強塩基を用いてＩＩＩ族窒化物半導体結晶において下地基板１に接する下面１０ａをエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０を下地基板１から分離する。本実施形態においては、マスク層２がＩＩＩ族窒化物半導体結晶１０における下地基板側の表面の一部に入りこんだ形状となっているため、マスク層２をエッチングにより除去することにより、ＩＩＩ族窒化物半導体結晶において下地基板と接する下面１０ａである窒素元素からなる原子面のエッチングが容易になる。
また、本実施形態におけるＩＩＩ族窒化物半導体結晶の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態１と同様である。
（実施形態３）
本発明にかかるまた別のＩＩＩ族窒化物半導体結晶の製造方法は、図３を参照して、下地基板１上に１以上のＩＩＩ族窒化物結晶１０を成長させる工程として、図３（ａ）に示す下地基板１に１以上の開口部２ａを有するマスク層２を形成する工程と、図３（ｂ）に示すマスク層２の開口部２ａ下に位置する下地基板の開口面１ａにＩＩＩ族窒化物半導体結晶１０を成長させるとともに、マスク層２上に極性が反転したＩＩＩ族窒化物半導体極性反転結晶３を成長させる工程とを含む。このような、ＩＩＩ族窒化物半導体結晶１０およびＩＩＩ族窒化物半導体極性反転結晶３の成長は、マスク層において開口部の間隔Ｐwと開口部の開口幅Ｗwとの差が大きいとき、マスク層の材質としてＮｉまたはＴｉを使用したときに起こりやすく、また結晶の成長温度が低く、原料ガス圧が高いときに起こりやすい。
ここで、極性が反転するとは、ＩＩＩ族窒化物半導体結晶において、＜ｈｋｌｕ＞軸に垂直な対向する２面である（ｈｋｌｕ）面と（−ｈ−ｋ−ｌ−ｕ）面とを構成する原子面が反転することをいう（ここで、ｌ＝−ｈ−ｋである）。上記のように、下地基板上にＩＩＩ族窒化物半導体結晶が成長する際には、通常、下地基板上から結晶の成長方向に、窒素元素からなる原子層、ＩＩＩ族元素からなる原子層、窒素元素からなる原子層、ＩＩＩ族元素からなる原子層・・・の順で結晶成長するため、図３（ｂ）を参照して、ＩＩＩ族窒化物半導体結晶１０において下地基板１に接する下面１０ａは窒素元素からなる原子面となり、上面１０ｂはＩＩＩ族元素からなる原子面となる。
これに対して、ＳｉＯ2、Ｎｉ、Ｔｉなどのマスク層上にＩＩＩ族窒化物半導体結晶が成長する際には、マスク層上から結晶の成長方向に、ＩＩＩ族元素からなる原子層、窒素元素からなる原子層、ＩＩＩ族元素からなる原子層、窒素元素からなる原子層・・・の順で結晶成長するため、図３（ｂ）を参照して、ＩＩＩ族窒化物半導体極性反転結晶においてマスク層２に接する下面３ａはＩＩＩ族元素からなる原子面となり、上面３ｂは窒素元素からなる原子面となる。また、ＩＩＩ族窒化物半導体結晶は、上記のように、ＩＩＩ族元素からなる原子面の方からはエッチングされにくいが、窒素元素からなる原子面の方からはＫＯＨなどの強塩基によって容易にエッチングされる。
したがって、本実施形態においては、ＩＩＩ族窒化物半導体結晶１０を上記下地基板１から分離する工程としては、図３（ｃ）に示すように、マスク層２上に成長したＩＩＩ族窒化物半導体極性反転結晶３を上面３ｂである窒素元素からなる原子面の方からＫＯＨなどの強塩基を用いてエッチングした後、ＳｉＯ2、Ｎｉ、Ｔｉなどのマスク層２を、フッ酸などの腐食性酸または硝酸、フッ酸、硫酸銅などからなる混酸を用いてエッチングする。さらに、図３（ｄ）に示すように、ＫＯＨなどの強塩基を用いてＩＩＩ族窒化物半導体結晶１０において下地基板１に接する下面１０ａをエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０を下地基板１から分離することができる。
なお、ＩＩＩ族窒化物半導体結晶の下面の面積が大きくなって、上記エッチングが困難となる場合は、図示はしないが、ＩＩＩ族窒化物半導体結晶と下地基板との界面をレーザなどで切断することにより、ＩＩＩ族窒化物半導体結晶を上記下地基板から分離することもできる。
また、本実施形態におけるＩＩＩ族窒化物半導体結晶の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態１と同様である。
（実施形態４）
本発明にかかるさらに別のＩＩＩ族窒化物半導体結晶の製造方法は、下地基板１上に１個以上のＩＩＩ族窒化物結晶１０を成長させる工程として、図４を参照して、図４（ａ）に示すように下地基板１上に２個以上の小開口部２ｓの群により形成される開口部２ａを１個以上有するマスク層２を形成する工程と、図４（ｂ）に示すように少なくともこのマスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上にＩＩＩ族窒化物半導体結晶１０を成長させる工程とを含む。
開口部２ａの大きさが大きくなるほど成長するＩＩＩ族窒化物結晶にクラックが発生しやすくなる傾向があるが、開口部２ａを小開口部２ｓの群により形成することにより、ＩＩＩ族窒化半導体結晶のクラック発生を抑制することができる。小開口部によるＩＩＩ族窒化物半導体結晶のクラック抑制効果は、ＩＩＩ族窒化物結晶の幅（開口部の幅にほぼ等しい）が２００μｍ以上で特に大きく、クラックを発生させずに幅が５００００μｍのＩＩＩ族窒化物半導体結晶を成長させることも可能となる。
図５を参照して、マスク層２の開口部２ａは、２個以上の小開口部２ｓの群から形成されている。小開口部２ｓの配列は特に制限はないが、ＩＩＩ族窒化物半導体結晶を均一に成長させる観点から、均一に一定の間隔で、小開口部の中心が正三角形または正四角形の頂点となるように配列されていることが好ましい。また、小開口部の幅ＷSは０．５μｍ以上２００μｍ以下が好ましく、小開口部の間隔ＰSは１μｍ以上２５０μｍ以下が好ましい。小開口部の幅ＷSが０．５μｍ未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、２００μｍを超えるとＩＩＩ族窒化物半導体結晶のクラックを抑制する効果が低減する。小開口部の間隔ＰSが１μｍ未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、２５０μｍを超えるとＩＩＩ族窒化物半導体結晶のクラックを抑制する効果が低減する。
本実施形態においては、上記のように小開口部の幅ＷSおよび小開口部の間隔ＰSが小さいため、開口面１ａの領域内の小開口面１ｓ上のみならずマスク部２ｐ上にもＩＩＩ族窒化物半導体結晶が成長する。また、本実施形態におけるＩＩＩ族窒化物半導体結晶の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態１と同様である。また、本実施形態は、実施形態２、実施形態３の場合にも適用可能である。
（実施形態５）
本発明にかかるさらに別のＩＩＩ族窒化物半導体結晶の製造方法は、図６を参照して、下地基板１上に１個以上のＩＩＩ族窒化物結晶１０を成長させる工程として、図６（ａ）に示す下地基板１に１個以上の種結晶４を配置する工程と、図６（ｂ）に示す種結晶４を核としてＩＩＩ族窒化物半導体結晶１０を成長させる工程とを含む。なお、種結晶は、特に制限はないが、品質のよい結晶を得る点から、成長させようとするＩＩＩ族窒化物半導体結晶と同種の結晶であることが好ましい。
種結晶を配置する１つの方法（実施形態５ａ）として、下地基板１上に種結晶４をおいた場合、種結晶を核として成長したＩＩＩ族窒化物半導体結晶１０が下地基板１に固着することが少なく、図６（ｃ）に示すように、少しの力を加えただけでＩＩＩ族窒化物半導体結晶１０を下地基板１から分離することができる。なお、ＩＩＩ族窒化物半導体結晶１０が下地基板１から外れにくい場合は、ＩＩＩ族窒化物結晶半導体結晶１０における下地基板１に接する下面１０ａを、レーザなどにより切断することにより、またはＫＯＨなどの強塩基によってエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０を下地基板１から分離することもできる。
また、種結晶を配置する別の方法（実施形態５ｂ）として、図７（ａ）に示すように、下地基板１上に下地ＩＩＩ族窒化物結晶９を形成する工程、１個以上の開口部２ａを有するマスク層２（マスク部２ｐ）を形成する工程、図７（ｂ）に示すように、開口部２ａ下に位置する下地ＩＩＩ族窒化物結晶９ａをエッチングする工程、図７（ｃ）に示すように、マスク部２ｐを除去する工程を含み、残った下地ＩＩＩ族窒化物結晶を種結晶４として、下地基板１上に配置するものである。
実施形態５ｂにおいては、種結晶４として残った下地ＩＩＩ族窒化物結晶を核としてＩＩＩ族窒化物半導体結晶１０を成長させて、成長させたＩＩＩ族窒化物結晶半導体結晶１０における下地基板１の種結晶４に接する下面１０ａを、レーザなどにより切断することにより、またはＫＯＨなどの強塩基によってエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０を下地基板１から分離することができる。
本実施形態（実施形態５ａおよび実施形態５ｂ）においては、下地基板と種結晶の密着度が低い、もしくは接触面積が小さいことから、クラックを発生させることなく幅が５００００μｍのＩＩＩ族窒化物半導体結晶を成長させることが可能となる。
本実施形態におけるＩＩＩ族窒化物半導体結晶の成長速度、不純物濃度に関しては、実施形態１と同様である。ＩＩＩ族窒化物半導体結晶の主面および主面と指数面とのオフ角は、種結晶の主面および主面と指数面とのオフ角と密接な関係にある。すなわち、結晶系が六方晶系の種結晶の場合は、通常、種結晶の主面の指数面と同一の指数面を主面とするＩＩＩ族窒化物結晶が成長しやすい。また、種結晶がそれ以外の場合は、下地基板の表面の原子配列を模した面、たとえばＳｉ（１１１）面ならばＩＩＩ族窒化物結晶は（０００１）面が成長しやすい。また、種結晶の主面とある指数面とのオフ角とＩＩＩ族窒化物結晶の主面とその指数面とのオフ角はおおむね一致する。
ここで、ＩＩＩ族窒化物半導体結晶は、六方晶系または立方晶系に属するため、図８に示すように、上記実施形態１〜実施形態５において成長するＩＩＩ族窒化物半導体結晶１０の形状は、下面１０ａおよび上面１０ｂが六角形状である六角平板状（図８（ａ））、下面１０ａおよび上面１０ｂが四角形状である四角平板状（図８（ｂ））または下面１０ａおよび上面１０ｂが三角形状である三角平板状（図８（ｃ））となりやすい。ここで、四角平板には、四角形の形状が正方形、長方形、ひし形となるものが含まれる。また、図８に示すように、上記六角平板、四角平板または三角平板の下面１０ａと側面１０ｓとのなす角θは、結晶の成長条件により、３０°〜９０°の角度をとり得る。特に、上記の角θは、６０°および９０°付近の値をとることが多い。
なお、図８に示すように、ＩＩＩ族窒化物半導体結晶１０の幅Ｗとは下面１０ａにおける一つの辺と向かい合う辺または角との距離をいい、ＩＩＩ族窒化物半導体結晶１０の厚さＴとは、下面１０ａと上面１０ｂとの距離をいう。
（実施形態６）
本発明にかかる一つのＩＩＩ族窒化物半導体デバイスの製造方法は、図１を参照して、図１（ａ）および図１（ｂ）に示すように、下地基板１上に１個以上のＩＩＩ族窒化物半導体結晶基板１１を成長させる工程と、図１（ｂ）に示すように、ＩＩＩ族窒化物半導体結晶基板１１上に１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる工程と、図１（ｃ）または図１（ｄ）に示すように、ＩＩＩ族窒化物半導体結晶基板１１およびＩＩＩ族窒化物半導体結晶層１２から構成されるＩＩＩ族窒化物半導体結晶１０を下地基板１から分離する工程を含み、ＩＩＩ族窒化物半導体結晶１０の厚さが１０μｍ以上６００μｍ以下、幅が０．２ｍｍ以上５０ｍｍ以下であるＩＩＩ族窒化物半導体デバイスの製造方法である。
本実施形態におけるＩＩＩ族窒化物半導体デバイスの製造方法においては、図１を参照して、ＩＩＩ族半導体結晶基板１１の主面（図１における下面１０に相当）の面積は、下地基板１の主面１ｈの面積より小さくできる。これにより、大きな下地基板を用いても、直接的かつ効率的に半導体デバイス程度の大きさのＩＩＩ族窒化物半導体デバイスを製造することができる。
本実施形態におけるＩＩＩ族窒化物半導体デバイスの製造方法は、詳しくは、下地基板１上に１個以上のＩＩＩ族窒化物結晶基板１１を成長させる工程として、図１（ａ）に示す下地基板１に１個以上の開口部２ａを有するマスク層２を形成する工程と、図１（ｂ）に示すマスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上にＩＩＩ族窒化物半導体結晶基板１１を成長させる工程とを含む。ここで、ＩＩＩ族窒化物半導体結晶基板１１を成長させる方法および条件は、実施形態１におけるＩＩＩ族窒化物半導体結晶１０を成長させる方法および条件と同様である。
次に、図１（ｂ）に示すように、上記ＩＩＩ族窒化物半導体結晶基板１１上に、１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる。このように既にチップ状のＩＩＩ族窒化物半導体結晶基板１１上に１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる工程を設けることにより、ＩＩＩ族窒化物半導体結晶基板１１およびＩＩＩ族窒化物半導体結晶層１２から構成されるＩＩＩ族窒化物半導体結晶１０の表面加工、さらにはその後のチップ化の工程を省略することができる。ここで、ＩＩＩ族窒化物半導体結晶層１２の成長方法には、特に制限がなく、ＨＶＰＥ法、ＭＯＣＶＤ法、ＭＢＥ法などの各種気相成長法が好ましく用いられ、結晶層表面の平坦性に優れる点からＭＯＣＶＤ法が特に好ましく用いられる。
ここで、図１（ｂ）に示すように、ＩＩＩ族窒化物半導体結晶基板１１上に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、たとえば、ｎ型ＩＩＩ族窒化物半導体結晶層２１であるｎ型ＧａＮ層、発光層２２であるＩｎ0.2Ｇａ0.8Ｎ層２２ａおよびＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型ＩＩＩ族窒化物半導体結晶層２３であるｐ型ＧａＮ層を順次成長させる。ここで、ｎ型ＩＩＩ族窒化物半導体結晶層２１、発光層２２およびｐ型ＩＩＩ族窒化物半導体結晶層２３はいずれもＩＩＩ族窒化物半導体結晶基板１１の主面上、すなわち、下地基板１の主面１ｈにほぼ平行な面上で成長させる。
次に、図示はしないが、ＩＩＩ族窒化物半導体結晶層１２の最上面（ｐ型ＩＩＩ族窒化物半導体結晶層２３の上面に相当）にｐ側電極を形成した後、図１（ｃ）または図１（ｄ）に示すように、ＩＩＩ族窒化物半導体結晶基板１１とＩＩＩ族窒化物半導体結晶層１２から構成されるＩＩＩ族窒化物半導体結晶１０を下地基板１から分離する。このＩＩＩ族窒化物半導体結晶１０を下地基板１から分離する方法は、実施形態１と同様である。以上のように、ＩＩＩ族窒化物半導体結晶基板１１、ＩＩＩ族窒化物半導体結晶層１２およびｐ側電極のいずれの主面も、下地基板１の主面１ｈとほぼ平行に積層されている。
さらに、図示はしないが、下地基板１から分離したＩＩＩ族窒化物半導体１０の下面１０ａ（ＩＩＩ族窒化物半導体基板１１の下面に相当）にｎ側電極を形成することによって半導体デバイスが得られる。
図８を参照して、上記ＩＩＩ族窒化物結晶１０の形状が、六角平板状、四角平板状または三角平板状の形状をとりやすく、この平板の側面１０ｓと下面１０ａとのなす角θが、３０°以上９０°以下の角をとり得ることから、上記実施形態５において得られる半導体デバイスの形状も、六角平板状、四角平板状または三角平板状の形状をとりやすく、この平板の側面と下面とのなす角θも、３０°以上９０°以下の角をとり得る。したがって、半導体デバイスの上面と下面の大きさは必ずしも一致しないが、半導体デバイスの幅に対して厚さが著しく小さいため、上面と下面との大きさの差は小さく、このまま半導体デバイスとして使用することが可能である。また、半導体デバイスの側面が下面および上面に対して垂直になるように裁断することにより、上面と下面との大きさを一致させることも可能である。なお、このことは、以下の実施形態７〜実施形態１０における半導体デバイスについても同様である。
本実施形態のＩＩＩ族窒化物半導体結晶基板の成長速度は、１０μｍ／ｈｒ以上３００μｍ／ｈｒ以下であることが好ましい。ＩＩＩ族窒化物半導体結晶基板の成長速度が、１０μｍ／ｈｒ未満であると製造効率が低下し、３００μｍ／ｈｒを超えるとＩＩＩ族窒化物半導体結晶基板に空孔などの欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のＩＩＩ族窒化物結晶基板の不純物濃度は、５×１０19ｃｍ-3以下であることが好ましい。ＩＩＩ族窒化物結晶基板の不純物濃度は、５×１０19ｃｍ-3を超えると、ＩＩＩ族窒化物半導体結晶基板に欠陥が導入されやすくなりクラックが発生しやすくなる。
また、本実施形態のＩＩＩ族窒化物結晶基板の主面と、（０００１）面、（１−１００）面、（１１−２０）面、（１−１０１）面、（１−１０２）面、（１１−２１）面および（１１−２２）面のうちのいずれかの面とのなすオフ角が、０°以上４°以下であることが好ましい。ここで、オフ角が０°とは、ＩＩＩ族窒化物結晶基板の主面と、（０００１）面、（１−１００）面、（１１−２０）面、（１−１０１）面、（１−１０２）面、（１１−２１）面および（１１−２２）面のうちのいずれかの面とが平行であることを意味する。このオフ角が４°を超えると、ＩＩＩ族窒化物結晶基板に欠陥が導入されやすくなりクラックが発生しやすくなる。
ここで、結晶系が六方晶系の下地基板の場合は、通常、下地基板の主面の指数面と同一の指数面を主面とするＩＩＩ族窒化物結晶基板が成長しやすい。また、下地基板がそれ以外の場合は、下地基板の表面の原子配列を模した面、たとえばＳｉ（１１１）面ならばＩＩＩ族窒化物結晶は（０００１）面が成長しやすい。また、下地基板の主面とある指数面とのオフ角とＩＩＩ族窒化物結晶基板の主面とその指数面とのオフ角はおおむね一致する。
（実施形態７）
本発明にかかる別のＩＩＩ族窒化物半導体デバイスの製造方法は、図２を参照して、下地基板１上に１個以上のＩＩＩ族窒化物結晶基板１１を成長させる工程として、図２（ａ）に示す下地基板１に１個以上の開口部２ａを有するマスク層２を形成する工程と、図２（ｂ）に示すマスク層２の開口部２ａ下に位置する下地基板の開口面１ａおよび開口部２ａを取り囲むマスク層の一部上面２ｂ上にＩＩＩ族窒化物半導体結晶基板１１を成長させる工程とを含む。ここで、ＩＩＩ族窒化物半導体結晶基板１１を成長させる方法および条件は、実施形態２におけるＩＩＩ族窒化物半導体結晶１０を成長させる方法および条件と同様である。
次に、図２（ｂ）に示すように、実施形態５と同様にして、上記ＩＩＩ族窒化物半導体結晶基板上に１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる。次いで、図示はしないが、ＩＩＩ族窒化物半導体結晶層１２の最上面にｐ側電極を形成する。次に、図２（ｃ）および図２（ｄ）に示すように、実施形態２と同様にして、ＩＩＩ族窒化物半導体結晶基板１１およびＩＩＩ族窒化物半導体結晶層１２から構成されるＩＩＩ族窒化物半導体結晶１０を上記下地基板１から分離する。さらに、図示はしないが、下地基板１から分離したＩＩＩ族窒化物半導体１０の下面１０ａ（ＩＩＩ族窒化物半導体基板１１の下面に相当）にｎ側電極を形成することによって半導体デバイスが得られる。
また、本実施形態におけるＩＩＩ族窒化物半導体結晶基板の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態６と同様である。
（実施形態８）
本発明にかかるまた別のＩＩＩ族窒化物半導体デバイスの製造方法は、図３を参照して、下地基板１上に１個以上のＩＩＩ族窒化物結晶基板１１を成長させる工程として、図３（ａ）に示す下地基板１に１個以上の開口部２ａを有するマスク層２を形成する工程と、図３（ｂ）に示すマスク層２の開口部２ａ下に位置する下地基板の開口面１ａにＩＩＩ族窒化物半導体結晶基板１１を成長させるとともに、マスク層２上に極性が反転したＩＩＩ族窒化物半導体極性反転結晶３を成長させる工程とを含む。ここで、ＩＩＩ族窒化物半導体結晶基板１１を成長させる方法および条件は、実施形態３におけるＩＩＩ族窒化物半導体結晶１０を成長させる方法および条件と同様である。
次に、図３（ｂ）に示すように、実施形態５と同様にして、上記ＩＩＩ族窒化物半導体結晶基板上に１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる。次いで、図示はしないが、ＩＩＩ族窒化物半導体結晶層１２の最上面にｐ側電極を形成する。次に、図３（ｃ）および図３（ｄ）に示すように、実施形態３と同様にして、ＩＩＩ族窒化物半導体結晶基板１１とＩＩＩ族窒化物半導体結晶層１２から構成されるＩＩＩ族窒化物半導体結晶１０を上記下地基板１から分離する。さらに、図示はしないが、下地基板１から分離したＩＩＩ族窒化物半導体１０の下面１０ａ（ＩＩＩ族窒化物半導体基板１１の下面に相当）にｎ側電極を形成することによって半導体デバイスが得られる。
また、本実施形態におけるＩＩＩ族窒化物半導体結晶基板の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態６と同様である。
（実施形態９）
本発明にかかるさらに別のＩＩＩ族窒化物半導体デバイスの製造方法は、下地基板１上に１個以上のＩＩＩ族窒化物結晶基板１１を成長させる工程として、図４を参照して、図４（ａ）に示すように下地基板１上に２個以上の小開口部２ｓの群により形成される開口部２ａを１個以上有するマスク層２を形成する工程と、図４（ｂ）に示すように少なくともこのマスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上にＩＩＩ族窒化物半導体結晶基板１１を成長させる工程と、同じく図４（ｂ）に示すように、ＩＩＩ族窒化物半導体結晶基板１１上に１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる工程とを含む。
開口部２ａの大きさが大きくなるほど成長するＩＩＩ族窒化物結晶基板１１にクラックが発生しやすくなる傾向があるが、開口部２ａを小開口部２ｓの群により形成することにより、ＩＩＩ族窒化半導体結晶基板１１のクラック発生を抑制することができる。小開口部によるＩＩＩ族窒化物半導体結晶基板のクラック抑制効果は、ＩＩＩ族窒化物結晶基板の幅（開口部の幅にほぼ等しい）が２００μｍ以上で特に大きく、クラックを発生させずに幅が５００００μｍのＩＩＩ族窒化物半導体結晶基板を成長させることも可能となる。
図５を参照して、マスク層２の開口部２ａは、２以上の小開口部２ｂの群から形成されている。小開口部２ｂの配列は特に制限はないが、ＩＩＩ族窒化物半導体結晶基板を均一に成長させる観点から、均一に一定の間隔で、開口部の中心が正三角形または正四角形の頂点となるように配列されていることが好ましい。また、小開口部の幅ＷSは０．５μｍ以上２００μｍ以下が好ましく、小開口部の間隔ＰSは１μｍ以上２５０μｍ以下が好ましい。小開口部の幅ＷSが０．５μｍ未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、２００μｍを超えるとＩＩＩ族窒化物半導体結晶基板のクラックを抑制する効果が低減する。小開口部の間隔ＰSが１μｍ未満であると安価なフォトリソグラフィーが使用できなくなり製造コストが上がり、２５０μｍを超えるとＩＩＩ族窒化物半導体結晶基板のクラックを抑制する効果が低減する。
本実施形態においては、上記のように小開口部の幅ＷSおよび小開口部の間隔ＰSが小さいため、開口面１ａの領域内の小開口面１ｓ上のみならずマスク部２ｐ上にもＩＩＩ族窒化物半導体結晶基板が成長する。また、本実施形態におけるＩＩＩ族窒化物半導体結晶基板の成長速度、不純物濃度、主面と指数面とのオフ角に関しては、実施形態６と同様である。また、本実施例形態は、実施形態７、実施形態８の場合にも適用可能である。
（実施形態１０）
本発明にかかるさらに別のＩＩＩ族窒化物半導体デバイスの製造方法は、図６を参照して、下地基板１上に１以上のＩＩＩ族窒化物結晶基板１１を成長させる工程として、図６（ａ）に示す下地基板１に１以上の種結晶４を配置する工程と、図６（ｂ）に示す種結晶４を核としてＩＩＩ族窒化物半導体結晶基板１１を成長させる工程とを含む。ここで、種結晶は、特に制限はないが、品質のよい結晶を得る点から、成長させようとするＩＩＩ族窒化物半導体結晶基板と同種の結晶であることが好ましい。
次に、図６（ｂ）に示すように、実施形態５と同様にして、上記ＩＩＩ族窒化物半導体結晶基板１１上に１層以上のＩＩＩ族窒化物半導体結晶層１２を成長させる。次いで、図示はしないが、ＩＩＩ族窒化物半導体結晶層１２の最上面にｐ側電極を形成する。
次に、図６（ｃ）に示すように、実施形態５と同様にして、ＩＩＩ族窒化物半導体結晶基板１１およびＩＩＩ族窒化物半導体結晶層１２から構成されるＩＩＩ族窒化物半導体結晶１０を上記下地基板１から分離する。本実施形態において、実施形態５ａと同様に、下地基板１上に種結晶２を置いた場合（実施形態１０ａ）には、種結晶４を核として成長したＩＩＩ族窒化物半導体結晶１０が下地基板１に固着することが少なく、少しの力を加えただけでＩＩＩ族窒化物半導体結晶１０を下地基板１から分離することができる。
また、種結晶を配置する別の方法（実施形態１０ｂ）として、図７（ａ）に示すように、下地基板１上に下地ＩＩＩ族窒化物結晶９を形成する工程、１個以上の開口部２ａを有するマスク層２（マスク部２ｐ）を形成する工程、図７（ｂ）に示すように、開口部２ａ下に位置する下地ＩＩＩ族窒化物結晶９ａをエッチングする工程、図７（ｃ）に示すように、マスク部２ｐを除去する工程を含み、残った下地ＩＩＩ族窒化物結晶を種結晶４として、下地基板１上に配置するものである。
実施形態１０ｂにおいては、種結晶４として残った下地ＩＩＩ族窒化物結晶を核としてＩＩＩ族窒化物半導体結晶基板１１を成長させて、このＩＩＩ族窒化物半導体結晶基板１１上に１層以上のＩＩＩ族窒化物結晶層１２を成長させてＩＩＩ族窒化物半導体結晶１０を形成し（図７（ｄ）を参照）、このＩＩＩ族窒化物結晶半導体結晶１０における下地基板１の種結晶４に接する下面１０ａを、レーザなどにより切断することにより、またはＫＯＨなどの強塩基によってエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０を下地基板１から分離することができる（図７（ｅ）を参照）。
本実施形態（実施形態１０ａおよび実施形態１０ｂ）においては、下地基板と種結晶の密着度が低い、もしくは接触面積が小さいことから、クラックを発生させることなく幅が５００００μｍのＩＩＩ族窒化物半導体結晶を成長させることが可能となる。
さらに、図示はしないが、下地基板１から分離したＩＩＩ族窒化物半導体結晶１０の下面１０ａ（ＩＩＩ族窒化物半導体結晶基板１１の下面に相当）にｎ側電極を形成することによって半導体デバイスが得られる。
上記実施形態６〜実施形態１０においては、下地基板１からＩＩＩ族窒化物半導体結晶１０を、レーザ照射またはエッチングによって分離する際に、分離面となるＩＩＩ族窒化物半導体結晶基板１１の裏面（ＩＩＩ族窒化物半導体結晶層が形成されていない面をいう、以下同じ）（図１〜図４および図６、図７において、ＩＩＩ族窒化物半導体結晶１０の下面１０ａに相当）には、凹凸表面が形成される。この凹凸表面の存在により、光の取り出し効率が向上する。また、この凹凸表面の表面粗さＲP-Vは、０．０１μｍ以上５０μｍ以下であることが好ましい。ＲP-Vが０．０１μｍ未満であると光の取り出し効率の向上効果が小さくなり、ＲP-Vが５０μｍを超えるとｎ側電極の形成が難しくなる。ここで、凹凸表面の表面粗さＲP-Vとは、凹凸表面における凸部と凹部との高低差距離の最大値をいう。なお、凹凸表面の表面粗さＲP-Vは、レーザ干渉計などを用いて測定することができる。
（実施形態１１）
本発明にかかる一つの半導体デバイスは、図９を参照して、ＩＩＩ族窒化物半導体結晶１０を含むＩＩＩ族窒化物半導体デバイスであって、上記ＩＩＩ族窒化物半導体結晶１０はＩＩＩ族窒化物半導体結晶基板１１とその上に成長させられた１層以上のＩＩＩ族窒化物半導体結晶層１２とから構成されている。かかる構成を有するＩＩＩ族窒化物半導体デバイスは、従来よりも少ない工程で効率よく製造することができる。
上記半導体デバイスは、より具体的には、図９を参照して、ＩＩＩ族窒化物半導体結晶基板１１上に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型窒化物半導体結晶層２１であるｎ型ＧａＮ層、発光層２２であるＩｎ0.2Ｇａ0.8Ｎ層２２ａおよびＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型窒化物半導体結晶層２３であるｐ型ＧａＮ層が順次形成され、さらにＩＩＩ族窒化物半導体結晶１０の下面（ＩＩＩ族窒化物半導体結晶基板１１の下面に相当）にｎ側電極５１、ＩＩＩ族窒化物半導体結晶１０の上面（ｐ型窒化物半導体結晶層２３の上面に相当）にはｐ側電極が形成されたＬＥＤとして機能するＩＩＩ族窒化物半導体デバイス９０であり、発光９８を発する。なお、発光層２２を、たとえばＧａＮ層とＩｎ0.2Ｇａ0.8Ｎ層の２層構造を多層重ねたＭＱＷ(Multi-Quantum Well)構造としてもよい。
（実施形態１２）
本発明にかかる別の半導体デバイスは、具体的には、図１０を参照して、ＩＩＩ族窒化物半導体結晶基板１１であるＧａＮ基板上に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｉ型ＧａＮ層１２ａ、ｉ型ＡｌxＧａ1-xＮ層（０≦ｘ≦１）１２ｂが順次形成され、さらにｉ型ＡｌxＧａ1-xＮ層１２ｂの上面にソース電極５３、ゲート電極５４およびドレイン電極５５が形成されたＨＥＭＴ（High Electron Mobility Transistor；高電子移動度トランジスタ）として機能する半導体デバイス１００である。
（実施形態１３）
本発明にかかるさらに別の半導体デバイスは、具体的には、図１１を参照して、ＩＩＩ族窒化物半導体結晶基板１１であるＧａＮ基板上に、１層以上のＩＩＩ族窒化物半導体結晶層１２としてｎ-型ＧａＮ層が形成され、さらにＩＩＩ族窒化物半導体結晶基板１１の下面にオーミック電極５６、ｎ-型ＧａＮ層の上面にショットキー電極５７が形成されたショットキーダイオードとして機能する半導体デバイス１１０である。
（実施形態１４）
本発明にかかるさらに別の半導体デバイスは、具体的には、図１２を参照して、ＩＩＩ族窒化物半導体結晶基板１１であるＧａＮ基板上に、１層以上のＩＩＩ族窒化物半導体結晶層１２としてｎ-型ＧａＮ層１２ｃが形成され、このｎ-型ＧａＮ層１２ｃの一部領域にｐ型層１２ｄおよびｎ+型層１２ｅを形成し、さらにＩＩＩ族窒化物半導体結晶基板１１の下面にドレイン電極５５、ｎ-型ＧａＮ層の上面にゲート電極５４、ｎ+型層１２ｅの上面にソース電極５３が形成された縦型ＭＩＳ（Metal Insulator Semiconductor；金属−絶縁体−半導体）トランジスタとして機能する半導体デバイス１２０である。
（実施形態１５）
本発明にかかる一つの発光機器は、図１３を参照して、上記の一つのＩＩＩ族窒化物半導体デバイスを含む発光機器１３０であって、このＩＩＩ族窒化物半導体デバイスは、ＩＩＩ族窒化物半導体結晶基板１１と、ＩＩＩ族窒化物半導体結晶基板の第１の主面１１ａの側に、ｎ型ＩＩＩ族窒化物半導体層２１と、ＩＩＩ族窒化物半導体基板１１から見てｎ型ＩＩＩ族窒化物半導体結晶層２１より遠くに位置するｐ型ＩＩＩ族窒化物半導体結晶層２３と、ｎ型ＩＩＩ族窒化物半導体結晶層２１およびｐ型ＩＩＩ族窒化物半導体結晶層２３の間に位置する発光層２２とを備え、ＩＩＩ族窒化物半導体結晶基板１１の比抵抗が０．５Ω・ｃｍ以下であり、ｐ型ＩＩＩ族窒化物半導体結晶層２３の側をダウン実装し、ＩＩＩ族窒化物半導体結晶基板１１の第１の主面と反対側の主面である第２の主面１１ｂから光を放出することを特徴とする。
この構成では、電気抵抗の低い窒化物半導体基板の裏面（第２の主面１１ｂ）にｎ側電極を設けるので、小さな被覆率すなわち大きな開口率でｎ側電極を設けても電流を窒化物半導体基板全体にゆきわたらせて流すことができる。このため、放出面で光を吸収される率が小さくなり、発光効率を高くすることができる。なお、光の放出は第２の主面だけでなく側面からなされてもよいことは言うまでもない。以下の発光機器においても同様である。
また、電気抵抗が高いｐ型窒化物半導体結晶層２３の側は光放出面にならないので、ｐ型窒化物半導体結晶層２３の全面にｐ側電極５２を形成することができ、大電流を流し発熱を抑える上でも、また発生した熱を伝導で逃がす上でも好都合の構造をとることが可能となる。すなわち、熱的要件のために受ける制約が非常に緩和される。このため、電気抵抗を低下させるために、ｐ側電極とｎ側電極とを入り組ませた櫛型形状などにする必要がない。
（実施形態１６）
本発明にかかる別の発光機器は、図１３を参照して、上記の一つのＩＩＩ族窒化物半導体デバイスを含む発光機器１３０であって、このＩＩＩ族窒化物半導体デバイスは、ＩＩＩ族窒化物半導体結晶基板１１のＧａＮ基板と、ＧａＮ基板の第１の主面の側に、ｎ型ＩＩＩ族窒化物半導体結晶層２１であるｎ型ＡｌxＧａ1-xＮ層（０≦ｘ≦１）と、ＧａＮ基板から見てｎ型ＡｌxＧａ1-xＮ層より遠くに位置するｐ型ＩＩＩ族窒化物半導体結晶層２３であるｐ型ＡｌxＧａ1-xＮ層（０≦ｘ≦１）と、ｎ型ＡｌxＧａ1-xＮ層およびｐ型ＡｌxＧａ1-xＮ層の間に位置する発光層２２とを備え、ＧａＮ基板の転位密度が、１０8／ｃｍ2以下であり、ｐ型ＡｌxＧａ1-xＮ層の側をダウン実装し、ＧａＮ基板の前記第１の主面と反対側の主面である第２の主面から光を放出することを特徴とする。
この構成によれば、上記本発明におけるＧａＮ基板は導電性を有することを前提とし、電気抵抗を低減することは容易なので、上記の発光装置における作用効果に加えて、ＧａＮ基板の転位密度が、１０8／ｃｍ2以下であるので結晶性が高いこと、および高い開口率により第２の主表面からの光出力を高めることができる。また、側面からも光を放出する。
さらに、ＧａＮ基板が導電性に優れることから、サージ電圧に対する保護回路をとくに設ける必要がなく、また耐圧性も非常に優れたものにできる。また、複雑な加工工程を行なうことがないので、製造コストを低減することも容易化される。
本実施形態の発光機器において、ＩＩＩ族窒化物結晶基板であるＧａＮ基板は、Ｓｉ（シリコン）および／またはＯ（酸素）ドープによりｎ型化されており、Ｏ原子濃度が、１×１０17ｃｍ-3〜５×１０19ｃｍ-3の範囲にあり、ＧａＮ基板の厚さが１００μｍ以上６００μｍ以下であることが好ましい。基板のＳｉ原子および／またはＯ原子濃度は基板の比抵抗と光透過率に大きな影響を与え、基板の厚さは基板の光透過率に大きな影響を与える。Ｓｉ原子および／またはＯ原子濃度が１×１０17ｃｍ-3未満であると光透過率は大きいが比抵抗が大きくなり、５×１０19ｃｍ-3を超えると比抵抗は小さくなるが光透過率が小さくなるため、結果的に発光効率が低下する。また、基板の厚さが１０μｍ未満であると機械的強度が低下し、６００μｍを超えると光透過率が低下し発光効率が低下する。
さらに、発効効率を高める観点から、基板のＳｉ原子および／またはＯ原子濃度が５×１０18ｃｍ-3以上２×１０19ｃｍ-3以下、基板の厚さが２００μｍ以上６００μｍ以下および第２の主面の光を放出する矩形状の面の両方の幅が５０ｍｍ以下であること、基板のＳｉ原子および／またはＯ原子濃度が３×１０18ｃｍ-3以上５×１０18ｃｍ-3以下、基板の厚さが４００μｍ以上６００μｍ以下および第２の主面の光を放出する矩形状の面の両方の幅が３ｍｍ以下であること、基板のＳｉ原子および／またはＯ原子濃度が５×１０18ｃｍ-3以上５×１０19ｃｍ-3以下、基板の厚さが１００μｍ以上２００μｍ以下および第２の主面の光を放出する矩形状の面の両方の幅が３ｍｍ以下であることがより好ましい。
また、本実施形態の発光機器において、上記ｐ型ＡｌxＧａ1-xＮ層（０≦ｘ≦１）に接してダウン側に位置するｐ型ＧａＮバッファ層と、そのｐ型ＧａＮバッファ層に接して位置するｐ型ＩｎyＧａ1-yＮコンタクト層（０≦ｙ≦１）とを備えることが好ましい。ｐ型ＧａＮバッファ層を備えることにより、ｐ型ＧａＮバッファ層でホール濃度を高めて発効効率を高めることができ、ｐ型ＩｎyＧａ1-yＮコンタクト層を備えることにより、ｐ側電極の接触抵抗を低減することができる。さらに、上記ｐ型ＩｎyＧａ1-yＮコンタクト層のＭｇ原子濃度は１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下であることが好ましい。Ｍｇ原子濃度が１×１０18ｃｍ-3未満であると接触抵抗低減効果が小さくなり、１×１０21ｃｍ-3を超えるとｐ型ＩｎyＧａ1-yＮコンタクト層の結晶性が悪くなり、接触抵抗低減効果が小さくなる。また、上記ｐ型ＩｎyＧａ1-yＮコンタクト層に接するｐ側電極は、Ａｇ、ＡｌおよびＲｈのいずれかから形成されることが好ましい。ｐ側電極をＡｇ、ＡｌおよびＲｈのいずれかから形成することにより、搭載部、すなわち発光素子底部からの反射率を大きくしてロスされる光を少なくでき、光出力を大きくできる。
（実施形態１７）
本発明にかかる別の発光機器は、図１３を参照して、上記の一つのＩＩＩ族窒化物半導体デバイスを含む発光機器１３０であって、このＩＩＩ族窒化物半導体デバイスは、ＩＩＩ族窒化物半導体結晶基板１１であるＡｌＮ基板と、ＡｌＮ基板の第１の主面の側に、ｎ型ＩＩＩ族窒化物半導体結晶層２１であるｎ型ＡｌxＧａ1-xＮ層（０≦x≦１）と、ＡｌＮ基板から見てｎ型ＡｌxＧａ1-xＮ層より遠くに位置するｐ型ＩＩＩ族窒化物半導体結晶層２３であるｐ型ＡｌxＧａ1-xＮ層（０≦ｘ≦１）と、ｎ型ＡｌxＧａ1-xＮ層およびｐ型ＡｌxＧａ1-xＮ層の間に位置する発光層とを備え、ＡｌＮ基板の熱伝導率が、１００Ｗ／（ｍ・Ｋ）以上であり、ｐ型ＡｌxＧａ1-xＮ層の側をダウン実装し、ＡｌＮ基板の第１の主面と反対側の主面である第２の主面から光を放出することを特徴とする。
ＡｌＮは非常に熱伝導率が高く、放熱性に優れているため、上記のｐ型ＡｌxＧａ1-xＮ層からリードフレームなどに熱を伝達して、発光機器における温度上昇を抑制することができる。また、上記ＡｌＮ基板からも熱を放散し、温度上昇の抑制に貢献することができる。
本実施形態の発光機器は、ｐ型窒化物半導体結晶層に接してそのｐ型窒化物半導体結晶層の表面にわたって離散的に配置される第１のｐ側電極と、その第１のｐ電極の間隙を充填して、ｐ型窒化物半導体層と第１のｐ側電極とを被覆する、Ａｇ、ＡｌおよびＲｈのいずれかからなる第２のｐ側電極とを備えることが好ましい。このような第１および第２のｐ側電極を備えることにより、ｐ電極に導入された電流を面内にわたって充分広げた上で反射率を高めて光出力を向上できる。さらに、上記第１のｐ電極のｐ型窒化物半導体層の表面における被覆率は１０％以上４０％以下であることが好ましい。第１のｐ電極のｐ型窒化物半導体層の表面における被覆率が１０％未満であると電流をエピタキシャル層全面にわたってむらなく広げることができなくなり、４０％を超えると離散的に配置されたｐ側電極による光取り出し効率に対する悪影響を無視できなくなる。
なお、全ての実施形態において、下地基板１として有効な結晶は、欠陥密度を小さくする観点からデバイスを構成する結晶層と結晶構造ならびに格子定数が同一なもの、たとえば、下地基板１としてＧａＮ結晶を用いて、ＩＩＩ族窒化物結晶１１としてＧａＮ結晶を、ＩＩＩ族窒化物半導体層１２としてＧａＮ層を積層するものが最も好ましい。次に、結晶構造が同一かつ、格子定数が近いもの、たとえば、下地基板１としてＡｌＮ結晶またはＳｉＣ結晶を用いてＩ、ＩＩ族窒化物結晶１１としてＧａＮ結晶を、ＩＩＩ族窒化物半導体層１２としてＧａＮ層を積層するが好ましい。
以下、本発明にかかるＩＩＩ族窒化物半導体結晶の製造方法に基づいて作製された半導体デバイスを実施例として、従来のＩＩＩ族窒化物半導体結晶の製造方法に基づいて作製された半導体デバイスを比較例として具体的に説明する。
（比較例１）
図１４を参照して、図１４（ａ）に示すように、下地基板１として３０ｍｍ×３０ｍｍ×厚さ４００μｍのサファイア基板上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＯ2層を形成（第１工程）した後、フォトリソグラフィー法により開口部幅４μｍの四角形状の開口部を８μｍ間隔で設けた（第２工程）。
次に、図１４（ｂ）に示すように、下地基板１およびマスク層２上に、ＨＶＰＥ法により、ＧａＣｌガス流量３５ｓｃｃｍ（１ｓｃｃｍとは、標準状態（１０１３ｈＰａ、０℃）のガスが１分間に１ｃｍ3流れる流量を示す、以下同じ）、ＮＨ3ガス流量６０００ｓｃｃｍ、成長温度１０５０℃で、成長時間１５時間の条件で、ＩＩＩ族窒化物半導体結晶基板１１となる厚さ１３００μｍのＧａＮ結晶を成長させた（第３工程）。その後、図１４（ｃ）に示すように、下地基板１であるサファイア基板を研削により除去した（第４工程）後、上記ＧａＮ結晶を内周刃によりスライスして（第５工程）、厚さ５５０μｍのＧａＮ基板を２枚得た。
さらに、このＧａＮ基板を研削・研磨盤の結晶ホルダに取り付ける工程（第６工程）、ＧａＮ基板のＧａ面（Ｇａ原子からなる原子面）側を研削する工程（第７工程）、ＧａＮ基板を結晶ホルダから取り外し、その表裏を逆にして結晶ホルダに取り付ける工程（第８工程）、ＧａＮ基板のＮ面（Ｎ原子からなる原子面）側を研削する工程（第９工程）、ＧａＮ基板のＮ面側を研磨する工程（第１０工程）、ＧａＮ基板を結晶ホルダから取り外し、その表裏を逆にして結晶ホルダに取り付ける工程（第１１工程）、続いてＧａ面側を研磨する工程（第１２工程）、ＧａＮ基板を結晶ホルダから取り外す工程（第１３工程）、ＧａＮ基板を洗浄する工程（第１４工程）を経て、ＩＩＩ族窒化物半導体結晶基板１１として厚さ４００μｍのＧａＮ基板を得た。
次に、図１４（ｄ）に示すように、上記の厚さ４００μｍのＧａＮ基板（ＩＩＩ族窒化物半導体結晶基板１１）上に、ＭＯＣＶＤ法により、１層以上のＩＩＩ族窒化物半導体結晶層１２として、厚さ５μｍのｎ型ＧａＮ層２１、厚さ３ｎｍのＩｎ0.2Ｇａ0.8Ｎ層２２、厚さ６０ｎｍのＡｌ0.2Ｇａ0.8Ｎ層２３、厚さ１５０ｎｍのｐ型ＧａＮ層２４を順次成長させた（第１５工程）。さらに、各チップに分離したときにＧａＮ基板の下面の中央部になる位置に直径８０μｍ×厚さ１００ｎｍのｎ側電極５１を形成し（第１６工程）、ｐ型ＧａＮ層２４の上面に厚さ１００ｎｍのｐ側電極５２を形成した（第１７工程）。次いで、図１４（ｅ）に示すように、上記ＩＩＩ族窒化物半導体結晶１０を４００μｍ×４００μｍの各チップに分離して（第１８工程）、ＩＩＩ族窒化物半導体デバイス５０であるＬＥＤを形成した。このように、従来の製造方法においては、このＬＥＤを製造するために１８の製造工程を要した。このＬＥＤにおけるＧａＮ基板の裏面の凹凸表面の表面粗さＲP-Vをレーザ干渉計で測定したところ、０．００４μｍであった。このＬＥＤは、ピーク波長が４５０ｎｍの発光スペクトルを有していた。このピーク波長における発光スペクトルの強度を主面の面積で割った強度、すなわち、単位面積当たりの強度を１．０として、以下の実施例におけるＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を相対強度として評価した。ここで、ＬＥＤの発光スペクトルの測定は分光光度計を用いて行なった。結果を表１にまとめた。
（実施例１）
本実施例は、上記実施形態６に対応する実施例である。図１を参照して、図１（ａ）に示すように、下地基板１として厚さ４００μｍのサファイア基板上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＮ層を形成（第１工程）した後、フォトリソグラフィー法により、開口部間隔Ｐwが４１０μｍとなるように開口部幅Ｗwが４００μｍの四角形状の開口部を設けた（第２工程）。
次に、図１（ｂ）に示すように、ＨＶＰＥ法により、ＧａＣｌガス流量が１００ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が２０分（０．３３時間）の条件で結晶を成長させたところ（第３工程）、下地基板１の開口面１ａ上のみに、ＩＩＩ族窒化物半導体結晶基板１１として４００μｍ×４００μｍ×厚さ２５μｍのＧａＮ基板が得られた。続いて、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、比較例１と同様に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型窒化物半導体結晶層２１であるｎ型ＧａＮ層、発光層２２であるＩｎ0.2Ｇａ0.8Ｎ層２２ａおよびＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型窒化物半導体結晶層２３であるｐ型ＧａＮ層を順次成長させた（第４工程）。
次に、図示はしないが、ｐ型窒化物半導体結晶層２３の上面に厚さ１００ｎｍのｐ側電極を形成した（第５工程）後、図１（ｃ）に示すように、エキシマレーザ（波長２５０ｎｍ）をＩＩＩ族窒化物半導体結晶１０と下地基板１との界面に照射して、ＩＩＩ族窒化物半導体結晶１０と下地基板１とを分離した（第６工程）。さらに、図示はしないが、ＩＩＩ族窒化物半導体結晶１０におけるＧａＮ基板の下面の中央部に直径８０μｍ×厚さ１００ｎｍのｎ側電極を形成して（第７工程）、本実施例のＬＥＤを得た。本ＬＥＤにおけるＧａＮ基板の裏面の凹凸表面の表面粗さＲP-Vは０．０３５μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．１であった。結果を表１にまとめた。
（実施例２）
本実施例は、上記実施形態６に対応する実施例であり、実施例１よりも大きいＬＥＤに関する実施例である。すなわち、マスク層における開口部を、開口部間隔Ｐwが３０１０μｍ、開口部幅Ｗwが３０００μｍとなるように形成し、下地基板の開口面上に３０００μｍ×３０００μｍ×厚さ２５μｍのＧａＮ基板を得た他は、実施例１と同様の工程でＬＥＤを作製した。したがって、全工程数は、実施例１と同様に７である。本ＬＥＤにおけるＧａＮ基板の裏面の凹凸表面の表面粗さＲP-Vは０．０４８μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．１であった。結果を表１にまとめた。
（実施例３）
本実施例は、上記実施形態７に対応する実施例である。図２を参照して、図２（ａ）に示すように、下地基板１として厚さ４００μｍのＧａＮ基板上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＯ2層を形成（第１工程）した後、フォトリソグラフィー法により、開口部間隔Ｐwが４００μｍとなるように開口部幅Ｗwが１００μｍの四角形状の開口部を設けた（第２工程）。
次に、図２（ｂ）に示すように、ＨＶＰＥ法により、ＧａＣｌガス流量が１３０ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が５０分間（０．８３時間）の条件で結晶を成長させたところ（第３工程）、マスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上および開口部２ａを取り囲むマスク層の一部上面２ｂ上に、ＩＩＩ族窒化物半導体結晶基板１１として３００μｍ×３００μｍ×厚さ８５μｍのＧａＮ基板が得られた。続いて、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、実施例１と同様に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型窒化物半導体結晶層２１であるｎ型ＧａＮ層、発光層２２であるＩｎ0.2Ｇａ0.8Ｎ層２２ａおよびＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型窒化物半導体結晶層２３であるｐ型ＧａＮ層を順次成長させた（第４工程）。
次に、図示はしないが、ｐ型窒化物半導体結晶層２３の上面に厚さ１００ｎｍのｐ側電極を形成した（第５工程）後、図１（ｃ）に示すように、フッ酸水溶液（フッ酸：１質量％）に浸漬してマスク層２をエッチングにより除去した（第６工程）後、ＫＯＨ水溶液（ＫＯＨ：５質量％）に浸漬してＩＩＩ族窒化物半導体結晶１０の下地基板１に接する下面１０ａ（窒素元素からなる原子面）をエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０と下地基板１とを分離した（第７工程）。さらに、図示はしないが、ＩＩＩ族窒化物半導体結晶１０におけるＧａＮ基板の下面の中央部に直径８０μｍ×厚さ１００ｎｍのｎ側電極を形成して（第８工程）、本実施例のＬＥＤを得た。本ＬＥＤにおけるＧａＮ基板の裏面の凹凸表面の表面粗さＲP-Vは１．５μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．１であった。結果を表１にまとめた。
（実施例４）
本実施例は、上記実施形態８に対応する実施例である。図３を参照して、図３（ａ）に示すように、下地基板１として厚さ３５０μｍのサファイア基板上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＯ2層を形成（第１工程）した後、フォトリソグラフィー法により、開口部間隔Ｐwが４０００μｍとなるように開口部幅Ｗwが３０００μｍの四角形状の開口部を設けた（第２工程）。
次に、図３（ｂ）に示すように、ＨＶＰＥ法により、ＧａＣｌガス流量が１１０ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が９８０℃、成長時間が５時間の条件で結晶を成長させたところ（第３工程）、下地基板１の開口面１ａ上にＩＩＩ族窒化物半導体結晶基板１１として３０００μｍ×３０００μｍ×厚さ４００μｍのＧａＮ基板が得られ、マスク層２上にＩＩＩ族窒化物半導体極性反転結晶３として極性反転ＧａＮ層が得られた。続いて、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、実施例１と同様に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型窒化物半導体結晶層２１であるｎ型ＧａＮ層、発光層２２であるＩｎ0.2Ｇａ0.8Ｎ層２２ａおよびＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型窒化物半導体結晶層２３であるｐ型ＧａＮ層を順次成長させた（第４工程）。
次に、図示はしないが、ｐ型窒化物半導体結晶層２３の上面に厚さ１００ｎｍのｐ側電極を形成した（第５工程）後、図１（ｃ）に示すように、ＫＯＨ水溶液（ＫＯＨ：５質量％）に浸漬してＩＩＩ族窒化物半導体極性反転結晶層３を上面３ｂである窒素元素からなる原子面の方からエッチングにより除去した（第６工程）後、フッ酸水溶液（フッ酸：１質量％）に浸漬してマスク層２をエッチングにより除去した（第７工程）後、ＫＯＨ水溶液（ＫＯＨ：５質量％）に浸漬してＩＩＩ族窒化物半導体結晶１０の下地基板１に接する下面１０ａ（窒素元素からなる原子面）をエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０と下地基板１とを分離した（第８工程）。さらに、図示はしないが、ＩＩＩ族窒化物半導体結晶１０におけるＧａＮ基板の下面の中央部に直径８０μｍ×厚さ１００ｎｍのｎ側電極を形成して（第９工程）、本実施例のＬＥＤを得た。本ＬＥＤにおけるＧａＮ基板の裏面の凹凸表面の表面粗さＲP-Vは１５μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．２であった。結果を表１にまとめた。
（実施例５）
本実施例は、上記実施形態６に対応する実施例であり、下地基板として厚さ３００μｍのＳｉ基板を用いたこと、ＩＩＩ族窒化物半導体結晶基板１１の成長において、ＨＶＰＥ法により、ＡｌＣｌ3ガス流量が１５０ｓｃｃｍ、ＮＨ3ガス流量が７０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が３０分間（０．５時間）の条件で結晶を成長させて、４００μｍ×４００μｍ×厚さ１５μｍのＡｌＮ基板を得たこと、ＩＩＩ族窒化物半導体結晶と下地基板との分離を、下地基板であるＳｉ基板をフッ酸−硝酸水溶液（フッ酸：１質量％、硝酸：１質量％）でエッチングにより除去することにより行なったこと以外は、実施例１と同様にＬＥＤを作製した。したがって、本実施例におけるＬＥＤ製作の全工程数は７であった。本ＬＥＤにおけるＡｌＮ基板の裏面の凹凸表面の表面粗さＲP-Vは０．０
２１μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．２であった。結果を表１にまとめた。
（実施例６）
本実施例は、上記実施形態６に対応する実施例であり、下地基板として厚さ３００μｍのＡｌＮ基板を用いたこと、ＩＩＩ族窒化物半導体結晶基板１１の成長において、ＨＶＰＥ法により、ＩｎＣｌ3ガス流量が２０ｓｃｃｍ、ＧａＣｌガス流量が７０ｓｃｃｍ、ＮＨ3ガス流量が７５００ｓｃｃｍ、成長温度が８８０℃、成長時間が１時間の条件で結晶を成長させて、４００μｍ×４００μｍ×厚さ１５μｍのＩｎ0.1Ｇａ0.9Ｎ基板を得たこと以外は、実施例１と同様にＬＥＤを作製した。したがって、本実施例におけるＬＥＤ製作の全工程数は７であった。本ＬＥＤにおけるＩｎ0.1Ｇａ0.9Ｎ基板の裏面の凹凸表面の表面粗さＲP-Vは０．３３μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．０であった。結果を表１にまとめた。
（実施例７）
本実施例は、上記実施形態７に対応する実施例であり、下地基板として厚さ３００μｍのＳｉＣ基板を用いたこと、ＩＩＩ族窒化物半導体結晶基板１１の成長において、ＨＶＰＥ法により、ＡｌＣｌ3ガス流量が６０ｓｃｃｍ、ＧａＣｌガス流量が７０ｓｃｃｍ、ＮＨ3ガス分圧が８０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が１．５時間の条件で結晶を成長させて、３００μｍ×３００μｍ×厚さ８５μｍのＡｌ0.4Ｇａ0.6Ｎ基板を得たこと以外は、実施例３と同様にＬＥＤを作製した。したがって、本実施例におけるＬＥＤ製作の全工程数は８であった。本ＬＥＤにおけるＡｌ0.4Ｇａ0.6Ｎ基板の裏面の凹凸表面の表面粗さＲP-Vは３．１μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．３であった。結果を表１にまとめた。
Figure 0005194334
（実施例８）
本実施例は、上記実施形態１０ａに対応する実施例である。すなわち、図６を参照して、図６（ａ）に示すように、下地基板１である厚さ３００μｍのサファイア基板１上に、種結晶４として２００μｍ×２００μｍ×厚さ１００μｍのＡｌＮ微結晶を配置した（第１工程）。次に、図６（ｂ）に示すように、このＡｌＮ微結晶を核として、ＨＶＰＥ法により、ＡｌＣｌ3ガス流量が９０ｓｃｃｍ、ＮＨ3ガス流量が８０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が７時間の条件で結晶を成長させたところ（第３工程）、ＩＩＩ族窒化物半導体結晶基板１１として１０００μｍ×１０００μｍ×厚さ４００μｍのＡｌＮ基板が得られた。続いて、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、実施例１と同様に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型窒化物半導体結晶層２１であるｎ型ＧａＮ層、発光層２２であるＩｎ0.2Ｇａ0.8Ｎ層２２ａおよびＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型窒化物半導体結晶層２３であるｐ型ＧａＮ層を順次成長させた（第４工程）。
次に、図示はしないが、ｐ型窒化物半導体結晶層２３の上面に厚さ１００ｎｍのｐ側電極を形成した（第５工程）後、図６（ｃ）に示すように、ＩＩＩ族窒化物半導体結晶１０に少しの力を加えて、下地基板１からＩＩＩ族窒化物半導体結晶１０を分離した（第６工程）。さらに、図示はしないが、ＩＩＩ族窒化物半導体結晶１０におけるＧａＮ基板の下面の中央部に直径８０μｍ×厚さ１００ｎｍのｎ側電極を形成して（第７工程）、本実施例のＬＥＤを得た。本ＬＥＤにおけるＡｌＮ基板の裏面の凹凸表面の表面粗さＲP-Vは０．０１４μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．０であった。結果を表２にまとめた。
（実施例９）
本実施例は、上記実施形態１０ａに対応する実施例であり、下地基板として厚さ３００μｍのＳｉ基板を用いたこと、種結晶として８０μｍ×８０μｍ×厚さ５０μｍ程度のＧａＮ微結晶を設置したこと、このＧａＮ微結晶を核としてＨＶＰＥ法により、ＧａＣｌガス流量が８０ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が５時間の条件で結晶を成長させてＩＩＩ族窒化物半導体結晶基板１１として７００μｍ×７００μｍ×厚さ３００μｍのＡｌＮ基板を得たこと以外は、実施例８と同様にＬＥＤを作製した。したがって、本実施例におけるＬＥＤ製作の全工程数は７であった。本ＬＥＤにおけるＧａＮ基板の裏面の凹凸表面の表面粗さＲP-Vは０．０１８μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．０であった。結果を表２にまとめた。
Figure 0005194334
表１および表２より明らかなように、ＬＥＤの発光特性を損なうことなく、ＬＥＤの従来の製造方法における１１の工程を、本発明にかかる製造方法においては、実施形態６および実施形態１０の場合では７の工程に、実施形態７の場合では８の工程に、実施形態８の場合では９の工程に、それぞれ工程数を少なくすることにより、ＬＥＤのより効率的な製造が可能となった。
（実施例９−２）
本実施例は、上記実施形態１０ｂに対応する実施例であり、図７（ａ）に示すように、直径５．０８ｃｍ（２インチ）の（０００１）サファイア基板上に、下地ＩＩＩ族窒化物結晶９であるＧａＮ結晶をＨＶＰＥ法を用いて１０μｍ成長させた後（第１工程）、マスク層としてスパッタ法を用いて厚さ５０μｍのＳｉＯ2層を形成し、マスク部幅ＷMが１５００μｍ、マスク部間隔ＰMが３０００umとなるようにマスク部２ｐを作製（第２工程）した。
次に、図７（ｂ）に示すように、リン酸＋硫酸の混酸液中２５０℃でエッチングを行い、開口部２ａ下に位置するＧａＮ結晶（下地ＩＩＩ族窒化物結晶９ａ）を除去（第３工程）した。次いで、図７（ｃ）に示すように、フッ酸中でＳｉＯ2部２ｐの除去（第４工程）を行ない、残った下地ＩＩＩ族窒化物結晶であるＧａＮ結晶を種結晶４としてサファイア基板上に配置した。
次に、このＧａＮ結晶（種結晶４）を核として、実施例９と同様にして、ＨＶＰＥ法を用いてＩＩＩ族窒化物半導体結晶基板１１である２０００μｍ×２０００μｍ×厚さ２００μｍのＧａＮ結晶基板を成長させた（第５工程）後、このＧａＮ結晶基板上にＭＯＣＶＤを用いてＩＩＩ族窒化物半導体結晶層１２を成長させ（第６工程）、ｐ側電極を形成（第７工程）した後、実施例１と同様にレーザを用いてＩＩＩ族窒化物半導体結晶１０と種結晶４とを分離（第８工程）した後、ｎ側電極を形成（第９工程）して、ＬＥＤを得た。したがって、本実施例におけるＬＥＤ製作の全工程数は９であった。本ＬＥＤにおけるＧａＮ基板の裏面の凹凸表面の表面粗さＲP-Vは、０．０６３μｍであった。比較例１のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの単位面積当たりの強度を１．０とするとき、本実施例のＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度は１．２であった。
本発明にかかるＩＩＩ族窒化物半導体結晶の製造方法によると、直接半導体デバイス程度の大きさのＩＩＩ族窒化物半導体結晶を作製することができるため、従来の半導体デバイスの製造の際に必要であったＩＩＩ族窒化物半導体結晶のスライス、研磨およびチップ化の各工程を不要とし、さらに効率の高いＩＩＩ族窒化物半導体デバイスの製造が可能となった。
さらに、以下の実施例１０〜実施例４５および比較例２により、本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法において、より好ましい製造条件について検討する。なお、実施例１０〜実施例３８、実施例４２〜実施例４５はいずれも上記実施形態６に対応するものである。実施例３９〜実施例４１はいずれも上記実施形態９に対応するものである。
（実施例１０）
図１を参照して、下地基板１として直径５．０８ｃｍ×厚さ４００μｍのサファイア基板上に、実施例１と同様の方法で、マスク層として厚さ５０ｎｍのＳｉＯ2層を形成し、開口部間隔ＰWが２６０μｍで開口部幅ＷWが２３０μｍである開口部を設けた。次に、ＨＶＰＥ法により表３に示す条件でサファイア基板の開口面上にＩＩＩ族窒化物半導体結晶基板としてクラックを発生させることなくＧａＮ基板を成長させた。次に、実施例１と同様にして、このＧａＮ基板上に、ＭＯＣＶＤ法により、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型ＩＩＩ族窒化物半導体結晶層２１である厚さ５μｍのｎ型ＧａＮ層、発光層２２である厚さ３ｎｍのＩｎ0.2Ｇａ0.8Ｎ層２２ａおよび厚さ６０ｎｍのＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型ＩＩＩ族窒化物半導体結晶層２３である厚さ１５０ｎｍのｐ型ＧａＮ層を順次成長させた。次に、実施例１と同様にして、ｐ側電極の形成、ＩＩＩ族窒化物半導体結晶と下地基板との分離、ｎ側電極の形成を行い、ＬＥＤを得た。このＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表３にまとめた。
ここで、本実施例においては、表３に示すように、ＩＩＩ族窒化物半導体結晶基板１１について、結晶成長速度は８μｍ／ｈｒ、不純物濃度はＳｉが６×１０19ｃｍ-3、主面の面方位は（０００１）、基板の主面と（０００１）面とのオフ角は８°であった。結果を表３にまとめた。
（比較例２）
本比較例は、下地基板上に下地層として厚さ２μｍのＧａＮ層を形成した後、実施例１０と同様の方法で、マスク層として厚さ５０ｎｍのＳｉＯ2層を形成し、開口部間隔ＰWが２６０μｍで開口部幅ＷWが２３０μｍである開口部を設けた。その後、原料ガス流量はＧａＣｌを８０ｓｃｃｍ、ＮＨ3を６０００ｓｃｃｍとし、結晶成長時間を１．３３時間、結晶成長速度を６０μｍ／ｈｒ、不純物濃度をＳｉが４×１０18ｃｍ-3とした以外は、実施例１０と同様にして、ＩＩＩ族窒化物結晶基板たるＧａＮ基板を成長させた。このＧａＮ基板にはクラックが発生し、このＧａＮ基板上にＩＩＩ族窒化物半導体結晶層を成長させることはできず、ＬＥＤが得られなかった。結果を表３にまとめた。
Figure 0005194334
比較例２における下地層は、ＩＩＩ族窒化物半導体結晶の成長および下地基板との分離を容易にするためのものであるが、この下地層にマスク層を形成する際に下地層に欠陥が導入され、下地層上に形成される結晶にクラックが発生するものと考えられる。したがって、実施例１０に示すように、下地基板の開口面上に直接ＩＩＩ族窒化物結晶を成長させることによりクラックの発生を抑制することができる。
（実施例１１〜実施例１４）
実施例１１〜実施例１４では、マスク層の開口部の間隔および幅、原料ガスであるＧａＣｌの流量、ＩＩＩ族窒化物半導体結晶基板の成長時間および成長速度をそれぞれ表４に示すものとした以外は、実施例１０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表４にまとめた。実施例１１〜実施例１４においては、ＩＩＩ族窒化物半導体結晶基板の成長速度に着目した。
Figure 0005194334
表３の実施例１０と表４の実施例１１〜実施例１４とを対比すると明らかなように、ＩＩＩ族窒化物半導体結晶基板の成長速度を１０μｍ／ｈｒ以上３００μｍ／ｈｒ以下とすることにより、クラックを発生させることなく幅が２０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。特に、ＩＩＩ族窒化物半導体結晶基板の成長速度を３０μｍ／ｈｒ以上２５０μｍ／ｈｒ以下とすることにより、実施例１４のようにクラックを発生させることなく幅が４０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。
（実施例１５〜実施例１８）
実施例１５〜実施例１８では、マスク層の開口部の間隔および幅、不純物の濃度をそれぞれ表５に示すものとした以外は、実施例１０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表５にまとめた。実施例１５〜実施例１８においては、ＩＩＩ族窒化物半導体結晶基板の不純物濃度に着目した。
Figure 0005194334
表３の実施例１０と表５の実施例１５〜実施例１８とを対比すると明らかなように、ＩＩＩ族窒化物結晶基板の不純物濃度を５×１０19ｃｍ-3以下することにより、クラックを発生させることなく幅が２０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。特に、ＩＩＩ族窒化物半導体結晶基板の不純物濃度を９×１０18ｃｍ-3以下とすることにより、実施例１８のようにクラックを発生させることなく幅が４０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。
（実施例１９〜実施例２２）
実施例１９〜実施例２２では、マスク層の開口部の間隔および幅、下地基板の主面と（０００１）面とのオフ角をそれぞれ表６に示すものとした以外は、実施例１０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表６にまとめた。実施例１９〜実施例２２においては、ＩＩＩ族窒化物半導体結晶基板の主面と（０００１）面とのオフ角に着目した。
Figure 0005194334
表３の実施例１０と表６の実施例１９〜実施例２２とを対比すると明らかなように、ＩＩＩ族窒化物結晶基板の主面と（０００１）面とのオフ角を０°以上４°以下とすることにより、クラックを発生させることなく幅が２０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。特に、上記オフ角を３°以下とすることにより、実施例２２のようにクラックを発生させることなく幅が４０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。
（実施例２３〜実施例２５）
実施例２３〜実施例２５では、マスク層の開口部の間隔および幅、原料ガスであるＧａＣｌの流量、ＩＩＩ族窒化物半導体結晶基板の成長時間および成長速度、不純物の濃度、下地基板の主面と（０００１）面とのオフ角をそれぞれ表７に示すものとした以外は、実施例１０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表７にまとめた。実施例２３〜実施例２５においては、ＩＩＩ族窒化物半導体結晶の成長速度、不純物濃度およびＩＩＩ族窒化物半導体結晶基板の主面と（０００１）面とのオフ角のうち少なくとも２条件の組み合わせに着目した。
Figure 0005194334
表７から明らかなように、ＩＩＩ族窒化物半導体結晶基板の成長速度が１０μｍ／ｈｒ以上３００μｍ以下、ＩＩＩ族窒化物半導体結晶基板の不純物濃度が５×１０19ｃｍ-3以下、ＩＩＩ族窒化物結晶基板の主面と（０００１）面とのオフ角が０°以上４°以下の少なくともいずれか２つの条件を組み合わせることにより、クラックを発生させることなく幅が１５０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。
（実施例２６〜実施例２９）
実施例２６〜実施例２９では、マスク層の開口部の間隔および幅、原料ガスであるＧａＣｌの流量、ＩＩＩ族窒化物半導体結晶基板の成長時間および成長速度、不純物の濃度、下地基板の主面と（０００１）面とのオフ角をそれぞれ表８に示すものとした以外は、実施例１０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表８にまとめた。実施例２６〜実施例２９においては、ＩＩＩ族窒化物半導体結晶の成長速度、不純物濃度およびＩＩＩ族窒化物半導体結晶基板の主面と（０００１）面とのオフ角の３つの条件の組み合わせに着目した。
Figure 0005194334
表８から明らかなように、ＩＩＩ族窒化物半導体結晶基板の成長速度が１０μｍ／ｈｒ以上３００μｍ以下、ＩＩＩ族窒化物半導体結晶基板の不純物濃度が５×１０19ｃｍ-3以下、ＩＩＩ族窒化物結晶基板の主面と（０００１）面とのオフ角が０°以上４°以下の３つの条件を組み合わせることにより、クラックを発生させることなく幅が２５０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。
（実施例３０、実施例３１）
実施例３０、実施例３１では、下地基板として直径が１０．０８ｃｍのシリコン基板（主面の面方位は（１１１））を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるＧａＣｌの流量、ＩＩＩ族窒化物半導体結晶基板の成長時間および成長速度、不純物の濃度、下地基板の主面と（１１１）面とのオフ角をそれぞれ表９に示すものとした以外は、実施例１０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表９にまとめた。実施例３０、実施例３１においても、ＩＩＩ族窒化物半導体結晶の成長速度、不純物濃度およびＩＩＩ族窒化物半導体結晶基板の主面と（０００１）面とのオフ角の３つの条件の組み合わせに着目した。
Figure 0005194334
表９から明らかなように、下地基板としてＳｉ基板を用い、さらにＩＩＩ族窒化物半導体結晶基板の成長速度が１０μｍ／ｈｒ以上３００μｍ以下、ＩＩＩ族窒化物半導体結晶基板の不純物濃度が５×１０19ｃｍ-3以下、ＩＩＩ族窒化物結晶基板の主面と（０００１）面とのオフ角が０°以上４°以下の３つの条件を組み合わせることにより、直径が１０．０６ｃｍの大きな下地基板を用いてもクラックを発生させることなく幅が２５０００μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。
なお、実施例１０〜実施例３１において、主面の面方位が（０００１）であるＩＩＩ族窒化物半導体結晶基板上に成長させられたＩＩＩ族窒化物半導体結晶層の主面の面方位は（０００１）であった。また、ＩＩＩ族窒化物半導体結晶基板の主面と（０００１）面とのオフ角と、ＩＩＩ族窒化物半導体結晶層の主面と（０００１）面とのオフ角は一致した。
（実施例３２）
実施例３２では、下地基板として１５ｍｍ×１５ｍｍ×厚さ４００μｍのＧａＮ下地基板（主面の面方位が（１−１００））を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるＧａＣｌの流量、ＩＩＩ族窒化物半導体結晶基板の成長時間および成長速度、不純物の種類および濃度、下地基板の主面と（１−１００）面とのオフ角をそれぞれ表１０に示すものとしたこと、へき開によりＩＩＩ族窒化物半導体結晶基板と下地基板とを分離したこと以外は、実施例１０と同様にして、ＬＥＤを作製した。このＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１０にまとめた。実施例３２においては、ＩＩＩ族窒化物半導体結晶基板の面方位に着目した。結果を表１０にまとめた。
（実施例３３）
実施例３３では、下地基板として１５ｍｍ×１５ｍｍ×厚さ４００μｍのＧａＮ下地基板（主面の面方位が（１１−２０））を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるＧａＣｌの流量、ＩＩＩ族窒化物半導体結晶基板の成長温度、成長時間および成長速度、不純物の種類および濃度、下地基板の主面と（１１−２０）面とのオフ角をそれぞれ表９に示すものとしたこと、マスク層の開口部を形成した後ＩＩＩ族窒化物半導体結晶基板を成長させる前にＩＩＩ族窒化物半導体結晶層である分離層として厚さ３μｍのＩｎ0.8Ｇａ0.2Ｎ層を形成したこと以外は、実施例１０と同様にして、ＬＥＤを作製した。このＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１０にまとめた。
ここで、分離層は、ＩＩＩ族窒化物半導体結晶と下地基板とを分離する際の分離箇所となる層を意味する。下地基板およびＩＩＩ族窒化物結晶のバンドギャップエネルギーよりバンドギャップエネルギーが小さい分離層を形成し、レーザを照射することにより、ＩＩＩ族窒化物結晶および下地基板にダメージを与えることなく、ＩＩＩ族窒化物結晶と下地基板とを分離することができる。実施例３３においては、ＩＩＩ族窒化物半導体結晶基板の面方位に着目した。
（実施例３４、実施例３５）
実施例３４、実施例３５では、表９に示す材料（化学組成）、形状および面方位を有する下地基板を用いたこと、マスク層の開口部の間隔および幅、原料ガスであるＧａＣｌの流量、ＩＩＩ族窒化物半導体結晶基板の成長温度、成長時間および成長速度、不純物の種類および濃度、下地基板の主面と（１１−２０）面とのオフ角をそれぞれ表９に示すものとしたこと以外は、実施例１０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１０にまとめた。実施例３４、実施例３５においても、ＩＩＩ族窒化物半導体結晶基板の面方位に着目した。
Figure 0005194334
（実施例３６〜実施例３８）
実施例３６〜実施例３８においては、表１１に示す材料（化学組成）、形状（１５ｍｍ×１５ｍｍ×厚さ４００μｍ）および面方位を有する下地基板を用いたこと、分離層として厚さ３μｍのＩｎＮ層を形成したこと以外は、実施例３３と同様にして、ＬＥＤを作製した。このＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１１にまとめた。実施例３６〜実施例３８においても、ＩＩＩ族窒化物半導体結晶基板の面方位に着目した。
なお、実施例３２〜実施例３８において、主面の面方位が（ａｂｄｃ）（ここで、ａ、ｂ、ｃ、ｄは、ｄ＝−（ａ＋ｂ）を満たす整数）であるＩＩＩ族窒化物半導体結晶基板上に成長させられたＩＩＩ族窒化物半導体結晶層の主面の面方位は（ａｂｄｃ）であった。また、ＩＩＩ族窒化物半導体結晶基板の主面と（ａｂｄｃ）面とのオフ角と、ＩＩＩ族窒化物半導体結晶層の主面と（ａｂｄｃ）面とのオフ角は一致した。
Figure 0005194334
表１０および表１１を参照して、種々の面方位の主面を有するＩＩＩ族窒化物半導体結晶基板についてクラックを発生させることなく大きく成長させることができた。
（実施例３９）
本実施例は、実施形態９に対応する図４を参照して、下地基板１として直径５．０８ｃｍ×厚さ４００μｍのサファイア基板上に、実施例１と同様の方法で、マスク層として厚さ５０ｎｍのＳｉＯ2層を形成し、２以上の小開口部２ｂの群により形成される開口部２ａを設けた。ここで、開口部間隔ＰWは２２００μｍ、開口部幅ＷWは２０００μｍ、小開口部間隔ＰSは２μｍ、小開口部幅ＷSは１μｍとした。次に、ＨＶＰＥ法により表１２に示す条件でサファイア基板の開口面１ａ上にＩＩＩ族窒化物半導体結晶基板１１としてクラックを発生させることなくＧａＮ基板を成長させた。次に、実施例１と同様にして、このＧａＮ基板上に、ＭＯＣＶＤ法により、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型ＩＩＩ族窒化物半導体結晶層２１である厚さ５μｍのｎ型ＧａＮ層、発光層２２である厚さ３ｎｍのＩｎ0.2Ｇａ0.8Ｎ層２２ａおよび厚さ６０ｎｍのＡｌ0.2Ｇａ0.8Ｎ層２２ｂ、ｐ型ＩＩＩ族窒化物半導体結晶層２３である厚さ１５０ｎｍのｐ型ＧａＮ層を順次成長させた。次に、実施例１と同様にして、ｐ側電極の形成、ＩＩＩ族窒化物半導体結晶と下地基板との分離、ｎ側電極の形成を行い、ＬＥＤを得た。このＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１２にまとめた。
（実施例４０、実施例４１）
小開口部間隔ＰSおよび小開口部幅ＷSを表１２に示すようにした以外は、実施例３９と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１２にまとめた。
Figure 0005194334
表１２から明らかなように、マスク層に２以上の小開口部の群により形成される開口部を設け、下地基板の開口面上にＩＩＩ族窒化物半導体結晶を成長させることにより、クラックを発生させることなく大きな結晶を成長させることができる。ここで、小開口部間隔ＰSは１μｍ以上２５０μｍ以下、小開口部幅ＷSは０．５μｍ以上２００μｍ以下であることが好ましい。
（実施例４２、実施例４３）
実施例４２、実施例４３では、開口部間隔ＰWおよび開口部幅ＷWを表１３に示すものとしたこと以外は実施例４０と同様にしてＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１３にまとめた。
（実施例４４、実施例４５）
実施例４４、実施例４５では、下地基板の材料および直径、マスク層の開口部の間隔および幅をそれぞれ表１２に示すものとした以外は、実施例３０と同様にして、ＬＥＤを作製した。これらのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの相対強度を評価した。結果を表１３にまとめた。
Figure 0005194334
表１３より明らかなように、実施例４３に示すように、２以上の小開口部（間隔ＰSが１μｍ以上２１０μｍ以下、小開口部幅ＷSが０．５μｍ以上２００μｍ以下）の群により形成される開口部を用い、さらに、ＩＩＩ族窒化物半導体結晶基板の成長速度が１０μｍ／ｈｒ以上３００μｍ以下、ＩＩＩ族窒化物半導体結晶基板の不純物濃度が５×１０19ｃｍ-3以下、ＩＩＩ族窒化物結晶基板の主面と（０００１）面とのオフ角が０°以上４°以下の３つの条件と組み合わせることにより、クラックを発生させることなく幅が４５０３０μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。また、実施例４５に示すように、下地基板としてＳｉ基板を用い、さらに、ＩＩＩ族窒化物半導体結晶基板の成長速度が１０μｍ／ｈｒ以上３００μｍ以下、ＩＩＩ族窒化物半導体結晶基板の不純物濃度が５×１０19ｃｍ-3以下、ＩＩＩ族窒化物結晶基板の主面と（０００１）面とのオフ角が０°以上４°以下の３つの条件と組み合わせることにより、直径が１５．２４ｃｍの大きな下地基板を用いてもクラックを発生させることなく幅が４５０３０μｍの大きなＩＩＩ族窒化物半導体結晶基板が得られた。
（比較例３）
図１４（ａ）〜図１４（ｃ）を参照して、表１４に示す原料ガス流量、結晶成長温度および結晶成長時間としたこと以外は、比較例１の第１工程から第１４工程と同様にして、ＩＩＩ族窒化物半導体結晶基板１１として厚さ４００μｍのＧａＮ基板を得た。次に、図１０を参照して、ＧａＮ基板上に、ＭＯＣＶＤ法により、１層以上のＩＩＩ族窒化物半導体結晶層１２として、厚さ３μｍのｉ型ＧａＮ層１２ａ、厚さ３０ｎｍのｉ型Ａｌ0.25Ｇａ0.85Ｎ層１２ｂを成長させた（第１５工程）。
次に、図１０に示すように、フォトリソグラフィー法およびリフトオフ法により、ｉ型Ａｌ0.25Ｇａ0.85Ｎ層１２ｂ上にソース電極５３およびドレイン電極５５としてそれぞれＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成した（第１６工程）。さらに、ゲート電極５４として厚さ３００ｎｍのＡｕ層を形成した（第１７工程）。ゲート長は２μｍ、ゲート幅は１５０μｍであった。次に、上記ＩＩＩ族窒化物半導体結晶基板およびＩＩＩ族窒化物半導体結晶層で構成されるＩＩＩ族窒化物半導体結晶を４００μｍ×４００μｍの各チップに分離して（第１８工程）、半導体デバイス１００であるＨＥＭＴを作製した。
（実施例４６）
本実施例は、上記実施形態７および実施形態１２に対応する実施例である。図２（ａ）に示すように、下地基板１として厚さ４００μｍのＧａＮ基板上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＯ2層を形成した（第１工程）後、フォトリソグラフィー法により開口部間隔ＰWが４００μｍとなるように開口部幅ＷWが２７０μｍの四角形状の開口部２ａを設けた（第２工程）。
次に、図２（ｂ）に示すように、ＨＶＰＥ法により、ＧａＣｌガス流量が１１０ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が１時間の条件で結晶を成長させたところ（第３工程）、マスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上および開口部２ａを取り囲むマスク層の一部上面２ｂ上に、ＩＩＩ族窒化物半導体結晶基板１１として３００μｍ×３００μｍ×厚さ８５μｍのＧａＮ基板が得られた。続いて、図１０を参照して、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、厚さ３μｍのｉ型ＧａＮ層１２ａ、厚さ３０ｎｍのｉ型Ａｌ0.25Ｇａ0.85Ｎ層１２ｂを成長させた（第４工程）。
次に、図１０に示すように、フォトリソグラフィー法およびリフトオフ法により、ｉ型Ａｌ0.25Ｇａ0.85Ｎ層１２ｂ上にソース電極５３およびドレイン電極５５としてそれぞれＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成した（第５工程）。さらに、ゲート電極５４として厚さ３００ｎｍのＡｕ層を形成した（第６工程）。ゲート長は２μｍ、ゲート幅は１５０μｍであった。その後、図２（ｃ）に示すように、フッ酸水溶液（フッ酸：１質量％）に浸漬してマスク層２をエッチングにより除去した（第７工程）後、図２（ｄ）に示すように、ＫＯＨ水溶液（ＫＯＨ：５質量％）に浸漬してＩＩＩ族窒化物半導体結晶１０の下地基板１に接する下面１０ａ（窒素元素からなる原子面）をエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０と下地基板１とを分離して（第８工程）、半導体デバイス１００であるＨＥＭＴを作製した。
（実施例４６−２）
下地基板１上に、炭素（Ｃ）の濃度が１×１０19ｃｍ-3になるようにドーピングされた厚さ１０μｍのＧａＮ結晶層を成長した後に、ＩＩＩ族窒化物半導体結晶基板１１である厚さ８５μｍのＧａＮ結晶を成長したこと、下地基板１からの分離を上記ＣドープＧａＮ結晶層で分離した以外は実施例４６と同様にしてＨＥＭＴを作製した。
（比較例４）
図１４（ａ）〜図１４（ｃ）を参照して、表１４に示す原料ガス流量、結晶成長温度および結晶成長時間としたこと以外は、比較例１の第１工程から第１４工程と同様にして、ＩＩＩ族窒化物半導体結晶基板１１として厚さ４００μｍのＧａＮ基板を得た。次に、図１１を参照して、ＧａＮ基板上に、ＭＯＣＶＤ法により、１層以上のＩＩＩ族窒化物半導体結晶層１２として、厚さ５μｍのｎ-型ＧａＮ層（電子濃度が１×１０16ｃｍ-3）を成長させた（第１５工程）。
次に、図１１に示すように、ＧａＮ基板の第２の主面全面にオーミック電極５６としてＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成した（第１６工程）。さらに、フォトリソグラフィー法およびリフトオフ法により、ｎ-型ＧａＮ層上にショットキー電極５７として直径２００μｍ×厚さ３００ｎｍのＡｕ層を形成した（第１７工程）。次に、上記ＩＩＩ族窒化物半導体結晶基板およびＩＩＩ族窒化物半導体結晶層で構成されるＩＩＩ族窒化物半導体結晶を４００μｍ×４００μｍの各チップに分離して（第１８工程）、半導体デバイス１００であるショットキーダイオードを作製した。
（実施例４７）
本実施例は、上記実施形態７および実施形態１３に対応する実施例である。図２（ａ）に示すように、下地基板１として厚さ４００μｍのＧａＮ基板上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＯ2層を形成した（第１工程）後、フォトリソグラフィー法により開口部間隔ＰWが４００μｍとなるように開口部幅ＷWが２７０μｍの四角形状の開口部２ａを設けた（第２工程）。
次に、図２（ｂ）に示すように、ＨＶＰＥ法により、ＧａＣｌガス流量が１１０ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が１時間の条件で結晶を成長させたところ（第３工程）、マスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上および開口部２ａを取り囲むマスク層の一部上面２ｂ上に、ＩＩＩ族窒化物半導体結晶基板１１として３００μｍ×３００μｍ×厚さ８５μｍのＧａＮ基板が得られた。続いて、図１１を参照して、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、厚さ５μｍのｎ-型ＧａＮ層（電子濃度が１×１０16ｃｍ-3）を成長させた（第４工程）。
次に、図２（ｃ）に示すように、フッ酸水溶液（フッ酸：１質量％）に浸漬してマスク層２をエッチングにより除去した（第５工程）後、図２（ｄ）に示すように、ＫＯＨ水溶液（ＫＯＨ：５質量％）に浸漬してＩＩＩ族窒化物半導体結晶１０の下地基板１に接する下面１０ａ（窒素元素からなる原子面）をエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０と下地基板１とを分離した（第６工程）。
次に、図１１に示すように、ＩＩＩ族窒化物半導体基板１１であるＧａＮ基板の第２の主面全面にオーミック電極５６としてＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成した（第７工程）。さらに、フォトリソグラフィー法およびリフトオフ法により、ｎ-型ＧａＮ層上にショットキー電極５７として直径２００μｍ×厚さ３００ｎｍのＡｕ層を形成して（第８工程）、半導体デバイス１００であるショットキーダイオードを作製した。
（比較例５）
図１４（ａ）〜図１４（ｃ）を参照して、表１４に示す原料ガス流量、結晶成長温度および結晶成長時間としたこと以外は、比較例１の第１工程から第１４工程と同様にして、ＩＩＩ族窒化物半導体結晶基板１１として厚さ４００μｍのＧａＮ基板を得た。次に、図１２を参照して、ＧａＮ基板の第１の主面上に、ＭＯＣＶＤ法により、１層以上のＩＩＩ族窒化物半導体結晶層１２として、厚さ５μｍのｎ-型ＧａＮ層１２ｃ（電子濃度が１×１０16ｃｍ-3）を成長させた（第１５工程）。
次に、図１２に示すように、選択イオン注入法により、ｐ層１２ｄおよびｎ+層１２ｅを形成した（第１６工程）。ここで、ｐ層１２ｄはＭｇイオン注入により、ｎ+層１２ｅはＳｉイオン注入により形成した。次に、ＩＩＩ族窒化物半導体結晶層１２上に保護膜（図示せず）として厚さ３００ｎｍのＳｉＯ2膜を形成した後、１２５０℃で３０秒間アニールを行い、注入イオンを活性化させた（第１７工程）。次に、フッ酸で上記保護膜を剥離した後、ＭＩＳ用絶縁膜５９としてＰ−ＣＶＤ（Plasma enhanced Chemical Vapor Deposition；プラズマ化学気相堆積法）法により厚さ５０ｎｍのＳｉＯ2膜を形成した（第１８工程）。
次に、フォトリソグラフィー法およびバッファードフッ酸を用いた選択エッチング法により、上記ＭＩＳ用絶縁膜５９の一部をエッチングして、リフトオフ法により、そのエッチングされた領域にソース電極５３としてＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成した（第１９工程）。次に、フォトリソグラフィー法およびリフトオフ法により、上記ＭＩＳ用絶縁膜５９上に、ゲート電極５４として厚さ３００ｎｍのＡｌ層を形成し、ＭＩＳ構造を形成した（第２０工程）。
次に、上記ＩＩＩ族窒化物半導体結晶基板およびＩＩＩ族窒化物半導体結晶層で構成されるＩＩＩ族窒化物半導体結晶を４００μｍ×４００μｍの各チップに分離した（第２１工程）。次に、ＩＩＩ族窒化物半導体結晶基板１１であるＧａＮ基板の第２の主面（第１の主面と反対側の主面をいう、以下同じ）の全面に、ドレイン電極５５としてＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成して（第２２工程）、半導体デバイス１１０であるＭＩＳトランジスタを作製した。
（実施例４８）
本実施例は、上記実施形態７および実施形態１３に対応する実施例である。図２（ａ）に示すように、下地基板１として厚さ４００μｍのＧａＮ基板上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＯ2層を形成した（第１工程）後、フォトリソグラフィー法により開口部間隔ＰWが４００μｍとなるように開口部幅ＷWが２７０μｍの四角形状の開口部２ａを設けた（第２工程）。
次に、図２（ｂ）に示すように、ＨＶＰＥ法により、ＧａＣｌガス流量が１１０ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が１時間の条件で結晶を成長させたところ（第３工程）、マスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上および開口部２ａを取り囲むマスク層の一部上面２ｂ上に、ＩＩＩ族窒化物半導体結晶基板１１として３００μｍ×３００μｍ×厚さ８５μｍのＧａＮ基板が得られた。続いて、図１０を参照して、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、厚さ５μｍのｎ-型ＧａＮ層１２ｃ（電子濃度が１×１０16ｃｍ-3）を成長させた（第４工程）。
次に、図１２に示すように、選択イオン注入法により、ｐ層１２ｄおよびｎ+層１２ｅを形成した（第５工程）。ここで、ｐ層１２ｄはＭｇイオン注入により、ｎ+層１２ｅはＳｉイオン注入により形成した。次に、ＩＩＩ族窒化物半導体結晶層１２上に保護膜（図示せず）として厚さ３００ｎｍのＳｉＯ2膜を形成した後、１２５０℃で３０秒間アニールを行い、注入イオンを活性化させた（第６工程）。次に、フッ酸で上記保護膜を剥離した後、ＭＩＳ用絶縁膜５９としてＰ−ＣＶＤ（Plasma enhanced Chemical Vapor Deposition；プラズマ化学気相堆積法）法により厚さ５０ｎｍのＳｉＯ2膜を形成した（第７工程）。
次に、フォトリソグラフィー法およびバッファードフッ酸を用いた選択エッチング法により、上記ＭＩＳ用絶縁膜５９の一部をエッチングして、リフトオフ法により、そのエッチングされた領域にソース電極５３としてＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成した（第８工程）。次に、フォトリソグラフィー法およびリフトオフ法により、上記ＭＩＳ用絶縁膜５９上に、ゲート電極５４として厚さ３００ｎｍのＡｌ層を形成し、ＭＩＳ構造を形成した（第９工程）。
次に、図２（ｃ）に示すように、フッ酸水溶液（フッ酸：１質量％）に浸漬してマスク層２をエッチングにより除去した（第１０工程）後、図２（ｄ）に示すように、ＫＯＨ水溶液（ＫＯＨ：５質量％）に浸漬してＩＩＩ族窒化物半導体結晶１０の下地基板１に接する下面１０ａ（窒素元素からなる原子面）をエッチングすることにより、ＩＩＩ族窒化物半導体結晶１０と下地基板１とを分離した（第１１程）。次に、ＩＩＩ族窒化物半導体結晶基板１１であるＧａＮ基板の第２の主面の全面に、ドレイン電極５５としてＴｉ層（厚さ５０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層(厚さ２０ｎｍ)／Ａｕ層（厚さ２００ｎｍ）の複合層を８００℃で３０秒間加熱して合金化することにより形成して（第１２工程）、半導体デバイス１１０であるＭＩＳトランジスタを作製した。
上記の比較例３〜比較例５および実施例４６〜実施例４８の電子デバイスの製造条件を表１４にまとめた。
Figure 0005194334
表１４から明らかなように、本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法によれば、ＨＥＭＴ、ショットキーダイオードおよびＭＩＳトランジスタのいずれのＩＩＩ族窒化物半導体デバイスについても、各々の製造工程を減少させることができ、効率的な半導体デバイスの製造が可能となった。
（実施例４９）
本実施例は、上記実施形態１６に対応する発光機器についての実施例である。図１３を参照して、本実施例は、ＩＩＩ族窒化物半導体結晶基板１１であるＧａＮ基板１１の第１の主面の側にｎ型ＩＩＩ族窒化物半導体結晶層２１、発光層２２、ｐ型ＩＩＩ族窒化物半導体結晶層２３などを含む積層構造が形成され、ｐ型ＩＩＩ族窒化物半導体結晶層２３上にｐ電極１２が設けられている。ｐ側電極５２が導電性接着剤６２によってリードフレームのマウント部６０ａにダウン実装されている点に１つの特徴がある。
本実施例において、ＧａＮ基板の第２の主面１１ｂは、発光層２２で発光した光を放出する面であり、この面にｎ側電極５１が設けられている。このｎ側電極５１は、第２の主面の全体を覆わないようにする。ｎ側電極５１に被覆されていない部分の比率を大きくとることが重要である。開口率を大きくすれば、ｎ電極によって遮られる光が減り、光を外に放出する放出効率を高めることができる。
ｎ側電極５１はワイヤ６１によりリードフレームのリード部６０ｂと電気的に接続されている。ワイヤ６１および上記の積層構造は、エポキシ系樹脂６３により封止されている。
ここで、上記積層構造は、ＩＩＩ族窒化物半導体結晶基板１１であるＧａＮ基板１１上に、ｎ型ＧａＮ層２１ａ、ｎ型ＡｌxＧａ1-xＮ層２１ｂ、ＡｌxＧａ1-xＮ層（０≦ｘ≦１）とＡｌxＩｎyＧａ1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）とからなる多重量子井戸(ＭＱＷ；Multi-Quantum Well)構造を有する発光層２２、ｐ型ＡｌxＧａ1-xＮ層（０≦ｘ≦１）２３ａ、ｐ型ＧａＮ層２３ｂ順次形成されている。また、図１３に示すように、ｐ型ＧａＮ層２３ｂの上にｐ側電極５２が全面を被覆するように形成され、ダウン実装される。
次に、本実施例の発光機器の製造方法について以下に説明する。まず、図２を参照して、図２（ａ）に示すように、下地基板１として厚さ４００μｍのＧａＮ基板（面方位が（０００１）、下地基板の主面と（０００１）面とのなすオフ角が０．５°）の上に、マスク層２としてスパッタ法により厚さ５０ｎｍのＳｉＯ2層を形成した後、フォトリソグラフィー法により、開口部間隔Ｐwが４００μｍとなるように開口部幅Ｗwが２７０μｍの四角形状の開口部を設けた。
次に、図２（ｂ）に示すように、ＨＶＰＥ法により、ＧａＣｌガス流量が１１０ｓｃｃｍ、ＮＨ3ガス流量が６０００ｓｃｃｍ、成長温度が１０５０℃、成長時間が１時間の条件で結晶を成長させたところ、マスク層２の開口部２ａ下に位置する下地基板１の開口面１ａ上および開口部２ａを取り囲むマスク層の一部上面２ｂ上に、ＩＩＩ族窒化物半導体結晶基板１１として３００μｍ×３００μｍ×厚さ４００μｍのＧａＮ基板が得られた。この、ＧａＮ基板の比抵抗は０．０１Ωｃｍ、転移密度は１×１０7ｃｍ-2以下であった。
次に、ＭＯＣＶＤ法により、上記ＩＩＩ族窒化物半導体結晶基板１１上に、実施例１と同様に、１層以上のＩＩＩ族窒化物半導体結晶層１２として、ｎ型ＩＩＩ族窒化物半導体結晶層２１である厚さ２μｍのＳｉドープされたｎ型ＧａＮ層２１ａおよび厚さ５０ｎｍのＳｉドープされたＡｌ0.2Ｇａ0.8Ｎ層２１ｂ（クラッド層）、ＧａＮ層とＩｎ0.15Ｇａ0.85Ｎ層との２層構造が３層重ねられたＭＱＷ(Multi-Quantum Well)構造を有する発光層２２、ｐ型ＩＩＩ族窒化物半導体結晶層２３である厚さ２０ｎｍのＭｇドープされたｐ型Ａｌ0.2Ｇａ0.8Ｎ層２３ａ（クラッド層）および厚さ５０ｎｍのＭｇドープされたｐ型ＧａＮ層２３ｂを順次成長させた。得られた素子の発光波長は４５０ｎｍであり、低温４．２ＫでのＰＬ(Photo Luminescence)強度と室温２９８ＫでのＰＬ強度を比較することにより便宜的に算出した内部量子効率は５０％であった。
次に、この素子を活性化処理して、Ｍｇドープされたｐ型ＩＩＩ族窒化物半導体結晶層の低抵抗化を行なった。ホール測定によるキャリア濃度は、Ｍｇドープされたｐ型Ａｌ0.2Ｇａ0.8Ｎ層が５×１０17ｃｍ-3、Ｍｇドープされたｐ型ＧａＮ層が１×１０18ｃｍ-3であった。
次に、ＧａＮ基板の第２の主面であるＮ（窒素）面の中心に直径１００μｍのｎ側電極をつけた。ｎ側電極として、ＧａＮ基板に接して順にＴｉ層（厚さ２０ｎｍ）／Ａｌ層（厚さ１００ｎｍ）／Ｔｉ層（厚さ２０ｎｍ）／Ａｕ層（厚さ２００ｎｍ）の複合層を形成した。これを窒素（Ｎ2）雰囲気中で加熱することにより、接触抵抗を１×１０-5Ω・ｃｍ2以下とした。
次に、ｐ側電極として、ｐ型ＧａＮ層に接して厚さ４ｎｍのＮｉ層を形成し、その上に厚さ４ｎｍのＡｕ層を全面に形成した。これを不活性ガス雰囲気中で加熱処理することにより、接触抵抗を５×１０-4Ω・ｃｍ2とした。
次に、図１３を参照して、リードフレームのマウント部ａに、上記素子のｐ型ＧａＮ層２３ｂ側が接するように搭載して、発光機器を形成した。マウント部に塗布した導電性接着剤６２によって素子とマウントとを固定するとともに、導通が得られるようにしている。
ここで、発光機器からの放熱性を良くするために、発光機器のｐ型ＧａＮ層２３ｂの全面がリードフレームのマウント部６０ａと接するように搭載した。また導電性接着剤６２は熱伝導の良いＡｇ系のものを、またリードフレーム６０も熱伝導の良いＣｕＷ系のものを選択した。これにより、得られた熱抵抗は８℃／Ｗであった。
さらに、ｎ側電極５１とリードフレームのリード部６０ｂとをワイヤボンドにより導通させた後、エポキシ系樹脂６３により樹脂封止を行なって、ランプ化された発光機器１３０を得た。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
上記のように、本発明は、半導体デバイス程度の大きさのＩＩＩ族窒化物半導体結晶およびその製造方法、ＩＩＩ族窒化物半導体デバイスおよびその製造方法ならびにそのＩＩＩ族窒化物半導体デバイスを含む発光機器に広く利用することができる。
本発明にかかる一つのＩＩＩ族窒化物半導体結晶およびＩＩＩ族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、（ａ）は下地基板に開口部を有するマスク層を形成する工程を示し、（ｂ）は下地基板の開口面上にＩＩＩ族窒化物半導体結晶を成長させる工程を示し、（ｃ）および（ｄ）はＩＩＩ族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかる別のＩＩＩ族窒化物半導体結晶およびＩＩＩ族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、（ａ）は下地基板に開口部を有するマスク層を形成する工程を示し、（ｂ）はマスク層の開口部下に位置する下地基板の開口面上および開口部を取り囲むマスク層の一部上にＩＩＩ族窒化物半導体結晶を成長させる工程を示し、（ｃ）はマスク層を除去する工程を示し、（ｄ）はＩＩＩ族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるまた別のＩＩＩ族窒化物半導体結晶およびＩＩＩ族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、（ａ）は下地基板に開口部を有するマスク層を形成する工程を示し、（ｂ）は下地基板の開口面上にＩＩＩ族窒化物半導体結晶を成長させ、マスク層上にＩＩＩ族窒化物半導体極性反転結晶を成長させる工程を示し、（ｃ）はＩＩＩ族窒化物半導体極性反転結晶およびマスク層を除去する工程を示し、（ｄ）はＩＩＩ族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるまた別のＩＩＩ族窒化物半導体結晶およびＩＩＩ族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、（ａ）は下地基板に２以上の小開口部の群により形成されている開口部を有するマスク層を形成する工程を示し、（ｂ）は下地基板の開口面上にＩＩＩ族窒化物半導体結晶を成長させる工程を示し、（ｃ）および（ｄ）はＩＩＩ族窒化物半導体結晶を下地基板から分離する工程を示す。 マスク層に形成される開口部と小開口部との関係を示す図である。ここで、（ａ）は下地基板上に形成されたマスク層の上面図を示し、（ｂ）は（ａ）のＩＶ−Ｂ方向の断面図を示す。 本発明にかかるさらに別のＩＩＩ族窒化物半導体結晶およびＩＩＩ族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、（ａ）は下地基板に種結晶を配置する工程を示し、（ｂ）は種結晶を核としてＩＩＩ族窒化物半導体結晶を成長させる工程を示し、（ｃ）はＩＩＩ族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるさらに別のＩＩＩ族窒化物半導体結晶およびＩＩＩ族窒化物半導体デバイスの製造方法を説明する断面模式図である。ここで、（ａ）は下地基板上に下地ＩＩＩ族窒化物結晶および１個以上の開口部を有するマスク層を形成する工程を示し、（ｂ）は開口部２ａ下に位置する下地ＩＩＩ族窒化物結晶９ａをエッチングする工程を示し、（ｃ）はマスク部を除去して種結晶を配置する工程を示し、（ｄ）は種結晶を核としてＩＩＩ族窒化物半導体結晶を成長させる工程を示し、（ｅ）はＩＩＩ族窒化物半導体結晶を下地基板から分離する工程を示す。 本発明にかかるＩＩＩ族窒化物半導体結晶の形状を示す立体模式図である。ここで、（ａ）は六角平板形状を示し、（ｂ）は四角平板形状を示し、（ｃ）は三角平板形状を示す。 本発明にかかる一つのＩＩＩ族窒化物半導体デバイスを示す断面模式図である。 本発明にかかる別のＩＩＩ族窒化物半導体デバイスを示す断面模式図である。 本発明にかかるさらに別のＩＩＩ族窒化物半導体デバイスを示す断面模式図である。 本発明にかかるさらに別のＩＩＩ族窒化物半導体デバイスを示す断面模式図である。 本発明にかかる一つの発光機器を示す断面模式図である。 ＩＩＩ族窒化物半導体デバイスの従来の製造方法を説明する断面模式図である。ここで、（ａ）は下地基板に開口部を有するマスク層を形成する工程を示し、（ｂ）は下地基板およびマスク層上にＩＩＩ族窒化物半導体結晶を成長させる工程を示し、（ｃ）はＩＩＩ族窒化物半導体結晶をスライス、研磨してＩＩＩ窒化物半導体結晶基板を形成する工程を示し、（ｄ）はＩＩＩ窒化物半導体結晶基板上にＩＩＩ族窒化物半導体結晶層および電極を形成する工程を示し、（ｅ）はＩＩＩ族窒化物半導体結晶の積層体をチップ化する工程を示す。
符号の説明
１ 下地基板、１ａ 開口面、１ｓ 小開口面、２ マスク層、２ａ 開口部、２ｂ 開口部を取り囲むマスク層の一部上面、２ｓ 小開口部、２ｐ マスク部、３ ＩＩＩ族窒化物半導体極性反転結晶、３ａ 下面、３ｂ 上面、４ 種結晶、９，９ａ 下地ＩＩＩ族窒化物結晶、１０ ＩＩＩ族窒化物半導体結晶、１０ａ 下面、１０ｂ 上面、１０ｓ 側面、１１ ＩＩＩ族窒化物半導体結晶基板、１２ ＩＩＩ族窒化物半導体結晶層、１２ａ ｉ型ＧａＮ層、１２ｂ ｉ型ＡｌxＧａ1-xＮ層、１２ｃ ｎ-型ＧａＮ層、１２ｄ ｐ型層、１２ｅ ｎ+型層、２１ ｎ型ＩＩＩ族窒化物半導体結晶層、２１ａ ｎ型ＧａＮ層、２１ｂ ｎ型ＡｌxＧａ1-xＮ層、２２ 発光層、２２ａ Ｉｎ0.2Ｇａ0.8Ｎ層、２２ｂ Ａｌ0.2Ｇａ0.8Ｎ層、２３ ｐ型ＩＩＩ族窒化物半導体結晶層、２３ａ ｐ型ＡｌxＧａ1-xＮ層、２３ｂ ｐ型ＧａＮ層、５１ ｎ側電極、５２ ｐ側電極、５３ ソース電極、５４ ゲート電極、５５ ドレイン電極、５６ オーミック電極、５７ ショットキー電極、６０ リードフレーム、６０ａ マウント部、６０ｂ リード部、６１ ワイヤ、６２ 導電性接着剤、６３ エポキシ系樹脂、９０，１００，１１０，１２０ ＩＩＩ族窒化物半導体デバイス、９８ 発光、１３０ 発光機器。

Claims (7)

  1. 下地基板上に複数のＩＩＩ族窒化物半導体結晶基板を成長させる工程と、前記ＩＩＩ族窒化物半導体結晶基板のそれぞれの上に１層以上のＩＩＩ族窒化物半導体結晶層をそれぞれ成長させる工程と、前記ＩＩＩ族窒化物半導体結晶基板および前記ＩＩＩ族窒化物半導体結晶層から構成される複数のＩＩＩ族窒化物半導体結晶を前記下地基板から分離する工程とを含み、
    複数の前記ＩＩＩ族窒化物半導体結晶基板を成長させる工程は、前記下地基板上に複数の開口幅が０．２ｍｍ以上５０ｍｍ以下の開口部を有するマスク層を形成する工程と、少なくとも前記マスク層の前記開口部下に位置する前記下地基板の開口面上に前記ＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含むか、あるいは、前記下地基板上に複数の種結晶を配置する工程と、前記種結晶を核として前記ＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含み、
    前記ＩＩＩ族窒化物半導体結晶の厚さが１０μｍ以上６００μｍ以下、幅が０．２ｍｍ以上５０ｍｍ以下であるＩＩＩ族窒化物半導体デバイスの製造方法。
  2. 前記ＩＩＩ族窒化物半導体結晶基板の主面の面積が、前記下地基板の主面の面積より小さい請求項１に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
  3. 前記開口部は、２個以上の小開口部の群により形成されている請求項１に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
  4. 複数の前記ＩＩＩ族窒化物半導体結晶基板を成長させる工程が、前記下地基板上に複数の開口幅が０．２ｍｍ以上５０ｍｍ以下の開口部を有するマスク層を形成する工程と、少なくとも前記マスク層の前記開口部下に位置する前記下地基板の前記開口面上に前記ＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含む場合は、前記マスク層の前記開口部の形状が、六角形状、四角形状または三角形状であり、
    前記ＩＩＩ族窒化物半導体結晶基板および前記ＩＩＩ族窒化物半導体結晶層の形状が、六角平板状、四角平板状または三角平板状である請求項１から請求項３までのいずれかに記載のＩＩＩ族窒化物半導体デバイスの製造方法。
  5. 複数の前記ＩＩＩ族窒化物半導体結晶基板を成長させる工程が、前記下地基板上に複数の前記種結晶を配置する工程と、前記種結晶を核として前記ＩＩＩ族窒化物半導体結晶基板を成長させる工程とを含む場合は、
    前記ＩＩＩ族窒化物半導体結晶基板および前記ＩＩＩ族窒化物半導体結晶層の形状が、六角平板状、四角平板状または三角平板状である請求項１または請求項２に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
  6. 前記ＩＩＩ族窒化物半導体結晶基板および前記ＩＩＩ族窒化物半導体結晶層から構成されるＩＩＩ族窒化物半導体結晶を前記下地基板から分離する工程において、エッチング、レーザおよびへき開のうちいずれかの方法を用いる請求項１から請求項５までのいずれかに記載のＩＩＩ族窒化物半導体デバイスの製造方法。
  7. 前記ＩＩＩ族窒化物結晶基板の主面と、（０００１）面、（１−１００）面、（１１−２０）面、（１−１０１）面、（１−１０２）面、（１１−２１）面および（１１−２２）面のうちのいずれかの面とのなすオフ角が、０°以上４°以下である請求項１から請求項６までのいずれかに記載のＩＩＩ族窒化物半導体デバイスの製造方法。
JP2005117967A 2004-05-18 2005-04-15 Ｉｉｉ族窒化物半導体デバイスの製造方法 Expired - Fee Related JP5194334B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005117967A JP5194334B2 (ja) 2004-05-18 2005-04-15 Ｉｉｉ族窒化物半導体デバイスの製造方法
EP05739204A EP1748470A4 (en) 2004-05-18 2005-05-13 III NITRIDE SEMICONDUCTOR CRYSTAL AND METHOD OF PRODUCTION THEREOF, III NITRIDE SEMICONDUCTOR COMPONENT AND METHOD OF PRODUCTION AND LIGHT EMITTING DEVICE
KR1020067022342A KR101218869B1 (ko) 2004-05-18 2005-05-13 Ⅲ족 질화물 반도체 결정의 제조 방법 및 ⅲ족 질화물 반도체 디바이스의 제조 방법
US10/598,934 US7732236B2 (en) 2004-05-18 2005-05-13 III nitride semiconductor crystal and manufacturing method thereof, III nitride semiconductor device manufacturing method thereof, and light emitting device
CN2010101712683A CN101882571B (zh) 2004-05-18 2005-05-13 Iii族氮化物半导体晶体、iii族氮化物半导体器件以及发光器件
PCT/JP2005/008745 WO2005112080A1 (ja) 2004-05-18 2005-05-13 Ｉｉｉ族窒化物半導体結晶およびその製造方法、ｉｉｉ族窒化物半導体デバイスおよびその製造方法ならびに発光機器
CN2005800160353A CN1957447B (zh) 2004-05-18 2005-05-13 Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
TW094116106A TWI395341B (zh) 2004-05-18 2005-05-18 Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
US12/767,783 US8362521B2 (en) 2004-05-18 2010-04-26 III nitride semiconductor crystal, III nitride semiconductor device, and light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004147914 2004-05-18
JP2004147914 2004-05-18
JP2005117967A JP5194334B2 (ja) 2004-05-18 2005-04-15 Ｉｉｉ族窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006005331A JP2006005331A (ja) 2006-01-05
JP5194334B2 true JP5194334B2 (ja) 2013-05-08

Family

ID=35394415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117967A Expired - Fee Related JP5194334B2 (ja) 2004-05-18 2005-04-15 Ｉｉｉ族窒化物半導体デバイスの製造方法

Country Status (7)

Country Link
US (2) US7732236B2 (ja)
EP (1) EP1748470A4 (ja)
JP (1) JP5194334B2 (ja)
KR (1) KR101218869B1 (ja)
CN (2) CN101882571B (ja)
TW (1) TWI395341B (ja)
WO (1) WO2005112080A1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
EP1913371A1 (en) * 2005-07-19 2008-04-23 Koninklijke Philips Electronics N.V. Fluid analyser
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
TWI490918B (zh) * 2006-01-20 2015-07-01 Univ California 半極性氮化（鋁，銦，鎵，硼）之改良成長方法
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
WO2007138657A1 (ja) * 2006-05-26 2007-12-06 Rohm Co., Ltd. 窒化物半導体発光素子
EP2034524A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
JP4997502B2 (ja) * 2006-09-20 2012-08-08 国立大学法人東北大学 半導体素子の製造方法
JP4852755B2 (ja) * 2006-09-20 2012-01-11 国立大学法人東北大学 化合物半導体素子の製造方法
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
JP4259591B2 (ja) * 2007-01-16 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
WO2008093759A1 (ja) 2007-01-31 2008-08-07 Sumitomo Chemical Company, Limited ３－５族系化合物半導体の製造方法
US8163582B2 (en) * 2007-04-23 2012-04-24 Goldeneye, Inc. Method for fabricating a light emitting diode chip including etching by a laser beam
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
JP5192785B2 (ja) * 2007-11-21 2013-05-08 新日本無線株式会社 窒化物半導体装置の製造方法
US9680058B2 (en) 2007-11-27 2017-06-13 Sophia School Corporation Group-III nitride structure including a fine wall-shaped structure containing a group-III nitridesemiconductor crystal and method for producing a group-III nitride structure including a fine wall-shaped structure containing a group-III nitride semiconductor crystal
TWI452726B (zh) 2007-11-30 2014-09-11 Univ California 利用表面粗糙之高度光取出效率之氮化物基發光二極體
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP4404162B2 (ja) * 2008-02-27 2010-01-27 住友電気工業株式会社 窒化物半導体ウエハ−
KR100955821B1 (ko) * 2008-06-24 2010-05-06 주식회사 세미콘라이트 질화물계 발광소자 및 그의 제조방법
KR100983181B1 (ko) * 2008-06-25 2010-09-20 주식회사 실트론 발광 다이오드 제조를 위한 질화 갈륨층 성장 방법, 이방법을 이용한 발광 다이오드 제조 방법, 및 이 방법에의해 제조된 발광 다이오드
US8502337B2 (en) * 2008-08-05 2013-08-06 Sumitomo Electric Industries, Ltd. Schottky barrier diode and method for manufacturing Schottky barrier diode
KR101592201B1 (ko) 2008-11-06 2016-02-05 삼성전자 주식회사 발광 장치 및 그 제조 방법
KR101049158B1 (ko) * 2009-03-25 2011-07-14 우리엘에스티 주식회사 질화물계 발광소자의 제조방법
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
JP5758293B2 (ja) 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP4647020B2 (ja) 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
JP5712471B2 (ja) * 2009-08-03 2015-05-07 富士通株式会社 化合物半導体装置の製造方法
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法
JP4769905B2 (ja) * 2009-12-10 2011-09-07 Ｄｏｗａエレクトロニクス株式会社 ｐ型ＡｌＧａＮ層の製造方法およびＩＩＩ族窒化物半導体発光素子
JP5833297B2 (ja) * 2010-05-11 2015-12-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
EP2615629A4 (en) 2010-09-10 2014-02-26 Ngk Insulators Ltd EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR ELEMENT, METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE FOR A SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT
JP6098028B2 (ja) * 2011-09-14 2017-03-22 株式会社リコー 窒化ガリウム結晶、１３族窒化物結晶、１３族窒化物結晶基板および製造方法
JP6196987B2 (ja) * 2012-02-14 2017-09-13 ヘキサジェム アーベー 窒化ガリウムナノワイヤに基づくエレクトロニクス
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
TW201409540A (zh) * 2012-08-27 2014-03-01 Tera Xtal Technology Corp 藍寶石基板之再生方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
US9647094B2 (en) * 2013-08-02 2017-05-09 University Of Kentucky Research Foundation Method of manufacturing a semiconductor heteroepitaxy structure
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
CN106796952B (zh) 2014-09-25 2020-11-06 英特尔公司 独立式硅台面上的ⅲ-n族外延器件结构
TWI657578B (zh) * 2014-11-07 2019-04-21 日商住友化學股份有限公司 半導體基板及半導體基板的檢查方法
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
EP3235005A4 (en) 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
WO2016186654A1 (en) 2015-05-19 2016-11-24 Intel Corporation Semiconductor devices with raised doped crystalline structures
US10388777B2 (en) 2015-06-26 2019-08-20 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
DE102016117030B4 (de) * 2016-07-17 2018-07-05 X-Fab Semiconductor Foundries Ag Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE102017108136B4 (de) * 2017-04-13 2019-03-14 X-Fab Semiconductor Foundries Ag Geometrisch geformte Bauelemente in einer Anordnung für einen Überführungsdruck (Transfer Print) und zugehörige Verfahren
US12046695B2 (en) 2017-05-05 2024-07-23 The Regents Of The University Of California Method of removing a substrate
CN111095483B (zh) 2017-09-15 2023-11-28 加利福尼亚大学董事会 利用切割技术移除衬底的方法
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
US12125888B2 (en) 2017-09-29 2024-10-22 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
WO2019191760A1 (en) * 2018-03-30 2019-10-03 The Regents Of The University Of California Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
WO2020092722A1 (en) * 2018-10-31 2020-05-07 The Regents Of The University Of California Method of obtaining a smooth surface with epitaxial lateral overgrowth
EP3931861A4 (en) * 2019-03-01 2022-05-04 The Regents of The University of California METHOD FOR FLATTENING A SURFACE ONTO AN EPITAXIAL LATERAL GROWTH LAYER
CN114846589A (zh) * 2019-12-26 2022-08-02 京瓷株式会社 半导体元件的制造方法以及半导体装置
TWI769065B (zh) * 2021-08-24 2022-06-21 友達光電股份有限公司 顯示裝置及其製造方法
WO2023220953A1 (zh) * 2022-05-18 2023-11-23 浙江吉利控股集团有限公司 一种卷收器、安全带装置和设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JPH111399A (ja) 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
JP3681540B2 (ja) 1997-06-16 2005-08-10 松下電器産業株式会社 半導体の製造方法、半導体装置の製造方法及び半導体基板の製造方法
EP2200071B1 (en) * 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
KR100381742B1 (ko) * 1999-06-30 2003-04-26 스미토모덴키고교가부시키가이샤 Ⅲ-ⅴ족 질화물반도체의 성장방법 및 기상성장장치
CN1113113C (zh) * 1999-09-28 2003-07-02 中国科学院半导体研究所 一种生长氮化镓及其化合物薄膜的方法
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP2001257432A (ja) * 2000-03-10 2001-09-21 Ricoh Co Ltd 半導体基板の作製方法および半導体基板および半導体発光素子
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2001339121A (ja) * 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP4031648B2 (ja) * 2001-01-29 2008-01-09 松下電器産業株式会社 化合物半導体ウエハの製造方法
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
JP3969029B2 (ja) * 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4131101B2 (ja) * 2001-11-28 2008-08-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子

Also Published As

Publication number Publication date
US8362521B2 (en) 2013-01-29
KR101218869B1 (ko) 2013-01-18
US20070164306A1 (en) 2007-07-19
CN1957447B (zh) 2010-11-03
JP2006005331A (ja) 2006-01-05
EP1748470A1 (en) 2007-01-31
TW200610192A (en) 2006-03-16
CN1957447A (zh) 2007-05-02
CN101882571B (zh) 2012-07-18
WO2005112080A1 (ja) 2005-11-24
EP1748470A4 (en) 2011-07-27
CN101882571A (zh) 2010-11-10
TWI395341B (zh) 2013-05-01
KR20070013287A (ko) 2007-01-30
US20100207138A1 (en) 2010-08-19
US7732236B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
JP5194334B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP5003033B2 (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
US7821018B2 (en) GaN-based semiconductor light-emitting device and method for the fabrication thereof
CN101926013B (zh) 氮化物半导体发光装置
KR101010773B1 (ko) 산화 아연계 화합물 반도체 소자
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
EP2413350A1 (en) Substrate for growing group-iii nitride semiconductors, epitaxial substrate for group-iii nitride semiconductors, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductors, and methods for manufacturing the preceding
US20090008672A1 (en) Light-emitting device, manufacturing method thereof, and lamp
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
CN101171694A (zh) 氮化物半导体元件及其制法
US20230420617A1 (en) Nitride based ultraviolet light emitting diode with an ultraviolet transparent contact
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
JP2013542608A (ja) 複合基板の形成方法
JP2004031657A (ja) 半導体発光素子およびその製造方法ならびに半導体発光装置
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP2013098298A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
TW200822190A (en) Method of manufacturing semiconductor device
JP3216118B2 (ja) 窒化物半導体素子及びその製造方法
JP2011146652A (ja) 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
JP2008282942A (ja) 半導体素子及びその製造方法
KR20130112903A (ko) 기판 상에 성장된 iii-질화물층

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees